JPH11288932A - 高品質窒化珪素の高速蒸着 - Google Patents

高品質窒化珪素の高速蒸着

Info

Publication number
JPH11288932A
JPH11288932A JP11000235A JP23599A JPH11288932A JP H11288932 A JPH11288932 A JP H11288932A JP 11000235 A JP11000235 A JP 11000235A JP 23599 A JP23599 A JP 23599A JP H11288932 A JPH11288932 A JP H11288932A
Authority
JP
Japan
Prior art keywords
gate
vapor deposition
hdp
silicon nitride
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11000235A
Other languages
English (en)
Inventor
Somnath S Nag
エス．ナグ ソムナス
Douglas T Grider
ティ．グリダー ダグラス
Sunil V Hattangady
ブイ．ハッタンガディ サニル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11288932A publication Critical patent/JPH11288932A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 薄いゲート誘電体を通る硼素の拡散を減少さ
せる集積回路の製法を提供する。 【解決手段】 珪素及び窒化物を含有する層を、ＨＤＰ
−ＣＶＤによって蒸着する工程を含む、集積回路の製法
であって、該蒸着工程に用いるガス供給源中のＮ：Ｈの
原子比を少なくとも１：１にし、５５０℃未満のサスセ
プタ温度で該蒸着工程を行う、上記製法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路構造体及
び製造方法に関し、特に、ゲート酸化物を通る硼素の拡
散を促進しない方法で高品質窒化珪素膜を製造すること
に関する。
【０００２】
【従来の技術】硼素拡散 Ｐ−型にドープしたゲートは、ＰＭＯＳトランジスタの
ゲートとチャンネルとの間の仕事関数等化を与えるのに
役立つことが以前から認められている。クライン(Klei
n）その他による米国特許第３，６７３，４７１号明細
書参照。しかし、これに伴う問題は、硼素が、処理工程
中に見られる熱サイクルの下でゲート酸化物を通ってそ
の中へ拡散し、閾値電圧に望ましくないシフトを起こす
傾向を持つことである。2 Wolf, Silicon Processing f
or the VLSI Era 397〜399 (1990)参照。硼素拡散に影
響を与える多くの因子についての一般的議論は、フェア
(Fair)及びガフィトヌ(Gafiteanu）、「薄膜酸化物ｐ＋
Ｓｉゲート技術での硼素拡散模型」(Modeling boron di
ffusion in thin-oxide p+Si gate technology)、17IEE
E Electron Device Letters 497 (1996）及びそこに引
用された文献に見ることができる。これらは全て、言及
することにより本明細書に取り入れる。
【０００３】本研究により、水素の存在が、望ましくな
い硼素の拡散を促進する最も重要な因子の一つであるこ
とが明らかになった。
【０００４】窒化珪素膜 ゲート側壁スペーサーのようなライン前端(front-end-o
f-the-line）処理、又は自己整合性接触（ＳＡＣＴ）エ
ッチング中のエッチング停止層のためには高品質窒化珪
素膜が必要である。プラズマ増速化学蒸着（ＰＥＣＶ
Ｄ）窒化物のような蒸着窒化物についての歴史的問題
は、ＳｉＨ及びＮ−Ｈの形で膜中に高濃度の水素が存在
することである。この過剰の水素は後の熱処理中に薄膜
ゲート誘電体を通る硼素拡散を増大する結果になること
がある。
【０００５】低圧化学蒸着（ＬＰＣＶＤ）膜は水素含有
が少ないが、その方法はＳｉＨ2 Ｃｌ2 及びＮＨ3 のよ
うな反応物の存在下で比較的高い温度（７００℃より高
い）を必要とする。この反応により生ずる水素も、ゲー
ト誘電体を通る硼素の拡散を促進し、トランジスタのＶ
ｔ制御の低下をもたらすことがある。従来のＬＰＣＶＤ
窒化物は、大きなＨ濃度を有することが判明しており、
低い水素濃度を持つ場合でも、ＬＰＣＶＤ法は極めて時
間のかかる方法である。Ｓｉ3 Ｎ4 膜中の水素は、硼素
侵入問題を助長すると考えられ、即ち、ポリシリコンゲ
ートからの硼素がチャンネル領域へ拡散する。約８００
℃での慣用的ＬＰＣＶＤ窒化物は、ゲートポリシリコン
からチャンネル領域へのひどい硼素侵入を起こすことが
判明している。
【０００６】高密度プラズマ 高密度プラズマ（ＨＤＰ）による集積回路処理は、現
在、研究の非常に活発な領域である。ＨＤＰ条件と、集
積回路処理で以前から用いられているプラズマ条件との
間の重要な差は、イオン化％である。ＨＤＰ条件では、
ウエーハ表面近く（暗黒部の外側）でのイオン対中性物
質の比率は、従来のプラズマ反応器での遥かに小さなイ
オン化％に比較して、典型的には１０％以上になる。こ
の一層大きなイオン化分率は、ウエーハ表面には直接印
加されないイオン化のためのＲＦ電力入力を用いて達成
されるのが典型的である。更に、第二ＲＦ電力入力を、
ウエーハ表面に（ウエーハを保持する伝導性サセプタを
通して）適用し、イオン衝突のための電圧を印加する。
（ＨＤＰ条件下でのガス圧力は、従来のプラズマ処理の
場合より必ずしも高くする必要はないことに注意された
い。実際ＨＤＰ条件下でのガス圧力は屡々１００ミリト
ールより低い。なぜなら、低い圧力は一層長い平均自由
行程を生じ、再結合を減少するからである）。
【０００７】
【発明が解決しようとする課題】高品質窒化物によるゲ
ート酸化物を通る硼素拡散の減少 本願の方法は、水素の存在量を最小にし、窒化物スペー
サー形成のための熱経費を最小にすることにより薄いゲ
ート誘電体を通る硼素の拡散を減少させることにある。
【０００８】
【課題を解決するための手段】上記課題を達成するため
に、高密度プラズマ（ＨＤＰ）法を用いて、ゲート側壁
スペーサーを形成する高密度窒化珪素を蒸着する。蒸着
は好ましくは５５０℃より低い温度、一層好ましくは４
００℃で行う。蒸着は、アンモニアを含まず、少なくと
も１：１、一層好ましくは３：１より大きく、更に好ま
しくは６：１より大きいＮ：Ｈの原子比を有する化学供
給源（source chemistry）を用いるのが好ましい。この
窒化物膜は、比較的低い水素濃度を持つのみならず、水
素及び他のドーパントの拡散が、従来の窒化珪素側壁ス
ペーサーを用いた場合よりも遅く、硼素拡散に対する一
層の防護を与える高密度マトリックスでもある。膜の緻
密な性質のために、開示したＨＤＰ窒化物は、湿分に対
する抵抗性を持ち、エッチングしにくく、効果的な保護
外側層（ＰＯ）、自己整合性接触（self-aligned conta
ct）（ＳＡＣＴ）エッチング停止層、及び浅いトレンチ
絶縁（ＳＴＩ）のためのマスクとして使用することがで
きる。
【０００９】開示する発明を図面を参照して説明する
が、それら図面は、本発明の重要な見本の態様を示し、
参考のため本明細書に添付するものである。
【００１０】
【発明の実施の形態】本願の多くの革新的教示を、現在
好ましい態様に特に関連して記載する。しかし、この種
の態様は、ここでの革新的教示の多くの有利な利用のほ
んの僅かな例を与えているに過ぎないことを理解すべき
である。一般に、本願明細書中の記述は、種々の特許請
求する発明のいずれをも必ずしも限定するものではな
い。更に、或る記述は或る発明の特徴に適用できるが、
他のものには適用できない。
【００１１】外観 Ｓｉ3 Ｎ4 膜の中に存在する水素の量は、窒素；シラン
（ＳｉＨ4 ）又はジシラン（Ｓｉ2 Ｈ6 ）；及びアルゴ
ン、ヘリウム等の不活性ガスと言った化学物質による高
密度プラズマを用いることにより減少させることができ
る。これは、簡単な前駆化学物質及び蒸着中のイオン衝
突により窒化物膜を緻密にし、不純物又は湿分を透過し
にくくする蒸着環境中で行う。更に、イオン衝突は膜か
ら水素を除去するのに役立ち、それによって取り込まれ
るＨの量を減少し、ＳｉＨ物質を除去する。温度は以前
の蒸着の場合よりも低く、好ましくは５５０℃より低
く、導入ガス中のＮ：Ｈの原子比は、好ましくは１：１
より大きく、一層好ましくは３：１より大きく、更に好
ましくは６：１より大きい。
【００１２】図４Ａ〜Ｃは、夫々、プラズマ増速ＣＶＤ
（ＰＥＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、及び高密
度プラズマ（ＨＤＰ−ＣＶＤ）により夫々生成したＳｉ
3 Ｎ 4膜のフーリエ変換ＩＲ分光分析（ＦＴＩＲ）の記
録を示す。ＨＤＰ−ＣＶＤにより得られた膜は、ＰＥＣ
ＶＤにより製造した膜と比べて実際上ＳｉＨを含まず、
Ｎ−Ｈピークは一層小さい。
【００１３】現在好ましい態様のための条件は次の通り
であり、最初に範囲を示し、好ましい値は（）に入れて
ある： 窒素供給源流量： ３００〜５００（４１０）ｓｃｃｍのＮ2 珪素供給源流量： ２０〜４０（３０）ｓｃｃｍのＳｉＨ4 不活性ガス流量： ２００〜４００（３００）ｓｃｃｍのＡｒ サセプタ温度： ５５０未満（４００）℃ ＲＦ電力： ２０００〜３０００（２２５０）Ｗ／ｃｍ2 バイアスＲＦ： ０〜５００（０）Ｗ／ｃｍ2 ヘリウム圧力： ０〜２（０［クランピング電圧無し］）トール 膜特性： 屈折率： １．９９５ 応力： ２９０ＭＰａの圧縮力 蒸着速度： １１０ｎｍ／分 不均質性： １．１％未満
【００１４】方法の第一の態様：側壁スペーサー 現在好ましい態様として、ＨＤＰ−ＣＶＤにより形成
し、開示した窒化珪素膜を用いて、ＭＯＳトランジスタ
のゲートに側壁スペーサーを形成する。図２Ａに見られ
るこの態様では、図１Ａに示した工程を用いて、一般に
熱的に成長させたフィールド酸化物又は誘電体充填トレ
ンチである絶縁構造体を形成する。次にゲート誘電体１
５（例えば、酸化物、オキシ窒化物、ＯＮ積層体等）を
成長させ、ゲート構造体２０の蒸着及びパターン化、及
び「ポリ−スマイル(poly-smile)」酸化物２５の成長／
蒸着を行い、ゲートエッチングから生じた全ての損傷を
補修する。ゲートは、ＮＭＯＳのためにはＮ−型ドーパ
ントで、ＰＭＯＳのためにはＰ−型ドーパントを予めド
ープしておくか又はドープしない。僅かにドープしたド
レイン（ＬＤＤ）４０のためのドーピングは、もし望む
ならば、行なってもよい。この時点でＨＤＰ−ＣＶＤ窒
化珪素層を蒸着し、例えば、１００ｎｍの厚さまで蒸着
し、次にプラズマエッチングにより異方性的にエッチン
グし、側壁スペーサー３０を形成する。最後にソース／
ドレインのドーピングを完了し、ソース／ドレイン領域
５０を形成し、誘電体を蒸着し、そしてメタライゼーシ
ョン（金属化）を行うことができる。
【００１５】図３Ａは、８００℃及び７００℃の両方
（温度が高い方が大きな生産量を維持するのに好まし
い）及び開示した高密度プラズマ（ＨＤＰ）で低圧化学
蒸着により蒸着した窒化物について行なった種々の試験
による閾値電圧シフトを示すグラフである。図３Ｂは、
同じ三つの窒化物について硼素浸透の無い膜の閾値電圧
対スペーサースプリットを示し、ＨＤＰ法自身により引
き起こされたシフトは無いことを示している。
【００１６】約４００℃でのＨＤＰ−ＣＶＤにより蒸着
した窒化珪素は、ＬＰＣＶＤにより蒸着された膜の場合
の 1/4に硼素侵入を減少している。図２Ａから分かるよ
うに、硼素侵入によるＶｔシフトは、ＨＤＰ−ＣＶＤ窒
化珪素の場合に最も小さくなっている。
【００１７】方法の第二の態様：パッシベーション外側
被覆 ＨＤＰ窒化物膜の緻密な性質及び膜中のＳｉＨの減少
は、それを湿分に対する良好な障壁にしている。この態
様では、図２Ｂに見られるように、図１Ｂに示した工程
を用いて活性装置を形成し（工程２１０）、メタライゼ
ーションを行なっている（工程２２０）。最後の金属層
を形成した後、ＨＤＰ−ＣＶＤ窒化珪素を２００〜３０
０ｎｍの厚さに蒸着し（工程１３０）、集積回路のため
のパッシベーション外側被覆１００を形成する。
【００１８】方法の第三の態様：ＳＡＣＴエッチング停
止層 最新のＣＭＯＳ法は、現在、殆ど又は全く拡散オーバー
ラップの無いコンタクト（contact,接点）を必要として
いる。このことは、コンタクトが活性フィールド境界と
一致した縁を持って形成されていることを意味してい
る。ホトリトグラフによる不整合は、フィールド領域に
乗ったコンタクト部分を与える結果になる。図２Ｃに示
した自己整合性接触（ＳＡＣＴ）エッチング中、誘電体
６０を除去するために必要な過度のエッチングにより基
体１０及びポリシリコンゲート２０から珪素の薄層が除
去されるみならず、フィールド酸化物１５から酸化物が
除去されることがある。この種の損傷を防ぐため、ＨＤ
Ｐ窒化珪素７０のエッチング停止層によってこれらの極
めて重要な領域を保護することができる。図１Ｃは、こ
の態様のための工程図を示し、この場合トランジスタの
形成（工程３１０）後、２００〜３００ｎｍの窒化珪素
層７０をＨＤＰ−ＣＶＤにより蒸着する（工程３２
０）。次に、誘電体６０を蒸着する（工程３３０）。誘
電体をエッチングした時（工程３４０）、層７０は優れ
たエッチング停止を与え、活性領域からのフィールド酸
化物及び珪素の損失を防ぐ。これにより大きなソースと
ドレインの完全性を確実に与える。
【００１９】方法の第四の態様：ＣＭＰ研磨停止層 図２Ｄに示したように、浅いトレンチ絶縁体を製造して
いる間、活性領域を保護するために、開示したＨＤＰ窒
化物層をＣＭＰ研磨停止層として用いることができる。
図１Ｄは、この態様のための工程図を示しており、この
場合ウエーハを最初に薄い酸化物層８０で覆い（工程４
１０）、次に２００〜３００ｎｍのＨＤＰ窒化珪素層９
０を蒸着する（工程４２０）。この窒化珪素層をパター
ン化し、エッチングし（工程４３０）、絶縁構造体が形
成される領域を露出する。トレンチを形成し、誘電体材
料９５で過剰充填し（工程４４０）、図２Ｄに示すよう
な構造体を与える。これに続き化学的機械的研磨（ＣＭ
Ｐ）を行い（工程４５０）、ウエーハを平面化する。こ
のスラリーは、トレンチで用いた誘電体と窒化珪素との
間に高度の選択性が得られるように選択する。開示した
窒化物層の密度が大きいことにより、この方法で過大な
レベルの保護が与えられる。
【００２０】開示した革新的部類の態様により、集積回
路を製造する方法において、ＨＤＰ−ＣＶＤにより珪素
及び窒化物を含む層を蒸着し、前記蒸着工程に用いるガ
ス供給源（source gases）中のＮ：Ｈの原子比を少なく
とも１：１にし、前記蒸着工程を５５０℃より低いサセ
プタ温度で行う、工程を有する集積回路製造方法が与え
られる。
【００２１】開示した革新的部類の更に別の態様によ
り、集積回路を製造する方法において、ＨＤＰ−ＣＶＤ
により珪素及び窒化物を含む層を蒸着し、然も、前記蒸
着工程に用いるガス供給源が、Ｎ2；不活性ガス；及び
シラン、ジシラン、又はシラン／ジシランの組合せから
なる群から選択されたガスであり、前記蒸着工程のため
のガス供給源としてアンモニアを用いない、工程を有す
る集積回路製造方法が与えられる。
【００２２】開示した革新的部類の更に別の態様によ
り、複数のＮ−チャンネル電界効果トランジスタで、そ
れらの複数のものが、半導体材料からなるＮ−型にドー
プされた各ゲート電極部分を有する複数のＮ−チャンネ
ル電界効果トランジスタ；複数のＰ−チャンネル電界効
果トランジスタで、それらの複数のものが少なくとも1/
10ｐｐｍの硼素でドープされた半導体材料からなる各ゲ
ート電極部分を有する複数のＰ−チャンネル電界効果ト
ランジスタ；を具え、然も、前記Ｐ−チャンネルトラン
ジスタの複数のものの前記ゲートが側壁を有し、それら
側壁が、低い熱経費及び低い水素含有量を有する珪素及
び窒化物からなる材料により少なくとも部分的に被覆さ
れている；集積回路が与えられる。
【００２３】開示した革新的部類の更に別の態様によ
り、半導体材料の少なくとも一つのブロックを有する基
体中に形成された複数のトランジスタ；前記複数のトラ
ンジスタ上に形成された誘電体層；前記誘電体層の上に
横たわり、前記誘電体層を通って伸び、前記複数のトラ
ンジスタの複数のものを接続するメタライゼーション
層；珪素及び窒化物からなるパッシベーション層で、前
記メタライゼーション層の上に横たわり、低い熱経費及
び低い水素含有量を有するパッシベーション層；を具え
た集積回路が与えられる。
【００２４】修正及び変更 当業者によって認められるように、本願に記載した革新
的概念は適用の膨大な範囲に亙って修正及び変更するこ
とができ、従って、特許請求する主題の範囲は、特定の
例示した教示によって限定されるものではなく、記載の
特許請求の範囲によってのみ規定されるものである。
【００２５】
【発明の効果】開示した方法及び構造体の利点には、次
のものが含まれる：窒化物近くの硼素の拡散の減少を促
進する。窒化物を通るドーパントの拡散を減少する。良
好な湿分障壁を与える。酸化物のための良好なエッチン
グ停止を与える。酸化物のための良好なＣＭＰ停止を与
える。大きな生産量を与える。スペーサー蒸着のための
熱経費を低くする。後の熱的処理中の硼素拡散を最小に
する低水素スペーサー形成法を与える。
【００２６】以上の説明に関して、更に以下の項を開示
する。 （１）珪素及び窒化物を含有する層を、ＨＤＰ−ＣＶＤ
によって蒸着する工程を含む、集積回路の製法であっ
て、該蒸着工程に用いるガス供給源中のＮ：Ｈの原子比
を少なくとも１：１にし、５５０℃未満のサスセプタ温
度で該蒸着工程を行う、上記製法。 （２）原子比が３：１より大きい、第１項記載の方法。 （３）原子比が６：１より大きい、第１項記載の方法。 （４）蒸着工程を、約４００℃のサセプタ温度で行う、
第１項記載の方法。 （５）第１項記載の方法により製造された集積回路。 （６）珪素及び窒化物を含有する層を、ＨＤＰ−ＣＶＤ
によって蒸着する工程を含む、集積回路の製法であっ
て、該蒸着工程に用いる供給源ガスは、Ｎ2 ；不活性ガ
ス；並びに、シラン、ジシラン、及びシラン／ジシラン
の組合わせから成る群から選ばれるガスであり、アンモ
ニアは、該蒸着工程のための供給源ガスとして使用しな
い、上記製法。 （７）第６項記載の方法により製造された集積回路。 （８）複数のＮチャンネル電界効果トランジスタと、複
数のＰチャンネル電界効果トランジスタとを含む集積回
路であって、前記Ｎチャンネル電界効果トランジスタは
それぞれ、半導体材料から成り且つドープトＮ型である
ゲート電極部分を有し；前記Ｐチャンネル電界効果トラ
ンジスタはそれぞれ、半導体材料から成り、且つ少なく
とも１／１０ｐｐｍの硼素でドープされたゲート電極部
分を有し；前記Ｐチャンネル電界効果トランジスタのゲ
ートは側壁を有し；該側壁は、珪素及び窒化物から成る
材料であって、低い熱経費と低い水素含有量とを有する
該材料によって、少なくとも部分的に被覆されている、
上記集積回路。 （９）Ｐ−チャンネルトランジスタのＶｔシフトが、大
きな熱経費又は大きな水素含有量を有する珪素及び窒素
からなる材料で被覆された側壁を有するＰ−チャンネル
トランジスタのＶｔシフトよりも小さい、第８項記載の
集積回路。 （１０）半導体材料の少なくとも一つのブロックを有す
る基体中に形成された複数のトランジスタ；該複数のト
ランジスタ上に形成された誘電体層；該誘電体層の上に
重なり、該誘電体層を通って伸び、該複数のトランジス
タと接触するメタライゼーション層；並びに珪素及び窒
化物から成るパッシベーション層であって、前記メタラ
イゼーション層の上に重なり、低い熱経費と低い水素含
有量とを有するパッシベーション層を有する、集積回
路。 （１１）高密度プラズマ法を用いてゲート側壁スペーサ
ー３０として用いられる高密度窒化珪素を蒸着する。こ
の材料中の水素濃度が低いことは、ゲート酸化物１５を
通る硼素拡散を防ぐ働きをし、Ｐ−チャンネル装置に、
硼素をドープしたゲート２０を使用し易くする。
【図面の簡単な説明】
【図１Ａ】幾つかの態様でＨＤＰ窒化物を用いる場合の
工程図である。
【図１Ｂ】幾つかの態様でＨＤＰ窒化物を用いる場合の
工程図である。
【図１Ｃ】幾つかの態様でＨＤＰ窒化物を用いる場合の
工程図である。
【図１Ｄ】幾つかの態様でＨＤＰ窒化物を用いる場合の
工程図である。
【図２Ａ】図１Ａ〜図１Ｄの方法で用いられる開示した
層を示す図である。
【図２Ｂ】図１Ａ〜図１Ｄの方法で用いられる開示した
層を示す図である。
【図２Ｃ】図１Ａ〜図１Ｄの方法で用いられる開示した
層を示す図である。
【図２Ｄ】図１Ａ〜図１Ｄの方法で用いられる開示した
層を示す図である。
【図３Ａ】閾値電圧シフト対スペーサ・スプリットを示
すグラフである。
【図３Ｂ】低圧化学蒸着（８００℃と７００℃の両方
で）、及び開示した高密度プラズマ（ＨＤＰ）によって
蒸着した窒化物についての閾値電圧対スペーサ・スプリ
ットを示すグラフである。
【図４Ａ】プラズマ増速（ＰＥ）化学蒸着によって形成
されたＳｉ3 Ｎ4 膜についてのフーリエ変換ＩＲ分光分
析（ＦＴＩＲ）の記録を示す。
【図４Ｂ】低圧（ＬＰ）化学蒸着によって形成されたＳ
ｉ3 Ｎ4 膜についてのフーリエ変換ＩＲ分光分析（ＦＴ
ＩＲ）の記録を示す。
【図４Ｃ】高密度プラズマ（ＨＤＰ）化学蒸着によって
形成されたＳｉ3 Ｎ4 膜についてのフーリエ変換ＩＲ分
光分析（ＦＴＩＲ）の記録を示す。
【符号の説明】
１０ 基体 １５ ゲート誘電体 ２０ ゲート構造体 ２５ 酸化物 ３０ 側壁スペーサー ４０ ドレイン ５０ ソース／ドレイン ６０ 誘電体 ７０ 窒化珪素 ８０ 酸化物層 ９０ 窒化珪素層 ９５ 誘電体材料 １００ パッシベーションオーバーコート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サニル ブイ．ハッタンガディ アメリカ合衆国 テキサス州マッキニイ, セント レミイ ドライブ 2403

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 珪素及び窒化物を含有する層を、ＨＤＰ
    −ＣＶＤによって蒸着する行程を含む、集積回路の製法
    であって、該蒸着工程に用いるガス供給源中のＮ：Ｈの
    原子比を少なくとも１：１にし、５５０℃未満のサスセ
    プタ温度で該蒸着工程を行う、上記製法。
  2. 【請求項２】 複数のＮチャンネル電界効果トランジス
    タと、複数のＰチャンネル電界効果トランジスタとを含
    む集積回路であって、前記Ｎチャンネル電界効果トラン
    ジスタはそれぞれ、半導体材料から成り且つドープトＮ
    型であるゲート電極部分を有し；前記Ｐチャンネル電界
    効果トランジスタはそれぞれ、半導体材料から成り、且
    つ少なくとも１／１０ｐｐｍの硼素でドープされたゲー
    ト電極部分を有し；前記Ｐチャンネル電界効果トランジ
    スタのゲートは側壁を有し；該側壁は、珪素及び窒化物
    から成る材料であって、低い熱経費と低い水素含有量と
    を有する該材料によって、少なくとも部分的に被覆され
    ている、上記集積回路。
JP11000235A 1997-12-31 1999-01-04 高品質窒化珪素の高速蒸着 Pending JPH11288932A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US070227 1979-08-27
US7022797P 1997-12-31 1997-12-31

Publications (1)

Publication Number Publication Date
JPH11288932A true JPH11288932A (ja) 1999-10-19

Family

ID=22093987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11000235A Pending JPH11288932A (ja) 1997-12-31 1999-01-04 高品質窒化珪素の高速蒸着

Country Status (2)

Country Link
EP (1) EP0928015A3 (ja)
JP (1) JPH11288932A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517343A (ja) * 2003-01-17 2006-07-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 引張歪み基板を有するｍｏｓｆｅｔデバイスおよびその作製方法
JP2009538002A (ja) * 2006-05-19 2009-10-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 圧縮窒化物膜及びその製造方法
JP2011508434A (ja) * 2007-12-21 2011-03-10 アプライド マテリアルズ インコーポレイテッド 低ウェットエッチング速度の窒化シリコン膜

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225210B1 (en) * 1998-12-09 2001-05-01 Advanced Micro Devices, Inc. High density capping layers with improved adhesion to copper interconnects
DE10010286A1 (de) * 2000-02-25 2001-09-13 Infineon Technologies Ag Verfahren zum Auffüllen von Vertiefungen in einer Oberfläche einer Halbleiterstruktur und eine auf diese Weise aufgefüllte Halbleiterstruktur
US6521529B1 (en) * 2000-10-05 2003-02-18 Advanced Micro Devices, Inc. HDP treatment for reduced nickel silicide bridging
KR101027485B1 (ko) 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US6940151B2 (en) 2002-09-30 2005-09-06 Agere Systems, Inc. Silicon-rich low thermal budget silicon nitride for integrated circuits
KR20230073403A (ko) * 2021-11-18 2023-05-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565247A (en) * 1991-08-30 1996-10-15 Canon Kabushiki Kaisha Process for forming a functional deposited film
US5641546A (en) * 1996-05-06 1997-06-24 Hughes Aircraft Company Passivation of electronic modules using high density plasmas

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517343A (ja) * 2003-01-17 2006-07-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 引張歪み基板を有するｍｏｓｆｅｔデバイスおよびその作製方法
JP2009538002A (ja) * 2006-05-19 2009-10-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 圧縮窒化物膜及びその製造方法
TWI426560B (zh) * 2006-05-19 2014-02-11 萬國商業機器公司 壓縮氮化物薄膜及其製造方法
JP2011508434A (ja) * 2007-12-21 2011-03-10 アプライド マテリアルズ インコーポレイテッド 低ウェットエッチング速度の窒化シリコン膜

Also Published As

Publication number Publication date
EP0928015A2 (en) 1999-07-07
EP0928015A3 (en) 2003-07-02

Similar Documents

Publication Publication Date Title
EP0887843B1 (fr) Procédé d'obtention d'un transistor à grille en silicium-germanium
US8324038B2 (en) Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device
US6406973B1 (en) Transistor in a semiconductor device and method of manufacturing the same
US8084787B2 (en) PMD liner nitride films and fabrication methods for improved NMOS performance
US20050253173A1 (en) Dual work-function metal gates
US8501632B2 (en) Methods of fabricating isolation regions of semiconductor devices and structures thereof
US6225171B1 (en) Shallow trench isolation process for reduced for junction leakage
JP2002198526A (ja) 半導体装置の製造方法
US20080280391A1 (en) Methods of manufacturing mos transistors with strained channel regions
US6534388B1 (en) Method to reduce variation in LDD series resistance
US20060237766A1 (en) Semiconductor device using solid phase epitaxy and method for fabricating the same
CN103545185A (zh) 一种采用伪栅极制造半导体器件的方法
TW200525751A (en) Silicide/semiconductor structure and method of fabrication
US20110012226A1 (en) Semiconductor device and method for manufacturing the same
JPH11288932A (ja) 高品質窒化珪素の高速蒸着
US20050287823A1 (en) Dual-frequency silicon nitride for spacer application
TW200403763A (en) Manufacturing method of semiconductor integrated circuit device
US6127212A (en) Method of forming a CMOS transistor
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
KR100718835B1 (ko) 반도체 모스 트랜지스터와 그 제조 방법
US7335610B2 (en) Ultraviolet blocking layer
JP3259535B2 (ja) Ｎｍｏｓトランジスタとｐｍｏｓトランジスタとを有する半導体装置の製造方法
US6703282B1 (en) Method of reducing NMOS device current degradation via formation of an HTO layer as an underlying component of a nitride-oxide sidewall spacer
JP2914282B2 (ja) 半導体装置の製造方法
JP3063840B2 (ja) 半導体装置およびその製造方法