JPH11288954A - 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ - Google Patents

半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ

Info

Publication number
JPH11288954A
JPH11288954A JP10088688A JP8868898A JPH11288954A JP H11288954 A JPH11288954 A JP H11288954A JP 10088688 A JP10088688 A JP 10088688A JP 8868898 A JP8868898 A JP 8868898A JP H11288954 A JPH11288954 A JP H11288954A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
wiring
hole
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10088688A
Other languages
English (en)
Inventor
Hiroshi Kondo
浩史 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10088688A priority Critical patent/JPH11288954A/ja
Publication of JPH11288954A publication Critical patent/JPH11288954A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子を搭載したフイルム基板の回路基
板の半導体素子の発熱による熱応力によるはんだボール
の熱の影響を少なくする。 【解決手段】 配線部を備えた基板上に半導体素子を固
定した回路基板において、上記のはんだボールを使用し
て接合構造を採用する場合に、前記回路基板に貫通孔を
形成し、該貫通孔を塞ぐ位置の前記基板上に前記配線部
（電気接続部）を設け、前記配線部（電気接続部）と半
導体素子を接続し、前記配線部（電気接続部）と前記半
導体素子の間に熱応力を緩衝させる部材を配することに
より基板と半導体素子の間の熱応力の吸収を図る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は基板上に樹脂材料等
で固定した半導体素子の接合構造に関する。
【０００２】特に、半導体素子を基板上に樹脂封止し、
基板上の配線部（電気接続部）とボンデイング接続した
接合構造において、電気電子回路の通電による半導体素
子と基板及び該基板を他の基板とはんだ接合する際に発
生する発熱を原因とする熱応力によるはんだ接合の不具
合を解決する技術に関する。
【０００３】
【従来の技術】ＩＣ、ＬＳＩ等の高密度の素子を集積し
た集積回路は半導体素子を基板上の配線部にボンデイン
グ接合し全体を樹脂材料で封止する構造を構成してい
る。
【０００４】これらの半導体素子を含む回路基板は半導
体パッケージとして、ＢＧＡ（Ball Grid Array）、Ｑ
ＦＰ（quad Flat Package）等の呼称で称されている。
【０００５】前記ＢＧＡ方式の先行資料としてはＵＳＰ
３３０３３９３等がある。
【０００６】前記ＢＧＡは、基板上の一面側に半導体素
子（ＩＣチップ）をマウントし、マウントされた基板の
面側に設けた配線部と半導体素子の電極部とをワイヤー
ボンデイングにより接続し、半導体素子とワイヤーとを
樹脂材料によって封止し、前記基板の他面側に設けた配
線部にはんだボールを溶融させて第二の基板との配線部
又は電極部と成すように構成したものである。
【０００７】又、ＵＳＰ５５９２０２５には、フイルム
の片面に配線パターンを持ち、この上に半導体素子をマ
ウントし、ワイヤーボンデイングにより半導体素子とフ
イルム上の配線パターンを接続し、フイルムの他面側か
ら配線パターンを露出するように孔を開け、露出した配
線パターン部分を電極部としてはんだボールを載せて第
二の基板との接合部と成すようにした構成が提案されて
いる。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
素子の回路構造において、実装密度の向上の要求によ
り、はんだボールを接続する電極部の面積の狭小化によ
る接続部分の強度が小さくなり、電気的機械的接合の信
頼性の低下を引き起こしている。
【０００９】又、半導体素子を載せる基板が厚さの薄い
フイルム基板である場合、発熱源である半導体素子とフ
イルム基板との材質の違いによる熱膨張係数による差異
（例えば、ＩＣチップのシリコンの熱膨張係数α =３Ｐ
Ｐｍに対し、ＦＲ基板の熱膨張係数 α＝１３〜１７Ｐ
Ｐｍ） に伴い、フイルム基板と半導体素子の間の距離
が極めて近くなり、両者の温度差による熱応力の発生が
ある。
【００１０】この熱応力の発生は前記したＢＧＡ方式の
半導体実装において、はんだボールの接合部分に作用し
てはんだボールに熱疲労による亀裂、クラックを招き、
電気的機械的接合の信頼性の低下となる。
【００１１】
【課題を解決するための手段】本発明は、配線部を備え
た基板上に半導体素子を固定した回路基板において、上
記のはんだボールを使用して接合構造を採用する場合
に、前記回路基板に貫通孔を形成し、該貫通孔を塞ぐ位
置の前記基板上に前記配線部（電気接続部）を設け、前
記配線部（電気接続部）と半導体素子を接続し、前記配
線部（電気接続部）と前記半導体素子の間に熱応力を緩
衝させる部材を配することにより基板と半導体素子の間
の熱応力の吸収を図ることを特徴とした半導体素子の接
合構造を提案することにより上記課題の解決を図る。
【００１２】又、前記ＢＧＡタイプの実装形態におい
て、基板に貫通孔を形成し、該基板の一面側に配線部
（電気接続部）を設け、該配線部（電気接続部）の上面
に絶縁部材を覆い、前記配線部（電気接続部）の一部分
を露出し、露出した配線部（電気接続部）に半導体素子
をボンデイング接続し、前記絶縁部材と前記半導体素子
の間に、熱応力を緩衝させる部材を配したことを特徴と
した半導体素子の接合構造を提案する。
【００１３】又、上記の実施態様として前記緩衝部材は
熱膨張係数が ３ 〜 ２０ｐｐｍの範囲の材料を選択し
たことを特徴とした請求項１又は２記載の半導体素子の
接合構造を提案する。
【００１４】更に、前記緩衝部材は複層構成である実施
態様を提案する。
【００１５】更に、他の実施形態として、前記緩衝部材
はその断面構造が略櫛歯状に形成されていることを特徴
とした半導体素子の接合構造の提案により上記課題の顔
決を図る。
【００１６】又、本発明の１つは、半導体素子を基板上
に固定した回路基板の接合方法の製造プロセスの工程と
して、 ａ）第一の基板に貫通孔を形成する工程と、 ｂ）前記基板の一面側の前記貫通孔上に配線部（電気接
続部）を設ける工程と、 ｃ）前記配線部上に絶縁膜を被膜する工程と、 ｄ）前記絶縁膜上に熱応力緩衝用部材を被膜する工程
と、 ｅ）前記緩衝用部材上に半導体素子を載置して前記配線
部（電気接続部）と電気接続する工程と、 ｆ）前記基板上の半導体素子を樹脂材料で封止する工程
と、 ｇ）前記基板の前記貫通孔の他面側にはんだボールによ
る第二の基板との接合部を構成する工程を含むことによ
り上記課題を解決し得た半導体素子の接合構造を提案す
る。
【００１７】更に又、本発明の１つは、配線部（電気接
続部）を備えた基板上に半導体素子を固定した半導体パ
ッケージにおいて、第一の基板に貫通孔を形成し、該貫
通孔を塞ぐ位置の前記第一基板上の一面側に前記配線部
（電気接続部）を設け、前記配線部（電気接続部）と半
導体素子を接続し、前記配線部（電気接続部）と前記半
導体素子の間に熱応力を緩衝させる部材を配し、前記半
導体素子を第一基板上に樹脂封止し、前記第一基板の他
面側にはんだボールによる第二基板との接続部を設け、
前記はんだボールを介して第二基板の電極部と前記半導
体素子との電気接続を図ったことを特徴とした半導体パ
ッケージを提案する。
【００１８】上記半導体パッケージの前記緩衝部材は熱
膨張係数が ３〜２０ｐｐｍ の範囲の材料を選択したこ
との態様を提案する。
【００１９】更に、前記半導体パッケージの緩衝部材は
複層構成であることを特徴とした形態を提案する。
【００２０】更に本発明の１つは、半導体素子の電極部
をフイルム基板上の電気接続部とワイヤーボンデングし
該半導体素子を前記フイルム基板上に樹脂封止した半導
体パッケージにおいて、前記半導体素子と前記フイルム
基板上の電気接続部との間に熱膨張係数の中間値を示す
材料を介挿したことを特徴とした半導体パッケージを提
案する。
【００２１】
【発明の実施の形態】第一の実施例 以下に図を参照して第一の実施例を説明する。
【００２２】図１は本発明を適用した半導体素子の接合
構造の要部断面図を示す。
【００２３】図１において、符号１は第一の基板であ
り、本例では樹脂材料をシート状に成したフイルムを使
用する。
【００２４】フイルム１の材料としてはポリイミド樹
脂、エポキシ樹脂、ＢＴ樹脂、アラミド樹脂等の電気的
絶縁性樹脂材料をシート状にして使用する。
【００２５】使用する樹脂材料の厚さとしては２０〜１
００μｍの範囲が好ましく、本例では ６０ μｍのポリ
イミド樹脂材料を使用した。
【００２６】１ａは前記フイルム１に開けた貫通孔であ
る。
【００２７】２は前記フイルム１上に配線した銅材料か
ら成る配線部（電気接続部）である。
【００２８】４は前記フイルムの上の銅製配線部２上を
被膜した絶縁膜である。
【００２９】前記配線部２の一部は後述する半導体素子
６の電極部とワイヤーボンデイング８する部分の絶縁皮
膜の一部分は露出２ａ，２ａさせている。
【００３０】１０は熱応力を緩和させる目的で前記絶縁
皮膜上に設けた部材であり、材料としてポリイミド樹脂
を前記絶縁皮膜上に、厚さを０．１〜０．３ｍｍを形成
する。
【００３１】該緩衝部材 ポリイミド樹脂の熱膨張係数
は１２〜１５ｐｐｍ である。
【００３２】１２は半導体素子６をフイルム１上に固定
するためのボンデイングペースト、１４は樹脂封止材料
である。
【００３３】１６ははんだボールである。
【００３４】次に本例の製造プロセスについて述べる。
【００３５】厚さ０．０５ｍｍのポリイミド材を所定の
回路面積に切断したシート材１として用意し、配線電極
形成予定位置に孔径０．２０ｍｍの孔１ａを穿孔加工す
る。
【００３６】次に、該フイルム１の片面側に銅箔フイル
ムをポリイミドベースの接着剤で貼り合わせし、レジス
トを該銅箔上に塗布し、形成する配線パターンを露光、
現像後、エッチング液により銅箔をエッチング処理し、
前記レジストを剥離し、配線部（電気接続部）２を形成
する。
【００３７】そして、前記配線部（電気接続部）２の上
にポリイミド樹脂材料から成る保護レジストとしての絶
縁膜４を塗布する。この際、前記配線部２と半導体素子
の電極部との電気接続ためのワイヤーボンデイングする
個所２ａ，２ａは配線部の一部を露出させる。
【００３８】次に、熱応力緩衝用部材１０を前記絶縁膜
４の上に塗布する。
【００３９】該熱応力緩衝部材１０の厚さは０．２ｍｍ
に設定した。
【００４０】この後、露出している配線部２ａ，２ａの
表面にＡｕメッキ処理を行うために、下地のＮｉメッキ
を３〜８ μｍ程度行い、其の上に、Ａｕメッキを０．
１ 〜２μｍ行う。
【００４１】以上の工程で、フイルム基板１上の電気接
続部の製造工程ができる。
【００４２】その後、前記熱緩衝部材１０の上にボンデ
イング ペースト１２を１０ 〜３０μｍの厚さに塗布
し、該ペースト２上に半導体素子６を載せ、該ボンデイ
ングペーストを約 １５０ 〜２００ ℃の温度で加熱硬
化させる。
【００４３】前記半導体素子６を固定した後、フイルム
基板の前記電気接続部２ａ，２ａと半導体素子の電極部
とをＡｕ線８によるワイヤーボンデイング接続した後
に、図１に示すように、前記フイルム基板の半導体素子
搭載側を樹脂材料により全体を包むように樹脂封止す
る。図１。
【００４４】その後、前記フイルム基板１の貫通孔１ａ
の裏側に粘着性フラックスを転写し、直径０．２〜０．
６ｍｍのはんだボールを該孔１ａ上に載せてはんだリフ
ロー工程を通過させる。
【００４５】リフロー工程の通過に伴い、はんだボール
は溶融し、溶融したはんだは前記孔１ａ内の底面を塞ぐ
位置に在る銅箔の電気接続部２と接触して銅箔と合金化
し、はんだボールの自由端側は溶融状態で表面張力によ
り図２に示すように先端側が略球形状を成す。
【００４６】リフロ工程の通過後の冷却によりはんだボ
ールと銅箔の電気接続部２とは一体的になり、後述する
第二の回路基板との接続部１６を形成する。図２。
【００４７】上記の図２に示した工程までで、半導体素
子６を搭載したフイルム基板のパッケージ構造が出来上
がる。
【００４８】次に、前記図２までの工程で製造した第一
基板Ａを第二の回路基板Ｂに接続する方法について図３
を参照して説明する。
【００４９】図３において符号２０は第二回路基板を示
し、該基板２０上には回路配線部の銅箔部２２が印刷さ
れている。
【００５０】２４は絶縁保護膜である。
【００５１】用意した第二の回路基板の配線部２２は前
記図２の第一基板Ａのはんだボール１６の配置位置と対
応関係に構成してある。
【００５２】第二基板Ｂの前記配線部２２の上に前記第
一基板のはんだボールの先端を位置合わせして両基板
Ａ，Ｂを固定し、はんだリフロー工程に流すと、基板Ａ
側のはんだボールが溶融し、基板Ｂ側の配線部２２上に
溶融して銅箔と溶融結合し、リフロの終了後、第一基板
Ａの配線部２と第二基板Ｂの配線部２２とははんだボー
ル部分１６を介して電気的機械的に接続関係に保たれ、
第一基板側の半導体素子と第二基板側の不図示の回路構
成素子とで電気回路を構成する。
【００５３】本例に用いたはんだボールとしてはＰｂ−
Ｓｎ合金の２元系、Ｐｂ−Ｓｎ−Ａｇ、Ｐｂ−Ｓｎ−Ｂ
ｉ合金の３元系を使用する。
【００５４】以上のように、本例においては、配線部２
を備えた基板１上に半導体素子６を固定した回路基板Ａ
において、前記回路基板に貫通孔２を形成し、該貫通孔
を塞ぐ位置の前記基板上に前記配線部２（電気接続部）
を設け、前記配線部２（電気接続部）と半導体素子６を
接続し、前記配線部（電気接続部）と前記半導体素子の
間に熱応力を緩衝させる部材１０を配したことにより半
導体素子と、他の回路基板Ｂとの接合のはんだボール１
６との間の距離を離間させて、半導体素子からの発熱に
よる、基板のフイルム材料と樹脂材料等の周囲材料との
熱膨張係数の差異による熱応力の発生を僅少に抑えるこ
とができ、これによりはんだボール部分への熱影響を回
避し電気的機械的接合の信頼性を確保することができ
た。
【００５５】又本発明は上記実施例のような構成とした
ことにより前記緩衝部材は熱膨張係数が３〜２０ｐｐｍ
の範囲の材料を選択することができ、汎用性のある構成
とすることができた。
【００５６】更に、本発明は半導体素子を基板上に固定
した回路基板の接合方法は次の工程として、 ａ）第一の基板に貫通孔を形成する工程と、 ｂ）前記基板の一面側の前記貫通孔上に配線部（電気接
続部）を設ける工程と、 ｃ）前記配線部（電気接続部）上に絶縁膜を被膜する工
程と、 ｄ）前記絶縁膜上に熱応力緩衝用部材を被膜する工程
と、 ｅ）前記緩衝用部材上に半導体素子を載置して前記配線
部（電気接続部）と電気接続する工程と、 ｆ）前記基板上の半導体素子を樹脂材料で封止する工程
と、 ｇ）前記基板の前記貫通孔の他面側にはんだボールによ
る第二の基板との接合部を構成する工程による製造方法
を提案したことで、生産性の期待できる半導体のパッケ
ージ構造の製造を得ることが出来た。
【００５７】更に、上記実施例では、配線部２（電気接
続部）を備えた基板１上に半導体素子６を固定した半導
体パッケージにおいて、第一の基板に貫通孔を形成し、
該貫通孔を塞ぐ位置の前記第一基板上の一面側に前記配
線部（電気接続部）を設け、前記配線部（電気接続部）
と半導体素子を接続し、前記配線部（電気接続部）と前
記半導体素子の間に熱応力を緩衝させる部材１０を配
し、前記半導体素子を第一基板上に樹脂封止し、前記第
一基板の他面側にはんだボールによる第二基板との接続
部を設け、前記はんだボールを介して第二基板の電極部
と前記半導体素子との電気接続を図った図３に示した半
導体パッケージを得ることが出来た。
【００５８】第二の実施例の説明 図４は本発明の第二の実施例に係る半導体パッケージの
要部断面図である。
【００５９】図４において、符号３０は第一の基板であ
り、本例では樹脂材料をシート状に成したフイルムを使
用する。
【００６０】フイルム３０の材料としてはポリイミド樹
脂、エポキシ樹脂、ＢＴ樹脂、アラミド樹脂等の電気的
絶縁性樹脂材料をシート状にして使用する。
【００６１】使用する樹脂材料の厚さとしては２０〜１
００μｍの範囲が好ましく、本例では ７０ μｍのポリ
イミド樹脂材料を使用した。
【００６２】３０ａは前記フイルム１に開けた貫通孔で
ある。
【００６３】３２は前記フイルム１上に配線した銅材料
から成る配線部（電気接続部）である。
【００６４】３４は前記フイルムの上の銅製配線部３２
上を被膜した絶縁膜である。
【００６５】前記配線部３２の一部は後述する半導体素
子３６の電極部とワイヤーボンデイング３８する部分の
絶縁皮膜の一部分は露出３２ａ，３２ａさせている。
【００６６】４０は熱応力を緩和させる目的で前記絶縁
皮膜上に設けたセラミック部材であり、材料として ア
ルミナを前記絶縁皮膜上に、厚さを０．１〜０．２ｍｍ
のアルミナ薄板部材をボンデングペースト４２で固着さ
せる。
【００６７】該緩衝部材アルミナの熱膨張係数は６ 〜
９ｐｐｍである。
【００６８】４４は樹脂封止材料である。
【００６９】４６ははんだボールである。
【００７０】次に本例の製造プロセスについて述べる。
【００７１】厚さ０．０５ｍｍのポリイミド材を所定の
回路面積に切断したシート材３０として用意し、配線電
極形成予定位置に孔径０．２０ｍｍの孔３０ａを穿孔加
工する。
【００７２】次に、該フイルム３０の片面側に銅箔フイ
ルムをポリイミドベースの接着剤で貼り合わせし、レジ
ストを該銅箔上に塗布し、形成する配線パターンを露
光、現像後、エッチング液により銅箔をエッチング処理
し、前記レジストを剥離し、配線部（電気接続部）３２
を形成する。
【００７３】そして、前記配線部（電気接続部）３２の
上にポリイミド樹脂材料から成る保護レジストとしての
絶縁膜３４を塗布する。この際、前記配線部３２と半導
体素子３６の電極部との電気接続ためのワイヤーボンデ
イングする個所３２ａ，３２ａは配線部の一部を露出さ
せる。
【００７４】この後、露出している配線部３２ａ，３２
ａの表面にＡｕメッキ処理を行うために、下地のＮｉメ
ッキを３〜８μｍ程度行い、其の上に、Ａｕメッキを
０．１〜２μｍ行う。
【００７５】以上の工程で、フイルム基板３０上の電気
接続部の製造工程ができる。
【００７６】その後、前記熱緩衝部材４０の上にボンデ
イングペースト４２を１０〜３０μｍの厚さに塗布し、
該ペースト４２上に半導体素子３６を載せ、該ボンデイ
ングペーストを約１５０〜２００ ℃の温度で加熱硬化
させる。
【００７７】前記半導体素子３６を固定した後、フイル
ム基板の前記電気接続部３２ａ，３２ａと半導体素子の
電極部とをＡｕ線３８によるワイヤーボンデイング接続
した後に、図４に示すように、前記フイルム基板の半導
体素子搭載側を樹脂材料により全体を包むように樹脂封
止する。
【００７８】その後、前記フイルム基板３０の貫通孔３
０ａの裏側に粘着性フラックスを転写し、直径０．２〜
０．６ｍｍのはんだボールを該孔３０ａ上に載せてはん
だリフロー工程を通過させる。
【００７９】リフロー工程の通過に伴い、はんだボール
は溶融し、溶融したはんだは前記孔３０ａ内の底面を塞
ぐ位置に在る銅箔の電気接続部３２と接触して銅箔と合
金化し、はんだボールの自由端側は溶融状態で表面張力
により図４に示すように先端側が略球形状を成す。
【００８０】以上の工程で製造した回路構成体は前記第
一の実施例の、図３に示した第二回路基板Ｂを用意し、
先述したように第二回路基板Ｂの配線部と図４の本例の
はんだボール４６との位置合せを行ってリフロはんだ工
程に流すことにより図４の第一基板と第二の回路基板の
各回路素子間の電気的接続を行い、全体としての半導体
回路構造体を得ることが出来る。
【００８１】この後、露出している配線部２ａ，２ａの
表面にＡｕメッキ処理を行うために、下地のＮｉメッキ
を３〜８μｍ程度行い、其の上に、Ａｕメッキを０．１
〜２μｍ行う。
【００８２】以上の工程で、フイルム基板１上の電気接
続部の製造工程ができる。
【００８３】その後、前記熱緩衝部材１０の上にボンデ
イングペースト１２を１０〜３０μｍの厚さに塗布し、
該ペースト２上に半導体素子６を載せ、該ボンデイング
ペーストを約１５０〜２００℃の温度で加熱硬化させ
る。
【００８４】前記半導体素子６を固定した後、フイルム
基板の前記電気接続部２ａ，２ａと半導体素子の電極部
とをＡｕ線８によるワイヤーボンデイング接続した後
に、図１に示すように、前記フイルム基板の半導体素子
搭載側を樹脂材料により全体を包むように樹脂封止す
る。図１。
【００８５】その後、前記フイルム基板１の貫通孔１ａ
の裏側に粘着性フラックスを転写し、直径０．２〜０．
６ｍｍのはんだボールを該孔１ａ上に載せてはんだリフ
ロー工程を通過させる。
【００８６】リフロー工程の通過に伴い、はんだボール
は溶融し、溶融したはんだは前記孔１ａ内の底面を塞ぐ
位置に在る銅箔の電気接続部２と接触して銅箔と合金化
し、はんだボールの自由端側は溶融状態で表面張力によ
り図２に示すように先端側が略球形状を成す。
【００８７】第三の実施例の説明 本例は半導体素子とフイルム基板との間に介挿する熱応
力緩衝部材を複層構造にして、半導体素子を搭載する基
板の平面性の変形の許容度を高めるようにして熱応力に
よる基板の変形を許容させることではんだボール部分へ
の熱応力による影響を少なくさせることを目的とした実
施例である。
【００８８】以下図５に基ずいて説明する。
【００８９】図５において、符号５０は第一の基板であ
り、本例では樹脂材料をシート状に成したフイルムを使
用する。
【００９０】フイルム５０の材料としてはポリイミド樹
脂、エポキシ樹脂、ＢＴ樹脂、アラミド樹脂等の電気的
絶縁性樹脂材料をシート状にして使用する。
【００９１】使用する樹脂材料の厚さとしては２０〜１
００μｍの範囲が好ましく、本例では ７０ μｍのポリ
イミド樹脂材料を使用した。
【００９２】５０ａは前記フイルム１に開けた貫通孔で
ある。
【００９３】５２は前記フイルム１上に配線した銅材料
から成る配線部（電気接続部）である。
【００９４】５４は前記フイルムの上の銅製配線部５２
上を被膜した絶縁膜である。
【００９５】前記配線部５２の一部は後述する半導体素
子５６の電極部とワイヤーボンデイング５８する部分の
絶縁皮膜の一部分は露出５２ａ，５２ａさせている。
【００９６】６０は熱応力を緩和させる目的で前記絶縁
皮膜上に設けた複層部材であり、材料として 第一部材
６０Ａとしてアルミナを厚さを０．１ｍｍ以下にし、第
二部材６０Ｂとして厚さ０．１ｍｍ以上のポリイミドフ
イルムを使用した。
【００９７】該緩衝部材アルミナ６０Ａの熱膨張係数は
６ 〜９ｐｐｍ，ポリイミドフイルム６０Ｂの熱膨張係
数は１３〜１８ｐｐｍ である。
【００９８】本例の緩衝部材６０として複層構成を採用
する場合、各層を構成する材料のヤング率と層の厚みの
関係は、ヤング率の高い部材の厚さが、ヤング率の低い
部材の層の厚さよりも小さくなるように設定する。
【００９９】このように構成することにより、複合材料
全体の剛性を下げ、熱による変形の許容度を固める。
【０１００】６４は樹脂封止材料である。
【０１０１】６６ははんだボールである。
【０１０２】次に本例の製造プロセスについて述べる。
【０１０３】厚さ０．０５ｍｍのポリイミド材を所定の
回路面積に切断したシート材５０として用意し、配線電
極形成予定位置に孔径０．２０ｍｍの孔５０ａを穿孔加
工する。
【０１０４】次に、該フイルム５０の片面側に銅箔フイ
ルムをポリイミドベースの接着剤で貼り合わせし、レジ
ストを該銅箔上に塗布し、形成する配線パターンを露
光、現像後、エッチング液により銅箔をエッチング処理
し、前記レジストを剥離し、配線部（電気接続部）５２
を形成する。
【０１０５】そして、前記配線部（電気接続部）５２の
上にポリイミド樹脂材料から成る保護レジストとしての
絶縁膜５４を塗布する。この際、前記配線部５２と半導
体素子５６の電極部との電気接続ためのワイヤーボンデ
イングする個所５２ａ，５２ａは配線部の一部を露出さ
せる。
【０１０６】この後、露出している配線部５２ａ，５２
ａの表面にＡｕメッキ処理を行うために、下地のＮｉメ
ッキを３〜８μｍ程度行い、其の上に、Ａｕメッキを
０．１〜２μｍ行う。
【０１０７】以上の工程で、フイルム基板５０上の電気
接続部の製造工程ができる。
【０１０８】その後、前記熱緩衝部材６０の上にボンデ
イング ペースト６２を１０〜３０μｍの厚さに塗布
し、該ペースト６２上に半導体素子５６を載せ、該ボン
デイング ペーストを約 １５０〜２００℃ の温度で加
熱硬化させる。
【０１０９】前記半導体素子５６を固定した後、フイル
ム基板の前記電気接続部５２ａ，５２ａと半導体素子の
電極部とをＡｕ線５８によるワイヤーボンデイング接続
した後に、図５に示すように、前記フイルム基板の半導
体素子搭載側を樹脂材料により全体を包むように樹脂封
止する。
【０１１０】その後、前記フイルム基板５０の貫通孔５
０ａの裏側に粘着性フラックスを転写し、直径０．２〜
０．６ｍｍのはんだボールを該孔５０ａ上に載せてはん
だリフロー工程を通過させる。
【０１１１】リフロー工程の通過に伴い、はんだボール
は溶融し、溶融したはんだは前記孔５０ａ内の底面を塞
ぐ位置に在る銅箔の電気接続部５２と接触して銅箔と合
金化し、はんだボールの自由端側は溶融状態で表面張力
により図５に示すように先端側が略球形状を成す。
【０１１２】第四の実施例の説明 本例は半導体素子と該素子を搭載するフイルム基板との
間に介挿する緩衝部材に柔軟性の形状を持たせるように
したことで半導体素子とフイルム基板との熱膨張率の差
異による熱応力の影響を抑えるようにした発明である。
【０１１３】以下に図６を参照して説明する。
【０１１４】図６において、符号７０は第一の基板であ
り、本例では樹脂材料をシート状に成したフイルムを使
用する。
【０１１５】フイルム７０の材料としてはポリイミド樹
脂、エポキシ樹脂、ＢＴ樹脂、アラミド樹脂等の電気的
絶縁性樹脂材料をシート状にして使用する。
【０１１６】使用する樹脂材料の厚さとしては２０〜１
００μｍの範囲が好ましく、本例では ７０μｍのポリ
イミド樹脂材料を使用した。
【０１１７】７０ａは前記フイルム７０に開けた貫通孔
である。
【０１１８】７２は前記フイルム１上に配線した銅材料
から成る配線部（電気接続部）である。
【０１１９】７４は前記フイルムの上の銅製配線部７２
上を被膜した絶縁膜である。
【０１２０】前記配線部７２の一部は後述する半導体素
子７６の電極部とワイヤーボンデイング７８する部分の
絶縁皮膜の一部分は露出７２ａ，７２ａさせている。
【０１２１】８０は熱応力を緩和させる目的で前記絶縁
皮膜上に設けたポリイミド樹脂で作られた緩衝部材であ
り、該部材８０は半導体素子側の面に凹凸８０ａを形成
してある。
【０１２２】ポリイミド部材８０自体の厚さは０．１〜
０．２ｍｍにし、凹凸部の深さは厚さの１／２にした。
【０１２３】又、凹凸のデイユーテイ比は５０％に設定
した。
【０１２４】８４は樹脂封止材料である。
【０１２５】８６ははんだボールである。
【０１２６】次に本例の製造プロセスについて説明す
る。
【０１２７】厚さ０．０５ｍｍのポリイミド材を所定の
回路面積に切断したシート材７０として用意し、配線電
極形成予定位置に孔径０．２０ｍｍの孔７０ａを穿孔加
工する。
【０１２８】次に、該フイルム７０の片面側に銅箔フイ
ルムをポリイミドベースの接着剤で貼り合わせし、レジ
ストを該銅箔上に塗布し、形成する配線パターンを露
光、現像後、エッチング液により銅箔をエッチング処理
し、前記レジストを剥離し、配線部（電気接続部）７２
を形成する。
【０１２９】そして、前記配線部（電気接続部）７２の
上にポリイミド樹脂材料から成る保護レジストとしての
絶縁膜７４を塗布する。この際、前記配線部７２と半導
体素子７６の電極部との電気接続ためのワイヤーボンデ
イングする個所７２ａ，７２ａは配線部の一部を露出さ
せる。
【０１３０】この後、露出している配線部７２ａ，７２
ａの表面にＡｕメッキ処理を行うために、下地のＮｉメ
ッキを３〜８μｍ程度行い、其の上に、Ａｕメッキを
０．１〜２μｍ行う。
【０１３１】以上の工程で、フイルム基板７０上の電気
接続部の製造工程ができる。
【０１３２】その後、前記熱緩衝部材８０の上にボンデ
イング ペースト８２塗布し、該ペースト６２上に半導
体素子５６を載せ、該ボンデイング ペーストを約１５
０〜２００℃の温度で加熱硬化させる。
【０１３３】前記半導体素子７６を固定した後、フイル
ム基板の前記電気接続部７２ａ，７２ａと半導体素子の
電極部とをＡｕ線７８によるワイヤーボンデイング接続
した後に、図６に示すように、前記フイルム基板の半導
体素子搭載側を樹脂材料により全体を包むように樹脂封
止する。
【０１３４】その後、前記フイルム基板７０の貫通孔７
０ａの裏側に粘着性フラックスを転写し、直径０．２〜
０．６ｍｍのはんだボールを該孔７０ａ上に載せてはん
だリフロー工程を通過させる。
【０１３５】リフロー工程の通過に伴い、はんだボール
は溶融し、溶融したはんだは前記孔７０ａ内の底面を塞
ぐ位置に在る銅箔の電気接続部７２と接触して銅箔と合
金化し、はんだボールの自由端側は溶融状態で表面張力
により図６に示すように先端側が略球形状を成した半導
体素子の回路構成体を得ることが出来た。
【０１３６】変形例の説明 図７は本発明実施例の変形例を示す。
【０１３７】本例は半導体素子と該半導体素子を搭載す
るフイルム基板との間に介挿する緩衝部材を複層構造と
するとともに、該複層の一部部材の凹凸形状を形成して
熱応力による変形の容易性を高めるようにしたものであ
る。
【０１３８】以下に図７を参照して説明する。
【０１３９】図７において、符号９０は第一の基板であ
り、本例では樹脂材料をシート状に成したフイルムを使
用する。
【０１４０】フイルム９０の材料としてはポリイミド樹
脂、エポキシ樹脂、ＢＴ樹脂、アラミド樹脂等の電気的
絶縁性樹脂材料をシート状にして使用する。
【０１４１】使用する樹脂材料の厚さとしては２０〜１
００μｍの範囲が好ましく、本例では ７０μｍのポリ
イミド樹脂材料を使用した。
【０１４２】９０ａは前記フイルム９０に開けた貫通孔
である。
【０１４３】９２は前記フイルム１上に配線した銅材料
から成る配線部（電気接続部）である。
【０１４４】９４は前記フイルムの上の銅製配線部９２
上を被膜した絶縁膜である。
【０１４５】前記配線部９２の一部は後述する半導体素
子９６の電極部とワイヤーボンデイング９８する部分の
絶縁皮膜の一部分は露出９２ａ，９２ａさせている。
【０１４６】１００は熱応力を緩和させる目的で前記絶
縁皮膜９４上に設けた複層構造の緩衝部材であり、該緩
衝部材１００はセラミック材料からなる第一層１００Ａ
と樹脂材料からなる第二層１００Ｂの複層と成し、セラ
ミック材料としてはアルミナを選択し、アルミナ部１０
０Ａの片側面に凹凸１００ａを形成し、該凹凸の凹部に
ポリイミド樹脂材料を埋め込む構成にしている。
【０１４７】緩衝部材１００の全体の厚さは０．１〜
０．２ｍｍであり、アルミナ部分の厚さは０．１ 〜
０．１５ｍｍ，凹凸の深さは０．０５〜０．１０ｍｍに
設定した。
【０１４８】１０２は樹脂封止材料である。
【０１４９】１０４ははんだボールである。
【０１５０】次に本例の製造プロセスについて説明す
る。
【０１５１】厚さ０．０５ｍｍのポリイミド材を所定の
回路面積に切断したシート材９０として用意し、配線電
極形成予定位置に孔径０．２０ｍｍの孔９０ａを穿孔加
工する。
【０１５２】次に、該フイルム９０の片面側に銅箔フイ
ルムをポリイミドベースの接着剤で貼り合わせし、レジ
ストを該銅箔上に塗布し、形成する配線パターンを露
光、現像後、エッチング液により銅箔をエッチング処理
し、前記レジストを剥離し、配線部（電気接続部）９２
を形成する。
【０１５３】そして、前記配線部（電気接続部）９２の
上にポリイミド樹脂材料から成る保護レジストとしての
絶縁膜９４を塗布する。この際、前記配線部９２と半導
体素子９６の電極部との電気接続ためのワイヤーボンデ
イングする個所９２ａ，９２ａは配線部の一部を露出さ
せる。
【０１５４】この後、露出している配線部９２ａ，９２
ａの表面にＡｕメッキ処理を行うために、下地のＮｉメ
ッキを３〜８μｍ程度行い、其の上に、Ａｕメッキを
０．１〜２μｍ行う。
【０１５５】以上の工程で、フイルム基板９０上の電気
接続部の製造工程ができる。
【０１５６】その後、前記熱応力緩衝部材１００の上に
ボンデイングペースト１０２を塗布し、該ペースト１０
２上に半導体素子９６を載せ、該ボンデイングペースト
を約１５０〜２００℃の温度で加熱硬化させる。
【０１５７】前記半導体素子９６を固定した後、フイル
ム基板の前記電気接続部９２ａ，９２ａと半導体素子の
電極部とをＡｕ線９８によるワイヤーボンデイング接続
した後に、図７に示すように、前記フイルム基板の半導
体素子搭載側を樹脂材料により全体を包むように樹脂封
止する。
【０１５８】その後、前記フイルム基板９０の貫通孔９
０ａの裏側に粘着性フラックスを転写し、直径０．２〜
０．６ｍｍのはんだボールを該孔９０ａ上に載せてはん
だリフロー工程を通過させる。
【０１５９】リフロー工程の通過に伴い、はんだボール
は溶融し、溶融したはんだは前記孔９０ａ内の底面を塞
ぐ位置に在る銅箔の電気接続部９２と接触して銅箔と合
金化し、はんだボールの自由端側は溶融状態で表面張力
により図７に示すように先端側が略球形状を成した半導
体素子の回路構成体を得ることが出来た。
【０１６０】
【発明の効果】以上のように本発明は、配線部を備えた
基板上に半導体素子を固定した回路基板において、上記
のはんだボールを使用して接合構造を採用する場合に、
前記回路基板に貫通孔を形成し、該貫通孔を塞ぐ位置の
前記基板上に前記配線部（電気接続部）を設け、前記配
線部（電気接続部）と半導体素子を接続し、前記配線部
（電気接続部）と前記半導体素子の間に熱応力を緩衝さ
せる部材を配することにより基板と半導体素子の間の熱
応力の吸収を図ることを特徴とした半導体素子の接続構
造を提案することによりはんだボール部分の電気的及び
機械的接合の信頼性の向上を図ることが出来た。
【０１６１】又、前記ＢＧＡタイプの実装形態におい
て、基板に貫通孔を形成し、該基板の一面側に配線部
（電気接続部）を設け、該配線部（電気接続部）の上面
に絶縁部材を覆い、前記配線部（電気接続部）の一部分
を露出し、露出した配線部（電気接続部）に半導体素子
をボンデイング接続し、前記絶縁部材と前記半導体素子
の間に、熱応力を緩衝させる部材を配したことにより熱
応力の影響を回避できた半導体回路構成体を得ることが
出来た。
【図面の簡単な説明】
【図１】本発明の第一実施例の製造工程の説明図であり
フイルム基板に半導体素子を搭載した回路構成体の要部
断面図。
【図２】本発明の第一実施例の製造工程の説明図であり
図１のフイルム基板にはんだボールを接続した要部断面
図。
【図３】本発明の第一実施例の製造工程の説明図であり
第一基板と第二基板の接合状態の説明図。
【図４】第二実施例の説明図。
【図５】第三実施例の説明図。
【図６】第四実施例の説明図。
【図７】変形例の説明図。
【符号の説明】
１、３０、５０、７０、９０ 第一の基板（フイルム基
板） １ａ，３０ａ，５０ａ，７０ａ，９０ａ 第一基板の貫
通孔 １０、４０、６０、８０、１００ 緩衝部材 ６、３６、５６、７６、９６ 半導体素子 １６、４６、６６、８６、１０４ はんだボール ２０ 第二基板

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 配線部を備えた基板上に半導体素子を固
    定した回路基板において、前記回路基板に貫通孔を形成
    し、該貫通孔を塞ぐ位置の前記基板上に前記配線部を設
    け、前記配線部と半導体素子を接続し、前記配線部と前
    記半導体素子の間に熱応力を緩衝させる部材を配したこ
    とを特徴とした半導体素子の接合構造。
  2. 【請求項２】 基板に貫通孔を形成し、該基板の一面側
    に配線部を設け、該配線部の上面に絶縁部材を覆い、前
    記配線の一部分を露出し、露出した配線部に半導体素子
    をボンデイング接続し、前記絶縁部材と前記半導体素子
    の間に、熱応力を緩衝させる部材を配したことを特徴と
    した半導体素子の接合構造。
  3. 【請求項３】 前記緩衝部材は熱膨張係数が ３ 〜２０
    ＰＰｍ の範囲の材料を選択したことを特徴とした請求
    項１又は２記載の半導体素子の接合構造。
  4. 【請求項４】 前記緩衝部材は複層構成であることを特
    徴とした請求項１乃至３記載の半導体素子の接合構造。
  5. 【請求項５】 前記緩衝部材はその断面構造が略櫛歯状
    の形成されていることを特徴とした請求項１乃至４記載
    の半導体素子の接合構造。
  6. 【請求項６】 半導体素子を基板上に固定した回路基板
    の接合方法は次の工程を含むことを特徴とする； ａ）第一の基板に貫通孔を形成する工程と、 ｂ）前記基板の一面側の前記貫通孔上に配線部を設ける
    工程と、 ｃ）前記配線部上に絶縁膜を被膜する工程と、 ｄ）前記絶縁膜上に熱応力緩衝用部材を被膜する工程
    と、 ｅ）前記緩衝用部材上に半導体素子を載置して前記配線
    部と電気接続する工程と、 ｆ）前記基板上の半導体素子を樹脂材料で封止する工程
    と、 ｇ）前記基板の前記貫通孔の他面側にはんだボールによ
    る第二の基板との接合部を構成する工程。
  7. 【請求項７】 配線部（電気接続部）を備えた基板上に
    半導体素子を固定した半導体パッケージにおいて、第一
    の基板に貫通孔を形成し、該貫通孔を塞ぐ位置の前記第
    一基板上の一面側に前記配線部を設け、前記配線部と半
    導体素子を接続し、前記配線部と前記半導体素子の間に
    熱応力を緩衝させる部材を配し、前記半導体素子を第一
    基板上に樹脂封止し、前記第一基板の他面側にはんだボ
    ールによる第二基板との接続部を設け、前記はんだボー
    ルを介して第二基板の電極部と前記半導体素子との電気
    接続を図ったことを特徴とした半導体パッケージ。
  8. 【請求項８】 前記緩衝部材は熱膨張係数が ３ 〜２０
    ｐｐｍ の範囲の材料を選択したことを特徴とした請求
    項７記載の半導体パッケージ。
  9. 【請求項９】 前記緩衝部材は複層構成であることを特
    徴とした請求項８記載の半導体パッケージ。
  10. 【請求項１０】 半導体素子の電極部をフイルム基板上
    の電気接続部とワイヤーボンデングし該半導体素子を前
    記フイルム基板上に樹脂封止した半導体パッケージにお
    いて、前記半導体素子と前記フイルム基板上の電気接続
    部との間に熱膨張係数の中間値を示す材料を介挿したこ
    とを特徴とした半導体パッケージ。
JP10088688A 1998-04-01 1998-04-01 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ Withdrawn JPH11288954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10088688A JPH11288954A (ja) 1998-04-01 1998-04-01 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10088688A JPH11288954A (ja) 1998-04-01 1998-04-01 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH11288954A true JPH11288954A (ja) 1999-10-19

Family

ID=13949788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10088688A Withdrawn JPH11288954A (ja) 1998-04-01 1998-04-01 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH11288954A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194079A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2011029669A (ja) * 2010-11-08 2011-02-10 Fujitsu Semiconductor Ltd 半導体装置
JP2016149539A (ja) * 2015-02-11 2016-08-18 アナログ・デバイシズ・インコーポレーテッド パターン化されたインターポーザを備えるパッケージ化マイクロチップ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194079A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US8067698B2 (en) 2008-02-13 2011-11-29 Panasonic Corporation Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2011029669A (ja) * 2010-11-08 2011-02-10 Fujitsu Semiconductor Ltd 半導体装置
JP2016149539A (ja) * 2015-02-11 2016-08-18 アナログ・デバイシズ・インコーポレーテッド パターン化されたインターポーザを備えるパッケージ化マイクロチップ

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JPH0888245A (ja) 半導体装置
JPH1064955A (ja) 半導体素子の実装構造
JP3180800B2 (ja) 半導体装置及びその製造方法
JPH11265967A (ja) Ｌｓｉ実装基板の構造及びその製造方法
JP3243684B2 (ja) デバイスの実装構造
JPH11288954A (ja) 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ
JP2002026186A (ja) 半導体装置
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JP3563170B2 (ja) 半導体装置の製造方法
JPH10256259A (ja) マルチチップモジュールの製造方法
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
US20070096318A1 (en) Semiconductor device with solder balls having high reliability
JP2003037210A (ja) 半導体装置およびその製造方法
JPH0837204A (ja) 半導体装置および半導体装置の製造方法
JP2003163240A (ja) 半導体装置およびその製造方法
JPH1154672A (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP2000299399A (ja) 半導体装置
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JPH0964092A (ja) デバイスの実装構造
JP3598058B2 (ja) 回路基板
JPH11317423A (ja) 半導体装置
JPH06103701B2 (ja) 半導体装置の実装体
JPH10326849A (ja) Ｂｇａ型半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607