JPH11289269A - 高周波回路及び移動通信機 - Google Patents
高周波回路及び移動通信機Info
- Publication number
- JPH11289269A JPH11289269A JP9032498A JP9032498A JPH11289269A JP H11289269 A JPH11289269 A JP H11289269A JP 9032498 A JP9032498 A JP 9032498A JP 9032498 A JP9032498 A JP 9032498A JP H11289269 A JPH11289269 A JP H11289269A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- capacitor
- signal
- mixer
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 イメージ波に対する抑圧を確保し、小型化及
び高性能化を図った高周波回路を提供することを目的と
する。 【解決手段】 低雑音増幅器１１は、高周波信号を低雑
音化して増幅し、増幅信号を生成する。混合器１３は、
局部発振器１４からの局部発振周波数ＬＯと増幅信号と
をミキシングして、高周波信号を無線周波数から中間周
波数へ変換する。段間整合器１２は、高域通過特性を持
ち、低雑音増幅器１１と混合器１３との段間整合を行
い、イメージ波を抑圧する。
び高性能化を図った高周波回路を提供することを目的と
する。 【解決手段】 低雑音増幅器１１は、高周波信号を低雑
音化して増幅し、増幅信号を生成する。混合器１３は、
局部発振器１４からの局部発振周波数ＬＯと増幅信号と
をミキシングして、高周波信号を無線周波数から中間周
波数へ変換する。段間整合器１２は、高域通過特性を持
ち、低雑音増幅器１１と混合器１３との段間整合を行
い、イメージ波を抑圧する。
Description
【０００１】
【発明の属する技術分野】本発明は高周波回路及び移動
通信機に関し、特に受信系フロントエンドでの高周波信
号の受信制御を行う高周波回路及び移動無線通信を行う
移動通信機に関する。
通信機に関し、特に受信系フロントエンドでの高周波信
号の受信制御を行う高周波回路及び移動無線通信を行う
移動通信機に関する。
【０００２】
【従来の技術】現在、移動通信は全国規模で無線周波数
有効利用が図られ、通信のディジタル化やパーソナル化
へ向けて急速に発展している。また、データ伝送やサー
ビスの多様化も図られ、特に携帯電話機を代表とする移
動通信機の需要が急激に増大している。
有効利用が図られ、通信のディジタル化やパーソナル化
へ向けて急速に発展している。また、データ伝送やサー
ビスの多様化も図られ、特に携帯電話機を代表とする移
動通信機の需要が急激に増大している。
【０００３】このような状況に対し、特に機器の性能を
左右する高周波受信系フロントエンドの小型化及び高性
能化への要求が強まっている。図９は従来の受信系フロ
ントエンドでのブロック構成を示す図である。図に示す
ように低雑音増幅器２１１の前段、低雑音増幅器２１１
とミキサ２１３の段間に帯域通過フィルタ２０１、２０
２を設けるのが一般的である。
左右する高周波受信系フロントエンドの小型化及び高性
能化への要求が強まっている。図９は従来の受信系フロ
ントエンドでのブロック構成を示す図である。図に示す
ように低雑音増幅器２１１の前段、低雑音増幅器２１１
とミキサ２１３の段間に帯域通過フィルタ２０１、２０
２を設けるのが一般的である。
【０００４】理由は基本的にはスプリアス感度規格を満
足させるためであるが、その中でも最も厳しいイメージ
波に対する抑圧を確保するためである。ここで、イメー
ジ波とは、ミキサ２１３の局部発振周波数（ＬＯ）を中
心に無線周波数に相当する希望波周波数に対し、ミラー
対象となる周波数の妨害波のことをいう。
足させるためであるが、その中でも最も厳しいイメージ
波に対する抑圧を確保するためである。ここで、イメー
ジ波とは、ミキサ２１３の局部発振周波数（ＬＯ）を中
心に無線周波数に相当する希望波周波数に対し、ミラー
対象となる周波数の妨害波のことをいう。
【０００５】
【発明が解決しようとする課題】しかし、上記のような
従来技術では、帯域通過フィルタを２個配置しているた
め、回路規模が増大するといった問題があった。
従来技術では、帯域通過フィルタを２個配置しているた
め、回路規模が増大するといった問題があった。
【０００６】帯域通過フィルタには、イメージ抑圧比の
他に雑音指数低減のために低損失であることや、携帯端
末への実装のため小型であること等が要求されるため
に、１つの帯域通過フィルタのイメージ抑圧比は、実際
には４０〜４５ｄＢｃ程度である。
他に雑音指数低減のために低損失であることや、携帯端
末への実装のため小型であること等が要求されるため
に、１つの帯域通過フィルタのイメージ抑圧比は、実際
には４０〜４５ｄＢｃ程度である。
【０００７】一方、ＰＨＳ（Personal Handy Phone Sys
tem)のような移動通信機では、希望波に対するイメージ
波の抑圧比として要求されるレベルは、約６０ｄＢｃ以
上である。
tem)のような移動通信機では、希望波に対するイメージ
波の抑圧比として要求されるレベルは、約６０ｄＢｃ以
上である。
【０００８】したがって、１つの帯域通過フィルタで十
分な抑圧比を確保することは困難であり、帯域通過フィ
ルタを２個配置した構成を取らざるをえず、高周波受信
系フロントエンドの回路規模の縮小化の妨げとなってい
た。
分な抑圧比を確保することは困難であり、帯域通過フィ
ルタを２個配置した構成を取らざるをえず、高周波受信
系フロントエンドの回路規模の縮小化の妨げとなってい
た。
【０００９】本発明はこのような点に鑑みてなされたも
のであり、イメージ波に対する抑圧を確保し、小型化及
び高性能化を図った高周波回路を提供することを目的と
する。
のであり、イメージ波に対する抑圧を確保し、小型化及
び高性能化を図った高周波回路を提供することを目的と
する。
【００１０】また、本発明の他の目的は、イメージ波に
対する抑圧を確保し、小型化及び高性能化を図った移動
通信機を提供することである。
対する抑圧を確保し、小型化及び高性能化を図った移動
通信機を提供することである。
【００１１】
【課題を解決するための手段】本発明では上記課題を解
決するために、受信系フロントエンドで高周波信号の受
信制御を行う高周波回路において、高周波信号を低雑音
化して増幅し、増幅信号を生成する低雑音増幅器と、局
部発振器からの局部発振周波数と前記増幅信号とをミキ
シングして、前記高周波信号を無線周波数から中間周波
数へ変換する混合器と、高域通過特性を持ち、前記低雑
音増幅器と前記混合器との段間整合を行い、イメージ波
を抑圧する段間整合器と、を有することを特徴とする高
周波回路が提供される。
決するために、受信系フロントエンドで高周波信号の受
信制御を行う高周波回路において、高周波信号を低雑音
化して増幅し、増幅信号を生成する低雑音増幅器と、局
部発振器からの局部発振周波数と前記増幅信号とをミキ
シングして、前記高周波信号を無線周波数から中間周波
数へ変換する混合器と、高域通過特性を持ち、前記低雑
音増幅器と前記混合器との段間整合を行い、イメージ波
を抑圧する段間整合器と、を有することを特徴とする高
周波回路が提供される。
【００１２】ここで、低雑音増幅器は、高周波信号を低
雑音化して増幅し、増幅信号を生成する。混合器は、局
部発振器からの局部発振周波数と増幅信号とをミキシン
グして、高周波信号を無線周波数から中間周波数へ変換
する。段間整合器は、高域通過特性を持ち、低雑音増幅
器と混合器との段間整合を行い、イメージ波を抑圧す
る。
雑音化して増幅し、増幅信号を生成する。混合器は、局
部発振器からの局部発振周波数と増幅信号とをミキシン
グして、高周波信号を無線周波数から中間周波数へ変換
する。段間整合器は、高域通過特性を持ち、低雑音増幅
器と混合器との段間整合を行い、イメージ波を抑圧す
る。
【００１３】また、移動無線通信を行う移動通信機にお
いて、前記無線通信で受信した高周波信号を低雑音化し
て増幅し、増幅信号を生成する低雑音増幅器と、局部発
振器からの局部発振周波数と前記増幅信号とをミキシン
グして、前記高周波信号を無線周波数から中間周波数へ
変換する混合器と、高域通過特性を持ち、前記低雑音増
幅器と前記混合器との段間整合を行い、イメージ波を抑
圧する段間整合器と、前記イメージ波が抑圧された前記
中間周波数の信号の復調制御を行って、復調データを生
成する復調制御手段と、を有することを特徴とする移動
通信機が提供される。
いて、前記無線通信で受信した高周波信号を低雑音化し
て増幅し、増幅信号を生成する低雑音増幅器と、局部発
振器からの局部発振周波数と前記増幅信号とをミキシン
グして、前記高周波信号を無線周波数から中間周波数へ
変換する混合器と、高域通過特性を持ち、前記低雑音増
幅器と前記混合器との段間整合を行い、イメージ波を抑
圧する段間整合器と、前記イメージ波が抑圧された前記
中間周波数の信号の復調制御を行って、復調データを生
成する復調制御手段と、を有することを特徴とする移動
通信機が提供される。
【００１４】ここで、低雑音増幅器は、無線通信で受信
した高周波信号を低雑音化して増幅し、増幅信号を生成
する。混合器は、局部発振器からの局部発振周波数と増
幅信号とをミキシングして、高周波信号を無線周波数か
ら中間周波数へ変換する。段間整合器は、高域通過特性
を持ち、低雑音増幅器と混合器との段間整合を行い、イ
メージ波を抑圧する。復調制御手段は、イメージ波が抑
圧された中間周波数の信号の復調制御を行って、復調デ
ータを生成する。
した高周波信号を低雑音化して増幅し、増幅信号を生成
する。混合器は、局部発振器からの局部発振周波数と増
幅信号とをミキシングして、高周波信号を無線周波数か
ら中間周波数へ変換する。段間整合器は、高域通過特性
を持ち、低雑音増幅器と混合器との段間整合を行い、イ
メージ波を抑圧する。復調制御手段は、イメージ波が抑
圧された中間周波数の信号の復調制御を行って、復調デ
ータを生成する。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の高周波回路の原理
図である。高周波回路１は、受信系フロントエンド内に
含まれ、アンテナから受信した高周波信号の受信制御を
行う。
を参照して説明する。図１は本発明の高周波回路の原理
図である。高周波回路１は、受信系フロントエンド内に
含まれ、アンテナから受信した高周波信号の受信制御を
行う。
【００１６】低雑音増幅器１１は、高周波信号を低雑音
化して増幅し、増幅信号を生成する。混合器１３（以
下、ミキサ１３と呼ぶ）は、局部発振器１４からの局部
発振周波数ＬＯと増幅信号とをミキシングして、高周波
信号を無線周波数から中間周波数へ変換する。
化して増幅し、増幅信号を生成する。混合器１３（以
下、ミキサ１３と呼ぶ）は、局部発振器１４からの局部
発振周波数ＬＯと増幅信号とをミキシングして、高周波
信号を無線周波数から中間周波数へ変換する。
【００１７】段間整合器１２は、高域通過特性を持ち、
低雑音増幅器１１とミキサ１３との段間整合を行い、イ
メージ波を抑圧する。また、段間整合器１２は、２つの
インダクタＬ１、Ｌ２と１つのキャパシタＣとで構成さ
れるπ型整合フィルタである。
低雑音増幅器１１とミキサ１３との段間整合を行い、イ
メージ波を抑圧する。また、段間整合器１２は、２つの
インダクタＬ１、Ｌ２と１つのキャパシタＣとで構成さ
れるπ型整合フィルタである。
【００１８】このようにシャント素子としてインダクタ
Ｌ１、Ｌ２を、またシリーズ素子としてキャパシタＣを
使用した段間整合器１２は、高域通過特性を持つ。した
がって、希望波として上側波帯を、イメージ波として下
側波帯を選択する受信システムに対しては、低域側のイ
メージ波の利得を抑圧することができる。
Ｌ１、Ｌ２を、またシリーズ素子としてキャパシタＣを
使用した段間整合器１２は、高域通過特性を持つ。した
がって、希望波として上側波帯を、イメージ波として下
側波帯を選択する受信システムに対しては、低域側のイ
メージ波の利得を抑圧することができる。
【００１９】次に本発明の高周波回路１の詳細構成につ
いて説明する。図２は高周波回路１の詳細構成を示す図
である。低雑音増幅器１１はカスコード構成である。ミ
キサ１３であるミキサＦＥＴ１３ａは、ゲート端子にＬ
Ｏ信号を注入し、ドレイン（またはソース）端子からＲ
Ｆ信号を注入し、ソース（またはドレイン）端子からＩ
Ｆ信号を得るスイッチ型構成である。
いて説明する。図２は高周波回路１の詳細構成を示す図
である。低雑音増幅器１１はカスコード構成である。ミ
キサ１３であるミキサＦＥＴ１３ａは、ゲート端子にＬ
Ｏ信号を注入し、ドレイン（またはソース）端子からＲ
Ｆ信号を注入し、ソース（またはドレイン）端子からＩ
Ｆ信号を得るスイッチ型構成である。
【００２０】また、ミキサＦＥＴ１３ａのゲート駆動能
力向上のためのカスコード型のＬＯ増幅器１４ａが設け
られている。さらに、変換利得を得るためのＩＦ増幅器
１５が付加されている。
力向上のためのカスコード型のＬＯ増幅器１４ａが設け
られている。さらに、変換利得を得るためのＩＦ増幅器
１５が付加されている。
【００２１】段間整合器１２では、インダクタＬ１とキ
ャパシタＣは、それぞれ低雑音増幅器１１のドレインバ
イアス供給と、低雑音増幅器１１とミキサ１３間のＤＣ
ブロックを兼ねた整合素子である。また、キャパシタＣ
ｐは高周波接地のためのバイパス用である。
ャパシタＣは、それぞれ低雑音増幅器１１のドレインバ
イアス供給と、低雑音増幅器１１とミキサ１３間のＤＣ
ブロックを兼ねた整合素子である。また、キャパシタＣ
ｐは高周波接地のためのバイパス用である。
【００２２】次に各素子の詳細な接続関係について説明
する。低雑音増幅器１１内の各素子の接続関係は、まず
インダクタＬ３の一端からＲＦ信号が入力する。インダ
クタＬ３の他端とインダクタＬ４、キャパシタＣ１の一
端が接続する。インダクタＬ４の他端はＧＮＤに接続す
る。
する。低雑音増幅器１１内の各素子の接続関係は、まず
インダクタＬ３の一端からＲＦ信号が入力する。インダ
クタＬ３の他端とインダクタＬ４、キャパシタＣ１の一
端が接続する。インダクタＬ４の他端はＧＮＤに接続す
る。
【００２３】キャパシタＣ１の他端は、ＦＥＴＱ１のゲ
ート端子、抵抗Ｒ２の一端と接続する。抵抗Ｒ２の他端
と抵抗Ｒ１、抵抗Ｒ３の一端が接続する。抵抗Ｒ１の他
端はＧＮＤに接続する。
ート端子、抵抗Ｒ２の一端と接続する。抵抗Ｒ２の他端
と抵抗Ｒ１、抵抗Ｒ３の一端が接続する。抵抗Ｒ１の他
端はＧＮＤに接続する。
【００２４】ＦＥＴＱ１のドレイン端子は、ＦＥＴＱ２
のソース端子と接続する。ＦＥＴＱ１のソース端子はキ
ャパシタＣ２、抵抗Ｒ４、抵抗Ｒ５の一端に接続する。
キャパシタＣ２、抵抗Ｒ４の他端はＧＮＤに接続する。
のソース端子と接続する。ＦＥＴＱ１のソース端子はキ
ャパシタＣ２、抵抗Ｒ４、抵抗Ｒ５の一端に接続する。
キャパシタＣ２、抵抗Ｒ４の他端はＧＮＤに接続する。
【００２５】ＦＥＴＱ２のゲート端子は、抵抗Ｒ６、キ
ャパシタＣ３の一端と接続する。キャパシタＣ３の他端
はＧＮＤに接続する。ＦＥＴＱ２のドレイン端子は、抵
抗Ｒ３の他端と、抵抗Ｒ７インダクタＬ１、キャパシタ
Ｃの一端に接続する。抵抗Ｒ５の他端は、抵抗Ｒ６、抵
抗Ｒ７の他端と接続する。
ャパシタＣ３の一端と接続する。キャパシタＣ３の他端
はＧＮＤに接続する。ＦＥＴＱ２のドレイン端子は、抵
抗Ｒ３の他端と、抵抗Ｒ７インダクタＬ１、キャパシタ
Ｃの一端に接続する。抵抗Ｒ５の他端は、抵抗Ｒ６、抵
抗Ｒ７の他端と接続する。
【００２６】段間整合器１２内の各素子の接続関係は、
インダクタＬ１の一端とキャパシタＣの一端が接続し、
キャパシタＣの他端はインダクタＬ２の一端と接続す
る。インダクタＬ１の他端とキャパシタＣｐの一端が接
続し、その接続部に低雑音増幅電源端子が接続する。キ
ャパシタＣｐ、インダクタＬ２の他端がＧＮＤに接続す
る。キャパシタＣの他端、インダクタＬ２の一端がミキ
サＦＥＴ１３ａのドレイン（またはソース）端子と接続
する。
インダクタＬ１の一端とキャパシタＣの一端が接続し、
キャパシタＣの他端はインダクタＬ２の一端と接続す
る。インダクタＬ１の他端とキャパシタＣｐの一端が接
続し、その接続部に低雑音増幅電源端子が接続する。キ
ャパシタＣｐ、インダクタＬ２の他端がＧＮＤに接続す
る。キャパシタＣの他端、インダクタＬ２の一端がミキ
サＦＥＴ１３ａのドレイン（またはソース）端子と接続
する。
【００２７】ＬＯ増幅器１４ａ内の各素子の接続関係
は、まずインダクタＬ６の一端からＬＯ信号が入力す
る。インダクタＬ６の他端とインダクタＬ７、キャパシ
タＣ７のの一端が接続する。インダクタＬ７の他端はＧ
ＮＤに接続する。
は、まずインダクタＬ６の一端からＬＯ信号が入力す
る。インダクタＬ６の他端とインダクタＬ７、キャパシ
タＣ７のの一端が接続する。インダクタＬ７の他端はＧ
ＮＤに接続する。
【００２８】キャパシタＣ７の他端はＦＥＴＱ４のゲー
ト端子、抵抗Ｒ１６の一端と接続する。抵抗Ｒ１６の他
端と抵抗Ｒ１５、抵抗Ｒ１７の一端が接続する。抵抗Ｒ
１５の他端はＧＮＤに接続する。
ト端子、抵抗Ｒ１６の一端と接続する。抵抗Ｒ１６の他
端と抵抗Ｒ１５、抵抗Ｒ１７の一端が接続する。抵抗Ｒ
１５の他端はＧＮＤに接続する。
【００２９】ＦＥＴＱ４のドレイン端子は、ＦＥＴＱ５
のソース端子と接続する。ＦＥＴＱ４のソース端子はキ
ャパシタＣ８、抵抗Ｒ１８、抵抗Ｒ１９の一端に接続す
る。キャパシタＣ８、抵抗Ｒ１８の他端はＧＮＤに接続
する。
のソース端子と接続する。ＦＥＴＱ４のソース端子はキ
ャパシタＣ８、抵抗Ｒ１８、抵抗Ｒ１９の一端に接続す
る。キャパシタＣ８、抵抗Ｒ１８の他端はＧＮＤに接続
する。
【００３０】ＦＥＴＱ５のゲート端子は、抵抗Ｒ２０、
キャパシタＣ９の一端と接続する。キャパシタＣ９の他
端はＧＮＤに接続する。ＦＥＴＱ５のドレイン端子は、
抵抗Ｒ１７の他端と、抵抗Ｒ２１、キャパシタＣ１０、
インダクタＬ８の一端に接続する。抵抗Ｒ１９の他端
は、抵抗Ｒ２０、抵抗Ｒ２１の他端と接続する。
キャパシタＣ９の一端と接続する。キャパシタＣ９の他
端はＧＮＤに接続する。ＦＥＴＱ５のドレイン端子は、
抵抗Ｒ１７の他端と、抵抗Ｒ２１、キャパシタＣ１０、
インダクタＬ８の一端に接続する。抵抗Ｒ１９の他端
は、抵抗Ｒ２０、抵抗Ｒ２１の他端と接続する。
【００３１】インダクタＬ８の他端とキャパシタＣ１２
の一端が接続し、その接続部にはＬＯ増幅器電源端子が
接続する。キャパシタＣ１２の他端はＧＮＤに接続す
る。キャパシタＣ１０の他端は、抵抗Ｒ８、抵抗Ｒ１
１、キャパシタＣ１１、ＦＥＴＱ６のドレイン端子及び
ゲート端子と接続し、抵抗Ｒ８の他端はミキサＦＥＴ１
３ａのゲート端子と接続する。
の一端が接続し、その接続部にはＬＯ増幅器電源端子が
接続する。キャパシタＣ１２の他端はＧＮＤに接続す
る。キャパシタＣ１０の他端は、抵抗Ｒ８、抵抗Ｒ１
１、キャパシタＣ１１、ＦＥＴＱ６のドレイン端子及び
ゲート端子と接続し、抵抗Ｒ８の他端はミキサＦＥＴ１
３ａのゲート端子と接続する。
【００３２】キャパシタＣ１１の他端、ＦＥＴＱ６のソ
ース端子はＧＮＤに接続する。ＩＦ増幅器１５内の各素
子の接続関係は、ミキサＦＥＴ１３ａのソース（または
ドレイン）端子は、キャパシタＣ４、抵抗Ｒ９の一端と
接続し、抵抗Ｒ９の他端はＧＮＤに接続する。
ース端子はＧＮＤに接続する。ＩＦ増幅器１５内の各素
子の接続関係は、ミキサＦＥＴ１３ａのソース（または
ドレイン）端子は、キャパシタＣ４、抵抗Ｒ９の一端と
接続し、抵抗Ｒ９の他端はＧＮＤに接続する。
【００３３】キャパシタＣ４の他端は、ＦＥＴＱ３のゲ
ート端子、抵抗Ｒ１３の一端と接続する。抵抗Ｒ１３の
他端は、抵抗Ｒ１２、抵抗Ｒ１０の一端と、抵抗Ｒ１１
の他端と接続し、抵抗Ｒ１０の他端はＧＮＤに接続す
る。
ート端子、抵抗Ｒ１３の一端と接続する。抵抗Ｒ１３の
他端は、抵抗Ｒ１２、抵抗Ｒ１０の一端と、抵抗Ｒ１１
の他端と接続し、抵抗Ｒ１０の他端はＧＮＤに接続す
る。
【００３４】ＦＥＴＱ３のソース端子は、キャパシタＣ
５、抵抗Ｒ１４の一端と接続し、キャパシタＣ５、抵抗
Ｒ１４の他端はＧＮＤに接続する。ＦＥＴＱ３のドレイ
ン端子は、抵抗Ｒ１２の他端と、キャパシタＣ１２、イ
ンダクタＬ５の一端と接続する。インダクタＬ５の他端
とキャパシタＣ６の一端が接続し、その接続部はＩＦ増
幅器とミキサとの電源端子が接続する。キャパシタＣ６
の他端はＧＮＤに接続し、キャパシタＣ１２の他端から
ＩＦ信号が出力する。
５、抵抗Ｒ１４の一端と接続し、キャパシタＣ５、抵抗
Ｒ１４の他端はＧＮＤに接続する。ＦＥＴＱ３のドレイ
ン端子は、抵抗Ｒ１２の他端と、キャパシタＣ１２、イ
ンダクタＬ５の一端と接続する。インダクタＬ５の他端
とキャパシタＣ６の一端が接続し、その接続部はＩＦ増
幅器とミキサとの電源端子が接続する。キャパシタＣ６
の他端はＧＮＤに接続し、キャパシタＣ１２の他端から
ＩＦ信号が出力する。
【００３５】次に段間整合器１２による挿入損失の周波
数特性について説明する。図３はインダクタＬ１とキャ
パシタＣのリアクティブ素子だけで整合をとった場合の
挿入損失の周波数特性を示す図である。
数特性について説明する。図３はインダクタＬ１とキャ
パシタＣのリアクティブ素子だけで整合をとった場合の
挿入損失の周波数特性を示す図である。
【００３６】すなわち、図３は段間整合器１２からイン
ダクタＬ２のみを取り除いた整合器（以下、高インピー
ダンス整合器と呼ぶ）による回路の挿入損失の周波数特
性を示している。また、図４は段間整合器１２による挿
入損失の周波数特性を示す図である。
ダクタＬ２のみを取り除いた整合器（以下、高インピー
ダンス整合器と呼ぶ）による回路の挿入損失の周波数特
性を示している。また、図４は段間整合器１２による挿
入損失の周波数特性を示す図である。
【００３７】一般的に、ある無線システムでの使用帯域
は、高々±１０数ＭＨｚ程度であることから、中心周波
数における特性のみに注目すればよい。ここで、希望波
である整合設計中心周波数をＰＨＳ帯域の１．９ＧＨｚ
に、またＩＦ周波数を２４０ＭＨｚに設定すれば、イメ
ージ中心周波数は１．４２ＧＨｚである。
は、高々±１０数ＭＨｚ程度であることから、中心周波
数における特性のみに注目すればよい。ここで、希望波
である整合設計中心周波数をＰＨＳ帯域の１．９ＧＨｚ
に、またＩＦ周波数を２４０ＭＨｚに設定すれば、イメ
ージ中心周波数は１．４２ＧＨｚである。
【００３８】入出力負荷インピーダンスは、入力側を低
雑音増幅器１１の出力インピーダンスに、出力側をミキ
サ１３の入力インピーダンスに設定してある。以上から
図３、図４は高インピーダンス整合器、または段間整合
器１２により構成されたフィルタの周波数特性とそれぞ
れ見なすことができる。
雑音増幅器１１の出力インピーダンスに、出力側をミキ
サ１３の入力インピーダンスに設定してある。以上から
図３、図４は高インピーダンス整合器、または段間整合
器１２により構成されたフィルタの周波数特性とそれぞ
れ見なすことができる。
【００３９】そして、図３では希望波に対するイメージ
波の抑圧比が実際には３ｄＢ程度しか得られていない。
一方、段間整合器１２を用いた本発明では、図４から１
６ｄＢ程度得られていることがわかる。
波の抑圧比が実際には３ｄＢ程度しか得られていない。
一方、段間整合器１２を用いた本発明では、図４から１
６ｄＢ程度得られていることがわかる。
【００４０】このように、高インピーダンス整合器に比
べて、シャント素子としてインダクタＬ２の１素子のみ
追加した段間整合器１２では、十分に大きな効果を得る
ことができる。
べて、シャント素子としてインダクタＬ２の１素子のみ
追加した段間整合器１２では、十分に大きな効果を得る
ことができる。
【００４１】この理由としては、インダクタＬ２の追加
のみならず、インダクタＬ２の追加に伴うインダクタＬ
１、キャパシタＣ１も含めた定数変更の自由度拡大によ
るためである。
のみならず、インダクタＬ２の追加に伴うインダクタＬ
１、キャパシタＣ１も含めた定数変更の自由度拡大によ
るためである。
【００４２】段間整合を実現する場合は最低２素子を必
要とすることから、インダクタＬ１とキャパシタＣによ
る高インピーダンス整合器の構成では、整合実現のため
各定数は一義的に確定してしまう。
要とすることから、インダクタＬ１とキャパシタＣによ
る高インピーダンス整合器の構成では、整合実現のため
各定数は一義的に確定してしまう。
【００４３】これに対し、本発明の段間整合器１２のイ
ンダクタＬ１、Ｌ２とキャパシタＣの３素子による構成
では、整合実現のための定数は一義的には確定されず、
自由度を持つことができる。
ンダクタＬ１、Ｌ２とキャパシタＣの３素子による構成
では、整合実現のための定数は一義的には確定されず、
自由度を持つことができる。
【００４４】したがって、整合を実現しつつ、低域側で
の抑圧比を向上させるための各定数の最適化が可能とな
り、大きな抑圧比を得ることが可能になる。次に希望波
とイメージ波の変換利得について説明する。図５は高イ
ンピーダンス整合器に対する、希望波とイメージ波の変
換利得を示す図であり、図６は段間整合器１２に対す
る、希望波とイメージ波の変換利得を示す図である。こ
こでＩＦ周波数は２４０ＭＨｚに固定し、希望波である
上側波帯は１．６０〜２．２ＧＨｚに、イメージ波とな
る下側波帯は１．１２〜１．７２ＧＨｚに渡って示し
た。
の抑圧比を向上させるための各定数の最適化が可能とな
り、大きな抑圧比を得ることが可能になる。次に希望波
とイメージ波の変換利得について説明する。図５は高イ
ンピーダンス整合器に対する、希望波とイメージ波の変
換利得を示す図であり、図６は段間整合器１２に対す
る、希望波とイメージ波の変換利得を示す図である。こ
こでＩＦ周波数は２４０ＭＨｚに固定し、希望波である
上側波帯は１．６０〜２．２ＧＨｚに、イメージ波とな
る下側波帯は１．１２〜１．７２ＧＨｚに渡って示し
た。
【００４５】図５では局部発振中心周波数である１．６
６ＧＨｚでのイメージ抑圧比は１２〜１３ｄＢ程度しか
得られない。よって、低雑音増幅器の前段にフィルタを
配置しても総合イメージ抑圧比は、５２（＝１２＋４
０）〜５８（＝１３＋４５）ｄＢ程度となり、システム
の要求レベルである６０ｄＢｃ以上に対しては不十分で
ある。
６ＧＨｚでのイメージ抑圧比は１２〜１３ｄＢ程度しか
得られない。よって、低雑音増幅器の前段にフィルタを
配置しても総合イメージ抑圧比は、５２（＝１２＋４
０）〜５８（＝１３＋４５）ｄＢ程度となり、システム
の要求レベルである６０ｄＢｃ以上に対しては不十分で
ある。
【００４６】図６では中心周波数１．６６ＧＨｚでイメ
ージ抑圧比は、２６〜２７ｄＢ程度得られている。した
がって、本発明による構成を採用すればシステム全体の
抑圧比は６６（＝２６＋４０）〜７２（＝２７＋４５）
ｄＢ程度得られるため、要求レベルである６０ｄＢ以上
を十分に満足でき、段間帯域通過フィルタ２０２を設け
る必要がなく、回路規模を縮小できる。
ージ抑圧比は、２６〜２７ｄＢ程度得られている。した
がって、本発明による構成を採用すればシステム全体の
抑圧比は６６（＝２６＋４０）〜７２（＝２７＋４５）
ｄＢ程度得られるため、要求レベルである６０ｄＢ以上
を十分に満足でき、段間帯域通過フィルタ２０２を設け
る必要がなく、回路規模を縮小できる。
【００４７】図７は高周波回路１の変形例を示す図であ
る。ミキサＦＥＴ１３ａにデュアルゲート型ＦＥＴを使
用してミキサ１３ｂとした場合の回路構成例である。次
に各素子の詳細な接続関係について説明する。低雑音増
幅器１１内の各素子の接続関係は、まずインダクタＬ３
の一端からＲＦ信号が入力する。インダクタＬ３の他端
とインダクタＬ４、キャパシタＣ１の一端が接続する。
インダクタＬ４の他端はＧＮＤに接続する。
る。ミキサＦＥＴ１３ａにデュアルゲート型ＦＥＴを使
用してミキサ１３ｂとした場合の回路構成例である。次
に各素子の詳細な接続関係について説明する。低雑音増
幅器１１内の各素子の接続関係は、まずインダクタＬ３
の一端からＲＦ信号が入力する。インダクタＬ３の他端
とインダクタＬ４、キャパシタＣ１の一端が接続する。
インダクタＬ４の他端はＧＮＤに接続する。
【００４８】キャパシタＣ１の他端は、ＦＥＴＱ１のゲ
ート端子、抵抗Ｒ２の一端と接続する。抵抗Ｒ２の他端
と抵抗Ｒ１、抵抗Ｒ３の一端が接続する。抵抗Ｒ１の他
端はＧＮＤに接続する。
ート端子、抵抗Ｒ２の一端と接続する。抵抗Ｒ２の他端
と抵抗Ｒ１、抵抗Ｒ３の一端が接続する。抵抗Ｒ１の他
端はＧＮＤに接続する。
【００４９】ＦＥＴＱ１のドレイン端子は、ＦＥＴＱ２
のソース端子と接続する。ＦＥＴＱ１のソース端子はキ
ャパシタＣ２、抵抗Ｒ４、抵抗Ｒ５の一端に接続する。
キャパシタＣ２、抵抗Ｒ４の他端はＧＮＤに接続する。
のソース端子と接続する。ＦＥＴＱ１のソース端子はキ
ャパシタＣ２、抵抗Ｒ４、抵抗Ｒ５の一端に接続する。
キャパシタＣ２、抵抗Ｒ４の他端はＧＮＤに接続する。
【００５０】ＦＥＴＱ２のゲート端子は、抵抗Ｒ６、キ
ャパシタＣ３の一端と接続する。キャパシタＣ３の他端
はＧＮＤに接続する。ＦＥＴＱ２のドレイン端子は、抵
抗Ｒ３の他端と、抵抗Ｒ７インダクタＬ１、キャパシタ
Ｃの一端に接続する。抵抗Ｒ５の他端は、抵抗Ｒ６、抵
抗Ｒ７の他端と接続する。
ャパシタＣ３の一端と接続する。キャパシタＣ３の他端
はＧＮＤに接続する。ＦＥＴＱ２のドレイン端子は、抵
抗Ｒ３の他端と、抵抗Ｒ７インダクタＬ１、キャパシタ
Ｃの一端に接続する。抵抗Ｒ５の他端は、抵抗Ｒ６、抵
抗Ｒ７の他端と接続する。
【００５１】段間整合器１２内の各素子の接続関係は、
インダクタＬ１の一端とキャパシタＣの一端が接続し、
キャパシタＣの他端はインダクタＬ２、キャパシタＣ３
０の一端と接続する。インダクタＬ１の他端とキャパシ
タＣｐの一端が接続し、その接続部に低雑音増幅電源端
子が接続する。キャパシタＣｐ、インダクタＬ２の他端
がＧＮＤに接続する。
インダクタＬ１の一端とキャパシタＣの一端が接続し、
キャパシタＣの他端はインダクタＬ２、キャパシタＣ３
０の一端と接続する。インダクタＬ１の他端とキャパシ
タＣｐの一端が接続し、その接続部に低雑音増幅電源端
子が接続する。キャパシタＣｐ、インダクタＬ２の他端
がＧＮＤに接続する。
【００５２】ＬＯ増幅器１４ａ内の各素子の接続関係
は、まずインダクタＬ６の一端からＬＯ信号が入力す
る。インダクタＬ６の他端とインダクタＬ７、キャパシ
タＣ７のの一端が接続する。インダクタＬ７の他端はＧ
ＮＤに接続する。
は、まずインダクタＬ６の一端からＬＯ信号が入力す
る。インダクタＬ６の他端とインダクタＬ７、キャパシ
タＣ７のの一端が接続する。インダクタＬ７の他端はＧ
ＮＤに接続する。
【００５３】キャパシタＣ７の他端はＦＥＴＱ４のゲー
ト端子、抵抗Ｒ１６の一端と接続する。抵抗Ｒ１６の他
端と抵抗Ｒ１５、抵抗Ｒ１７の一端が接続する。抵抗Ｒ
１５の他端はＧＮＤに接続する。
ト端子、抵抗Ｒ１６の一端と接続する。抵抗Ｒ１６の他
端と抵抗Ｒ１５、抵抗Ｒ１７の一端が接続する。抵抗Ｒ
１５の他端はＧＮＤに接続する。
【００５４】ＦＥＴＱ４のドレイン端子は、ＦＥＴＱ５
のソース端子と接続する。ＦＥＴＱ４のソース端子はキ
ャパシタＣ８、抵抗Ｒ１８、抵抗Ｒ１９の一端に接続す
る。キャパシタＣ８、抵抗Ｒ１８の他端はＧＮＤに接続
する。
のソース端子と接続する。ＦＥＴＱ４のソース端子はキ
ャパシタＣ８、抵抗Ｒ１８、抵抗Ｒ１９の一端に接続す
る。キャパシタＣ８、抵抗Ｒ１８の他端はＧＮＤに接続
する。
【００５５】ＦＥＴＱ５のゲート端子は、抵抗Ｒ２０、
キャパシタＣ９の一端と接続する。キャパシタＣ９の他
端はＧＮＤに接続する。ＦＥＴＱ５のドレイン端子は、
抵抗Ｒ１７の他端と、抵抗Ｒ２１、キャパシタＣ１０、
インダクタＬ８の一端に接続する。抵抗Ｒ１９の他端
は、抵抗Ｒ２０、抵抗Ｒ２１の他端と接続する。
キャパシタＣ９の一端と接続する。キャパシタＣ９の他
端はＧＮＤに接続する。ＦＥＴＱ５のドレイン端子は、
抵抗Ｒ１７の他端と、抵抗Ｒ２１、キャパシタＣ１０、
インダクタＬ８の一端に接続する。抵抗Ｒ１９の他端
は、抵抗Ｒ２０、抵抗Ｒ２１の他端と接続する。
【００５６】インダクタＬ８の他端とキャパシタＣ１２
の一端が接続し、その接続部にはＬＯ増幅器電源端子が
接続する。キャパシタＣ１２の他端はＧＮＤに接続す
る。ミキサ１３ｂ内の各素子の接続関係は、キャパシタ
Ｃ１０の他端は、デュアルゲート型ＦＥＴ−ＤＱの一方
のゲート端子と抵抗Ｒ３２の一端と接続する。抵抗Ｒ３
２の他端は、抵抗Ｒ３３、抵抗Ｒ３１、抵抗Ｒ３０の一
端と接続し、抵抗Ｒ３３の他端はＧＮＤに接続する。
の一端が接続し、その接続部にはＬＯ増幅器電源端子が
接続する。キャパシタＣ１２の他端はＧＮＤに接続す
る。ミキサ１３ｂ内の各素子の接続関係は、キャパシタ
Ｃ１０の他端は、デュアルゲート型ＦＥＴ−ＤＱの一方
のゲート端子と抵抗Ｒ３２の一端と接続する。抵抗Ｒ３
２の他端は、抵抗Ｒ３３、抵抗Ｒ３１、抵抗Ｒ３０の一
端と接続し、抵抗Ｒ３３の他端はＧＮＤに接続する。
【００５７】キャパシタＣ３０の他端は、デュアルゲー
ト型ＦＥＴ−ＤＱの他方のゲート端子、抵抗Ｒ３０の他
端と接続する。デュアルゲート型ＦＥＴ−ＤＱのドレイ
ン端子は、抵抗Ｒ３１の他端、キャパシタＣ３１、イン
ダクタＬ３１の一端と接続する。キャパシタＣ３１の他
端はＧＮＤに接続する。
ト型ＦＥＴ−ＤＱの他方のゲート端子、抵抗Ｒ３０の他
端と接続する。デュアルゲート型ＦＥＴ−ＤＱのドレイ
ン端子は、抵抗Ｒ３１の他端、キャパシタＣ３１、イン
ダクタＬ３１の一端と接続する。キャパシタＣ３１の他
端はＧＮＤに接続する。
【００５８】デュアルゲート型ＦＥＴ−ＤＱのソース端
子は、キャパシタＣ３２、抵抗Ｒ３４の一端と接続し、
キャパシタＣ３２、抵抗Ｒ３４の他端はそれぞれＧＮＤ
と接続する。
子は、キャパシタＣ３２、抵抗Ｒ３４の一端と接続し、
キャパシタＣ３２、抵抗Ｒ３４の他端はそれぞれＧＮＤ
と接続する。
【００５９】インダクタＬ３１の他端と、キャパシタＣ
３３、インダクタＬ３０の一端が接続する。インダクタ
Ｌ３０の他端とキャパシタＣ３４の一端が接続し、その
接続部にミキサ電源端子が接続する。キャパシタＣ３４
の他端はＧＮＤに接続する。キャパシタＣ３３の他端か
らＩＦ信号が出力する。
３３、インダクタＬ３０の一端が接続する。インダクタ
Ｌ３０の他端とキャパシタＣ３４の一端が接続し、その
接続部にミキサ電源端子が接続する。キャパシタＣ３４
の他端はＧＮＤに接続する。キャパシタＣ３３の他端か
らＩＦ信号が出力する。
【００６０】以上説明したように、本発明の高周波回路
１は、低雑音増幅器１１とミキサ１３からなる受信系フ
ロントエンドの回路に対し、段間整合器１２をＬ−Ｃ−
Ｌのπ型構成のフィルタにする構成とした。
１は、低雑音増幅器１１とミキサ１３からなる受信系フ
ロントエンドの回路に対し、段間整合器１２をＬ−Ｃ−
Ｌのπ型構成のフィルタにする構成とした。
【００６１】これにより、十分なイメージ抑圧比を実現
でき、さらに段間帯域通過フィルタ２０２の削減が可能
になる。次に本発明の移動通信機について説明する。図
８は本発明の移動通信機の原理図である。移動通信機１
００は、本発明の高周波回路１を適用したものである。
でき、さらに段間帯域通過フィルタ２０２の削減が可能
になる。次に本発明の移動通信機について説明する。図
８は本発明の移動通信機の原理図である。移動通信機１
００は、本発明の高周波回路１を適用したものである。
【００６２】復調制御手段１０１は、高周波回路１でイ
メージ波が抑圧された中間周波数の信号の復調制御を行
って、復調データを生成する。復調制御手段１０１内
の、例えばバンドパスフィルタでは、高周波回路１の出
力信号のフィルタリング処理を行い、所望の周波数帯域
の信号を取り出す。
メージ波が抑圧された中間周波数の信号の復調制御を行
って、復調データを生成する。復調制御手段１０１内
の、例えばバンドパスフィルタでは、高周波回路１の出
力信号のフィルタリング処理を行い、所望の周波数帯域
の信号を取り出す。
【００６３】そして、復調制御手段１０１内の検波回路
で検波処理を行って、高周波信号の変調波形からベース
バンド波形である復調データを再生する。以上説明した
ように、本発明の移動通信機１００は、高周波回路１を
適用して構成したので、回路規模の縮小及びシステム構
成の簡略化を図ることが可能になる。
で検波処理を行って、高周波信号の変調波形からベース
バンド波形である復調データを再生する。以上説明した
ように、本発明の移動通信機１００は、高周波回路１を
適用して構成したので、回路規模の縮小及びシステム構
成の簡略化を図ることが可能になる。
【００６４】
【発明の効果】以上説明したように、本発明の高周波回
路は、低雑音増幅器と混合器との間に、段間整合を行っ
てイメージ波を抑圧する段間整合器を設ける構成とし
た。これにより、段間帯域通過フィルタ等を設ける必要
がないので、回路規模の縮小を図ることが可能になる。
路は、低雑音増幅器と混合器との間に、段間整合を行っ
てイメージ波を抑圧する段間整合器を設ける構成とし
た。これにより、段間帯域通過フィルタ等を設ける必要
がないので、回路規模の縮小を図ることが可能になる。
【００６５】また、本発明の移動通信機は、低雑音増幅
器と混合器との間に、段間整合を行ってイメージ波を抑
圧する段間整合器を設ける構成とした。これにより、段
間帯域通過フィルタ等を設ける必要がないので、回路規
模の縮小及びシステム構成の簡略化を図ることが可能に
なる。
器と混合器との間に、段間整合を行ってイメージ波を抑
圧する段間整合器を設ける構成とした。これにより、段
間帯域通過フィルタ等を設ける必要がないので、回路規
模の縮小及びシステム構成の簡略化を図ることが可能に
なる。
【図１】本発明の高周波回路の原理図である。
【図２】高周波回路の詳細構成を示す図である。
【図３】インダクタＬ１とキャパシタＣのリアクティブ
素子だけで整合をとった場合の挿入損失の周波数特性を
示す図である。
素子だけで整合をとった場合の挿入損失の周波数特性を
示す図である。
【図４】段間整合器による挿入損失の周波数特性を示す
図である。
図である。
【図５】高インピーダンス整合器に対する、希望波とイ
メージ波の変換利得を示す図である。
メージ波の変換利得を示す図である。
【図６】段間整合器に対する、希望波とイメージ波の変
換利得を示す図である。
換利得を示す図である。
【図７】高周波回路の変形例を示す図である。
【図８】本発明の移動通信機の原理図である。
【図９】従来の受信系フロントエンドでのブロック構成
を示す図である。
を示す図である。
１……高周波回路、１１……低雑音増幅器、１２……段
間整合器、１３……混合器、１４……局部発振器、Ｃ…
…キャパシタ、Ｌ１、Ｌ２……インダクタ、ＬＯ……局
部発振周波数。
間整合器、１３……混合器、１４……局部発振器、Ｃ…
…キャパシタ、Ｌ１、Ｌ２……インダクタ、ＬＯ……局
部発振周波数。
Claims (4)
- 【請求項１】 受信系フロントエンドで高周波信号の受
信制御を行う高周波回路において、 高周波信号を低雑音化して増幅し、増幅信号を生成する
低雑音増幅器と、 局部発振器からの局部発振周波数と前記増幅信号とをミ
キシングして、前記高周波信号を無線周波数から中間周
波数へ変換する混合器と、 高域通過特性を持ち、前記低雑音増幅器と前記混合器と
の段間整合を行い、イメージ波を抑圧する段間整合器
と、 を有することを特徴とする高周波回路。 - 【請求項２】 前記段間整合器は、２つのインダクタと
１つのキャパシタとで構成されるπ型整合フィルタであ
ることを特徴する請求項１記載の高周波回路。 - 【請求項３】 移動無線通信を行う移動通信機におい
て、 前記移動無線通信で受信した高周波信号を低雑音化して
増幅し、増幅信号を生成する低雑音増幅器と、 局部発振器からの局部発振周波数と前記増幅信号とをミ
キシングして、前記高周波信号を無線周波数から中間周
波数へ変換する混合器と、 高域通過特性を持ち、前記低雑音増幅器と前記混合器と
の段間整合を行い、イメージ波を抑圧する段間整合器
と、 前記イメージ波が抑圧された前記中間周波数の信号の復
調制御を行って、復調データを生成する復調制御手段
と、 を有することを特徴とする移動通信機。 - 【請求項４】 前記段間整合器は、２つのインダクタと
１つのキャパシタとで構成されるπ型整合フィルタであ
ることを特徴する請求項３記載の移動通信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032498A JPH11289269A (ja) | 1998-04-02 | 1998-04-02 | 高周波回路及び移動通信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9032498A JPH11289269A (ja) | 1998-04-02 | 1998-04-02 | 高周波回路及び移動通信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11289269A true JPH11289269A (ja) | 1999-10-19 |
Family
ID=13995353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9032498A Pending JPH11289269A (ja) | 1998-04-02 | 1998-04-02 | 高周波回路及び移動通信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11289269A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108254765A (zh) * | 2018-04-02 | 2018-07-06 | 成都维星科技有限公司 | 一种超小型航空型gps抗干扰天线 |
-
1998
- 1998-04-02 JP JP9032498A patent/JPH11289269A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108254765A (zh) * | 2018-04-02 | 2018-07-06 | 成都维星科技有限公司 | 一种超小型航空型gps抗干扰天线 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6298244B1 (en) | Dual-band, dual-mode power amplifier | |
| US6215359B1 (en) | Impedance matching for a dual band power amplifier | |
| US7706835B2 (en) | High-frequency circuit device | |
| US7689187B2 (en) | Dual input low noise amplifier for multi-band operation | |
| EP0915561B1 (en) | Image reject mixer circuit arrangements | |
| US20100240336A1 (en) | Front end and high frequency receiver having quadrature low noise amplifier | |
| JPH06224644A (ja) | 半導体装置 | |
| GB2320858A (en) | Digital/Analog and PCS mode portable telephone | |
| JP2003530724A (ja) | フィードバックを備えた能動無線周波数ミキサー回路 | |
| WO2001005028A1 (en) | A dual-band, dual-mode power amplifier | |
| JP2002141751A (ja) | 集積回路実装用出力段付きミキサ回路 | |
| JPH06291556A (ja) | 周波数変換回路ならびにこれを用いた受信フロントエンド回路、送信アップミキサ回路 | |
| JP2004166204A (ja) | 周波数変換器および無線送受信機 | |
| JP2003309480A (ja) | 低雑音コンバータ | |
| JP3436850B2 (ja) | 周波数の異なる複数の信号に整合する無線通信機用の高周波増幅器 | |
| JPH09307365A (ja) | 増幅器及びその増幅器を用いた携帯電話機 | |
| US5521650A (en) | Cable television tuner | |
| JPH09275356A (ja) | 複数モード移動無線装置 | |
| JP3612241B2 (ja) | テレビジョンチューナの中間周波回路 | |
| Imbornone et al. | Fully differential dual-band image reject receiver in SiGe BiCMOS | |
| JP2002290850A (ja) | テレビジョンチューナ用中間周波結合回路 | |
| JPH11289269A (ja) | 高周波回路及び移動通信機 | |
| JP3753050B2 (ja) | 通信装置 | |
| KR100573924B1 (ko) | 저잡음 및 이미지 억압의 헤테로다인 수신 장치 | |
| JP4146712B2 (ja) | マルチ周波数無線送信機および受信機 |