JPH112893A - ホトマスク - Google Patents
ホトマスクInfo
- Publication number
- JPH112893A JPH112893A JP15407197A JP15407197A JPH112893A JP H112893 A JPH112893 A JP H112893A JP 15407197 A JP15407197 A JP 15407197A JP 15407197 A JP15407197 A JP 15407197A JP H112893 A JPH112893 A JP H112893A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- auxiliary
- patterns
- defect
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000007547 defect Effects 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000006378 damage Effects 0.000 abstract description 4
- 239000012141 concentrate Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/40—Electrostatic discharge [ESD] related features, e.g. antistatic coatings or a conductive metal layer around the periphery of the mask substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】半導体プロセスで使用されるホトマスクに関
し、パターンの角部などの電界が集中しやすい部分間で
放電が発生し、遮光パターンに欠陥が発生する。この静
電破壊によるパターン欠陥が製品に転写され不良の原因
となること。 【解決手段】半導体回路を形成する隣り合った２つの主
パターン1と主パターン２に、それぞれ補助パターン３
と補助パターン４が付加されている。ここで補助パター
ン３，４の間隔ａは、主パターン１，２の間隔ｂと同じ
であるが、配線幅が主パターンの４分の１になっている
ため、帯電によって電位差が生じた場合この補助パター
ン３，４の部分が最も電界が集中しやすくなり静電破壊
が発生する。しかし、遮光パターンに欠陥が発生して
も、主パターンは正常であるため必要とする半導体回路
は正しく形成される。
し、パターンの角部などの電界が集中しやすい部分間で
放電が発生し、遮光パターンに欠陥が発生する。この静
電破壊によるパターン欠陥が製品に転写され不良の原因
となること。 【解決手段】半導体回路を形成する隣り合った２つの主
パターン1と主パターン２に、それぞれ補助パターン３
と補助パターン４が付加されている。ここで補助パター
ン３，４の間隔ａは、主パターン１，２の間隔ｂと同じ
であるが、配線幅が主パターンの４分の１になっている
ため、帯電によって電位差が生じた場合この補助パター
ン３，４の部分が最も電界が集中しやすくなり静電破壊
が発生する。しかし、遮光パターンに欠陥が発生して
も、主パターンは正常であるため必要とする半導体回路
は正しく形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、デバイス製造工程
において使用されるリソグラフィー用ホトマスクに関す
るものである。
において使用されるリソグラフィー用ホトマスクに関す
るものである。
【０００２】
【従来の技術】ＬＳＩ，ＬＣＤ等のデバイス製造プロセ
スではホトマスク上のパターンをリソグラフィー工程で
基板に転写し、所要の素子パターンを形成している。通
常これらに使用されるホトマスクは、石英などのガラス
基板上にクロムなどの金属薄膜により必要なパターンに
応じた遮光部が形成されている。ホトマスクは使用環境
などにより静電気の影響を受け、この遮光パターン上に
帯電する場合がある。自然放電やマスク保持によるアー
スによって部分的に放電されると、ガラス基板が非導電
性であるため、独立した各パターンの間に電位差が発生
する。この電位差が大きくなると、パターンの角部など
の電界が集中しやすい部分間で放電が発生し遮光パター
ンの欠陥が発生する。この静電破壊によるパターン欠陥
は製品に転写され不良の原因となり、またホトマスクの
寿命を短くするため問題となる。
スではホトマスク上のパターンをリソグラフィー工程で
基板に転写し、所要の素子パターンを形成している。通
常これらに使用されるホトマスクは、石英などのガラス
基板上にクロムなどの金属薄膜により必要なパターンに
応じた遮光部が形成されている。ホトマスクは使用環境
などにより静電気の影響を受け、この遮光パターン上に
帯電する場合がある。自然放電やマスク保持によるアー
スによって部分的に放電されると、ガラス基板が非導電
性であるため、独立した各パターンの間に電位差が発生
する。この電位差が大きくなると、パターンの角部など
の電界が集中しやすい部分間で放電が発生し遮光パター
ンの欠陥が発生する。この静電破壊によるパターン欠陥
は製品に転写され不良の原因となり、またホトマスクの
寿命を短くするため問題となる。
【０００３】ホトマスク自体の静電気破壊の対策方法と
しては、マスク基板に導電性を持たせる（例えば特開平
０１−３０２３５７号公報など）、導電性透明膜を使用
するなどの導電性材料を使用する方法（例えば特開昭５
６−１１６０３４号公報など）が考案されている（以下
例１）。また、特開昭６０−２２２８５６号公報などの
ように回路パターンをつなぐアース線を設ける事により
電位差をなくす方法も考案されている（以下例２）。
しては、マスク基板に導電性を持たせる（例えば特開平
０１−３０２３５７号公報など）、導電性透明膜を使用
するなどの導電性材料を使用する方法（例えば特開昭５
６−１１６０３４号公報など）が考案されている（以下
例１）。また、特開昭６０−２２２８５６号公報などの
ように回路パターンをつなぐアース線を設ける事により
電位差をなくす方法も考案されている（以下例２）。
【０００４】
【発明が解決しようとする課題】例1の方法では、ホト
マスク製造工程が複雑になり費用が高くなる。また例2
の方法では、ホトマスク製造工程自体は変わらないが、
多数のパターンをつながないと電位差が生じる部分が多
く残るが、そのためパターン設計上の制約が多くなる。
マスク製造工程が複雑になり費用が高くなる。また例2
の方法では、ホトマスク製造工程自体は変わらないが、
多数のパターンをつながないと電位差が生じる部分が多
く残るが、そのためパターン設計上の制約が多くなる。
【０００５】
【課題を解決するための手段】本発明は、静電破壊が発
生しやすいような形状のパターンを回路パターンに付加
することにより、従来の方法の欠点を除去した。
生しやすいような形状のパターンを回路パターンに付加
することにより、従来の方法の欠点を除去した。
【０００６】
【作用】本発明では、静電破壊が発生しても付加した補
助パターン部に発生するため、有効な回路パターンには
影響が出ない。
助パターン部に発生するため、有効な回路パターンには
影響が出ない。
【０００７】
【発明の実施の形態】図１は、本発明を採用した半導体
製造用ホトマスクパターンの実施例を示したものであ
る。本例はポジ型のホトマスクで配線パターンが遮光部
になっている。半導体回路を形成する隣り合った２つの
主パターン1と主パターン２に、それぞれ補助パターン
３と補助パターン４が付加されている。ここで３と４の
間隔ａは１と２の間隔ｂと同じであるが、配線幅が主パ
ターンの４分の１になっているため、帯電によって電位
差が生じた場合この３と４の部分が最も電界が集中しや
すくなり静電破壊が発生する。しかし、遮光パターンに
欠陥が発生しても、主パターンは正常であるため必要と
する半導体回路は正しく形成される。ここで補助パター
ンの長さ及び形状はホトマスク材質や帯電量などによっ
て決まる静電気破壊の大きさを基に、主パターンへ影響
を与えないサイズに決定する。また、細い配線により補
助パターンを形成する場合は、使用するリソグラフィー
プロセスや露光装置によって決まる解像度以下の幅にす
れば、補助パターンは転写されず、製品回路に影響しな
い。
製造用ホトマスクパターンの実施例を示したものであ
る。本例はポジ型のホトマスクで配線パターンが遮光部
になっている。半導体回路を形成する隣り合った２つの
主パターン1と主パターン２に、それぞれ補助パターン
３と補助パターン４が付加されている。ここで３と４の
間隔ａは１と２の間隔ｂと同じであるが、配線幅が主パ
ターンの４分の１になっているため、帯電によって電位
差が生じた場合この３と４の部分が最も電界が集中しや
すくなり静電破壊が発生する。しかし、遮光パターンに
欠陥が発生しても、主パターンは正常であるため必要と
する半導体回路は正しく形成される。ここで補助パター
ンの長さ及び形状はホトマスク材質や帯電量などによっ
て決まる静電気破壊の大きさを基に、主パターンへ影響
を与えないサイズに決定する。また、細い配線により補
助パターンを形成する場合は、使用するリソグラフィー
プロセスや露光装置によって決まる解像度以下の幅にす
れば、補助パターンは転写されず、製品回路に影響しな
い。
【０００８】図２は、同様に本発明を採用した半導体製
造用ホトマスクパターンで、パターン配置に余裕がある
場合の実施例である。半導体回路を形成する隣り合った
２つの主パターン５と主パターン６に、それぞれ補助パ
ターン７と補助パターン８が付加されている。ここで
は、補助パターン７と８の先端がとがった形状をしてお
り、この部分が最も静電破壊が発生しやすくなってお
り、図１の例と同様に静電破壊による主パターンの欠陥
を防止できる。また、この補助パターンの場合欠陥が生
じ一部が欠けても、電界が集中し易い形状を保てるため
複数回の静電破壊に対して、主パターンの保護の効果が
得られる。
造用ホトマスクパターンで、パターン配置に余裕がある
場合の実施例である。半導体回路を形成する隣り合った
２つの主パターン５と主パターン６に、それぞれ補助パ
ターン７と補助パターン８が付加されている。ここで
は、補助パターン７と８の先端がとがった形状をしてお
り、この部分が最も静電破壊が発生しやすくなってお
り、図１の例と同様に静電破壊による主パターンの欠陥
を防止できる。また、この補助パターンの場合欠陥が生
じ一部が欠けても、電界が集中し易い形状を保てるため
複数回の静電破壊に対して、主パターンの保護の効果が
得られる。
【０００９】
【発明の効果】ホトマスクのパターンに帯電し静電破壊
が発生しても、補助パターン部のみに欠陥が発生し、主
要な遮光パターンには影響が及ばない。そのため、製品
の不良が低減し、ホトマスクの寿命も伸びる。
が発生しても、補助パターン部のみに欠陥が発生し、主
要な遮光パターンには影響が及ばない。そのため、製品
の不良が低減し、ホトマスクの寿命も伸びる。
【００１０】また、本発明では補助パターンの間に間隔
を設けているため、従来例２のような配線でつなぎ電位
差をなくす方法に対し、パターンショートについて有利
であるため、設計上の自由度が増える。
を設けているため、従来例２のような配線でつなぎ電位
差をなくす方法に対し、パターンショートについて有利
であるため、設計上の自由度が増える。
【図１】本発明の実施例によるホトマスク上の配線パタ
ーンの平面図。
ーンの平面図。
【図２】本発明の実施例によるホトマスク上のパターン
の平面図。
の平面図。
１，２，５，６は主パターン、 ３，４，７，８は補助パターン
Claims (1)
- 【請求項１】２つ以上の独立した遮光パターンにおい
て、それぞれのパターンから突起状に形成された部分
が、各パターン間の最小間隔と同等かそれより狭い間隔
を挟んで配置される補助パターンを有し、その向かい合
った補助パターンの先端部分は、それぞれに接続してい
る遮光パターンの最小線幅より細く形成されていること
を特徴としたホトマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15407197A JPH112893A (ja) | 1997-06-11 | 1997-06-11 | ホトマスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15407197A JPH112893A (ja) | 1997-06-11 | 1997-06-11 | ホトマスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH112893A true JPH112893A (ja) | 1999-01-06 |
Family
ID=15576267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15407197A Withdrawn JPH112893A (ja) | 1997-06-11 | 1997-06-11 | ホトマスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH112893A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000062126A1 (en) * | 1999-04-09 | 2000-10-19 | Dupont Photomasks, Inc. | Method and apparatus for monitoring electrostatic discharge effects |
| US6660540B2 (en) | 1999-04-09 | 2003-12-09 | Dupont Photomasks, Inc. | Test wafer and method for investigating electrostatic discharge induced wafer defects |
| DE102007060186A1 (de) * | 2007-12-14 | 2009-06-25 | Siemens Ag | Zweidimensionales Array zur Detektion elektrostatischer Aufladungen |
| CN111694213A (zh) * | 2019-03-14 | 2020-09-22 | 华邦电子股份有限公司 | 防静电光罩 |
-
1997
- 1997-06-11 JP JP15407197A patent/JPH112893A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000062126A1 (en) * | 1999-04-09 | 2000-10-19 | Dupont Photomasks, Inc. | Method and apparatus for monitoring electrostatic discharge effects |
| US6376264B1 (en) * | 1999-04-09 | 2002-04-23 | Dupont Photomasks, Inc. | Test photomask and method for investigating ESD-induced reticle defects |
| US6596552B2 (en) | 1999-04-09 | 2003-07-22 | Dupont Photomasks, Inc. | Test photomask and method for investigating ESD-induced reticle defects |
| US6660540B2 (en) | 1999-04-09 | 2003-12-09 | Dupont Photomasks, Inc. | Test wafer and method for investigating electrostatic discharge induced wafer defects |
| DE102007060186A1 (de) * | 2007-12-14 | 2009-06-25 | Siemens Ag | Zweidimensionales Array zur Detektion elektrostatischer Aufladungen |
| CN111694213A (zh) * | 2019-03-14 | 2020-09-22 | 华邦电子股份有限公司 | 防静电光罩 |
| CN111694213B (zh) * | 2019-03-14 | 2023-12-19 | 华邦电子股份有限公司 | 防静电光罩 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989754A (en) | Photomask arrangement protecting reticle patterns from electrostatic discharge damage (ESD) | |
| CN101441408B (zh) | 光掩膜及光掩膜的制造方法,以及图案转印方法 | |
| US6291114B1 (en) | Photomask with a mask edge provided with a ring-shaped ESD protection area | |
| JP5469260B2 (ja) | リソグラフィマスク及びリソグラフィマスクの製造方法 | |
| JP3342693B2 (ja) | Ｅｓｄ保護機能を有するフォトマスク | |
| US6569576B1 (en) | Reticle cover for preventing ESD damage | |
| JPH112893A (ja) | ホトマスク | |
| KR19980025511A (ko) | 스티칭 노광 공정에 사용되는 마스크 | |
| US6376131B1 (en) | Methods and structures for protecting reticles from ESD failure | |
| US6569584B1 (en) | Methods and structures for protecting reticles from electrostatic damage | |
| TW464792B (en) | A structure of optical mask | |
| US6365303B1 (en) | Electrostatic discharge damage prevention method on masks | |
| US20200371426A1 (en) | Anti-static photomask | |
| CN105759562B (zh) | 光刻掩膜板及其制作方法、光刻方法 | |
| US6787270B2 (en) | Photo mask for patterning a lightning rod | |
| TW441071B (en) | Solving means for preventing the electrostatic destruction of mask | |
| TW543178B (en) | Mask to prevent electrostatic discharge | |
| US20030213612A1 (en) | Guard ring having electrically isolated lightening bars | |
| EP1055154A1 (en) | Photomask provided with an esd-precluding envelope | |
| CN110928135A (zh) | 一种预防静电损伤的光罩及预防光罩静电损伤的方法 | |
| JP2001272768A (ja) | フォトリソグラフィ・マスク | |
| JP2000131823A (ja) | 半導体レチクル・マスク | |
| CN111694213B (zh) | 防静电光罩 | |
| KR20210062699A (ko) | 정전기 방전 보호 기능이 있는 포토마스크 | |
| KR100218362B1 (ko) | 정전기 방지용 마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |