JPH11296145A

JPH11296145A - 液晶表示制御装置

Info

Publication number: JPH11296145A
Application number: JP10097122A
Authority: JP
Inventors: Shigeyuki Nishitani; 茂之西谷; Takeshi Maeda; 武前田; Shigehiko Kasai; 成彦笠井; Masashi Mori; 雅志森; Yukio Hiruta; 幸男蛭田; Hiroshi Kurihara; 博司栗原; Tatsumi Mori; 立美森
Original assignee: Hitachi Ltd; Hitachi Video and Information System Inc
Current assignee: Hitachi Ltd; Hitachi Industry and Control Solutions Co Ltd
Priority date: 1998-04-09
Filing date: 1998-04-09
Publication date: 1999-10-29

Abstract

(57)【要約】【課題】本発明の目的は、高解像度液晶表示装置の表示
形態として、この高解像度液晶表示画面を複数の低解像
度表示範囲に分割し、これら個々の低解像度表示範囲に
対し、同一もしくは異なる映像データの表示を同時に可
能とすることにある。【解決手段】本発明は液晶表示装置における高解像度映
像信号を数フレーム分格納可能なフレームメモリを備
え、このメモリ内部を低解像度に対応した複数領域に分
割し、この分割した領域毎に書き込み及び読み出し可能
な制御を行い、分割された各表示領域に対し同一もしく
は異なる低解像度の映像信号を同時に表示可能とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像データを表示
する液晶表示装置に関する。また、液晶表示装置の表示
を制御する液晶表示制御装置および制御方法に関する。

【０００２】

【従来の技術】従来、パーソナルコンピュータなどから
の映像データを表示する液晶表示制御装置として、例え
ば、特開平７−２６１７０３号公報に開示されているよ
うに、液晶表示用の映像信号を格納するフレームメモリ
と、映像信号供給源からの第１のタイミング信号に基づ
きフレームメモリに対する映像信号の書き込み行アドレ
スを設定する書き込み行アドレス設定部と、第１のタイ
ミング信号に基づきフレームメモリに対する映像信号の
書き込み要求信号を生成する書き込みコントロール回路
とを、液晶表示制御装置に備えている。

【０００３】そして、この液晶表示制御装置は、所望の
タイミングで設定された第２のタイミング信号を送出す
る同期信号生成回路と、その第２のタイミング信号に基
づきフレームメモリに対する映像信号の読み出し行アド
レスを設定する読み出し行アドレス設定部と、第２のタ
イミング信号に基づきフレームメモリに対する映像信号
の読み出し要求信号を生成する読み出しコントロール回
路と、書き込み要求信号及び、読み出し要求信号からフ
レームメモリにおける映像信号の書き込みと読み出しの
競合を回避する制御信号を生成し、そのフレームメモリ
に送出する競合回避部とを設けている。

【０００４】図２７は、前記特開平７−２６１７０３号
公報に開示されている液晶表示制御装置の一構成例であ
る。2001はフレームメモリ、2002は同期回路、2003は書
き込み行アドレスカウンタ、2004は書き込みコントロー
ル回路、2005は同期信号生成回路、2006は読み出し行ア
ドレスカウンタ、2007は読み出しコントロール回路、20
08はアドレス切り替え回路、2009はＲＡＳ／及び、ＣＡ
Ｓ／生成回路を各々示す。

【０００５】図２７において、映像信号ＤＴ１のフレー
ムメモリ2701に対する書き込み処理のために、水平同期
信号ＨＳＹＮＣ及び、垂直同期信号ＶＳＹＮＣに同期し
た書き込み用クロック信号ＷＣＬＫと、水平表示信号Ｈ
ＤＩＳＰ及び、垂直表示信号ＶＤＩＳＰと映像信号ＤＴ
１の有効部分を示す書き込みイネーブル信号ＷＥとを送
出する同期回路2702と、前記各制御信号ＷＣＬＫ，ＨＤ
ＩＳＰ，ＶＤＩＳＰに基づきフレームメモリ2701に対す
る映像データＤＴ１の書き込み行アドレスＷＡＤを設定
する書き込み行アドレスである書き込み行アドレスカウ
ンタ2703と、前記制御信号ＨＤＩＳＰ，ＶＤＩＳＰに基
づいて書き込み要求信号ＷＲＥＱを生成する書き込みコ
ントロール回路2704とを備え、前記映像データＤＴ１の
フレームメモリ2701に対する書き込み制御を行う構成で
ある。

【０００６】さらに、クロック発振回路及びカウンタで
構成された同期信号生成回路2705を有し、この同期信号
生成回路2705は、フレームメモリ2701に書き込まれたデ
ータを、液晶表示ユニットに適したタイミングで読み出
すために設定された第２のタイミング信号を生成する。

【０００７】本実施例における第２のタイミング信号
は、水平同期信号ＬＨＳＹＮＣ、垂直同期信号ＬＶＳＹ
ＮＣ、読み出し用クロック信号ＲＣＬＫ、垂直表示信号
ＬＶＤＩＳＰ、水平表示信号ＬＨＤＩＳＰ及び、有効表
示部分を示す読み出しイネーブル信号ＲＥである。

【０００８】同期信号生成回路2705の生成した各信号
は、図２０の装置にはまた、フレームメモリ2701に対す
る映像信号の読み出し行アドレスＲＡＤを設定する読み
出し行アドレス設定部である読み出し行アドレスカウン
タ2706と、読み出し要求信号ＲＲＥＱを生成する読み出
しコントロール回路2707とが備えられ、同期信号生成回
路2705の生成した各信号が、これら読み出し行アドレス
カウンタ2706及び、読み出しコントロール回路2707に供
給される構成となっている。

【０００９】さらに、本液晶表示制御装置は、書き込み
行アドレスＷＡＤまたは、読み出し行アドレスＲＡＤを
選択してフレームメモリ2701に送出するアドレス切換え
回路2708と、２つの要求信号ＷＲＥＱ，ＲＲＥＱに対し
て、フレームメモリ2701における書き込み及び読み出し
動作の競合を回避する制御信号ＲＡＳ／及び、ＣＡＳ／
を生成する競合回避部のＲＡＳ／及び、ＣＡＳ／生成回
路2709とを設けている。

【００１０】書き込みコントロール回路2704は、信号Ｗ
ＲＥＱを生成すると共に、信号ＷＲＥＱと信号ＲＡＳ／
と信号ＣＡＳ／とに基づいたアドレス切換え用信号ＷＡ
／を、アドレス切換え回路2708に伝達する。読み出しコ
ントロール回路2707は、信号ＲＲＥＱを生成すると共
に、該信号ＲＲＥＱと信号ＲＡＳ／と信号ＣＡＳ／とに
基づいたアドレス切換え用信号ＲＡ／を、アドレス切換
え回路2708に伝達する。アドレス切換え回路2708はそれ
らの信号ＷＡ／，ＲＡ／に基づき、フレームメモリ2701
に対するアドレスを選択切換える構成となっている。

【００１１】

【発明が解決しようとする課題】しかしながら、前記従
来技術では、フレームメモリを使用することによって、
映像信号をフレームメモリに書き込むタイミングと、液
晶パネルに表示するための読み出しタイミングを非同期
に制御可能なため、液晶パネルの動作可能周波数に対応
させた映像信号の読み出しを可能とできるという基本的
な部分については述べられているものの、複数の映像画
面表示を同時に可能な構成とするなどの応用については
述べられていなかった。

【００１２】更に前記従来技術では、アナログ的に制御
を行うＣＲＴ表示装置に対し、デジタル的に画素単位で
の制御を必要とし、ＣＲＴ表示装置にはない調整を要す
る液晶表示装置の調整実現手段などについては述べられ
ていなかった。

【００１３】本発明の目的は、高解像度液晶表示装置の
表示形態として、この高解像度液晶表示画面を複数の低
解像度表示範囲に分割し、これら個々の低解像度表示範
囲に対し、同一もしくは異なる映像データの表示を同時
に可能とする液晶表示制御装置を提供することにある。

【００１４】本発明の他の目的は、アナログ的に制御を
行うＣＲＴ表示装置と異なり、デジタル的に画素単位で
の制御を必要とする液晶表示装置において、各種調整を
行うための比較基準となる表示データを内部で生成し、
高解像度液晶表示装置の表示画面を複数の低解像度表示
範囲に分割した各々に対し、被調整対象となる映像表示
データ及び、調整の基準となる表示データの表示を同時
に可能とする液晶表示制御装置を提供することにある。

【００１５】本発明の更に他の目的は、液晶表示装置の
表示形態として複数の映像データを重ね合わせて表示す
るような場合において、入力する映像データに依存して
２つの映像データのいずれかの表示が無くなることな
く、常に双方の映像信号を重ね合わせて表示可能とする
液晶表示制御装置を提供することにある。

【００１６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１７】すなわち、本発明は液晶表示装置が高解像
度に対応しており、この高解像度映像信号を数フレーム
分格納可能なフレームメモリを備え、このメモリ内部を
低解像度に対応した複数領域に分割し、この分割した領
域毎に書き込み及び読み出し可能な制御を行う。これに
より、前記高解像度表示装置の表示において、分割され
た各表示領域に対し同一もしくは異なる低解像度の映像
信号を同時に表示可能としたものである。また、フレー
ムメモリの分割された複数低解像度領域の一領域に対
し、マイコンによる任意のデジタルデータを格納し、こ
のデータを液晶表示装置調整の基準データとし、更に被
調整映像データをその他の分割領域に格納することで、
高解像度液晶表示装置においてこれら調整基準データ及
び、被調整映像データを同時に表示可能としたものであ
る。

【００１８】更に、液晶表示装置の表示形態として、複
数の映像データを重ね合わせて表示するような場合にお
いて、デジタル化された各表示データのうち主となる映
像データの重み付けを２分の１とし、副となる映像デー
タの重み付けを最上位のみに割り付けて双方の映像デー
タを合成することにより、液晶表示装置で表示する際に
いずれの映像データ情報も消失することなく、重ね合わ
せ表示可能としたものである。

【００１９】

【発明の実施の形態】以下、本発明の一実施例を図面を
用いて詳細に説明する。

【００２０】図１は、本発明技術を用いた液晶表示シス
テムの第１の実施例を示す構成図であり、本発明技術の
主要な部分を成すのは画面分割制御部0107と、これによ
り制御されるフレームメモリ・ライト制御部0103、フレ
ームメモリ・ライトアドレス生成部0104である。また、
本実施例では高解像度入力映像データにも対応可能なよ
うに使用するフレームメモリ１ 0101及び、フレームメ
モリ２ 0102はシンクロナスＤＲＡＭを想定している。

【００２１】図１において、0101は第１の高解像度映像
データ（ここでは１２８０ドット×１０２４ラインのＳ
ＸＧＡモードを想定）１フレーム分を格納するフレーム
メモリ１、0102が第２の高解像度映像データ１フレーム
分を格納するフレームメモリ２、0103はライト系制御用
クロックＷＣＬＫに同期して、前記フレームメモリ１01
01，フレームメモリ２ 0102に対するライトコマンドＷ
ＣＭＤを生成するフレームメモリ・ライト制御部、0104
はライトアドレスＷＡＤＲを生成するフレームメモリ・
ライトアドレス生成部、0105は同じくリードコマンドＲ
ＣＭＤを生成するフレームメモリ・リード制御部、0106
はリードアドレスＲＡＤＲを生成するフレームメモリ・
リードアドレス生成部、0107は高解像度液晶パネルに複
数の低解像度映像信号を画面分割して表示する際の画面
分割制御部、0108は入力垂直同期信号 VSYNCをトリガに
して、前記フレームメモリ１ 0101及び、フレームメモ
リ２ 0102に対するライト／リード制御を切換えるライ
ト／リード切換え制御部、0109はリード系制御用クロッ
クＲＣＬＫを発生する発振器、0110は前記フレームメモ
リ１に対するライトコマンドＷＣＭＤもしくは、リード
コマンドＲＣＭＤの選択を行うセレクタ回路１、0111は
ライトアドレスＷＡＤＲもしくは、リードアドレスＲＡ
ＤＲの選択を行うセレクタ回路２、0112及び、0113は同
じくフレームメモリ２ 0102に対するセレクタ回路３及
び、セレクタ回路４、0114は前記フレームメモリ１ 010
1にたいするライトデータＷＤＡＴＡ及び、リードデー
タＲＤＡＴＡの切換え制御を行うバッファ回路１、0115
は同じくフレームメモリ２ 0102に対するバッファ回路
２、0116は前記フレームメモリ１ 0101もしくは、フレ
ームメモリ２ 0102からのリードデータを選択するセレ
クタ回路５、0117は前記セレクタ回路0116からのリード
データＲＤＡＴＡを表示する液晶パネル、0118はインバ
ータ回路、0119は入力された映像データ（ＷＤＡＴＡ）
をフレームメモリに書き込む際に、メモリのデータバス
幅に合わせて変換を行うライトデータ変換制御部、0120
はフレームメモリから読み出した表示データを、液晶パ
ネルのデータバス幅に合わせて変換を行うリードデータ
変換制御部を各々示す。

【００２２】以下、図１を用いて本発明による第１の実
施例について説明する。

【００２３】まず、デジタル化されたライトデータＷＤ
ＡＴＡはバッファ回路１ 0114及び、バッファ回路２ 01
15を介してフレームメモリ１ 0101及び、フレームメモ
リ２0102に出力する。このライトデータＷＤＡＴＡをい
ずれのフレームメモリにライトするかは、入力垂直同期
信号ＶＳＹＮＣを基準にライト／リード切換制御部0108
で生成するライトイネーブル信号ＷＥＮＰにより選択す
る。

【００２４】フレームメモリ１ 0101がライトの場合、
ＷＥＮＰ＝”Ｈ”となり、ライトクロックＷＣＬＫに同
期したタイミングでフレームメモリ・ライト制御部0103
及び、フレームメモリ・ライトアドレス生成部0104で生
成されるライトコマンドＷＣＭＤ及び、ライトアドレス
ＷＡＤＲをセレクタ回路１ 0110及び、セレクタ回路２
0111が選択する。

【００２５】前記フレームメモリ１ 0101がライト状態
の間、フレームメモリ２ 0102は、前記ライトイネーブ
ル信号ＷＥＮＰ＝”Ｈ”をインバータ回路0118で反転し
た信号によりリード状態となる。この場合、発振器0109
より出力されるリードクロックＲＣＬＫに同期したタイ
ミングでフレームメモリ・リード制御部0105及び、フレ
ームメモリ・リードアドレス生成部0106で生成されるリ
ードコマンドＲＣＭＤ及び、リードアドレスＲＡＤＲを
セレクタ回路３ 0112及び、セレクタ回路４ 0113が選択
する。

【００２６】これに伴いバッファ回路0115よりリードさ
れたメモリデータは、セレクタ回路５ 0116によりリー
ドデータＲＤＡＴＡとして選択し、液晶パネル0117で表
示する。ここで前記フレームメモリ１ 0101に対するラ
イト動作において、本発明の特徴となる画面分割表示を
実現するために、画面分割制御部0107からの分割制御信
号ＤＩＶＣＮＴ［３：０］により、フレームメモリ・ラ
イト制御部0103及び、フレームメモリ・ライトアドレス
生成部0104の制御を行い、フレームメモリ１ 0101に対
するライト位置を制御する。

【００２７】図２は、図１により画面分割制御を行った
場合の液晶パネルの表示状態を示す。ここでは、表示領
域全体が前記液晶パネル0117で、解像度をＳＸＧＡ（１
２８０ドット×１０２４ライン）とし、分割数を４分割
として、分割した各々の解像度をＶＧＡ（６４０ドット
×４８０ライン）とする。

【００２８】図２において、0117は前記図１で示したＳ
ＸＧＡサイズの液晶パネル、0201はＶＧＡサイズに画面
分割した際の第１の分割画面、0202は同じく第２の分割
画面、0203は同じく第３の分割画面、0204は同じく第４
の分割画面を各々示す。

【００２９】まず、図１のＶＧＡサイズ映像ライトデー
タＷＤＡＴＡを第１の分割画面0201に対応するメモリ領
域にライトする。次にこの第１の分割画面0201に対応す
るメモリ領域へのライト動作を禁止した状態で、異なる
ＶＧＡサイズ映像ライトデータＷＤＡＴＡを第２の分割
画面0202に対応するメモリ領域にライトする。同様に、
第１の分割画面0201及び、第２の分割画面0202に対応す
るメモリ領域へのライト動作を禁止した状態で、さらに
異なるＶＧＡサイズ映像ライトデータＷＤＡＴＡを第３
の分割画面0203に対応するメモリ領域にライトする。

【００３０】次に、前記第１から第３までの分割画面02
01〜0203に対応するメモリ領域へのライト動作を禁止し
た状態で、第４の分割画面0204に対応するメモリ領域
に、入力されるＶＧＡサイズ映像ライトデータＷＤＡＴ
Ａを逐次ライトする。液晶パネル0117への表示は分割画
面に関係なく全ての領域のメモリデータを順次リードす
る。従って、液晶パネル0117に表示される映像データ
は、第１から第３までの分割領域にはホールドされた映
像を表示し、第４の分割領域についてはパソコンなどシ
ステム操作により逐次変化する映像データを表示するこ
とが可能となる。

【００３１】図３は前記図１及び、図２に示した画面分
割表示を実現するための動作フローチャートである。こ
こではフレームメモリ１ 0101を対象に動作を説明す
る。

【００３２】まず、ライト／リード切換制御部0108より
出力されるライトイネーブル信号ＷＥＮＰの状態を確認
する。無効状態（ＷＥＮＰ＝“Ｌ”）の場合には、フレ
ームメモリ１ 0101はリードアクセス動作を行う（この
時フレームメモリ２ 0102がライトアクセスとなる）。
有効状態（ＷＥＮＰ＝“Ｈ”）の場合には、前記フレー
ムメモリ0101はライトアクセスとなり、画面分割モード
の有効／無効を確認する。画面分割モードが無効な場合
には液晶パネル0117の全領域に対しライト動作を行う。

【００３３】画面分割モードが有効な場合には、画面分
割制御部から出力されるライト領域設定信号ＤＩＶＣＮ
Ｔ［３：０］の状態に対応した分割領域に対してライト
動作を行う。ＤＩＶＣＮＴ［３：０］＝１ｈの設定によ
り、第１分割画面領域0201に対するライト動作を実行す
る。引き続きライトイネーブル信号が有効（ＷＥＮＰ＝
“Ｈ”）かつ、画面分割モードが有効となっている場
合、再度ライト領域設定状態を確認する。

【００３４】この間にＤＩＶＣＮＴ［３：０］＝２ｈに
設定しておくことにより、前記第１分割画面領域0201へ
のライト動作は禁止され、第２分割画面領域0202に対す
るライト動作を実行する。以下同様に、ＤＩＶＣＮＴ
［３：０］＝４ｈ，８ｈと設定することにより、第３分
割画面領域0203及び、第４分割画面領域0204に対するラ
イト動作を実行する。前記第４分割画面領域0204に対す
るライト動作実行後、前記ライトイネーブル信号を無効
（ＷＥＮＰ＝“Ｌ”）とすることでフレームメモリ１ 0
101に対するアクセスはライトからリードに切替わり、
フレームメモリ２0102が本シーケンスによるライトアク
セスを行う。

【００３５】次にライトイネーブル信号が有効（ＷＥＮ
Ｐ−“Ｈ”）かつ、画面分割モードが有効で、ライト領
域設定をＤＩＶＣＮＴ［３：０］＝８ｈとした場合、前
記第４分割画面領域0204に対応したメモリ領域に対して
ライト動作を実行し、映像データを更新する。フレーム
メモリ１ 0101及び、フレームメモリ２ 0102間で以上の
制御を繰り返すことにより、図２に示した液晶パネル01
17の表示は、第１から第３分割画面領域0201〜0203に対
する表示はホールド状態となり、第４分割領域0204に対
する表示のみがシステム操作により逐次変化する映像デ
ータを表示することが可能となる。

【００３６】前記図３に示したフローチャートに対する
動作タイミングの一例をフレームメモリにＮ社製“ＨＭ
５２１６１６５”を用いて説明する。本フレームメモリ
の構成は“１０４８５７６ｗｏｒｄ×１６ｂｉｔ”であ
り、このメモリを各々２個ずつ用いてフレームメモリ１
0101及び、フレームメモリ２ 0102を構成する。

【００３７】図４に本構成で実現するためのライトデー
タ変換制御部0119及び、図５にリードデータ変換制御部
0120のタイミング動作を示す。図４において、映像デー
タ（ＩＲＥＤＡＴＡ−ＩＢＯＤＡＴＡ）はＲ，Ｇ，Ｂが
２パラレルで、各々を８ビットの合計４８ビット構成と
する。このデータを前記フレームメモリ１ 0101もしく
は、フレームメモリ２ 0102に書き込む必要がある。メ
モリ２チップによるデータバス幅は、３２ビット（ＦＭ
１ＷＤ−ＦＭ２ＷＤ）であるため、４８ビットから３２
ビットへのデータ変換を行う必要がる。図４ではこのデ
ータ変換のためのタイミングを示してある。

【００３８】また図５では、メモリから読み出したデー
タの変換タイミングを示す。メモリからの読み出しの場
合、前記図４に示したメモリへの書き込みとは逆の操作
となり、３２ビット幅単位でメモリから読み出した映像
データ（ＦＭ１ＲＤ−ＦＭ２ＲＤ）を、４８ビット幅に
変換（ＯＲＥＤＡＴＡ−ＯＢＯＤＡＴＡ）する必要があ
る。このデータ変換を実現するために、図５に示すよう
に、デューティの異なるメモリリードクロックを用い
る。

【００３９】図６に前記図２に示した高解像度液晶パネ
ルに、低解像度映像データを画面分割して表示する際の
メモリアクセスイメージ図を示す。

【００４０】まず、書き込み動作においては、第１の分
割映像データ0201を書き込む。１水平ラインに対するメ
モリ・ライト回数は、入力映像データが２パラレル入力
かつ、前記図４のタイミングにより入力映像データと、
メモリ・ライトアクセスとのタイミング比率が２：３で
あることより、４８０回のアクセスを行う必要がある
（下式参照）。

【００４１】１Ｈメモリライト回数＝６４０÷２（入力
２パラレル）×３÷２（図４の変換比率）＝４８０従って、まず１ライン目ＲＯＷ０の１から４８０に対し
ライトアクセスを行う。次に、ＲＯＷ０の４８０回目の
ライトアクセスに次いで、２ライン目ＲＯＷ２の１から
４８０に対しライトアクセスを行う。以下、同様な制御
により最終的に４８０ライン目ＲＯＷ９５８の１から４
８０にライトアクセスを行うことで、前記図２の第１分
割画面0201の映像データ書き込みを行う。

【００４２】次に、第２の分割画面0202の映像データを
書き込むために、まず１ライン目ＲＯＷ１の４８１から
９６０に対しライトアクセスを行う。次に、ＲＯＷ１の
９６０回目のライトアクセスに次いで、２ライン目ＲＯ
Ｗ３の４８１から９６０に対しライトアクセスを行う。
以下同様な制御により最終的に４８０ライン目ＲＯＷ９
５９の４８１から９６０にライトアクセスを行うこと
で、前記図２の第２分割画面0202の映像データ書き込み
を行う。以下同様に、第３分割画面0203及び、第４分割
画面0204に対する映像データの書き込みを行う。

【００４３】このようにして、第１分割場面0201から第
４分割画面0204までに対応するメモリ領域に映像データ
を書き込んだ後に、第１分割画面0201から第３分割画面
0203までを静止画としてこれを参照し、第４分割画面を
作業領域とする場合、以降入力される映像データは全
て、第４分割画面に対応するメモリ領域に書き込みを行
う。

【００４４】図７にメモリライト動作に対するタイミン
グ図を示す。まず、ＭＲＳコマンドによりレジスタ設定
を行う。ここではフルモードのバースト設定などを行
う。次のＡＣＴＶコマンドにより行アドレスを確定す
る。ここではまず、ＲＯＷ０アドレスを設定する。次に
ＷＲＩＴコマンドを生成し、このタイミングからバース
ト動作により連続書き込みを行う。ＲＯＷ０の１から４
８０までの書き込みが終了した次のサイクルでＢＳＴコ
マンドを生成し、ＲＯＷ０に対する書き込み動作を終了
する。引き続きＡＣＴＶコマンドにより次のラインであ
るＲＯＷ２の行アドレスを確定し、同様の書き込み動作
を行う。

【００４５】次に読み出し動作においては、まず１ライ
ン目ＲＯＷ０の１から４８０に対しリードアクセスを行
う。次に、ＲＯＷ０の４８０回目のリードアクセスに次
いで、同じく１ライン目ＲＯＷ１の４８１から９６０に
対しリードアクセスを行う。以下同様な制御により最終
的に９６０ライン目ＲＯＷ１９１９の４８１から９６０
にリードアクセスを行うことで、前記図２に示した第１
分割画面0101から第４分割画面0204の映像データを同時
に表示可能としている。

【００４６】図８にメモリリード動作に対するタイミン
グ図を示す。

【００４７】メモリライト動作との相異は、１ライン目
ＲＯＷ０の４８０をリードに引き続き、ライト動作では
２ライン目をアクセスするために、２つめのＡＣＴＶコ
マンドでＲＯＷ２を指定するのに対し、１ライン目ＲＯ
Ｗ１の４８１をリードするために、次のＡＣＴＶコマン
ドでＲＯＷ１指定することである。

【００４８】以上のように、メモリに対するライトとリ
ードの指定アドレスを工夫することで、高解像度液晶パ
ネルに対し、低解像度の映像信号を画面分割で同時表示
可能とし、１台の表示装置において、静止画像を参照し
ながら、ワープロなどによる文書作成作業を実現でき
る。

【００４９】図９はここまで説明した第１の実施例に対
する調整メニュー（オン・スクリーン・ディスプレイ）
上での操作方法を示す一例である。図９において、ま
ず、メインメニュー0901上から画面分割メニュー（ＤＩ
ＳＰＬＡＹＤＩＶＩＤＥ）を選択する。次に画面分割
の有効／無効を設定メニュー0902において有効（ＹＥＳ
選択）を選択する。更に次の分割領域設定メニュー0903
で書き込み対象とする領域選択を行う。ここでは第１の
分割画面を選択（１ＳＴ−ＰＬＡＮＥ）するものとす
る。次のメニュー0904では第１の分割画面上に表示され
ている映像データを確認しながら、取り込みたい映像信
号が表示されているタイミングで選択を行う（ＹＥＳ選
択）。

【００５０】１つの映像信号の取り込みが完了すると、
1つ前の分割画面選択メニューに戻り、再度分割画面の
選択もしくは、メインメニューへの戻り選択状態で待機
する。即ち、同じ分割画面に対する再取り込みを繰り返
すことはもとより、全分割画面に対し、同一もしくは異
なる映像信号を静止画像として取り込むことが可能であ
り、また、１部の分割画面にのみ映像信号を静止画像と
して取り込み、残りの分割画面を作業表示領域として常
時映像信号を取り込むことも可能である（前記図２に示
した第１の実施例による使用方法）。

【００５１】以上示した第１の実施例によれば、１つの
表示装置において、同時に複数のアプリケーションによ
る映像データの表示を、これら複数のアプリケーション
を同時に起動していなくても表示可能となり、メインメ
モリの必要容量も少なくて済む。

【００５２】図１０は本発明の第２の実施例を示す構成
図である。前記図１に示した第１の実施例に対し、マイ
コンからのアクセスによりフレームメモリ１ 0101及
び、フレームメモリ２ 0102に対し任意のデータの書き
込みもしくは、読み出しを可能としたものである。図１
０において、1001はマイコン、1002はマイコンによるフ
レームメモリ１ 0101もしくは、フレームメモリ２ 0102
に対する任意データの書き込み有効／無効を設定するレ
ジスタ、1003はパソコンからの映像データＷＤＡＴＡ
と、マイコンによる任意データＭＤＡＴＡとの切換えを
前記レジスタ1002に従って行うセレクタ回路を各々示
す。

【００５３】ユーザ調整によりレジスタ1002をマイコン
による任意データ書き込みモードに設定する。これによ
り、フレームメモリ・ライト制御部0103及び、フレーム
メモリ・ライトアドレス生成部0104はマイコンからの制
御に従ったライトコマンドＷＣＭＤ及び、ライトアドレ
スＷＡＤＲを出力する。更に、このマイコンからの制御
によりライト／リード切換制御部0108は、入力垂直同期
信号ＩＶＳＹＮＣに係わらず、フレームメモリ１ 0101
もしくは、フレームメモリ２ 0102のいずれかを書き込
みモードに固定すると共に、セレクタ回路はマイコンか
らの任意データＭＤＡＴＡを選択する。これにより、前
記フレームメモリの任意の領域に対し、任意データを書
き込むことができる。

【００５４】図１１に前記図１０の構成を用いた第２の
実施例による、表示画面イメージ図を示す。

【００５５】まず第１の段階として、画質調整の基準と
なる任意の表示データを第４の分割画面にマイコンによ
り書き込む。この第４の分割画面に書き込んだ任意のデ
ータは、前記第１の実施例と同じ制御により保持する。
次に第２の段階として、ここでは第１の分割画面に入力
映像データを表示し、この表示データに対し前記第４の
分割画面に表示した調整の基準となる表示データを参照
しつつ、調整を行う。所望の調整状態となったところ
で、画面を保持状態にする。

【００５６】次に第３の段階として、前記第４の分割画
面に基準データ及び、第１の分割画面に第１の調整デー
タを表示した状態で、第２の分割画面に入力映像データ
を表示し、前記第２段階と同様に調整を行い、第１の分
割画面の表示データとは異なる所望の調整状態となった
ところで、画面を保持状態にする。最後に第４の段階と
して、前記第３の段階までに調整を行った第１の分割画
面もしくは、第２の分割画面のうちここでは第２の分割
画面の表示画質を選択し、これを最終調整値とした高解
像度表示を行うことができる。

【００５７】本実施例では、画面分割数を４分割とし、
第４の分割画面に基準データ、第１及び第２の分割画面
に被調整データを表示していずれかを選択するものとし
たが、画面分割数及び、基準となるデータの表示位置、
被調整画面数などは任意とすることが可能であることは
明白である。

【００５８】図１２は本発明の第３の実施例を示す表示
イメージ図である。

【００５９】本実施例は、液晶パネルがＣＲＴに比べ薄
型であることを利用し、平面置きしての利用を前提とし
たものである。すなわち本実施例では高解像度液晶パネ
ルを４つの画面に分割し、対面する（Ａ）及び（Ｂ）の
２方向より表示を認識可能としたものである。つまり、
（Ａ）からの方向に対しては第３の分割画面0203及び、
第４の分割画面0204に表示を行い、（Ｂ）からの方向に
対しては、第１の分割画面0201に前記第４の分割画面02
04に表示した映像データを上下，左右反転した状態で表
示し、第２の分割画面0202に前記第３の分割画面0203に
表示した映像データを上下，左右反転した状態で表示す
る。これにより、（Ａ）及び、（Ｂ）のいずれの方向か
らも同じ表示データを認識可能としたものである。

【００６０】図１３に前記図１２に示した本発明による
第３の実施例を実現するための、表示データ制御に対す
る概略構成図を示す。図１３において、1301はマイコ
ン、1302は高解像度一画面分の表示データを格納するた
めのフレームメモリ１、1303は同じく別の一画面分の表
示データを格納するためのフレームメモリ２、1304は前
記マイコン1301からの制御によりフレームメモリ１ 130
2もしくは、フレームメモリ２ 1303からの液晶パネル表
示データを選択するためのセレクタ回路を各々示す。

【００６１】マイコン1301により前記図１２に示した表
示制御をフレームメモリ１ 1302に対して行う場合、表
示画面の乱れを防止するためにこの間、フレームメモリ
２ 1303による安定した表示を行うようセレクタ回路130
4は前記フレームメモリ２ 1303からの読み出しデータを
選択する。

【００６２】この間フレームメモリ１ 1302は、マイコ
ン1301との間でデータ転送を行い、分割した表示画面間
で対称表示可能となるようデータの格納を行う。データ
の格納が完了した時点で前記セレクタ回路1304による選
択を切り替え、前記図１２に示した表示を行う。次に別
な表示データに対し、前記図１２に示した構成の表示を
行う場合、フレームメモリ２ 1303に対し前記図１２示
した表示制御を行い、一方でフレームメモリ１ 1302に
よる安定した表示を行うよう前記セレクタ回路1304は前
記フレームメモリ１ 1302からの読み出しデータを選択
する。

【００６３】図１４は第３の実施例での前記図１２にお
けるフレームメモリに対する映像データの書込み動作を
示す概略図である。第１段階として、第３の分割画面02
03に対し低解像度の映像データを(1)・・(n)・・(n+
1)・・(m)の順に書込む。第２段階として、前記第３の
分割画面0203に書込んだ映像データを保持した状態で、
第４の分割画面0204に対し別の映像データを(1)・・
(n)・・(n+1)・・(m)の順に書込む。次に第３の段階と
して、前記第１段階で書込んだ第３の分割画面0203に保
持している映像データを一画素分マイコン1301が読み出
し、このデータを第２の分割画面0202に書込む動作を繰
り返す。この際、第２の分割画面0202では表示データが
左右，上下反転した状態で表示されるようにメモりの書
込み位置を制御する。

【００６４】すなわち、(n)のデータを読み出して
(n)の位置に書込み、次に(1)のデータを読み出して
(1)の位置に書込むようにする。以下、同様に読み出し
及び、書込み動作を繰り返すことで第３の分割画面0203
の映像データを左右，上下反転した状態の映像データを
第２の分割画面0202に設定することができる。最後に第
４段階として、前記第３段階同様な制御により、第４の
分割画面0204に保持した表示データを第１の分割画面02
01に左右，上下反転した状態で書込む。

【００６５】以上、第１段階から第４段階までの動作を
前記フレームメモリ１ 1302に対して行う場合には、こ
の間液晶パネルにはフレームメモリ２ 1303に格納され
ている安定した映像データを表示することで本動作に伴
う画面の乱れを防止することができる。第４段階終了時
点でマイコン1301によりフレームメモリ２ 1303からフ
レームメモリ１ 1302に読み出しデータを切り替えるこ
とで、前記図１２に示すような対向する２辺から同時に
認識できる表示を可能とした。

【００６６】さらに、図１５に示すように前記第３の実
施例においては２画面分のフレームメモリをフレームメ
モリ１ 1302及び、フレームメモリ２ 1303として搭載
し、そのうちフレームメモリ１ 1302に対し、マイコン1
301からの書込み，読み出し動作を数フレーム期間に渡
り行う際に伴う表示の乱れを防ぐために、フレームメモ
リ２ 1303による安定した表示データを読み出し続ける
ことで表示画面を停止状態にすることが可能である。

【００６７】図１６は本発明による第４の実施例に対す
る構成図を示す。本実施例では表示装置とこの表示装置
画面を認識する媒体が同一方向を向いているような場合
に、認識媒体によって正常な表示を認識することを目的
としている。図１６において、1601は液晶パネル及びそ
の表示データ、1602は前記液晶パネルによる表示を映し
出す反射板、1603は反射板に映し出された表示データ、
1604は前記反射板1602に映し出された表示データを認識
する認識媒体を各々示す。

【００６８】液晶パネル1601に表示された映像信号は反
射板1602で写し出すことにより、認識媒体1604では反射
板表示データ1603に示すように、左右が反転した状態で
認識される。従ってこの反射板1602に写し出された反射
板表示データ1603が認識媒体1604によって正常な表示状
態で認識できるよう、前記液晶パネル1601での表示を左
右反転した状態とする。これにより、ゲーム機，理髪業
などでの利用が可能となる。

【００６９】図１７に前記図１６において液晶パネル16
01に左右反転した状態で表示を行うための、フレームメ
モリ制御概略図を示す。まずパソコンなどからの映像信
号の書込みに当たっては、通常通りに、(1)・・(n)・・(n+
1)・・(m)・・・の順で上方左辺より下方右辺に向けて書込
む。これに対し、読み出し側では上方右辺より下方左辺
に向けて読み出した(1)・・(n)・・(n+1)・・(m)・・・のデータ
を、液晶パネル1601に対し通常通り上方左辺より下方右
辺に向けて表示することで、左右反転した映像データの
表示を可能とした。

【００７０】図１８は本発明による第５の実施例に対す
る表示イメージ図を示す。本実施例では高解像度表示パ
ネルを複数に画面分割し、いくつかの分割画面に対し１
つの表示データを拡大率を変えて表示するものである。

【００７１】すなわち、フレームメモリに対する書込み
動作では、高解像度表示パネル0117を画面分割し、第１
の分割画面0201に対応するフレームメモリ領域に１つ映
像データを書込みこれを保持する。次に、第２の分割画
面0202に対応するフレームメモリ領域においても、前記
第１の分割画面0201と同じデータを書込みこれを保持す
る。同様に第３の分割領域0203に対応するフレームメモ
リ領域にも同じデータを書込みこれを保持する。第４の
分割画面0204に対応するフレームメモリ領域にはパソコ
ンなどから入力される映像データを逐次書込む。

【００７２】このように第１の分割画面0201から第３の
分割画面0203まで同じ映像データを書込みこれを保持
し、第４の分割画面0204には入力される映像データを逐
次書込むようにする。

【００７３】次に読み出し動作では、第１の分割画面02
01に書込んだ映像データは全て読み出し１対１の対応で
表示する。第２及び第３の分割画面0202，0203の表示に
ついては、前記第１の分割画面0201の表示データ中、部
分的に指定した表示範囲を拡大して各分割画面に表示す
る。すなわち便宜上、各分割画面の画素サイズが、水平
／垂直方向ともにｎドットとし、部分的に拡大処理を施
す表示データの画素サイズが水平／垂直方向ともにｍド
ットとした場合、拡大率の設定はｎ／ｍによる。第４の
分割画面0204については、逐次書込まれるパソコンなど
から入力される映像データを全て読み出し、１対１の対
応で表示する。

【００７４】図１９は前記図１８に示した第５の実施例
を実現するための概略構成図である。図１９において、
1901はパソコンなどからの入力映像データ用セレクタ回
路、1902はフレームメモリ１、1903はフレームメモリ
２、1904は前記フレームメモリ１ 1902もしくは、フレ
ームメモリ２ 1903から読み出した表示データのいずれ
かを選択するセレクタ回路、1905は表示データの拡大処
理を行う拡大処理制御部、1906は非拡大処理データもし
くは、拡大処理データいずれかの選択を行うセレクタ回
路を各々示す。

【００７５】前記図１８の表示を例に動作を説明する
と、まずフレームメモリ１ 1902及び、フレームメモリ
２ 1903に対し、第１の分割画面0201から第３の分割画
面0203に対応するメモリ領域に第１の分割画面に表示さ
れた映像データ書込む。次にセレクタ回路1901をフレー
ムメモリ１ 1902選択状態とし、第４の分割画面に対応
するメモリ領域に対し、逐次入力される映像データの一
画面を書込む。この書込みが終了した時点でセレクタ回
路1904によりフレームメモリ１ 1902からの読み出しを
選択する。フレームメモリ１ 1902の読み出しでは、高
解像度液晶パネル0117を通常通りに読み出す。

【００７６】第１及び、第４の分割画面0201，0204領域
の読み出しでは、拡大処理は行わないため、セレクタ回
路1906はセレクタ回路1904の出力を直接選択する。第２
及び、第３の分割画面0202，0203領域の読み出しでは、
前記第１の分割画面0201の表示データの一部を拡大表示
するため、セレクタ回路1906は拡大処理制御部1905の出
力である拡大表示データを選択する。

【００７７】またフレームメモリ１ 1902を読み出して
いる間、フレームメモリ２ 1903はセレクタ回路1901に
より書込み状態となり、第１から第３の分割画面0201-0
203に対応するメモリデータは保持したまま、第４の分
割画面0204に逐次入力される映像データを書込む。この
ように本実施例では１つの映像データを同時に拡大表示
し、これらを参照しながら別の画面分割領域を作業領域
として使用することができる。

【００７８】図２０は本発明による第６の実施例に対す
る表示イメージ図を示す。本実施例では１つの表示画面
において、同時に２つの映像データを重ね合わせて表示
する際に、双方の表示データのいずれも完全に損なうこ
となく表示可能とするものである。すなわち、第１の映
像データ2001に重ね合わせて、画面上の調整メニューな
どのような第２の映像データを重ね合わせて表示する際
に、双方の映像データに依存することなく、同時に認識
可能としたものである。

【００７９】図２１は本実施例に対する従来方式である
単純オーバーレイ方式によるデータの重ね合わせ方法
と、本発明による第１の映像データ2001を１ビットシフ
ト後に重ね合わせを行うシフト・オーバーレイ方式の比
較を示す。

【００８０】まず、従来方式である単純オーバーレイ方
式では、第１の映像データ2001の最上位ビット（ＭＳ
Ｂ）を無条件に破棄し、最上位ビット（ＭＳＢ）のみに
割り付けた第２の映像データ2002との間で論理和をと
る。従って、合成した表示は図２１に示すように、合成
前の第１の映像データと同じ情報となり、第２の映像デ
ータの情報が反映されていない状態となる。また、第１
の映像データ2001の最上位ビット（ＭＳＢ）が無効な状
態では、合成した表示は双方の映像データを反映するこ
とができる。このように、第１の映像データ2001の状態
により合成後の映像データが、双方の映像データを反映
したり、しなかったりするため、乱れた表示となる。

【００８１】これに対し、本発明によるシフト・オーバ
ーレイ方式では、第１の映像データ2001の最上位（ＭＳ
Ｂ）を破棄するのではなく、全てのデータを下位方向へ
１ビットシフトし、この情報と、最上位ビット（ＭＳ
Ｂ）のみに割り付けた第２の映像データ2002との間で論
理和をとる。従って、前記第１の映像データ2001の最上
位ビット（ＭＳＢ）は必ず上位から２つ目のビットに反
映されかつ、第２の映像データは最上位ビット（ＭＳ
Ｂ）に反映されるため、合成した表示は双方の映像デー
タ情報を出力することができる。但し、第１の映像デー
タ2001は下位方向へ１ビットシフトするため、合成領域
では輝度が半分に低下する。しかし合成領域での表示の
乱れは完全に防ぐことができる。

【００８２】図２２は本発明による第７の実施例に対す
る表示イメージ図を示す。本実施例では高解像度に対応
した表示パネルにおいて、高解像度映像データの一部を
低解像度映像データ表示時の背景（ボーダー）表示デー
タとして利用するものである。図２２において、まずパ
ネルのサイズに合った高解像度映像データを表示後、低
解像度映像データに切り替えた時に、この低解像度映像
データ表示領域以外の表示パネル表示領域に対し、切り
替え前に表示していた高解像度映像データを表示し続け
ることで、これを背景データ（ボーダー）として利用す
ることを可能としたものである。

【００８３】図２３に前記図２２の表示イメージに対す
るフレームメモリ動作の概要を示す。まず、高解像度映
像データの書込みにおいては、１フレーム分のメモリ全
領域に対し、入力される映像データを順次書込む。次に
低解像度映像データに切り替えられた場合、前記高解像
度映像データを書込んであるフレームメモリに対し、こ
の低解像度映像データを表示する部分に対応するメモリ
領域にのみ低解像度映像データを上書きする。この時点
でフレームメモリ内部のデータは、低解像度映像データ
とそれを以外の領域には高解像度映像データが格納され
ている。このメモリに格納されたデータを、高解像度表
示データを表示する際のメモリ読み出し動作と同じ動作
で読み出すことで、表示パネルには低解像度映像データ
と、それ以外の領域には高解像度映像データを背景デー
タ（ボーダー）として表示することができる。

【００８４】図２４は本発明による第８の実施例に対す
る概略構成図を示す。図２４において、2401は映像デー
タ１もしくは映像データ２のうち、いずれかを選択する
セレクタ回路、2402は選択した映像データを２フレーム
分設けたフレームメモリのいずれのフレームに書き込む
かを選択するセレクタ回路、2403はフレームメモリ１、
2404はフレームメモリ２、2405は前記フレームメモリ１
2403もしくはフレームメモリ２ 2404いずれかの表示デ
ータ選択用セレクタ回路を各々示す。

【００８５】まず、フレームメモリ１ 2403に映像デー
タを書き込むようにセレクタ回路2402を選択する。この
間、液晶パネルにはフレームメモリ２ 2404からの読み
出しデータが表示されるように、セレクタ回路2405を選
択する。第１フレームでセレクタ回路2401は映像データ
１を選択し、これをフレームメモリ１ 2403に書き込
む。第２フレームにおいて、セレクタ回路2401は映像デ
ータ２を選択し、これを同じくフレームメモリ１ 2403
に書き込む。

【００８６】第３フレームにおいては、前記フレームメ
モリ１ 2403に格納された表示データを液晶パネルに表
示するために、セレクタ回路2405をフレームメモリ２ 2
404選択状態から、フレームメモリ１ 2403選択状態に切
換える。これと同時に、フレームメモリに対する書き込
みもフレームメモリ１ 2403からフレームメモリ２2404
となるようにセレクタ回路2402を切換える。第３フレー
ムは再び第１フレームと同じ映像データ１をフレームメ
モリ２ 2404に書き込むよう、セレクタ回路2401を選択
する。

【００８７】次に第４フレームでは第２フレーム同様
に、映像データ２をフレームメモリ２2404に書き込むよ
うにセレクタ回路2401を選択する。以下この制御を繰り
返す。すなわち、セレクタ回路2401は毎フレーム映像デ
ータ１と映像データ２の選択を切換え、セレクタ回路24
02と、セレクタ回路2405は２フレーム毎にフレームメモ
リ１ 2403とフレームメモリ２ 2404の選択を切換える。
従って、液晶パネルでの表示は、映像データ１，映像デ
ータ２共に２フレーム毎のフレーム間引きされた映像と
なる。

【００８８】図２５は前記図２４の構成とは別の構成例
を示す。図２４の場合は、入力される映像データ１及
び、映像データ２はデジタルデータであることを前提と
しているのに対し、図２５による構成はアナログデータ
を前提としている。

【００８９】図２５において、2501は映像データ１から
の水平同期信号を基にドットクロックを再生するＰＬＬ
回路１、2502は同じく映像データ２からの水平同期信号
を基にドットクロックを再生するＰＬＬ回路２、2503は
前記ＰＬＬ回路１ 2501もしくは、ＰＬＬ回路２ 2502よ
り再生されるドットクロックの選択を行うセレクタ回
路、2504はアナログで入力される映像データ１もしく
は、映像データ２を前記セレクタ回路2503で選択された
ドットクロックを用いてデジタルデータに変換するＡ／
Ｄ変換回路を各々示す。

【００９０】本構成例ではアナログデータをデジタルデ
ータに変換する以外は、前記図２４による構成例での動
作と同じである。アナログ−デジタル変換制御について
は、セレクタ回路2401が映像データ１を選択している状
態ではセレクタ回路2503はＰＬＬ回路１ 2501を選択
し、映像データ１からの水平同期信号を基にドットクロ
ックを再生する。このドットクロックをＡ／Ｄ変換回路
2504に出力し、このクロックに同期したタイミングで、
アナログ映像データ１をデジタル映像データに変換す
る。同様に、前記セレクタ回路2401が映像データ２を選
択している状態ではセレクタ回路2503はＰＬＬ回路２ 2
502を選択し、映像データ２からの水平同期信号を基に
ドットクロックを再生する。このドットクロックをＡ／
Ｄ変換回路2504に出力し、このクロックに同期したタイ
ミングで、アナログ映像データ２をデジタル映像データ
に変換する。

【００９１】図２６は前記図２４及び、図２６の構成に
よる本実施例でのフレーム毎のメモリ書き込みイメージ
及び、表示イメージ図を示す。書き込み動作において
は、第１フレームでは映像データ１をフレームメモリ１
2403に書き込み、第２フレームでは映像データ２を同
じくフレームメモリ１ 2403に書き込む。次に第３フレ
ームでは再び映像データ１をフレームメモリ２ 2404に
書き込み、第４フレームでは映像データ２をフレームメ
モリ２ 2404に書き込む。読み出し動作においては、書
き込みを行っていないフレームメモリから読み出すた
め、第１及び、第２フレームではフレームメモリ２ 240
4から読み出し、第３及び、第４フレームではフレーム
メモリ１ 2403から読み出す。従って、読み出し動作に
伴う表示データは、２フレーム毎に更新されるためフレ
ーム間引き動作となる。

【００９２】以上、本発明によれば第１から第８の実施
例に示したように、高解像度表示パネルを用い、フレー
ムメモリに対する制御方法を工夫することで使い勝手の
よい表示装置を実現することができる。

【００９３】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【００９４】すなわち、本発明の液晶表示制御装置によ
れば、高解像度に対応した表示パネルを複数の画面に分
割し、各分割画面に対し、少容量のメインメモリで異な
る映像データを表示することができ、複数の映像データ
を同一画面上で同時に確認しながら作業をすることがで
き作業効率の向上効果が得られる。

【００９５】また、同じく高解像度に対応した表示パネ
ルを複数の画面に分割し、分割画面の１つに対し、マイ
コンによる理想的な映像データを設定し、また、他の分
割画面において、入力映像データを設定し、これら双方
の映像データを同一画面上に同時に表示することで、理
想的な表示データを参照しながら、入力映像データに対
する調整を行うことが可能という効果が得られる。

【００９６】また、同じく高解像度に対応した表示パネ
ルを複数の画面に分割し、分割画面の一部に対し、入力
される映像データを上下，左右反転した状態で表示する
ようにすることで、薄型が特徴である液晶パネルを平面
置きした場合に、対向する２面の双方より同時に同じ表
示データを認識することができるという効果が得られ
る。

【００９７】また、表示パネルに２つの映像データ（例
えば、パソコンなどからの映像データと、オン・スクリ
ーン・ディスプレイによる調整メニューなど）を重ね合
わせて表示するような場合に、双方のデータに依存する
ことなく、２つの映像を常に認識できるように表示する
ことができるという効果が得られる。

【００９８】さらに、同じく高解像度に対応した表示パ
ネルを２つの画面に分割し、加えてパソコンなどからの
映像データを２系統入力できる構成とし、これら２つの
映像データを２フレーム毎に更新して表示するフレーム
間引き制御を実現することで、１つの表示パネルに対し
同時に２つの入力映像データを表示することができると
いう効果が得られる。

【図面の簡単な説明】

【図１】本発明を用いた表示システムの第１の実施例を
示す全体構成図である。

【図２】本発明による第１の実施例に対する表示イメー
ジ図である。

【図３】本発明による第１の実施例のフレームメモリへ
の書き込み動作を示すフローチャートである。

【図４】本発明による第１の実施例のフレームメモリへ
の書き込み時のデータ変換タイミングチャートである。

【図５】本発明による第１の実施例のフレームメモリか
らの読み出し時のデータ変換タイミングチャートであ
る。

【図６】本発明による第１の実施例の表示イメージに対
するメモリ動作図である。

【図７】本発明による第１の実施例のシンクロナスＤＲ
ＡＭに対するメモリライト・タイミングチャートであ
る。

【図８】本発明による第１の実施例のシンクロナスＤＲ
ＡＭに対するメモリリード・タイミングチャートであ
る。

【図９】本発明による第１の実施例に対する調整メニュ
ー表示例を示すフローチャートである。

【図１０】本発明を用いた表示システムの第２の実施例
を示す全体構成図である。

【図１１】本発明による第２の実施例に対する表示イメ
ージ図である。

【図１２】本発明を用いた表示システムの第３の実施例
による表示イメージ図である。

【図１３】本発明による第３の実施例の概略構成図であ
る。

【図１４】本発明による第３の実施例の表示イメージに
対するメモリ動作図である。

【図１５】本発明による第３の実施例の別の効果に対す
る概略構成図である。

【図１６】本発明を用いた表示システムの第４の実施例
に対する効果を説明する図である。

【図１７】本発明による第４の実施例の表示イメージに
対するメモリ動作図である。

【図１８】本発明を用いた表示システムの第５の実施例
による表示イメージ図である。

【図１９】本発明による第５の実施例の概略構成図であ
る。

【図２０】本発明を用いた表示システムの第６の実施例
による表示イメージ図である。

【図２１】本発明による第５の実施例に対する動作原理
図及び従来方式による動作原理図である。

【図２２】本発明を用いた表示システムの第７の実施例
による表示イメージ図である。

【図２３】本発明による第７の実施例の表示イメージに
対するメモリ動作図である。

【図２４】本発明を用いた表示システムの第８の実施例
に対する概略構成図である。

【図２５】本発明を用いた表示システムの第８の実施例
に対する別の概略構成図である。

【図２６】本発明による第８の実施例に対するフレーム
メモリ書き込み及び読み出しイメージ図である。

【図２７】従来技術による液晶表示制御装置の概略構成
図である。

【符号の説明】

0101…フレームメモリ１、0102…フレームメモリ２、01
03…フレームメモリ・ライト制御部、0104…フレームメ
モリ・ライトアドレス生成部、0105…フレームメモリ・
リード制御部、0106…フレームメモリ・リードアドレス
生成部、0107…画面分割制御部、0108…ライト／リード
切換え制御部、0109…発振器、0110…セレクタ回路１、
0111…セレクタ回路２、0112…セレクタ回路３、0113…
セレクタ回路４、0114…バッファ回路１、0115…バッフ
ァ回路２、0116…セレクタ回路５、0117…液晶パネル、
0118…インバータ回路、0119…ライトデータ変換制御
部、0120…リードデータ変換制御部、0201…第１の分割
画面、0202…第２の分割画面、0203…第３の分割画面、
0204…第４の分割画面、0901…メインメニュー、0902…
画面分割の有効／無効設定メニュー、0903…画面分割領
域設定メニュー、0904…映像入力選択メニュー、1001…
マイコン、1002…フレームメモリ書き込み有効／無効設
定レジスタ、1003…データ選択セレクタ回路、1601…液
晶パネル表示データ、1602…反射板、1603…反射板表示
データ、1905…表示データ拡大処理制御部、2501…ＰＬ
Ｌ回路１、2502…ＰＬＬ回路２、2504…Ａ／Ｄ変換回
路、2701…フレームメモリ、2702…同期回路、2703…書
き込み行アドレスカウンタ、2704…書き込みコントロー
ル回路、2705…同期信号生成回路、2706…読み出し行ア
ドレスカウンタ、2707…読み出しコントロール回路、27
08…アドレス切換え回路、2709…ＲＡＳ／及びＣＡＳ／
生成回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＧ０９Ｇ 5/36 ５２０Ｇ０９Ｇ 5/36 ５２０Ｅ５２０Ｋ (72)発明者笠井成彦神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内 (72)発明者森雅志神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者蛭田幸男神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者栗原博司千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者森立美神奈川県海老名市下今泉810番地株式会社日立製作所オフィスシステム事業部内

Claims

【特許請求の範囲】

【請求項１】パーソナルコンピュータなどからの映像表
示データを表示する液晶表示装置を備えた液晶表示制御
装置において、該液晶表示制御装置は、該映像表示デー
タの解像度に対し該液晶表示装置の解像度が高解像度な
場合に、該液晶表示装置の表示画面を該映像表示データ
に合わせた低解像度の複数画面に分割する画面分割手段
と、該分割した低解像度の任意画面に対し、保持した静
止画像もしくはパーソナルコンピュータなどから随時入
力される表示データの表示を制御する表示制御手段を備
えたことを特徴とする液晶表示制御装置。
【請求項２】パーソナルコンピュータなどからの映像表
示データを表示する液晶表示装置を備えた液晶表示制御
装置において、該液晶表示制御装置は、該映像表示デー
タの解像度に対し該液晶表示装置の解像度が高解像度な
場合に、該液晶表示装置の表示画面を２つ以上の領域に
分割する画面分割手段と、該画面分割手段で分割された
表示領域のうち１つの表示領域に対し、該映像表示デー
タに対する各種調整の調整基準となる理想的なデジタル
表示データを表示し、他方の表示領域に対しパーソナル
コンピュータなどからの映像表示データの表示を制御す
る表示制御手段を備えたことを特徴とする液晶表示制御
装置。
【請求項３】パーソナルコンピュータなどからの映像表
示データを表示する液晶表示装置を備えた液晶表示制御
装置において、該液晶表示制御装置は、該映像表示デー
タの解像度に対し該液晶表示装置の解像度が高解像度な
場合に、該液晶表示装置の表示画面を上下２分割する画
面分割手段と、低解像度の映像表示データを該２分割画
面の１つに対し通常の表示を行い、他方の分割画面に対
し同じ低解像度の映像表示データを上下，左右反転した
状態で表示を制御する表示制御手段を備えたことを特徴
とする液晶表示制御装置。
【請求項４】パーソナルコンピュータなどからの映像表
示データを表示する液晶表示装置を備えた液晶表示制御
装置において、該液晶表示制御装置は、複数画面分の表
示データを格納可能なメモリを備え、該メモリの内任意
の1画面分のメモリ領域に格納された表示データを繰り
返し読み出し、別のメモリ領域に対し、該映像表示デー
タに対する各種調整の調整基準となる表示データを任意
に設定するメモリ制御手段を備えたことを特徴とする液
晶表示制御装置。
【請求項５】パーソナルコンピュータなどからの映像表
示データを表示する液晶表示装置において、該液晶表示
装置は、映像表示データを左右反転して表示する表示制
御装置と、左右反転表示した表示を映す反射板を備えた
ことを特徴とする液晶表示制御装置。
【請求項６】パーソナルコンピュータなどからの映像表
示データを表示する液晶表示装置を備えた液晶表示制御
装置において、該液晶表示制御装置は、該映像表示デー
タの解像度に対し該液晶表示装置の解像度が高解像度な
場合に、液晶表示装置の表示画面を映像表示データに合
わせた低解像度の複数画面に分割する画面分割手段と、
該画面分割手段で分割された各々の分割領域に対し任意
にスケーリング表示することで、パーソナルコンピュー
タからの映像表示データの全体表示並びに、部分拡大表
示を制御する拡大表示制御手段を備えたことを特徴とす
る液晶表示制御装置。
【請求項７】パーソナルコンピュータなどからの映像表
示データを表示する液晶表示装置を備えた液晶表示制御
装置において、該液晶表示制御装置は、表示画面の一部
に他の表示データを重ね合わせ、重ね合わされた双方の
表示を同時に認識出来る表示とする重ね合わせ手段を備
えたことを特徴とする液晶表示制御装置。
【請求項８】パーソナルコンピュータなどからの映像表
示データを表示する液晶表示装置を備えた液晶表示制御
装置において、該映像表示データの解像度に対し該液晶
表示装置の解像度が高解像度な場合に、該高解像度な映
像信号を表示画面全面に表示した後、低解像度映像信号
に入力映像信号を切換えた際に、低解像度映像信号の表
示領域以外の表示領域に対し、切換え前の高解像度映像
信号の表示を行う表示制御手段を備えたことを特徴とす
る液晶表示制御装置。
【請求項９】パーソナルコンピュータなどからの映像表
示データを表示する液晶表示装置を備えた液晶表示制御
装置において、該映像データの入力系統が複数系統あ
り、かつ、該映像表示データの解像度に対し該液晶表示
装置の解像度が高解像度な場合に、フレーム毎にこれら
複数系統の映像信号を切換えて入力し、入力した各々の
映像信号は一旦互いに異なる領域のメモリに格納し、表
示の際には表示画面に合わせて順次読み出すことで、複
数系統の映像信号を同時に表示可能とする表示制御手段
を備えたことを特徴とする液晶表示制御装置。