JPH11296381A - 仮想マシン及びコンパイラ - Google Patents

Abstract

(57)【要約】 【課題】 データ依存関係を吸収することにより高速実
行を可能とした仮想マシンを提供する。 【解決手段】 スタック型仮想マシンであって、最上段
TOSと次段SOSが実マシン２０１のレジスタに割り当てら
れたスタック１２０と、実行対象となる仮想マシン命令
列が格納された命令格納部１０２と、それら仮想マシン
命令それぞれに対応づけられた情報であって、対応づけ
られた仮想マシン命令に後続する仮想マシン命令が実行
された場合のスタック１２０での記憶段数が増加するか
減少するかを示す先行命令情報が格納された先行命令情
報格納部１０１と、それらから次に実行すべき仮想マシ
ン命令及び対応する先行命令情報を読み出して解読する
デコード部１０３と、解読された仮想マシン命令の演算
処理と先行命令情報に基づくスタック１２０の先行処理
とを実行する実行部１１０とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、仮想マシン及び仮
想マシンコンパイラに関し、特に仮想マシンの実行速度
を向上させる技術に関する。

【０００２】

【従来の技術】（仮想マシンの一般技術）ＣＰＵ（以
下、「実マシン」と呼ぶ。）の種別に依存することな
く、同一のプログラムをそのまま、各種ＣＰＵを備える
パーソナルコンピュータやワークステーション等のコン
ピュータ上で実行させる技術として仮想マシンがある。
情報通信分野、特に、異機種のコンピュータ同士が接続
されるネットワークにおいては、共有資源の迅速かつ円
滑な利用のために、このような実マシンのアーキテクチ
ャの差異を吸収する技術である仮想マシンの果たす役割
は大きい。

【０００３】仮想マシンは、仮想マシン固有の命令（以
下、「仮想マシン命令」と呼ぶ。）の集まりからなる実
行形式のプログラム（以下、「仮想マシンプログラム」
又は「仮想マシン命令列」と呼ぶ。）をソフトウェア的
に解読・実行する仮想的なプロセッサであり、一般に、
仮想マシン自体は、実マシン用の命令（以下、「実マシ
ン命令」と呼ぶ。）で書かれたプログラム（以下、「実
マシンプログラム」又は「実マシン命令列」と呼ぶ。）
で実現されている。そして、仮想マシンの中心的な課題
である実行速度の確保という点から、仮想マシン自体の
アーキテクチャとしてはスタック型（スタックマシン）
が採られる。

【０００４】従来のスタック型仮想マシンとして、米国
SunMicrosystems,Inc.社が開発したJava（登録商標)が
ある。図７１は、Javaのような従来のスタック型仮想マ
シン４４００の構成を示す機能ブロック図である。従来
の仮想マシン４４００は、実行対象となる仮想マシンプ
ログラムを保持する命令格納部４４０１、その命令格納
部４４０１から仮想マシン命令を読み出して解読するデ
コード部４４０２、その解読結果であるデコードデータ
に従ってオペレーションを実行する実行部４４１０及び
その実行のための一時的な後入れ先出し方式の記憶領域
であるスタック４４２０から構成される。なお、本図に
おいて、実線はデータの流れ、点線は制御の流れを示
す。

【０００５】デコード部４４０２は、さらに、この仮想
マシン４４００が実行する全ての仮想マシン命令それぞ
れに対応するマイクロプログラム（これは、実行部４４
１０に格納されている。）へのジャンプアドレス等を予
め記憶するデコードテーブル４４０６、命令格納部４４
０１から次に読み出すべき命令のアドレスを保持するプ
ログラムカウンタ（ＰＣ）４４０４、その命令を読み出
す読込み部４４０３及び読み出した命令に対してデコー
ドテーブル４４０６を参照することにより対応するジャ
ンプアドレスを特定して実行部４４１０に出力する検索
部４４０５を有する。ここで、マイクロプログラムと
は、個々の仮想マシン命令のオペレーションに対応する
実マシンプログラムを意味する。

【０００６】実行部４４１０は、上記マイクロプログラ
ム、つまり、全ての仮想マシン命令それぞれに対応する
実マシンプログラムを予め上記ジャンプアドレスで始ま
る箇所に記憶しているマイクロプログラム記憶部４４１
１及びスタック４４２０の最上位アドレスを示すスタッ
クポインタ（ＳＰ）４４１２を有する。図７２は、この
仮想マシン４４００の命令セットを説明するための図で
ある。本図には、この仮想マシン４４００が解読・実行
する全ての仮想マシン命令のニーモニック表示、オペレ
ーションの意味、スタックの状態変化及び実行後のスタ
ックポインタの変化が示されている。本図において、表
記"s0"はスタックの最上位の値を表し、"s1"はスタック
の最上位から２番目の値を表す。例えば仮想マシン命
令"Add"の表記"s0←s0+s1"は、実行後にスタックの最上
位の値が、実行前のスタックの最上位の値と、スタック
の最上位から２番目の値を加えたものとなることを意味
する。表記"sp←sp-1"は、実行後にスタックの階層が一
つ減ることを意味する。

【０００７】図７３は、図７１に示されたデコードテー
ブル４４０６の内容を示す図である。各仮想マシン命令
の種別を示すオペコード４４０６ａと、その仮想マシン
命令に対応するマイクロプログラム記憶部４４１１内の
マイクロプログラムへのジャンプアドレス４４０６ｂ
と、その仮想マシン命令に含まれるオペランド数４４０
６ｃとが格納されている。なお、全てのオペコードは１
バイト長とし、オペランドの単位も１バイトとする。ま
た、物理的なビット配列で表現された仮想マシン命令
（オペコードだけやオペランドだけを指すこともある）
を「仮想マシンコード」と呼ぶ。

【０００８】図７４（ａ）〜（ｄ）は、それぞれ、図７
１に示されたマイクロプログラム記憶部４４１１に格納
されているマイクロプログラムのうち、仮想マシン命
令"Push"、"Add"、"Mult"に対応するもの及びそれらに
共通する後半部分（次の仮想マシン命令にジャンプする
ための実マシンプログラム）のリストを示す。ここで用
いられている実マシン命令の意味は、図７５に示される
通りである。つまり、この仮想マシン４４００自体は、
図７５に示される実マシン命令を解読・実行する実マシ
ンによって実行されるものとしている。なお、物理的に
は、仮想マシン４４００のＰＣ４４０４は実マシンのレ
ジスタ２番（ｒ２）に、仮想マシン４４００のＳＰ４４
１２は実マシンのレジスタ３番（ｒ３）に割り当てられ
ている。

【０００９】図７６は、図７１に示されたデコード部４
４０２の動作を示すフローチャートである。読込み部４
４０３は、実行部４４１０から信号線Ｒを介して「次の
命令を読み込む」旨の指示を受けると（ステップ４５０
２〜４５０３）、ＰＣ４４０４に格納されたアドレスに
基づいて命令格納部４４０１に格納された仮想マシン命
令を読み出す（ステップ４５０４〜４５０５）。続い
て、検索部４４０５は、デコードテーブル４４０６を参
照することにより、その仮想マシン命令に対応するジャ
ンプアドレスと必要なオペランドとをデコードデータと
して実行部４４１０に出力すると共に（ステップ４５０
６）、１個の仮想マシン命令に対する解読の区切りを示
す旨の通知「読込み終了」を信号線Ｒを介して実行部４
４１０に通知する（ステップ４５０７）。

【００１０】図７７は、図７６のフローチャートにおけ
るステップ４５０６の詳細を示す図である。検索部４４
０５は、まず、読込み部４４０３によって読み込まれた
１バイト分の仮想マシンコード（オペコード）とデコー
ドテーブル４４０６中のオペコード４４０６ａとを逐一
に比較し（ステップ４８０２〜４８０７）、一致した場
合には、対応するジャンプアドレス４４０６ｂとオペラ
ンド数４４０６ｃとをデコードテーブル４４０６から読
み出す。そして、そのジャンプアドレス４４０６ｂを実
行部４４１０に出力した後に（ステップ４８０８）、そ
のオペランド数４４０６ｃに相当するオペランドを読込
み部４４０３を介して命令格納部４４０１から読み出
し、実行部４４１０に出力する（ステップ４８０９〜４
８１３）。

【００１１】なお、図７６及び図７７に示されたフロー
チャートは、デコード部４４０２から出力されたデコー
ドデータが直接実行部４４１０に渡されることを前提と
するものであるが、複数のデコードデータを記憶できる
バッファを介して実行部４４１０に渡されることを前提
とした場合には、デコード部４４０２の動作は、図７８
に示されるフローチャートの通りとなる。つまり、バッ
ファの記憶容量が許す限り、実行部４４１０による実行
とは独立して、命令格納部４４０１からの仮想マシン命
令の読み出しと解読とを行う（ステップ４６０５〜４６
１３）。

【００１２】図７９は、図７１に示された実行部４４１
０の動作を示すフローチャートである。実行部４４１０
は、ＳＰ４４１２とＰＣ４４０４とを初期化しておいた
後に（ステップ４７０２）、個々の仮想マシン命令ごと
に以下の動作を繰り返す（ステップ４７０３〜４７０
７）。つまり、読込み部４４０３に対して信号線Ｒを介
して「次の命令を読み込む」旨の指示を通知した後に
（ステップ４７０３）、その信号線Ｒから「読込み終
了」の通知を受けるまで、検索部４４０５から送られて
くるデコードデータを読込み、そのデコードデータに含
まれるジャンプアドレスにジャンプすることで、その仮
想マシン命令に相当するマイクロプログラム記憶部４４
１１内のマイクロプログラムを実行する（ステップ４７
０４〜４７０７）。

【００１３】図８０（ａ）は、従来の仮想マシン４４０
０の具体的な動作例を説明するためのサンプルプログラ
ムのリストを示す。つまり、命令格納部４４０１には、
図８０（ｂ）に示される演算式「2*(3+4)」を計算する
仮想マシンプログラムが置かれているとする。図８０
（ｃ）は、図８０（ａ）に示された仮想マシンプログラ
ムが従来の仮想マシン４４００によって解読・実行され
た場合において、デコード部４４０２から順次出力され
るデコードデータを示す図である。つまり、デコード部
４４０２は、解読した仮想マシン命令に相当するマイク
ロプログラムのジャンプアドレスと必要なオペランドを
デコードデータとして順次実行部４４１０に渡す。

【００１４】図８１（ａ）及び（ｂ）は、それぞれ、図
８０（ｃ）に示されたデコードデータ列に従って実行部
４４１０が図８０（ａ）の仮想マシンプログラムを実行
した場合における各仮想マシン命令が実行される前後で
のＰＣ４４０４、ＳＰ４４１２及びスタック４４２０の
一連の変化の前半部と後半部を示す図である。ここで、
ＰＣ４４０４は、図８０（ａ）に示された仮想マシンプ
ログラム中の次に実行すべき仮想マシン命令の左欄に付
されたアドレスを差し、その初期値は「１」である。ま
た、ＳＰ４４１２は、実行部４４１０が最後に格納又は
読み出したスタック４４２０の最上位の位置を示し、そ
の初期値はスタック４４２０が空であることを示す「−
１」である。図８１（ａ）及び（ｂ）から分かるよう
に、ＰＣ４４０４が９に達した段階で、計算式"2*(3+
4)"の値が算出されている。

【００１５】以上のような仮想マシン４４００の中心的
な課題は実行速度の向上である。つまり、仮想マシン
は、仮想マシン命令を解読する等の処理のためにオーバ
ーヘッドを生じるので、実マシンによる実マシンプログ
ラムの直接的な実行の場合に比較し、大幅に実行速度が
劣る。そこで、仮想マシンの実行速度を向上させる従来
の技術として、以下の手法が提案されている。 （第１の従来技術）第１の従来技術は、スタックの最上
位の記憶域（以下、「Top Of Stack（TOS）変数」と呼
ぶ。）をメモリ上ではなく、実マシンの特定のレジスタ
に割り当てておく手法である（「ＰＬＤＩ」ＡＣＭ 199
5,pp315-327 参照）。

【００１６】図８２（ａ）〜（ｄ）は、この従来技術に
基づいてマイクロプログラム記憶部を実装した場合の主
な仮想マシン命令についてのマイクロプログラムのリス
トであり、上述の仮想マシン４４００における図７４に
対応する。ここでは、物理的には、TOS変数は、実マシ
ンのレジスタ０番（ｒ０）に割り当てられている。ま
た、ＰＣ４４０４及びＳＰ４４１２は、図７４（ａ）〜
（ｄ）と同様に、それぞれレジスタ２番（ｒ２）及びレ
ジスタ３番（ｒ３）に割り当てられている。

【００１７】図８３（ａ）及び（ｂ）は、図８２（ａ）
〜（ｄ）に示されたマイクロプログラムを備える仮想マ
シンによって図８０（ａ）の仮想マシンプログラムが実
行された場合のＰＣ４４０４、ＳＰ４４１２、TOS変数
４４２１及びスタック４４２０のうちメモリに割り当て
られた領域４４２２（以下、仮想マシンのスタックのう
ち、メモリに割り当てられた領域を「メモリスタック」
と呼ぶ。）の一連の変化の前半部と後半部を示す図であ
り、上述の仮想マシン４４００における図８１（ａ）及
び（ｂ）に対応する。この手法によっても、ＰＣが９に
達した段階で、計算式"2*(3+4)"の値が算出されている
ことが分かる。

【００１８】図７４（ａ）〜（ｄ）と図８２（ａ）〜
（ｄ）とを比較して分かるように、この第１の従来技術
によれば、メモリへのアクセスの回数が減少される。加
算"Add"や乗算"Mult"等の仮想マシン命令の実行におい
ては、上述の仮想マシン４４００によれば、各演算のた
めにスタック４４２０からの２回の読み出しと１回の書
き込みの合計３回のメモリアクセスが必要とされたが、
この従来技術によれば、TOS変数がメモリ上ではなくレ
ジスタに割り当てられているので、必要なメモリアクセ
スはメモリスタック４４２２からの１回の読み出しだけ
で済む。従って、メモリアクセスが減少された分だけ実
行速度が向上され得る。 （第２の従来技術）第２の従来技術は、「ネイティブコ
ード化」と呼ばれている方法であり、仮想マシンプログ
ラムの特定箇所を実マシン命令で記述しておき、その特
定箇所については実マシンによって直接に実行させると
いう手法である。そのために、その特定箇所が実マシン
命令で記述されている旨の識別子が用いられる。

【００１９】例えば、上述のJavaでは、仮想マシンプロ
グラムを収めるクラスファイルのアクセスフラグ(構造
体"method_info"の要素である16ビットのフラグ"access
_flags"等)に定数名"ACC_NATIVE"(256)を格納しておく
ことで、そのプログラム部分は実マシン命令で実装され
ていることを示す（米国 SunMicrosystems,Inc.社発行
のJavaバイトコード及びJava仮想マシンの仕様書(1995
年版)参照）。

【００２０】この従来技術によれば、特定箇所のプログ
ラムについては、実マシンによって直接に実行されるの
で、その分だけ実行速度は向上され得る。 （第３の従来技術）第３の従来技術は、「その場式コン
パイラ(Just-In-Time Compiler)」と呼ばれる手法で、
仮想マシンプログラムの実行時において、必要に応じて
その一部をコンパイル、即ち、実マシン命令に置き換え
る手法である（ローラ・リメイほか「Java言語入門」
（株）プレンティスホール出版，1996年 参照）。この
従来技術によれば、既にコンパイルが完了しているプロ
グラム部分については、実マシンにより直接に実行され
るので、その分だけ実行速度が向上され得る。 （第４の従来技術）第４の従来技術は、ネットワーク上
のサーバコンピュータに存在する仮想マシンプログラム
を自らのコンピュータにダウンロードした後に実行する
ような形態において、予め仮想マシンプログラムのコー
ドをLZ法やハフマン符号化などによって圧縮しておくこ
とで、転送時間を削減する手法である（特開平７−１２
１３５２や特開平８−２６３２６３など）。

【００２１】この従来技術によれば、仮想マシンプログ
ラムの転送時間の全体の処理時間に占める割合が大きい
場合には、全体としての実行速度が向上され得る。

【００２２】

【発明が解決しようとする課題】しかしながら、上記従
来技術には以下の問題点がある。 （第１の従来技術の問題点）上記第１の従来技術、つま
り、TOS変数を実マシンのレジスタに割り当てておく手
法には、近年安価になってきたスーパースカラアーキテ
クチャの実マシン（以下、「スーパースカラマシン」と
呼ぶ。）には向いていないという問題点、つまり、並列
処理機能を有しない通常の実マシン（以下、「通常マシ
ン」と呼ぶ。）で実行する場合と比較し、大きくは実行
速度が向上されないという問題点がある。以下、その問
題点を説明する。

【００２３】まず、図８４〜図９２を用いて、上記スー
パースカラマシンや通常マシンなどのレジスタマシンが
有するパイプラインの一般的な動作及びその表記法を説
明する。図８４は、パイプラインの各ステージに対する
省略記号を説明する図である。ここでは、スーパースカ
ラマシン及び通常マシンは、いずれも５個のステージか
らなるパイプラインを有するとする。

【００２４】図８５は、通常マシンのパイプラインの理
想的な流れを示す図である。ここでは、４つの実マシン
命令が１クロックごとに隙間なく順次に処理される様子
が示されている。この状態では、パイプラインの各ステ
ージは並列に動作するので、平均して、１クロックで１
つの実マシン命令が実行されることになる。一方、図８
６は、スーパースカラマシンのパイプラインの理想的な
流れを示す図である。ここでは、スーパースカラマシン
は、２本の独立したパイプラインを有するものとしてい
る。この状態では、平均して、１クロックで２つの実マ
シン命令が実行されることになる。つまり、通常マシン
に比べ、２倍の処理能力を持つ。

【００２５】図８７は、通常マシンにおいて、パイプラ
インにハザード（干渉）が生じた場合のパイプラインの
流れを示す図である。ここでは、命令Ｂは、先行する命
令Ａに対して真のデータ依存関係（true dependency又
はdata dependensyと呼ばれる関係）を持つ、つまり、
命令Ａによる演算結果を用いる命令としている。する
と、命令Ａによる演算結果は、メモリ参照ステージMEM
が完了しないと明らかにならないため、直後の命令Ｂ
は、命令ＡのステージMEMの完了まで実行が一時的に保
留される結果、ここにハザード（図中の記号"-"で示さ
れるステージ）が生じる。なお、パイプライン構造を採
る実マシンでは、先行する命令の実行が保留されると、
後続の命令も次のステージに移ることができないため、
本図に示されるように、命令Ｂの直後の命令Ｃも実行が
一時的に保留される。

【００２６】一方、図８８は、スーパースカラマシンに
おいて、パイプラインにハザードが生じた場合のパイプ
ラインの流れを示す図である。ここでは、命令Ｂ１は、
先行する命令Ａ１及び命令Ａ２に対して真のデータ依存
関係を持つとしている。なお、本図において、命令Ｃ２
の５クロック目にハザードが生じているのは、先行する
命令Ｂ１と命令Ｃ１とによって実行に必要な２個のユニ
ット（ALU）が使用されているからである。

【００２７】図８９及び図９０は、それぞれ、図８７及
び図８８の場合において、メモリ参照が行われてからそ
の値が次に使用されるまでに２クロックの時間を必要と
するときのパイプラインの流れを示す図である。実際の
実マシンでは、一次キャッシュのメモリから、値を得る
までに２クロックの時間を要する場合が多いからであ
る。なお、二次キャッシュ等にアクセスする場合は、よ
り多くのクロック数を要する。

【００２８】図９１及び図９２は、それぞれ、通常マシ
ン及びスーパースカラマシンにおいて、命令Ａ及び命令
Ａ２がレジスタでジャンプ先を指定する命令である場合
のパイプラインの流れを示す図である。ジャンプ先は、
それぞれ、命令Ａ及び命令Ａ２のレジスタ参照ステージ
RFが終了しないと判明しないので、その間に無駄にフェ
ッチされた後続命令Ｂは、次の第３クロック（記号"x"
で示されるステージ）おいてキャンセルされる。従っ
て、ジャンプ先の命令Ｃ及び命令Ｃ１は、それぞれ命令
Ａ及び命令Ａ２のレジスタ参照ステージRFが終了した後
で実行される。

【００２９】次に、図９３〜図９６を用いて、上記第１
の従来技術に係るスーパースカラマシン及び通常マシン
の具体的な問題点を説明する。図９３〜図９６は、いず
れも、第１の従来技術に係る仮想マシンが図８０（ａ）
に示された仮想マシンプログラムを実行した場合の実マ
シンのパイプラインの流れ、より具体的には、アドレス
７の仮想マシン命令"Add"のマイクロプログラム（図８
２（ａ））の後半部分（図８２（ｄ）に示されたジャン
プ処理）と、続くアドレス８の仮想マシン命令"Mult"の
マイクロプログラム（図８２（ｃ））の前半部分（乗算
計算処理）におけるパイプラインの流れを示す。但し、
図９３〜図９６は、それぞれ、メモリ参照が行われてか
らその値が次に使用されるまでに１クロックの時間で済
む場合における通常マシン、その場合におけるスーパー
スカラマシン、メモリ参照が行われてからその値が次に
使用されるまでに２クロックの時間を必要とする場合に
おける通常マシン、その場合におけるスーパースカラマ
シンのパイプラインの流れを示す。

【００３０】これら一連のマイクロプログラム（図８２
（ｄ）及び図８２（ａ））には、重大な真のデータ依存
関係が二つ存在する。つまり、仮想マシン命令"Add"の
ジャンプ処理（図８２（ｄ））におけるジャンプアドレ
スの読込み命令"Load"とジャンプ命令"Jmp"との間に存
在する第１の依存関係と、仮想マシン命令"Mult"の計算
処理（図８２（ｃ））におけるスタックの２番目の変数
を読み込む命令"Load"と乗算命令"Mult"との間に存在す
る第２の依存関係である。

【００３１】図９３に示されたパイプラインでは、上記
第１の依存関係は、実マシン命令"Load"と実マシン命
令"Jump"間に挿入された実マシン命令"Inc"で吸収さ
れ、さらに上記第２の依存関係も、実マシン命令"Load"
と実マシン命令"Mult"間に挿入された実マシン命令"De
c"で吸収されるため、一連の処理において生じるパイプ
ラインの乱れは、実マシン命令"Jmp"の実行に起因する
１個の命令のキャンセルだけとなり、処理全体は１１ク
ロックで完了する。

【００３２】図９４に示されたパイプラインでは、上記
第１及び第２の依存関係は吸収されないために、一連の
処理において生じるパイプラインの乱れは、上記第１の
依存関係に起因する第４クロックのハザードと、実マシ
ン命令"Jmp"の実行に起因する５個の命令のキャンセル
と、上記第２の依存関係に起因する第８クロックのハザ
ードの合計３個所となり、処理全体は、図９３の場合と
同様に、１１クロックを要することになる。

【００３３】図９５に示されたパイプラインでは、図９
４の場合と同様に上記第１及び第２の依存関係は吸収
ず、一連の処理において生じるパイプラインの乱れは、
上記第１の依存関係に起因する第５クロックのハザード
と、実マシン命令"Jmp"の実行に起因する１個の命令の
キャンセルと、上記第２の依存関係に起因する第１０ク
ロックのハザードの合計３個所となり、処理全体は１３
クロックで完了する。

【００３４】図９６に示されたパイプラインでは、図９
４の場合と同様に上記第１及び第２の依存関係は吸収
ず、一連の処理において生じるパイプラインの乱れは、
上記第１の依存関係に起因する第４及び第５クロックの
ハザードと、実マシン命令"Jmp"の実行に起因する７個
の命令のキャンセルと、上記第２の依存関係に起因する
第９及び第１０クロックのハザードの合計３個所とな
り、処理全体は、図９５の場合と同様に、１３クロック
を要することになる。

【００３５】上記図９３及び図９４に示された一連の処
理はいずれも１１クロックを要していること、及び、上
記図９５及び図９６に示された一連の処理はいずれも１
３クロックだけ要していることから分かるように、この
従来技術によれば、通常マシンによる場合とスーパース
カラマシンによる場合とで実行時間に差がなく、スーパ
ースカラマシンによる並列処理の長所が生かされていな
い。

【００３６】このように、この従来技術には、スーパー
スカラマシンによる実行効率が大幅に低下するという問
題点があるが、これに加えて、エラーなどの例外処理や
デバッグに不可欠な割込み処理の実現方法が提供されて
いないという問題点もある。そのために、一般の実マシ
ンと同様に、１個の仮想マシン命令を実行する度に割込
み状態の検出と処理を行うことになるが、それでは、仮
想マシン命令を実行する度に新たなメモリアクセス（割
込み状態を保持するメモリ上の変数をレジスタに読み込
むためのデータ転送）が加わることになり、TOS変数を
レジスタに割り当てることによってメモリアクセス回数
が削減されるという効果も打ち消されてしまい、全体と
しての実行速度が向上されない。 （第２の従来技術の問題点）上記第２の従来技術、つま
り、ネイティブコード化と呼ばれている方法には、アー
キテクチャの異なる実マシンを対象として仮想マシンプ
ログラムを共有化することが困難になるという問題点が
ある。この従来技術では、仮想マシンプログラムの一部
が特定の実マシンを対象とする実マシン命令で記述され
るからである。そのために、例えば、ネットワーク上の
異なるアーキテクチャの実マシンを備える５種類のコン
ピュータによって同じプログラムが共有される場合であ
れば、それら５種類の実マシンを対象とする実マシンプ
ログラムを準備しておく必要がある。

【００３７】また、コンピュータのシステム環境は個々
に異なるために、たとえ同じアーキテクチャの実マシン
を対象とする場合であっても、必ずしも仮想マシン命令
よりも実マシン命令のほうが実行速度の点で優るとも言
えない。例えば、プログラムのコードサイズが一般的に
大きくなってしまうRISC（縮小型命令セットコンピュー
タ)タイプの実マシンを対象とする場合では、そのメイ
ンメモリのサイズが充分でないときには仮想マシン命令
を実マシン命令に置き換えることで仮想メモリのページ
入れ替えが頻発し、却って実行速度が低下する結果とな
る。 （第３の従来技術の問題点）上記第３の従来技術、つま
り、その場式コンパイラと呼ばれる手法でには、仮想マ
シンプログラムをコンパイルするのに要する時間が長く
なってしまうという問題点がある。

【００３８】その第１の理由は、対象とする実マシン固
有のジャンプ先についての制限を満足するための処理が
必要とされることである。例えば、ジャンプ先のアドレ
スがメインメモリのワード（基本語長）境界に制限され
る実マシンを対象とする場合には、仮想マシン命令をた
だ単に対応する実マシンプログラムに変換しただけで
は、その制限を違反してしまう。

【００３９】図９７は、この第１の理由を説明するため
のサンプル仮想マシンプログラムのリストであり、図９
８は、そのフローチャートである。このサンプル仮想マ
シンプログラムは、０から９までの合計１０個の整数の
和を算出するものであり、初期値の設定（ステップ７０
０２、アドレス０〜６）、計算の終了判断（ステップ７
００３、アドレス８〜１３）、加算と被加算値の設定
（ステップ７００４、アドレス１５〜２９）及び終了処
理（ステップ７００５、アドレス３１）からなる。

【００４０】図９９は、この従来技術においてコンパイ
ル時に使用される変換テーブルである。つまり、コンパ
イルの対象となる仮想マシン命令と、それと置き換えら
れる実マシンプログラム等との対応表である。なお、こ
の変換テーブルには、参考のために、各実マシンプログ
ラムのコードサイズも示されている。図１００は、図９
９に示された変換テーブルを用いて図９７に示された仮
想マシンプログラムをコンパイルした場合に得られる実
マシンプログラムのコード配置の様子を図である。ここ
には、元の仮想マシンに対応する各実マシンプログラム
の相対的な配置アドレスが示されている。

【００４１】ここで、もし、対象とする実マシンが２ワ
ード境界でしかジャンプ先を指定できないとするなら
ば、図１００から明らかなように、アドレス１３の仮想
マシン命令"Brz"で指定されるジャンプ先であるアドレ
ス３１の仮想マシン命令"Stop"及びアドレス２９の仮想
マシン命令"Br"で指定されるジャンプ先であるアドレス
１５の仮想マシン命令"Push"は、いずれも、実マシンプ
ログラムにおける奇数アドレスに配置されるため、即
ち、２ワードの境界には配置されないため、ジャンプ先
の制限に違反する。従って、そのような制限違反を犯さ
ないための処理が必要とされる。

【００４２】また、上記問題点を生じる第２の理由は、
対象とする実マシンによっては分岐に伴う特別な処理が
必要とされることである。例えば、米国SPARCInternati
onal,Inc.社のSPARC(登録商標)アーキテクチャのCPUや
米国MIPS Technologies,Inc.社のCPUなど、一部のリス
クアーキテクチャのCPUでは、分岐命令の直後に配置さ
れるいくつかの命令のみを特別なルールで実行するもの
がある。具体的には、分岐の成否にかかわらず後続する
所定の命令を実行したり（遅延分岐；delayed branc
h）、分岐が成立した場合にのみ後続する所定の命令を
実行したり（打ち消し分岐；cancellingbranch)する。

【００４３】このような実マシンを対象とする場合に
は、一定の解析を行った後に命令の配置をスケジューリ
ングするか、NOP等の無動作命令を分岐命令の直後に配
置するなどの特別な処理が必要とされる。 （第４の従来技術の問題点）上記第４の従来技術、つま
り、予め仮想マシンプログラムを圧縮符号化しておく方
法では、圧縮された仮想マシンプログラムにおける分岐
命令の実行に伴って生じる不具合についての解決手段が
示されていないという問題点がある。

【００４４】図１０１（ａ）は、この問題点を説明する
ための圧縮符号化テーブルの例であり、可変長符号９３
００ａと仮想マシン命令９３００ｂとを対応付けてい
る。図１０１（ｂ）は、図１０１（ａ）に示されたテー
ブルを用いて仮想マシン命令列Ａ（"babc"）を符号化し
て得られる符号列である。図１０１（ｂ）に示された符
号列は、その先頭から復号されるならば、元の仮想マシ
ン命令列Ａ（"babc"）に復元され得る。ところが、分岐
命令などによって図１０１（ｂ）の途中箇所Ｂに実行制
御が移った場合において、その箇所Ｂから始まる符号
列"0010110"に対して図１０１（ａ）に示されたテーブ
ルを用いて復号した場合には、誤った仮想マシン命令
列"aabc"に復号されてしまうという問題がある。 （第１〜４の従来技術に共通の問題点）上記第１〜４の
従来技術には、キャッシュ処理を効率化するための技術
については提案されていないという共通の問題点があ
る。そのために、キャッシュメモリを備える実マシンや
コンピュータの処理能力を生かした高速な仮想マシンの
実現が期待されている。

【００４５】図１０２は、キャッシュメモリを備える仮
想マシンにおいて生じうる問題点を説明するための図で
あり、仮想マシンのプログラムカウンタ６９０１と命令
キャッシュ６９０２の構成を示すブロック図である。命
令キャッシュ６９０２は、１０番地分の命令列６９０３
をキャッシュブロックとしてキャッシュメモリに存在す
る全てのキャッシュブロックを特定するためのアドレス
を記憶するキャッシュテーブル６９０４を備える。

【００４６】図１０３は、図９７に示された仮想マシン
プログラムがキャッシュメモリに置かれた場合における
各キャッシュブロックを区切る境界線Ａ，Ｂ，Ｃを示す
図である。本図に示された境界線Ｃから分かるように、
単純に仮想マシンプログラムを一定長のキャッシュブロ
ックに分割しただけでは、１個の仮想マシン命令"Br8"
のオペコード"Br"とオペランド"8"とが分断されてしま
う。そのために、仮想マシンプログラムのキャッシュブ
ロックへの分割において、プログラムカウンタ６９０１
の値を変更する全ての仮想マシン命令について、キャッ
シュブロックを跨ぐような変更をしていないか判定しな
ければならず、処理が複雑化し、結果的にキャッシュを
導入することで、仮想マシン全体の実行速度が低下して
しまう。

【００４７】ここで、仮想マシンプログラム全体をキャ
ッシュメモリに配置する方法や、その場式コンパイラに
よる仮想マシンプログラムの内容解析の結果を用いてキ
ャッシュメモリに配置する方法が考えられる。しかし、
前者の方法では、キャッシュメモリの利用効率が悪く、
ネットワーク環境におけるデータ転送に要する時間が大
きくなってしまうという問題があり、また、後者の方法
では、キャッシュメモリへの読込み時間が長くかかると
いう問題があり、いずれの方法によっても、仮想マシン
全体としての実行効率は大幅に低下してしまう。 （発明の目的）そこで、本発明はかかる問題点に鑑みて
なされたものであり、従来よりも高速に仮想マシンプロ
グラムを実行する仮想マシン、そのための仮想マシンコ
ンパイラ（以下、仮想マシンと仮想マシンコンパイラと
を併せて「仮想マシンシステム」と呼ぶ。）及びその場
式コンパイラを提供することを目的とする。ここで、仮
想マシンコンパイラとは、Ｃ言語等の高級言語で記述さ
れたソースプログラムを仮想マシンプログラムに翻訳す
るプログラムである。

【００４８】この目的を達成するためのより具体的な目
的は以下の通りである。第１に、真のデータ依存関係の
影響を吸収することで高速実行を可能とした仮想マシン
システムを提供する。第２に、割込み処理に基づく実行
効率の低下を回避することで高速実行を可能とした仮想
マシンシステムを提供する。

【００４９】第３に、複数の異なるアーキテクチャの実
マシンを対象とする場合であっても、そのために全体と
しての実行速度を低下させることなく個々の実マシンの
環境に応じたネイティブコード化が可能な仮想マシンシ
ステム、即ち、実行速度を低下させることなく実マシン
のアーキテクチャへの非依存性を高めた仮想マシンシス
テムを提供する。

【００５０】第４に、仮想マシンプログラムのキャッシ
ュブロックへの分割に伴う実行効率の低下や、その場式
コンパイラを採用した場合における複雑なアドレス解決
に伴う実行効率の低下などを回避することで高速実行を
可能としたキャッシュ機構に対応した仮想マシンシステ
ムを提供する。第５に、分岐命令が含まれている場合で
あっても圧縮された仮想マシンプログラムを正しく伸長
できることが保証された高速実行可能な仮想マシンシス
テムを提供する。

【００５１】第６に、複雑なアドレス解決を行う必要の
ない高速動作が可能なその場式コンパイラを提供する。

【００５２】

【課題を解決するための手段】上記第１の具体的な目的
を達成するために、本発明に係る仮想マシンは、実マシ
ンによる制御の下で仮想マシン命令を実行するスタック
型仮想マシンであって、データを後入れ先出し方式で一
時的に記憶するためのスタック手段と、実行対象となる
仮想マシン命令列と、それら仮想マシン命令それぞれに
対応づけられた情報であって、対応づけられた仮想マシ
ン命令に後続する仮想マシン命令が実行された場合の前
記スタック手段でのデータの格納状態の変化を示す先行
命令情報とを記憶する命令記憶手段と、前記命令記憶手
段から次に実行すべき仮想マシン命令及び対応する先行
命令情報を読み出す読み出し手段と、読み出された仮想
マシン命令と先行命令情報との組み合わせに対応する演
算処理を特定し実行する解読実行手段とを備えることを
特徴とする。

【００５３】また、本発明に係るコンパイラは、スタッ
ク型仮想マシンを対象とするコンパイラであって、ソー
スプログラムを前記仮想マシンが実行する仮想マシン命
令列に変換する命令列変換手段と、変換によって得られ
た仮想マシン命令列を構成する仮想マシン命令それぞれ
について、後続する仮想マシン命令が前記仮想マシンに
よって実行された場合の前記スタック手段でのデータの
格納状態の変化を示す先行命令情報を生成する先行命令
情報生成手段と、生成された先行命令情報と対応する仮
想マシン命令とを関連付けて出力する関連付け手段とを
備えることを特徴とする。

【００５４】上記第２の具体的な目的を達成するため
に、本発明に係る仮想マシンは、実マシンによる制御の
下で仮想マシン命令を実行する仮想マシンであって、実
行対象となる仮想マシン命令列を記憶する命令記憶手段
と、前記命令記憶手段から次に実行すべき仮想マシン命
令を読み出す読み出し手段と、読み出された仮想マシン
命令に対応する演算処理を特定し実行する解読実行手段
とを備え、前記解読実行手段は、読み出された仮想マシ
ン命令が実行制御の流れを分岐させる分岐命令であるか
否かを判定する分岐命令判定部と、分岐命令であると判
定される度に、その分岐命令の実行に加えて、この仮想
マシンへの割込み要求の発生の有無の検出と、発生して
いる場合の割込み処理とを実行する割込み処理部とを有
することを特徴とする。

【００５５】また、本発明に係る仮想マシンは、実マシ
ンによる制御の下で仮想マシン命令を実行する仮想マシ
ンであって、実行対象となる仮想マシン命令列を記憶す
る命令記憶手段と、前記命令記憶手段から次に実行すべ
き仮想マシン命令を読み出す読み出し手段と、読み出さ
れた仮想マシン命令に対応する演算処理を特定し実行す
る解読実行手段とを備え、前記解読実行手段は、読み出
された仮想マシン命令が一定個数の仮想マシン命令の集
まりをブロックとした場合の各ブロックを代表する仮想
マシン命令に相当するか否かを判定するブロック判定部
を備え、各ブロックを代表する仮想マシン命令であると
判定される度に、その仮想マシン命令の実行に加えて、
この仮想マシンへの割込み要求の発生の有無の検出と、
発生している場合の割込み処理とを実行する割込み処理
部とを有するとすることもできる。

【００５６】上記第３の具体的な目的を達成するため
に、本発明に係る仮想マシンは、実マシンによる制御の
下で仮想マシン命令を実行する仮想マシンであって、実
マシン命令からなる複数のサブプログラムを記憶する実
マシンプログラム記憶手段と、実行対象となる仮想マシ
ン命令列を記憶する第１領域と、前記実マシンプログラ
ム記憶手段における各サブプログラムへのポインタを記
憶する第２領域とを含む命令記憶手段と、前記命令記憶
手段の第１領域から次に実行すべき仮想マシン命令を読
み出す読み出し手段と、読み出された仮想マシン命令に
対応する演算処理を特定し実行する解読実行手段とを備
え、前記解読実行手段は、読み出された仮想マシン命令
が前記第２領域に実行制御を移す命令であるか否かを判
定する領域判定部と、前記第２領域に実行制御を移す命
令であると判定された場合に、その移動先の第２領域の
箇所に格納された前記ポインタが示す前記サブプログラ
ムを実行するアドレス変換実行部とを有することを特徴
とする。

【００５７】ここで、前記命令記憶手段における第１領
域と第２領域とは、一定のアドレス値を境界とする隣接
した記憶位置に設けられ、前記領域判定部は、読み出さ
れた仮想マシン命令がサブプログラムを呼び出す命令で
ある場合に、その呼び出し先アドレスと前記境界との大
小関係を比較することによって前記判定を行うとするこ
ともできる。

【００５８】上記第４の具体的な目的を達成するため
に、本発明に係る仮想マシンは、実マシンによる制御の
下で仮想マシン命令を実行する仮想マシンであって、実
行対象となる仮想マシン命令列を記憶する命令記憶手段
と、前記命令記憶手段から次に実行すべき仮想マシン命
令を読み出す読み出し手段と、読み出された仮想マシン
命令に対応する演算処理を特定し実行する解読実行手段
とを備え、前記命令記憶手段は、前記仮想マシン命令列
を構成する基本ブロックそれぞれに対応する命令ブロッ
クの集まりからなり、各命令ブロックは、その命令ブロ
ックの前記命令記憶手段における先頭位置を特定するた
めの識別子を格納した識別子領域と、対応する基本ブロ
ックの非分岐命令だけを格納した非分岐命令領域と、対
応する基本ブロックの分岐命令を格納した分岐命令領域
とを含み、前記分岐命令領域に格納された分岐命令は、
その分岐先が前記識別子によって指定され、前記解読実
行手段は、読み出された仮想マシン命令が前記分岐命令
である場合には、その分岐先として指定されている識別
子に対応する命令ブロックの非分岐命令領域の先頭に実
行制御を分岐させることを特徴とする。

【００５９】上記第５の具体的な目的を達成するため
に、本発明に係る仮想マシンは、実マシンによる制御の
下で仮想マシン命令を実行する仮想マシンであって、実
行対象となる仮想マシン命令列を圧縮符号で記憶する命
令記憶手段と、前記命令記憶手段から次に実行すべき仮
想マシン命令の圧縮符号を読み出し、対応する仮想マシ
ン命令に復号する読み出し手段と、復号された仮想マシ
ン命令に対応する演算処理を特定し実行する解読実行手
段とを備え、前記命令記憶手段は、前記仮想マシン命令
列を構成する基本ブロックそれぞれに対応する命令ブロ
ックの集まりからなり、各命令ブロックは、その命令ブ
ロックの前記命令記憶手段における先頭位置を特定する
ための識別子を格納した識別子領域と、対応する基本ブ
ロックの非分岐命令だけを格納した非分岐命令領域と、
対応する基本ブロックの分岐命令を格納した分岐命令領
域とを含み、前記分岐命令領域に格納された分岐命令
は、その分岐先が前記識別子によって指定され、前記解
読実行手段は、復号された仮想マシン命令が前記分岐命
令である場合には、その分岐先として指定されている識
別子に対応する命令ブロックの非分岐命令領域の先頭に
実行制御を分岐させることを特徴とする。

【００６０】上記第６の具体的な目的を達成するため
に、本発明に係るその場式コンパイラは、実マシンによ
る制御の下で仮想マシン命令を実行する仮想マシンと共
に用いられ、実行対象となる一部の仮想マシン命令列を
その実行に先立って実マシン命令列に変換するその場式
コンパイラであって、前記仮想マシン命令列を構成する
仮想マシン命令それぞれについて、前記仮想マシン命令
列を基本ブロックに分割した場合の各基本ブロックの先
頭となる仮想マシン命令であるか否かを示すブロック先
頭情報の入力を受け付けるブロック先頭情報獲得手段
と、前記仮想マシン命令列を構成する仮想マシン命令そ
れぞれについて、対応する実マシン命令列に変換する変
換手段と、前記変換手段によって得られた実マシン命令
列における実マシン命令であって、前記ブロック先頭情
報獲得手段が受け付けたブロック先頭情報によって特定
された基本ブロックの先頭となる仮想マシン命令に対応
する実マシン命令が、前記実マシンによってアドレシン
グされ得ない位置に配置される命令であるか否かを判定
する分岐違反判定手段と、前記分岐違反判定手段によっ
て前記実マシン命令が前記位置に配置される命令である
と判定された場合に、前記実マシン命令が前記位置に配
置されないよう１個以上の無動作命令を前記実マシン命
令列に追加挿入して出力する出力手段とを備えることを
特徴とする。

【００６１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。 （実施形態１）まず、真のデータ依存関係の影響を吸収
する実施形態１に係る仮想マシンシステムについて説明
する。

【００６２】図１は、本実施形態に係る仮想マシンシス
テムが動作するコンピュータのシステム（ハードウエ
ア）構成図である。このコンピュータ２００は、実マシ
ン２０１、メモリ２０２、キーボード２０３、マウス２
０４、ディスプレイ２０６、ハードディスク２０７、ネ
ットワークカード２０８及びそれらを接続する内部バス
２０５ａ〜２０５ｃから構成され、このハードウェア構
成自体は、汎用のパーソナルコンピュータと異ならな
い。

【００６３】本実施形態に係る仮想マシン及びその仮想
マシンコンパイラは、実マシン２０１用の命令で記述さ
れた実行形式のプログラムであり、ハードディスク２０
７に格納されているが、操作者や他のプログラムからの
指示によってメモリ２０２にロードされ、実マシン２０
１によって実行される。なお、実マシン２０１は、従来
技術での説明と同様に、図７５に示された実マシン命令
を解読・実行するCPUである。 （仮想マシンの構成）図２は、本実施形態に係る仮想マ
シン１００の構成を示す機能ブロック図であり、従来技
術の説明における図７１に対応する。この仮想マシン１
００は、先行命令情報格納部１０１、命令格納部１０
２、デコード部１０３、実行部１１０及びスタック１２
０から構成される。

【００６４】命令格納部１０２は、実行対象となる仮想
マシンプログラムを保持する記憶領域であり、一方、先
行命令情報格納部１０１は、その仮想マシンプログラム
を構成する各仮想マシン命令に対応する先行命令情報を
保持する記憶領域である。ここで、先行命令情報とは、
仮想マシンプログラムにおいて対象とする仮想マシン命
令の次に実行される仮想マシン命令がスタック１２０の
階層を増加させる命令であるか減少させる命令であるか
を示す１ビットの情報（前者の場合の情報を「Ｕ」、後
者の場合の情報を「Ｄ」と記す。）をいい、後述する本
実施形態に係る仮想マシンコンパイラによってソースプ
ログラムから仮想マシンプログラムと共に生成され得
る。

【００６５】図３（ａ）及び（ｂ）は、それぞれ先行命
令情報格納部１０１及び命令格納部１０２に格納されて
いる先行命令情報及び対応する仮想マシンコードの例を
示す。ここでは、図８０（ａ）に示された仮想マシンプ
ログラムと同一内容、即ち、「2*(3+4)」を計算する仮
想マシンプログラム及びその先行命令情報が格納されて
いる。例えば、先行命令情報格納部１０１のアドレス１
及び２には、命令格納部１０２の対応するアドレス１及
び２に置かれた仮想マシン命令"Push 2"の次に実行され
る仮想マシン命令"Push 3"がスタック１２０の階層を増
加させる旨の先行命令情報「Ｕ」が格納されている。

【００６６】デコード部１０３は、先行命令情報格納部
１０１に格納された先行命令情報を参照しながら命令格
納部１０２に格納された仮想マシン命令を逐一に読み出
して解読し、その結果を実行部１１０に出力するもので
あり、さらに、先行命令情報読込み部１０４、命令読込
み部１０５、検索部１０６、プログラムカウンタ（Ｐ
Ｃ）１０７及びデコードテーブル１０８から構成され
る。

【００６７】ＰＣ１０７は、命令格納部１０２及び先行
命令情報格納部１０１それぞれに格納された次に読み出
すべき１対の仮想マシン命令及び先行命令情報のアドレ
ス（これらのアドレスは、本実施形態では同一としてい
る。）を保持するための記憶領域であり、実行部１１０
によってそのアドレスが書き込まれることによって更新
される。なお、ＰＣ１０７は、従来技術と同様に、物理
的には、実マシン２０１のレジスタ２番（ｒ２）に割り
当てられている。

【００６８】命令読込み部１０５は、ＰＣ１０７が示す
命令格納部１０２のアドレスに置かれた仮想マシン命令
を読み出して検索部１０６に送る。同様にして、先行命
令情報読込み部１０４は、命令読込み部１０５に同期し
て動作し、ＰＣ１０７が示す先行命令情報格納部１０１
のアドレスに格納された先行命令情報を読み出し、検索
部１０６に送る。

【００６９】デコードテーブル１０８は、この仮想マシ
ン１００が解読・実行する全ての仮想マシン命令（ここ
では、図７２に示された仮想マシン命令とする。）のオ
ペコードと上述した２種類の先行命令情報との全ての組
み合わせについて、マイクロプログラム記憶部１１１に
格納された対応するマイクロプログラムへのジャンプア
ドレス及びその仮想マシン命令に伴うオペランドの数を
予め記憶する。なお、全てのオペコードは１バイト長で
あり、オペランドの単位も１バイトである点は、従来技
術と同じとする。

【００７０】図４は、デコードテーブル１０８の内容を
示す図であり、図７３に示された従来技術におけるデコ
ードテーブル４４０６に対応する。このデコードテーブ
ル１０８には、従来のデコードテーブル４４０６と相違
し、１種類の仮想マシン命令１０８ａにつき、「Ｕ」と
「Ｄ」の２種類の先行命令情報１０８ｂに対応するジャ
ンプアドレス１０８ｃ及びオペランド数１０８ｄが格納
されている。例えば、１種類の仮想マシン命令"Push"に
ついて、先行命令情報１０８ｂが「Ｕ」の場合には、上
向きPushを処理するマイクロプログラムへのジャンプア
ドレスが格納され、一方、先行命令情報１０８ｂが
「Ｄ」の場合には、下向きPushを処理するマイクロプロ
グラムへのジャンプアドレスが格納されている。

【００７１】検索部１０６は、命令読込み部１０５から
送られてきた仮想マシン命令のオペコードと先行命令情
報読込み部１０４から送られてきた先行命令情報との組
み合わせに対応するデコードテーブル１０８内のエント
リを特定し、そのエントリに格納されたジャンプアドレ
スを読み出し、それをデコードデータとして実行部１１
０に出力する。

【００７２】実行部１１０は、検索部１０６から送られ
てきたデコードデータに従って、仮想マシン命令のオペ
レーションを実行するものであり、さらに、マイクロプ
ログラム記憶部１１１及びスタックポインタ（ＳＰ）１
１２を有する。マイクロプログラム記憶部４４１１は、
この仮想マシン１００が解読・実行する全ての仮想マシ
ン命令と上述した２種類の先行命令情報との全ての組み
合わせに対応するマイクロプログラムを予め記憶する。
これらマイクロプログラムの詳細については後述する。

【００７３】ＳＰ１１２は、従来技術と同様に、スタッ
ク１２０の最上位のアドレスを保持する記憶領域であ
り、物理的には、実マシン２０１のレジスタ３番（ｒ
３）に割り当てられている。スタック１２０は、実行部
１１０による仮想マシンプログラムの実行のための一時
的な後入れ先出し方式の記憶領域であり、さらに、TOS
変数１２１、SecondOf Stack（SOS）変数１２２及びメ
モリスタック１２３から構成される。TOS変数１２１
は、スタック１２０の最上位の値を格納する記憶域であ
り、物理的には、実マシン２０１のレジスタ０番（ｒ
０）に割り当てられている。SOS変数１２２は、スタッ
ク１２０の最上位から２番目の値を格納する記憶域であ
り、物理的には、実マシン２０１のレジスタ４番（ｒ
４）に割り当てられている。メモリスタック１２３は、
スタック１２０の最上位から３番目以降の値を格納する
記憶域であり、物理的には、メモリ２０２に割り当てら
れている。 （マイクロプログラム記憶部１１１の内容）図５（ａ）
及び（ｂ）は、それぞれ、マイクロプログラム記憶部１
１１に格納されているマイクロプログラムのうち、上向
き仮想マシン命令"Push"及び下向き仮想マシン命令"Pus
h"に対応するもののリストを示す。同様に、図６（ａ）
及び（ｂ）は、それぞれ、上向き仮想マシン命令"Add"
及び下向き仮想マシン命令"Add"に対応するもの、図７
（ａ）及び（ｂ）は、それぞれ、上向き仮想マシン命
令"Mult"及び下向き仮想マシン命令"Mult"に対応するも
ののリストを示す。そして、図８（ａ）及び（ｂ）それ
ぞれは、図６（ａ）及び図７（ａ）に示された上向き仮
想マシン命令のマイクロプログラムの後半に相当する部
分、図６（ｂ）及び図７（ｂ）に示された下向き仮想マ
シン命令のマイクロプログラムの後半に相当する部分の
リストである。なお、ここで用いられている実マシン命
令の意味は、図７５に示される通りである。

【００７４】これらマイクロプログラムのリストと図７
４（ａ）〜（ｄ）及び図８２（ａ）〜（ｄ）に示された
従来技術のものと比較して分かるように、本仮想マシン
１００のマイクロプログラム記憶部１１１に格納された
マイクロプログラムには以下の特徴がある。つまり、第
１の特徴は、同一の仮想マシン命令であっても先行命令
情報が異なれば対応するマイクロプログラムの内容が異
なることである。これは、直後に実行される仮想マシン
命令によるスタック操作を予め考慮することによって、
無駄なスタック操作や、真のデータ依存関係に基づくパ
イプラインの乱れを回避するためである。例えば、図５
（ｂ）に示されるように、仮想マシン命令"Push"のマイ
クロプログラムであるにも拘わらず、SOS変数１２２の
値をメモリスタック１２３にプッシュする操作が記述さ
れていないのは、この仮想マシン命令の先行命令情報が
下向き、即ち、次に実行される仮想マシン命令によって
ポップ操作が行われるので、無駄となってしまうことを
避けるためである。

【００７５】第２の特徴は、スタック１２０の最上位の
記憶域（TOS変数１２１）だけでなく上位から２番目の
記憶域（SOS変数１２２）についても、メモリ２０２で
はなくレジスタに割り当てられていることである。これ
は、加算などの演算の対象となる２つの値をレジスタに
保持することで、実マシン２０１とメモリ２０２間のデ
ータ転送の回数を削減するためである。例えば、図６
（ａ）に示されるように、加算だけのオペレーションで
あれば、レジスタとメモリ２０２間でのデータ転送は不
要となる。

【００７６】図９は、本仮想マシン１００によって実行
される仮想マシン命令が属する種別の変化を示す状態遷
移図である。ここで、各状態は、本仮想マシン１００に
よって解読・実行される全ての仮想マシン命令とその先
行命令情報との組み合わせの全てについて、スタック１
２０に対する操作内容の観点から分類した場合における
各分類種別に相当する。各状態中に記された「Ｘ、Ｙ
（Ｚ）」におけるＸ、Ｙ、Ｚは、それぞれ、演算対象と
なるスタック格納値の数、演算後に増加するスタックの
階層数、先行命令情報を示す。例えば、状態"2,-1(U)"
は、２つの値を用いて演算し、その演算後にはスタック
の階層数が１つ減少し、先行命令情報「Ｕ」が対応付け
られた仮想マシン命令の全てを示す。具体的には、上向
き仮想マシン命令"Add"などが該当する。なお、各状態
の右下に記された式は、その状態に属する仮想マシン命
令によるTOS変数１２１とSOS変数１２２の変化を示し、
Xはオペランドを意味する。

【００７７】また、図９において、遷移矢印線の種別
は、遷移元の状態に属する仮想マシン命令に必要なオペ
レーションのうち、遷移先に依存することなく先行して
行うことが可能な処理の内容を示す。従って、各状態か
ら出ていく遷移矢印線の種別は全て同一である。例え
ば、状態"2,-1(D)"からの遷移先としては、"2,-1(U)","
2,-1(D)","1,0(U)","1,0(D)","1,-1(U)","1,-1(D)"の６
種類が考えられるが、いずれに遷移する場合であって
も、その遷移矢印線の種別が示す処理"Pop SOS"、即
ち、メモリスタック１２３の最上位の値をSOS変数１２
２にポップすることが可能であることが分かる。なお、
無条件分岐命令"Br"及び終了命令"Stop"は、TOS変数１
２１に対して空の演算を行う命令"1,0(U)"（又は"1,0
(D)"）としている。

【００７８】このように、図９に示された状態遷移図
は、本仮想マシン１００に係る全ての仮想マシン命令に
ついて先行して行うことが保証された処理内容を示す解
析結果と言える。そして、この解析結果は、対応するマ
イクロプログラムに反映されている。つまり、マイクロ
プログラム記憶部１１１に格納された各マイクロプログ
ラムには、この状態遷移図に示された対応する先行処理
（対応する状態から出ていく遷移矢印線が示す処理）が
組み込まれている。 （仮想マシンの動作）以上のように構成された仮想マシ
ン１００の動作について説明する。

【００７９】図１０は、本仮想マシン１００のデコード
部１０３の動作を示すフローチャートであり、従来技術
における図７６に対応する。これらの図を比較して分か
るように、このデコード部１０３の動作は、従来のデコ
ード部４４０２と基本的な流れは同一であるが、先行命
令情報読込み部１０４が命令読込み部１０５と同期して
先行命令情報格納部１０１から先行命令情報を読み込む
処理（ステップ４９０６）が追加されている点と、テー
ブル検索（ステップ４９０７）における詳細な動作内容
において、従来と異なる。

【００８０】図１１及び図１２は、それぞれ、図１０に
示されたテーブル検索（ステップ４９０７）の詳細を示
すフローチャートの前半部及び後半部であり、従来技術
における図７７に対応する。これらの図を比較して分か
るように、本実施形態におけるテーブル検索は、従来の
ものと基本的な流れは同一であるが、本仮想マシン１０
０の検索部１０６が命令読込み部１０５から送られてく
る仮想マシン命令のオペコードだけでなく先行命令情報
読込み部１０４から送られてくる先行命令情報との組み
合わせを考慮し、それらが一致するデコードテーブル１
０８のエントリに格納されたジャンプアドレス１０８ｃ
とオペランド数１０８ｄを参照してデコーデータを特定
し実行部１１０に出力する処理（ステップ５００３、５
００７）が追加されている点で、従来と異なる。

【００８１】図１３は、図３（ａ）及び（ｂ）に示され
る先行命令情報及び仮想マシン命令が先行命令情報格納
部１０１及び命令格納部１０２に格納されている場合
に、それらに基づいてデコード部１０３が実行部１１０
に順次出力するデコードデータを示し、従来技術におけ
る図８０（ｃ）に対応する。先行命令情報と仮想マシン
命令との組み合わせに対応するマイクロプログラムへの
ジャンプアドレスが出力されていることが分かる。

【００８２】なお、実行部１１０の基本的な動作手順
は、図７９に示された従来技術に係るフローチャートに
示される通りである。つまり、実行部１１０は、ＰＣ１
０７とＳＰ１１２とを初期化しておいた後に（ステップ
４７０２）、デコード部１０３から送られてくるデコー
ドデータを読み込んで（ステップ４７０４）、そのデコ
ードデコードに含まれるジャンプアドレスが示すマイク
ロプログラム記憶部１１１内のマイクロプログラムに分
岐し実行する動作（ステップ４７０５）を繰り返す（ス
テップ４７０３〜４７０４）。

【００８３】図１４（ａ）及び（ｂ）は、それぞれ、図
１３に示されたデコードデータ列に従って実行部１１０
が図３（ｂ）に示された仮想マシンプログラムを実行し
た場合における各仮想マシン命令が実行される前後での
ＰＣ１０７、ＳＰ１１２、TOS変数１２１、SOS変数１２
２及びメモリスタック１２３の一連の変化の前半部と後
半部を示す図であり、従来技術における図８１（ａ）及
び（ｂ）や図８３（ａ）及び（ｂ）に対応する。ここ
で、本図の遷移矢印の中には、対応する先行命令情報
（ＵまたはＤ）と仮想マシン命令との組がそれぞれスラ
ッシュ「／」の左側及び右側に記されている。本図にお
いても、ＰＣが９に達した段階で、計算式"2*(3+4)"の
値が算出されていることが分かる。

【００８４】この図１４（ａ）及び（ｂ）において特徴
的なことは、例えば、仮想マシン命令"U/Push 3"の実行
後において既にSOS変数１２２の値がメモリスタック１
２３の最上位に格納されている点、仮想マシン命令"D/P
ush 4"の実行後においてＳＰ１１２及びメモリスタック
１２３の内容が変化していない点などである。これら
は、上述した解析に基づく先行処理が行われていること
に起因する。

【００８５】図１５〜図１８は、いずれも、本仮想マシ
ン１００が図３（ｂ）に示された仮想マシンプログラム
を実行した場合の実マシン２０１のパイプラインの流
れ、より具体的には、アドレス７の下向き仮想マシン命
令"Add"のマイクロプログラム（図６（ｂ））の後半部
分（図８（ｂ）に示されたジャンプ処理）と、続くアド
レス８の下向き仮想マシン命令"Mult"のマイクロプログ
ラム（図７（ｂ））の前半部分（乗算計算処理）におけ
るパイプラインの流れを示す。但し、図１５〜図１８
は、それぞれ、実マシン２０１が通常マシンであってメ
モリ参照を行ってから１クロック後にその参照値を使用
することができる場合、実マシン２０１がスーパースカ
ラマシンであって同様の場合、実マシン２０１が通常マ
シンであってメモリ参照を行ってから２クロック後にそ
の参照値を使用することができる場合、実マシン２０１
がスーパースカラマシンであって同様の場合におけるパ
イプラインの流れを示し、従来技術における図９３〜図
９６に対応する。

【００８６】図１５と図９３とを比較して分かるよう
に、パイプラインの乱れは、実マシン命令"Jmp"の実行
に起因する１個の命令のキャンセルだけとなり、処理全
体は１１クロックで完了する。つまり、実マシン２０１
が通常マシンであって、かつ、メモリ参照を行ってから
１クロック後にその参照値を使用することができる場合
には、本仮想マシン１００は、実行速度において、従来
の仮想マシンと異ならない。

【００８７】また、図１６と図９４とを比較して分かる
ように、本仮想マシン１００によれば、従来の仮想マシ
ンで生じた第１及び第２の依存関係は吸収され、パイプ
ラインの乱れは、実マシン命令"Jmp"の実行に起因する
１個の命令のキャンセルだけとなり、処理全体は９クロ
ックで完了する。つまり、実マシン２０１がスーパース
カラマシンであって、かつ、メモリ参照を行ってから１
クロック後にその参照値を使用することができる場合、
本仮想マシン１００によって、１１クロック要する従来
の仮想マシンに比べ、実行速度は２２％だけ高速化され
る。

【００８８】これは、下向き仮想マシン命令"Add"のマ
イクロプログラムにおいて、次に実行すべき仮想マシン
命令"Mult"の実行のための先行処理、即ち、メモリスタ
ック１２３からSOS変数１２２へのポップ（Load r4,[r
3]）及びＳＰ１１２のデクリメント（Dec r3）を実行し
ているので、メモリ参照（Load r1,[r2]）から分岐（Jm
p r1）までに充分な時間が確保され、パイプラインの乱
れが吸収されたからである。

【００８９】また、図１７と図９５とを比較して分かる
ように、本仮想マシン１００によれば、同様の理由によ
り、従来の仮想マシンで生じた第１及び第２の依存関係
は吸収されるので、パイプラインの乱れは、実マシン命
令"Jmp"の実行に起因する１個の命令のキャンセルだけ
となり、処理全体は１１クロックで完了する。つまり、
実マシン２０１が通常マシンであって、かつ、メモリ参
照を行ってから２クロック後にその参照値を使用するこ
とができる場合、本仮想マシン１００によって、１３ク
ロック要する従来の仮想マシンに比べ、実行速度は１８
％だけ高速化される。

【００９０】また、図１８と図９６とを比較して分かる
ように、本仮想マシン１００によれば、同様の理由によ
り、従来の仮想マシンで生じた第１の依存関係に基づく
ハザードの数が低減され、かつ、第２の依存関係は吸収
されるので、パイプラインの乱れは、第１の依存関係に
基づく１クロック分のハザードと実マシン命令"Jmp"の
実行に起因する１個の命令のキャンセルだけとなり、処
理全体は１０クロックで完了する。つまり、実マシン２
０１がスーパースカラマシンであって、かつ、メモリ参
照を行ってから２クロック後にその参照値を使用するこ
とができる場合、本仮想マシン１００によって、１３ク
ロック要する従来の仮想マシンに比べ、実行速度は３０
％だけ高速化される。

【００９１】以上のように、本実施形態に係る仮想マシ
ン１００は、個々の仮想マシン命令の実行において、対
応する先行命令情報を参照することで、真のデータ依存
関係をもつ２つの実マシン命令を実行する間に、後続す
る仮想マシン命令の実行において必要とされるスタック
処理を先行して実行する。これによって、真のデータ依
存関係に基づくパイプラインの乱れが抑えられ、実行速
度が向上する。 （仮想マシンコンパイラの構成）次に、上記仮想マシン
１００を対象とする仮想マシンコンパイラについて説明
する。

【００９２】図１９は、上記仮想マシン１００を対象と
する仮想マシンコンパイラ３４００の構成を示す機能ブ
ロック図である。本仮想マシンコンパイラ３４００は、
高級言語で記述されたソースプログラム３４０４を入力
とし、上記仮想マシン１００固有の仮想マシン命令（図
７２に示された仮想マシン命令）からなる命令列３４０
５ａと、それら仮想マシン命令に対応する先行命令情報
の列３４０５ｂとを生成するクロスコンパイラであり、
さらに、命令列変換部３４０２、先行命令情報生成部３
４０１及び関連付け部３４０３から構成される。

【００９３】命令列変換部３４０２は、ネットワークカ
ード２０８やハードディスク２０７等から経路Sを経て
入力されるソースプログラム３４０４を構文解析して言
語変換することによって、上記仮想マシン１００固有の
仮想マシン命令からなる命令列を生成し、その命令列を
経路C1及びC3を介して先行命令情報生成部３４０１及び
関連付け部３４０３に順次出力する。

【００９４】先行命令情報生成部３４０１は、命令列変
換部３４０２から送られてきた個々の仮想マシン命令に
対応する先行命令情報を特定し、経路C2を介して関連付
け部３４０３に順次出力する。なお、命令列変換部３４
０２及び先行命令情報生成部３４０１は、対応する仮想
マシン命令と先行命令情報との組が同期して関連付け部
３４０３に到達するように、それらを出力する際のタイ
ミングを調整している。

【００９５】関連付け部３４０３は、命令列変換部３４
０２から送られてくる仮想マシン命令と先行命令情報生
成部３４０１から送られてくる先行命令情報とを組にし
て関連付けた後に、最終的な出力プログラム３４０５と
して、それぞれを経路D1及びD2を経てメモリ２０２やハ
ードディスク２０７等に出力する。図２０及び図２１
は、経路Sを経て命令列変換部３４０２に入力されるソ
ースプログラム３４０４のデータ構造を説明するための
図であり、それぞれ、ソースプログラム３４０４の命令
列（ここでは、"x:=(1+2)*(3+4)"）に対応する木構造及
びその木構造を構成する各ノードのデータ構造を示す。
各ノードは、ソースプログラム３４０４の命令列を構成
する個々の命令に対応し、その種別を示す命令種別５２
０１、左部分木へのポインタ５２０２及び右部分木への
ポインタ５２０３から構成される。 （仮想マシンコンパイラの動作）次に、以上のように表
現されたソースプログラム３４０４が本仮想マシンコン
パイラ３４００に入力された場合の動作について説明す
る。

【００９６】図２２は、命令列変換部３４０２の動作手
順の概略を示すフローチャートである。命令列変換部３
４０２は、木構造で表現されたソースプログラム３４０
４の命令列を読み込むと（ステップ５４０２）、まず、
その木構造の枝を順次に辿るための計算用スタックを初
期化する（ステップ５４０３）。そして、その木構造に
おけるルートノードへのポインタを変数ptrにセットし
た後に（ステップ５４０４）、その木構造全体に対応す
る仮想マシン命令列、即ち、仮想マシンコードを生成し
（ステップ５４０５）、バイト単位で先行命令情報生成
部３４０１及び関連付け部３４０３に送る。

【００９７】図２３は、図２２におけるステップ５４０
５の詳細を示すフローチャートである。命令列変換部３
４０２は、木構造における左部分木に位置するノードに
対する変換処理（ステップ５６０３〜５６０６）を右部
分木に位置するノードに対する変換処理（ステップ５６
０７〜５６１０）に優先させて、各ノードの命令種別５
２０１を数値又はアドレスとしてそのまま出力していく
か又は対応する仮想マシンコードに変換するかの処理を
繰り返す（ステップ５６１１〜５６１３）。なお、全て
のノードについて処理を繰り返すために、ステップ５６
０５及びＳ５６０９において、この処理（ステップ５６
０１〜５６１４）自体を再帰的に呼び出している。

【００９８】図２４は、図２３におけるステップ５６１
３の詳細を示すフローチャートであり、図２０に示され
るサンプルプログラムに対応するものである。命令列変
換部３４０２は、各ノードの命令種別５２０１の値knd
によって、対応する４種類の仮想マシン命令"Push","Mu
lt","Pop","Add"のいずれかのオペコードを生成してい
く（ステップ５９０１〜５９０９）。

【００９９】図２５は、先行命令情報生成部３４０１の
動作を示すフローチャートである。先行命令情報生成部
３４０１は、命令列変換部３４０２から順次送られてく
る仮想マシンコードをバイト単位で受け取り（ステップ
５５０２）、その２バイト目以降の仮想マシンコードに
ついて、それがオペランドであるか、仮想マシン命令"P
ush"のオペコードであるか、他の仮想マシン命令のオペ
コードであるかを判断し、それぞれに対応する先行命令
情報Nextを関連付け部３４０３に出力していく（ステッ
プ５５０３〜５５０９）。なお、最後に出力する先行命
令情報は、固定的に"U"としている（ステップ５５１
０）。

【０１００】図２６は、関連付け部３４０３の動作を示
すフローチャートである。関連付け部３４０３は、直前
に処理した仮想マシンコードの先行命令情報を記憶する
変数prv及び最終的に生成する先行命令情報及び仮想マ
シンコードのアドレスAddrを初期化した後に（ステップ
６００２）、命令列変換部３４０２から送られてくる仮
想マシンコードが無くなるまで次の処理（ステップ６０
０４〜６０１０）を繰り返す（ステップ６００３）。

【０１０１】つまり、命令列変換部３４０２及び先行命
令情報生成部３４０１からそれぞれ経路C1及びC2を経
て、対応する１バイト分の仮想マシンコード及び先行命
令情報Nextを受け取った後に（ステップ６００４、６０
０５）、その先行命令情報Nextが直前と同一である旨を
示す"X"であるか否か判断することによって（ステップ
６００６）、その仮想マシンコードの先行命令情報now
を決定し（ステップ６００７、６００８）、決定した先
行命令情報nowと上記仮想マシンコードとを対にしてア
ドレスAddrで示されるメモリ２０２等の出力領域におけ
る位置に出力する（ステップ６００９、６０１０）。

【０１０２】このようにして、本仮想マシンコンパイラ
３４００によって、高級言語等で記述されたソースプロ
グラム３４０４から、本実施形態に係る仮想マシン１０
０をターゲットとする仮想マシンプログラム、即ち、図
２に示された仮想マシン１００の先行命令情報格納部１
０１及び命令格納部１０２に格納すべき先行命令情報列
及び仮想マシン命令列の組が生成される。

【０１０３】また、本実施形態に係る仮想マシンコンパ
イラ３４００は、木構造で表現されたソースプログラム
３４０４を入力としたが、本発明はこれに限定されるも
のではなく、Ｃ言語等のプログラミング言語で記述され
たテキストそのものを入力としてもよい。そして、命令
列変換部３４０２が、そのテキストを木構造や３オペラ
ンド方式等による中間コードに変換する前処理を行って
もよい。 （実施形態２）次に、割込み処理に基づく実行効率の低
下を回避した実施形態２に係る仮想マシンについて説明
する。 （仮想マシンの構成）図２７は、本実施形態に係る仮想
マシン３５００の構成を示す機能ブロック図である。本
仮想マシン３５００は、命令格納部４４０１、デコード
部３５０２、割込み制御部３５１０、実行部４４１０及
びスタック４４２０から構成される。

【０１０４】本図と図７１とを比較して分かるように、
本仮想マシン３５００は、従来の仮想マシン４４００と
ほぼ同一の構成要素を備える。同一の構成要素について
は、同一の符号を付し、その説明を省略する。相違する
点は、従来の仮想マシン４４００が備える構成要素に加
えて、さらに、この仮想マシン３５００への割込み要求
に応じた処理を実行制御するための割込み制御部３５１
０を備えること、デコード部３５０２からの制御信号及
びデコードデータは分岐命令検出部３５０５に出力され
ていること、実行部３５１５のマイクロプログラム記憶
部４４１１には割込み処理のための実マシンプログラム
である割込み処理プログラム３５１６が追加して格納さ
れていることである。以下、従来の仮想マシン４４００
と相違する点を中心に説明する。

【０１０５】割込み制御部３５１０は、本仮想マシン３
５００が分岐命令を解読・実行するたびに割込み発生の
有無を検出し、必要な割込み処理を実行部４４１０に行
わせるよう制御するものであり、さらに、分岐命令検出
部３５０５、割り込み命令挿入部３５０６及び割込み状
態格納部３５０７から構成される。分岐命令検出部３５
０５は、検索部４４０５から信号線D1を介して送られて
きたデコードデータが分岐命令"Br","Brz","Brnz","Cal
l","Ret"のいずれかのマイクロプログラムへのジャンプ
アドレスであるか否か判断し、肯定的に判断した場合に
のみ、信号線C2をオンにしてそのデコードデータを割り
込み命令挿入部３５０６に出力し、否定的に判断した場
合には、信号線C2をオフにしたままそのデコードデータ
を割り込み命令挿入部３５０６に出力する。

【０１０６】割込み状態格納部３５０７は、本仮想マシ
ン３５００に対する割込み要求が発生しているか否か及
び発生している場合の割込み種別を特定する状態変数ID
を保持する記憶域であり、物理的には、メモリ２０２や
ネットワークカード２０８内のレジスタ等に割り当てら
れる。割り込み命令挿入部３５０６は、分岐命令検出部
３５０５が分岐命令を検出した旨の通知を信号線C2を介
して受けると、その時点における割込み状態格納部３５
０７の状態変数IDを参照することで、割込みが発生して
いるか検査し、発生している場合に、その分岐命令のデ
コードデータの出力に先立ち、割込み処理を実行させる
ためのデコードデータ、即ち、マイクロプログラム記憶
部４４１１内の割込み処理プログラム３５１６へのジャ
ンプアドレスと上記状態変数IDとを実行部４４１０に出
力する。

【０１０７】割込み処理プログラム３５１６は、割り込
み命令挿入部３５０６から通知された状態変数IDに基づ
くメモリ２０２上のアドレスに格納された割込みベクタ
を読み出し、その割り込みベクタが示すジャンプ先のサ
ブルーチンを処理するという割込み処理を行うための実
マシンプログラムである。 （仮想マシンの動作）以上のように構成された仮想マシ
ン３５００の動作について説明する。

【０１０８】図２８は、デコード部３５０２の動作のう
ち、テーブル検索とデコードデータの出力処理の詳細を
示すフローチャートであり、従来における図７７に対応
する。図７７と異なる点は、デコードデータの出力先の
変更に伴う処理（ステップ６１０８〜６１１１）であ
る。つまり、検索部４４０５は、読込み部４４０３から
送られてきた仮想マシン命令のオペコードに対応するジ
ャンプアドレスをデコードテーブル４４０６から読み出
し終えると（ステップ６１０６）、分岐命令検出部３５
０５に対して、信号線C1をオンにしたまま信号線D1を介
してそのジャンプアドレスをデコードデータとして出力
する（ステップ６１０８〜６１１０）。

【０１０９】図２９は、分岐命令検出部３５０５の動作
を示すフローチャートである。分岐命令検出部３５０５
は、信号線D1を介して入力されたデコードデータを読み
込んで一時記憶した後に（ステップ６２０２、６２０
３）、そのデコードデータddataがマイクロプログラム
へのジャンプアドレスであるか否かを信号線C1の状態に
よって判断する（ステップ６２０４）。

【０１１０】その結果、そのようなジャンプアドレスで
ある場合にはさらに、そのジャンプアドレスが予め内部
に記憶する分岐命令"Br","Brz","Brnz","Call","Ret"の
マイクロプログラムのジャンプアドレスのいずれかと一
致するか否かを判断し（ステップ６２０５）、一致する
ときにのみ信号線C2をオンにして（ステップ６２０
６）、一時記憶していたデコードデータddataを出力す
る（ステップ６２０６〜６２０８）。

【０１１１】一方、他の場合においては（ステップ６２
０４、６２０５）、信号線C2をオフにしたまま、デコー
ドデータddataを出力する（ステップ６２０７、６２０
８）。図３０は、割込み命令挿入部３５０６の動作を示
すフローチャートである。割り込み命令挿入部３５０６
は、信号線D2を介して入力されたデコードデータを読み
込んで一時記憶した後に（ステップ６３０２、６３０
３）、そのデコードデータddata2が分岐命令のマイクロ
プログラムへのジャンプアドレスであるか否か信号線C2
の状態によって判断する（ステップ６３０４）。

【０１１２】その結果、そのようなジャンプアドレスで
ある場合には、割込み状態格納部３５０７に格納された
状態変数IDを読み出し（ステップ６３０５）、その値か
ら割込みが発生しているか否か判断し（ステップ６３０
６）、発生している場合にのみ、予め定められた割込み
処理を実行させるためのデコードデータ（状態変数IDと
割込み処理プログラム３５１６へのジャンプアドレス）
を実行部４４１０に出力した後に（ステップ６３０
７）、一時記憶していた分岐命令のデコードデータddat
a2を実行部４４１０に出力する（ステップ６３０８）。
その結果、実行部３５１５は、分岐命令の実行に先立
ち、状態変数IDに基づく割込み処理プログラム３５１６
を実行する。

【０１１３】一方、信号線D2を介して入力されたデコー
ドデータが分岐命令のマイクロプログラムへのジャンプ
アドレスでないと判断されたり（ステップ６３０４）、
割込みが発生していないと判断された（ステップ６３０
６）場合には、特別な処理を行なうことなく、単に、一
時記憶していた分岐命令のデコードデータddata2を実行
部４４１０に出力する（ステップ６３０８）。

【０１１４】このようにして、本仮想マシン３５００が
１個の分岐命令を解読・実行するたびに、この仮想マシ
ン３５００への割込みが発生しているか否かが検査さ
れ、発生している場合には割込み処理が追加されて実行
される。なお、本実施形態に係る仮想マシン３５００に
よれば、従来の仮想マシン４４００に比べ、１個の分岐
命令につき、割込み処理のための１個の分岐命令が追加
して実行されるので、メモリアクセスの回数が１回分余
計に増える。しかしながら、通常のプログラムでは分岐
命令から次の分岐命令までに平均６個の非分岐命令が存
在するので、このような仮想マシンプログラムにおいて
は、本仮想マシン３５００によって増加するメモリアク
セスの回数は、１命令当たりに換算すれば、わずか０．
２以下である。従って、例えば、本実施形態の割込み処
理機能を実施形態１に係る仮想マシン１００に適用する
ことで、TOS変数によるメモリアクセス回数の削減の効
果を打ち消してしまうことなく、全体として従来よりも
メモリアクセス回数を削減させることができるので、実
行速度の高速化に好適な割込み処理機能付き仮想マシン
が実現される。

【０１１５】以上のように、本実施形態に係る仮想マシ
ン３５００によれば、デコード部３５０２と実行部４４
１０との間に割込み制御部３５１０が設けられ、分岐命
令検出部３５０５によって分岐命令が解読実行される場
合に限定して割込み発生の検出と割込み処理が行なわれ
るので、全ての仮想マシン命令ごとに行われる場合に比
べて実行効率の低下が抑止され、適度な頻度で割込み検
出処理が行なわれる。

【０１１６】なお、本実施形態では、デコード部３５０
２からのデコードデータを監視することで分岐命令の発
生が検出されたが、これをデコード部３５０２に入力さ
れる仮想マシン命令（のオペコード）を監視することで
同一の検出をしてもよい。同様に、デコード部３５０２
からのデコードデータを監視するのではなく、マイクロ
プログラム記憶部４４１１に記憶された分岐命令に対応
するマイクロプログラムの中に、割り込み命令挿入部３
５０６が有する手順を予め追加して記述しておく方法で
あっても同じ結果が得られる。 （実施形態３）次に、実施形態２と別の方法によって割
込み処理に基づく実行効率の低下を回避した実施形態３
に係る仮想マシンについて説明する。 （仮想マシンの構成）図３１は、本実施形態に係る仮想
マシン３６００の構成を示す機能ブロック図である。本
仮想マシン３６００は、命令格納部４４０１、デコード
部３５０２、割込み制御部３６１０、実行部４４１０及
びスタック４４２０から構成される。

【０１１７】本図と図２７とを比較して分かるように、
本仮想マシン３５００は、実施形態２に係る仮想マシン
３５００とほぼ同一の構成要素を備える。相違する点
は、実施形態２における分岐命令検出部３５０５がブロ
ック化部３６０５に置き換えられていること、そのブロ
ック化部３６０５についての接続関係である。以下、実
施形態２に係る仮想マシン３５００と相違する点を中心
に説明する。

【０１１８】ブロック化部３６０５は、本仮想マシン３
６００により解読された仮想マシンコードのブロック
化、即ち、一定個数（例えば、１０バイト）の仮想マシ
ンコードが解読されたか否かを繰り返し検出し、ブロッ
ク化（検出）する度にその旨を割り込み命令挿入部３５
０６に通知する。 （仮想マシンの動作）以上のように構成された仮想マシ
ン３６００の動作について説明する。

【０１１９】図３２は、ブロック化部３６０５の動作を
示すフローチャートである。ブロック化部３６０５は、
信号線D1を介して入力されたデコードデータを読み込ん
で一時記憶した後に（ステップ６４０２、６４０３）、
その時点でのＰＣ４４０４の値を読み出す（ステップ６
４０４）。すなわち、デコード部３５０２から送られて
きたデコードデータがいずれのアドレスに置かれた仮想
マシンコードに対応するものかを参照する。

【０１２０】そして、その値PCを予め記憶する定数bsiz
eで割った余りmを算出し（ステップ６４０５）、その余
りmがゼロであるか否かを判断し（ステップ６４０
６）、ゼロであるときにのみ信号線C2をオンにして（ス
テップ６４０７）、一時記憶していたデコードデータdd
ataを出力する（ステップ６４０７〜６４０９）。一
方、ゼロでない場合には（ステップ６４０６）、信号線
C2をオフにしたまま、デコードデータddataを出力する
（ステップ６４０８、６４０９）。

【０１２１】割り込み命令挿入部３５０６は、実施形態
２の場合と同様にして、信号線C2がオンとなると、割込
み発生の有無を検査し、発生している場合にのみ、割込
み処理を実行させるためのデコードデータ、即ち、マイ
クロプログラム記憶部４４１１内の割込み処理プログラ
ム３５１６へのジャンプアドレスと上記状態変数IDとを
実行部４４１０に出力する。

【０１２２】このようにして、本仮想マシン３６００が
一定個数bsizeの仮想マシンコードが解読される度に、
この仮想マシン３６００への割込みが発生しているか否
かが検査され、発生している場合には割込み処理が追加
されて実行される。つまり、本実施形態に係る仮想マシ
ン３６００によれば、割込み検出処理が実行される頻度
は、定数"bsize"で指定される数の仮想マシンコードに
つき一回に限定される。

【０１２３】従って、実施形態２の場合と同様に、定
数"bsize"を一定値以上とし、本実施形態の割込み処理
機能を実施形態１に係る仮想マシン１００に適用するこ
とで、実施形態１に係る仮想マシン１００におけるTOS
変数によるメモリアクセス回数の削減の効果を打ち消し
てしまうことなく、全体として従来よりもメモリアクセ
ス回数を削減させた高速な割込み処理機能付き仮想マシ
ンが実現される。

【０１２４】なお、本実施形態に係る仮想マシン３６０
０によれば、ブロック化部３６０５はＰＣ４４０４の値
を参照しているが、ＰＣ４４０４自体は実マシン２０１
のレジスタ２番（ｒ２）に割り当てられているので、こ
の参照によってはメモリアクセスの回数が増加すること
はない。また、本実施形態に係る仮想マシン３６００に
よれば、定数"bsize"を変更するだけで割込み検出処理
の実行頻度を調整することが可能となり、メモリアクセ
スの回数を柔軟に制御できる仮想マシンが実現される。

【０１２５】なお、本実施形態のブロック化部３６０５
は、デコード部３５０２から送られてきたデコードデー
タに対応するＰＣ４４０４の値と定数bsizeを比較した
が、これに代えて、内部にカウンタを設けることによっ
て、デコード部３５０２からの信号線C1がオンになった
回数をカウントし、その値と定数bsizeとを比較しても
よい。これによって、一定バイト数の仮想マシンコード
ではなく、一定個数の仮想マシン命令ごとに割込み検出
処理が行なわれることになる。

【０１２６】さらに、本実施形態では、割込み制御部３
６１０が独立してブロック化を行ったが、実行部４４１
０がＰＣ４４０４を参照できることを考慮すれば、マイ
クロプログラム記憶部４４１１の内容として割込み制御
部３６１０の処理手順を予め追加しておく方法であって
も同じ結果が得られる。 （実施形態４）次に、実マシンのアーキテクチャへの非
依存性を高めた実施形態４に係る仮想マシンについて説
明する。 （仮想マシンの構成）図３３は、本実施形態に係る仮想
マシン３７００の構成を示す機能ブロック図である。本
仮想マシン３７００は、命令格納部３７０１、デコード
部４４０２、実行部３７１０及びスタック４４２０から
構成される。

【０１２７】本図と図７１とを比較して分かるように、
本仮想マシン３７００は、従来の仮想マシン４４００と
ほぼ同一の構成要素を備える。相違する点は、命令格納
部３７０１に格納されている内容と、実行部３７１０に
領域判定部３７０４とアドレス変換部３７０５が加えら
れていることと、実マシン関数記憶部３７０６が追加さ
れていることである。以下、従来の仮想マシン４４００
と相違する点を中心に説明する。

【０１２８】実マシン関数記憶部３７０６は、実マシン
命令で記述された関数（以下、「実マシン関数」と呼
ぶ。）の集まり、つまり、仮想マシンプログラムで必要
とされる定型的な処理を行う関数の集合を実行時ライブ
ラリとして予め記憶しており、物理的には、メモリ２０
２に割り当てられている。具体的には、後述する第０〜
（ＲＭmax−ＲＭmin）番までの合計（ＲＭmax−ＲＭmin
＋１）個の実マシン関数を記憶している。

【０１２９】命令格納部３７０１は、実行対象となる仮
想マシンプログラムだけでなく、実マシン関数テーブル
も予め保持している。ここで、実マシン関数テーブルと
は、上記実マシン関数記憶部３７０６に格納された各実
マシン関数それぞれへのポインタ（先頭アドレス）の集
まりである。図３４は、命令格納部３７０１のメモリマ
ップ、即ち、仮想マシン３７００から見たメモリ領域の
用途分割を示す。アドレスＶＭmin〜ＶＭmaxの領域は、
仮想マシンプログラム６５０１、即ち、仮想マシン命令
で記述された関数（仮想マシン関数）の集まりが配置さ
れる領域に割り当てられ、これに続くアドレスＲＭmin
〜ＲＭmaxの領域は、実マシン関数テーブル６５０２が
配置される領域に割り当てられている。なお、実マシン
関数テーブル６５０２の領域は、仮想マシンプログラム
６５０１の領域の直後に置かれている。つまり、アドレ
スＲＭminは、アドレスＶＭmax＋１に等しい。

【０１３０】図３５は、図３４に示された実マシン関数
テーブル６５０２の構造を示す。命令格納部３７０１の
アドレスＲＭmin〜ＲＭmaxの領域には、各番地ごとに、
第０〜（ＲＭmax−ＲＭmin）番の実マシン関数へのポイ
ンタが格納されている。但し、各ポインタは、アドレス
の逆順に対応づけて格納されている。例えば、第０番の
実マシン関数は、アドレスＲＭmaxに置かれた仮想マシ
ン関数が呼び出された場合に実行される関数であり、同
様に、第（ＲＭmax−ＲＭmin）番の実マシン関数は、ア
ドレスＲＭminに置かれた仮想マシン関数が呼び出され
た場合に実行される関数である。

【０１３１】領域判定部３７０４は、デコード部４４０
２から出力されたデコードデータを監視することで、実
行部３７１０による実行対象が関数呼び出し命令"Call"
である場合に、その命令の実行に先立ち、その呼び出し
先が仮想マシンプログラム６５０１内であるか実マシン
関数テーブル６５０２が置かれた領域内であるかを判定
する。

【０１３２】アドレス変換部３７０５は、領域判定部３
７０４によって実行対象の仮想マシン命令が実マシン関
数テーブル６５０２の領域内への関数呼び出し命令"Cal
l"であると判定された場合にのみ、その仮想マシン命
令"Call"の実行に代えて、そのジャンプアドレスに対応
する実マシン関数テーブル６５０２内の関数ポインタが
示す実マシン関数記憶部３７０６内の実マシン関数を直
接実マシン２０１に実行させる。 （仮想マシンの動作）以上のように構成された仮想マシ
ン３７００の動作について説明する。

【０１３３】図３６は、本仮想マシン３７００の実行部
３７１０の動作、特に、デコード部４４０２から関数呼
び出し命令"Call"のデコードデータが送られてきた場合
の領域判定部３７０４とアドレス変換部３７０５の動作
を中心としたフローチャートである。領域判定部３７０
４は、信号線Ｒの状態及び検索部４４０５からのデコー
ドデータを監視することによって、デコード部４４０２
から関数呼び出し命令"Call"のオペランドが送られてき
たことを知ると、その仮想マシン命令の実行に先立ち、
そのオペランドが示す呼び出し先JaddrがアドレスＲＭm
in〜ＲＭmaxの範囲、即ち、実マシン関数テーブル６５
０２が置かれた領域内であるかを判定する（ステップ６
８０２〜６８０４）。

【０１３４】その結果、その呼び出し先Jaddrが領域内
であると判定された場合には、アドレス変換部３７０５
は、上記逆順に基づいて、呼び出し先Jaddrに対応する
実マシン関数テーブル６５０２へのインデックスidxを
算出し（ステップ６８０５）、そのインデックスidxが
示す実マシン関数テーブル６５０２のエントリに格納さ
れたポインタptrを読み出す（ステップ６８０６）。そ
して、実行部３７１０は、元の仮想マシン命令"Call"に
代えて、ポインタptrが示す実マシン関数記憶部３７０
６内の実マシン関数を直接実行する（ステップ６８０
７）。

【０１３５】一方、領域判定部３７０４によって関数呼
び出し命令"Call"の呼び出し先Jaddrが実マシン関数テ
ーブル６５０２の領域外であると判定された場合には、
実行部３７１０は、通常の関数呼び出し処理を続行する
（ステップ６８０８〜６８１０）。つまり、実行部３７
１０は、戻り番地を記憶した後に（ステップ６８０８、
６８０９）、その呼び出し先Jaddrに置かれた仮想マシ
ン関数を実行する（ステップ６８１０）。

【０１３６】このようにして、仮想マシン命令"Call"の
呼び出し先Jaddrが仮想マシンプログラム６５０１の領
域に属する場合には、そのまま仮想マシン関数が呼び出
され、一方、実マシン関数テーブル６５０２の領域に属
する場合には、対応する実マシン関数が実行される。こ
こで、図３４に示されたメモリマップから分かるよう
に、関数呼び出し命令"Call"に対して仮想マシン関数を
実行させるか実マシン関数を実行させるかは、２つの領
域６５０１、６５０２を区切る境界線を移動させること
によって容易に変更することができる。例えば、境界線
となるアドレスＶＭmaxを下げた場合には、これに伴っ
てアドレスＲＭminも下がるので、たとえ同一アドレスJ
addrへの関数呼び出し命令"Call"であっても、それまで
の仮想マシン関数の実行に代えて実マシン関数を実行さ
せることが可能となる。同様に、境界線のアドレスＶＭ
maxを上げた場合には、それまでの実マシン関数の実行
に代えて仮想マシン関数を実行させることが可能とな
る。

【０１３７】以上のように、本実施形態に係る仮想マシ
ン３７００によれば、わずか１つのパラメータＶＭmax
の値を変更することによって、仮想マシン関数への呼び
出しをそのまま実行させたり実マシン関数に置き換えて
実行させたりする制御が可能となる。従って、本仮想マ
シン３７００は、複数の異なる種別の実マシンやコンピ
ュータ環境の下で動作させる仮想マシンとして好適なア
ーキテクチャを備えていると言える。複数の異なるアー
キテクチャの実マシンやコンピュータそれぞれに応じて
仮想マシンプログラムの一部を実マシン関数に置き換え
ておく場合には、それらアーキテクチャごとに仮想マシ
ン関数として実行させる箇所と実マシン関数として実行
させる箇所とを容易に切り分けられるからである。

【０１３８】これによって、実行速度を低下させること
なく、実マシンのアーキテクチャへの非依存性を高めた
仮想マシンが実現される。なお、本実施形態では、命令
格納部３７０１のアドレスＶＭmin〜ＶＭmaxの領域に
は、仮想マシンプログラム６５０１だけが配置されてい
たが、本発明はこれに限られず、例えば、図３７に示さ
れるように、各アドレスごとのメモリ属性６７０１（Ｖ
又はＲ）と、その属性に対応するデータ（仮想マシンプ
ログラム）又は実マシン関数テーブルへのインデックス
を格納してもよい。これによって、境界線ＶＭmaxを移
動させることなく、同一アドレスへの仮想マシン関数の
呼び出しに対してそのまま仮想マシン関数として実行さ
せるか実マシン関数を直接実行させるかの切り替えが可
能となる。 （実施形態５）次に、仮想マシンプログラムのキャッシ
ュブロック化やその場式コンパイラのコンパイル時間が
短縮化される実施形態５に係る仮想マシンシステムにつ
いて説明する。 （仮想マシンの構成）図３８は、本実施形態に係る仮想
マシン３８００の構成を示す機能ブロック図である。本
仮想マシン３８００は、命令格納部３８０１、デコード
部３８０２、実行部３８１０及びスタック４４２０から
構成される。

【０１３９】本図と図７１とを比較して分かるように、
本仮想マシン３８００は、従来の仮想マシン４４００と
ほぼ同一の構成要素を備える。相違する点は、命令格納
部３８０１に格納されている内容と、ＰＣ３８０４の構
成と、実行部３８１０に分岐先変換部３８１１が追加さ
れていることである。以下、従来の仮想マシン４４００
と相違する点を中心に説明する。

【０１４０】命令格納部３８０１は、実行対象となる仮
想マシンプログラムを命令ブロックと呼ばれる単位に区
分して記憶しているものであり、各命令ブロックを記憶
する複数の命令ブロック格納領域３８５２ａ〜３８５２
ｄからなる。ここで、命令ブロックとは、本仮想マシン
プログラムを基本ブロックに分割し、得られた基本ブロ
ックそれぞれにユニークな識別子を付与し、それら基本
ブロックを論理的に接続するための分岐命令を後続位置
に追加したものをいい、後述する本仮想マシン３８００
固有のコンパイラによって生成される。なお、基本ブロ
ックとは、先頭に配置された命令をそのブロックへの唯
一の入口とし、最後部に配置された命令をそのブロック
からの唯一の出口とする命令列をいう。また、本実施形
態では、識別子は、命令ブロック格納領域における各命
令ブロックの先頭位置を特定するアドレス情報からな
る。

【０１４１】命令ブロック格納領域３８５２ａ〜３８５
２ｄそれぞれは、各命令ブロックの識別子を格納してい
る識別子格納領域３８５３ａと、各命令ブロックに属す
る仮想マシン命令のうち分岐命令を除くもの（以下、
「非分岐命令」と呼ぶ。）だけを格納している非分岐命
令格納領域３８５４ａと、その分岐命令だけを格納して
いる分岐命令格納領域３８５５ａとからなる。

【０１４２】図３９は、命令格納部３８０１に格納され
ている仮想マシンプログラムの格納状態の例を示す図で
あり、図９７に示されたサンプル仮想マシンプログラム
が格納されている場合に相当する。本図に示されるよう
に、上記仮想マシンプログラムは５個の命令ブロック３
８５２ａ〜３８５２ｄに分割され、各命令ブロック３８
５２ａ〜３８５２ｄは、その命令ブロックの識別子３８
５３ａ〜３８５３ｄと、各命令ブロックに属する基本ブ
ロックの非分岐命令だけからなる部分３８５４ａ〜３８
５４ｄと、その基本ブロックの最後部に配置された分岐
命令及び次の命令ブロックに接続するための分岐命令と
からなる部分３８５５ａ〜３８５５ｄとから構成され
る。

【０１４３】なお、図３９及び図９７それぞれに示され
た仮想マシンプログラムは、図７２に示された各仮想マ
シン命令の意味から明らかなように、それらプログラム
の制御フローは図４０に示される通りであり、実質的に
同一の処理内容を行うことは明らかである。ＰＣ３８０
４は、さらに、識別子セグメントレジスタ３８０４ａと
オフセットカウンタ３８０４ｂとから構成される。識別
子セグメントレジスタ３８０４ａは、次に読み出すべき
命令格納部３８０１中の仮想マシンコードが属する命令
ブロックの識別子に相当するセグメントアドレス（以
下、「識別子セグメント」と呼ぶ。）を保持し、オフセ
ットカウンタ３８０４ｂは、その仮想マシンコードの命
令ブロックにおけるオフセットを保持している。

【０１４４】なお、本仮想マシン３８００は、図４１に
示されるように、１６ビットによるアドレシングを行
い、その上位８ビットを識別子セグメント、下位８ビッ
トをオフセットとしている。つまり、識別子セグメント
レジスタ３８０４ａには８ビットの識別子セグメントが
格納され、オフセットカウンタ３８０４ｂには８ビット
のオフセットが格納され、これらが連結された１６ビッ
トのアドレスによって、命令格納部３８０１中の１個の
仮想マシンコードが特定される。

【０１４５】分岐先変換部３８１１は、実行部３８１０
において分岐命令を実行する場合に、その分岐命令のオ
ペランド、即ち、分岐先となる命令ブロックの識別子
を、識別子セグメントとオフセットとの組み合わせに変
換し、それぞれの値をＰＣ３８０４に格納することで更
新する。 （仮想マシンの動作）以上のように構成された仮想マシ
ン３８００の動作について説明する。

【０１４６】デコード部３８０２及び実行部３８１０
は、従来の仮想マシン４４００とほぼ同様の動作をす
る。異なる点は、通常の順次実行においては、実行部３
８１０によってＰＣ３８０４のオフセットカウンタ３８
０４ｂだけがインクリメントされる点と、分岐命令の実
行においては、分岐先変換部３８１１によってＰＣ３８
０４の識別子セグメントレジスタ３８０４ａとオフセッ
トカウンタ３８０４ｂが更新される点である。

【０１４７】図４２は、実行部３８１０における分岐先
変換部３８１１の動作を示すフローチャートである。分
岐先変換部３８１１は、デコード部３８０２から送られ
たきた分岐命令のオペランド、即ち、８ビットで表現さ
れた命令ブロックの識別子Jaddrを獲得すると（ステッ
プ８１０２）、それを分岐先の識別子セグメントとする
と共にオフセットをゼロとして１６ビットの物理アドレ
スを生成し、それぞれでＰＣ３８０４の識別子セグメン
トレジスタ３８０４ａ及びオフセットカウンタ３８０４
ｂを更新する（ステップ８１０３）。

【０１４８】図４３は、図３９に示された仮想マシンプ
ログラムにおける論理的なアドレスと識別子とを物理的
なアドレスに置き換えたものであり、分岐先変換部３８
１１によるアドレス変換の結果を示す。例えば、図３９
における識別子番号１の命令ブロックにおける分岐命
令"Brz"のオペランド"x03"は、分岐先変換部３８１１に
よって識別子番号３の命令ブロックの先頭への物理的な
番地"x0300"に変換される。

【０１４９】以上のようにして、実行部３８１０は、分
岐命令を実行するごとに、そのオペランドで指定された
命令ブロックの先頭に分岐する制御を行う。このように
して、本仮想マシン３８００は、命令ブロックに分割さ
れて格納されている仮想マシンプログラムに対して、命
令ブロックに分割されなかった場合と実質的に同じ処理
手順により、解読・実行を行う。 （仮想マシンコンパイラの構成）次に、本仮想マシン３
８００を対象とする仮想マシンコンパイラについて説明
する。

【０１５０】図４４は、実施形態５に係る仮想マシンコ
ンパイラ７６６０の構成示すブロック図である。本仮想
マシンコンパイラ７６６０は、Ｃ言語等の高級言語で記
述されたソースプログラム７６５０を入力とし、これを
上記仮想マシン３８００の命令格納部３８０１に格納す
るのに適した形式、つまり、命令ブロック集合７６５１
に変換するコンパイラであり、中間命令列変換部７６６
１、生成部７６６２及びブロック化部７６６３から構成
される。

【０１５１】中間命令列変換部７６６１は、入力された
ソースプログラムを構文解析した後に最適化のために一
時的な中間コードに展開し、生成部７６６２は、中間命
令列変換部７６６１により展開された中間コードを、例
えば図９７に示されるような仮想マシンプログラム７６
６４のコードに変換する。これら中間命令列変換部７６
６１及び生成部７６６２は、従来の一般的な仮想（又は
実マシン）コンパイラが有する機能と異ならない。

【０１５２】ブロック化部７６６３は、生成部７６６２
から生成された仮想マシンプログラム７６６４を上記命
令格納部３８０１に格納可能な命令ブロックの集まりに
変換するものであり、その際の主な処理は、基本ブロッ
クへの分割と、その分割に伴うアドレス解決である。こ
こで、アドレス解決とは、仮想マシンプログラム７６６
４中の分岐命令で用いられていた分岐先を命令ブロック
の識別子IDに置き換える処理である。

【０１５３】そして、このブロック化部７６６３は、そ
のアドレス解決のために、一時的な変数テーブルとし
て、分岐先変更テーブル７６６３ａを作成し用いる。図
４５は、分岐先変更テーブル７６６３ａの構造を示す図
である。本テーブルの各行（エントリ）は、生成される
個々の命令ブロック及びブロック化部７６６３に入力さ
れた仮想マシンプログラム７６６４中の個々の分岐命令
それぞれに対応して作成されるものである。各エントリ
において、「コード位置」は、当該命令ブロックの先頭
命令又は当該分岐命令の仮想マシンプログラム７６６４
上でのアドレス、「登録フラグ」は、当該分岐命令につ
いてのアドレス解決が終了したか否かのフラグ、「参照
位置識別子」及び「参照位置offset」は、当該命令ブロ
ックに分岐する分岐命令又は当該分岐命令が置かれてい
る命令ブロックの識別子及びオフセットを示す。 （仮想マシンコンパイラの動作）図４６は、本仮想マシ
ンコンパイラ７６６０の特徴的な処理、即ち、ブロック
化部７６６３の動作を示すフローチャートである。ま
ず、ブロック化部７６６３は、命令ブロック集合７６５
１として生成する命令ブロックの識別子IDと、各命令ブ
ロックにおける相対的な命令格納位置を示すポインタof
fsetと、仮想マシンプログラム７６６４から順次に読み
出す１バイトの仮想マシンコードVCの位置を示すカウン
タPCと、分岐先アドレスを変更するための分岐箇所の個
数を示すカウンタRcountとを初期化する（ステップ７６
０２〜７６０３）。

【０１５４】ブロック化部７６６３は、基本的には、カ
ウンタPCをインクリメントしながら仮想マシンプログラ
ム７６６４から１バイトずつ仮想マシンコードVCを読み
出し、その仮想マシンコードVCが属すべき命令ブロック
の識別子ID及びその命令ブロック中での相対位置である
ポインタoffsetと共に、命令ブロック集合７６５１とし
て出力する（ステップ７６０４〜７６１１）。

【０１５５】このとき、仮想マシンコードVCが基本ブロ
ックの先頭であるか否かの判断（ステップ７６０７）
と、分岐命令であるか否かの判断を行い（ステップ７６
０８）、それそれ肯定的に判断された場合には、対応す
る特別な処理（ステップ７７０１〜７７０４及びステッ
プ７６０９）を行う。図４７は、図４６におけるステッ
プ７６０７、即ち、仮想マシンコードVCが基本ブロック
の先頭とすべきものか否かの判断処理の詳細を示す。つ
まり、仮想マシンコードVCが分岐先の命令及び分岐命令
の直後に配置された命令のいずれかに該当する場合に
は、その仮想マシンコードVCは基本ブロックの先頭と判
断する（ステップ７３０２〜７３０６）。

【０１５６】図４６に示されるように、仮想マシンコー
ドVCが基本ブロックの先頭であると判断すると、新たな
命令ブロックを生成するために識別子IDを更新すると共
に（ステップ７７０１）、直前の命令ブロック（識別子
ID)の最後部と次の命令ブロック（識別子NID）の先頭と
を接続するための無条件分岐命令を生成する（ステップ
７７０２）。そして、この新たな命令ブロックに属する
仮想マシンコードを生成するための準備をした後に（ス
テップ７７０３）、この新たな識別子NIDの付与に伴う
アドレス解決を行う（ステップ７７０４）。

【０１５７】また、ステップ７６０８において、仮想マ
シンコードVCが分岐命令であると判断した場合には、そ
の分岐先を適切に変更するためのアドレス解決を行う
（ステップ７６０９）。このブロック化部７６６３によ
る分割処理と新たな分岐命令の追加処理などによって、
元の仮想マシンプログラム７６６４における各仮想マシ
ン命令の配置位置が変動するからである。

【０１５８】図４８は、図４６におけるステップ７７０
４、即ち、新たな命令ブロックの識別子NIDの付与に伴
うアドレス解決の詳細を示す。ここでは、ブロック化部
７６６３は、この新たな命令ブロックの識別子NIDの付
与に伴って初めてアドレス解決が可能な分岐命令が発見
された場合には、そのアドレス解決を行い（ステップ７
９０５〜７９１０）、そうでない場合には、以降の処理
においてこの命令ブロックに分岐する分岐命令のアドレ
ス解決を行うために、分岐先変更テーブル７６６３ａへ
の追加登録をする（ステップ７９１３、７９１４）。

【０１５９】図４９は、図４６におけるステップ７６０
９、即ち、仮想マシンプログラム７６６４中の分岐命令
で指定されていた分岐先のアドレス解決の詳細を示す。
ここでは、ブロック化部７６６３は、この分岐命令が前
方への分岐、即ち、分岐先変更テーブル７６６３ａに既
に登録された命令ブロックへの分岐である場合には、そ
の分岐先を命令ブロックの識別子に置き換えることによ
ってアドレス解決を行い（ステップ７８０２〜７８０
９、７８１２）、そうでない場合には、アドレス未解決
として新たなエントリを分岐先変更テーブル７６６３ａ
に追加登録する（ステップ７８１０、７８１１）。

【０１６０】以上のように、仮想マシンコンパイラ７６
６０によって、高級言語で書かれたソースプログラム
は、一旦、図９７に示されるような一般的な仮想マシン
プログラム７６６４に変換された後に、基本ブロックに
分割されて識別子が付与され、さらに、各基本ブロック
を接続するための分岐命令が追加された後に、識別子付
与に伴うアドレス解決が行なわれることで、本実施形態
に係る仮想マシン３８００の実行対象となる命令ブロッ
ク集合７６５１に変換される。 （考察）このように、本実施形態に係る仮想マシン３８
００及び仮想マシンコンパイラ７６６０によって、実行
対象となる仮想マシンプログラムは、図９７に示される
ような従来形式のまま命令格納部３８０１に配置され実
行されるのではなく、基本ブロックに分割された状態で
命令格納部３８０１に配置され実行されることになる
が、そのことの技術的意義について考察する。

【０１６１】まず、その場式コンパイラを採用した場合
のコンパイル時間という観点から考察する。上述したよ
うに、従来のその場式コンパイラによれば、仮想マシン
プログラムにおける各分岐先について、その位置が一定
の制限を違反していないかどうかの解析が必要とされ、
違反している場合には、その分岐先を移動させる等の処
理が必要とされた。ところが、本仮想マシンシステムに
よれば、いずれの分岐先も、必ず、各命令ブロックの先
頭であることが保証されている。従って、従来において
必要とされた、分岐先についての上記処理のほとんどは
不要となる。

【０１６２】また、従来のその場式コンパイラによれ
ば、遅延分岐等のために、分岐命令の後続位置に配置す
る命令、即ち、分岐の正否の影響を受けない命令を特定
する等の処理が必要とされた。ところが、本仮想マシン
システムによれば、命令格納部３８０１に格納された仮
想マシンプログラムは、各命令ブロック中において非分
岐命令格納領域と分岐命令格納領域とに分けられてお
り、さらに、分岐命令格納領域においては１個の分岐命
令のあとには高々１個の分岐命令だけが後続することが
保証されている。従って、従来において必要とされた、
遅延分岐等についての上記処理のほとんどは不要とな
る。

【０１６３】次に、仮想マシンのキャッシュ機構への対
応化という観点から考察する。従来のようなキャッシュ
機構への対応化によれば、仮想マシンプログラムをキャ
ッシュブロックに分割する際に、プログラムカウンタを
変更する全ての仮想マシン命令についてキャッシュブロ
ックの境界をまたいで変更していないか判断する必要が
あった。ところが、本仮想マシンシステムによれば、命
令格納部３８０１に格納された仮想マシンプログラムを
命令ブロック単位でキャッシュさせるならば、キャッシ
ュの境界をまたいでプログラムカウンタを変更する仮想
マシン命令は、分岐命令格納領域３８５５ａに属する分
岐命令だけとなる。

【０１６４】図５０は、本実施形態に係る仮想マシン３
８００において、命令ブロック単位でキャッシュさせた
場合のＰＣ３８０４、命令ブロック格納領域３８５２ａ
〜３８５２ｄ及びキャッシュテーブル８４０４の関係を
示す図であり、従来における図１０２に対応する。従来
では、１０番地分の命令列６９０３がキャッシュブロッ
クとして命令キャッシュ６９０２に置かれたが、本仮想
マシン３８００の場合には、命令ブロック３８５２ａ〜
３８５２ｄの単位で命令キャッシュ８４０２に配置さ
れ、それらの識別子がキャッシュテーブル８４０４で管
理される様子が示されている。

【０１６５】図５１は、本実施形態に係る仮想マシン３
８００において、命令ブロック単位でキャッシュさせた
場合の実行部３８１０による分岐命令の実行処理を示す
フローチャートであり、キャッシュ機構に対応させてい
ない場合の図４２に対応する。これらを比較して分かる
ように、本仮想マシン３８００をキャッシュ機構に対応
した仮想マシンとするには、実行部３８１０が、キャッ
シュテーブル８４０４内の識別子を参照することで命令
ブロック単位でキャッシュヒットの有無を判断し（ステ
ップ８５０４）、ミスヒット時には命令キャッシュ８４
０２への読込みを行えばよい（ステップ８５０５）。

【０１６６】このように、命令ブロック単位で仮想マシ
ンプログラムをキャッシュすることにより、従来におい
て必要とされたキャッシュブロックの境界に伴う判断処
理などが不要になる。そして、ミスヒットに伴うキャッ
シュへの読込みが発生した場合であっても、もともとの
仮想マシンプログラムが予め命令ブロック単位で分割格
納されているので、読込み時の負荷も削減される。

【０１６７】以上のように、本実施形態に係る仮想マシ
ンシステムでは、ソースプログラムは一般的な仮想マシ
ンプログラムに変換された後にさらに基本ブロックを単
位とする命令ブロックに分割されて命令格納部３８０１
に格納され、全ての分岐命令の分岐先は命令ブロックの
識別子にて指定されている。これにより、その場式コン
パイラでの分岐先命令のアドレス解析処理は単純化さ
れ、コンパイル時間が短縮される。また命令キャッシン
グを命令ブロック単位で行うことで、キャッシュ境界に
伴う判定処理は簡略化され、仮想マシンにキャッシュを
導入した場合の実行効率の低下は、従来に比較して抑え
られる。

【０１６８】なお、本実施形態の仮想マシンコンパイラ
７６６０は、中間命令列変換部７６６１及び生成部７６
６２を備えたが、これらに代えて、ソースプログラムか
ら仮想マシンプログラムを生成する一般的なコンパイラ
を採用してもよいことは言うまでもない。 （実施形態６）次に、上記実施形態５に係る仮想マシン
における解読処理の高速化を図った実施形態６に係る仮
想マシンについて説明する。 （仮想マシンの構成）図５２は、本実施形態に係る仮想
マシン３９００の構成を示す機能ブロック図である。本
仮想マシン３９００は、命令格納部３９０１、デコード
部３９０２、実行部３８１０及びスタック４４２０から
構成される。

【０１６９】本図と図３８とを比較して分かるように、
本仮想マシン３９００は、実施形態５に係る仮想マシン
３８００とほぼ同一の構成要素を備える。相違する点
は、命令格納部３９０１に格納されている内容と、デコ
ード部３９０２にカレントフラグ記憶部３９０７が追加
されていること、命令読込み部３９０３の機能と、実行
部３９１０にカレントフラグ読出制御部３９１２が追加
されていることである。以下、実施形態５に係る仮想マ
シン３８００と相違する点を中心に説明する。

【０１７０】命令格納部３９０１は、実施形態５の命令
格納部３８０１と比較し、予め、実行対象となる仮想マ
シンプログラムを複数の命令ブロック３９５２ａ〜３９
５２ｄの単位で記憶している点において共通するが、各
命令ブロック格納領域３９５２ａ〜３９５２ｄには、当
該命令ブロックの非分岐命令格納領域及び分岐命令格納
領域（これらを併せて「仮想マシンコード領域」と呼
ぶ。）に格納されている全ての仮想マシンコードに対応
するデコードデータ列（以下、「デコード命令列」と呼
ぶ。）を格納するためのデコード命令列格納領域３９５
６ａ〜３９５６ｄが設けられている点において異なる。

【０１７１】図５３（ａ）〜（ｃ）は、命令格納部３９
０１に格納されている仮想マシンプログラムの格納状態
の例を示す図であり、図９７に示されたサンプル仮想マ
シンプログラムが格納されている場合に相当する。本図
に示されるように、各命令ブロック格納領域３９５２ａ
〜３９５２ｃに設けられたデコード命令列格納領域３９
５６ａ〜３９５６ｃは、さらに、上記デコード命令列を
格納するための実マシンコード領域８６０７ａ〜８６０
７ｃと、当該実マシンコード領域８６０７ａ〜８６０７
ｃにデコード命令列が格納されているか否かを示すフラ
グを格納するフラグ領域８６０５ａ〜８６０５ｃとから
構成される。例えば、図５３（ｂ）に示された命令ブロ
ック格納領域３９５２ｂは、実マシンコード領域８６０
７ｂにデコード命令列が存在しないので、その旨（空）
のフラグがフラグ領域８６０５ｂに格納され、一方、図
５３（ｃ）に示された命令ブロック格納領域３９５２ｃ
は、実マシンコード領域８６０７ｃにデコード命令列が
存在するので、その旨（あり）のフラグがフラグ領域８
６０５ｃに格納されている。

【０１７２】なお、各実マシンコード領域に格納すべき
デコード命令列は、例えば、実施形態５に係る仮想マシ
ン３８００を用いることによって予め得ることができ
る。このデコード命令列は、各命令ブロックの仮想マシ
ンプログラムを実施形態５に係る仮想マシン３８００が
実行した場合に、そのデコード部３８０２が実行部３８
１０に出力するデコードデータ列に等しいからである。

【０１７３】また、各命令ブロックにおいて、仮想マシ
ンコード領域３９５４ａ〜３９５４ｄ、３９５５ａ〜３
９５５ｄに置かれている個々の仮想マシン命令と、実マ
シンコード領域８６０７ａ〜８６０７ｄに置かれている
対応するデコードデータとは、一定のオフセットだけ離
れたアドレスの位置に配置されている。カレントフラグ
記憶部３９０７は、本仮想マシン３９００の実行対象と
なっている命令格納部３９０１中の命令ブロックのフラ
グ領域に格納されているフラグをカレントフラグとして
保持するための一時的な記憶領域である。

【０１７４】命令読込み部３９０３は、カレントフラグ
記憶部３９０７に記憶されたフラグの値に基づいて、命
令格納部３９０１から仮想マシン命令又はデコードデー
タを読み出し、それぞれ、検索部４４０５又は実行部３
９１０に出力する。つまり、デコードデータを読み込ん
だ場合には、検索部４４０５をバイパスして直接実行部
３９１０にデコードデータを渡す。

【０１７５】カレントフラグ読出制御部３９１２は、デ
コード部３９０２から送られてくるデコードデータが分
岐命令に相当するか監視し、分岐命令の場合には、その
分岐命令の実行直後に、デコード部３９０２を制御する
ことにより、その分岐先の命令ブロックのフラグ領域に
格納されたフラグを読み出してカレントフラグ記憶部３
９０７に格納させる。 （仮想マシンの動作）以上のように構成された仮想マシ
ン３９００の動作について説明する。

【０１７６】図５４は、デコード部３９０２の動作を示
すフローチャートである。デコード部３９０２の命令読
込み部３９０３は、信号線Ｒを介して実行部３９１０か
ら次の仮想マシン命令を読み込む旨の通知を受けると
（ステップ８７０２、８７０３）、カレントフラグ記憶
部３９０７に記憶されたフラグを読み出して、その内容
を判断する（ステップ８７０４）。

【０１７７】その結果、デコード命令列が存在しないと
判断した場合には、命令読込み部３９０３は、実施形態
５の場合と同様の動作、即ち、ＰＣ３８０４に格納され
た仮想マシンコード領域上のアドレスに従って非分岐命
令格納領域又は分岐命令格納領域に格納された仮想マシ
ンコードを読み出し、検索部４４０５に渡す（ステップ
８７０５、８７０６）。そして、検索部４４０５は、デ
コードテーブル４４０６を検索することでジャンプアド
レスを特定し、デコードデータとして実行部３９１０に
出力した後に（ステップ８７０７）、その旨を信号線Ｒ
で通知する（ステップ８７１１）。

【０１７８】一方、上記カレントフラグによってデコー
ド命令列が存在すると判断した場合には、命令読込み部
３９０３は、ＰＣ３８０４に格納された仮想マシンコー
ド領域上のアドレスに一定のオフセットを加算すること
で実マシンコード領域８６０７ａ〜８６０７ｄ上のアド
レスを算出した後に（ステップ８７０８）、そのアドレ
スに従ってデコードデータを読み出し（ステップ８７０
９）、それを直接実行部３９１０に出力する（ステップ
８７１０）。

【０１７９】図５５は、実行部３９１０の動作を示すフ
ローチャートである。本図と図７９と比較して分かるよ
うに、基本的な流れは従来と同じである。つまり、ＰＣ
３８０４やＳＰ４４１２を初期化した後に（ステップ８
８０２）、デコード部３９０２から送られてくるデコー
ドデータに基づいてマイクロプログラム記憶部４４１１
内のマイクロプログラムを実行する（ステップ８８０４
〜８８０８）。

【０１８０】異なる点は、カレントフラグ記憶部３９０
７についての処理（ステップ８８０３）が追加されてい
ることである。つまり、実行部３９１０は、動作の開始
にあたって、デコード命令列が存在しない旨のフラグを
初期値としてカレントフラグ記憶部３９０７に格納して
おく（ステップ８８０３）。図５６は、実行部３９１０
が分岐命令を実行した場合のデコード部３９０２に対す
る制御を示すフローチャートである。本図と図４２とを
比較して分かるように、実行部３９１０が分岐命令を実
行する場合においては、分岐先変換部３８１１は、分岐
命令のオペランドを分岐先と命令ブロックの識別子セグ
メントとオフセットに変換し、それぞれＰＣ３８０４の
識別子セグメントレジスタ３８０４ａとオフセットカウ
ンタ３８０４ｂに格納するが（ステップ８９０２、８９
０４）、この処理は実施形態５の場合と同じである。

【０１８１】異なる点は、カレントフラグ記憶部３９０
７についての処理（ステップ８９０４）が追加されてい
ることである。つまり、分岐先変換部３８１１によって
ＰＣ３８０４が更新された後に（ステップ８９０２、８
９０４）、カレントフラグ読出制御部３９１２は、命令
読込み部３９０３を制御することによって、識別子セグ
メントレジスタ３８０４ａに格納された識別子セグメン
トが示す命令ブロックのフラグ領域の値を読み出し、カ
レントフラグ記憶部３９０７に格納させる（ステップ８
９０４）。これによって、新たな命令ブロックに分岐す
る度に、カレントフラグ記憶部３９０７の内容は更新さ
れ、これから実行する命令ブロックの実マシンコード領
域にデコード命令列が格納されているか否かを示すフラ
グがカレントフラグ記憶部３９０７にセットされる。

【０１８２】以上のように、本実施形態に係る仮想マシ
ン３９００によれば、命令格納部３９０１には、実行対
象となる仮想マシンプログラムが基本ブロックを単位と
する命令ブロックに分割されて格納されており、さら
に、各命令ブロックには仮想マシン命令だけでなく、そ
れら仮想マシン命令に対応するデコードデータも配置さ
れる。そして、デコード部３９０２は、各命令ブロック
のフラグ領域を参照することで、デコードデータが置か
れた命令ブロックについては、単にそれらデコードデー
タを読み出して実行部３９１０に渡すだけで足り、検索
部４４０５によるデコードテーブル４４０６の検索処理
は省略される。これにより、実施形態５に係る仮想マシ
ン３８００と同等の効果が得られることに加え、予めデ
コード命令列が配置された命令ブロックについての実行
時間は短縮される。

【０１８３】なお、本実施形態では、各命令ブロックに
おける仮想マシンコード領域と実マシンコード領域と
は、そのアドレスが一定のオフセットだけ離れていると
いう位置関係にあったが、例えば、デコード命令列格納
領域の先頭位置を特定するオフセットアドレスを各命令
ブロック中に配置しておくことで、これら位置関係によ
る制約を不要とすることができる。その場合には、新た
な命令ブロックに分岐する度に、その命令ブロックのフ
ラグと共に、そのオフセットアドレスを読み出すこと
で、カレントフラグに応じた仮想マシンコード領域及び
実マシンコード領域それぞれに適したアドレスをＰＣ３
８０４にセットすることができる。 （実施形態７）次に、上記実施形態６に係る仮想マシン
におけるデコード命令列を動的に生成する実施形態７に
係る仮想マシンについて説明する。 （仮想マシンの構成）図５７は、本実施形態に係る仮想
マシン４０００の構成を示す機能ブロック図である。本
仮想マシン４０００は、命令格納部３９０１、デコード
部４００２、実行部３９１０及びスタック４４２０から
構成される。

【０１８４】本図と図５２とを比較して分かるように、
本仮想マシン４０００は、実施形態６に係る仮想マシン
３９００とほぼ同一の構成要素を備える。相違する点
は、デコード部４００２にデコード命令列書込み部４０
０８が追加されていること、その追加に伴うデコード部
４００２内部の接続変更である。以下、実施形態６に係
る仮想マシン３９００と相違する点を中心に説明する。

【０１８５】デコード命令列書込み部４００８は、本仮
想マシン４０００による実行制御がデコード命令列を持
たない命令ブロックに分岐した場合に、その命令ブロッ
クに対する実行を中断させ、一旦、その命令ブロックに
置かれている仮想マシンプログラム全体を命令読込み部
３９０３及び検索部４４０５によってデコード命令列に
変換させた後に、そのデコード命令列を当該命令ブロッ
クのデコード命令列格納領域に書き込む。そして、書き
込まれたデコード命令列に対して、命令読込み部３９０
３による読込みと実行部３９１０による実行を再開させ
る。

【０１８６】従って、結果的に、命令格納部３９０１か
ら命令読込み部３９０３によって読み出されたデコード
データだけがそのまま実行部３９１０に渡され、検索部
４４０５がデコードテーブル４４０６を検索することに
よって得たデコードデータは直接には実行部３９１０に
渡されない。このことは、実施形態６の場合と相違し、
検索部４４０５からのデコードデータは、実行部３９１
０ではなく、デコード命令列書込み部４００８に送られ
ていることに対応する。 （仮想マシンの動作）以上のように構成された仮想マシ
ン４０００の動作について説明する。

【０１８７】図５８は、本仮想マシン４０００が分岐命
令を実行した場合の本仮想マシン４０００における特徴
的な動作、即ち、デコード命令列書込み部４００８、カ
レントフラグ読出制御部３９１２及び分岐先変換部３８
１１における動作を示すフローチャートである。新たな
命令ブロックへの分岐に際して、分岐先変換部３８１１
がＰＣ３８０４の値を更新し（ステップ９１０２、９１
０３）、カレントフラグ読出制御部３９１２がカレント
フラグ記憶部３９０７の内容を更新する点は、図５６に
示された実施形態６の手順と同じである。異なる点は、
その後に、必要に応じて、デコード命令列書込み部４０
０８によるデコード命令列の生成と命令格納部３９０１
への書き込みが行われることである（ステップ９１０５
〜９１１１）。

【０１８８】具体的には、デコード命令列書込み部４０
０８は、命令読込み部３９０３によって読み出されたフ
ラグを受け取って参照することによって、その命令ブロ
ックには既にデコード命令列が格納されているか否か判
断する（ステップ９１０５）。その結果、デコード命令
列が格納されていると判断した場合には、デコード命令
列書込み部４００８は、特になんの処理も行わない（ス
テップ９１１２）。このときには、その命令ブロックに
格納されているデコード命令列が順次読み出されて実行
部３９１０によって直接に実行されることになる。

【０１８９】一方、デコード命令列が格納されていない
と判断した場合には、デコード命令列書込み部４００８
は、ポインタdPCをインクリメントしながら（ステップ
９１０６〜９１１１）、その命令ブロックに置かれてい
る仮想マシンコードを命令読込み部３９０３によって順
次読み出させ（ステップ９１０８、９１０９）、読み出
された仮想マシンコードを検索部４４０５によって必要
なジャンプアドレス等のデコードデータに変換させた後
に当該命令ブロックのデコード命令列格納領域に書き込
んでいく（ステップ９１１０）。

【０１９０】そして、当該命令ブロックの全ての仮想マ
シンコードについてデコードデータへの変換と書き込み
を終えると（ステップ９１０７）、デコード命令列が存
在する旨のフラグをカレントフラグ記憶部３９０７及び
当該命令ブロックのフラグ領域に書き込むことで、処理
を終える（ステップ９１１２）。これによって、当該命
令ブロックのデコード命令列に対する命令読込み部３９
０３による読込みと実行部３９１０による実行が再開さ
れる。

【０１９１】図５９は、図５８におけるステップ９１１
０、即ち、仮想マシンコードからデコードデータへの変
換と命令格納部３９０１への格納処理の詳細を示すフロ
ーチャートである。本図と図７７とを比較して分かるよ
うに、従来の検索部４４０５による処理に、デコード命
令列書込み部４００８による処理、つまり、デコードテ
ーブル４４０６の検索によって得られたジャンプアドレ
スddや仮想マシン命令のオペランドをデコードデータと
して命令格納部３９０１のデコード命令列格納領域に書
き込む処理（ステップ９２０９、９２１３）が追加され
ていることがわかる。

【０１９２】図６０は、実行部３９１０から見たデコー
ド部４００２の動作を示すフローチャートである。命令
読込み部３９０３は、実行部３９１０との関係において
は、命令格納部３９０１の実マシンコード領域からデコ
ードデータを読み出した場合にだけ、そのデコードデー
タを実行部３９１０に渡すので、デコードデータ専用の
読み出し部として機能していると言える。

【０１９３】以上のように、本実施形態に係る仮想マシ
ン４０００によれば、デコード命令列を持たない命令ブ
ロックに分岐した場合に、一旦、その命令ブロックの仮
想マシンプログラムはデコードデータに変換され、命令
格納部３９０１に書き戻された後に、そのデコードデー
タが直接に実行される。従って、再び、その命令ブロッ
クを実行する場合には、デコードデータを読み出して直
接に実行することができるので、解読のための時間、即
ち、検索部４４０５によるデコードテーブル４４０６の
検索に伴う時間が削減される。特に、ループ処理のよう
に、同一の命令ブロックを繰り返して実行する場合にお
ける実行速度は飛躍的に向上される。 （実施形態８）次に、上記実施形態７に係る仮想マシン
を圧縮符号化された仮想マシンプログラムに対応させた
実施形態８に係る仮想マシンについて説明する。 （仮想マシンの構成）図６１は、本実施形態に係る仮想
マシン４１００の構成を示す機能ブロック図である。本
仮想マシン４１００は、命令格納部４１０１、デコード
部４１０２、実行部３９１０及びスタック４４２０から
構成される。

【０１９４】本図と図５７とを比較して分かるように、
本仮想マシン４１００は、実施形態７に係る仮想マシン
４０００とほぼ同一の構成要素を備える。相違する点
は、命令格納部４１０１に格納されている仮想マシンプ
ログラムのコード形態、命令格納部４１０１に展開情報
格納領域４１５７ａ〜４１５７ｄが設けられているこ
と、デコード部４１０２の命令読込み部４１０３に仮想
マシン命令展開部４１０３ａが追加されていることであ
る。以下、実施形態７に係る仮想マシン４０００と相違
する点を中心に説明する。

【０１９５】命令格納部４１０１の非分岐命令格納領域
４１５４ａ〜４１５４ｄ及び分岐命令格納領域４１５５
ａ〜４１５５ｄ（これら領域を併せて、本実施形態で
は、「圧縮仮想マシンコード領域」と呼ぶ。）は、圧縮
符号化された仮想マシン命令を予め保持している。ま
た、命令格納部４１０１の展開情報格納領域４１５７ａ
〜４１５７ｄは、その命令ブロックに格納された圧縮符
号化された仮想マシン命令を伸長復号化するための復号
化テーブルを予め保持している。

【０１９６】図６２（ａ）は、その復号化テーブルの例
を示す。圧縮されたビット列と、対応する仮想マシン命
令との組が示されている。図６２（ｂ）は、図６２
（ａ）に示された復号化テーブルにおける符号の規則性
を示す図である。ここでは、ハフマン符号化に準じたビ
ット圧縮方法で、オペランドを含む仮想マシン命令の単
位でビット列に圧縮していくものとする。例えば、ビッ
ト列"000"は仮想マシン命令"Push [0]"を意味し、ビッ
ト列"01010"は仮想マシン命令"Push 10"を意味する。

【０１９７】図６３（ａ）〜（ｃ）は、命令格納部４１
０１に格納されている仮想マシンプログラムの格納状態
の例を示す図であり、図９７に示されたサンプル仮想マ
シンプログラムが格納されている場合に相当する。各命
令ブロック格納領域４１５２ａ〜４１５２ｃにおいて、
非分岐命令格納領域４１５４ａ〜４１５４ｃ及び分岐命
令格納領域４１５５ａ〜４１５５ｃからなる各圧縮仮想
マシンコード領域４１６４ａ〜４１６４ｃには、各命令
ブロックの仮想マシンプログラムを圧縮符号化して直列
に接続することによって得られるビット列（以下、「圧
縮ビット列」と呼ぶ。）が予め格納され、各展開情報格
納領域４１５７ａには、当該ビット列を伸長復号化する
ための復号化テーブルが格納されている。なお、図６３
（ｂ）には、デコード命令列を持たない命令ブロック格
納領域４１５２ｂが示され、図６３（ｃ）には、デコー
ド命令列を持つ命令ブロック格納領域４１５２ｃが示さ
れている。 命令読込み部４１０３は、実施形態７の
命令読込み部３９０３が備える機能、即ち、命令格納部
４１０１の圧縮仮想マシンコード領域４１６４ａ〜４１
６４ｄから圧縮ビット列を読み出し、デコード命令列格
納領域４１５６ａ〜４１５６ｄからデコード命令列を読
み出すことに加え、さらに、仮想マシン命令展開部４１
０３ａを備える。

【０１９８】仮想マシン命令展開部４１０３ａは、命令
読込み部４１０３が命令格納部４１０１の圧縮仮想マシ
ンコード領域４１６４ａから圧縮ビット列を１ビットず
つ読み出す度にその命令ブロックの展開情報格納領域４
１５７ａ〜４１５７ｄに格納された復号化テーブルを参
照することで、対応する仮想マシン命令を特定し、特定
した仮想マシン命令を検索部４４０５に渡すという伸長
復号化を繰り返す。 （仮想マシンの動作）以上のように構成された仮想マシ
ン４１００の動作について説明する。

【０１９９】上述したように、本仮想マシン４１００
は、実施形態７に係る仮想マシン４０００が備える機能
を全て含むので、圧縮ビット列の復号処理を除く全体的
な処理は実施形態７と同じであり、図５８に示されるフ
ローチャートの通りである。つまり、本仮想マシン４１
００は、実施形態７に係る仮想マシン４０００と同様
に、デコード命令列を持たない命令ブロックに分岐した
場合には、命令読込み部４１０３及び検索部４４０５に
よって、一旦、その命令ブロックの仮想マシンプログラ
ムをデコードデータに変換し、デコード命令列書込み部
４００８によって命令格納部３９０１に書き戻した後
に、命令読込み部４１０３及び実行部３９１０によって
デコード命令列を直接に実行する。

【０２００】ところが、本実施形態の仮想マシン４１０
０は、圧縮符号化された仮想マシン命令を読み出すの
で、図５８におけるステップ９１０９とステップ９１１
０での詳細な処理が実施形態７と異なる。圧縮ビット列
に適した読み出しを行う必要があること、及び、その復
号化処理を追加する必要があるためである。図６４は、
図５８におけるステップ９１０９及びステップ９１１０
の詳細を示すフローチャートであり、本仮想マシン４１
００のデコード部４１０２の動作を示す。ここで、図６
４におけるステップ９６０２、ステップ９６０３〜９６
１６は、それぞれ、図５８におけるステップ９１０９、
ステップ９１１０に相当する。

【０２０１】本図と実施形態７における図５９とを比較
して分かるように、相違する点は、本実施形態では、直
接に仮想マシンコードを読み出すことに替えて、圧縮ビ
ット列の読み出しと復号化を行っていることと（ステッ
プ９６０２）、その復号化において必要なオペランド
（配列op[i]）が同時に得られるので、命令格納部４１
０１からオペランドだけを読み出すことなくそのオペラ
ンド（配列op[i]）をデコード命令列格納領域４１５６
ａ〜４１５６ｄに書き込んでいること（ステップ９６１
３）である。

【０２０２】図６５は、図６４におけるステップ９６０
２の詳細を示すフローチャートである。命令読込み部４
１０３は、まず、圧縮ビット列の一時的な記憶域（変数
bits）を確保した後に（ステップ９７０２）、ＰＣ３８
０４の値に従って、デコード命令列を持たない命令ブロ
ック格納領域４１５２ａ〜４１５２ｄの圧縮仮想マシン
コード領域４１６４ａ〜４１６４ｄから１ビット分の圧
縮符号を読み出し（ステップ９８０３）、それと既に読
み出した圧縮符号（変数bits）とを連結する（ステップ
９７０４）。

【０２０３】そして、仮想マシン命令展開部４１０３ａ
は、ＰＣ３８０４の値に一定のオフセットを加算するこ
とによって得たアドレスから始まる展開情報格納領域４
１５７ａ〜４１５７ｄの復号化テーブル、即ち、読み出
された圧縮ビット列が置かれていた命令ブロックの復号
化テーブルに登録されている圧縮ビット列それぞれと上
記ステップ９７０４で得られた圧縮符号（変数bits）と
を順次に比較することで、一致する仮想マシン命令を特
定する（ステップ９７０５）。これら読み出し（ステッ
プ９７０３）と検索（ステップ９７０５）は、一致する
仮想マシン命令が見つかるまで繰り返す（ステップ９７
０６）。

【０２０４】一致する仮想マシン命令が見つかると、仮
想マシン命令展開部４１０３ａは、その仮想マシン命令
を展開情報格納領域４１５７ａ〜４１５７ｄから読み出
し（ステップ９７０７）、その仮想マシン命令を、又
は、その仮想マシン命令にオペランドが含まれる場合に
はその仮想マシン命令中のオペコードとオペランド（配
列op[]）とを分離した後に検索部４４０５に出力する
（ステップ９７０８、９７０９）。その後、図６４のス
テップ９６０３〜９６１４に示されるように、検索部４
４０５によって対応するデコードデータに変換され、デ
コード命令列書込み部４００８によって、必要なオペラ
ンド配列op[]と共に当該命令ブロックの実マシンコード
領域に書き込まれる。

【０２０５】以上のように、本実施形態に係る仮想マシ
ン４１００によれば、命令格納部４１０１の各命令ブロ
ックには圧縮符号化された仮想マシンプログラムが置か
れ、本仮想マシン４１００がデコード命令列を持たない
命令ブロックに分岐した場合には、一旦、その命令ブロ
ックに置かれた圧縮符号化された仮想マシンプログラム
が伸長復号化された後に、デコードデータに変換されて
命令格納部３９０１に書き戻され、そのデコードデータ
が直接に実行される。

【０２０６】従って、本仮想マシン４１００によれば、
圧縮ビット列は、常に命令ブロックの先頭、即ち、完全
な１個の仮想マシン命令の先頭から復号されることが保
証される。これによって、分岐命令の実行に伴って１個
の仮想マシン命令の圧縮ビット列の途中から誤って復号
化してしまうことが確実に回避され、圧縮符号化された
仮想マシンプログラムを正しく実行することが可能な仮
想マシンが実現される。

【０２０７】なお、本実施形態では、命令格納部４１０
１の各命令ブロック格納領域４１５２ａ〜４１５２ｄに
はデコード命令列格納領域４１５６ａ〜４１５６ｄが設
けられていたが、圧縮ビット列の途中から誤って復号化
されるとい従来の問題点を回避するだけならば、これら
デコード命令列格納領域４１５６ａ〜４１５６ｄを設け
なくてもよい。

【０２０８】つまり、本実施形態に係る仮想マシン４１
００は、デコード命令列格納領域４１５６ａ〜４１５６
ｄを備えた実施形態７に係る仮想マシン４０００を、圧
縮符号化された仮想マシンプログラムを解読実行するよ
うに対応させたものに相当するが、デコード命令列格納
領域を備えない実施形態５に係る仮想マシン３８００
を、圧縮符号化された仮想マシンプログラムを解読実行
するように対応させものであってもよい。いずれの場合
であっても、圧縮符号化された仮想マシンプログラムは
基本ブロックを単位として格納され、全ての分岐命令が
指定する分岐先は基本ブロックの先頭であることが保証
されているので、圧縮ビット列の途中から誤って復号さ
れてしまうことは回避されるからである。

【０２０９】なお、本実施形態では、圧縮符号化の手法
としてハフマン符号化を用いたが、LZ法等の他の圧縮手
法を用いても、なんら問題がないのは言うまでもない。 （実施形態９）次に、対象とする実マシン固有のジャン
プ先についての境界制限を満足する実マシンコードを高
速に生成する実施形態９に係るその場式コンパイラにつ
いて説明する。 （コンパイラシステムの構成）図６６は、本実施形態に
係るその場式コンパイラ４３００を含むコンパイラシス
テム全体の構成を示す機能ブロック図である。つまり、
本図には、その場式コンパイラ４３００だけでなく、そ
の場式コンパイラ４３００への入力に必要な情報を生成
する仮想マシンコンパイラ４３２０も併せて示されてい
る。

【０２１０】仮想マシンコンパイラ４３２０は、Ｃ言語
等の高級言語で記述されたソースプログラム４３１０を
入力とし、特定の仮想マシンを対象とする仮想マシンコ
ードを生成して経路D1に出力する一般的なコンパイラが
備える言語変換機能に加えて、その場式コンパイラ４３
００で必要とされる特有の情報（ブロック先頭情報）を
生成し経路D2に出力するブロック先頭情報生成部４３２
１ａをも備える。

【０２１１】ブロック先頭情報生成部４３２１ａは、一
般的なコンパイラが備える出力部４３２１、つまり、構
文解析や中間コードへの変換等を経て得られた最終的な
仮想マシンコードを外部に順次出力する出力部４３２１
に付加された機能であり、出力部４３２１から経路D1に
出力される各仮想マシンコードごとに、その仮想マシン
コードが基本ブロックの先頭とすべきものか否か判断
し、その結果を示すブロック先頭情報を経路D2に出力す
る。

【０２１２】その場式コンパイラ４３００は、上記仮想
マシンコンパイラ４３２０が生成した仮想マシンコード
及びブロック先頭情報を入力とし、実マシン命令の分岐
先がアドレス空間の２ワード境界に制限された実マシン
を対象とする実マシン命令列４３１１に変換するコンパ
イラであり、実マシン命令変換部４３０１、分岐位置補
正部４３０２及び実マシンアドレス保持部４３０３とか
ら構成される。

【０２１３】実マシン命令変換部４３０１は、仮想マシ
ンコンパイラ４３２０から経路D1を経て出力された仮想
マシンコードがオペコードの場合には内部の変換テーブ
ルに基づいて対応する実マシンコードに変換し、一方、
その仮想マシンコードがオペランドの場合にはそのま
ま、分岐位置補正部４３０２に出力する。そのとき、実
マシン命令変換部４３０１は、実マシンアドレス保持部
４３０３が保持する実マシンアドレスPCを読み出して、
上記実マシンコードと共に分岐位置補正部４３０２に出
力した後に、その実マシンアドレスPCをインクリメント
しておく。

【０２１４】実マシンアドレス保持部４３０３は、実マ
シン命令変換部４３０１が次に生成する実マシンコード
を配置すべき実マシン空間での相対アドレスPCを保持す
る。分岐位置補正部４３０２は、実マシン命令変換部４
３０１から送られてきた実マシンアドレスPCと仮想マシ
ンコンパイラ４３２０から経路D2を経て出力されたブロ
ック先頭情報とから、基本ブロックの先頭に位置する実
マシン命令が奇数番地、即ち、２ワード境界を違反する
位置に配置されることとなるか否かを判断し、違反する
こととなる場合には、１ワード分のダミー命令、即ち、
無動作の実マシン命令"Nop"を前置させた後に、実マシ
ン命令変換部４３０１から送られてきた実マシンコード
を実マシン命令列４３１１として外部に出力する。これ
は、処理内容を変更することなく、基本ブロックの実質
的な先頭を２ワード境界に配置させるためである。 （コンパイラシステムの動作）以上のように構成された
コンパイラシステムの動作について、一般的なコンパイ
ラと異なる点を中心に説明する。

【０２１５】図６７は、仮想マシンコンパイラ４３２０
のブロック先頭情報生成部４３２１ａの動作を示すフロ
ーチャートである。図４７に示された実施形態５に係る
仮想マシンコンパイラの動作と基本的な流れは同じであ
る。まず、ブロック先頭情報生成部４３２１ａは、出力
部４３２１が出力しようとする仮想マシンコードVCそれ
ぞれについて、基本ブロックの先頭とすべきものかどう
かを判定する（ステップ１０００３、１０００４）。そ
の結果、基本ブロックの先頭とすべき仮想マシンコード
と判定した場合にはその旨を示すブロック先頭情報"T"
を（ステップ１０００６）、一方、先頭とすべきでない
と判定した場合にはその旨を示すブロック先頭情報"N"
を（ステップ１０００５）、その仮想マシンコードVCと
共に、それぞれ、経路D1及びD2に出力する（ステップ１
０００７）。

【０２１６】図６８は、実マシン命令変換部４３０１、
分岐位置補正部４３０２及び実マシンアドレス保持部４
３０３の動作を示すフローチャートである。まず、実マ
シンアドレス保持部４３０３は、実マシンアドレスPCを
初期化しておく（ステップ１０１０２）。実マシン命令
変換部４３０１は、ブロック先頭情報生成部４３２１ａ
から出力された仮想マシンコードVCを受け取ると（ステ
ップ１０１０３、１０１０４）、必要に応じて対応する
実マシンコードに変換し、それを実マシンアドレス保持
部４３０３から読み出した実マシンアドレスPCと共に分
岐位置補正部４３０２に渡した後に、実マシンアドレス
PCをインクリメントしておく（ステップ１０１０５）。

【０２１７】次に、分岐位置補正部４３０２は、上記仮
想マシンコードVCに対応するブロック先頭情報BIをブロ
ック先頭情報生成部４３２１ａから受け取ると（ステッ
プ１０１０６）、実マシン命令変換部４３０１から送ら
れてきた実マシンコードを外部に出力するに際して、上
記境界違反を生じることとなるか否か判断する（ステッ
プ１０１７、１０１０８）。具体的には、ブロック先頭
情報生成部４３２１ａから受け取ったブロック先頭情報
BIが基本ブロックの先頭である旨"T"を示し、かつ、実
マシン命令変換部４３０１から受け取った実マシンアド
レスPCが２ワード境界にないか否かを判断する（ステッ
プ１０１０７、１０１０８）。

【０２１８】その結果、基本ブロックの先頭であり、か
つ、２ワード境界にないと判断した場合には、上記境界
違反を回避するために、実マシン命令"Nop"を生成し出
力した後に上記実マシン命令を実マシン命令列４３１１
として出力し（ステップ１０１０９、１０１１０）、そ
うでない場合には、単に上記実マシン命令を実マシン命
令列４３１１として出力する（ステップ１０１１０）。
なお、分岐位置補正部４３０２は、実マシン命令"Nop"
を生成した場合には（ステップ１０１１０）、そのサイ
ズ分だけ実マシンアドレス保持部４３０３の実マシンア
ドレスPCを更新しておく。

【０２１９】以上の処理（ステップ１０１０４〜１０１
１０）は、ブロック先頭情報生成部４３２１ａから仮想
マシンコードが送られてくる限り、繰り返す（ステップ
１０１０３、１０１１１）。図６９は、図９７に示され
たサンプル仮想マシン命令列が本その場式コンパイラ４
３００に入力された場合において、ブロック先頭情報生
成部４３２１ａによって生成されるブロック先頭情報、
分岐位置補正部４３０２によって生成される実マシン命
令"Nop"のタイミング、その他の関連情報を示すテーブ
ルである。本図から分かるように、仮想マシンアドレス
０番、アドレス８番、アドレス１５番及びアドレス３１
番の仮想マシン命令は、基本ブロックの先頭となるの
で、その旨のブロック先頭情報"T"が生成される。

【０２２０】また、仮想マシンアドレス１５番において
は、分岐位置補正部４３０２は、ブロック先頭情報生成
部４３２１ａからブロック先頭情報"T"を受け取り、実
マシン命令変換部４３０１から奇数（３５）の実マシン
アドレスPCを受け取るので、仮想マシン命令"Push [1]"
に対応する実マシン命令を出力する前に、実マシン命
令"Nop"を出力する。これによって、ブロックの先頭命
令が奇数番地に置かれることが回避される。

【０２２１】以上のように、本実施形態に係るその場式
コンパイラ４３００は、従来において必要とされた分岐
命令の分岐先についての解析という複雑な処理を行うこ
となく、ジャンプ先についての境界違反を起こすことが
ない実マシンプログラムを生成することができた。これ
は、仮想マシンコンパイラ４３２０において、ブロック
先頭情報生成部４３２１ａが基本ブロックの検出を行
い、その検出結果であるブロック先頭情報をその場式コ
ンパイラ４３００に伝達しているからである。

【０２２２】従って、本発明に係るその場式コンパイラ
４３００は、従来のその場式コンパイラと比較し、ブロ
ック先頭情報に基づく実マシン命令"Nop"の追加挿入と
いう簡単な処理を追加するだけで、境界違反の問題を解
消している。これによって、ジャンプ命令のジャンプ先
についての境界制限を違反することがない適正な実マシ
ンコードが短時間で生成されるその場式コンパイラが実
現される。

【０２２３】なお、本実施形態に係るブロック先頭情報
生成部４３２１ａは、仮想マシンコンパイラ４３２０の
出力部４３２１に付随して備えられたが、これに代え
て、一般的なコンパイラが備える基本ブロックへの分割
処理を利用してもよい。つまり、一般的なコンパイラ
は、通常、最適化等の過程において、基本ブロックへの
分割処理を行うので、その分割処理の過程で得られたブ
ロック先頭情報を外部（その場式コンパイラ４３００）
に出力させることで、容易にブロック先頭情報生成部４
３２１ａを実現することができる。

【０２２４】また、本実施形態では、ジャンプ先となる
実マシン命令の配置についてのみアライメント処理が行
われたが、同様な方法によって、遅延分岐や打ち消し分
岐のための配置を行うことができるのは言うまでもな
い。以上、本発明に係る仮想マシン、仮想マシンコンパ
イラ及びその場式コンパイラについて、実施形態１〜９
に基づいて説明したが、本発明は、これら実施形態に限
定されるものではない。各実施形態に示された特徴的な
構成要素を組み合わせたり分離したりすることで、容易
に本発明のバリエーションを考案することができる。

【０２２５】例えば、実施形態１と実施形態５とを組み
合わせることで、仮想マシンプログラムが基本ブロック
単位で分割され、かつ、対応する先行命令情報と共に命
令格納部に格納しておくことができる。これによって、
真のデータ依存関係を解消し、かつ、その場式コンパイ
ラによるアドレス解決処理を単純化する高速な仮想マシ
ンが実現される。

【０２２６】また、実施形態２と実施形態８とを組み合
わせることで、適度な頻度で割込み処理が行われ、か
つ、適正に復号されることが保証された圧縮ビット列を
実行する割込み機能付き仮想マシンが実現される。ま
た、実施形態１における先行命令情報と仮想マシン命
令、実施形態９におけるブロック先頭情報と仮想マシン
命令とは、それぞれ独立分離された構造であったが、例
えば、図７０に示されるように、本発明に係る仮想マシ
ンが実行する仮想マシン命令として、これら先行命令情
報、ブロック先頭情報が埋め込まれた命令フォーマット
を有する拡張仮想マシン命令を定義してもよい。その場
合には、拡張仮想マシン命令を単位として命令格納部等
から読み込んだ後に、定型的に分割することで、先行命
令情報、ブロック先頭情報、仮想マシン命令のオペコー
ド及びオペランドを区別して得ることができる。

【０２２７】また、実施形態５〜８では、各命令ブロッ
ク格納部はユニークな識別子を保持していたが、各命令
ブロックを一定のルールに従って命令格納部に配置する
等により、それらを個別に識別できるならば、各命令ブ
ロック格納部に識別子を保持させる必要はない。さら
に、本発明に係る仮想マシン、仮想マシンコンパイラ及
びその場式コンパイラは、いずれも、汎用のコンピュー
タによって実行されるプログラムとして実現することが
できるので、これら発明に係るプログラムをCD-ROM等の
記録媒体に収納したり、伝送路を介して通信したりする
ことによって、流通させることができるのは言うまでも
ない。

【０２２８】

【発明の効果】以上の説明から明らかなように、本発明
に係る仮想マシンは、実マシンによる制御の下で仮想マ
シン命令を実行するスタック型仮想マシンであって、デ
ータを後入れ先出し方式で一時的に記憶するためのスタ
ック手段と、実行対象となる仮想マシン命令列と、それ
ら仮想マシン命令それぞれに対応づけられた情報であっ
て、対応づけられた仮想マシン命令に後続する仮想マシ
ン命令が実行された場合の前記スタック手段でのデータ
の格納状態の変化を示す先行命令情報とを記憶する命令
記憶手段と、前記命令記憶手段から次に実行すべき仮想
マシン命令及び対応する先行命令情報を読み出す読み出
し手段と、読み出された仮想マシン命令と先行命令情報
との組み合わせに対応する演算処理を特定し実行する解
読実行手段とを備えることを特徴とする。

【０２２９】これによって、命令記憶手段には、仮想マ
シン命令だけでなく先行命令情報をも格納されているの
で、解読実行部は、仮想マシン命令の演算処理と共に、
後続する仮想マシン命令のためのスタック操作を先行し
て処理しておくことができるので、例えば、スーパース
カラマシンにおいて特に生じ易いパイプラインハザード
のマシンサイクルにおいてその先行処理を実行しておく
ことにより、真のデータ依存関係の影響が吸収され、実
行速度が高速化されるという効果がある。

【０２３０】ここで、前記解読実行手段は、対象とする
全ての種類の仮想マシン命令と全ての種類の先行命令情
報との組み合わせそれぞれに対応する実マシン命令列を
記憶する実マシン命令列記憶部と、前記読み出し手段に
よって読み出された仮想マシン命令と先行命令情報との
組み合わせに対応する実マシン命令列を前記実マシン命
令列記憶部に記憶された実マシン命令列から特定する特
定部と、特定された実マシン命令列を実行する実行部と
を有することとすることもできる。

【０２３１】これによって、データ依存関係を吸収する
ための上記先行処理を各仮想マシン命令に対応する実マ
シン命令列に組み入れておくことができる。また、前記
先行命令情報は、対応する仮想マシン命令に後続する仮
想マシン命令が実行された場合の前記スタック手段に格
納されるデータ数の増減を示し、前記実マシン命令列記
憶部に記憶された実マシン命令列には、対応する先行命
令情報に基づいて前記スタック手段を先行処理する実マ
シン命令が含まれていることとすることもできる。

【０２３２】これによって、当該仮想マシン命令の実行
に伴うスタック段数の増減と、後続する仮想マシン命令
の実行に伴うスタック段数の増減とが、それぞれ打ち消
し合う操作である場合においては、無駄なスタック操作
が回避され、実行速度が向上される。また、前記実マシ
ン命令列記憶部に記憶された実マシン命令列は、前記ス
タック手段において最後に格納されたデータと最後から
２番目に格納されたデータそれぞれを記憶する領域が前
記実マシンが備える２つのレジスタに割り当てられてい
ることを前提とする内容であるとすることもできる。

【０２３３】これによって、スタック型仮想マシンにお
いて頻繁に行われるスタックへのデータの出し入れは、
実マシンの内部レジスタへの読み書き動作となるので、
パイプラインハザードを埋めるのに好適な先行処理とな
り、実行効率の向上に適したアーキテクチャとなる。ま
た、前記命令記憶手段は、前記仮想マシン命令列を記憶
する第１領域と、その第１領域における各仮想マシン命
令の記憶位置に関連付けられた記憶位置に前記先行命令
情報を記憶する第２領域とからなり、前記読み出し手段
は、前記第１領域と前記第２領域それぞれの対応する記
憶領域から前記仮想マシン命令と先行命令情報との組を
読み出すこととすることもできる。

【０２３４】これによって、仮想マシン命令列は、先行
命令情報と分離されて格納されるので、従来の仮想マシ
ン命令列と同一のフォーマットとあんり、従来の仮想マ
シンとの命令フォーマットの互換性が維持される。ま
た、前記命令記憶手段は、前記仮想マシン命令列と前記
先行命令情報とを、対応する１つの仮想マシン命令と１
つの先行命令情報との組を１つの拡張仮想マシン命令と
する拡張仮想マシン命令列として記憶し、前記読み出し
手段は、前記命令記憶手段から拡張仮想マシン命令を読
み出し、前記解読実行手段は、読み出された拡張仮想マ
シン命令に対応する演算処理を特定し実行することとす
ることもできる。

【０２３５】これによって、拡張仮想マシン命令を新た
な１個の仮想マシン命令と扱うことで、先行命令情報だ
けを特別に処理したり記憶させたりする処理が不要とな
り、全体として、従来のコンピュータのアーキテクチャ
に近い仮想マシンが実現される。また、本発明に係るコ
ンパイラは、スタック型仮想マシンを対象とするコンパ
イラであって、ソースプログラムを前記仮想マシンが実
行する仮想マシン命令列に変換する命令列変換手段と、
変換によって得られた仮想マシン命令列を構成する仮想
マシン命令それぞれについて、後続する仮想マシン命令
が前記仮想マシンによって実行された場合の前記スタッ
ク手段でのデータの格納状態の変化を示す先行命令情報
を生成する先行命令情報生成手段と、生成された先行命
令情報と対応する仮想マシン命令とを関連付けて出力す
る関連付け手段とを備えることを特徴とする。

【０２３６】これによって、仮想マシン命令だけでなく
先行命令情報をも生成されるので、真のデータ依存関係
の影響を吸収することで高速実行が可能な仮想マシンを
対象とする仮想マシンコンパイラが実現される。また、
本発明に係る仮想マシンは、実マシンによる制御の下で
仮想マシン命令を実行する仮想マシンであって、実行対
象となる仮想マシン命令列を記憶する命令記憶手段と、
前記命令記憶手段から次に実行すべき仮想マシン命令を
読み出す読み出し手段と、読み出された仮想マシン命令
に対応する演算処理を特定し実行する解読実行手段とを
備え、前記解読実行手段は、読み出された仮想マシン命
令が実行制御の流れを分岐させる分岐命令であるか否か
を判定する分岐命令判定部と、分岐命令であると判定さ
れる度に、その分岐命令の実行に加えて、この仮想マシ
ンへの割込み要求の発生の有無の検出と、発生している
場合の割込み処理とを実行する割込み処理部とを有する
ことを特徴とする。

【０２３７】これによって、１個の分岐命令が実行され
る度に、１回の割込み処理が実行されるので、多くの仮
想マシンプログラムにおいては適度な頻度で割込み処理
が繰り返されることとなり、頻繁な割込み処理が行われ
ることによる実行速度の低下が回避されるという効果が
ある。ここで、前記解読実行手段はさらに、対象とする
全ての種類の仮想マシン命令に対応する実マシン命令列
とこの仮想マシンへの割込み要求に対処するための実マ
シン命令列を記憶する実マシン命令列記憶部と、指定さ
れた実マシン命令列を実行する実行部とを備え、前記割
込み処理部は、前記分岐命令判定部によって分岐命令で
あると判定される度に、前記実行部に、前記割込み要求
に対処するための実マシン命令列を実行させた後に前記
分岐命令に対応する実マシン命令列を実行させるとする
こともできる。

【０２３８】これによって、仮想マシン命令ではなく、
デコードデータによって、追加処理すべき割込み処理を
指定することができるので、簡易な構成によって割込み
処理を行う仮想マシンが実現される。また、本発明に係
る仮想マシンは、実マシンによる制御の下で仮想マシン
命令を実行する仮想マシンであって、実行対象となる仮
想マシン命令列を記憶する命令記憶手段と、前記命令記
憶手段から次に実行すべき仮想マシン命令を読み出す読
み出し手段と、読み出された仮想マシン命令に対応する
演算処理を特定し実行する解読実行手段とを備え、前記
解読実行手段は、読み出された仮想マシン命令が一定個
数の仮想マシン命令の集まりをブロックとした場合の各
ブロックを代表する仮想マシン命令に相当するか否かを
判定するブロック判定部を備え、各ブロックを代表する
仮想マシン命令であると判定される度に、その仮想マシ
ン命令の実行に加えて、この仮想マシンへの割込み要求
の発生の有無の検出と、発生している場合の割込み処理
とを実行する割込み処理部とを有することを特徴とす
る。

【０２３９】これによって、一定数の仮想マシン命令が
実行される度に、１回の割込み処理が実行されるので、
割込み処理を発生させる頻度についての制御が可能とな
り、頻繁な割込み処理が行われることによる実行速度の
低下が回避される。ここで、前記解読実行手段はさら
に、対象とする全ての種類の仮想マシン命令に対応する
実マシン命令列とこの仮想マシンへの割込み要求に対処
するための実マシン命令列を記憶する実マシン命令列記
憶部と、指定された実マシン命令列を実行する実行部と
を備え、前記ブロック判定部は、仮想マシン命令が読み
出される度に、それまでに読み出された仮想マシン命令
の総数が一定値の倍数に一致するか否か比較し、一致す
る場合に、前記仮想マシン命令は各ブロックを代表する
仮想マシン命令に相当すると判定し、前記割込み処理部
は、前記分岐命令判定部によって各ブロックを代表する
仮想マシン命令であると判定される度に、前記実行部
に、前記割込み要求に対処するための実マシン命令列を
実行させた後に前記仮想マシン命令に対応する実マシン
命令列を実行させるとすることもできる。

【０２４０】これによって、仮想マシン命令ではなく、
デコードデータによって、追加処理すべき割込み処理を
指定することができるので、簡易な構成によって割込み
処理を行う仮想マシンが実現される。また、本発明に係
る仮想マシンは、実マシンによる制御の下で仮想マシン
命令を実行する仮想マシンであって、実マシン命令から
なる複数のサブプログラムを記憶する実マシンプログラ
ム記憶手段と、実行対象となる仮想マシン命令列を記憶
する第１領域と、前記実マシンプログラム記憶手段にお
ける各サブプログラムへのポインタを記憶する第２領域
とを含む命令記憶手段と、前記命令記憶手段の第１領域
から次に実行すべき仮想マシン命令を読み出す読み出し
手段と、読み出された仮想マシン命令に対応する演算処
理を特定し実行する解読実行手段とを備え、前記解読実
行手段は、読み出された仮想マシン命令が前記第２領域
に実行制御を移す命令であるか否かを判定する領域判定
部と、前記第２領域に実行制御を移す命令であると判定
された場合に、その移動先の第２領域の箇所に格納され
た前記ポインタが示す前記サブプログラムを実行するア
ドレス変換実行部とを有することを特徴とする。

【０２４１】これによって、仮想マシン命令に代えて実
マシン命令を実行させるか否かは、仮想マシンのメモリ
マップにおける領域によってのみ決定されるので、関数
ごとに仮想マシン関数として実行させたり実マシン関数
に置き換えて実行させたりする切り替え設定が容易とな
り、アーキテクチャの異なる複数の実マシンを対象とし
て容易にネイティブコード化をしておくことが可能な仮
想マシンが実現される。

【０２４２】ここで、前記命令記憶手段における第１領
域と第２領域とは、一定のアドレス値を境界とする隣接
した記憶位置に設けられ、前記領域判定部は、読み出さ
れた仮想マシン命令がサブプログラムを呼び出す命令で
ある場合に、その呼び出し先アドレスと前記境界との大
小関係を比較することによって前記判定を行うとするこ
ともできる。

【０２４３】これによって、上記境界の位置を変更する
だけで、仮想マシン関数への呼び出しをそのまま実行さ
せたり実マシン関数に置き換えて実行させたりする制御
が可能となるので、複数の異なるアーキテクチャの実マ
シンを対象とする場合であっても、そのために全体とし
ての実行速度を低下させることなく個々の実マシンの環
境に応じた実行速度の高速化が可能な仮想マシンが実現
される。

【０２４４】また、本発明に係る仮想マシンは、実マシ
ンによる制御の下で仮想マシン命令を実行する仮想マシ
ンであって、実行対象となる仮想マシン命令列を記憶す
る命令記憶手段と、前記命令記憶手段から次に実行すべ
き仮想マシン命令を読み出す読み出し手段と、読み出さ
れた仮想マシン命令に対応する演算処理を特定し実行す
る解読実行手段とを備え、前記命令記憶手段は、前記仮
想マシン命令列を構成する基本ブロックそれぞれに対応
する命令ブロックの集まりからなり、各命令ブロック
は、その命令ブロックの前記命令記憶手段における先頭
位置を特定するための識別子を格納した識別子領域と、
対応する基本ブロックの非分岐命令だけを格納した非分
岐命令領域と、対応する基本ブロックの分岐命令を格納
した分岐命令領域とを含み、前記分岐命令領域に格納さ
れた分岐命令は、その分岐先が前記識別子によって指定
され、前記解読実行手段は、読み出された仮想マシン命
令が前記分岐命令である場合には、その分岐先として指
定されている識別子に対応する命令ブロックの非分岐命
令領域の先頭に実行制御を分岐させることを特徴とす
る。

【０２４５】これによって、各命令ブロックへの入口は
先頭の１箇所だけとなることが保証されるので、その場
式コンパイラでの分岐先命令のアドレス解析処理は単純
化され、コンパイル時間が短縮される。また命令キャッ
シングを命令ブロック単位で行うことで、キャッシュ境
界に伴う判定処理も簡略化され、仮想マシンにキャッシ
ュを導入した場合の実行効率の低下が従来よりも抑えら
れるという効果がある。

【０２４６】ここで、前記解読実行手段は、次に読み出
すべき仮想マシン命令が属する命令ブロックの識別子を
格納する識別子レジスタと、その仮想マシン命令のその
命令ブロックにおける相対的な記憶位置を示すオフセッ
トを格納するオフセットカウンタとからなるプログラム
カウンタを備え、前記読み出し手段は、前記プログラム
カウンタに格納された識別子とオフセットに基づいて前
記仮想マシン命令を読み出し、前記解読実行手段は、読
み出された仮想マシン命令が前記分岐命令である場合に
は、その分岐先として指定されている識別子を前記識別
子レジスタに書き込むと共に前記オフセットカウンタを
初期値にリセットし、読み出された仮想マシン命令が前
記非分岐命令である場合には、前記オフセットカウンタ
を増加させ、前記読み出し手段は、前記解読実行手段に
よって更新されたプログラムカウンタの識別子とオフセ
ットに基づいて次に実行すべき仮想マシン命令を読み出
すこととすることもできる。

【０２４７】これによって、各命令ブロックは識別子レ
ジスタの値のみによって特定され、各仮想マシン命令の
相対位置はオフセットカウンタのみによって特定される
ので、従来のセグメント方式によるアドレス変換技術を
利用することができる。また、前記解読実行手段はさら
に、対象とする全ての種類の仮想マシン命令それぞれに
対応する実マシン命令列を記憶する実マシン命令列記憶
部を備え、前記命令記憶手段の各命令ブロックはさら
に、その命令ブロックの非分岐命令領域及び分岐命令領
域に格納された仮想マシン命令それぞれに対応する実マ
シン命令列を前記実マシン命令列記憶部に記憶された実
マシン命令列から特定するためのデコードデータを含む
デコードデータ列を格納したデコードデータ列領域を含
み、前記読み出し手段は、デコードデータ列が格納され
た命令ブロックについては前記仮想マシン命令に代えて
前記デコードデータを読み出し、デコードデータ列が格
納されていない命令ブロックについては仮想マシン命令
を読み出した後に、その仮想マシン命令に対応する実マ
シン命令列を前記実マシン命令列記憶部に記憶された実
マシン命令列から特定するためのデコードデータを生成
し、前記解読実行手段は、前記読み出し手段から読み出
し又は生成されたデコードデータによって特定される実
マシン命令列を前記実マシン命令列記憶部から読み出し
て実行するとすることもできる。

【０２４８】これによって、仮想マシンプログラムを命
令ブロック単位に分割して得られる上記効果に加えて、
デコードデータ列が格納された命令ブロックについて
は、仮想マシン命令に代えてデコードデータが直接に実
行されるので、解読時間が不要となり、仮想マシンの実
行速度は向上されるという効果がある。また、前記命令
記憶手段の各命令ブロックはさらに、その命令ブロック
のデコードデータ列領域に前記デコードデータが格納さ
れているか否かを示すフラグを格納したフラグ領域を含
み、前記解読実行手段はさらに、分岐命令を実行した場
合には、その分岐先となる命令ブロックのフラグ領域に
格納されたフラグを読み出して保持するカレントフラグ
記憶部を備え、前記読み出し手段は、前記カレントフラ
グ記憶部に保持されたフラグに基づいて、デコードデー
タの読み出し又は仮想マシン命令の読み出しを行うとす
ることもできる。

【０２４９】これによって、命令ブロックごとにデコー
ドデータ列が格納されているか否かのフラグは、その命
令ブロックから読み出されて仮想マシンに保持されるの
で、その命令ブロックの実行においては、仮想マシン命
令ごとに命令ブロック中のフラグを参照する必要はなく
なる。また、前記命令記憶手段の各命令ブロックはさら
に、その命令ブロックのデコードデータ列領域に前記デ
コードデータが格納されているか否かを示すフラグを格
納したフラグ領域を含み、前記解読実行手段はさらに、
分岐命令を実行した場合にその分岐先となる命令ブロッ
クのフラグ領域に格納されたフラグを参照することによ
り、その命令ブロックにはデコードデータが格納されて
いないと判定したときには、その命令ブロックに格納さ
れている仮想マシン命令列を読み出して対応するデコー
ドデータ列に変換し、その命令ブロックのデコードデー
タ列領域に書き込むデコードデータ列書込み部を備える
とすることもできる。

【０２５０】これによって、デコードデータ列を格納し
ていない命令ブロックであっても、初めての実行時にデ
コードデータ列が生成されて格納されるので、ループ処
理等のように繰り返して実行される場合には、２回目以
降の実行時における速度が向上される。また、本発明に
係る仮想マシンは、実マシンによる制御の下で仮想マシ
ン命令を実行する仮想マシンであって、実行対象となる
仮想マシン命令列を圧縮符号で記憶する命令記憶手段
と、前記命令記憶手段から次に実行すべき仮想マシン命
令の圧縮符号を読み出し、対応する仮想マシン命令に復
号する読み出し手段と、復号された仮想マシン命令に対
応する演算処理を特定し実行する解読実行手段とを備
え、前記命令記憶手段は、前記仮想マシン命令列を構成
する基本ブロックそれぞれに対応する命令ブロックの集
まりからなり、各命令ブロックは、その命令ブロックの
前記命令記憶手段における先頭位置を特定するための識
別子を格納した識別子領域と、対応する基本ブロックの
非分岐命令だけを格納した非分岐命令領域と、対応する
基本ブロックの分岐命令を格納した分岐命令領域とを含
み、前記分岐命令領域に格納された分岐命令は、その分
岐先が前記識別子によって指定され、前記解読実行手段
は、復号された仮想マシン命令が前記分岐命令である場
合には、その分岐先として指定されている識別子に対応
する命令ブロックの非分岐命令領域の先頭に実行制御を
分岐させることを特徴とする。

【０２５１】これによって、実行対象となる仮想マシン
プログラムは、基本ブロックを単位とし、かつ、圧縮符
号化されて命令記憶手段に格納され、解読実行手段によ
って復号化され実行されるので、圧縮符号の途中に分岐
することに伴う不具合を生じることのない仮想マシンが
実現される。また、前記命令記憶手段の各命令ブロック
にはさらに、その命令ブロックに格納された仮想マシン
命令の圧縮符号を伸長復号するための情報テーブルであ
って、対応する圧縮符号と仮想マシン命令との組の集ま
りからなる復号テーブルを格納した復号テーブル領域を
含み、前記読み出し手段は、次に実行すべき仮想マシン
命令が属する命令ブロックの復号テーブルを参照しなが
ら、前記命令記憶手段から読み出した圧縮符号を対応す
る仮想マシン命令に復号するとすることもできる。

【０２５２】これによって、命令ブロックごとに復号テ
ーブルが格納され参照されるので、命令ブロックごとに
異なる種類の圧縮符号化を施した場合であっても、適正
に復号されて実行されることが保証される。また、本発
明に係るその場式コンパイラは、実マシンによる制御の
下で仮想マシン命令を実行する仮想マシンと共に用いら
れ、実行対象となる一部の仮想マシン命令列をその実行
に先立って実マシン命令列に変換するその場式コンパイ
ラであって、前記仮想マシン命令列を構成する仮想マシ
ン命令それぞれについて、前記仮想マシン命令列を基本
ブロックに分割した場合の各基本ブロックの先頭となる
仮想マシン命令であるか否かを示すブロック先頭情報の
入力を受け付けるブロック先頭情報獲得手段と、前記仮
想マシン命令列を構成する仮想マシン命令それぞれにつ
いて、対応する実マシン命令列に変換する変換手段と、
前記変換手段によって得られた実マシン命令列における
実マシン命令であって、前記ブロック先頭情報獲得手段
が受け付けたブロック先頭情報によって特定された基本
ブロックの先頭となる仮想マシン命令に対応する実マシ
ン命令が、前記実マシンによってアドレシングされ得な
い位置に配置される命令であるか否かを判定する分岐違
反判定手段と、前記分岐違反判定手段によって前記実マ
シン命令が前記位置に配置される命令であると判定され
た場合に、前記実マシン命令が前記位置に配置されない
よう１個以上の無動作命令を前記実マシン命令列に追加
挿入して出力する出力手段とを備えることを特徴とす
る。

【０２５３】これによって、従来において必要とされた
分岐命令の分岐先についての解析という複雑な処理を行
うことなく、ジャンプ先についての境界違反を起こすこ
とがない実マシンプログラムを高速に生成するその場式
コンパイラが実現される。ここで、前記出力手段は、前
記実マシン命令が前記実マシンによってアドレシングさ
れ得る後続位置にずらせるために必要な個数の無動作命
令を前記実マシン命令列における基本ブロックの先頭位
置に追加挿入するとすることもできる。

【０２５４】これによって、生成される実マシンプログ
ラムの実質的な内容を変化させることなく、ジャンプ命
令に伴う境界違反の発生を回避したその場式コンパイラ
が実現される。以上のように、本発明によって、仮想マ
シンの実行速度は高速化され、特に、異機種のコンピュ
ータ同士が接続されるネットワーク環境における共有資
源の迅速かつ円滑な利用を促進させる基盤技術として、
その実用的価値は極めて大きい。

【図面の簡単な説明】

【図１】実施形態１〜９に係る仮想マシンシステムが動
作するコンピュータのハードウエア構成図である。

【図２】実施形態１に係る仮想マシン１００の構成を示
す機能ブロック図である。

【図３】図３（ａ）及び（ｂ）は、それぞれ先行命令情
報格納部１０１及び命令格納部１０２に格納されている
先行命令情報及び対応する仮想マシンコードの例を示す
図である。

【図４】デコードテーブル１０８の内容を示す図であ
る。

【図５】図５（ａ）及び（ｂ）は、それぞれ、上向き仮
想マシン命令"Push"及び下向き仮想マシン命令"Push"に
対応するマイクロプログラムのリストを示す。

【図６】図６（ａ）及び（ｂ）は、それぞれ、上向き仮
想マシン命令"Add"及び下向き仮想マシン命令"Add"に対
応するマイクロプログラムのリストを示す。

【図７】図７（ａ）及び（ｂ）は、それぞれ、上向き仮
想マシン命令"Mult"及び下向き仮想マシン命令"Mult"に
対応するマイクロプログラムのリストを示す。

【図８】図８（ａ）及び（ｂ）それぞれは、図６（ａ）
及び図７（ａ）に示された上向き仮想マシン命令のマイ
クロプログラムの後半に相当するマイクロプログラム、
図６（ｂ）及び図７（ｂ）に示された下向き仮想マシン
命令のマイクロプログラムの後半に相当するマイクロプ
ログラムのリストを示す。

【図９】本仮想マシン１００によって実行される仮想マ
シン命令が属する種別の変化を示す状態遷移図である。

【図１０】デコード部１０３の動作を示すフローチャー
トである。

【図１１】図１０に示されたテーブル検索（ステップ４
９０７）の詳細を示すフローチャートの前半部である。

【図１２】図１０に示されたテーブル検索（ステップ４
９０７）の詳細を示すフローチャートの後半部である。

【図１３】デコード部１０３が実行部１１０に順次出力
するデコードデータ列の例を示す図である。

【図１４】図１４（ａ）及び（ｂ）は、図１３に示され
たデコードデータ列に従って実行部１１０が動作した場
合における本仮想マシン１００の内部状態の変化を示す
図である。

【図１５】実マシン２０１が通常マシンであってメモリ
参照を行ってから１クロック後にその参照値を使用する
ことができる場合におけるパイプラインの流れを示す図
である。、

【図１６】実マシン２０１がスーパースカラマシンであ
ってメモリ参照を行ってから１クロック後にその参照値
を使用することができる場合におけるパイプラインの流
れを示す図である。、

【図１７】実マシン２０１が通常マシンであってメモリ
参照を行ってから２クロック後にその参照値を使用する
ことができる場合におけるパイプラインの流れを示す図
である。、

【図１８】実マシン２０１がスーパースカラマシンであ
ってメモリ参照を行ってから２クロック後にその参照値
を使用することができる場合におけるパイプラインの流
れを示す図である。

【図１９】実施形態１に係る仮想マシンコンパイラ３４
００の構成を示す機能ブロック図である。

【図２０】命令列変換部３４０２に入力されるソースプ
ログラム３４０４のデータ構造を示す図である。

【図２１】図２０における各ノードのデータ構造を示す
図である。

【図２２】命令列変換部３４０２の動作手順の概略を示
すフローチャートである。

【図２３】図２２におけるステップ５４０５の詳細を示
すフローチャートである。

【図２４】図２３におけるステップ５６１３の詳細を示
すフローチャートである。

【図２５】先行命令情報生成部３４０１の動作を示すフ
ローチャートである。

【図２６】関連付け部３４０３の動作を示すフローチャ
ートである。

【図２７】実施形態２に係る仮想マシン３５００の構成
を示す機能ブロック図である。

【図２８】デコード部３５０２の動作のうち、テーブル
検索とデコードデータの出力処理の詳細を示すフローチ
ャートである。

【図２９】分岐命令検出部３５０５の動作を示すフロー
チャートである。

【図３０】割込み命令挿入部３５０６の動作を示すフロ
ーチャートである。

【図３１】実施形態３に係る仮想マシン３６００の構成
を示す機能ブロック図である。

【図３２】ブロック化部３６０５の動作を示すフローチ
ャートである。

【図３３】実施形態４に係る仮想マシン３７００の構成
を示す機能ブロック図である。

【図３４】命令格納部３７０１のメモリマップを示す図
である。

【図３５】図３４に示された実マシン関数テーブル６５
０２の構造を示す図である。

【図３６】実行部３７１０の動作を示すフローチャート
である。

【図３７】命令格納部３７０１のメモリマップの変形例
を示す図である。

【図３８】実施形態５に係る仮想マシン３８００の構成
を示す機能ブロック図である。

【図３９】命令格納部３８０１における仮想マシンプロ
グラムの格納状態の例を示す図である。

【図４０】図３９に示された仮想マシンプログラムの制
御フローを示す図である。

【図４１】ＰＣ３８０４によるアドレシングのフォーマ
ットを示す図である。

【図４２】実行部３８１０における分岐先変換部３８１
１の動作を示すフローチャートである。

【図４３】図３９に示された仮想マシンプログラムにお
ける論理的なアドレスと識別子とを物理的なアドレスに
置き換えた図である。

【図４４】実施形態５に係る仮想マシンコンパイラ７６
６０の構成示すブロック図である。

【図４５】分岐先変更テーブル７６６３ａの構造を示す
図である。

【図４６】ブロック化部７６６３の動作を示すフローチ
ャートである。

【図４７】図４６におけるステップ７６０７の詳細を示
すフローチャートである。

【図４８】図４６におけるステップ７７０４の詳細を示
すフローチャートである。

【図４９】図４６におけるステップ７６０９の詳細を示
すフローチャートである。

【図５０】命令ブロック単位でキャッシュさせた場合の
ＰＣ３８０４、命令ブロック格納領域３８５２ａ〜３８
５２ｄ及びキャッシュテーブル８４０４の関係を示す図
である。

【図５１】命令ブロック単位でキャッシュさせた場合の
実行部３８１０による分岐命令の実行処理を示すフロー
チャートである。

【図５２】実施形態６に係る仮想マシン３９００の構成
を示す機能ブロック図である。

【図５３】命令格納部３９０１に格納されている仮想マ
シンプログラムの格納状態の例を示す図である。

【図５４】デコード部３９０２の動作を示すフローチャ
ートである。

【図５５】実行部３９１０の動作を示すフローチャート
である。

【図５６】実行部３９１０が分岐命令を実行した場合の
デコード部３９０２に対する制御を示すフローチャート
である。

【図５７】実施形態７に係る仮想マシン４０００の構成
を示す機能ブロック図である。

【図５８】本仮想マシン４０００が分岐命令を実行した
場合におけるデコード命令列書込み部４００８、カレン
トフラグ読出制御部３９１２及び分岐先変換部３８１１
における動作を示すフローチャートである。

【図５９】図５８におけるステップ９１１０の詳細を示
すフローチャートである。

【図６０】実行部３９１０から見たデコード部４００２
の動作を示すフローチャートである。

【図６１】実施形態８に係る仮想マシン４１００の構成
を示す機能ブロック図である。

【図６２】図６２（ａ）は、展開情報格納領域４１５７
ａ〜４１５７ｄに格納された復号化テーブルの例を示
し、図６２（ｂ）は、図６２（ａ）に示された復号化テ
ーブルにおける符号の規則性を示す図である。

【図６３】命令格納部４１０１に格納されている仮想マ
シンプログラムの格納状態の例を示す図である。

【図６４】デコード部４１０２の動作を示すフローチャ
ートである。

【図６５】図６４におけるステップ９６０２の詳細を示
すフローチャートである。

【図６６】実施形態９に係るその場式コンパイラ４３０
０を含むコンパイラシステム全体の構成を示す機能ブロ
ック図である。

【図６７】ブロック先頭情報生成部４３２１ａの動作を
示すフローチャートである。

【図６８】実マシン命令変換部４３０１、分岐位置補正
部４３０２及び実マシンアドレス保持部４３０３の動作
を示すフローチャートである。

【図６９】ブロック先頭情報生成部４３２１ａによって
生成されるブロック先頭情報、分岐位置補正部４３０２
によって生成される実マシン命令"Nop"のタイミング、
その他の関連情報を示すテーブルである。

【図７０】本発明に係る仮想マシンが実行する仮想マシ
ン命令のフォーマットの変形例を示す図である。

【図７１】従来のスタック型仮想マシン４４００の構成
を示す機能ブロック図である。

【図７２】従来及び本発明に係る仮想マシンの命令セッ
トを説明するための図である。

【図７３】図７１に示されたデコードテーブル４４０６
の内容を示す図である。

【図７４】図７１に示されたマイクロプログラム記憶部
４４１１に格納されているマイクロプログラムのリスト
を示す図である。

【図７５】従来及び本発明に係る実マシン命令の意味を
示す図である。

【図７６】図７１に示されたデコード部４４０２の動作
を示すフローチャートである。

【図７７】図７６のフローチャートにおけるステップ４
５０６の詳細を示すフローチャートである。

【図７８】デコード部４４０２からのデコードデータが
バッファを介して実行部４４１０に渡される場合におけ
るデコード部４４０２の動作を示すフローチャートであ
る。

【図７９】図７１に示された実行部４４１０の動作を示
すフローチャートである。

【図８０】図８０（ａ）は、サンプルプログラムのリス
トを示し、図８０（ｂ）は、そのプログラムが指示する
演算式「2*(3+4)」を示し、図８０（ｃ）は、デコード
部４４０２から順次出力されるデコードデータを示す図
である。

【図８１】図８０（ｃ）に示されたデコードデータ列に
従って実行部４４１０が動作した場合における従来の仮
想マシンの内部状態の変化を示す図である。

【図８２】TOS変数を用いる従来の仮想マシンにおける
マイクロプログラムのリストを示す図である。

【図８３】図８２（ａ）〜（ｄ）に示されたマイクロプ
ログラムを備える従来の仮想マシンによって図８０
（ａ）の仮想マシンプログラムが実行された場合の仮想
マシンの内部状態の変化を示す図である。

【図８４】パイプラインの各ステージに対する省略記号
を説明する図である。

【図８５】通常マシンのパイプラインの理想的な流れを
示す図である。

【図８６】スーパースカラマシンのパイプラインの理想
的な流れを示す図である。

【図８７】通常マシンにおいて、パイプラインにハザー
ドが生じた場合のパイプラインの流れを示す図である。

【図８８】スーパースカラマシンにおいて、パイプライ
ンにハザードが生じた場合のパイプラインの流れを示す
図である。

【図８９】図８７の場合において、メモリ参照が行われ
てからその値が次に使用されるまでに２クロックの時間
を必要とするときのパイプラインの流れを示す図であ
る。

【図９０】図８８の場合において、メモリ参照が行われ
てからその値が次に使用されるまでに２クロックの時間
を必要とするときのパイプラインの流れを示す図であ
る。

【図９１】通常マシンにおいて、命令Ａ及び命令Ａ２が
レジスタでジャンプ先を指定する命令である場合のパイ
プラインの流れを示す図である。

【図９２】スーパースカラマシンにおいて、命令Ａ及び
命令Ａ２がレジスタでジャンプ先を指定する命令である
場合のパイプラインの流れを示す図である。

【図９３】第１の従来技術に係る仮想マシンが図８０
（ａ）に示された仮想マシンプログラムを実行した場合
であって、メモリ参照が行われてからその値が次に使用
されるまでに１クロックの時間で済む場合における通常
マシンのパイプラインの流れを示す。

【図９４】図９３と同様の場合であって、スーパースカ
ラマシンのパイプラインの流れを示す。

【図９５】メモリ参照が行われてからその値が次に使用
されるまでに２クロックの時間を必要とする場合におけ
る通常マシンのパイプラインの流れを示す。

【図９６】図９５と同様の場合であって、スーパースカ
ラマシンのパイプラインの流れを示す。

【図９７】サンプル仮想マシンプログラムのリストを示
す図である。

【図９８】図９７に示されたサンプル仮想マシンプログ
ラムのフローチャートである。

【図９９】従来のその場式コンパイルにおいて使用され
る変換テーブルである。

【図１００】図９９に示された変換テーブルを用いて図
９７に示された仮想マシンプログラムをコンパイルした
場合に得られる実マシンプログラムのコード配置の様子
を図である。

【図１０１】圧縮符号化テーブルの例を示す図である。
図１０１（ａ）は、圧縮符号化テーブルの例を示し、図
１０１（ｂ）は、誤って復号化される場合の例を示す図
である。

【図１０２】キャッシュメモリを備える従来の仮想マシ
ンにおいて生じうる問題点を説明するための図である。

【図１０３】図９７に示された仮想マシンプログラムが
キャッシュメモリに置かれた場合における各キャッシュ
ブロックを区切る境界線Ａ，Ｂ，Ｃを示す図である。

【符号の説明】

１００ 仮想マシン １０１ 先行命令情報格納部 １０２ 命令格納部 １０３ デコード部 １０４ 先行命令情報読込み部 １０５ 命令読込み部 １０６ 検索部 １０７ ＰＣ １０８ デコードテーブル １１０ 実行部 １１１ マイクロプログラム記憶部 １１２ ＳＰ １２０ スタック １２１ ＴＯＳ変数 １２２ ＳＯＳ変数 １２３ メモリスタック ２００ コンピュータ ２０１ 実マシン ２０２ メモリ ２０３ キーボード ２０４ マウス ２０５ａ〜２０５ｃ 内部バス ２０６ ディスプレイ ２０７ ハードディスク ２０８ ネットワークカード ３４００ 仮想マシンコンパイラ ３４０１ 先行命令情報生成部 ３４０２ 命令列変換部 ３４０３ 関連付け部 ３４０４ ソースプログラム ３４０５ 出力プログラム ３５００ 仮想マシン ３５０２ デコード部 ３５０５ 分岐命令検出部 ３５０６ 割込み命令挿入部 ３５０７ 割込み状態格納部 ３５１０ 割込み制御部 ３５１５ 実行部 ３５１６ 割込み処理プログラム ３６００ 仮想マシン ３６０５ ブロック化部 ３６１０ 割込み制御部 ３７００ 仮想マシン ３７０１ 命令格納部 ３７０４ 領域判定部 ３７０５ アドレス変換部 ３７０６ 実マシン関数記憶部 ３７１０ 実行部 ３８００ 仮想マシン ３８０１ 命令格納部 ３８０２ デコード部 ３８０４ ＰＣ ３８０４ａ 識別子セグメントレジスタ ３８０４ｂ オフセットカウンタ ３８１０ 実行部 ３８１１ 分岐先変換部 ３８５２ａ〜３８５２ｄ 命令ブロック格納領域 ３８５３ａ〜３８５３ｄ 識別子格納領域 ３８５４ａ〜３８５４ｄ 非分岐命令格納領域 ３８５５ａ〜３８５５ｄ 分岐命令格納領域 ３９００ 仮想マシン ３９０１ 命令格納部 ３９０２ デコード部 ３９０３ 命令読込み部 ３９０７ カレントフラグ記憶部 ３９１０ 実行部 ３９１２ カレントフラグ読出制御部 ３９５２ａ〜３９５２ｄ 命令ブロック格納領域 ３９５３ａ〜３９５３ｄ 識別子格納領域 ３９５４ａ〜３９５４ｄ 非分岐命令格納領域 ３９５５ａ〜３９５５ｄ 分岐命令格納領域 ３９５６ａ〜３９５６ｄ デコード命令列格納領域 ４０００ 仮想マシン ４００２ デコード部 ４００８ デコード命令列書込み部 ４１００ 仮想マシン ４１０１ 命令格納部 ４１０２ デコード部 ４１０３ 命令読込み部 ４１０３ａ 仮想マシン命令展開部 ４１５２ａ〜４１５２ｄ 命令ブロック格納領域 ４１５３ａ〜４１５３ｄ 識別子格納領域 ４１５４ａ〜４１５４ｄ 非分岐命令格納領域 ４１５５ａ〜４１５５ｄ 分岐命令格納領域 ４１５６ａ〜４１５６ｄ デコード命令列格納領域 ４１５７ａ〜４１５７ｄ 展開情報格納領域 ４１６４ａ〜４１６４ｄ 圧縮仮想マシンコード領域 ４３００ その場式コンパイラ ４３０１ 実マシン命令変換部 ４３０２ 分岐位置補正部 ４３０３ 実マシンアドレス記憶部 ４３１１ 実マシン命令列 ４３２０ 仮想マシンコンパイラ ４３２１ 出力部 ４３２１ａ ブロック先頭情報生成部 ６５０１ 仮想マシンプログラム領域 ６５０２ 実マシン関数テーブル領域 ６７０１ メモリ属性 ７６５０ ソースプログラム ７６５１ 命令ブロック集合 ７６６０ 仮想マシンコンパイラ ７６６１ 中間命令列変換部 ７６６２ 生成部 ７６６３ ブロック化部 ７６６３ａ 分岐先変更テーブル ７６６４ 仮想マシンプログラム ８４０２ 命令キャッシュ ８４０４ キャッシュテーブル ８６０５ａ〜８６０５ｄ フラグ領域 ８６０７ａ〜８６０７ｄ 実マシンコード領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 光子 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 石川 亮 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (30)

【特許請求の範囲】
1. 【請求項１】実マシンによる制御の下で仮想マシン命令
   を実行するスタック型仮想マシンであって、 データを後入れ先出し方式で一時的に記憶するためのス
   タック手段と、 実行対象となる仮想マシン命令列と、それら仮想マシン
   命令それぞれに対応づけられた情報であって、対応づけ
   られた仮想マシン命令に後続する仮想マシン命令が実行
   された場合の前記スタック手段でのデータの格納状態の
   変化を示す先行命令情報とを記憶する命令記憶手段と、 前記命令記憶手段から次に実行すべき仮想マシン命令及
   び対応する先行命令情報を読み出す読み出し手段と、 読み出された仮想マシン命令と先行命令情報との組み合
   わせに対応する演算処理を特定し実行する解読実行手段
   とを備えることを特徴とする仮想マシン。
2. 【請求項２】前記解読実行手段は、 対象とする全ての種類の仮想マシン命令と全ての種類の
   先行命令情報との組み合わせそれぞれに対応する実マシ
   ン命令列を記憶する実マシン命令列記憶部と、 前記読み出し手段によって読み出された仮想マシン命令
   と先行命令情報との組み合わせに対応する実マシン命令
   列を前記実マシン命令列記憶部に記憶された実マシン命
   令列から特定する特定部と、 特定された実マシン命令列を実行する実行部とを有する
   ことを特徴とする請求項１記載の仮想マシン。
3. 【請求項３】前記先行命令情報は、対応する仮想マシン
   命令に後続する仮想マシン命令が実行された場合の前記
   スタック手段に格納されるデータ数の増減を示し、 前記実マシン命令列記憶部に記憶された実マシン命令列
   には、対応する先行命令情報に基づいて前記スタック手
   段を先行処理する実マシン命令が含まれていることを特
   徴とする請求項２記載の仮想マシン。
4. 【請求項４】前記実マシン命令列記憶部に記憶された実
   マシン命令列は、前記スタック手段において最後に格納
   されたデータと最後から２番目に格納されたデータそれ
   ぞれを記憶する領域が前記実マシンが備える２つのレジ
   スタに割り当てられていることを前提とする内容である
   ことを特徴とする請求項３記載の仮想マシン。
5. 【請求項５】前記命令記憶手段は、前記仮想マシン命令
   列を記憶する第１領域と、その第１領域における各仮想
   マシン命令の記憶位置に関連付けられた記憶位置に前記
   先行命令情報を記憶する第２領域とからなり、 前記読み出し手段は、前記第１領域と前記第２領域それ
   ぞれの対応する記憶領域から前記仮想マシン命令と先行
   命令情報との組を読み出すことを特徴とする請求項１記
   載の仮想マシン。
6. 【請求項６】前記命令記憶手段は、前記仮想マシン命令
   列と前記先行命令情報とを、対応する１つの仮想マシン
   命令と１つの先行命令情報との組を１つの拡張仮想マシ
   ン命令とする拡張仮想マシン命令列として記憶し、 前記読み出し手段は、前記命令記憶手段から拡張仮想マ
   シン命令を読み出し、 前記解読実行手段は、読み出された拡張仮想マシン命令
   に対応する演算処理を特定し実行することを特徴とする
   請求項１記載の仮想マシン。
7. 【請求項７】スタック型仮想マシンを対象とするコンパ
   イラであって、 ソースプログラムを前記仮想マシンが実行する仮想マシ
   ン命令列に変換する命令列変換手段と、 変換によって得られた仮想マシン命令列を構成する仮想
   マシン命令それぞれについて、後続する仮想マシン命令
   が前記仮想マシンによって実行された場合の前記スタッ
   ク手段でのデータの格納状態の変化を示す先行命令情報
   を生成する先行命令情報生成手段と、 生成された先行命令情報と対応する仮想マシン命令とを
   関連付けて出力する関連付け手段とを備えることを特徴
   とする仮想マシンコンパイラ。
8. 【請求項８】実マシンによる制御の下で仮想マシン命令
   を実行する仮想マシンであって、 実行対象となる仮想マシン命令列を記憶する命令記憶手
   段と、 前記命令記憶手段から次に実行すべき仮想マシン命令を
   読み出す読み出し手段と、 読み出された仮想マシン命令に対応する演算処理を特定
   し実行する解読実行手段とを備え、 前記解読実行手段は、 読み出された仮想マシン命令が実行制御の流れを分岐さ
   せる分岐命令であるか否かを判定する分岐命令判定部
   と、 分岐命令であると判定される度に、その分岐命令の実行
   に加えて、この仮想マシンへの割込み要求の発生の有無
   の検出と、発生している場合の割込み処理とを実行する
   割込み処理部とを有することを特徴とする仮想マシン。
9. 【請求項９】前記解読実行手段はさらに、 対象とする全ての種類の仮想マシン命令に対応する実マ
   シン命令列とこの仮想マシンへの割込み要求に対処する
   ための実マシン命令列を記憶する実マシン命令列記憶部
   と、 指定された実マシン命令列を実行する実行部とを備え、 前記割込み処理部は、前記分岐命令判定部によって分岐
   命令であると判定される度に、前記実行部に、前記割込
   み要求に対処するための実マシン命令列を実行させた後
   に前記分岐命令に対応する実マシン命令列を実行させる
   ことを特徴とする請求項８記載の仮想マシン。
10. 【請求項１０】実マシンによる制御の下で仮想マシン命
    令を実行する仮想マシンであって、 実行対象となる仮想マシン命令列を記憶する命令記憶手
    段と、 前記命令記憶手段から次に実行すべき仮想マシン命令を
    読み出す読み出し手段と、 読み出された仮想マシン命令に対応する演算処理を特定
    し実行する解読実行手段とを備え、 前記解読実行手段は、 読み出された仮想マシン命令が一定個数の仮想マシン命
    令の集まりをブロックとした場合の各ブロックを代表す
    る仮想マシン命令に相当するか否かを判定するブロック
    判定部を備え、 各ブロックを代表する仮想マシン命令であると判定され
    る度に、その仮想マシン命令の実行に加えて、この仮想
    マシンへの割込み要求の発生の有無の検出と、発生して
    いる場合の割込み処理とを実行する割込み処理部とを有
    することを特徴とする仮想マシン。
11. 【請求項１１】前記解読実行手段はさらに、 対象とする全ての種類の仮想マシン命令に対応する実マ
    シン命令列とこの仮想マシンへの割込み要求に対処する
    ための実マシン命令列を記憶する実マシン命令列記憶部
    と、 指定された実マシン命令列を実行する実行部とを備え、 前記ブロック判定部は、仮想マシン命令が読み出される
    度に、それまでに読み出された仮想マシン命令の総数が
    一定値の倍数に一致するか否か比較し、一致する場合
    に、前記仮想マシン命令は各ブロックを代表する仮想マ
    シン命令に相当すると判定し、 前記割込み処理部は、前記分岐命令判定部によって各ブ
    ロックを代表する仮想マシン命令であると判定される度
    に、前記実行部に、前記割込み要求に対処するための実
    マシン命令列を実行させた後に前記仮想マシン命令に対
    応する実マシン命令列を実行させることを特徴とする請
    求項１０記載の仮想マシン。
12. 【請求項１２】実マシンによる制御の下で仮想マシン命
    令を実行する仮想マシンであって、 実マシン命令からなる複数のサブプログラムを記憶する
    実マシンプログラム記憶手段と、 実行対象となる仮想マシン命令列を記憶する第１領域
    と、前記実マシンプログラム記憶手段における各サブプ
    ログラムへのポインタを記憶する第２領域とを含む命令
    記憶手段と、 前記命令記憶手段の第１領域から次に実行すべき仮想マ
    シン命令を読み出す読み出し手段と、 読み出された仮想マシン命令に対応する演算処理を特定
    し実行する解読実行手段とを備え、 前記解読実行手段は、 読み出された仮想マシン命令が前記第２領域に実行制御
    を移す命令であるか否かを判定する領域判定部と、 前記第２領域に実行制御を移す命令であると判定された
    場合に、その移動先の第２領域の箇所に格納された前記
    ポインタが示す前記サブプログラムを実行するアドレス
    変換実行部とを有することを特徴とする仮想マシン。
13. 【請求項１３】前記命令記憶手段における第１領域と第
    ２領域とは、一定のアドレス値を境界とする隣接した記
    憶位置に設けられ、 前記領域判定部は、読み出された仮想マシン命令がサブ
    プログラムを呼び出す命令である場合に、その呼び出し
    先アドレスと前記境界との大小関係を比較することによ
    って前記判定を行うことを特徴とする請求項１２記載の
    仮想マシン。
14. 【請求項１４】実マシンによる制御の下で仮想マシン命
    令を実行する仮想マシンであって、 実行対象となる仮想マシン命令列を記憶する命令記憶手
    段と、 前記命令記憶手段から次に実行すべき仮想マシン命令を
    読み出す読み出し手段と、 読み出された仮想マシン命令に対応する演算処理を特定
    し実行する解読実行手段とを備え、 前記命令記憶手段は、前記仮想マシン命令列を構成する
    基本ブロックそれぞれに対応する命令ブロックの集まり
    からなり、 各命令ブロックは、その命令ブロックの前記命令記憶手
    段における先頭位置を特定するための識別子を格納した
    識別子領域と、対応する基本ブロックの非分岐命令だけ
    を格納した非分岐命令領域と、対応する基本ブロックの
    分岐命令を格納した分岐命令領域とを含み、 前記分岐命令領域に格納された分岐命令は、その分岐先
    が前記識別子によって指定され、 前記解読実行手段は、読み出された仮想マシン命令が前
    記分岐命令である場合には、その分岐先として指定され
    ている識別子に対応する命令ブロックの非分岐命令領域
    の先頭に実行制御を分岐させることを特徴とする仮想マ
    シン。
15. 【請求項１５】前記解読実行手段は、 次に読み出すべき仮想マシン命令が属する命令ブロック
    の識別子を格納する識別子レジスタと、その仮想マシン
    命令のその命令ブロックにおける相対的な記憶位置を示
    すオフセットを格納するオフセットカウンタとからなる
    プログラムカウンタを備え、 前記読み出し手段は、前記プログラムカウンタに格納さ
    れた識別子とオフセットに基づいて前記仮想マシン命令
    を読み出し、 前記解読実行手段は、読み出された仮想マシン命令が前
    記分岐命令である場合には、その分岐先として指定され
    ている識別子を前記識別子レジスタに書き込むと共に前
    記オフセットカウンタを初期値にリセットし、読み出さ
    れた仮想マシン命令が前記非分岐命令である場合には、
    前記オフセットカウンタを増加させ、 前記読み出し手段は、前記解読実行手段によって更新さ
    れたプログラムカウンタの識別子とオフセットに基づい
    て次に実行すべき仮想マシン命令を読み出すことを特徴
    とする請求項１４記載の仮想マシン。
16. 【請求項１６】前記解読実行手段はさらに、対象とする
    全ての種類の仮想マシン命令それぞれに対応する実マシ
    ン命令列を記憶する実マシン命令列記憶部を備え、 前記命令記憶手段の各命令ブロックはさらに、その命令
    ブロックの非分岐命令領域及び分岐命令領域に格納され
    た仮想マシン命令それぞれに対応する実マシン命令列を
    前記実マシン命令列記憶部に記憶された実マシン命令列
    から特定するためのデコードデータを含むデコードデー
    タ列を格納したデコードデータ列領域を含み、 前記読み出し手段は、デコードデータ列が格納された命
    令ブロックについては前記仮想マシン命令に代えて前記
    デコードデータを読み出し、デコードデータ列が格納さ
    れていない命令ブロックについては仮想マシン命令を読
    み出した後に、その仮想マシン命令に対応する実マシン
    命令列を前記実マシン命令列記憶部に記憶された実マシ
    ン命令列から特定するためのデコードデータを生成し、 前記解読実行手段は、前記読み出し手段から読み出し又
    は生成されたデコードデータによって特定される実マシ
    ン命令列を前記実マシン命令列記憶部から読み出して実
    行することを特徴とする請求項１５記載の仮想マシン。
17. 【請求項１７】前記命令記憶手段の各命令ブロックはさ
    らに、その命令ブロックのデコードデータ列領域に前記
    デコードデータが格納されているか否かを示すフラグを
    格納したフラグ領域を含み、 前記解読実行手段はさらに、分岐命令を実行した場合に
    は、その分岐先となる命令ブロックのフラグ領域に格納
    されたフラグを読み出して保持するカレントフラグ記憶
    部を備え、 前記読み出し手段は、前記カレントフラグ記憶部に保持
    されたフラグに基づいて、デコードデータの読み出し又
    は仮想マシン命令の読み出しを行うことを特徴とする請
    求項１６記載の仮想マシン。
18. 【請求項１８】前記命令記憶手段の各命令ブロックはさ
    らに、その命令ブロックのデコードデータ列領域に前記
    デコードデータが格納されているか否かを示すフラグを
    格納したフラグ領域を含み、 前記解読実行手段はさらに、分岐命令を実行した場合に
    その分岐先となる命令ブロックのフラグ領域に格納され
    たフラグを参照することにより、その命令ブロックには
    デコードデータが格納されていないと判定したときに
    は、その命令ブロックに格納されている仮想マシン命令
    列を読み出して対応するデコードデータ列に変換し、そ
    の命令ブロックのデコードデータ列領域に書き込むデコ
    ードデータ列書込み部を備えることを特徴とする請求項
    １６記載の仮想マシン。
19. 【請求項１９】実マシンによる制御の下で仮想マシン命
    令を実行する仮想マシンであって、 実行対象となる仮想マシン命令列を圧縮符号で記憶する
    命令記憶手段と、 前記命令記憶手段から次に実行すべき仮想マシン命令の
    圧縮符号を読み出し、対応する仮想マシン命令に復号す
    る読み出し手段と、 復号された仮想マシン命令に対応する演算処理を特定し
    実行する解読実行手段とを備え、 前記命令記憶手段は、前記仮想マシン命令列を構成する
    基本ブロックそれぞれに対応する命令ブロックの集まり
    からなり、 各命令ブロックは、その命令ブロックの前記命令記憶手
    段における先頭位置を特定するための識別子を格納した
    識別子領域と、対応する基本ブロックの非分岐命令だけ
    を格納した非分岐命令領域と、対応する基本ブロックの
    分岐命令を格納した分岐命令領域とを含み、 前記分岐命令領域に格納された分岐命令は、その分岐先
    が前記識別子によって指定され、 前記解読実行手段は、復号された仮想マシン命令が前記
    分岐命令である場合には、その分岐先として指定されて
    いる識別子に対応する命令ブロックの非分岐命令領域の
    先頭に実行制御を分岐させることを特徴とする仮想マシ
    ン。
20. 【請求項２０】前記命令記憶手段の各命令ブロックには
    さらに、その命令ブロックに格納された仮想マシン命令
    の圧縮符号を伸長復号するための情報テーブルであっ
    て、対応する圧縮符号と仮想マシン命令との組の集まり
    からなる復号テーブルを格納した復号テーブル領域を含
    み、 前記読み出し手段は、次に実行すべき仮想マシン命令が
    属する命令ブロックの復号テーブルを参照しながら、前
    記命令記憶手段から読み出した圧縮符号を対応する仮想
    マシン命令に復号することを特徴とする請求項１９記載
    の仮想マシン。
21. 【請求項２１】前記解読実行手段は、 次に読み出すべき仮想マシン命令が属する命令ブロック
    の識別子を格納する識別子レジスタと、その仮想マシン
    命令のその命令ブロックにおける相対的な記憶位置を示
    すオフセットを格納するオフセットカウンタとからなる
    プログラムカウンタを備え、 前記読み出し手段は、前記プログラムカウンタに格納さ
    れた識別子とオフセットに基づいて前記仮想マシン命令
    を読み出し、 前記解読実行手段は、読み出された仮想マシン命令が前
    記分岐命令である場合には、その分岐先として指定され
    ている識別子を前記識別子レジスタに書き込むと共に前
    記オフセットカウンタを初期値にリセットし、読み出さ
    れた仮想マシン命令が前記非分岐命令である場合には、
    前記オフセットカウンタを増加させ、 前記読み出し手段は、前記解読実行手段によって更新さ
    れたプログラムカウンタの識別子とオフセットに基づい
    て次に実行すべき仮想マシン命令を読み出すことを特徴
    とする請求項２０記載の仮想マシン。
22. 【請求項２２】前記解読実行手段はさらに、対象とする
    全ての種類の仮想マシン命令それぞれに対応する実マシ
    ン命令列を記憶する実マシン命令列記憶部を備え、 前記命令記憶手段の各命令ブロックはさらに、その命令
    ブロックの非分岐命令領域及び分岐命令領域に格納され
    た仮想マシン命令それぞれに対応する実マシン命令列を
    前記実マシン命令列記憶部に記憶された実マシン命令列
    から特定するためのデコードデータを含むデコードデー
    タ列を格納したデコードデータ列領域を含み、 前記読み出し手段は、デコードデータ列が格納された命
    令ブロックについては前記仮想マシン命令に代えて前記
    デコードデータを読み出し、デコードデータ列が格納さ
    れていない命令ブロックについては仮想マシン命令の圧
    縮符号を読み出して対応する仮想マシン命令に復号した
    後に、その仮想マシン命令に対応する実マシン命令列を
    前記実マシン命令列記憶部に記憶された実マシン命令列
    から特定するためのデコードデータを生成し、 前記解読実行手段は、前記読み出し手段から読み出し又
    は生成されたデコードデータによって特定される実マシ
    ン命令列を前記実マシン命令列記憶部から読み出して実
    行することを特徴とする請求項２１記載の仮想マシン。
23. 【請求項２３】前記命令記憶手段の各命令ブロックはさ
    らに、その命令ブロックのデコードデータ列領域に前記
    デコードデータが格納されているか否かを示すフラグを
    格納したフラグ領域を含み、 前記解読実行手段はさらに、分岐命令を実行した場合に
    は、その分岐先となる命令ブロックのフラグ領域に格納
    されたフラグを読み出して保持するカレントフラグ記憶
    部を備え、 前記読み出し手段は、前記カレントフラグ記憶部に保持
    されたフラグに基づいて、デコードデータの読み出し又
    は仮想マシン命令の読み出しを行うことを特徴とする請
    求項２２記載の仮想マシン。
24. 【請求項２４】前記命令記憶手段の各命令ブロックはさ
    らに、その命令ブロックのデコードデータ列領域に前記
    デコードデータが格納されているか否かを示すフラグを
    格納したフラグ領域を含み、 前記解読実行手段はさらに、分岐命令を実行した場合に
    その分岐先となる命令ブロックのフラグ領域に格納され
    たフラグを参照することにより、その命令ブロックには
    デコードデータが格納されていないと判定したときに
    は、その命令ブロックに格納されている仮想マシン命令
    列の圧縮符号を読み出して対応する仮想マシン命令列に
    復号した後に、対応するデコードデータ列に変換し、そ
    の命令ブロックのデコードデータ列領域に書き込むデコ
    ードデータ列書込み部を備えることを特徴とする請求項
    ２２記載の仮想マシン。
25. 【請求項２５】実マシンによる制御の下で仮想マシン命
    令を実行する仮想マシンと共に用いられ、実行対象とな
    る一部の仮想マシン命令列をその実行に先立って実マシ
    ン命令列に変換するその場式コンパイラであって、 前記仮想マシン命令列を構成する仮想マシン命令それぞ
    れについて、前記仮想マシン命令列を基本ブロックに分
    割した場合の各基本ブロックの先頭となる仮想マシン命
    令であるか否かを示すブロック先頭情報の入力を受け付
    けるブロック先頭情報獲得手段と、 前記仮想マシン命令列を構成する仮想マシン命令それぞ
    れについて、対応する実マシン命令列に変換する変換手
    段と、 前記変換手段によって得られた実マシン命令列における
    実マシン命令であって、前記ブロック先頭情報獲得手段
    が受け付けたブロック先頭情報によって特定された基本
    ブロックの先頭となる仮想マシン命令に対応する実マシ
    ン命令が、前記実マシンによってアドレシングされ得な
    い位置に配置される命令であるか否かを判定する分岐違
    反判定手段と、 前記分岐違反判定手段によって前記実マシン命令が前記
    位置に配置される命令であると判定された場合に、前記
    実マシン命令が前記位置に配置されないよう１個以上の
    無動作命令を前記実マシン命令列に追加挿入して出力す
    る出力手段とを備えることを特徴とするコンパイラ。
26. 【請求項２６】前記出力手段は、前記実マシン命令が前
    記実マシンによってアドレシングされ得る後続位置にず
    らせるために必要な個数の無動作命令を前記実マシン命
    令列における基本ブロックの先頭位置に追加挿入するこ
    とを特徴とする請求項２５記載のコンパイラ。
27. 【請求項２７】実マシンによる制御の下で仮想マシン命
    令を実行するスタック型仮想マシンにおいて、実行対象
    となる仮想マシン命令列を格納しておくための命令記憶
    手段における前記格納方法であって、 実行対象となる仮想マシン命令列と、それら仮想マシン
    命令それぞれに対応づけられた情報であって、対応づけ
    られた仮想マシン命令に後続する仮想マシン命令が実行
    された場合の前記スタックでのデータの格納状態の変化
    を示す先行命令情報とを関連付けて格納することを特徴
    とする仮想マシン命令列の格納方法。
28. 【請求項２８】コンピュータをスタック型仮想マシンと
    して機能させるためのプログラムを記録した記録媒体で
    あって、 前記仮想マシンは、 データを後入れ先出し方式で一時的に記憶するためのス
    タック手段と、 実行対象となる仮想マシン命令列と、それら仮想マシン
    命令それぞれに対応づけられた情報であって、対応づけ
    られた仮想マシン命令に後続する仮想マシン命令が実行
    された場合の前記スタック手段でのデータの格納状態の
    変化を示す先行命令情報とを記憶する命令記憶手段と、 前記命令記憶手段から次に実行すべき仮想マシン命令及
    び対応する先行命令情報を読み出す読み出し手段と、 読み出された仮想マシン命令と先行命令情報との組み合
    わせに対応する演算処理を特定し実行する解読実行手段
    とを備えることを特徴とする記録媒体。
29. 【請求項２９】実マシンによる制御の下で仮想マシン命
    令を実行する仮想マシンにおいて、実行対象となる仮想
    マシン命令列を格納しておくための命令記憶手段におけ
    る前記格納方法であって、 前記命令記憶手段は、前記仮想マシン命令列を構成する
    基本ブロックそれぞれに対応する命令ブロックの集まり
    からなり、 各命令ブロックは、その命令ブロックの前記命令記憶手
    段における先頭位置を特定するための識別子を格納した
    識別子領域と、対応する基本ブロックの非分岐命令だけ
    を格納した非分岐命令領域と、対応する基本ブロックの
    分岐命令を格納した分岐命令領域とを含み、 前記分岐命令領域に格納された分岐命令は、その分岐先
    が前記識別子によって指定されていることを特徴とする
    仮想マシン命令列の格納方法。
30. 【請求項３０】コンピュータを仮想マシンとして機能さ
    せるためのプログラムを記録した記録媒体であって、 前記仮想マシンは、 実行対象となる仮想マシン命令列を記憶する命令記憶手
    段と、 前記命令記憶手段から次に実行すべき仮想マシン命令を
    読み出す読み出し手段と、 読み出された仮想マシン命令に対応する演算処理を特定
    し実行する解読実行手段とを備え、 前記命令記憶手段は、前記仮想マシン命令列を構成する
    基本ブロックそれぞれに対応する命令ブロックの集まり
    からなり、 各命令ブロックは、その命令ブロックの前記命令記憶手
    段における先頭位置を特定するための識別子を格納した
    識別子領域と、対応する基本ブロックの非分岐命令だけ
    を格納した非分岐命令領域と、対応する基本ブロックの
    分岐命令を格納した分岐命令領域とを含み、 前記分岐命令領域に格納された分岐命令は、その分岐先
    が前記識別子によって指定され、 前記解読実行手段は、読み出された仮想マシン命令が前
    記分岐命令である場合には、その分岐先として指定され
    ている識別子に対応する命令ブロックの非分岐命令領域
    の先頭に実行制御を分岐させることを特徴とする記録媒
    体。