JPH11296403A - 向上した埋め込みロジックアナライザ - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】プログラマブル論理デバイスにデバックのため
の論理アナライザーを埋め込むための技法を開示する。 【解決手段】プログラマブル論理デバイス１６に論理ア
ナライザーを埋め込むことにより、トリガ条件（ブレー
クポイント）の前および後の双方で信号を捕捉すること
が可能となる。ＰＬＤ１６内に埋め込まれた論理アナラ
イザーは、論理信号を捕捉および格納する。論理アナラ
イザーは、コンピュータ上で見るために、これらの信号
をアンロードする。コンピュータ・システム上で実行す
る電子設計自動化（ＥＤＡ）ソフトウエア・ツールを用
いて、エンジニアは、監視対象のＰＬＤの信号、ブレー
クポイント、格納対象のサンプル全数、ブレークポイン
トが発生した後の捕捉対象のサンプル数、およびシステ
ム・クロック信号を特定する。

Description

【発明の詳細な説明】本出願は、「エンハンス埋め込み
論理アナライザー」と題する１９９７年１１月１８日に
出願された米国仮特許出願番号第６０／０６５，６０２
号の優先権を主張する。この仮出願は、参照によりここ
に援用される。本出願は、「プログラマブル論理デバイ
スのための埋め込み論理アナライザー」と題する１９９
７年１０月２７日に出願された米国特許出願第０８／９
５８，４３５号の一部継続出願である。これは、参照に
よりここに援用される。

【０００１】本出願は、「エンハンス埋め込み論理アナ
ライザー」と題する、本願と同一日に出願された米国特
許出願第 号（代理人整理ＡＬＴＲＰ０５０
号）に関連する。これは、参照のためにここに援用され
る。

【０００２】

【発明の属する技術分野】本発明は、一般的に、コンピ
ュータ・システムに関連したハードウエア・デバイスの
分析に関する。更に特定すれば、本発明は、デバッギン
グの目的のためにハードウエア・デバイス内に自動的に
埋め込まれた論理アナライザーに関する。

【０００３】

【従来の技術】エレクトロニクスの分野では、集積回
路、マルチチップ・モジュール、ボード等を設計および
製造するプロセスを自動化するために、様々な電子設計
自動化（ＥＤＡ：ｅｌｅｃｔｒｏｎｉｃ ｄｅｓｉｇｎ
ａｕｔｏｍａｔｉｏｎ）ツールが有用である。特に、
電子設計自動化ツールは、規格集積回路、カスタム集積
回路（例えばＡＳＩＣ）の設計、およびプログラマブル
集積回路のためのカスタム構成の設計に有用である。顧
客用のカスタム設計を生産するために当該顧客によって
プログラムされ得る集積回路には、プログラマブル論理
デバイス（ＰＬＤ）が含まれる。プログラマブル論理デ
バイスは、所望の機能を実行するようにプログラムされ
得るあらゆる集積回路を意味し、プログラマブル論理ア
レイ（ＰＬＡ）、プログラマブル・アレイ論理（ＰＡ
Ｌ）、フィールド・プログラマブル・ゲート・アレイ
（ＦＰＧＡ）、複雑プログラマブル論理デバイス（ＣＰ
ＬＤ）、ならびに、幅広い種類のプログラム可能な他の
論理デバイスおよびメモリ・デバイスを含む。多くの場
合、かかるＰＬＤは、ソフトウエア・パッケージの形態
を取る電子設計自動化ツールを用いて、設計エンジニア
によって設計およびプログラムが行われる。

【０００４】初回設計は必ずしも完璧とは限らないの
で、ＰＬＤ用の設計を発生し、ＰＬＤをプログラムし、
回路基板上またはＰＬＤを提供するシステムでＰＬＤの
機能性をチェックする間、ＰＬＤのデバッグが可能であ
ることは重要である。電子設計によってＰＬＤを実際に
プログラムする前に、シミュレーションおよび／または
タイミング分析を用いて当該電子設計をデバッグし得
る。しかしながら、一旦ＰＬＤがプログラムされ、作業
システム内で動作し始めると、この実世界環境において
ＰＬＤのデバッグが可能であることも重要である。

【０００５】

【発明が解決しようとする課題】シミュレーションを用
いてＰＬＤの多くの側面をデバッグし得るが、複雑なシ
ステム内で動作している実際の回路基板上のＰＬＤの全
機構を正確に実行するシミュレーションを発生すること
は、ほとんど不可能である。例えば、シミュレーション
では、実行中のシステムでＰＬＤが実際に経験するもの
と同様のタイミング特性を与えることができない場合が
ある。例えば、シミュレーションのタイミング信号は、
ＰＬＤが実システムで経験するものよりも密または疎で
あり得る。

【０００６】広範なシミュレーションの発生が困難であ
ることに加えて、温度変化、静電容量、ノイズおよび他
の要素のような他の回路基板変数によって、ＰＬＤが作
業システム内で動作中の時にのみ明白である間欠故障
が、ＰＬＤにおいて生じ得る。更にまた、ほとんどのバ
グが観察される可能性が高いポイントまでＰＬＤ設計に
負荷を与えるために充分なほど様々な試験ベクトルを発
生することは、困難であり得る。例えば、ＰＬＤの設計
およびシミュレーションの間に設計者が予想せず、した
がって考慮に入れなかった刺激をＰＬＤが受けると、結
果としてＰＬＤの誤動作が発生する可能性がある。かか
る誤動作は、予想が困難であると共に、完成システムの
コンテキスト中でデバッグしなければならない。したが
って、電子設計のシミュレーションは有用であるが、通
常ＰＬＤを完全にデバッグすることは不可能である。

【０００７】作業システム内のハードウエア・デバイス
をデバッグする１つの手法は、論理アナライザーと呼ば
れる別個のハードウエア機器を用いて、ハードウエア・
デバイスのピン上に存在する信号を分析することであ
る。（例えばヒューレット−パッカード社（Ｈｅｗｌｅ
ｔｔ−Ｐａｃｋａｒｄ Ｃｏｍｐａｎｙ）のＨＰ１６７
０Ａ Ｓｅｒｉｅｓ Ｌｏｇｉｃ Ａｎａｌｙｚｅｒ）
通常、論理アナライザーからハードウエア・デバイスの
対象のピンまで、多数のプローブ・ワイヤを手作業で接
続して、それらのピン上の信号を監視する。論理アナラ
イザーは、これらの信号を捕捉および格納する。しかし
ながら、ハードウエア・デバイスのピンを監視するため
の外部論理アナライザーの使用は、かかるデバイスをデ
バッグする場合には、いくつかの制限を有する。例え
ば、かかる外部論理アナライザーは、ハードウエア・デ
バイスの外部ピンに接続し外部ピンを監視することがで
きるだけである。したがって、ハードウエア・デバイス
の内部の信号を接続および監視する方法はない。しかし
ながら、ＰＬＤのようなハードウエア・デバイスをプロ
グラムする場合には、ＰＬＤをデバッグするためにこれ
らの内部信号のいくつかを監視可能であると有用であろ
う。いくつかのカスタム・ハードウエア・デバイスは、
ある内部デバッギング・ハードウエアを備えるようにな
り得るが、このデバッギング・ハードウエアは、通常、
特定の内部信号をルート指定するように結線されてお
り、他の信号を見たいと思うエンジニアが容易に変更す
ることはできない。また、かかるビルトイン・デバッギ
ングでは、エンジニアが望む信号をいかなるものでも監
視のために選択することは不可能であり、トリガ信号お
よびトリガ条件をエンジニアが変更することもできな
い。ＰＬＤは本質的に、特定の機能を実行するようにエ
ンジニアがプログラムを試みるプログラマブル・デバイ
スであるので、いかなる特定デバイスでも有効にデバッ
グするために、監視信号、トリガ信号、およびトリガ条
件をエンジニアが注文に応じて変更可能なことが重要で
ある。更に、ＰＬＤ用の電子設計の生成は、エンジニア
による創造的なデバッギングを必要とする反復プロセス
であり、エンジニアは、ほとんど全ての内部信号を見る
ことを望み得ると共に、システム内でＰＬＤをデバッグ
する過程で相当頻繁に考えを変更し得る。公知の外部お
よび内部論理アナライザーは、この柔軟性を提供しな
い。

【０００８】外部論理アナライザーまたはカスタム・チ
ップ内部の結線された所定のデバッギング・ハードウエ
アを用いることの別の欠点は、多くの場合、エンジニア
が監視を望む内部信号の数が、デバイス上で利用可能な
ピンの数よりも多いことである。例えば、エンジニアが
監視を望むデバイスの内部信号が１６個ある場合、その
デバイスがデバッギングに利用可能なピンを４個しか有
しないならば、エンジニアは、外部論理アナライザーを
用いて監視を行うことができない。

【０００９】場合によっては、エンジニアは従来の論理
アナライザーを採用してＰＬＤの内部信号を調べること
が可能である。これは、例えば、通常は内部信号である
信号を一時的にＰＬＤの出力ピンにルート指定するよう
にエンジニアが自身の設計を修正することによって、達
成し得る。次いで、設計が再コンパイルされる。エンジ
ニアは、次いで、当該「内部」信号を監視するために、
この出力ピンにプローブを取り付ける。しかしながら、
エンジニアは、この内部信号を見るために、自身の設計
を再コンパイルすると共にＰＬＤを再プログラムしなけ
ればならない。また、デバッギングが完了すると、エン
ジニアは出力ピンから当該内部信号を取り除くために設
計を再び書き直し、設計を再コンパイルし、最後に再び
ＰＬＤを再プログラムしなければならない。これは冗長
なプロセスであり得る。

【００１０】たとえエンジニアが内部信号をＰＬＤの出
力ピンにルート指定することに成功しても、いくつかの
集積回路パッケージでは、外部論理アナライザーを取り
付けることは極めて困難であり得る。デュアル・イン・
ライン・パッケージの集積回路では、パッケージが回路
基板上の容易にアクセス可能な位置にある限り、パッケ
ージの上部に論理アナライザーのプローブを取り付ける
ことは比較的簡単であり得る。しかしながら、デバイス
が密集しているためにパッケージが到達しにくい位置に
ある場合には、対象の特定出力ピンに論理アナライザー
のプローブを物理的に取り付けることは困難であり得
る。更に一層厄介なのは、パッケージの上部に配置され
た小型コンタクトの列を有する集積回路（例えば、「フ
リップ・チップ」）である。このタイプのパッケージで
は、対象の特定出力に論理アナライザーのプローブを取
り付けることは難しい。いくつかの集積回路は、回路基
板に面したパッケージ下部に配置されたコンタクトを有
するボール・グリッド・アレイ・パッケージに収容され
ている。これらのパッケージでは、パッケージの下側に
配置されたこれらの小さいコンタクトに論理アナライザ
ーのプローブを取り付けることは、ほとんど不可能であ
り得る。このため、内部信号をデバイスのピンにルート
指定することが可能であるとしても、外部論理アナライ
ザーの使用には欠点が伴う。

【００１１】「プログラマブル論理デバイスのための埋
め込み論理アナライザー（Ｅｍｂｅｄｄｅｄ Ｌｏｇｉ
ｃ Ａｎａｌｙｚｅｒ Ｆｏｒ Ａ Ｐｒｏｇｒａｍｍ
ａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）」と題する米国
出願番号第０８／９５８，４３５号は、埋め込み論理ア
ナライザーが、プログラマブル論理デバイス（ＰＬＤ）
内のような電子設計内の対象の内部信号を柔軟に分析す
ることを可能とする有利な装置および技法を開示する。
それにもかかわらず、デバッギングを行うためのＰＬＤ
の内部信号の分析には改良の余地がある。

【００１２】例えば、いくつかの論理アナライザーで
は、ユーザが、トリガ条件と、論理アナライザがデータ
の捕捉にトリガされる前の当該トリガ条件を満足しなけ
ればならないトリガ信号の集合とを特定することができ
る。特定のトリガ条件（デバイスの故障等）の直後に発
生する信号データを捕捉および分析することが望ましい
場合には、かかる論理アナライザーが有用である。しか
しながら、多くの場合、トリガ条件の前に発生する信号
を、後の分析のために捕捉することが望ましい。たいて
いの場合、トリガ条件を満足したことに基づいてデータ
捕捉を開始するこれらの論理アナライザーは、トリガ条
件の前に捕捉した信号を供給することはできない。なぜ
なら、論理アナライザーは、エラー、故障またはその他
のトリガ条件の時にのみ捕捉を開始するように設計され
ているからである。これらのエラーおよび／または故障
は予想されないので、こういったタイプの論理アナライ
ザーはトリガ条件を予想することはできず、したがっ
て、トリガ条件が発生する前にデータ捕捉を開始するこ
とはできない。

【００１３】いくつかのデバッギング状況では、トリガ
条件の発生前に発生する信号を捕捉することが極めて有
利である可能性がある。例えば、ＰＣＩバス・インタフ
ェースをデバッギングする場合、インタフェースが不当
な状態になる状況が起こり得る。従来の論理アナライザ
ーは、この不当状態を検出すると共に、即座に、後の分
析のために信号データの捕捉を開始することができる。
しかしながら、なぜバスがこの不当状態になったかを判
定するためには、バス・インタフェースが不当状態にな
る前に信号データの捕捉を開始することが極めて望まし
いであろう。別の例では、割込みが発生した場合、この
割込みが発生する前のいくつかのレジスタの履歴を知る
ことが極めて望ましい可能性がある。すなわち、一旦割
込みを受けるとデータ捕捉が開始され得るが、レジスタ
はすでに不正な状態にあり得る。割込みが発生した時に
いくつかのレジスタが不正状態にある理由を判定するた
めに、割込みが発生する前の信号データを捕捉および分
析することができると極めて望ましいであろう。また、
特定のトリガ条件の前の信号データを捕捉することが望
ましい他の状況もあり得る。

【００１４】様々な従来技術における努力は部分的な解
決を提示するが、各々に欠点がある。例えば、ヒューレ
ット−パッカード社（Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ
Ｃｏｍｐａｎｙ）から入手可能な外部論理アナライザ
ーは、トリガ条件（またはブレークポイント）が発生す
る前の信号データの捕捉を可能とする。しかしながら、
これらの外部論理アナライザーは、上述の外部論理アナ
ライザーに関連する欠点の多くを伴う。カリフォルニア
州サニーベールのアクテル社（Ａｃｔｅｌ Ｃｏｒｐｏ
ｒａｔｉｏｎ）は、２つの異なる信号を監視することが
できるプログラマブル論理デバイス内の２つのプローブ
を提供するが、これらの信号はユーザが予め特定しなけ
ればならず、更に、他の信号への柔軟な再割当てを行え
ない場合がある。加えて、Ａｃｔｅｌのプローブによっ
て、特定の信号を常時監視するが、特定されたブレーク
ポイントに関する関連信号データを捕捉することはでき
ない。

【００１５】したがって、プログラマブル論理デバイス
内に埋め込まれた論理アナライザーが、特定されたブレ
ークポイントの前および後の双方の内部信号を柔軟に捕
捉することができる装置および技法を有すると望ましい
であろう。

【００１６】更に、プログラマブル論理デバイス内の埋
め込み論理アナライザーを効率的かつ柔軟に制御する装
置および技法を有すると望ましいであろう。以下で説明
するように、かかる埋め込み論理アナライザーを制御す
るために様々な任意の選択肢が利用可能であるが、従来
技術の技法の中に最適なものはない。背景として、ま
ず、ＰＬＤおよび回路基板の設計フェーズおよび製造フ
ェーズの簡潔な説明を提供する。

【００１７】この節の初めの方で述べたように、設計エ
ンジニアはＰＬＤを設計すると共に、かかるデバイスを
電子設計自動化ツールを用いてプログラムする。この設
計フェーズ（段階）の過程において、設計が完了してＰ
ＬＤの大量生産の準備が整う前に、設計エンジニアは多
数の設計−プログラム−デバッグの繰り返しを実行し得
る。設計エンジニアは、多くの場合、シミュレーション
および／またはタイミング分析を用いて、ＰＬＤの電子
設計のデバッグを支援する。また、設計エンジニアが
（米国特許出願番号第０８／９５８，４３５号に開示さ
れているような）埋め込み論理アナライザーを用いて設
計のトラブルシュートを行うことも考えられる。一旦、
設計エンジニアが満足するようにＰＬＤの設計が完了し
たならば、その設計は、製造フェーズのために製品エン
ジニアに渡される。

【００１８】製造フェーズ（段階）では、製品エンジニ
アは、電子回路基板または１つ以上のＰＬＤを内蔵する
他の電子デバイスの大量生産のための製造フローを設計
する。製造フェーズの間、基板自体を試験する必要があ
ると共に、ＰＬＤを再試験する必要もあり得る。製造フ
ェーズの初めに、いかなる数および種類のハードウエア
・コンポーネントも、またいかなる数のＰＬＤも基板に
はんだ付けされる。一旦、基板上に配置されると、ＰＬ
Ｄは極めて多くの場合、当該ＰＬＤ上に位置するＪＴＡ
Ｇポートを用いてプログラムされる（または構成され
る）。また、基板上に配置する前に、特別なソケットお
よびプログラミング・ユニットを用いて、特定のＰＬＤ
を単独でプログラムすることも可能である。

【００１９】次いで、完全基板試験を行って、トレー
ス、はんだ接続部、および基板上のコンポーネント間の
他の物理的なインタフェースの試験を行い得る。基板試
験は、基板上のあらゆるデバイスをプログラムまたは構
成する前にも行い得ることを指摘しておく。この基板試
験の間、基板のトレースおよびはんだ接続部の試験を行
うために、ＰＬＤのＪＴＡＧポートまたはその他のデバ
イスを用いるのが一般的である。一旦、物理的な接続部
が試験されたなら、次いで基板の完全な機能試験を形成
して、基板の全体的な機能性を試験する（すなわち、特
定の入力が、予想される出力を生成することを保証す
る）。この時点で故障が検出された場合、特定のＰＬＤ
を基板上に置いたままでデバッグする必要があり得る。
突き止めるのが最も難しい故障では、デバッグする対象
のＰＬＤを基板から除去する必要さえあり得る。こうい
った状況では、先に説明したように、デバッギングを容
易にするためにＰＬＤ内に埋め込み論理アナライザーを
有することが望ましい。埋め込み論理アナライザーを用
いたＰＬＤのあらゆるデバッギングの間、何らかの方法
で埋め込み論理アナライザーを制御すること、すなわ
ち、論理アナライザーにコマンドおよびデータを与える
と共に、論理アナライザーから捕捉したデータおよびス
テータスを受信することが必要である。様々な任意選択
肢が利用可能であるが、現在最適なものはない。

【００２０】例えば、デバイスの既存の入力／出力ピン
を用いて、制御インタフェースを提供することが可能で
あり得る。しかしながら、ある特定の設計は、埋め込み
論理アナライザーの制御のためにインタフェースを提供
することができる余分の利用可能な入力／出力ピンを充
分に有しない場合がある。単にＰＬＤが正しく設計され
ていなかったかもしれず、ある時点でデバッグする必要
があり得るという理由で、ＰＬＤを購入したカスタマが
一定数の入力／出力ピンを使用しないように要求するこ
とは、望ましくない場合がある。

【００２１】カリフォルニア州サンタクララのインテル
社（Ｉｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎ）は、中央処
理装置（ＣＰＵ）のデバッグを支援するために、ＪＴＡ
Ｇポートを用いて、特定されたデバッグ・レジスタへの
アクセスを制御する。ＣＰＵは公知の設計であるので、
正確に何個のデバッグ・レジスタが必要であるかが事前
にわかり、制御はより単純である。しかしながら、ＰＬ
Ｄでは、各々のユーザ履行設計は注文によるものであ
る。当該設計がどのようなものであり、何個のデバッグ
・レジスタが必要であり得るかは、事前にわからない。
異なる設計では異なるデバッグ・レジスタが必要とな
る。このため、ＣＰＵの公知の設計でＩｎｔｅｌが用い
る簡単な技法は、ＰＬＤでは適切でないであろう。

【００２２】したがって、埋め込み論理アナライザーの
単純で効率的かつ柔軟な制御を与える装置および技法は
更に望ましいであろう。かかる制御装置および技法が、
実世界環境において回路基板上でＰＬＤの試験を可能と
すれば、更に望ましいであろう。

【００２３】

【課題を解決するための手段】前述のことを達成するた
め、また本発明の目的にしたがって、特定されたブレー
クポイントの前および後の双方で特定された信号データ
の捕捉が可能である、プログラマブル論理デバイスに論
理アナライザーを埋め込むための技法を開示する。ま
た、ＪＴＡＧポートを用いて埋め込み論理アナライザを
制御するための技法も開示する。

【００２４】本発明は、論理アナライザー回路を自動的
にＰＬＤ内に埋め込み、ブレークポイントの前および後
の双方で論理アナライザー回路が論理信号を捕捉および
格納し、論理アナライザーがこれらの信号をインタフェ
ースを介してコンピュータにアンロードする装置および
技法の双方を提供する。好適な実施形態では、信号の分
析はコンピュータ上で実行され、「オン・チップ」論理
アナライザーは信号を取得するようにのみ機能する。本
発明は、特にＰＬＤとうまく機能する。なぜなら、本質
的に、ＰＬＤは設計によってプログラムすることがで
き、この設計は変更し得るものであり、ＰＬＤは何度も
繰り返しプログラムされるからである。したがって、論
理アナライザー回路は、試験設計または最終ＰＬＤを設
計するプロセスの反復に埋め込まれ得る。ＰＬＤ設計の
デバッギングが成功すると、ＰＬＤチップは論理アナラ
イザー回路を用いずに再プログラム可能であり、または
回路はチップ上に残され得る。

【００２５】本発明の一実施形態では、コンピュータ・
システム上で実行する電子設計自動化（ＥＤＡ）ソフト
ウエア・ツールを用いて、エンジニアは監視対象のＰＬ
Ｄの信号を特定し、捕捉対象のサンプル数を特定し、シ
ステム・クロック信号を特定し、ブレークポイントだけ
でなくブレークポイントの前に必要なサンプル数も特定
する。（あるいは、全サンプルを特定することができ、
および／またはブレークポイントの後に必要なサンプル
を特定する。）次いで、ＥＤＡツールは、ＰＬＤを構成
するためにコンパイルおよびダウンロードされるＰＬＤ
の電子設計内に、論理アナライザー回路を自動的に挿入
する。ＰＬＤとコンピュータとの間に接続されたインタ
フェースを用いて、ＥＤＡツールは、埋め込み論理アナ
ライザーに実行およびデータ捕捉の開始を命令するため
に、論理アナライザーと通信を行う。一旦ブレークポイ
ントが発生したなら、論理アナライザーは、そのブレー
クポイントの後に更にサンプルを捕捉する必要があるか
否かを判定する。次いで、ＥＤＡツールは、サンプル・
メモリからデータをアンロードするように論理アナライ
ザーに指示し、次いでそのデータをコンピュータ上に表
示する。論理アナライザー回路はその後、再び実行して
サンプル値の別のシーケンスを捕捉し得る。

【００２６】本発明の一特定実施形態では、論理アナラ
イザーは、リング・バッファ、または満杯になると初め
に格納したデータに上書きする同様のメモリ構造におい
て、特定された信号ラインから連続的にデータを捕捉す
る。このように、ブレークポイントが発生する前に関連
データは連続的に格納されており、このため、格納され
たデータは後に、ブレークポイントの前に発生した信号
を見ることを望むユーザによって見られ得る。一旦ブレ
ークポイントが発生したなら、カウンタが、（もしあれ
ば）追加のデータ・サンプルをいくつ収集する必要があ
るかを追跡し続ける。

【００２７】多くの場合、ＰＬＤをプログラムするか、
またはＰＬＤが配置された回路基板の試験を支援するた
めに、ＪＴＡＧポートが用いられる。好都合なことに、
特定のＰＬＤの設計およびデバッギングの間、ＪＴＡＧ
ポートは従来より未使用であることがわかっている。こ
のため、ＰＬＤのデバッギングの間、本発明の埋め込み
論理アナライザーとの通信および論理アナライザーの制
御を行う手段として、ＰＬＤ上のＪＴＡＧポートが利用
されており、また使用し得ることも更にわかっている。
好都合なことに、標準的なＪＴＡＧポートが、埋め込み
論理アナライザーを含むプログラマブル論理デバイスの
デバッギングを容易にするために用いられる。ＪＴＡＧ
ポートの使用により、専用のデバッギング制御ピンの追
加が回避される。ＪＴＡＧポートを用いて埋め込み論理
アナライザーを制御する第１の実施形態では、論理アナ
ライザーの入力および出力は、非結合ＪＴＡＧ−イネー
ブルＩ／Ｏセルにルート指定される。制御信号を供給す
るセルは、デバイスの残りの部分が実世界環境において
と同様に動作するにもかかわらず、それらのセルがＩＮ
ＴＥＳＴモードにあると考えるように錯覚を起こし、信
号を入力し得るようになっている。第２の実施形態で
は、ユーザ履行試験データ・レジスタが論理エレメント
のＪＴＡＧ状チェーンを提供し、これを介して制御およ
び出力情報がシフトされる。刺激セルは論理アナライザ
ーに制御情報を与え、検知セルは論理アナライザーから
データを検索する。

【００２８】本発明は、従来技術に勝る多くの利点を提
供する。ＰＬＤ内で埋め込み論理アナライザーを用いる
ことによって、ＰＬＤが動作しているシステム内で、か
つＰＬＤの誤動作を生成し得る実際の条件のもとで、デ
バイスのデバッギングが可能となる。本発明の技法は、
エンジニアがいかなる論理機能もデバイス内でデバッグ
し得るように、論理アナライザー回路をＰＬＤ内に自動
的に埋め込む。埋め込み論理アナライザーは、エンジニ
アが特定したいかなる内部信号も捕捉可能であり、ブレ
ークポイントは、特定されたいかなる内部信号も含むこ
とができる。埋め込み論理アナライザー内のメモリおよ
びコンピュータへのインタフェースを使用することによ
って、いかなる数および深さの信号もデバイス内で監視
可能であり、次いで、分析のため後にコンピュータに送
信することができる。本発明の一実施形態では、埋め込
み論理アナライザーをプログラムすると共に捕捉した信
号情報をコンピュータに送信するために、ＪＴＡＧポー
トが用いられる。

【００２９】好都合なことに、システム内のＰＬＤ設計
のデバッギングの間、エンジニアはＥＤＡツールを用い
て新たな監視信号および／または新たなブレークポイン
トを特定し得る。エンジニアは次いで、デバイスの異な
る部分をデバッグするため、またはトリガ条件を変更す
るために、修正した論理アナライザーによって、意図さ
れたシステム内にデバイスがある間に極めて素早くデバ
イスを再プログラムすることができる。埋め込みアナラ
イザーを素早く再プログラムするこの能力は、動的に再
プログラムされ得ないカスタム・チップ上のビルトイン
・デバッギング・ハードウエアに勝る多くの利点を有す
る。また、再プログラムするこの能力は、ハードウエア
・デバイスの外部ピンしか監視することができない外部
論理アナライザーに勝る利点も有する。更に、一旦、エ
ンジニアが埋め込み論理アナライザーによってデバイス
のデバッギングを終了すると、論理アナライザーを用い
ずに、ＥＤＡツールを用いて、エンジニアの最終的な作
業設計を表す最終構成出力ファイルを発生し得る。した
がって、論理アナライザーは最終設計の一部である必要
はなく、ＰＬＤ上に空間を取る必要がない。

【００３０】本発明は、幅広い範囲のハードウエア・デ
バイス、特にＰＬＤに適用可能である。とりわけＰＬＤ
は、ＳＲＡＭ技術およびＥＥＰＲＯＭ技術を含む幅広い
多様な技術を用いて履行し得る。ＳＲＡＭ技術に基づく
ＰＬＤは、多数かつより深い信号を捕捉するために埋め
込み論理アナライザーが使用可能な追加の埋め込みメモ
リを有し得るという点で、特に有利である。更に、ＥＤ
Ａツールによって自動的に設計および挿入された埋め込
み論理アナライザーは、エンジニアが別個の機器として
外部の論理アナライザーを必要としないことを意味す
る。更に、エンジニアは、ＰＬＤについての設計を生成
しているコンピュータを用いて、埋め込み論理アナライ
ザーの制御および構成ならびにその結果の検討も行い得
る。

【００３１】本発明の一実施形態では、ＰＬＤ上の多数
のピンは、ユーザ・コンピュータと通信するための専用
インタフェース・ピンである。これらのピンはインタフ
ェース専用であると共に、事前に知られているので、ユ
ーザ・コンピュータからこれらのピンにデバッギング・
インタフェース・ケーブルを極めて容易に接続し得るよ
うに、回路基板上の容易にアクセス可能な位置またはポ
ートにこれらのピンをルート指定し得る。この技法は、
パッケージ内の特定集積回路のピンまたはコンタクトに
到達するのが困難であるか、またはほとんど不可能であ
り得る場合に、特に有利である。本発明の埋め込み論理
アナライザーは、ＰＬＤのいかなる内部信号もまたは外
部信号も監視するように構成し得るので、これらの監視
信号は全て、こういったインタフェース・ピンを介し
て、分析のために利用することができる。すなわち、Ｐ
ＬＤ内のいかなる信号も監視可能であり、埋め込み論理
アナライザーのメモリ内に格納可能であり、後にこれら
の専用インタフェース・ピンを介して分析のためにユー
ザ・コンピュータにアップロードすることができるの
で、対象の特定外部ピンにプローブを物理的に接続する
必要はない。

【００３２】加えて、埋め込み論理アナライザーは、処
理能力近くまで構成されたＰＬＤと共に使用可能であ
る。エンジニアは、分析対象の問題に関連のない設計の
一部を一時的に除去し、論理アナライザー回路を埋め込
み、次いでＰＬＤをデバッグすることができる。一旦Ｐ
ＬＤがデバッグされると、エンジニアは埋め込み論理ア
ナライザーを除去し、一時的に除去してあった設計セク
ションを再挿入し得る。

【００３３】

【発明の実施の形態】プログラマブル論理デバイス（Ｐ
ＬＤ）のような電子設計をプログラムする設計を開発す
るために、プログラマブル論理開発システムが用いられ
る。ここで用いられる場合、「電子設計」とは、集積回
路だけでなく、回路基板ならびに多数の電子デバイスお
よびマルチチップ・モジュールを含むシステムを意味す
る。説明の都合上、以下の検討では一般的に「集積回
路」または「ＰＬＤ」に言及するが、本発明はそれに限
定されるものではない。 プログラマブル論理開発システム 図１は、コンピュータ・ネットワーク１２、プログラミ
ング・ユニット１４、およびプログラム対象のプログラ
マブル論理デバイス１６を含むプログラマブル論理開発
システム１０の実施形態のブロック図である。コンピュ
ータ・ネットワーク１２は、全てネットワーク接続２４
を介して互いに接続されたコンピュータ・システムＡ１
８、コンピュータ・システムＢ２０、コンピュータ・シ
ステムＣ２２およびコンピュータ・システム・ファイル
・サーバ２３等、ネットワーク内に接続されたあらゆる
数のコンピュータを含む。コンピュータ・ネットワーク
１２は、ケーブル２６を介してプログラミング・ユニッ
ト１４に接続されており、一方プログラミング・ユニッ
ト１４は、プログラミング・ケーブル２８を介してＰＬ
Ｄ１６に接続されている。あるいは、１つのみのコンピ
ュータ・システムをプログラミング・ユニット１４に直
接接続することが可能である。更に、コンピュータ・ネ
ットワーク１２は、設計を開発している時のように、常
時プログラミング・ユニット１４に接続する必要はな
く、ＰＬＤ１６をプログラムする時にのみ接続すること
も可能である。

【００３４】プログラミング・ユニット１４は、ＰＬＤ
１６をプログラムするためにコンピュータ・ネットワー
ク１２からプログラム命令を受け入れるいずれかの適切
なハードウエア・プログラミング・ユニットとすれば良
い。一例として、プログラミング・ユニット１４は、コ
ンピュータ用アドオン論理プログラマ・カード、およ
び、カリフォルニア州サンノゼのアルテラ社（Ａｌｔｅ
ｒａＣｏｒｐｏｒａｔｉｏｎ）から入手可能なもののよ
うなマスタ・プログラミング・ユニットを含み得る。Ｐ
ＬＤ１６は、システム内またはプログラミング・ステー
ション内に存在し得る。動作において、電子設計自動化
ソフトウエア・ツールを用いてプログラミング命令を開
発するために、いずれかの人数のエンジニアがコンピュ
ータ・ネットワーク１２を用いる。一旦、エンジニアに
よって設計が開発され入力されると、その設計は、プロ
グラミング・ユニットにダウンロードされる前にコンパ
イルおよび検査される。次いで、プログラミング・ユニ
ット１４は、ＰＬＤ１６をプログラムするために、ダウ
ンロードされた設計を用いることができる。

【００３５】本発明の一実施形態によってＰＬＤをデバ
ッグする目的のために、図示されたコンピュータのいず
れかまたはその他のものを用いて、論理アナライザー回
路を特定すると共に、かかる回路をユーザの設計と共に
コンパイルし得る。更に、プログラミング・ケーブル２
８を用いて論理アナライザーを制御すると共に論理アナ
ライザーからデータを受け取っても良く、または別個の
デバッギング・ケーブルを用いてコンピュータを直接デ
バイス１６に接続しても良い。

【００３６】かかるプログラマブル論理の開発システム
を用いて電子設計を生成する。設計の入力および処理
は、「プロジェクト」のコンテキスト内で行われる。プ
ロジェクトは、階層情報、システム設計、ならびにプロ
グラミング・ファイルおよび報告ファイルを含む出力フ
ァイルと共に、プロジェクト・ファイル、設計ファイ
ル、割当てファイル、およびシミュレーション・ファイ
ルを含む。また、中間データ構造およびバージョン情報
を含むプロジェクト・データベースも存在し得る。

【００３７】プロジェクトは、１つ以上の設計エンティ
ティ階層を含んでおり、各設計階層ツリーは、その階層
ツリー内の最上設計エンティティ（トップレベル機能ブ
ロック）であるルート・エンティティを有する。設計階
層ツリー内の他の設計エンティティは、子エンティティ
と呼ばれる。また、設計階層は、例えばトップ・ダウン
設計方法論において、対応する設計ファイルがないエン
ティティを含み得る。かかる未履行のエンティティを含
む階層のこの部分は、各エンティティに設計ファイルが
供給されるまで、コンパイルもシミュレートもされな
い。この場合、プロジェクトのこれらの部分の履行を支
援するためにインタフェースは定義されているがボディ
は空であるテンプレート・ソース・ファイルが自動的に
発生される。ユーザは、機能ブロックを特定および履行
することによって設計を生成するが、これについて、例
示の設計方法論のコンテキストにおいて以下に説明す
る。 設計方法論 図２は、ＰＬＤをプログラムする設計を開発するために
システム設計仕様を用いるための設計方法論５０を示
す。なお、本発明は、多種多様な設計方法論のコンテキ
ストにおいて実施し得ることは認められよう。一例とし
て、ワーク・グループ・コンピューティング技法および
本発明のシステムは、図２の方法論のフレームワーク内
の電子設計自動化（ＥＤＡ）ソフトウエア・ツールとう
まく機能する。

【００３８】ステップ５２では、プログラム対象のＰＬ
Ｄ用のシステム仕様が取得される。この仕様は外部ドキ
ュメントまたはファイルであり、例えばデバイス・ピン
名、各ピンの機能性、所望のシステム機能性、タイミン
グおよびリソース供給等を記述する。ワーク・グループ
内の多数のエンジニアは、後にＰＬＤをプログラムする
のに用いる設計をＥＤＡツールによって生成するため
に、このシステム仕様を用いる。

【００３９】一旦、システム仕様が取得されると、機能
ブロック図を用いて設計の生成が開始される。ステップ
５４では、下位レベルの設計ブロック間の接続が特定さ
れているトップレベル・ブロック図を生成する。このブ
ロックでは、目標デバイス、速度階級、およびキー・タ
イミング要件を特定し得る。当業者は、このトップレベ
ル・ブロックが、すでに開発もしくは履行されている
か、または第三者の提供業者から取得されているブロッ
クも含み得ることを認めよう。また、このトップレベル
・ブロックは、外部シミュレータ等の他の関連設計ツー
ルで用いるためにＨＤＬファイル等に変換し得る。

【００４０】ステップ５６は、ステップ５４のトップレ
ベル・ブロック図中に存在する全ブロックのために、Ｅ
ＤＡツールを用いて設計ファイル・テンプレートを発生
することを含む。設計者が未履行のブロックを生成した
後、システムは設計ファイル・テンプレートを発生し得
る。かかるテンプレートは、例えば、境界の周辺にタイ
トル、日付等を含むウィンドウのフォーマットでブロッ
クを表示し得る。また、テンプレートは、ウィンドウ内
に表示された機能的内容のいくつかの詳細事項も含み得
る。設計ファイル・テンプレートは、ＶＨＤＬ、ＡＨＤ
Ｌ、Ｖｅｒｉｌｏｇ、ブロック図、構成図、またはその
他の同様のフォーマットを含むいずれかの特定の設計フ
ォーマットとすれば良い。ＶＨＤＬブロックの場合、テ
ンプレートは、多くのフォーマッティングおよびいかな
るＶＨＤＬブロックにも必要なシンタクスも含み得る。
ユーザは、テンプレートを取得し、自身の機能を履行す
るために必要なＶＨＤＬシンタクスの小部分を追加する
だけで良い。例えば、ユーザは、特定のＡＮＤゲート動
作を定義するシンタクスを追加するだけで良い場合があ
る。ＶＨＤＬまたはその他のＩＥＥＥ標準等の通常の設
計は、設計ブロックを適切に設定するために大量のテキ
ストを必要とする。

【００４１】当業者は、設計が必要とする構造的エンテ
ィティまたは機能的エンティティの設計のための起点と
して、これらのような設計ファイル・テンプレートを使
用可能であることを認めよう。したがって、設計ファイ
ル・テンプレートは、１つ以上の設計において、異なる
ブロックのインスタンスのための再使用可能なオブジェ
クトとして機能し得る。更に重要なことに、設計ファイ
ル・テンプレートを採用することで、設計者がブロック
中に論理を発生するために費やさなければならない労力
の量が減少する。一実施形態では、設計ファイル・テン
プレートの発生は、トップレベル・ブロック図に変更が
あればテンプレートを後に更新することができるように
行う。

【００４２】次に、ステップ５８では、ＥＤＡツールを
用いてトップレベル・ブロックの各ブロックを履行す
る。より複雑な設計では、追加のブロック図のレベル
（すなわち、ブロック内のブロック）があり得ることを
注記しておく。トップレベルで変更が必要であれば、ト
ップレベル・ブロック図は更新され、また副設計も自動
的に更新されると好ましい。

【００４３】更に、所与の設計の必要に応じて、リソー
スの利用、タイミング性能等に関する情報を提供するた
めに、特定の集積回路ダイのための取付け段階にまでブ
ロックをコンパイルし得る。そのため、ステップ５８の
間に、何らかのタイミング最適化を行い得ることが考え
られる。このシーケンスが示す設計のスタイルでは、エ
ンジニアは最初に設計を行い、次いでコンパイルおよび
シミュレートし、次いで、シミュレーション結果が満足
のいくものでなければ再び設計に戻る。別のスタイルで
は、エンジニアは、最終的に完成設計をコンパイルする
前に、設計の後にシミュレーションを行うループを多
数、繰り返し得る。

【００４４】ブロック履行の順序に関して、以下の要素
の１つ以上を用いて履行順序を決定することができる。
（１）ブロックの複雑さ、（２）ブロックに関連する不
確実性またはリスク、および／または（３）所与のデー
タ経路でどれほど上流および／または下流にブロックが
存するか、である。また、ステップ６０、６２、６４、
６８、および７０の各々は、後に行われる設計の変更に
よって必要となる追加の履行のために、このブロック履
行ステップに戻り得る。

【００４５】ステップ６０では、挙動シミュレータおよ
び、例えばＶＨＤＬまたはＶｅｒｉｌｏｇ試験ベンチを
用いることによって発生されるベクトルを使用して、ブ
ロックをソース・レベルで機能的にシミュレートする。
次いで、シミュレーション結果を表示するか、またはそ
の他の場合、波形、テキスト、もしくはソース・ファイ
ル上の注釈として提示／記録することができる。設計者
は、再度ブロックを履行するためにステップ５８に戻っ
ても良い。また、この時点で、ブロックをコンパイルす
るか、またはタイミング分析を実行し得る。

【００４６】一旦、設計者がシミュレーション結果に満
足したなら、ステップ６２でブロックを他のブロックと
組み合わせ、結果として得られたグループを共にシミュ
レートする。場合によっては、重要なリソースおよびタ
イミング情報を提供するために、全コンパイルを完了す
ることが有用であり得る。また、１つのブロックからの
出力シミュレーション・ベクトルは、次のブロックへの
入力シミュレーション・ベクトルとなり得る。また、設
計者は、トップレベル・ブロックを修正するためステッ
プ５４に戻っても良く、または再度ブロックを履行する
ためステップ５８に戻っても良い。

【００４７】次に、ステップ６４では、挙動シミュレー
タを用いて、設計全体をソース・レベルで機能的にシミ
ュレートする。好ましくは、トップレベル・ブロック図
はシミュレーションの前に全て特定されると共に、完成
設計接続性を示す。ＶＨＤＬまたはＶｅｒｉｌｏｇ試験
ベンチを用いて、ベクトルを発生することができる。こ
の場合も、シミュレーション結果は、波形またはソース
・ファイル上の注釈としてのいずれかで表示可能であ
る。また、設計者は、トップレベル・ブロックを変更す
るためにステップ５４に戻っても良く、または再度ブロ
ックを履行するためにステップ５８に戻っても良い。ス
テップ６６では、設計全体を、ユーザ設計を履行するた
めにＰＬＤをプログラムするのに必要な情報を含むファ
イル、例えば「プログラミング出力ファイル」等にコン
パイルする。

【００４８】生成される設計の種類に応じて、多種多様
なコンパイル技法を使用し得る。一例として、コンパイ
ルのいくつかの例を以下に提示する。ＰＬＤでは、コン
パイルは、合成、配置、およびルート指定、プログラミ
ング・ファイルの発生、ならびにシミュレーションのス
テップを含む。カスタム・レイアウトによる従来の集積
回路設計では、コンパイルは、レイアウト版の構成図、
設計規則チェッカ、およびシミュレーションを含む。高
レベル設計ツールを用いた集積回路設計では、コンパイ
ルは、ＶＨＤＬまたはＶｅｒｉｌｏｇ等の言語による合
成、自動配置およびルート指定、ならびにシミュレーシ
ョンを含む。プリント回路基板では、コンパイルは、自
動ルート指定、設計規則チェック、集中パラメータ抽
出、およびシミュレーションを含む。むろん、他の種類
のコンパイルおよび上記のものの変形も使用可能であ
る。

【００４９】本発明のコンテキスト内で、埋め込み論理
アナライザーを生成するために、上述のコンパイル技法
のいずれも修正し得る。図４を参照して以下で更に詳細
に論じるが、ユーザの設計内に論理アナライザーを挿入
するために、ＰＬＤのコンパイルを修正する。

【００５０】ステップ６６におけるコンパイルに続い
て、ステップ６８では、コンパイラ内部のタイミング・
チェッカを用いて、設計の性能目標に到達したか否かを
判定する。また、タイミング・シミュレーションを用い
て性能の詳細をチェックする。加えて、設計プロファイ
ラおよび／またはレイアウト・エディタ等の他の分析ツ
ールを用いて、設計の性能を更に最適化することができ
る。好ましくは、最適化はステップ６８の前には行われ
ない。なぜなら、設計内の１つ以上の重要経路の位置を
確立するために、全コンパイルが通常必要だからであ
る。また、設計者は、トップレベル・ブロックを修正す
るためにステップ５４に戻っても良く、または再度ブロ
ックを履行するためステップ５８に戻っても良い。

【００５１】次に、ステップ７０では、プログラミング
・ユニット１４を用いてデバイスをプログラム／構成す
ると共にシステム内で試験する。この場合も、設計者
は、トップレベル・ブロックを修正するためステップ５
４に戻っても良く、または再度ブロックを履行するため
ステップ５８に戻っても良い。方法論５０はトップ・ダ
ウン設計プロセスを示すが、これを用いてボトム・アッ
プ型の方法論にも対応し得る。これまで、エンジニアが
ＰＬＤ用の設計を開発し得る全体的な設計方法論につい
て説明したが、これより、ＰＬＤ内に論理アナライザー
を埋め込むための技法について論じる。 埋め込み論理アナライザー 図３および図４のフローチャートは、ＰＬＤ内に論理ア
ナライザーを埋め込んで所望の信号を捕捉すると共にコ
ンピュータ上でその結果を見るためにユーザが本発明を
利用し得る、１つの可能な技法を記述する。ステップ１
０２では、ユーザはデバイス用の設計を発生すると共
に、その設計を出力ファイルにコンパイルする。多種多
様なＥＤＡツールを用いて、ＰＬＤ用の設計を発生およ
びコンパイルし得る。一例として、米国特許出願番号第
６０／０２９，２７７号に開示された技法を使用し得
る。

【００５２】ステップ１０４では、コンパイルされた出
力ファイルを用いてデバイスをプログラムし、そのデバ
イスを、プリント回路基板上または適切な電子システム
内等の動作条件のもとに置く。このステップで、ユーザ
は、デバイスに伴う誤動作に気づき得る。その場合は、
ステップ１０６でＥＤＡツールのハードウエア・デバッ
ギング機構をイネーブルする。このイネーブルによっ
て、ＥＤＡツールはネットリストの増大を実行すること
ができる。すなわち、様々な設計ファイル内のユーザ設
計が、本発明の一実施形態による論理アナライザーによ
って増大される。これは図５に更に詳細に記述されてい
る。また、このデバッギング機構によって、組み合わさ
れたネットリストをデバイス上で処理すると共にプログ
ラムすることができる。

【００５３】次に、ユーザは、当該ユーザが選択するい
ずれかの方法でデバイスをデバッグするために、論理ア
ナライザーをプログラムすることができる。論理アナラ
イザー回路の一例を図９に示す。論理アナライザーの設
計はすでにＥＤＡツール内に存在し得るか、またはいか
なる時点でも発生させ得る。ステップ１０８では、監視
されるデバイスの対象の信号を特定する。これらは、誤
動作の原因を突き止めるためにユーザが見ることを望む
信号である。これらの信号は、デバイスのピン上に存在
する信号、またはいずれかの内部信号もしくはデバイス
内のいずれかの場所であり得る。多くの場合、ステップ
１０４で観察された誤動作の性質によって、問題に関す
る更なる情報を提供すると思われる手がかりとなる示唆
的な信号が与えられる。例えば、誤動作が特定のピンに
おけるデータ出力に関連する場合、監視対象の信号は当
該ピンよりも上流の論理によって供給され得る。

【００５４】監視対象のこれらの信号は、多種多様な方
法で特定し得る。一例として、各信号の階層経路名を特
定しても良く、またはグラフィカル・ユーザ・インタフ
ェースを用いて、特定の設計ファイルを見ると共に当該
ファイル内部から監視対象の信号または場所を選択して
も良い。１つの代替的な実施形態では、ユーザは、デバ
イスのどのピンをユーザのコンピュータへのインタフェ
ースとして用いるかも特定し得る。すなわち、ＰＬＤ内
の埋め込み論理アナライザーに制御情報を送出するた
め、および、論理アナライザーからユーザのコンピュー
タに捕捉した情報をアップロードするために用いるピン
である。しかしながら、好ましくは、インタフェースと
して用いるピンは、デバイスのＪＴＡＧポートのような
既知のものである。

【００５５】ステップ１１０では、捕捉対象のサンプル
全数を特定する。すなわち、サンプル・メモリの深さが
特定され、これは一方で論理アナライザーによって何個
のクロック・パルスのデータが取得されるかを示す。捕
捉対象のサンプル全数は、特定されたブレークポイント
の前であれ後であれ、捕捉される全サンプルを含む。す
なわち、特定された数は捕捉対象のデータ・ウィンドウ
の幅を示す。ウィンドウは、ブレークポイントを包含し
ても良く、またブレークポイントの完全に前にあっても
良く、ブレークポイントの完全に後にあっても良い。

【００５６】本発明の一実施形態では、埋め込みメモリ
・ブロック（Ａｌｔｅｒａ Ｃｏｒｐｏｒａｔｉｏｎか
ら入手可能なＦＬＥＸ１０Ｋデバイス・ファミリのいず
れか等）を含むＰＬＤが、本発明を履行するためにうま
く機能する。埋め込みメモリ・ブロックは、捕捉した情
報の格納のために、（論理アナライザー回路の一部とし
て）比較的大きなバッファを提供するように容易にプロ
グラムされる。しかしながら、埋め込みメモリ・デバイ
スは、捕捉した情報のバッファリングのためには必要で
はない。埋め込みメモリを有しないデバイスを本発明と
共に用い得るが、それらは比較的大きなバッファの生成
を容易に行うことはできない。埋め込みメモリを有しな
いデバイスでは、バッファは、各セルから利用可能なメ
モリを用いて、多数のセルにわたって履行し得る。

【００５７】ステップ１１２では、論理アナライザーが
用いるためにシステム・クロック信号を特定する。デバ
イス内で利用可能な様々な信号のいずれもシステム・ク
ロック信号として特定し得る。典型的に、監視している
信号に関連するデバイス・クロック信号がシステム・ク
ロック信号として選択される。また、信号を一層高い頻
度でサンプルするために、多数のデバイス・クロック信
号を選択することもできる。

【００５８】ステップ１１４では、ブレークポイントを
特定する。ブレークポイントは、監視する信号をいかな
る数でも含み、また、論理アナライザーをトリガするた
めにそれらの信号が有しなければならない論理レベルも
含み得る。すなわち、ブレークポイントはデバイスの特
定の状態を示す。ブレークポイントは、状態が変化する
１つの信号と同程度に単純なものとしても良く、また
は、論理アナライザーをトリガする前に発生する複雑な
信号パターンもしくはパターン・シーケンスとしても良
い。また、ブレークポイントは、あらゆる場合に特定す
る必要はない。特定されない場合、論理アナライザー
は、実行時に即座にデータ捕捉を開始する。好都合なこ
とに、ブレークポイントは、ＥＤＡツールの使用によっ
てユーザがいかなる時点でも変更することができ、新た
なブレークポイントは、デバイスの設計ファイルの全て
を再コンパイルする必要なく、デバイス内の埋め込み論
理アナライザーにダウンロード可能である。システム内
のデバイスについてブレークポイントが素早く変更可能
であることによって、デバッギングが格段に効率的にな
る。好都合なことに、本発明は、ブレークポイントの後
だけでなくブレークポイントが発生する前にもデータを
取得可能である。

【００５９】ステップ１１５では、ユーザは、ブレーク
ポイントの前の捕捉対象のデータ・サンプル数を特定す
る。好都合なことに、ユーザは、ブレークポイントが発
生する前の捕捉対象のサンプルをいかなる数でも特定し
得るので、これらのブレークポイント前の信号を後に分
析して、故障、誤差、またはその他の状況の原因を判定
するのに役立てることができる。図９ないし１１におい
て以下に説明するように、埋め込み論理アナライザーの
履行によってサンプルの連続的な格納が可能となり、ブ
レークポイント前の必要サンプルをいかなる数でもユー
ザに提供する。あるいは、ユーザは、ブレークポイント
後の必要サンプル数を特定しても良い。捕捉対象のサン
プル全数はステップ１１０で特定されているので、後の
必要サンプルに基づいて前の必要サンプルを計算するこ
とは簡単であり、逆もまた同様である。また、ユーザ
は、ブレークポイント前の必要サンプルおよびブレーク
ポイント後の必要サンプルも特定し得る。次いで、捕捉
対象の全サンプルを自動的に計算することができる。

【００６０】ステップ１１０において捕捉対象のサンプ
ル数、およびステップ１１５においてブレークポイント
前の必要なサンプル数を特定可能なことに加えて、これ
らの値は、ユーザの設計および論理アナライザーをコン
パイルした後でも特定し得る。すなわち、ステップ１１
０および１１５は設計のコンパイル前にある値を特定す
るが、これらの値は、一旦ＰＬＤがプログラムされた
後、または論理アナライザーが実行中の時でも、論理ア
ナライザーに入力することもできる。例えば、図９のレ
ジスタ３１０は、値Ｄｅｌａｙ［６：０］によって任意
に設定して、ブレークポイントが発生した後の捕捉対象
のサンプル数を示し得る。捕捉対象のサンプル全数は、
サンプル・メモリ３２４におけるワード数と等しい。コ
ンパイルの前に特定された他の値も、同様の方法で、例
えばトリガ・レジスタ３０４で、コンパイルの後に特定
可能である。

【００６１】一旦、ユーザが埋め込み論理アナライザー
をどのように機能させたいかを特定すると、完成設計が
コンパイルされる。ステップ１１６では、ユーザは、す
でに特定されている論理アナライザー設計と共にユーザ
のデバイス設計をコンパイルするために、コンパイル・
コマンドを発行する。本発明の好適な実施形態では、こ
のプロセスの間、設計ファイルは修正されない。論理ア
ナライザーの設計は、生成される出力ファイル内に組み
込まれる。一特定実施形態では、図５に示されたプロセ
スを用いてステップ１１６を履行し得る。むろん、他の
同様の技法も使用し得る。

【００６２】このステップの結果として生じるのは、埋
め込み論理アナライザーと共にユーザの設計を含む新た
な出力ファイルである。図５を参照して、ＥＤＡツール
がカスタム論理アナライザーを設計内に挿入し得る技法
を、以下で更に詳細に論じる。一旦、新たな出力ファイ
ルを発生すると、ステップ１１８では、その新たな出力
ファイルを用いて、そのシステム内のデバイスを再プロ
グラムする。

【００６３】ステップ１２０では、ユーザは、デバイス
からユーザのコンピュータにデバッギング・インタフェ
ース・ケーブルを接続する。インタフェース・ケーブル
は、デバイスをプログラムするために用いたものと同一
のケーブルであっても良く、またはデバッギング専用の
ケーブルであっても良い。本発明の一実施形態では、デ
バッギング・ケーブルは、ステップ１０８で論理アナラ
イザー回路に専用としてユーザが特定したピンに接続す
る。すなわち、デバッギング・ケーブルを接続するピン
をユーザがすでに特定している場合、ケーブルはそれら
のピンに接続するものとする。代替的な実施形態では、
ユーザが「デバッギング・ピン」を特定する必要はな
く、システムがそれらを自動的に特定する。他の実施形
態では、専用のデバイスＪＴＡＧポートを用い得る。

【００６４】ケーブルはこれらのピンに直接取り付けて
も良く、または、これらのピンからの信号を、デバッギ
ング・ケーブルを容易に取り付け得る基板上の容易にア
クセス可能な位置またはポートにルート指定しても良
い。このケーブルを用いて、コンピュータから埋め込み
論理アナライザーに命令を送信し、また、論理アナライ
ザーからコンピュータに捕捉した情報をアップロードす
る。以下で論じるように、図６は、電子システム内にユ
ーザの設計および埋め込み論理アナライザーの双方を含
むＰＬＤを示す。ケーブル２８は、電子システムを外部
のコンピュータに接続して示されている。

【００６５】ステップ１２２では、ユーザはＥＤＡツー
ルを介して、適切なコマンドによって実行を開始するよ
う埋め込み論理アナライザーに要求する。一旦論理アナ
ライザーが実行を開始すると、ステップ１２４で、監視
対象に特定されている信号からのデータを連続的に捕捉
し始める。好ましくは、ユーザは次いで、ユーザが分析
を望む以前の誤動作を複製するようにシステムを操作す
る。捕捉されたデータはＰＬＤのメモリ内に格納され、
好ましくは埋め込み論理アナライザー自体の内部の専用
メモリ内に格納される。ステップ１２６は、ブレークポ
イントが発生したか否かを判定する。すなわち、論理ア
ナライザーは、監視対象に特定された信号の状態が、ユ
ーザが特定したブレークポイントに等価であるか否かを
判定する。等価でない場合、論理アナライザーはデータ
の捕捉を続ける。等価の場合、ステップ１２８は、ブレ
ークポイント後に更にサンプルを捕捉および格納すべき
か否かを判定する。ステップ１２８は、所望のサンプル
全数を、ブレークポイント前にすでに格納されているサ
ンプル数と比較することによって履行し得る。更にサン
プルを格納する場合、ステップ１３０において、論理ア
ナライザーはブレークポイント後の所望のサンプル数を
格納し続ける。

【００６６】一旦ユーザの所望のサンプル全数を捕捉お
よび格納したなら、ステップ１３２では、論理アナライ
ザーのサンプル・メモリからユーザのコンピュータに格
納したデータをダンプする。好ましくは、論理アナライ
ザーはこの格納した情報をインタフェース・ケーブル上
をユーザのコンピュータにアップロードする。ステップ
１３４では、ユーザは論理アナライザーから受信したこ
れらの信号をグラフィックで見ることができる。一実施
形態では、信号は、信号の名称を注釈として付けた波形
図で提示される。したがって、コンピュータ上でこれら
の対象の信号を見ることによって、ユーザは、外部論理
アナライザーをこれらの信号に接続可能である場合とほ
ぼ同様に、ハードウエア・デバイスを有効デバッグする
ことができる。

【００６７】図５は、論理アナライザーをユーザの設計
内に自動的に挿入し、またユーザの設計と共に自動的に
コンパイルし得る技法を記述するフローチャート２００
である。図５の技法は、（ＰＬＤコンパイルのコンテキ
ストにおいて）図４のステップ１１６を履行し得る適切
な技法である。様々なコンパイル技法が、ＰＬＤ設計は
もとより、他の種類の集積回路のためにも、様々ＥＤＡ
ツールによって用いられ得ることは認められよう。図５
の実施形態は、かかるコンパイル技法の１つによって本
発明をどのように用い得るかを図示するが、本発明は、
多種多様なコンパイル技法のいずれにも適用可能である
と考えられる。

【００６８】ステップ２０２では、ＥＤＡツールは、Ｐ
ＬＤ等のデバイスのための電子設計を記述するのに必要
なユーザ設計ファイルを受け取る。これらの設計ファイ
ルは多くの場合、設計用の設計エレメントを特定し得
る。多くの設計環境では、設計エレメントは、ルート・
エンティティからリーフ・エンティティまでの階層状に
配置されている。かかる場合、設計が、その設計全体に
わたって多数の位置で特定のレジスタを用いるならば、
この設計の履行を含むファイルは１つのみであるが、完
成設計は当該１つのファイルを多数の位置で参照し得
る。かかる電子設計ファイルの例は、図１および図２を
参照して上述した。

【００６９】ステップ２０４は、これらのユーザ設計フ
ァイルを取得し、ユーザ設計の平坦化ネットリスト表現
を発生する。すなわち、設計ファイルが階層を含むな
ら、設計において参照された各エンティティが、使用さ
れるのと同じ回数だけ複製されるように、この階層は
「平坦化」される。上記の例を用いると、設計の階層に
おいて特定レジスタが２度用いられるが、このレジスタ
を記述するために１つのみのファイルしか存在しない場
合、このステップは、レジスタのためにかかるファイル
を２つ生成することによって設計を平坦化する。このス
テップにおけるユーザ設計の表現は、当業者によって認
められる合成技術マップ・データベースであると好まし
い。コンパイル・プロセスのこの時点では、ユーザ設計
の合成ネットリストが平坦化状態で生成されている。通
常、エラボレーションを行った後のかかるネットリスト
の発生は、コンパイル・プロセス中で「合成」ステップ
と呼ばれる。

【００７０】ステップ２０６では、論理アナライザー回
路のゲート・レベルの表現を生成する。論理アナライザ
ー回路は、多種多様の形態を取り得る。一例として図９
の論理アナライザー回路２６０を用い得るが、論理アナ
ライザー回路は、図９に示された回路の機能性を実行し
ながら、多くの方法で履行され得ることは認められよ
う。本発明の好適な実施形態では、論理アナライザー
は、ゲート・レベルの表現を自動的に生成し得るように
ＥＤＡツールに含まれている。あるいは、ユーザがカス
タム回路を特定することが可能であり得る。このゲート
・レベルの表現は、ステップ１０８でユーザが特定した
監視信号の数および名称、ステップ１１０で特定された
捕捉対象のサンプル数、ステップ１１５で特定されたブ
レークポイント前の必要サンプル数、および、ステップ
１１４で特定されたようなブレークポイントと共に、回
路の各論理エレメントを考慮に入れる。当業者は、特定
の回路のゲート・レベルの表現を生成するプロセスを認
めよう。

【００７１】特定の論理アナライザー回路の実際のゲー
ト・レベルの表現は、論理アナライザーが埋め込まれる
特定のデバイスに依存する。一例として、論理アナライ
ザーを埋め込むハードウエア・デバイスは、アルテラ社
（Ａｌｔｅｒａ Ｃｏｒｐｏｒａｔｉｏｎ）から入手可
能なあらゆるＰＬＤデバイスを含み得る。特に、ＦＬＥ
Ｘ １０Ｋ、ＦＬＥＸ ８０００、ＭＡＸ ９０００、
またはＭＡＸ ７０００デバイスのいずれも充分に機能
する。これらの特定デバイスの各々は、論理アナライザ
ーのゲート・レベルの表現をどのように生成するかに影
響を及ぼす、異なる機構を有し得る。例えば、比較的大
きい埋め込みメモリ・セクションを有するＦＬＥＸ １
０Ｋデバイスでは、この埋め込みメモリが、論理アナラ
イザー用の大きいＦＩＦＯ（先入れ先出し）メモリを履
行するのに特に良く適している。埋め込みメモリを有し
ないＦＬＥＸ８０００等のデバイスでは、論理セルのメ
モリ・エレメント（ＳＲＡＭフリップ・フロップ等）を
論理アナライザーのメモリ用に使用し得るが、単一セル
内のメモリがバッファを供給するのに充分な大きさでな
い場合は、ＦＩＦＯバッファは多数のセル上に分割され
なければならない場合がある。同様に、ＥＥＰＲＯＭ技
術に基づくデバイスは、論理アナライザーのバッファ用
にその論理セルの１つ以上を用い得る。大きい埋め込み
メモリを有するデバイスは、信号の格納のための容量が
大きいので、本発明と特にうまく機能する。このよう
に、ステップ２０６は、ユーザの設計に接続される論理
アナライザー回路のための表現を生成する。

【００７２】ステップ２０８では、ステップ２０６によ
る論理アナライザー回路のゲート・レベル表現を、ステ
ップ２０４のユーザ設計の平坦化表現に接続する。この
ステップは、論理アナライザーの入力（ブレークポイン
ト信号、システム・クロック、監視する信号）から、ユ
ーザ設計中で特定される実際の信号を供給するラインま
での論理接続を形成する。それらの信号はすでにステッ
プ１０８ないし１１５において特定されているので、Ｅ
ＤＡツールは、電子設計のそのデータベース表現内で特
定の信号ラインを見出すことができると共に、論理アナ
ライザーの入力に適切な接続を形成することができる。

【００７３】加えて、このステップは、論理アナライザ
ーからユーザのコンピュータへのインタフェースまで適
切な接続を形成する。以下で論じる図７の実施形態で
は、このインタフェースは、ＪＴＡＧポート２７２にリ
ンクされた試験データ・レジスタ２７４を含む。したが
って、ユーザのコンピュータに対するインタフェースを
与える論理アナライザーへの入力および論理アナライザ
ーからの出力は、適切な試験レジスタに接続される。例
えば、図８および９に示されるように、（ユーザのコン
ピュータから論理アナライザーへの）入力信号Ｔｒｉｇ
ｇｅｒ Ｓｉｇｎａｌｓ、Ｔｒｉｇｇｅｒ Ｒｅｇｉｓ
ｔｅｒ、Ｓｅｔ Ｄｅｌａｙ、Ｄｅｌａｙ［６：０］、
ＮｅｘｔＲｅｑ、ＳｔｏｐＲｅｑ、ＲｕｎＲｅｑ、およ
びＣｌｅａｒが、適切な試験レジスタに接続される。
（論理アナライザーからユーザのコンピュータへの）出
力信号ＤａｔａＯｕｔ［１５：０］、ＮｕｍＳａｍｐｌ
ｅｓ［７：０］、ＴｒｉｇｇｅｒｅｄおよびＲｕｎも、
適切な試験レジスタに接続される。試験レジスタは、好
ましくはプログラマブル論理から構成され、当業者に良
く知られたものである。

【００７４】むろん、論理アナライザー回路の別の実施
形態では、異なる信号および／または、より多いかもし
くは少ない数のインタフェース信号を用い得る。本発明
の好適な実施形態では、論理アナライザーへのインタフ
ェース信号および論理アナライザーからのインタフェー
ス信号は、この目的のために予約されたＰＬＤ上の専用
ピンに接続されている。したがって、ユーザは、どのピ
ンにデバッギング・ケーブルが取り付けられなければな
らないかを知っている。注記したように、これらのピン
は埋め込み論理アナライザーを制御するだけでなく、論
理アナライザーからのデータを受信する。他の実施形態
では、これらの専用ピンは、ケーブルの容易な取り付け
のために回路基板の別の部分にルート指定し得る。この
ように、ステップ２０６で生成された論理アナライザー
回路用の論理は、ユーザのコンピュータとの通信のため
に、ユーザ設計およびＰＬＤのインタフェース・ピンの
双方に接続される。

【００７５】ステップ２１０において、ステップ２０８
で生成された完成設計を、当業者によって認められる方
法で配置およびルート指定する。次いで、配置およびル
ート指定ステップの出力をステップ２１２に入力し、こ
こで出力ファイルをアセンブルする。次いで、ＰＬＤを
プログラムするために、この出力ファイルをＰＬＤにダ
ウンロードする。一旦このファイルによってＰＬＤをプ
ログラムすると、ユーザは、デバイスをデバッグするた
めに埋め込み論理アナライザーの使用を開始し得る。

【００７６】図６は、図１のプログラマブル論理開発シ
ステム１０の別の図であり、電子システム内に埋め込み
論理アナライザーを有するプログラマブル論理デバイス
を示す。システム１０は、ケーブル２８または他の接続
装置を介してコンピュータ・システムＡ１８に接続され
た電子システム２５２を示す。電子システム２５２は、
電子システムのコンポーネントであるＰＬＤ１６を含
む。ＰＬＤ１６は、潜在的に、電子システムを形成する
他のコンポーネントおよびエレメントと、１つ以上の電
子接続２５４を共有する。ＰＬＤ１６は、ユーザ論理設
計２５６および埋め込み論理アナライザー２６０によっ
て構成されている。ユーザ論理２５６は、図２に記述し
た方法論または他のいずれかの適切な設計方法論にした
がった設計によって構成されている。埋め込み論理アナ
ライザー２６０は、図３および４に記述した本発明の一
実施形態にしたがってＰＬＤ１６内に内蔵されている。

【００７７】論理接続２６２は、ユーザ論理２５６から
の信号を論理アナライザー２６０に送信可能とする。こ
れらの信号は、システム・クロック、トリガ信号、監視
する信号等を含み得る。ＰＬＤ１６のピンを用いて、論
理アナライザーからのインタフェース信号２６４を、電
子システム２５２内の対応する接続２６６に接続する。
これらのインタフェース信号を、ケーブル２８を用いて
コンピュータ１８に接続する。あるいは、コンピュータ
１８は、ＰＬＤ１６に直接接続して、インタフェース信
号２６４をＰＬＤに送信しても良い。このように、コン
ピュータ１８は、電子システム２５２の機能動作に対し
て割込みまたは影響を与えることなく、コマンドおよび
その他の情報を埋め込み論理アナライザー２６０に送信
すると共に、論理アナライザーからの情報を受信する。
したがって、ＰＬＤ１６は、ユーザ論理２５６および埋
め込み論理アナライザー２６０の双方の機能を実行する
ように構成されている。

【００７８】当業者は、論理アナライザー２６０と外部
のコンピュータ・システムとの間の実際のインタフェー
スが様々な形態を取り得ることを認めよう。ここで説明
する埋め込み論理アナライザーは、ＰＬＤ上のいずれか
の適切なインタフェースを用いて、外部のコンピュータ
によって制御され得る。更に、論理アナライザー２６０
を制御すると共に論理アナライザー２６０からデータを
受信するために用いられるＰＬＤ１６上の正確な数のピ
ンは、プログラム対象のデバイス、全体的な基板の設計
等に応じて変化し得る。更に、用いられるピンは、柔軟
に割当てを行っても良く、または専用インタフェース・
ピンを用いても良いことは認められよう。例えば、論理
アナライザー２６０とＰＬＤ１６の外部ピンとの間のイ
ンタフェースを与えるインタフェース信号２６４は、先
に引用した米国特許出願番号第０８／９５８，４３５号
に記載されているように履行し得る。埋め込み論理アナ
ライザーを制御するため、および出力データを受信する
ために、他の技法も用い得る。

【００７９】図７は、論理アナライザーが埋め込まれた
デバイスのＪＴＡＧポートを用いて論理アナライザーを
制御する好適な実施形態を示すＰＬＤ１６の別の図を示
す。明確化のため、ＰＬＤ１６内にユーザ論理２５６は
図示されていない。この好適な実施形態では、制御論理
２７４および信号２７５と関連付けてＪＴＡＧポート２
７２を用いて、インタフェース信号２６４を履行する。
ＪＴＡＧ（ＪｏｉｎｔＴｅｓｔ Ａｃｔｉｏｎ Ｇｒｏ
ｕｐ）ポート２７２は、ＩＥＥＥ１１４９．１規格のも
とで履行され、当業者には公知である。制御論理２７４
は、図８において以下に説明する特定の信号のために、
論理アナライザー２６０とＪＴＡＧポート２７２との間
にバッファを与える。更に具体的には、制御論理２７４
は、論理アナライザー２６０に制御信号を供給すると共
に、論理アナライザーからデータおよびステータスを検
索するのを支援する。

【００８０】この実施形態では、ＪＴＡＧポート２７２
は、信号ＴＣＬＫ、ＴＭＳ、ＴＤＩおよびＴＤＯを含
む。信号ＴＣＬＫは、ＪＴＡＧポート２７２のシリアル
・データ・インおよびアウトのレートを制御するクロッ
ク信号である。信号ＴＭＳは、ＪＴＡＧポートの１６の
状態のいずれかを選択するモード選択信号である。信号
ＴＤＩおよびＴＤＯは、それぞれ、シリアル・データ・
インおよびシリアル・データ・アウトである。

【００８１】通常、ＰＬＤをプログラムするか、または
ＰＬＤが配置されている回路基板の試験を支援するため
にＪＴＡＧポートが用いられる。好都合なことに、特定
のＰＬＤの設計およびデバッギングの間、ＪＴＡＧポー
トは従来より未使用であることがわかっている。このた
め、ＰＬＤのデバッギングの間、本発明の埋め込み論理
アナライザーとの通信および論理アナライザーの制御を
行う手段として、ＰＬＤ上のＪＴＡＧポートが利用され
ており、また使用し得ることもわかっている。好都合な
ことに、標準的なＪＴＡＧポートが、埋め込み論理アナ
ライザーを含むプログラマブル論理デバイスのデバッギ
ングを容易にするために用いられる。制御論理２７４を
履行してＪＴＡＧポートによる埋め込み論理アナライザ
ーの制御を容易にするための２つの特定の実施形態を、
以下で図１２ないし１４および１５ないし１９において
それぞれ説明する。

【００８２】図８は、本発明の一実施形態による埋め込
み論理アナライザー２６０の入力および出力信号を図示
する。信号ＤａｔａＩｎ２８０は、ステップ１０８でユ
ーザが特定する信号であり、ＰＬＤのデバッギングの目
的のために監視対象となる。信号ＳｅｔＤｅｌａｙ２８
１は、ブレークポイント後に捕捉されるサンプル数を示
す信号Ｄｅｌａｙ２８２の値によってレジスタ３１０を
ロードさせる制御ラインである。信号Ｄｅｌａｙ２８２
は、ブレークポイント後に捕捉されるサンプル数を示
し、ユーザが特定した後にコンピュータ・システム１８
から受信される。信号Ｂｒｅａｋｐｏｉｎｔ２８３は、
いつブレークポイントが発生したかを論理アナライザー
に示す。この信号は、論理アナライザー内でトリガ比較
器３０６から発生されるか、またはユーザが設計した論
理内で発生され得る。

【００８３】信号ＮｅｘｔＲｅｑ２８４は、コンピュー
タ・システム１８から受信され、格納されたサンプル・
データを一度に１つのサンプルずつ検索可能とし、次の
サンプルをコンピュータ・システム１８にアップロード
すべきことを示す。信号ＳｔｏｐＲｅｑ２８５は、コン
ピュータ・システム１８から受信され、論理アナライザ
ーに停止状態に入ることおよび信号サンプルの捕捉を停
止することを指示する。信号ＲｕｎＲｅｑ２８６は、コ
ンピュータ・システム１８から受信され、論理アナライ
ザーに実行およびサンプル・データの捕捉の開始を指示
する。信号ＤｏｎｅＤｕｍｐ２８７は、論理アナライザ
ーにメモリからコンピュータ・システムへのデータのダ
ンプを中断することおよび停止状態に入ることを指示す
る。この信号は論理アナライザー内から、またはユーザ
から受信し得る。信号Ｃｌｏｃｋ２８８は、ステップ１
１２で特定されたシステム・クロック信号である。信号
Ｃｌｅａｒ２８９は、制御状態機械３０２、サンプル・
メモリ３２４およびカウンタ３１４をクリアするリセッ
ト信号である。

【００８４】信号ＤａｔａＯｕｔ２９０は、サンプル・
メモリ３２４からの出力信号であり、インタフェース２
６４を介して論理アナライザー２６０からコンピュータ
・システム１８に一度に１ワードずつ捕捉した信号を転
送する。信号ＮｕｍＳａｍｐｌｅｓ２９１は、論理アナ
ライザー２６０が捕捉した有効サンプル数を示す。論理
アナライザーが捕捉した有効サンプルの実際の数は、ユ
ーザが要求するサンプル全数よりも少ない場合があるの
で、この信号は、ユーザがメモリ内に格納された有効サ
ンプルがどれであるかを判定するのを支援する。例え
ば、ユーザが合計１２８個のサンプルの捕捉を望むが、
ブレークポイントの発生後はいかなるサンプルも格納し
たくない場合がある。６４個のサンプルのみを捕捉した
後にブレークポイントが発生した場合、信号ＮｕｍＳａ
ｍｐｌｅｓ２９１は６４の値を有し、これによって、論
理アナライザーに格納されている６４個のサンプルのみ
が有効サンプルであることが示される。６４個を超えて
格納されるサンプルはいずれも有効サンプルではない。
それらは、より早期のデータ捕捉から存在していたかも
しれない。信号Ｔｒｉｇｇｅｒｅｄ２９２は、ブレーク
ポイントが発生したことを示すユーザのための出力信号
である。信号Ｒｕｎ２９３は、信号ＲｕｎＲｅｑ２８６
が受信されたこと、および論理アナライザーが実行中で
ありデータを捕捉していることをユーザに示す。

【００８５】図９は、本発明の一実施形態による埋め込
み論理アナライザー２６０を図示する。ＰＬＤ内に埋め
込まれる論理アナライザーは、ＰＬＤの種類、監視対象
の信号の種類および数、所望のデータの深さ、利用可能
なメモリ、ユーザのコンピュータからの制御信号、なら
びに設計エンジニアの優先度等に応じて、多種多様な方
法で履行し得る。一例として、論理アナライザー２６０
は、かかる論理アナライザーをどのように履行し得るか
の１つの特定の例である。埋め込み論理アナライザー
は、ＰＬＤの外部のコンピュータからユーザによって制
御されると共に、ユーザが望む様々な内部信号のいかな
るものでも捕捉するように動作する。本発明のこの実施
形態では、論理アナライザー２６０は、制御状態機械３
０２、トリガ・レジスタ３０４、トリガ比較器３０６、
レジスタ３０８および３１０、カウンタ３１２ないし３
１６、比較器３２０、３２２、およびサンプル・メモリ
３２４を含む。

【００８６】一旦、論理アナライザー２６０がＰＬＤ内
にプログラムされると、ＰＬＤ内で信号から様々な入力
を受信する。トリガ信号３０５はステップ１１４で特定
された信号であり、ユーザはこの信号を、やはりステッ
プ１１４で特定したトリガ・レジスタ３０４に格納され
たトリガ条件と比較することを望む。また、トリガ条件
を満足するトリガ信号３０５は、結果としてブレークポ
イントを生じる。トリガ比較器３０６は、信号３０５を
トリガ条件と比較し、適切な場合にブレークポイント信
号を発生する。

【００８７】制御状態機械３０２は、埋め込み論理アナ
ライザーを制御するためのいずれかの適切な制御構造と
すれば良く、これは図１０において更に詳細に説明され
ている。好ましくは、状態機械３０２は、様々な参照テ
ーブル、埋め込みメモリ・ブロック、ＲＯＭレジスタ等
のいずれかを用いて、プログラマブル論理内に履行され
る。入力信号ＤｅｌａｙＤｏｎｅは、比較器３２０から
受信され、ユーザが要求したサンプル全数が捕捉された
ことを示す。信号ＮｅｘｔＲｅｑ、ＳｔｏｐＲｅｑ、Ｒ
ｕｎＲｅｑ、ＤｏｎｅＤｕｍｐ、ＣｌｏｃｋおよびＣｌ
ｅａｒについては上述した。状態機械３０２に対する入
力信号Ｂｒｅａｋｐｏｉｎｔは、レジスタ３０８を介し
てトリガ比較器３０６から受信される。

【００８８】レジスタ３０８は、非同期ブレークポイン
ト信号から状態機械３０２を遮蔽するのに用いられる同
期レジスタである。レジスタ３０８は、入力信号ブレー
クポイントがクロック・サイクル上で入力されることを
可能とする。

【００８９】出力信号Ｓｔｏｐｐｅｄは、状態機械３０
２がその停止状態にあるときアクティブとなる。この信
号は、カウンタ３１２および３１６をリセットすると共
に、論理アナライザーが新たに実行を開始するよう準備
をさせる。また、レジスタ３１０からのデータをカウン
タ３１４にロードすることを許可する。出力信号Ｎｅｘ
ｔは、アクティブの場合カウンタ３１２をイネーブルし
て、サンプル・メモリ３２４内のアドレスを増分する。
論理アナライザーが実行中でデータを捕捉しており、か
つサンプル・メモリ３２４は進んでいるが、そのアドレ
スおよびダンプしているサンプル・データがコンピュー
タ・システム１８に向かっている間に、アドレスが増分
される。出力信号Ｔｒｉｇｇｅｒｅｄは、カウンタ３１
４をイネーブルするために用いられる。信号Ｒｕｎは、
ゲート３４０において信号ＰｒｅｖＤａｔａＦｕｌｌと
組み合わされて、カウンタ３１６をイネーブルする。

【００９０】レジスタ３１０は、ユーザが捕捉を望むブ
レークポイント後のサンプル数を格納するために、信号
Ｄｅｌａｙを受け取る。そのクロックは入力信号Ｓｅｔ
Ｄｅｌａｙである。

【００９１】カウンタ３１２は、データのサンプリング
および捕捉の間、サンプル・メモリ３２４のためにアド
レスを増分すると共に、データをコンピュータ・システ
ム１８に読み出す間、アドレスを増分する。カウンタ３
１４は、ユーザが所望する最後のサンプルが格納される
まで論理アナライザーがデータの捕捉を継続可能とする
ために、観察されたブレークポイントからの遅延を生成
するダウン・カウンタである。カウンタ３１４には、レ
ジスタ３１０から、ブレークポイント以降に格納すべき
サンプル数を示す信号Ｄｅｌａｙがロードされる。一旦
カウンタ３１４がカウント・ダウンを行ってゼロの値に
達すると、比較器３２０は結線されたゼロ値とうまく比
較を行い、信号ＤｅｌａｙＤｏｎｅをアサートする。信
号ＤｅｌａｙＤｏｎｅはアサートされると、制御状態機
械３０２に、実行状態からデータ・ダンプ状態に移動す
るよう命令する。

【００９２】カウンタ３１６は、サンプル・メモリ３２
４に格納されている有効サンプル数をカウントする。上
述のように、捕捉された有効サンプル数がユーザの所望
の最初に特定されたサンプル全数よりも少ない状況が起
こり得る。この例示の例では、サンプル・メモリ３２４
は１２８ワードの容量を有する。このため、カウンタ３
１６が値１２８に達すると、比較器３２２は結線値１２
８とうまく比較を行う。それによって、出力信号Ｐｒｅ
ｖＤａｔａＦｕｌｌがアサートされ、その逆がゲート３
４０に入力される。アサートされた信号ＰｒｅｖＤａｔ
ａＦｕｌｌの逆はカウンタ３１６をディゼーブルし、し
たがってサンプル・メモリ３２４に格納された有効サン
プル全数を示す。また、カウンタ３１６は、その時点に
捕捉されている有効サンプル全数を示す信号ＮｕｍＳａ
ｍｐｌｅｓを連続的に出力する。

【００９３】サンプル・メモリ３２４は、いずれかの適
切な方法で履行し得るＰＬＤ１６内のメモリである。一
例としてメモリ３２４は、ＰＬＤ内でレジスタの集合を
用いて、または埋め込みメモリ・ブロックを用いて履行
し得る。本発明の一特定実施形態では、埋め込みＳＲＡ
Ｍメモリを用いてメモリ３２４を履行する。むろんメモ
リ３２４は、余分な埋め込みメモリを含まない多くの種
類のＰＬＤにおいても履行し得る。好ましくは、サンプ
ル・メモリ３２４は、論理アナライザーが実行中に入来
するサンプル・データが連続的にメモリ３２４に格納さ
れるように、リング・バッファとして履行する。メモリ
３２４が満杯になると、その最初まで回って戻り、最も
古いデータは新たに入来するデータによって上書きされ
る。例示の目的のために、サンプル・メモリ３２４は、
各々１６ビットの１２８ワードのＲＡＭメモリを用いて
履行して示されている。むろん、様々なサイズのメモリ
のいかなるものも用い得る。より多くのデータ信号を捕
捉するようにメモリの幅を増大させても良く、より多く
の信号の履歴を格納するようにメモリの深さを増大させ
ても良い。

【００９４】図９は制御状態機械３０２のための状態図
である。図１１は状態機械３０２の５つの状態の各々に
関連した出力信号の値を示す表である。状態機械３０２
はいずれかの適切な論理を用いて履行し得るものであ
り、必ずしも状態機械として履行する必要はないことは
当業者には認められよう。状態機械として履行される場
合、ＭｏｏｒｅまたはＭｅａｌｙ状態機械等の様々な状
態機械を用い得る。これより図１０および１１の双方を
参照して説明するように、本発明の好適な実施形態で
は、状態機械３０２はＭｏｏｒｅ状態機械として履行さ
れる。

【００９５】状態機械３０２は、状態Ｒｕｎ４０２、Ｄ
ｅｌａｙ４０４、Ｓｔｏｐ４０６、ＤａｔａＤｕｍｐ４
０８、およびＮｅｘｔ４１０を含む。Ｓｔｏｐ状態にあ
るとき、出力信号Ｓｔｏｐｐｅｄがアサートされ、他の
出力信号Ｒｕｎ、Ｔｒｉｇｇｅｒｅｄ、およびＮｅｘｔ
は「無関心」状況にある。入力信号ＲｕｎＲｅｑがアサ
ートされてＲｕｎ状態への遷移が起こるまで、Ｓｔｏｐ
状態が維持される。

【００９６】Ｒｕｎ状態にあるとき、出力信号Ｒｕｎお
よびＮｅｘｔがアサートされ、ブレークポイントが未だ
発生していないので出力信号Ｔｒｉｇｇｅｒｅｄはゼロ
である。入力信号ＢｒｅａｋｐｏｉｎｔおよびＳｔｏｐ
Ｒｅｑの双方がアサートされないままである間、Ｒｕｎ
状態が維持される。ＳｔｏｐＲｅｑ信号が受信されると
状態機械はＳｔｏｐ状態に入る。Ｂｒｅａｋｐｏｉｎｔ
信号が受信されると共に信号ＤｅｌａｙＤｏｎｅがアサ
ートされないままである（更に多くのサンプルが捕捉さ
れるべきことを示す）と、システムはＤｅｌａｙ状態に
入る。一方、Ｂｒｅａｋｐｏｉｎｔ信号が受信されると
共に信号ＤｅｌａｙＤｏｎｅがアサートされると、これ
は、Ｂｒｅａｋｐｏｉｎｔが発生したことだけでなく、
Ｂｒｅａｋｐｏｉｎｔ後に発生する信号を捕捉する必要
がないことを示す。この状況では状態機械はＤａｔａＤ
ｕｍｐ状態に入る。

【００９７】Ｄｅｌａｙ状態にある間、信号Ｒｕｎ、Ｔ
ｒｉｇｇｅｒｅｄ、およびＮｅｘｔがアサートされる一
方で、出力信号Ｓｔｏｐｐｅｄはアサートされない。Ｄ
ｅｌａｙ状態は、トリガリング条件によってブレークポ
イントが設定された後に、なお論理アナライザーが実行
しておりデータを捕捉していることを示す。ブレークポ
イント後に必要なサンプルの全てが捕捉されるまで、状
態機械はこの状態にとどまる。したがって、信号Ｄｅｌ
ａｙＤｏｎｅがアサートされない間はＤｅｌａｙ状態が
維持される。カウンタ３１４がカウント・ダウンを行
い、ブレークポイント後に必要なサンプルの全てが捕捉
されたことを示すとすぐに、信号ＤｅｌａｙＤｏｎｅが
アサートされた状態になると共に状態機械はＤａｔａＤ
ｕｍｐ状態に入る。

【００９８】ＤａｔａＤｕｍｐ状態にある間、全ての出
力信号はアサートされない。この状態で、サンプル・メ
モリ３２４からコンピュータ・システム１８にデータが
ダンプされる。信号ＤｏｎｅＤｕｍｐがアサートされる
と、論理アナライザーはコンピュータ・システム１８へ
のデータのアップロードを終了し、状態機械はＤａｔａ
Ｄｕｍｐ状態からＳｔｏｐ状態に移動する。信号Ｎｅｘ
ｔＲｅｑおよびＤｏｎｅＤｕｍｐが双方ともアサートさ
れない間は、状態機械はＤａｔａＤｕｍｐ状態にとどま
る。先に説明したように、コンピュータ・システム１８
は、サンプル・メモリ３２４から一度に１ワードのアッ
プロードを要求することが可能である。この状況で、コ
ンピュータ・システム１８は入力信号ＮｅｘｔＲｅｑを
アサートし、状態機械をＮｅｘｔ状態とする。

【００９９】Ｎｅｘｔ状態にある間、出力信号Ｎｅｘｔ
を除いた全ての出力信号はアサートされない。論理アナ
ライザーがアサートされた信号ＮｅｘｔＲｅｑを受信し
続ける限り、論理アナライザーは、一度に１ワードずつ
コンピュータ・システム１８にアップロードする。信号
ＮｅｘｔＲｅｑがアサートされていない状態になるとす
ぐに、状態機械は状態ＤａｔａＤｕｍｐに戻る。 ＪＴＡＧポート制御の概説 図７を参照して上述したように、本発明の好適な実施形
態は、論理アナライザー２６０を制御するために、制御
論理２７４および信号２７５と共にＪＴＡＧポート２７
２を用いる。論理アナライザーの制御にＪＴＡＧポート
を用いると、ＪＴＡＧポートが多くの場合すでにＰＬＤ
上に存在しているという点で、有利であることがわかっ
ている。更に、ＪＴＡＧポートを使用すると、専用デバ
ッギング制御ピンを余分に追加する必要性がなくなる。
更に、ＰＬＤの多くの製造業者は、ＰＬＤのＪＴＡＧポ
ートを介して接続および通信を行うための設備をすでに
有している。例えば、カリフォルニア州サンノゼのＡｌ
ｔｅｒａ Ｃｏｒｐｏｒａｔｉｏｎは、「Ｂｙｔｅ Ｂ
ｌａｓｔｅｒ」として公知の内部製品を、ＪＴＡＧポー
トを介してＰＬＤをプログラムするために用いる。これ
らの理由およびその他のために、埋め込み論理アナライ
ザーを制御するためにＪＴＡＧポートを用いることは有
利であることがわかっている。にもかかわらず、ＪＴＡ
Ｇポートを用いてかかる制御をどのように履行するか
は、様々な理由から、直観的に明らかなものではなかっ
た。

【０１００】背景として、これよりＪＴＡＧポートの使
用について一層の詳細を述べる。ＪＴＡＧ試験デバイス
は、基本的にデバイスのパッド・リングの制御を引き受
けることによって、ＪＴＡＧポートを有するハードウエ
ア・デバイスの試験を行う。すなわち、ＪＴＡＧテスタ
は、外部世界からデバイスのコアを有効に分離して、各
ピンのドライバの制御を引き受ける。次いでＪＴＡＧテ
スタは、デバイスのＪＴＡＧポートを用いて、駆動、検
知、またはトライステートの３つの状態のうち１つに各
ピンを置くことができる。ＪＴＡＧ試験デバイスは、基
板上のデバイス間の物理的接続の完全基板試験を行うた
めに、主にＥＸＴＥＳＴモードで用いられる。ＪＴＡＧ
テスタはこのモードで、１つのデバイス上のピンを駆動
して信号を出力すると共に、基板上の別のデバイス上の
入力を検知することによって、基板上にありながらデバ
イス間の物理的接続の試験を行うことができる。それ自
体、ＥＸＴＥＳＴモードは埋め込み論理アナライザーを
制御するためには適切でないであろう。ＩＮＴＥＳＴモ
ードは使用頻度がより低く、デバイスを内部で試験する
ために用いられる。上述のように、ＪＴＡＧ試験デバイ
スは各ピンのドライバの制御を行うと共にコアを分離す
る。次いで、試験信号をコア内に駆動し得ると共に、出
力信号をサンプルしてそれらの精度を判定し得る。

【０１０１】しかしながら、ＩＮＴＥＳＴモードは外部
世界からデバイスのコアを切断するので、ＰＬＤは、回
路基板上の実世界環境で検査されているのではない。す
でに説明したように、確認しにくい誤動作を突き止める
ためには、動作回路基板の実世界環境内でＰＬＤを試験
することが必要な場合が多い。更に、ＪＴＡＧポートは
１０ＭＨｚシリアル・ポートに過ぎないので、実世界環
境で発生し得る高速のデータ量を提供することはできな
い。このため、実際の高速動作状況が望ましいであろ
う。加えて、ＪＴＡＧ試験の間にエンジニアが与える人
工的な試験ベクトルは、真の動作環境でＰＬＤが受信す
る実世界の信号を表すことができない場合がある。これ
らの理由およびその他のために、ＪＴＡＧポートのＩＮ
ＴＥＳＴモードを用いてＰＬＤの埋め込み論理アナライ
ザーの制御を試みることは、特に望ましいものではあり
得ない。それにもかかわらず、何らかの方法でＪＴＡＧ
ポートを用いて埋め込み論理デバイスを制御することが
望ましいことがわかっている。好都合なことに、本発明
は、ＪＴＡＧポート２７２がＰＬＤ１６の埋め込み論理
アナライザー２６０を制御する２つの実施形態を考えて
いる。好都合なことに、ＪＴＡＧポートを用いて埋め込
み論理アナライザーを制御する一方で、論理アナライザ
ーが埋め込まれたＰＬＤは実世界環境において回路基板
上で動作可能である。図１２ないし１４および図１５な
いし１８に、これらの２つの実施形態をそれぞれ示す。 第１のＪＴＡＧ制御の実施形態 図１２は、ＪＴＡＧポート２７２が非結合Ｉ／Ｏセル群
５０４および５０６を用いてＰＬＤ１６の埋め込み論理
アナライザー２６０を制御する第１の実施形態を図示す
る。論理アナライザー２６０はＰＬＤ１６のコア５０２
に埋め込まれると共に、システム・クロック２８８を有
する。セル５０４は論理アナライザーに信号５１４を送
出し、セル５０６は論理アナライザーから信号５１６を
受信する。信号２７５は、ＪＴＡＧポート２７２から、
Ｉ／Ｏセル５０４および５０６に対する信号ならびにＩ
／Ｏセル５０４および５０６からの信号を表す。これに
含まれるのは、第１入力セル５０４のシリアル・データ
・イン（ＳＤＩ）に接続する信号ＴＤＩ、最後の出力セ
ル５０６のシリアル・データ・アウト（ＳＤＯ）に接続
するＴＤＯ、および必要に応じて各セルに供給されるＳ
ｈｉｆｔ６８０、Ｃｌｏｃｋ６８２、Ｕｐｄａｔｅ６８
４、およびＭｏｄｅ６８６等の制御信号である。この実
施形態では、ＪＴＡＧイネーブルＩ／Ｏセル５０４を用
いて、入力信号５１４を介して論理アナライザー２６０
を制御する。論理アナライザー２６０からの出力データ
およびステータス情報信号５１６は、ＪＴＡＧイネーブ
ルＩ／Ｏセル５０６に接続されている。

【０１０２】この実施形態を履行するために、ＰＬＤの
ネットリストを増大して、論理アナライザー２６０に対
する各入力および論理アナライザー２６０からの各出力
を、非結合の、またはその他の場合には未使用のＩ／Ｏ
セル５０４または５０６にそれぞれルート指定する。各
Ｉ／Ｏセル毎に特別の「デバッグＲＡＭビット」が設定
されており、これを用いて論理アナライザーに制御信号
を供給する。このビットによって、デバイスがＩＮＴＥ
ＳＴモードに置かれていない場合でも、ＪＴＡＧポート
を用いて制御信号を駆動することができる。論理アナラ
イザー２６０に送出する制御信号を発生するために、公
知のＪＴＡＧＳａｍｐｌｅ／Ｐｒｅｌｏａｄ命令をスキ
ャンインし、制御情報をスキャンインし、次いで、ＪＴ
ＡＧポート２７２のＵｐｄａｔｅ／ＤａｔａＲｅｃｏｖ
ｅｒｙ状態を入力する。更なる詳細を以下に提供する。
この実施形態の利点をより良く示すために、公知のＪＴ
ＡＧＩＮＴＥＳＴモードについて簡潔に説明する。

【０１０３】図１３は、この実施形態を論じるために有
用な背景を与える従来技術のＪＴＡＧイネーブルＩ／Ｏ
セル６００を図示する。セル６００は外部ＰＬＤピン６
０２に接続する。ピン６０２を介してＰＬＤ１６のコア
５０２に対し入力信号６０４が与えられる。同様に、コ
ア５０２内で信号出力６０６および出力イネーブル６０
８が発し、これらを用いてピン６０２に対し出力信号を
生成する。マルチプレクサ６１０、６１２および６１４
は、捕捉レジスタ６２０、６２２および６２４内にそれ
ぞれロードされるデータを選択する。捕捉レジスタは、
デバイスのＩ／Ｏセルを介してＪＴＡＧポート２７２か
ら最初にデータをスキャンインするために用いられる。
更新レジスタ６３０、６３２および６３４は、捕捉レジ
スタからデータを受信すると共に、デバイスのコアに並
列ロードを行うために用いられる。マルチプレクサ６４
０、６４２および６４４は、ピン６０２の入力、出力イ
ネーブル６０８、および出力６０６のそれぞれから、ま
たは更新レジスタのうち１つからデータを選択して、適
切な信号を生成する。マルチプレクサ６４０は入力信号
６０４を生成し、マルチプレクサ６４２はドライバ６５
０のためのトライステート信号を生成し、マルチプレク
サ６４４はイネーブルされるとピン６０２に出力を生成
するドライバ６５０のためのデータ信号を供給する。

【０１０４】ＪＴＡＧイネーブル・セル６００の動作
は、当業者には認められよう。シリアル・データ・イン
６７２は、前段のＩ／Ｏセルから（または、これが第１
のセルである場合はＪＴＡＧポート２７２のＴＤＩ信号
から）受信される信号であり、シリアル・データ・アウ
ト６７４は、次段のＩ／Ｏセルのシリアル・データ・イ
ン信号に対して（または、これが最後のＩ／Ｏセルであ
る場合はＪＴＡＧポート２７２の信号ＴＤＯに対して）
接続されている。制御信号Ｓｈｉｆｔ６８０、Ｃｌｏｃ
ｋ６８２、Ｕｐｄａｔｅ６８４、およびＭｏｄｅ６８６
は、制御ライン２７５を介してＪＴＡＧポート２７２か
ら各セル毎に受信される。Ｓｈｉｆｔ６８０は、セル６
００を介してシリアル・データ・イン信号６７２をシフ
トするように動作する。Ｃｌｏｃｋ６８２は、シリアル
・データを捕捉するため捕捉レジスタをクロックし、ｕ
ｐｄａｔｅ６８４は、並列ロードをイネーブルするため
更新レジスタをクロックする。Ｍｏｄｅ６８６は、セル
６００を、通常モード（ｍｏｄｅ＝０）またはＩＮＴＥ
ＳＴもしくはＥＸＴＥＳＴモード（ｍｏｄｅ＝１）のい
ずれかにすることを可能とする。典型的なＪＴＡＧ動作
では、ｍｏｄｅ６８６がデバイスをＩＮＴＥＳＴまたは
ＥＸＴＥＳＴモードに置く場合、信号出力６０６、出力
イネーブル６０８、および入力６０４は、ピン６０２か
ら有効に遮断され、したがって、デバイスのコア５０２
は外部世界から分離される。先に述べたように、実世界
環境でデバイスを試験することが望ましい場合、デバイ
スを完全にＩＮＴＥＳＴモードに置くことは望ましくな
い。例えば、ｍｏｄｅ６８６がデバイスをＩＮＴＥＳＴ
モード内に置く場合、デバイスの全てのピンはそのコア
から分離され、デバイスの通常動作が妨げられるであろ
う。

【０１０５】標準的なＪＴＡＧＩＮＴＥＳＴモードで
は、ＪＴＡＧポート２７２は最初にシリアル・シフト・
モードに入り、このモードでは、適切なデータが適切な
入力セルに現れるまで、ラインＴＤＩ上で受信されるシ
リアル・データはデバイスの全Ｉ／Ｏセルを介してシフ
トされる。次いでＪＴＡＧポート２７２は並列ロード・
モードに入り、このモードでは、Ｉ／Ｏセルに最近シフ
トされた全データが次いでコア５０２内に並列にロード
されて、特定の試験による必要に応じて入力信号を供給
する。これと同時に、またはこれに続いて、ＪＴＡＧポ
ート２７２は、試験からの出力を受信する様々なＩ／Ｏ
セルのための並列検知モードとなり得る。一旦この試験
データが受信されると、ＪＴＡＧポート２７２は再びシ
リアル・シフト・モードに入り、データはＩ／Ｏセルか
らシリアルにシフトして、ＪＴＡＧポート２７２からラ
インＴＤＯ上を出力される。このように、ＪＴＡＧポー
ト２７２のＩＮＴＥＳＴモードは、ＪＴＡＧイネーブル
Ｉ／Ｏセルを用いて、人工的な試験データをコア５０２
に与えると共にその試験による出力を受信する。

【０１０６】しかしながら、上述のように、ＩＮＴＥＳ
ＴモードがＰＬＤ１６のピン全てをコア５０２から切断
するという点で、真のＩＮＴＥＳＴモードを用いること
が不利である可能性がある。このため、ＰＬＤ１６は実
世界環境で動作しておらず、このモードで論理アナライ
ザーを用いることは真の試験結果を与えることができな
い可能性がある。好都合なことに、本発明は非結合Ｉ／
Ｏセル５０４を利用しており、これらのセルがＩＮＴＥ
ＳＴモードにあると考えるように錯覚させて、ＪＴＡＧ
ポート２７２による論理アナライザー２６０の制御を可
能とする。

【０１０７】多くのＰＬＤが、ＰＬＤのピンに非結合で
あるがコア５０２に電気的に接続されている余分なＩ／
Ｏセル５０４および５０６を有し得ることがわかってい
る。好都合なことに、これらの非結合Ｉ／Ｏセル５０４
および５０６は、論理アナライザー２６０に対して制御
およびデータ情報を供給するためだけでなく、それらの
セルを用いて論理アナライザーからステータスおよび出
力情報を受信し得るようにも使用可能であることが、本
発明で実現される。更に、この実施形態は真のＩＮＴＥ
ＳＴモードを使用しない。したがって、ＰＬＤ１６は実
世界環境で動作し得ると共に、論理アナライザー２６０
は実際の試験データを捕捉し得る。非結合Ｉ／Ｏセル５
０４を介してライン５１４上で制御および入力情報を供
給するために、これらのセルは、セルからコア５０２に
内部で論理アナライザー制御信号を駆動するように、実
際にＩＮＴＥＳＴモードにあるように考えるように錯覚
を起こす。次いで、これらの内部で駆動された信号を用
いて、論理アナライザー２６０のために制御および入力
データを供給し得る。好都合なことに、この制御方法を
履行するために、余分な論理は必要でない。

【０１０８】この技法を用いて、ＩＮＴＥＳＴモードに
あると考えるように錯覚しているＩ／Ｏセル５０４だけ
を内部で駆動する。このようにして、ＰＬＤ１６のいず
れのピンにも接続されていない非結合Ｉ／Ｏセル５０４
を用いて、論理アナライザー５０６に対し制御およびデ
ータ信号を供給する。ＰＬＤ１６の未使用のピンに対応
するセルが論理アナライザー２６０の制御およびデータ
入力／出力のために用いられているので、ＰＬＤ１６の
残りのピンは真の動作環境でコア５０２および外部世界
と通信を行い、この制御方法による影響を受けない。

【０１０９】図１３は、ＪＴＡＧ制御のこの第１実施形
態による非結合Ｉ／Ｏセル５０４を図示する。セル５０
４には更に、ゲート７０２およびデバッグＲＡＭビット
７０４が含まれている。この実施形態では、ｍｏｄｅ６
８６がＰＬＤ１６をその通常動作モードに置き、論理ア
ナライザー２６０が実世界データを捕捉できるようにす
る。このモードでは、ＰＬＤのピンはコア５０２から分
離されない。しかしながら、非結合Ｉ／Ｏセル５０４に
ついては、ＪＴＡＧポート２７２を用いて制御信号を埋
め込み論理アナライザー２６０に供給可能であることが
望ましい。このためにゲート７０２およびデバッグＲＡ
Ｍビット７０４が設けられている。ビット７０４は常に
設定されている。したがって、ゲート７０２の出力は論
理「１」であり、マルチプレクサ６４０が更新レジスタ
６３０からその出力データを常に生成するように指示す
る。レジスタ６３０からのデータは捕捉レジスタ６２０
から以前にロードされており、捕捉レジスタ６２０は最
初シリアル・データ・イン６７２からそのデータを受信
した（ＪＴＡＧポート２７２がセルを介してデータをシ
フトさせた後）。このように、ＪＴＡＧポート２７２が
供給したシリアル・データは、最終的にマルチプレクサ
６４０によって出力されると共に、コア５０２への入力
信号６０４として機能する。入力信号６０４を用いて、
論理アナライザー２６０に制御信号またはデータ入力信
号を供給し得る。好都合なことに、デバイスは通常モー
ドで動作し得ると共に、Ｉ／Ｏセルに結合された全ての
ピンは、なおコア５０２に接続されている。更に、捕捉
レジスタ６２０ないし６２４内に制御情報を配するＪＴ
ＡＧＳａｍｐｌｅ／Ｐｒｅｌｏａｄ命令を用いて、ＪＴ
ＡＧポート２７２を介して論理アナライザー２６０を制
御可能である。 第２のＪＴＡＧ制御の実施形態 図１５は、ＪＴＡＧポート２７２が試験データ・レジス
タ８０２を用いて埋め込み論理アナライザー２６０を制
御する第２の実施形態を図示する。この実施形態では、
ユーザ履行試験データ・レジスタ８０２を用いて、論理
アナライザー２６０に制御信号を供給すると共に論理ア
ナライザー２６０からデータおよびステータスを受信す
る。この実施形態は、利用可能な非結合Ｉ／Ｏセルがな
い場合に特に有用である。これは、非結合Ｉ／Ｏセルを
用いる代わりに、ユーザが供給する余分なロジック・イ
ン試験データ・レジスタ８０２に頼る。加えて、この実
施形態は、余分の信号Ｒｕｎｔｅｓｔ（ｕｓｅｒ）を設
けており、いつＪＴＡＧ状態機械がＲｕｎｔｅｓｔ状態
に入ったかを論理アナライザー２６０が知ることができ
る。レジスタ８０２は、論理アナライザー２６０を制御
するために用いるいずれかの数の刺激セル８０４、およ
び論理アナライザーからデータおよびステータスを検索
するために用いるいずれかの数の検知セル８０５を含
む。制御信号８０６は信号ＴＤＩ（ｕｓｅｒ）を含み、
これは最初に刺激セルに提示され、次いで全セルを介し
てシフトされる。また、制御信号Ｓｈｉｆｔ（ｕｓｅ
ｒ）、Ｃｌｏｃｋ（ｕｓｅｒ）、Ｕｐｄａｔｅ（ｕｓｅ
ｒ）、およびＲｕｎｔｅｓｔ（ｕｓｅｒ）も含まれる。
これらの信号は、各セル８０４または８０５に対し全体
的に提示される。信号ＴＤＯ（ｕｓｅｒ）８０７は、最
後の検知セル８０５から受信され、ＪＴＡＧポート２７
２に提示されて信号ＴＤＯになる。

【０１１０】この実施形態では、制御信号ＴＤＩ（ｕｓ
ｅｒ）、Ｓｈｉｆｔ（ｕｓｅｒ）、Ｃｌｏｃｋ（ｕｓｅ
ｒ）、およびＵｐｄａｔｅ（ｕｓｅｒ）は、この第２の
実施形態ではＩ／Ｏセルに提示される代わりにコア５０
２内に駆動されることを除いて、図１３に示される実施
形態による信号６７２、６８０、６８２および６８４と
同様である。好都合なことに、ＪＴＡＴ信号を直接コア
内に駆動するというこの珍しい手法を用いて、（ＪＴＡ
Ｇポート・ピンは別として）ＰＬＤの余分なピンまたは
Ｉ／Ｏセルを用いることなく、埋め込み論理アナライザ
ーの制御が達成される。信号ＴＤＯ（ｕｓｅｒ）は、Ｉ
／Ｏセル５０４から発する代わりにコア５０２から発す
ることを除いて、図１３の実施形態の信号６７４と同様
である。

【０１１１】この実施形態を履行するために、ＰＬＤの
ネットリストを増大して、ユーザ履行試験データ・レジ
スタ８０２を追加する。加えて、論理アナライザー２６
０に対する各入力および論理アナライザー２６０からの
各出力を、エレメント８０４および８０５にそれぞれル
ート指定する。論理アナライザー２６０に送出する制御
信号を発生するために、専用の「Ｕｓｅｒｔｅｓｔ」命
令をスキャンインし、次いで制御情報をスキャンインお
よびロードする。最後に、論理アナライザーから出力デ
ータをスキャンアウトする。更なる詳細を以下に提供す
る。

【０１１２】図１６は、試験データ・レジスタ８０２の
エレメントである刺激セル８０４を図示する。セル８０
４は捕捉レジスタ８２０および更新レジスタ８２２を含
む。スキャンイン信号８２４は、前段の同様のセルか
ら、またはこれが第１の刺激セルである場合はＪＴＡＧ
ポート２７２から受信される。スキャンアウト信号８２
６は、次段の刺激セルに対して、またはこれが最後の刺
激セルである場合は第１の検知セル８０５に対して送信
される。データ・レジスタ８０２のエレメントを介して
情報のシリアル・シフトが行われている間、情報はスキ
ャンイン８２４を介してセル８０４に到着し、レジスタ
８２０によって捕捉され、スキャンアウト８２６を介し
てシフトアウトされる。ＪＴＡＧポート２７２の制御の
もとで並列ロードが実行される場合、更新レジスタ８２
２が、レジスタ８２０に格納されたビットを論理アナラ
イザー２６０に転送する。次いでこの転送されたビット
を、論理アナライザーのための制御信号として用い得
る。

【０１１３】図１７は、試験データ・レジスタ８０２の
１つのエレメントである検知セル８０５を図示する。セ
ル８０５はマルチプレクサ８３０および捕捉レジスタ８
３２を含む。スキャン・イン信号８３４は、前段の検知
セルから、またはこれが第１の検知セルである場合は最
後の刺激セル８０４から受信される。スキャンアウト信
号８３６は、次段の検知セル８０５に、またはこれが最
後の検知セルである場合はＪＴＡＧポート２７２に送信
される。試験データ・レジスタ８０２を介した情報のシ
リアル・スキャニングの間、信号Ｌｏａｄ（ｕｓｅｒ）
はゼロである。スキャンインされたビットは、スキャン
イン８３４を介して到着し、レジスタ８３２を用いてラ
ッチされ、スキャン・アウト８３６を介してシフトアウ
トされる。並列ロード動作（または検知動作）の間、信
号Ｌｏａｄ（ｕｓｅｒ）は１である。データおよび／ま
たはステータスは、マルチプレクサ８３０を介して到着
し、レジスタ８３２によって捕捉される。一旦、並列ロ
ードの後にセル８０５によっていずれかの数のビットが
捕捉されると、捕捉されたビットは、シリアル・シフト
・モードを用いて、分析のためにＪＴＡＧポート２７２
を介してコンピュータ・システム１８にシフトアウトさ
れる。このようにして、検知セル８０５を用いて、論理
アナライザー２６０からデータおよび／またはステータ
スを検索すると共に、分析のためユーザに情報を提示す
る。 別の実施形態 図１８、１９は、ＪＴＡＧポートを用いて、デバイス内
に埋め込まれたいかなる数の論理アナライザーでも制御
する代替的な実施形態を図示する。ＰＬＤが大きくなれ
ばなるほど、デバイス内の各メガファンクションが、そ
の自身の埋め込み論理アナライザーを含み得ることが可
能である。ここで論じる実施形態のいずれかを用いたＪ
ＴＡＧポートを用いて、いかなる数の埋め込み論理アナ
ライザーも制御可能であると望ましいであろう。１つの
特定の履行では、図１５ないし１７において上述した第
２の実施形態がうまく機能する。

【０１１４】少しの間、本題から離れるが、ＪＴＡＧポ
ート２７２から発生するＳｅｌｅｃｔ信号を用いて、２
つの埋め込み論理アナライザーのうち１つの制御を達成
し得ることを注記しておく。当技術分野では公知のよう
に、ＪＴＡＧポート内に専用ユーザ命令をロードし得
る。この実施形態では、ＵｓｅｒＡ命令およびＵｓｅｒ
Ｂ命令を供給し得る。第１の論理アナライザーに宛てた
制御情報はＵｓｅｒＡ命令内にロードされる。第２の論
理アナライザーに宛てた制御情報はＵｓｅｒＢ命令内に
ロードされる。ＵｓｅｒＡがロードされると信号Ｓｅｌ
ｅｃｔはハイになり、ＵｓｅｒＢがロードされるとＳｅ
ｌｅｃｔはローになる。次いで、信号Ｓｅｌｅｃｔは、
ＪＴＡＧポートからの制御信号と組み合わされ、この制
御信号を限定し、第１または第２の埋め込み論理アナラ
イザーをそれぞれ制御する第１または第２の試験データ
・レジスタのいずれかに送出される。当技術分野では公
知のように、単一の信号（例えばＳｅｌｅｃｔ）が、Ａ
ＮＤゲート、反転器等の単純な組み合わせを用いて、論
理アナライザーのための制御信号をイネーブルまたはデ
ィゼーブルすることができる。例えば、Ｓｅｌｅｃｔが
論理「１」である場合、制御信号は第１の論理アナライ
ザーに送出され、第１の論理アナライザーから出力が受
信される。Ｓｅｌｅｃｔが論理「０」である場合、第２
の論理アナライザーが選択される。２つを超える論理ア
ナライザーを制御するためには、これより説明するよう
な実施形態を用いるのが有用である。

【０１１５】図１８は、単一のＰＬＤ内に存在する論理
アナライザー２６０ａ、２６０ｂ、２６０ｃ、および２
６０ｄがＰＬＤのＪＴＡＧポートを介して制御される実
施形態を図示する。図１８は、最小限の入力および出力
を有する４つのみの論理アナライザーの制御の極端に単
純化した例を提供するが、当業者はこの開示を読むこと
により、いかなる数の論理アナライザーであってもその
制御を履行する方法、および、より複雑な入力および出
力を有する論理アナライザーの制御を履行する方法を認
めよう。

【０１１６】各論理アナライザー２６０ａないし２６０
ｄは、それぞれの試験データ・レジスタ８６０ないし８
６６によって制御される。例えば、論理アナライザー２
６０ａは試験データ・レジスタ８６０によって制御され
る。レジスタ８６０のエレメント８６０ａおよび８６０
ｂは論理アナライザー２６０ａに制御入力を与え、レジ
スタ８６０のエレメント８６０ｃおよび８６０ｄは論理
アナライザー２６０ａから出力データを受信する。他の
論理アナライザーも同様に制御される。

【０１１７】この実施形態では、ＪＴＡＧポート内の２
つの専用ユーザ命令を用いて、いかなる数の論理アナラ
イザーも制御する。ＵｓｅｒＡ命令は、特定の時点にお
いてどの論理アナライザーを制御するか、およびどの論
理アナライザーからデータを受信するかを選択するため
に適切なアドレスを含む。ＵｓｅｒＢと呼ばれる第２の
専用命令は、実際の制御情報を与えると共に、Ｕｓｅｒ
Ａ命令を用いて選択された論理アナライザーからデータ
を受信する。この実施形態ではＳｅｌｅｃｔデータも用
いられ、これは、ＵｓｅｒＡまたはＵｓｅｒＢ命令のど
ちらの情報がアクセスされているかに応じてアクティブ
となる。

【０１１８】試験データ・レジスタ８７０は２つのエレ
メントＡ１およびＡ０を含み、これらを介してＵｓｅｒ
Ａ命令がシフトインおよびシフト・アウトされる。信号
Ｃｌｏｃｋ（ＵｓｅｒＡ）は図示されていないが、各エ
レメントに供給される。信号ＴＤＯ（ＵｓｅｒＡ）８９
２はＪＴＡＧポート２７２に戻る。このようにして、Ｕ
ｓｅｒＡ命令は、レジスタ８７０を介してデコータ８７
２およびマルチプレクサ８７４に入力を供給する。デコ
ーダ８７２は、レジスタ８７０の２ビットをデコードし
て、ＡＮＤゲート８８２ないし８８８を制御するために
用いられる４つの出力Ｄ３ないしＤ０を与える。また、
レジスタ８７０の２ビットはマルチプレクサ８７４に入
力し、出力のために４つの論理アナライザーのうち１つ
を選択する。この極端に単純化した例では、各論理アナ
ライザーはわずか２つの入力および２つの出力を有し、
レジスタ８７０はわずか２ビット幅である。これらのレ
ジスタの各々はいかなるサイズとすることも可能である
と共に、これより多数の論理アナライザーも存在し得る
ことは認められよう。

【０１１９】先に述べたように、第２の専用ＵｓｅｒＢ
命令を用いて、ＵｓｅｒＡ命令が選択した論理アナライ
ザーに実際の制御情報を与える。上述した第２の実施形
態と同様、論理アナライザー２６０ａないし２６０ｄを
それぞれ制御する試験レジスタ８６０ないし８６６の各
々に、信号ＴＤＩ（ＵｓｅｒＢ）８７６を順次供給す
る。信号８７６上で受信されたシリアル情報は適切な試
験データ・レジスタを介してシフトされ、最終的にマル
チプレクサ８７４を介してシフトアウトされて信号ＴＤ
Ｏ（ＵｓｅｒＢ）８９０となり、ＪＴＡＧポートに戻さ
れる。例えば、論理アナライザー２６０ｄを選択した場
合、制御情報は信号８７６を介してエレメント８６６ａ
にシフトインされ、次いでエレメント８６６ｂにシフト
され、次いでエレメント８６６ｃにシフトされ、最終的
にエレメント８６６ｄにシフトされる。同様に、論理ア
ナライザー２６０ｄから受信された出力データは、並列
ロードを用いてエレメント８６６ｃおよび８６６ｄ内に
引き出され、次いで、マルチプレクサ８７４にシフトア
ウトされる。

【０１２０】先に論じたように、特定の試験データ・レ
ジスタ内のエレメントは、Ｓｈｉｆｔ（ｕｓｅｒ）、Ｃ
ｌｏｃｋ（ｕｓｅｒ）、Ｕｐｄａｔｅ（ｕｓｅｒ）、お
よびＲｕｎｔｅｓｔ（ｕｓｅｒ）等の多数の制御信号を
受信する。これらの制御信号を、デコーダ８７２および
ＡＮＤゲート８８２ないし８８８を用いて、選択した論
理アナライザーにルート指定する。先に注記したよう
に、ＡＮＤゲートおよび信号Ｓｅｌｅｃｔを用いて、信
号Ｃｌｏｃｋ（ｕｓｅｒ）から、信号Ｃｌｏｃｋ（Ｕｓ
ｅｒＢ）８８０およびＣｌｏｃｋ（ＵｓｅｒＡ）（図示
せず）を発生し得る。Ｓｅｌｅｃｔがアクティブの場
合、Ｃｌｏｃｋ（ＵｓｅｒＡ）はクロックしており、Ｃ
ｌｏｃｋ（ＵｓｅｒＢ）はクロックしていない。インア
クティブのＳｅｌｅｃｔは、この逆を生じる。このよう
に、専用命令ＵｓｅｒＡからの情報が供給されている場
合、Ｓｅｌｅｃｔはアクティブであると共に適切な制御
信号をイネーブルする。

【０１２１】この極端に単純化した例では、信号Ｃｌｏ
ｃｋ（ＵｓｅｒＢ）８８０のみが、選択した論理アナラ
イザーにルート指定されているものとして図示されてい
る。当業者は、他の制御信号も同様に選択した論理アナ
ライザーに送出し得る方法を認めよう。デコーダ８７２
からの出力は、ＡＮＤゲート８８２ないし８８８のうち
１つを選択するために、４つの出力Ｄ３ないしＤ０のう
ち、一度に１つのみをイネーブルする。このため、信号
８８０は、所与の時点で選択した論理アナライザーの試
験データ・レジスタにのみ送出される。例えば、レジス
タ８７０が値「１１」を含む場合、デコーダ８７２の出
力Ｄ３はアクティブであり、他の出力信号はローであ
る。したがって、論理アナライザー２６０ａを制御する
ために、ゲート８８８のみが信号８８０を試験データ・
レジスタ８６０に通過可能とする。他のゲート８８２な
いし８８６は信号８８０を通過することを可能としな
い。選択した論理アナライザーに制御信号をルート指定
するために、他の同様の形態の選択および制御も用い得
る。

【０１２２】図１９は、レジスタ８７０およびマルチプ
レクサ８７４からの信号ＴＤＯ（ＵｓｅｒＡ）８９２お
よびＴＤＯ（ＵｓｅｒＢ）８９０をＪＴＡＧポート２７
２に戻す１つの技法を図示する。信号８９０および８９
２はマルチプレクサ８９４に入力され、信号Ｓｅｌｅｃ
ｔ８９６を用いて１つが選択される。先に述べたよう
に、Ｓｅｌｅｃｔを用いて、論理アナライザーに対す
る、または論理アナライザーからの制御信号を限定およ
び／または選択し得る。この例では、レジスタ８７０を
介して情報がシフトされている場合、Ｓｅｌｅｃｔはア
クティブであり（また、これはＣｌｏｃｋ（Ｕｓｅｒ
Ａ）をイネーブルする）、信号８９２はマルチプレクサ
８９４を介してポート２７２に達する。Ｓｅｌｅｃｔが
ローの場合は信号８９０が選択される。このように、実
施形態８５０からの適切な出力がＪＴＡＧポート２７２
に送出され、最終的にＪＴＡＧポートの単一の信号ＴＤ
Ｏに達する。

【０１２３】また、多数の論理アナライザーを制御する
ために、他の同様の実施形態も用い得る。例えば、各論
理アナライザー毎に異なる試験レジスタ（レジスタ８６
０ないし８６６のような）を用いる代わりに、全ての論
理アナライザーに１つだけの試験データ・レジスタが供
することがあり得る。この場合、用いる選択論理（図１
７ＡのＡＮＤゲートおよびマルチプレクサ等）は、図１
７Ａの実施形態に示されるように論理アナライザーの外
部ではなく、論理アナライザーと単一の試験データ・レ
ジスタとの間に配置されることになろう。

【０１２４】例えば、ＪＴＡＧポートからの入力制御信
号（Ｃｌｏｃｋ（ｕｓｅｒ）、Ｓｈｉｆｔ（ｕｓｅｒ）
等）は、単一の試験データ・レジスタのエレメントに直
接接続することになる。ＵｓｅｒＢ命令からのデータは
この試験データ・レジスタ内にシフトされて、論理アナ
ライザーのうち１つのための制御を与える。試験データ
・レジスタの各入力エレメントは、各論理アナライザー
にルート指定されると共に、ＡＮＤゲートまたは同様の
選択回路によって限定される。例えば、単一の試験デー
タ・レジスタから４つの異なる論理アナライザーに３ビ
ットの制御情報が供給される場合、制御情報の各ビット
（各々が論理アナライザーに関連付けられている）毎に
４つのＡＮＤゲートがあり、合計１２のＡＮＤゲート
（または同様の選択論理）があることになる。選択した
論理アナライザーに制御情報の１ビットを印可するた
め、レジスタ８７０およびデコーダ８７２と同様の選択
論理を採用し得る。すなわち、どの論理アナライザーを
制御するかを選択するために、専用のＵｓｅｒＡ命令を
用い得る。次いで、このＵｓｅｒＡ命令からデコードさ
れた情報を用いて、制御情報の各ビット毎にＡＮＤゲー
トを選択および／またはディゼーブルし得る。このよう
に、制御情報の単一ビットをイネーブルして、選択した
１つの論理アナライザーに到達するが、他には到達しな
い。

【０１２５】同様に、単一の試験データ・レジスタに対
する入力のために、どの論理アナライザーから出力信号
を受け入れるかを選択するために、マルチプレクサを採
用し得る。例えば、論理アナライザーから出力データを
受信する試験データ・レジスタの各エレメント毎に、単
一のマルチプレクサ（または同様の選択論理）が用いら
れる。このマルチプレクサには、各論理アナライザーか
らの対応するデータ信号がルート指定される。例えば、
各論理アナライザーからの最下位データ・ビットは、試
験データ・レジスタの単一エレメントに対する出力を与
える単一のマルチプレクサにルート指定される。マルチ
プレクサは、図１８に示されたのと同様の方法で、Ｕｓ
ｅｒＡ試験データ・レジスタからのビットを介して制御
される。マルチプレクサは、試験データ・レジスタの各
出力エレメント毎に供給され、各々は同一の選択論理に
より制御される。

【０１２６】また、他の実施形態も可能である。図１２
ないし１４において先に提示した第１の実施形態または
図１５ないし１７において先に提示した第２の実施形態
は、論理アナライザーを制御するために単独で使用し得
るか、または、それらを組み合わせて制御を与え得る。
充分な数の余分の非結合Ｉ／Ｏセルが利用可能な場合、
第１の実施形態のみを用いることが望ましい場合があ
る。これは、デバイス内に余分の論理を挿入することが
難しい場合に特に当てはまる。充分なＩ／Ｏセルが利用
可能でない場合は、試験データ・レジスタ８０２が必要
とする余分の論理の追加が問題ではない限り、第２の実
施形態を用いることが望ましい場合がある。第１の実施
形態のみを用いて、入力信号６０４を用いることによっ
て埋め込み論理アナライザーにＣｌｏｃｋ信号を供給す
ることができる。このＣｌｏｃｋ信号を供給するため
に、交番する１の信号と０の信号を１つの特定のＩ／Ｏ
セル内にシフトし、次いで一度に１つずつロードして、
交番パルスを与える。しかしながら、新たなビットの各
々は、当該ビットがＣｌｏｃｋ信号として供給可能とな
る前に、レジスタの集合全体を介してスキャンインしな
ければならない。この理由のため、第１の実施形態を用
いて埋め込み論理アナライザーにＣｌｏｃｋ信号を供給
するこの手法は、特に有効なものではない。

【０１２７】更に最適な解決策では、第１および第２の
実施形態の組み合わせを用いる。この解決策では、第２
の実施形態で利用可能な余分の信号Ｒｕｎｔｅｓｔ（ｕ
ｓｅｒ）を用いて、埋め込み論理アナライザーにＣｌｏ
ｃｋ信号を供給する。このＣｌｏｃｋ信号の遷移時に、
論理アナライザーに対して、第１の実施形態を用いて履
行されている様々なＩ／Ｏセル５０４の入力信号６０４
から到着する制御信号を見るように命令する。単にＪＴ
ＡＧポート２７２をこの状態にさせて、次いで交互にバ
ックアウトさせることによって、信号Ｒｕｎｔｅｓｔ
（ｕｓｅｒ）にクロック・パルスを供給させることが可
能である。この技法を用いて、より有効な制御が与えら
れるが、論理アナライザーに実際の制御情報を供給する
ためには、余分の非結合Ｉ／Ｏセルをなお使用し得る。 コンピュータ・システムの実施形態 図２０は、本発明の実施形態によるコンピュータ・シス
テム９００を図示する。コンピュータ・システム９００
は、いずれかの数のプロセッサ９０２（中央処理装置ま
たはＣＰＵとも呼ぶ）を含み、これらは一次記憶装置９
０６（ランダム・アクセス・メモリまたはＲＡＭ等）お
よび一次記憶装置９０４（リード・オンリ・メモリまた
はＲＯＭ等）を含む記憶装置に結合されている。当技術
分野では周知のように、一次記憶装置９０４は、データ
および命令をＣＰＵに対し一方向に転送するように機能
し、一次記憶装置９０６は通常、双方向にデータおよび
命令を転送するために用いられる。これらの一次記憶装
置は双方とも、以下で説明するいずれかの適切なコンピ
ュータ読取り可能媒体を含み得る。また、大容量記憶装
置９０８も、ＣＰＵ９０２に双方向に結合されると共に
追加のデータ記憶容量を与え、以下で説明するコンピュ
ータ読取り可能媒体のいずれかを含み得る。大容量記憶
装置９０８は、プログラム、データ等を格納するために
用いられ得るものであり、典型的に、一次記憶装置より
も遅い二次記憶媒体（ハード・ディスク等）である。大
容量記憶装置９０８内に保持された情報は、適切な場合
に、標準的な方法で仮想メモリとして一次記憶装置９０
６の一部として組み込み得ることは認められよう。ＣＤ
−ＲＯＭ９１４等の特定の大容量記憶装置は、ＣＰＵに
対し双方向にデータの受け渡しを行う。

【０１２８】ＣＰＵ９０２はインタフェース９１０にも
結合されており、インタフェース９１０は、ビデオ・モ
ニタ、トラック・ボール、マウス、キーボード、マイク
ロフォン、タッチ・センサ表示、変換カード読取り機、
磁気または紙テープ読取り機、タブレット、スタイラ
ス、音声または手書き文字認識装置、生物測定学読取り
機、またはその他のコンピュータ等、１つ以上の入力／
出力装置を含む。ＣＰＵ９０２は任意選択的に、概略的
に９１２で示されるようなネットワーク接続を用いて、
別のコンピュータまたは電気通信ネットワークに結合し
得る。かかるネットワーク接続によって、上述の方法の
ステップを実行する過程において、ＣＰＵがネットワー
クから情報を受信し得ること、またはネットワークに情
報を出力し得ることが考えられる。

【０１２９】加えて、本発明の実施形態は更に、様々な
コンピュータ履行動作を実行するために、プログラム・
コードを有するコンピュータ読取り可能媒体を備えたコ
ンピュータ記憶製品に関する。媒体およびプログラム・
コードは、本発明の目的のために特別に設計および構成
したものとしても良く、または、それらは、コンピュー
タ・ソフトウエアの分野で当業者に周知であると共に利
用可能な種類のものとしても良い。コンピュータ読取り
可能媒体の例は、ハード・ディスク、フロッピ・ディス
ク、および磁気テープ等の磁気媒体、ＣＤ−ＲＯＭディ
スク等の光媒体、光フロッピー・ディスク等の磁気光学
媒体、および、ＲＯＭまたはＲＡＭデバイス等のプログ
ラム・コードを格納および実行するように特別に構成さ
れたハードウエア・デバイスを含むが、これらに限定さ
れるものではない。プログラム・コードの例には、コン
パイラによって生成されるもの等の機械コード、およ
び、インタープリターを用いてコンピュータが実行し得
る高レベルのコードを含むファイルの双方が含まれる。

【０１３０】前述の本発明を、理解の明確化の目的のた
めに、ある程度詳細に説明したが、添付の特許請求の範
囲内で、いくつかの変更および修正を実施し得ることは
明らかである。例えば、論理アナライザーは、プログラ
ムするのに適したいかなる適切なデバイスまたは回路基
板内にも埋め込み得る。また、本発明は、ユーザ設計を
コンパイルすることが可能ないかなる種類のＥＤＡツー
ルにも適用可能である。論理アナライザーのコンパイル
の一例のみを提示したが、その設計をコンパイルする対
象であると共に本発明を利用したデバイスに応じて、こ
のコンパイル技法の変形が生じ得る。更に、図示した特
定の論理アナライザー回路は例示的なものである。他の
回路も論理アナライザーを履行するために用いられ得
る。コンピュータから論理アナライザーへのインタフェ
ースは、いかなる数のピン、およびシリアル、並列等の
いかなる種類のプロトコルも用い得る。ＪＴＡＧポート
は、説明した第１もしくは第２の制御の実施形態、また
はこの２つの組み合わせのいずれかを用いて、１つ以上
の埋め込み論理アナライザーを制御し得る。したがっ
て、説明した実施形態は限定ではなく例示として見なさ
れるべきであり、本発明はここに与えた詳細に限定され
るものではなく、以下の特許請求の範囲およびそれらの
均等物の全範囲によって規定されるものとする。

【図面の簡単な説明】

【図１】 本発明の一実施形態によるプログラマブル論
理開発システムのブロック図。

【図２】 本発明の一実施形態によるプログラマブル論
理デバイスの設計に用いる設計方法論のフローチャー
ト。

【図３】 論理アナライザーをプログラムし、デバイス
内に埋め込み、データを捕捉し、ユーザが見るためにデ
ータをダンプする一技法を説明するフローチャート。

【図４】 論理アナライザーをプログラムし、デバイス
内に埋め込み、データを捕捉し、ユーザが見るためにデ
ータをダンプする一技法を説明するフローチャート。

【図５】 ハードウエア・デバイス内に論理アナライザ
ーを埋め込むために、論理アナライザーをユーザの設計
と共にコンパイルし得る技法を説明するフローチャー
ト。

【図６】 電子システム内に埋め込み論理アナライザー
を有するプログラマブル論理デバイスを示す、図１のブ
ロック図の別の図。

【図７】 埋め込み論理アナライザーを有するプログラ
マブル論理デバイスの更に詳細なブロック図。

【図８】 本発明の一実施形態による埋め込み論理アナ
ライザーを図示し、その入力および出力を示す。

【図９】 本発明の一実施形態による埋め込み論理アナ
ライザー回路のブロック図。

【図１０】 埋め込み論理アナライザーの制御状態機械
の動作の記号図。

【図１１】 一実施形態による制御状態機械の状態およ
び対応する状態出力を示す表。

【図１２】 ＪＴＡＧポートが非結合Ｉ／Ｏセルを用い
て埋め込み論理アナライザーを制御する第１の実施形態
の図示。

【図１３】 従来技術のＪＴＡＧイネーブルＩ／Ｏセル
の図示。

【図１４】 図１２の第１の実施形態によるＪＴＡＧイ
ネーブルＩ／Ｏセルの図示。

【図１５】 ＪＴＡＧポートが試験データ・レジスタを
用いて埋め込み論理アナライザーを制御する第２の実施
形態の図示。

【図１６】 図１５の試験データ・レジスタのエレメン
トである刺激セルの図示。

【図１７】 図１５の試験データ・レジスタのエレメン
トである検知セルの図示。

【図１８】 デバイス内に埋め込まれたいずれかの数の
論理アナライザーがＪＴＡＧポートを用いて制御される
代替的な実施形態の図示。

【図１９】 デバイス内に埋め込まれたいずれかの数の
論理アナライザーがＪＴＡＧポートを用いて制御される
代替的な実施形態の図示。

【図２０】 本発明の実施形態を履行するのに適切な典
型的なコンピュータ・システムのブロック図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０３Ｋ 19/173 １０１ Ｇ０６Ｆ 15/60 ６６４Ｐ Ｈ０１Ｌ 21/82 Ａ (72)発明者 クリシュナ ランガセイー アメリカ合衆国 94086 カリフォルニア 州 サニーヴェイル ヴィンセント ドラ イヴ 1291 ナンバー242 (72)発明者 アラン エル．ヘルマン アメリカ合衆国 94087 カリフォルニア 州 サニーヴェイル ウインステッド テ ラス 727

Claims (38)

【特許請求の範囲】
1. 【請求項１】 プログラマブル論理デバイス（ＰＬＤ）
   内に埋め込まれた論理アナライザーからサンプル・デー
   タを受け取るためのコンピュータ・コードを備えるコン
   ピュータ読取り可能媒体であって、前記コンピュータ読
   取り可能媒体の前記コンピュータ・コードが：プログラ
   マブル論理デバイス（ＰＬＤ）内に自動的に論理アナラ
   イザーを埋め込むことと；前記ＰＬＤ内の少なくとも１
   つの信号の状態を示すブレークポイントを特定すること
   と；前記ブレークポイントの発生前に前記ＰＬＤの内部
   信号が格納されるように、前記内部信号を前記論理アナ
   ライザーのメモリに連続的に格納することを、前記論理
   アナライザーに指示することと；前記論理アナライザー
   から前記格納された内部信号を受信し、前記格納された
   信号が少なくとも前記ブレークポイント前に格納された
   信号を表し、これによって、前記格納された内部信号を
   ユーザのコンピュータ上で見得ることと；を実行する、
   コンピュータ読取り可能媒体。
2. 【請求項２】 請求項１に記載のコンピュータ読取り可
   能媒体であって、更に：捕捉対象のサンプル全数および
   前記ブレークポイント後の捕捉対象のサンプル数を決定
   することと；ならびに前記捕捉対象のサンプル全数およ
   び前記ブレークポイント後の前記捕捉対象のサンプル数
   を前記論理アナライザーに伝達し、これによって、一旦
   前記ブレークポイントが発生したなら、前記論理アナラ
   イザーが前記ブレークポイント後の前記捕捉対象のサン
   プル数に等しいサンプルを捕捉し続けることと；を実行
   するコンピュータ・コードを備える、コンピュータ読取
   り可能媒体。
3. 【請求項３】 請求項１に記載のコンピュータ読取り可
   能媒体において、前記論理アナライザーに対する伝達お
   よび前記論理アナライザからの伝達が前記ＰＬＤのＪＴ
   ＡＧポートを介して行われる、コンピュータ読取り可能
   媒体。
4. 【請求項４】 プログラマブル論理デバイス（ＰＬＤ）
   に埋め込まれた論理アナライザーに格納されたデータを
   受け取るためのコンピュータ・コードを備えるコンピュ
   ータ読取り可能媒体であって、前記コンピュータ読取り
   可能媒体の前記コンピュータ・コードが：電子設計をコ
   ンパイルすると共に論理アナライザーを自動的に挿入し
   て完成設計ファイルを生成することと；前記完成設計フ
   ァイルによってＰＬＤをプログラムし、前記論理アナラ
   イザーが前記ＰＬＤに埋め込まれていることと；前記Ｐ
   ＬＤ内の前記論理アナライザーに命令して、前記論理ア
   ナライザーが前記ＰＬＤの内部ノードを連続的に監視し
   始めると共に、前記内部ノードからの内部信号を少なく
   ともブレークポイントまで連続的に前記論理アナライザ
   ーのメモリに格納するように実行させることと；前記Ｐ
   ＬＤ内の前記論理アナライザーにダンプ・データ要求を
   発行することと；ならびに前記論理アナライザーの前記
   メモリから前記格納された内部信号を受信し、前記格納
   された信号が少なくとも前記ブレークポイント前に監視
   された信号を表し、これによって、前記格納された内部
   信号をユーザのコンピュータ上で見得ることと；を実行
   する、コンピュータ読取り可能媒体。
5. 【請求項５】 請求項４に記載のコンピュータ読取り可
   能媒体であって、更に：捕捉対象のサンプル全数および
   前記ブレークポイント後の捕捉対象のサンプル数を決定
   することと；ならびに前記捕捉対象のサンプル全数およ
   び前記ブレークポイント後の前記捕捉対象のサンプル数
   を前記論理アナライザーに伝達し、これによって、一旦
   前記ブレークポイントが発生したなら、前記論理アナラ
   イザーが前記ブレークポイント後の前記捕捉対象のサン
   プル数に等しいサンプルを捕捉し続けることと；を実行
   するコンピュータ・コードを備える、コンピュータ読取
   り可能媒体。
6. 【請求項６】 請求項４に記載のコンピュータ読取り可
   能媒体において、前記論理アナライザーに対する伝達お
   よび前記論理アナライザーからの伝達が前記ＰＬＤのＪ
   ＴＡＧポートを介して行われる、コンピュータ読取り可
   能媒体。
7. 【請求項７】 プログラマブル論理デバイス（ＰＬＤ）
   内に埋め込まれた論理アナライザーからサンプル・デー
   タを受け取るための方法であって、該方法が：プログラ
   マブル論理デバイス（ＰＬＤ）内に自動的に論理アナラ
   イザーを埋め込むステップと；前記ＰＬＤ内の少なくと
   も１つの信号の状態を示すブレークポイントを特定する
   ステップと；前記ブレークポイントの発生前に前記ＰＬ
   Ｄの内部信号が格納されるように、前記内部信号を前記
   論理アナライザーのメモリに連続的に格納することを、
   前記論理アナライザーに指示するステップと；前記論理
   アナライザーから前記格納された内部信号を受信し、前
   記格納された信号が少なくとも前記ブレークポイント前
   に格納された信号を表し、これによって、前記格納され
   た内部信号をユーザのコンピュータ上で見得るステップ
   と；を備える方法。
8. 【請求項８】 請求項７に記載の方法であって、更に：
   捕捉対象のサンプル全数および前記ブレークポイント後
   の捕捉対象のサンプル数を決定するステップと；ならび
   に前記捕捉対象のサンプル全数および前記ブレークポイ
   ント後の前記捕捉対象のサンプル数を前記論理アナライ
   ザーに伝達し、これによって、一旦前記ブレークポイン
   トが発生したなら、前記論理アナライザーが前記ブレー
   クポイント後の前記捕捉対象のサンプル数に等しいサン
   プルを捕捉し続けるステップと；を備える方法。
9. 【請求項９】 請求項７に記載の方法において、前記特
   定するステップ、指示するステップ、および受信するス
   テップが、前記ＰＬＤのＪＴＡＧポートを使用する方
   法。
10. 【請求項１０】 プログラマブル論理デバイス（ＰＬ
    Ｄ）に埋め込まれた論理アナライザーに格納されたデー
    タを受け取る方法であって、該方法が：電子設計をコン
    パイルすると共に論理アナライザーを自動的に挿入して
    完成設計ファイルを生成するステップと；前記完成設計
    ファイルによってＰＬＤをプログラムし、前記論理アナ
    ライザーが前記ＰＬＤに埋め込まれているステップと；
    前記ＰＬＤ内の前記論理アナライザーに命令して、前記
    論理アナライザーが前記ＰＬＤの内部ノードを連続的に
    監視し始めると共に、前記内部ノードからの内部信号を
    少なくともブレークポイントまで連続的に前記論理アナ
    ライザーのメモリに格納するように実行させるステップ
    と；前記ＰＬＤ内の前記論理アナライザーに、ダンプ・
    データ要求を発行するステップと；ならびに前記論理ア
    ナライザーの前記メモリから前記格納された内部信号を
    受信し、前記格納された信号が少なくとも前記ブレーク
    ポイント前の監視された信号を表し、これによって、前
    記格納された内部信号をユーザのコンピュータ上で見得
    るステップと；を備える方法。
11. 【請求項１１】 請求項１０に記載の方法であって、更
    に：捕捉対象のサンプル全数および前記ブレークポイン
    ト後の捕捉対象のサンプル数を決定するステップと；な
    らびに前記捕捉対象のサンプル全数および前記ブレーク
    ポイント後の前記捕捉対象のサンプル数を前記論理アナ
    ライザーに伝達し、これによって、一旦前記ブレークポ
    イントが発生したなら、前記論理アナライザーが前記ブ
    レークポイント後の前記捕捉対象のサンプル数に等しい
    サンプルを捕捉し続けるステップと；を備える方法。
12. 【請求項１２】 請求項１０に記載の方法において、前
    記命令するステップ、発行するステップ、および受信す
    るステップが、前記ＰＬＤのＪＴＡＧポートを使用する
    方法。
13. 【請求項１３】 プログラマブル論理デバイス（ＰＬ
    Ｄ）内に埋め込まれた論理アナライザーによってサンプ
    ル・データを捕捉するための方法であって、該方法が：
    前記ＰＬＤ内の少なくとも１つの信号の状態を示すブレ
    ークポイントを受け取るステップと；前記ＰＬＤ内で監
    視する特定された信号を示すＰＬＤ信号情報を受け取る
    ステップと；前記ブレークポイントの発生前に前記内部
    信号が格納されるように、前記特定された信号を前記論
    理アナライザーのメモリに連続的に格納するステップ
    と；前記ブレークポイントの発生を判定するステップ
    と；を備え、前記ブレークポイントが発生したと判定さ
    れた場合、前記ブレークポイント前に格納された前記内
    部信号の一部が後の分析のために利用可能であるよう
    に、前記論理アナライザーのメモリを構成する方法。
14. 【請求項１４】 請求項１３に記載の方法であって、更
    に：前記ブレークポイント後の捕捉対象のサンプル数を
    示す値を受け取るステップと；ならびに前記ブレークポ
    イントの発生後に前記特定された信号を前記論理アナラ
    イザーの前記メモリに格納し続け、これによって、一旦
    前記ブレークポイントが発生したなら、前記論理アナラ
    イザーが前記ブレークポイント後の前記捕捉対象のサン
    プル数に等しい信号を捕捉し続けるステップと；を備え
    る方法。
15. 【請求項１５】 請求項１３に記載の方法において、前
    記連続的に格納するステップおよび格納し続けるステッ
    プが、双方とも、満杯になると初めの方で格納した信号
    に上書きするリング・バッファに前記特定された信号を
    格納し、これによって、前記ブレークポイント前に格納
    された信号が後の分析のために利用可能となる方法。
16. 【請求項１６】 請求項１３に記載の方法において、前
    記ブレークポイントを受け取るステップが、前記ＰＬＤ
    のＪＴＡＧポートを介してユーザのコンピュータから前
    記ブレークポイントを受け取る方法。
17. 【請求項１７】 プログラマブル論理デバイス（ＰＬ
    Ｄ）であって：最終的なＰＬＤを生成するための設計プ
    ロセスにおいて電子設計の１つの反復を表すＰＬＤ回路
    と；前記ＰＬＤ回路内に統合された論理アナライザー回
    路であって、前記ＰＬＤ回路の一部が接続されるように
    なっている前記論理アナライザー回路と；ブレークポイ
    ントが発生する前に前記ＰＬＤ回路からの信号の捕捉を
    開始するための前記論理アナライザー回路内の論理手段
    と；ならびに前記論理アナライザー回路内のサンプル・
    メモリ回路であって、前記ブレークポイントが発生する
    前に前記信号を捕捉するように構成され、これによっ
    て、前記捕捉後の分析のために前記捕捉された信号を提
    示するために利用可能である前記サンプル・メモリ回路
    と；を備えるプログラマブル論理デバイス。
18. 【請求項１８】 請求項１７に記載のプログラマブル論
    理デバイス（ＰＬＤ）であって：前記ブレークポイント
    が発生した後に前記ＰＬＤ回路からの信号の捕捉を続け
    るための前記論理アナライザ回路内の第２の論理手段を
    更に備え、前記サンプル・メモリ回路は更に前記ブレー
    クポイントが発生した後の前記信号を捕捉するように構
    成されており、これによって、前記サンプル・メモリ回
    路は前記捕捉後の分析のために前記捕捉された信号を提
    示するために利用可能である、プログラマブル論理デバ
    イス。
19. 【請求項１９】 請求項１７に記載のプログラマブル論
    理デバイスにおいて、前記サンプル・メモリ回路が、満
    杯になると初めの方で格納した信号に上書きするリング
    ・バッファを含み、これによって、前記ブレークポイン
    ト前に格納された信号が後の分析のために利用可能とな
    る、プログラマブル論理デバイス。
20. 【請求項２０】 請求項１７に記載のプログラマブル論
    理デバイスであって、更に：前記論理アナライザーと通
    信するＪＴＡＧポートであって、ユーザのコンピュータ
    から前記ブレークポイントおよび前記信号の指示を受け
    取るために用いられ、更に、分析のため前記捕捉された
    信号を前記ユーザのコンピュータに提示するために用い
    られる前記ＪＴＡＧポートを備える、プログラマブル論
    理デバイス。
21. 【請求項２１】 プログラマブル論理デバイス（ＰＬ
    Ｄ）であって：最終的なＰＬＤを生成するための設計プ
    ロセスにおいて電子設計の１つの反復を表すＰＬＤ回路
    と；前記ＰＬＤ回路内に統合された論理アナライザー回
    路であって、前記ＰＬＤ回路の一部が接続されるように
    なっている前記論理アナライザー回路と；前記ＰＬＤの
    外部から論理アナライザーのコマンドを受け取るように
    構成されたＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉ
    ｏｎ Ｇｒｏｕｐ）ポートと；ならびに前記ＰＬＤの前
    記ＪＴＡＧポートを用いて前記論理アナライザー回路を
    制御する機能を実行するための手段であって、これによ
    って、前記論理アナライザー回路が前記ＰＬＤの外部か
    ら前記コマンドを受け取ると共に適切に動作する、手段
    と；を備えるプログラマブル論理デバイス。
22. 【請求項２２】 請求項２１に記載のＰＬＤにおいて、
    前記手段が：非結合Ｉ／Ｏセルであって、これを介して
    前記ＪＴＡＧポートと前記論理アナライザー回路との間
    で信号の受け渡しが行われる前記非結合Ｉ／Ｏセルを含
    む、ＰＬＤ。
23. 【請求項２３】 請求項２１に記載のＰＬＤにおいて、
    前記手段が：前記ＰＬＤのコアに履行された試験データ
    ・レジスタであって、これを介して前記ＪＴＡＧポート
    と前記論理アナライザー回路との間で信号の受け渡しが
    行われる前記試験データ・レジスタを含む、ＰＬＤ。
24. 【請求項２４】 請求項２１に記載のＰＬＤであって、
    更に：複数の論理アナライザーと；前記論理アナライザ
    ーのうち１つを選択する機能を実行するための手段とを
    備え、前記制御するための手段が前記選択された論理ア
    ナライザーを制御し、これによって、前記選択された論
    理アナライザーが前記ＰＬＤの外部から前記コマンドを
    受け取ると共に適切に動作する、ＰＬＤ。
25. 【請求項２５】 プログラマブル論理デバイス（ＰＬ
    Ｄ）であって：最終的なＰＬＤを生成するための設計プ
    ロセスにおいて電子設計の１つの反復を表すＰＬＤ回路
    と；前記ＰＬＤ回路内に統合された論理アナライザー回
    路であって、前記ＰＬＤ回路の一部が接続されるように
    なっている前記論理アナライザー回路と；前記ＰＬＤの
    外部から論理アナライザーのコマンドを受け取るように
    構成されたＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉ
    ｏｎ Ｇｒｏｕｐ）ポートと；前記ＪＴＡＧポートから
    シリアル・データを受け取ると共に前記シリアル・デー
    タを前記論理アナライザーに供給するように構成された
    複数の第１のＩ／Ｏセルと；ならびに複数の第２のＩ／
    Ｏセルであって、前記論理アナライザーから捕捉された
    データを受け取ると共に前記捕捉されたデータを前記Ｊ
    ＴＡＧポートに順次供給するように構成され、これによ
    って、前記論理アナライザーが前記ＰＬＤの外部から前
    記コマンドを受け取ると共に前記捕捉されたデータを前
    記ＪＴＡＧポートに送出する、前記複数の第２のＩ／Ｏ
    セルと；を備えるプログラマブル論理デバイス。
26. 【請求項２６】 請求項２５に記載のＰＬＤにおいて、
    前記第１のＩ／Ｏセルが、前記ＰＬＤが通常の動作環境
    にある間、前記ＰＬＤのコアに前記シリアル・データを
    駆動するように構成されている、ＰＬＤ。
27. 【請求項２７】 プログラマブル論理デバイス（ＰＬ
    Ｄ）であって：最終的なＰＬＤを生成するための設計プ
    ロセスにおいて電子設計の１つの反復を表すＰＬＤ回路
    と；前記ＰＬＤ回路内に統合された論理アナライザー回
    路であって、前記ＰＬＤ回路の一部が接続されるように
    なっている前記論理アナライザー回路と；前記ＰＬＤの
    外部から論理アナライザー・コマンドを受け取るように
    構成されたＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉ
    ｏｎ Ｇｒｏｕｐ）ポートと；ならびに前記ＰＬＤのコ
    アに履行された試験データ・レジスタであって、前記Ｊ
    ＴＡＧポートから前記論理アナライザーにシリアル・デ
    ータを供給すると共に、前記論理アナライザーから捕捉
    されたデータを順次前記ＪＴＡＧポートに供給するよう
    に構成され、これによって、前記論理アナライザーが前
    記ＰＬＤの外部から前記コマンドを受け取ると共に前記
    捕捉されたデータを前記ＪＴＡＧポートに送出する前記
    試験データ・レジスタと；を備えるＰＬＤ。
28. 【請求項２８】 請求項２７に記載のＰＬＤにおいて、
    前記試験データ・レジスタが：前記論理アナライザーに
    前記シリアル・データを供給するための複数の刺激セル
    と；前記論理アナライザーから前記捕捉されたデータを
    受け取るための複数の検知セルと；を含むＰＬＤ。
29. 【請求項２９】 プログラマブル論理デバイス（ＰＬ
    Ｄ）をデバッグするための方法であって、該方法が：電
    子設計をコンパイルすると共に論理アナライザーを挿入
    して完成設計ファイルを生成するステップと；前記完成
    設計ファイルによってＰＬＤをプログラムし、前記論理
    アナライザーが前記ＰＬＤに埋め込まれているステップ
    と；前記論理アナライザーに、前記ＰＬＤのＪＴＡＧ
    （Ｊｏｉｎｔ ＴｅｓｔＡｃｔｉｏｎ Ｇｒｏｕｐ）ポ
    ートを接続するステップと；前記ＪＴＡＧポートを用い
    て前記埋め込み論理アナライザーを制御し、これによっ
    て前記ＰＬＤをデバッグし得るステップと；を含む方
    法。
30. 【請求項３０】 請求項２９に記載の方法であって、更
    に：前記ＪＴＡＧポートから前記ＰＬＤの第１のＩ／Ｏ
    セルにシリアル・データを供給し、前記第１のＩ／Ｏセ
    ルが前記シリアル・データを前記論理アナライザー内に
    ロードするように構成されている、ステップと；前記論
    理アナライザーから第２のＩ／Ｏセル内に捕捉されたデ
    ータを受け取り、前記第２のＩ／Ｏセルが前記捕捉され
    たデータを前記ＪＴＡＧポートに供給するように構成さ
    れている、ステップと；を備える方法。
31. 【請求項３１】 請求項２９に記載の方法であって、更
    に：前記ＰＬＤのコアに試験データ・レジスタを形成
    し、これを介して前記ＪＴＡＧポートと前記論理アナラ
    イザーとの間で信号が順次受け渡しされ得るステップを
    備える方法。
32. 【請求項３２】 プログラマブル論理デバイス（ＰＬ
    Ｄ）をデバッグするための方法であって、該方法が：電
    子設計をコンパイルすると共に論理アナライザを挿入し
    て完成設計ファイルを生成するステップと；前記完成設
    計ファイルによってＰＬＤをプログラムし、前記論理ア
    ナライザーが前記ＰＬＤに埋め込まれているステップ
    と；前記ＰＬＤのＪＴＡＧポートを介してコンピュータ
    から論理アナライザーのコマンドをダウンロードして前
    記論理アナライザーに送出するステップと；ならびに前
    記ＰＬＤの前記ＪＴＡＧポートを介して前記論理アナラ
    イザーから捕捉されたデータを受け取り、これによって
    前記ＰＬＤをデバッグし得るステップと；を備える方
    法。
33. 【請求項３３】 請求項３２に記載の方法において、前
    記コマンドおよび前記捕捉されたデータは前記ＪＴＡＧ
    ポートを介して順次受け渡しが行われ、前記コマンドが
    前記論理アナライザーに対し並列に送出され、前記捕捉
    されたデータが前記論理アナライザーから並列に捕捉さ
    れる方法。
34. 【請求項３４】 プログラマブル論理デバイス（ＰＬ
    Ｄ）をデバッグするためのコンピュータ・コードを備え
    るコンピュータ読取り可能媒体であって、前記コンピュ
    ータ・コードが：電子設計をコンパイルすると共に論理
    アナライザーを挿入して完成設計ファイルを生成するこ
    とと；前記完成設計ファイルによってＰＬＤをプログラ
    ムし、前記論理アナライザーが前記ＰＬＤに埋め込まれ
    ていることと；前記論理アナライザーに、前記ＰＬＤの
    ＪＴＡＧ（Ｊｏｉｎｔ ＴｅｓｔＡｃｔｉｏｎ Ｇｒｏ
    ｕｐ）ポートを接続することと；前記ＪＴＡＧポートを
    用いて前記埋め込み論理アナライザーを制御し、これに
    よって前記ＰＬＤをデバッグし得ることと；を実行す
    る、コンピュータ読取り可能媒体。
35. 【請求項３５】 請求項３４に記載のコンピュータ読取
    り可能媒体であって、更に、コンピュータ・コードが：
    前記ＪＴＡＧポートから前記ＰＬＤの第１のＩ／Ｏセル
    にシリアル・データを供給し、前記第１のＩ／Ｏセルが
    前記シリアル・データを前記論理アナライザー内にロー
    ドするように構成されていることと；前記論理アナライ
    ザーから第２のＩ／Ｏセル内に捕捉されたデータを受け
    取り、前記第２のＩ／Ｏセルが前記捕捉されたデータを
    前記ＪＴＡＧポートに供給するように構成されているこ
    とと；を実行する、コンピュータ読取り可能媒体。
36. 【請求項３６】 請求項３４に記載のコンピュータ読取
    り可能媒体であって、更に、コンピュータ・コードが：
    前記ＰＬＤのコアに試験データ・レジスタを形成し、こ
    れを介して前記ＪＴＡＧポートと前記論理アナライザー
    との間で信号が順次受け渡しされ得ることを実行する、
    コンピュータ読取り可能媒体。
37. 【請求項３７】 プログラマブル論理デバイス（ＰＬ
    Ｄ）をデバッグするためのコンピュータ・コードを備え
    るコンピュータ読取り可能媒体であって、前記コンピュ
    ータ・コードが：電子設計をコンパイルしすると共に論
    理アナライザーを挿入して完成設計ファイルを生成する
    ことと；前記完成設計ファイルによってＰＬＤをプログ
    ラムし、前記論理アナライザーが前記ＰＬＤに埋め込ま
    れていることと；前記ＰＬＤのＪＴＡＧポートを介して
    コンピュータから論理アナライザーのコマンドをダウン
    ロードして前記論理アナライザーに送出することと；な
    らびに前記ＰＬＤの前記ＪＴＡＧポートを介して前記論
    理アナライザーから捕捉されたデータを受け取り、これ
    によって前記ＰＬＤをデバッグし得ることと；を実行す
    る、コンピュータ読取り可能媒体。
38. 【請求項３８】 請求項３７に記載のコンピュータ読取
    り可能媒体において、前記コマンドおよび前記捕捉され
    たデータは前記ＪＴＡＧポートを介して順次受け渡しが
    行われ、前記コマンドが前記論理アナライザーに対し並
    列に送出され、前記捕捉されたデータが前記論理アナラ
    イザーから並列に捕捉される、コンピュータ読取り可能
    媒体。