JPH11296409A - 性能シミュレーション方法 - Google Patents

Abstract

(57)【要約】 【課題】 大規模装置に対してこれを分割した部分装置
毎に性能シミュレーションを並列に実行し、共有資源が
存在する場合でもシミュレーションの整合性を維持しな
がら、高速に性能シミュレーションを実行する。 【解決手段】 性能シミュレータ３０２、３０３は、性
能シミュレーション対象装置を分割した部分装置のそれ
ぞれのシミュレーションを実行する。全体制御部３０１
は、性能シミュレータ３０２、３０３をΔＴサイクル毎
に交互に実行させる機能を持つ。性能シミュレータ３０
２は、ΔＴサイクル分の性能シミュレーションの実行を
すると、共有資源管理部４００に格納した共有資源デー
タを性能シミュレータ３０３に送信する。次に、性能シ
ミュレータ３０３が、ΔＴサイクル分の性能シミュレー
ションを実行し、共有資源データを性能シミュレータ３
０２に送信する。また、さらに多数の性能シミュレータ
を設け、共有資源を持たない部分装置を担当する性能シ
ミュレータを同時に並列に実行させることにより、高速
性が達成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理装置の性能シ
ミュレーション方法に関し、特に、マルチプロセッサシ
ステム等に多数のシミュレーション手段を構成し、これ
により、論理装置の性能シミュレーションを高速に行う
ことを可能にした性能シミュレーション方法に関する。

【０００２】

【従来の技術】近年、スーパーコンピュータやメインフ
レーム等の情報処理装置における高性能化が要求されて
いる。このような情報処理装置には、実機が試作される
前に性能の解析を行うことが必要である。一般に、情報
処理装置の性能は、ＣＰＵ内のパイプライン構造、キャ
ッシュ等のメモリ構造、Ｉ／Ｏ構造を含んだハードウェ
アアーキテクチャと、その上で実行されるソフトウェア
を生成するコンパイラの性能等とにより決定される。こ
れらの性能を実機試作前に解析し、情報処理装置やコン
パイラの開発に活かすことが、情報処理装置の高性能確
保のために、ますます重要になってきている。

【０００３】前述したような情報処理装置の性能解析を
実施する手段として、性能シミュレーション技術があ
る。性能シミュレーションとは、対象となる情報処理装
置のハードウェアアーキテクチャのモデルをソフトウェ
アにより構築し、与えられたソフトウェアプログラムに
対するハードウェア動作をそのモデル上で模擬し、その
プログラムの実行に要する時間（一般に、サイクル数）
や、キャッシュのヒット率、メモリのロードレイテンシ
等を計測するものである。

【０００４】使用者は、この性能シミュレーションによ
り、対象の情報処理装置の事前性能解析を実施し、情報
処理装置の試作前にハードウェアの性能不良を摘出する
ことが可能となる。また、性能シミュレーションによ
り、対象処理装置用のコンパイラやＯＳの性能評価を行
うことが可能となり、これらのソフトウェアの性能向上
にも利用することができる。

【０００５】性能シミュレーションにおけるシミュレー
ションの実行は、対象装置の同期クロックサイクルを基
本として進行され、対象装置の性能は、１マシンサイク
ル毎に評価する方法、あるいは、発生するハードウェア
イベントのレイテンシに基づき評価する方法等により評
価されるが、いずれにせよシミュレーション実行の時間
単位は、マシンサイクルであるのが主流である。

【０００６】前述のような性能シミュレーション技術に
関する従来技術として、例えば、特開平８−１８００９
４号公報等に記載された技術が知られている。この従来
技術による方法は、モデル上で実行されるアプリケーシ
ョンのシステムコールの解析やアドレスジェネレータを
包含し、ＣＰＵやメモリのタイミングをシミュレートす
るという方法である。また、他の従来技術として、例え
ば、特願平９−１４５９６５号等に記載された技術が知
られている。この従来技術による方法は、通常のアプリ
ケーションプログラムに対し、不当な分岐予測により実
行される命令を考慮し、ＣＰＵの動的分岐予測機構の方
式性能を測定する方法である。

【０００７】

【発明が解決しようとする課題】前述したような従来技
術による性能シミュレーション技術は、取り扱うことの
できる情報処理装置の規模に限界があり、近年の情報処
理装置のように、大規模化により論理モデルが大きくな
った情報処理装置を取り扱うことが困難になり、また、
取り扱うことが可能であっても、シミュレーション時間
が増加してしまうという問題点を有している。

【０００８】このような問題点に対して、対象情報処理
装置を複数の部分に分割し、それぞれの部分を別々の性
能シミュレータに担当させ、これらをマルチプロセッサ
システムによる計算機上で実行させ、シミュレーション
の高速化を実現するアプローチが考えられる。この場
合、各部分を担当する性能シミュレータを別々のプロセ
ッサに割り付ければ、シミュレーション処理の高速化が
期待できる。そして、前述したように、性能シミュレー
ションは、基本的にマシンサイクルを単位に進行するた
め、マルチプロセッサシステム上で並列にシミュレーシ
ョン実行させる場合も、厳密にはサイクル単位でお互い
に同期を取りながら、全体のシミュレーションを進行さ
せる必要がある。しかし、この方法は、同期のためのプ
ロセス間の通信が毎サイクルに発生し、同期のためのオ
ーバーヘッドが大きくなると言う問題点を有している。

【０００９】これに対して、各シミュレータ間の同期を
１サイクル毎ではなく、複数サイクル（以下、ΔＴサイ
クルと呼ぶ）毎に同期を取ることにより、オーバーヘッ
ドを少なくするという方法が考えれている。しかし、各
シミュレータが担当する対象論理に共通資源がある場
合、基本的には個別にシミュレーションすることができ
ず、このようなΔＴサイクル毎の同期方式は、正確なシ
ミュレーションを行うことができないという不具合が生
じる。

【００１０】図９は本発明及び従来技術による性能シミ
ュレーション方法が対象とする情報処理装置の構成例を
示すブロック図、図１０は独立な性能シミュレータでそ
の動作を模擬する場合のシミュレーションの実行を説明
する図であり、以下、図９、図１０を参照して、従来技
術によるΔＴサイクル毎の同期方式による性能シミュレ
ーションの問題点を説明する。図９において、１００は
情報処理装置、１０１、１０２は部分装置、１０３は双
方向バスである。

【００１１】性能シミュレーションの対象となる情報処
理装置１００は、図９に示すように、部分装置１０１と
部分装置１０２とを双方向バス１０３で接続して構成さ
れており、各部分装置１０１、１０２が、各部分装置で
共有している資源である双方向バス１０３を介して相互
にデータの送受信を実行しながら協調して処理動作を実
行する。情報処理装置１００は、例えば、複数のノード
装置またはプロセッサにより構成される並列処理装置で
あり、分割された部分装置１０１、１０２は１つ１つの
ノード装置またはプロセッサである。このような性能シ
ミュレーションの対象に対して、部分装置１０１、１０
２をそれぞれ、独立な性能シミュレータでその動作を模
擬する場合のシミュレーションの実行の状況を図１０を
参照して説明する。

【００１２】図１０に示す例において、図示しない性能
シミュレータ２０１が部分装置１０１と双方向バス１０
３とを、図示しない性能シミュレータ２０２が部分装置
１０２をそれぞれ担当してシミュレーションを実行する
ものとする。そして、各性能シミュレータ２０１、２０
２が、前述したように、ΔＴサイクル毎に同期を取りな
がらシミュレーションを進行させるものとする。

【００１３】前述の場合、部分装置１０２のみに対する
性能シミュレータ２０２は、あるシミュレーション期間
における次の同期ポイントまでの途中で、双方向バス１
０３の占有状況を知ることができない。すなわち、性能
シミュレータ２０２は、例えば、図中のタイミングＡに
おいて、双方向バス１０３にデータを出力しようとして
も、実際には部分装置１０１が占有している可能性があ
り、性能シミュレータ２０２が担当する部分装置１０２
が占有可能か否かを判断することができない。

【００１４】前述したように、ΔＴサイクル毎の同期方
式による従来技術は、平行して実行されるシミュレータ
の対象装置間に、バスのような共通資源がある場合、正
確なシミュレーションを行うことができないという問題
点を有している。

【００１５】本発明の目的は、前述したΔＴサイクル毎
の同期方式による性能シミュレーションの従来技術の問
題点を解決し、大規模な装置を部分装置に分割して性能
シミュレーションを行う場合に、部分装置間に共有資源
が存在する場合でも、ΔＴサイクル毎の同期により全体
のシミュレーションを実行することができ、同期による
オーバーヘッドを低減することが可能な性能シミュレー
ション方法を提供することにある。

【００１６】また、本発明の目的は、共有資源を持たな
い部分装置を担当する性能シミュレータを、同時に並列
に動作させることを可能にし、特に、複数の性能シミュ
レータをマルチプロセッサ構成の計算機上に実現した場
合にも、大規模装置を対象とした性能シミュレーション
を高速に実行することを可能とした性能シミュレーショ
ン方法を提供することにある。

【００１７】

【課題を解決するための手段】本発明によれば前記目的
は、情報処理装置上で実行される処理をシミュレーショ
ンすることにより、前記情報処理装置の実行性能を測定
する性能シミュレーション方法において、性能シミュレ
ーションを独立に実行する複数の性能シミュレーション
手段と、前記性能シミュレーション手段によるシミュレ
ーションを複数サイクル毎に同期を取って実行させる同
期手段とを有し、前記情報処理装置を複数の部分装置に
分割し、前記分割された複数の部分装置のそれぞれに前
記複数の性能シミュレーション手段のそれぞれを割り当
てて、複数サイクル毎に同期を取りながら前記複数の性
能シミュレーション手段のそれぞれが順次シミュレーシ
ョンを実行することにより前記情報処理装置全体のシミ
ュレーションを実行することにより達成される。

【００１８】また、前記目的は、前記分割された部分装
置間に存在する共有資源の占有状況を管理する手段と、
前記共有資源の占有状況を前記性能シミュレーション手
段の間で通信する通信手段とを有し、前記同期手段が、
前記性能シミュレーション手段によるシミュレーション
を順次実行させ、前記通信手段が、前記複数サイクルの
同期タイミングで、前記性能シミュレーション手段間で
前記占有状況を通信することにより達成される。

【００１９】さらに、前記目的は、前記部分装置間に共
有資源が存在しない部分装置に対する性能シミュレーシ
ョン手段に、並列にシミュレーションを実行させること
により達成される。

【００２０】本発明は、前述の構成を備えることによ
り、複数シミュレーション手段による共有資源の占有の
衝突を回避することが可能となり、共有資源を有する複
数の部分装置に対するシミュレーションをΔＴサイクル
の同期で実行することができる。また、本発明は、対象
情報処理装置全体を複数の部分装置に分割し、お互いに
共通資源を持たない部分を担当するシミュレーション手
段を同時に並列に動作させることにより、並列にシミュ
レーションを実行することができ、高速に性能シミュレ
ーションを実行することが可能となる。

【００２１】

【発明の実施の形態】以下、本発明による性能シミュレ
ーション方法の実施形態を図面により詳細に説明する。

【００２２】図１は本発明の第１の実施形態によるシミ
ュレーション方法を実行する性能シミュレーションシス
テムの構成を示すブロック図、図２は共有資源占有デー
タの例を説明する図、図３は性能シミュレーションの動
作を説明する図、図４は共有資源占有データの影響を説
明する図である。図１において、３０１は全体制御部、
３０２、３０３は性能シミュレータ、３０４、３０５は
性能シミュレーション部、３０６、３０７は共有資源デ
ータ送受信部、４００は共有資源管理部である。

【００２３】図１に示す性能シミュレーションシステム
は、性能シミュレーションの対象としている処理装置と
して図９により説明した構成を持つものとしている。図
１に示す性能シミュレーションシステムは、全体の動作
を制御する全体制御部３０１と、性能シミュレータ３０
２と、性能シミュレータ３０３とにより構成される。こ
れらの２つのシミュレータ３０２、３０３は、例えば、
図９により説明した情報処理装置の性能シミュレーショ
ンを行う場合、それぞれ、部分装置１０１、１０２に対
する性能シミュレーションを実行する。性能シミュレー
タ３０２、３０３は、その内部にそれぞれ性能シミュレ
ーション部３０４、３０５を内蔵し、担当する部分装置
の性能シミュレーションを実行する機能を持つ。

【００２４】なお、性能シミュレーション部は既存の技
術であり、性能シミュレーションに必要なテストプログ
ラムデータ、ハードウェアモデル構造情報、ハードウェ
アタイミング情報等の入力データ、及び、性能シミュレ
ーション結果等の出力データについては省略している。

【００２５】全体制御部３０１は、性能シミュレータ３
０２、３０３をΔＴサイクル毎に交互に実行させる機能
を持つ。図示例の場合、例えば、全体制御部３０１は、
まず、性能シミュレータ３０２にΔＴサイクル分の性能
シミュレーションを実行するように指示する。次に、性
能シミュレータ３０２のΔＴサイクル分の実行が終了す
るのを待ってから、性能シミュレータ３０３にΔＴサイ
クル分の性能シミュレーションを実行するように指示す
る。この動作を繰り返すことにより、ΔＴサイクル毎に
性能シミュレータ３０２、３０３を交互に実行させる。

【００２６】性能シミュレータ３０２は、性能シミュレ
ーション部３０４の他に、共有資源管理部４００と共有
資源データ送受信部３０６とを内蔵している。共有資源
管理部４００は、例えば、図９に示した例で言えば、部
分装置が共有している双方向バス等の共有資源の占有状
況データを保持している。共有資源データ送受信部３０
６は、共有資源管理部４００が保持している共有資源の
占有状況データを他の性能シミュレータ３０３に送信し
たり、また、性能シミュレータ３０３からの共有資源占
有状況データを受信し、共有資源管理部４００に通知す
る機能を持つ。

【００２７】一方、性能シミュレータ３０３は、性能シ
ミュレーション部３０５と共有資源データ送受信部３０
７とを内蔵している。共有資源データ送受信部３０７
は、性能シミュレータ３０２からの共有資源の占有状況
データを受け取り、性能シミュレーション部３０５に渡
すと共に、性能シミュレーション部３０５の実行の結果
である共有資源の占有状況データを性能シミュレータ３
０２に送信する機能を持つ。

【００２８】本発明による性能シミュレーションを実行
する性能シミュレーションシステムは、まず、全体制御
部３０１の指示により、性能シミュレータ３０２が、Δ
Ｔサイクル分の性能シミュレーションを実行する。この
とき、性能シミュレーション部３０４は、担当の部分装
置及び共有資源をも含めて、性能シミュレーションを実
行し、その結果、共有資源の占有状況を共有資源管理部
４００内に格納する。このとき、性能シミュレータ３０
３は、まだ実行されていないので、共有資源において占
有の衝突が発生することはない。

【００２９】性能シミュレータ３０２によるΔＴサイク
ルの性能シミュレーションが終了すると、共有資源デー
タ送受信部３０６が、共有資源の占有状況データを性能
シミュレータ３０３に送信すると共に、全体制御部３０
１にΔＴサイクルシミュレーションの実行終了を通知す
る。実行終了の通知を受けた全体制御部３０１は、次
に、性能シミュレータ３０３にΔＴサイクルの性能シミ
ュレーション実行の指示を出す。

【００３０】実行指示を受けた性能シミュレータ３０３
は、ΔＴサイクル分の性能シミュレーションを実行す
る。このとき、実際に性能シミュレーションを実行する
性能シミュレーション部３０５は、先に性能シミュレー
タ３０２から受信した共有資源の占有状況データを参照
して、性能シミュレーションを実行する。例えば、ある
サイクルで共有資源を占有しようとしたとき、占有状況
データを参照し、もし性能シミュレータ３０２の実行の
結果、そのサイクルでその共有資源が占有されていた場
合、共有資源がビジーであると判断し、共有資源が占有
されていない時刻で占有を試みる。

【００３１】性能シミュレータ３０３は、このようにし
てΔＴサイクル分の性能シミュレーションを実行し、共
有資源への占有が発生した場合、その占有状況データを
共有資源データ送受信部３０７により、性能シミュレー
タ３０２に通知する。これと同時に、性能シミュレータ
３０３は、全体制御部３０１にΔＴサイクルのシミュレ
ーションが終了したことを通知する。通知を受けた全体
制御部３０１は、次に性能シミュレータ３０２に実行開
始指示を送り、前述した処理を繰り返す。

【００３２】前述したように性能シミュレーションシス
テムは、対象処理装置を部分装置に分割し、それぞれを
独立の性能シミュレータに担当させて、シミュレーショ
ンをΔＴサイクル毎に交互に実行させ、かつ、共有資源
について、お互いの占有状況データを性能シミュレータ
間でやりとりしながら、性能シミュレーションを実行さ
せることにより、共有資源占有の衝突を回避し、整合性
のとれた性能シミュレーションの実行を可能とする。ま
た、このシステムは、ΔＴサイクル毎の同期により、同
期に必要なオーバーヘッドを１サイクル毎の同期に比べ
て、低減することが可能となる。

【００３３】次に、図２〜図４を参照して、本発明によ
るシミュレーション方法を実施する性能シミュレーショ
ンシステムの動作をさらに詳細に説明する。

【００３４】図２に示す共有資源管理部４００が保持す
る共有資源占有データの例は、図９に示す双方向バス１
０３の共有資源占有データの例である。共有資源占有デ
ータは、共有資源の占有状況を格納したデータであり、
図示例の場合、共有資源である双方向バスの占有開始サ
イクル（時刻）、占有終了サイクル（時刻）、及び、占
有したバストランザクションの種類を保持している。図
１により説明した各性能シミュレータ３０２、３０３
は、性能シミュレーションを実行するに当たって、この
共有資源占有データを参照して、共有資源があるサイク
ルで使用可能か否かを判断すると共に、使用した場合、
その占有の情報を共有資源占有データとして格納する。

【００３５】性能シミュレーションの動作を説明する図
３において、図３（ａ）は、実際の装置の動作の様子を
示しており、横軸方向は、実際の時間である。図に示す
ように部分装置１０１と部分装置１０２とは、同時に並
列に処理を実行している。すなわち、ΔＴで区間に切っ
た場合、区間５０１と区間５０２とが同時に並列に処理
を実行しており、区間５０３と区間５０４とが同時に並
列に処理を実行している。

【００３６】これに対して、性能シミュレーションシス
テムのシミュレーションの実行の様子が図３（ｂ）に示
されている。図３（ｂ）は、横軸方向は、シミュレーシ
ョンの実行時間である。まず、性能シミュレータ３０２
は、区間５０１に相当するΔＴサイクル分の性能シミュ
レーションを実行し、このシミュレーションが終了した
ら、性能シミュレータ３０３に共有資源占有データ５０
５を送信する。

【００３７】次に、性能シミュレータ３０３は、受信し
た共有資源占有データ５０５を参照しながら、担当の部
分装置１０２の性能シミュレーションを区間５０２に相
当する区間のΔＴサイクル分実行し、共有資源占有デー
タ５０６を性能シミュレータ３０２に送信する。続い
て、性能シミュレータ３０２は、区間５０３に相当する
ΔＴサイクルの性能シミュレーションを実行し、以下、
前述した処理を繰り返していく。

【００３８】前述したように、性能シミュレータ３０
２、３０３に交互にシミュレーションを実行させ、か
つ、共有資源の占有情報を相互にやりとりさせることに
より、共有資源における占有の衝突を回避でき、整合性
のある性能シミュレーションの実行が可能となる。な
お、２つの性能シミュレータで先にシミュレーションを
実行する性能シミュレータは、共有資源の占有の優先度
を持つ方である。

【００３９】前述のシミュレーション時における共有資
源の占有に関して、一部正確さに欠けるケースが存在す
る。これについて、図４を参照して説明する。図４は性
能シミュレーションシステムの動作の様子を示したもの
であり、横軸方向は、実際の論理装置の実行時間であ
る。また、縦軸方向は、性能シミュレーションの実行の
時間推移を示している。

【００４０】図１に示す性能シミュレーションシステム
は、まず、性能シミュレータ３０２が区間６０１のシミ
ュレーションを実行する。ここで、あるタイミングで共
有資源の占有６０２が発生したとする。次に、性能シミ
ュレータ３０３が実際には区間６０１と同時に実行され
る区間６０３の性能シミュレーションを実行する。この
とき、性能シミュレータ３０２の共有資源の占有６０２
は、性能シミュレータ３０３における区間６０３のシミ
ュレーションにおいてもタイミングＡで考慮することが
可能となる。さらに、この区間６０３のシミュレーショ
ンにおいて、共有資源の占有６０４がタイミングＢで発
生したとする。この場合、性能シミュレータ３０２の区
間６０１のシミュレーションにおいて、共有資源の占有
６０４をタイミングＢで評価することができず、次の同
期ポイントであるタイミングＣでしか性能シミュレータ
３０２に反映することができない。

【００４１】すなわち、本発明による性能シミュレーシ
ョン方法を実施する図１に示す性能シミュレーションシ
ステムは、厳密に言うと正確なシミュレーションを行う
ことができない。しかし、同期サイクルであるΔＴの値
を、大きな値にしない限り、これによるシミュレーショ
ンの誤差は、性能シミュレーションにおいて無視するこ
とができる範囲であり、実用上問題は発生しない。

【００４２】前述した本発明の第１の実施形態による性
能シミュレーション方法は、対象装置を２つの部分装置
に分割し、それぞれに割り当てた性能シミュレータによ
りシミュレーションを実行させているので、各性能シミ
ュレータが交互にシミュレーションを実行することにな
るが、本発明は、対象装置としての情報処理装置をさら
に多数の部分装置に分割し、各部分装置に性能シミュレ
ータを割り当てて性能シミュレーションを行わせるよう
にすることができる。この場合、複数の各性能シミュレ
ータを順次サイクリックに動作させるようにすればよ
い。

【００４３】前述したように、本発明の第１の実施形態
による性能シミュレーション方法は、大規模の対象装置
を部分装置に分割し、それぞれを別々の性能シミュレー
タでシミュレーションを実行することにより、大規模装
置に対しても性能シミュレーションを行わせることが可
能である。また、本発明の第１の実施形態による性能シ
ミュレーション方法は、分割した部分装置間にバス等の
共有資源があった場合にも、シミュレーションを交互に
実行し、共有資源の占有データをやりとりすることによ
り、整合性のとれた性能シミュレーションを行わせるこ
とが可能である。

【００４４】図５は本発明の第２の実施形態によるシミ
ュレーション方法を実行する性能シミュレーションシス
テムの構成を示すブロック図である。図５において、７
０３、７０４は同期制御部であり、他の符号は図１の場
合と同一である。

【００４５】図５に示す性能シミュレーションシステム
は、図１に示した性能シミュレーションシステムと同様
の機能を有するものであるが、図１における全体制御部
３０１の代わりに、性能シミュレータ３０２、３０３内
に同期制御部７０３、７０４を内蔵して構成されてい
る。

【００４６】図５に示す性能シミュレーションシステム
は、性能シミュレータ３０２によるΔＴサイクル分のシ
ミュレーションが終了すると、同期制御部７０３が性能
シミュレータ３０３に性能シミュレータ３０２によるシ
ミュレーションの実行終了を通知する。性能シミュレー
タ３０３の同期制御部７０４は、性能シミュレータ３０
２からのΔＴサイクルのシミュレーション実行の終了通
知を受けると、性能シミュレータ３０３による性能シミ
ュレーションを開始させる。同様に、性能シミュレータ
３０３は、ΔＴサイクルのシミュレーションの実行が終
了すると、同期制御部７０４が性能シミュレータ３０２
にシミュレーションの終了を通知する。終了通知を受け
た性能シミュレータ３０２の同期制御部７０３は、次の
ΔＴサイクルのシミュレーション実行を開始させる。前
述の処理を繰り返すことにより、全体の性能シミュレー
ションが進行する。前述において、共有資源データ送受
信部３０７及び共有資源管理部４００の動作は、図１の
場合と同一である。

【００４７】前述したように、図５に示す性能シミュレ
ーションシステムは、図１により説明したシステムとは
異なり、全体制御部なしでΔＴ同期によるシミュレーシ
ョンの実行が可能であるが、図１に示した例の場合と全
く同様な効果を奏することができる。

【００４８】図６は本発明の第３の実施形態によるシミ
ュレーション方法を実行する性能シミュレーションシス
テムの構成を示すブロック図、図７は図６に示すシミュ
レーションシステムがシミュレーションの対象とする情
報処理装置の構成例を示すブロック図、図８は図６に示
すシミュレーションシステムによる性能シミュレーショ
ンの動作を説明する図である。図６、図７において、３
０８〜３１０は共有資源データ送受信部、８０１〜８０
５は性能シミュレータ、９０１〜９０４はプロセッサ、
９０５はシステムコントロール、９０６は主記憶であ
り、他の符号は図５の場合と同一である。

【００４９】図６に示す性能シミュレーションシステム
は、性能シミュレータ８０１〜８０５により構成され
る。このうち、性能シミュレータ８０１〜８０４は、図
５に示した性能シミュレータ３０２と同様の構成を持
ち、また、性能シミュレータ８０５は、図５に示した性
能シミュレータ３０３と同様の構成を持つ。但し、この
性能シミュレータ８０５は、性能シミュレータ８０１〜
８０４の共有資源データ送受信部７０６との間で共有資
源データの送受信を行うため、共有資源データ送受信部
３０７の他に共有資源送受信部３０８〜３１０を備えて
おり、また、同期制御部７０４が、性能シミュレータ８
０１〜８０４の同期制御部７０３に接続されている。

【００５０】図６に示す性能シミュレーションシステム
は、図７に示すような構成をとる処理装置を対象として
性能シミュレーションを実行するシステムである。シミ
ュレーション対象となる処理装置は、プロセッサ９０１
〜９０４が、システムコントロール９０５に接続され、
さらに、システムコントロール９０５に主記憶９０６に
接続されて構成されている。そして、プロセッサ９０１
〜９０４とシステムコントロール９０５とを接続してい
るバスは、各プロセッサ毎に独立しているものとする。
この処理装置は、一般的なマルチプロセッサのアーキテ
クチャであるスイッチ型のＳＭＰ(Ｓysmetric ＭultiＰ
rocessor）である。

【００５１】前述のような構成による処理装置のシミュ
レーションを行う図６に示す性能シミュレーションシス
テムは、性能シミュレータ８０１〜８０４が、プロセッ
サ９０１〜９０４の性能シミュレーションを実行し、性
能シミュレータ８０５が、システムコントロール９０５
と主記憶９０６との動作をシミュレーションする。

【００５２】図７において、プロセッサ９０１〜９０４
は、それぞれ双方向バスでシステムコントロール９０５
と接続されており、両者の間には個々に共有資源が存在
する。一方、プロセッサ９０１〜９０４の相互間には、
共有資源が存在せず、これらのプロセッサは独立に動作
する。そのため、図６に示す性能シミュレーションシス
テムにおいて、性能シミュレータ８０１〜８０４と性能
シミュレータ８０５との間には、共有資源を管理するた
めの通信が発生するが、性能シミュレータ８０１〜８０
４の相互間には、共有資源を管理するための通信が発生
することはない。そのため、性能シミュレータ８０１〜
８０４は、独立にしかも並列にプロセッサ９０１〜９０
４の性能シミュレーションを実行することができる。

【００５３】次に、図６に示す性能シミュレーションシ
ステムによるシミュレーションの実行を図８を参照して
説明する。図８において、横軸は、シミュレーションの
実行時間である。

【００５４】図８に示すように、まず、性能シミュレー
タ８０１〜８０４が並列にそれぞれの担当のプロセッサ
に対する△Ｔサイクルの性能シミュレーション１００１
〜１００４を実行する。シミュレーションが終了する
と、各性能シミュレータ８０１〜８０４は、それぞれの
共有資源データ送受信部３０６が、共有資源占有データ
を性能シミュレータ８０５の共有資源データ送受信部３
０７〜３１０に送信すると共に、各性能シミュレータの
同期制御部７０３が、性能シミュレータ８０５の同期制
御部７０４に△Ｔサイクルのシミュレーション実行の終
了を通知する。

【００５５】性能シミュレータ８０５の同期制御部７０
４は、全ての他の性能シミュレータからの△Ｔサイクル
のシミュレーション実行終了の通知を待ってから、自分
の担当する部分装置に対する性能シミュレーション１０
０５を実行させるる。性能シミュレータ８０５は、シミ
ュレーションが終了すると、図１、図５により説明した
例の場合と同様に、共有資源の占有データを、共有資源
データ送受信部３０７〜３１０を介して性能シミュレー
タ８０１〜８０４の共有資源データ送受信部３０６に送
信すると共に、同期制御部８１０がシミュレーション終
了の通知を性能シミュレータ８０１〜８０４の同期制御
部７０３に送信する。

【００５６】性能シミュレータ８０１〜８０４は、性能
シミュレータ８０５からのシミュレーション終了の通知
を受けてから、次の△Ｔサイクルのシミュレーション１
００６〜１００９を実行する。前述の処理を繰り返すこ
とにより、全体の性能シミュレーションが進行する。

【００５７】前述したように、図６に示す性能シミュレ
ーションシステムは、互いに共有資源を持たない独立な
部分装置を担当している性能シミュレータによるシミュ
レーションを同時に並列に実行させることにより、処理
の高速化を図ることができる。特に、図６に示すシステ
ムは、マルチプロセッサ構成の計算機上に、各性能シミ
ュレータのそれぞれを１つのプロセッサに割り付けて性
能シミュレーションを実行するようにすれば、並列実行
の効果により、全体のシミュレーション性能の向上を図
ることができる。

【００５８】

【発明の効果】以上説明したように本発明によれば、大
規模装置を部分装置に分割し、それぞれを別の性能シミ
ュレータに割り付けることにより、大規模な装置のシミ
ュレーションを行うことができ、また、分割された部分
装置間に共有資源が存在する場合にも、１サイクル毎の
同期ではなく、△Ｔサイクル毎の同期で全体のシミュレ
ーションを実行することができ、同期によるオーバーヘ
ッドを低減することが可能となる。

【００５９】さらに、本発明によれば、共有資源を持た
ない部分装置を担当する性能シミュレータを同時に並列
に実行させることにより、特に、マルチプロセッサ構成
の計算機上に性能シミュレーションシステムを構成した
場合、大規模装置を対象とした性能シミュレーションを
高速に実行することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態によるシミュレーショ
ン方法を実行する性能シミュレーションシステムの構成
を示すブロック図である。

【図２】共有資源占有データの例を説明する図である。

【図３】性能シミュレーションの動作を説明する図であ
る。

【図４】共有資源占有データの影響を説明する図であ
る。

【図５】本発明の第２の実施形態によるシミュレーショ
ン方法を実行する性能シミュレーションシステムの構成
を示すブロック図である。

【図６】本発明の第３の実施形態によるシミュレーショ
ン方法を実行する性能シミュレーションシステムの構成
を示すブロック図である。

【図７】図６に示すシミュレーションシステムがシミュ
レーションの対象とする情報処理装置の構成例を示すブ
ロック図である。

【図８】図６に示すシミュレーションシステムによる性
能シミュレーションの動作を説明する図である。

【図９】本発明及び従来技術による性能シミュレーショ
ン方法が対象とする情報処理装置の構成例を示すブロッ
ク図である。

【図１０】独立な性能シミュレータでその動作を模擬す
る場合のシミュレーションの実行を説明する図である。

【符号の説明】

１００ 情報処理装置 １０１、１０２ 部分装置 １０３ 双方向バス ３０１ 全体制御部 ３０２、３０３、８０１〜８０５ 性能シミュレータ ３０４、３０５ 性能シミュレーション部 ３０６、３０７〜３１０ 共有資源データ送受信部 ４００ 共有資源管理部 ７０３、７０４ 同期制御部 ９０１〜９０４ プロセッサ ９０５ システムコントロール ９０６ 主記憶

Claims (3)

【特許請求の範囲】
1. 【請求項１】 情報処理装置上で実行される処理をシミ
   ュレーションすることにより、前記情報処理装置の実行
   性能を測定する性能シミュレーション方法において、性
   能シミュレーションを独立に実行する複数の性能シミュ
   レーション手段と、前記性能シミュレーション手段によ
   るシミュレーションを複数サイクル毎に同期を取って実
   行させる同期手段とを有し、前記情報処理装置を複数の
   部分装置に分割し、前記分割された複数の部分装置のそ
   れぞれに前記複数の性能シミュレーション手段のそれぞ
   れを割り当てて、複数サイクル毎に同期を取りながら前
   記複数の性能シミュレーション手段のそれぞれが順次シ
   ミュレーションを実行することにより前記情報処理装置
   全体のシミュレーションを実行することを特徴とする性
   能シミュレーション方法。
2. 【請求項２】 前記分割された部分装置間に存在する共
   有資源の占有状況を管理する手段と、前記共有資源の占
   有状況を前記性能シミュレーション手段の間で通信する
   通信手段とを有し、前記同期手段が、前記性能シミュレ
   ーション手段によるシミュレーションを順次実行させ、
   前記通信手段が、前記複数サイクルの同期タイミング
   で、前記性能シミュレーション手段間で前記占有状況を
   通信することを特徴とする請求項１記載の性能シミュレ
   ーション方法。
3. 【請求項３】 前記部分装置間に共有資源が存在しない
   部分装置に対する性能シミュレーション手段に並列にシ
   ミュレーションを実行させることを特徴とする請求項１
   または２記載の性能シミュレーション方法。