JPH11297628A - Ｉｉｉ族窒化物半導体 - Google Patents
Ｉｉｉ族窒化物半導体Info
- Publication number
- JPH11297628A JPH11297628A JP9703498A JP9703498A JPH11297628A JP H11297628 A JPH11297628 A JP H11297628A JP 9703498 A JP9703498 A JP 9703498A JP 9703498 A JP9703498 A JP 9703498A JP H11297628 A JPH11297628 A JP H11297628A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- layer
- iii nitride
- substrate
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】（１１１）面方位のＩＶ族半導体基板上にＩＩ
Ｉ族元素の窒化物層をエピタキシャル成長し、良質のＩ
ＩＩ族窒化物半導体を得る。 【解決手段】（１１１）面方位のシリコン基板１上に、
例えばＭＯＣＶＤ法によりＡｌx Ｇａ1-x Ａｓバッファ
層２ａを成長し、その上にｎ型ＧａＮコンタクト層３な
どのＩＩＩ族窒化物層をエピタキシャル成長する。特に
Ａｌx Ｇａ1- x Ａｓバッファ層２ａのＡｌ組成ｘを０．
２以上とする。
Ｉ族元素の窒化物層をエピタキシャル成長し、良質のＩ
ＩＩ族窒化物半導体を得る。 【解決手段】（１１１）面方位のシリコン基板１上に、
例えばＭＯＣＶＤ法によりＡｌx Ｇａ1-x Ａｓバッファ
層２ａを成長し、その上にｎ型ＧａＮコンタクト層３な
どのＩＩＩ族窒化物層をエピタキシャル成長する。特に
Ａｌx Ｇａ1- x Ａｓバッファ層２ａのＡｌ組成ｘを０．
２以上とする。
Description
【０００１】
【発明の属する技術分野】本発明は、窒化アルミニウム
ガリウムインジウム（以下Ａｌx Ｇａy Ｉｎ1-x- y Ｎと
記す、但しｘ＝０〜１、ｙ＝０〜１）などエピタキシャ
ル法により製造するＩＩＩ族窒化物半導体に関する。
ガリウムインジウム（以下Ａｌx Ｇａy Ｉｎ1-x- y Ｎと
記す、但しｘ＝０〜１、ｙ＝０〜１）などエピタキシャ
ル法により製造するＩＩＩ族窒化物半導体に関する。
【０００２】
【従来の技術】直接遷移で、しかも光学エネルギーギャ
ップが１．９〜６．２ｅＶの範囲で制御可能なＡｌx Ｇ
ａy Ｉｎ1-x-y Ｎを使った半導体レーザーや発光ダイオ
ードが試作されている。ウルツ鉱型構造であるＡｌx Ｇ
ａy Ｉｎ1-x-y Ｎでは良質で大型の基板結晶が得られて
おらず、したがってそのＡｌx Ｇａy Ｉｎ1-x-y Ｎを使
った半導体レーザーや発光素子のためには、格子定数や
熱膨張係数の異なる基板上にヘテロエピタキシャル成長
を行わなけらばならない。これまでに、エピタキシャル
成長用の基板として、格子定数や熱膨張係数の整合性の
良さから、主としてサファイア（Ａｌ2 Ｏ3 ）、スピネ
ル（ＭｇＡｌ2 Ｏ4 ）、炭化けい素（以下ＳｉＣと記
す）やシリコン（以下Ｓｉと記す）基板が使用されてい
る。そして、シリコン（Ｓｉ）やマグネシウム（Ｍｇ）
を添加することによるｎ型やｐ型の価電子制御や、Ａｌ
x Ｇａy Ｉｎ1-x-y Ｎのｘやｙを変える組成制御により
光学エネルギーギャップの制御が実現され、ダブルへテ
ロ（ＤＨ）構造のレーザが試作されている。
ップが１．９〜６．２ｅＶの範囲で制御可能なＡｌx Ｇ
ａy Ｉｎ1-x-y Ｎを使った半導体レーザーや発光ダイオ
ードが試作されている。ウルツ鉱型構造であるＡｌx Ｇ
ａy Ｉｎ1-x-y Ｎでは良質で大型の基板結晶が得られて
おらず、したがってそのＡｌx Ｇａy Ｉｎ1-x-y Ｎを使
った半導体レーザーや発光素子のためには、格子定数や
熱膨張係数の異なる基板上にヘテロエピタキシャル成長
を行わなけらばならない。これまでに、エピタキシャル
成長用の基板として、格子定数や熱膨張係数の整合性の
良さから、主としてサファイア（Ａｌ2 Ｏ3 ）、スピネ
ル（ＭｇＡｌ2 Ｏ4 ）、炭化けい素（以下ＳｉＣと記
す）やシリコン（以下Ｓｉと記す）基板が使用されてい
る。そして、シリコン（Ｓｉ）やマグネシウム（Ｍｇ）
を添加することによるｎ型やｐ型の価電子制御や、Ａｌ
x Ｇａy Ｉｎ1-x-y Ｎのｘやｙを変える組成制御により
光学エネルギーギャップの制御が実現され、ダブルへテ
ロ（ＤＨ）構造のレーザが試作されている。
【０００３】上記のエピタキシャル成長用の各種基板の
中で、サファイアは導電性の基板が得られておらず、ま
た劈開面もその上に成長したＩＩＩ族窒化物と異なる。
そのためＩＩＩ族窒素化合物半導体レーザダイオード
（以下ＬＤと記す）を作製する際に、共振器端面を劈開
法により形成できない。従って、例えば、ドライエッチ
ング法により共振器端面を形成するが、量産性及び素子
寿命に大きな問題を抱えている。
中で、サファイアは導電性の基板が得られておらず、ま
た劈開面もその上に成長したＩＩＩ族窒化物と異なる。
そのためＩＩＩ族窒素化合物半導体レーザダイオード
（以下ＬＤと記す）を作製する際に、共振器端面を劈開
法により形成できない。従って、例えば、ドライエッチ
ング法により共振器端面を形成するが、量産性及び素子
寿命に大きな問題を抱えている。
【０００４】またＳｉＣを基板はサファイア基板と同様
に、劈開面が成長したＩＩＩ族窒化物のそれと異なるだ
けでなく、高価であり量産に適さない。それらに対し
（１１１）面方位のＳｉ基板では、原子間距離は、０．
３８４ｎｍであり、例えばＧａＮの原子間距離０．３１
９ｎｍと近く、その上に（０００１）面方位のＩＩＩ族
窒化物をエピタキシャル成長することができる。そして
シリコン基板の劈開面は（１１１）面であり、成長した
ＩＩＩ族窒化物の劈開面（１、−１、０ ０）面と稜を
共有する連続面とすることができる。また価格も安価
で、さらに低抵抗基板の供給も可能であるため工業的に
も有望とされている。
に、劈開面が成長したＩＩＩ族窒化物のそれと異なるだ
けでなく、高価であり量産に適さない。それらに対し
（１１１）面方位のＳｉ基板では、原子間距離は、０．
３８４ｎｍであり、例えばＧａＮの原子間距離０．３１
９ｎｍと近く、その上に（０００１）面方位のＩＩＩ族
窒化物をエピタキシャル成長することができる。そして
シリコン基板の劈開面は（１１１）面であり、成長した
ＩＩＩ族窒化物の劈開面（１、−１、０ ０）面と稜を
共有する連続面とすることができる。また価格も安価
で、さらに低抵抗基板の供給も可能であるため工業的に
も有望とされている。
【０００５】図２は、Ｓｉ基板を用いたＬＤチップの模
式断面図である。（１１１）方位のＳｉ基板１上にｎ型
窒化アルミニウム（以下ＡｌＮと略す）バッファ層２を
介して、ｎ型窒化ガリウム（以下ＧａＮと略す）コンタ
クト層３、ｎ型窒化アルミニウムガリウム（以下Ａｌ
0.2 Ｇａ0.8 Ｎと略す）クラッド層４、窒化インジウム
ガリウム（以下Ｉｎ0.2 Ｇａ0.8 Ｎと略す）活性層５、
ｐ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層６、ｐ型ＧａＮコン
タクト層７が例えば、有機金属気層成長法（以下ＭＯＣ
ＶＤ法と記す）によるエピタキシャル成長で順次積層さ
れている。エピタキシャル層の面方位は（０００１）面
である。ｐ型ＧａＮコンタクト層７上には、活性層の一
部に電流を流すための電流狭窄層としてシリコン酸化膜
（以下ＳｉＯ2 と記す）１０があり、その隙間を通じ
て、ｐ側電極８がｐ型ＧａＮコンタクト層７に接触して
いる。Ｓｉ基板１の裏面側には、裏面電極９が設けられ
ている。ＬＤチップの共振器端面は、例えば劈開法によ
り形成される。（１１１）方位のＳｉ基板で劈開する
と、劈開面は約７０．５度の角度をとる。一方ＩＩＩ族
窒化物の劈開面は成長面に対しほぼ直角に割れる。
式断面図である。（１１１）方位のＳｉ基板１上にｎ型
窒化アルミニウム（以下ＡｌＮと略す）バッファ層２を
介して、ｎ型窒化ガリウム（以下ＧａＮと略す）コンタ
クト層３、ｎ型窒化アルミニウムガリウム（以下Ａｌ
0.2 Ｇａ0.8 Ｎと略す）クラッド層４、窒化インジウム
ガリウム（以下Ｉｎ0.2 Ｇａ0.8 Ｎと略す）活性層５、
ｐ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層６、ｐ型ＧａＮコン
タクト層７が例えば、有機金属気層成長法（以下ＭＯＣ
ＶＤ法と記す）によるエピタキシャル成長で順次積層さ
れている。エピタキシャル層の面方位は（０００１）面
である。ｐ型ＧａＮコンタクト層７上には、活性層の一
部に電流を流すための電流狭窄層としてシリコン酸化膜
（以下ＳｉＯ2 と記す）１０があり、その隙間を通じ
て、ｐ側電極８がｐ型ＧａＮコンタクト層７に接触して
いる。Ｓｉ基板１の裏面側には、裏面電極９が設けられ
ている。ＬＤチップの共振器端面は、例えば劈開法によ
り形成される。（１１１）方位のＳｉ基板で劈開する
と、劈開面は約７０．５度の角度をとる。一方ＩＩＩ族
窒化物の劈開面は成長面に対しほぼ直角に割れる。
【０００６】
【発明が解決しようとする課題】上記のＬＤではＳｉ上
にＩＩＩ族窒化物のエピタキシャル成長を行う際に部分
的に表面モフォロジーが悪化することが多かった。これ
は、Ｓｉが立方晶であるのに対しＩＩＩ族窒化物は六方
晶であり、結晶形態の違いを緩和するためのバッファ層
としてＡｌＮバッファ層を挿入してはいるが、界面で欠
陥が発生しやすいためと考えられる。
にＩＩＩ族窒化物のエピタキシャル成長を行う際に部分
的に表面モフォロジーが悪化することが多かった。これ
は、Ｓｉが立方晶であるのに対しＩＩＩ族窒化物は六方
晶であり、結晶形態の違いを緩和するためのバッファ層
としてＡｌＮバッファ層を挿入してはいるが、界面で欠
陥が発生しやすいためと考えられる。
【０００７】実際にこのようにして製造したＬＤを１０
０個組立て、電流を流して電流−電圧特性を測定したと
ころ、７６個の素子が電圧１２Ｖ以上で破壊した。正常
な素子と破壊した素子とを走査型電子顕微鏡（ＳＥＭ）
で観察し比較した。正常な素子は表面モフォロジーが平
滑であったのに対し、破壊した素子では、表面モフォロ
ジーが荒れており、表面の一部が欠落していた。このよ
うに表面モフォロジーの悪化は歩留まりの低下につなが
る。
０個組立て、電流を流して電流−電圧特性を測定したと
ころ、７６個の素子が電圧１２Ｖ以上で破壊した。正常
な素子と破壊した素子とを走査型電子顕微鏡（ＳＥＭ）
で観察し比較した。正常な素子は表面モフォロジーが平
滑であったのに対し、破壊した素子では、表面モフォロ
ジーが荒れており、表面の一部が欠落していた。このよ
うに表面モフォロジーの悪化は歩留まりの低下につなが
る。
【０００８】本発明は、上述の課題を解決するためにな
されたものであり、その目的は品質の優れた半導体素子
の製造に適する、表面モフォロジーの良いエピタキシャ
ル成長を行ったＩＩＩ族窒化物半導体を提供することに
ある。
されたものであり、その目的は品質の優れた半導体素子
の製造に適する、表面モフォロジーの良いエピタキシャ
ル成長を行ったＩＩＩ族窒化物半導体を提供することに
ある。
【０００９】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明のＩＩＩ族窒化物半導体は、（１１１）面
方位のＩＶ族半導体基板に砒化アルミニウムガリウム
（Ａｌx Ｇａ1-x Ａｓ、ｘ＝０〜１）層を成長し、その
砒化アルミニウムガリウム（Ａｌx Ｇａ1-x Ａｓ）層上
にＩＩＩ族窒化物層をエピタキシャル成長したものとす
る。
めに、本発明のＩＩＩ族窒化物半導体は、（１１１）面
方位のＩＶ族半導体基板に砒化アルミニウムガリウム
（Ａｌx Ｇａ1-x Ａｓ、ｘ＝０〜１）層を成長し、その
砒化アルミニウムガリウム（Ａｌx Ｇａ1-x Ａｓ）層上
にＩＩＩ族窒化物層をエピタキシャル成長したものとす
る。
【００１０】バッファ層としてＡｌx Ｇａ1-x Ａｓ層を
挿入することにより、後述の実施例で示すように基板と
エピタキシャル層との界面における欠陥発生が抑制さ
れ、エピタキシャル成長層のモフォロジーが改善され
る。特に、砒化アルミニウムガリウム（Ａｌx Ｇａ1-x
Ａｓ）のＡｌ組成ｘを０．２以上とするものとする。
挿入することにより、後述の実施例で示すように基板と
エピタキシャル層との界面における欠陥発生が抑制さ
れ、エピタキシャル成長層のモフォロジーが改善され
る。特に、砒化アルミニウムガリウム（Ａｌx Ｇａ1-x
Ａｓ）のＡｌ組成ｘを０．２以上とするものとする。
【００１１】ＡｌＧａＡｓはＡｌ−Ａｓ間の結合が強い
ためＡｓの蒸発が少なく、界面における欠陥発生が抑制
される。ＩＶ族半導体基板がシリコンであるものとす
る。シリコンは、半導体基板として最も一般的で入手し
易く、価格も低いのでエピタキシャル成長用基板として
適する。
ためＡｓの蒸発が少なく、界面における欠陥発生が抑制
される。ＩＶ族半導体基板がシリコンであるものとす
る。シリコンは、半導体基板として最も一般的で入手し
易く、価格も低いのでエピタキシャル成長用基板として
適する。
【００１２】ＩＩＩ族元素がアルミニウム、ガリウム、
インジウムのいずれかを含むものとする。実際に窒化ア
ルミニウム、窒化ガリウム、窒化インジウムおよびこれ
らの混合窒化物のエピタキシャル成長をおこない、良質
のエピタキシャル層が得られることが確かめられた。
インジウムのいずれかを含むものとする。実際に窒化ア
ルミニウム、窒化ガリウム、窒化インジウムおよびこれ
らの混合窒化物のエピタキシャル成長をおこない、良質
のエピタキシャル層が得られることが確かめられた。
【００１３】半導体基板を劈開するものとする。例えば
劈開面を発光面とするＩＩＩ族窒化物半導体レーザーの
ように、劈開により多数の半導体素子が得られるものと
すれば、製造が容易であり、量産に適する。
劈開面を発光面とするＩＩＩ族窒化物半導体レーザーの
ように、劈開により多数の半導体素子が得られるものと
すれば、製造が容易であり、量産に適する。
【００１４】
【発明の実施の形態】以下に本発明の実施の形態につい
て説明する。 ［実施例１］図１は、本発明にかかるＳｉ基板を用いた
ＬＤの断面図である。ｎ型Ｓｉ（１１１）基板１上に膜
厚２０ｎｍのｎ型Ａｌ0.5 Ｇａ0.5 Ａｓバッファー層２
ａ、膜厚５００ｎｍのｎ型ＧａＮコンタクト層３を介し
て、膜厚１５０ｎｍのｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド
層４、膜厚８０ｎｍのＩｎ0.2 Ｇａ0. 8 Ｎ活性層５、膜
厚１５０ｎｍのｐ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層６か
ら成るＤＨ構造、膜厚１００ｎｍのｐ型ＧａＮコンタク
ト層７が積層されている。ＡｌＧａＡｓバッファー層２
は、シリコン基板１上にＩＩＩ族窒化物エピタキシャル
膜を成長を可能とするための下地層であり、ｎ型ＧａＮ
コンタクト層３は、その上のｎ型Ａｌ0.2 Ｇａ0.8 Ｎク
ラッド層４以降のエピタキシャル膜の結晶性を向上させ
るための層である。活性層の一部に電流を流すための電
流狭窄膜として厚さ５０ｎｍのシリコン酸化（Ｓｉ
Ｏ2 ）膜１０が設けられ、ｐ電極８の接触部分が絞られ
ている。ｐ電極８はスパッタ法によるそれぞれ厚さ２０
０、５０、３００ｎｍのニッケル（Ｎｉ）／モリブデン
（Ｍｏ）／金（Ａｕ）の三層からなっている。Ｓｉ基板
１の裏面には、スパッタ法によりそれぞれ厚さ１００、
２００、５００ｎｍのチタン（Ｔｉ）／ ニッケル（Ｎ
ｉ）／金（Ａｕ）の三層からなる裏面電極９が設けられ
ている。
て説明する。 ［実施例１］図１は、本発明にかかるＳｉ基板を用いた
ＬＤの断面図である。ｎ型Ｓｉ（１１１）基板１上に膜
厚２０ｎｍのｎ型Ａｌ0.5 Ｇａ0.5 Ａｓバッファー層２
ａ、膜厚５００ｎｍのｎ型ＧａＮコンタクト層３を介し
て、膜厚１５０ｎｍのｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド
層４、膜厚８０ｎｍのＩｎ0.2 Ｇａ0. 8 Ｎ活性層５、膜
厚１５０ｎｍのｐ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層６か
ら成るＤＨ構造、膜厚１００ｎｍのｐ型ＧａＮコンタク
ト層７が積層されている。ＡｌＧａＡｓバッファー層２
は、シリコン基板１上にＩＩＩ族窒化物エピタキシャル
膜を成長を可能とするための下地層であり、ｎ型ＧａＮ
コンタクト層３は、その上のｎ型Ａｌ0.2 Ｇａ0.8 Ｎク
ラッド層４以降のエピタキシャル膜の結晶性を向上させ
るための層である。活性層の一部に電流を流すための電
流狭窄膜として厚さ５０ｎｍのシリコン酸化（Ｓｉ
Ｏ2 ）膜１０が設けられ、ｐ電極８の接触部分が絞られ
ている。ｐ電極８はスパッタ法によるそれぞれ厚さ２０
０、５０、３００ｎｍのニッケル（Ｎｉ）／モリブデン
（Ｍｏ）／金（Ａｕ）の三層からなっている。Ｓｉ基板
１の裏面には、スパッタ法によりそれぞれ厚さ１００、
２００、５００ｎｍのチタン（Ｔｉ）／ ニッケル（Ｎ
ｉ）／金（Ａｕ）の三層からなる裏面電極９が設けられ
ている。
【００１５】以下にその作製方法を述べる。まず厚さ約
５００μｍの低抵抗率（１５ｍΩ・ｃｍ）のｎ型Ｓｉ基
板をＭＯＣＶＤ装置に搬入し５５０℃まで昇温し、Ａｌ
x Ｇａ1-x Ａｓバッファ層２ａを成長する。Ａｌ、Ｇ
ａ、Ａｓのソースはそれぞれトリメチルアルミニウム
［Ａｌ（ＣＨ3 ）3 ］、トリメチルガリウム［Ｇａ（Ｃ
Ｈ 3 ）3 ］、アルシン［ＡｓＨ3 ］である。Ａｌの組成
ｘは０．５とした。また、導電型をｎ型にするためにド
ーパントとしてＳｉ（ソースはモノシラン、ＳｉＨ 4 ）
を加え、キャリア濃度は１×１０18ｃｍ-3とした。（１
１１）面方位のシリコン基板１上に成長するＡｌ0.5 Ｇ
ａ0.5 Ａｓバッファ層２ａも（１１１）面方位ある。
５００μｍの低抵抗率（１５ｍΩ・ｃｍ）のｎ型Ｓｉ基
板をＭＯＣＶＤ装置に搬入し５５０℃まで昇温し、Ａｌ
x Ｇａ1-x Ａｓバッファ層２ａを成長する。Ａｌ、Ｇ
ａ、Ａｓのソースはそれぞれトリメチルアルミニウム
［Ａｌ（ＣＨ3 ）3 ］、トリメチルガリウム［Ｇａ（Ｃ
Ｈ 3 ）3 ］、アルシン［ＡｓＨ3 ］である。Ａｌの組成
ｘは０．５とした。また、導電型をｎ型にするためにド
ーパントとしてＳｉ（ソースはモノシラン、ＳｉＨ 4 ）
を加え、キャリア濃度は１×１０18ｃｍ-3とした。（１
１１）面方位のシリコン基板１上に成長するＡｌ0.5 Ｇ
ａ0.5 Ａｓバッファ層２ａも（１１１）面方位ある。
【００１６】次に１０５０℃まで昇温し、ｎ型ＧａＮコ
ンタクト層３、ｎ型Ａｌ0.2 Ｇａ0. 8 Ｎクラッド層４を
成長する。次に７００℃まで降温し、Ｉｎ0.2 Ｇａ0.8
Ｎ活性層５を成長する。ついで再び１０５０℃まで昇温
し、ｐ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層６、ｐ型ＧａＮ
コンタクト層７を順次成長させる。Ｉｎ、Ｎのソースは
それぞれトリメチルインジウム［Ｉｎ（ＣＨ3 ）3 ］、
アンモニア［ＮＨ3 ］である。ｐ型のドーパントとして
は、Ｍｇを使用した。
ンタクト層３、ｎ型Ａｌ0.2 Ｇａ0. 8 Ｎクラッド層４を
成長する。次に７００℃まで降温し、Ｉｎ0.2 Ｇａ0.8
Ｎ活性層５を成長する。ついで再び１０５０℃まで昇温
し、ｐ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層６、ｐ型ＧａＮ
コンタクト層７を順次成長させる。Ｉｎ、Ｎのソースは
それぞれトリメチルインジウム［Ｉｎ（ＣＨ3 ）3 ］、
アンモニア［ＮＨ3 ］である。ｐ型のドーパントとして
は、Ｍｇを使用した。
【００１７】ここでＭＯＣＶＤ装置から取り出し、スパ
ッタ法によりＳｉＯ2 膜１０を形成し、フォトリソグラ
フィーを用いてストライプを形成する。次にＳｉＯ2 １
０上ｐ側電極８としてスパッタ法によってＮｉ／Ｍｏ／
Ａｕからなるオーミック電極を形成する。劈開が容易に
おこなえるように、エピタキシャル膜側を研磨用の試料
支持台に張り付け、Ｓｉ基板１の裏面から通常の機械的
な研磨により厚さを５０μｍ程度まで薄くする。その
後、純水で洗浄した裏面（研磨したＳｉ基板表面）に、
スパッタ法によりＴｉ／Ｎｉ／Ａｕからなる裏面電極９
を形成した。その後、２００μｍ幅に劈開して共振器端
面を作製し、更にスクライブしてＩＩＩ族窒化物半導体
のＬＤチップを得、組み立てた。
ッタ法によりＳｉＯ2 膜１０を形成し、フォトリソグラ
フィーを用いてストライプを形成する。次にＳｉＯ2 １
０上ｐ側電極８としてスパッタ法によってＮｉ／Ｍｏ／
Ａｕからなるオーミック電極を形成する。劈開が容易に
おこなえるように、エピタキシャル膜側を研磨用の試料
支持台に張り付け、Ｓｉ基板１の裏面から通常の機械的
な研磨により厚さを５０μｍ程度まで薄くする。その
後、純水で洗浄した裏面（研磨したＳｉ基板表面）に、
スパッタ法によりＴｉ／Ｎｉ／Ａｕからなる裏面電極９
を形成した。その後、２００μｍ幅に劈開して共振器端
面を作製し、更にスクライブしてＩＩＩ族窒化物半導体
のＬＤチップを得、組み立てた。
【００１８】このようにして作製したＬＤを１００個、
従来と同様の１２Ｖでのスクリーニング試験をおこなっ
た。本実施例のＬＤでは破壊した素子は３２個であり、
従来のものに比べ良品率が大幅に向上した。ＳＥＭ観察
したところ表面モフォロジーについても改善されてい
た。これはＡｌＧａＡｓバッファ層２ａを用いることに
より、界面での欠陥発生が抑制されたためと考えられ
る。欠陥発生が抑制された機構の詳細は明らかではない
が、理由として、（１１１）面方位のＡｌＧａＡｓバッ
ファ層２ａの原子間距離は、約０．３９で、（０００
１）面方位のｎ型ＧａＮコンタクト層３の原子間距離
０．３２に近いこと、また、ＡｌＮは硬度が９と硬いの
対し、ＧａＡｓの硬度は約５で軟らかく、原子間の結合
が緩やかなことが挙げられる。［実験］バッファ層とし
て用いるＡｌx Ｇａ1-x ＡｓのＡｌ組成ｘを変化させて
上記実施例と同様にＬＤを製作し、同様のスクリーニン
グ試験をおこなった。その結果を表１に示す。なお表中
の良品率とは１００個素子を作製した際の１２Ｖ以上で
破壊しなかった素子の数である。
従来と同様の１２Ｖでのスクリーニング試験をおこなっ
た。本実施例のＬＤでは破壊した素子は３２個であり、
従来のものに比べ良品率が大幅に向上した。ＳＥＭ観察
したところ表面モフォロジーについても改善されてい
た。これはＡｌＧａＡｓバッファ層２ａを用いることに
より、界面での欠陥発生が抑制されたためと考えられ
る。欠陥発生が抑制された機構の詳細は明らかではない
が、理由として、（１１１）面方位のＡｌＧａＡｓバッ
ファ層２ａの原子間距離は、約０．３９で、（０００
１）面方位のｎ型ＧａＮコンタクト層３の原子間距離
０．３２に近いこと、また、ＡｌＮは硬度が９と硬いの
対し、ＧａＡｓの硬度は約５で軟らかく、原子間の結合
が緩やかなことが挙げられる。［実験］バッファ層とし
て用いるＡｌx Ｇａ1-x ＡｓのＡｌ組成ｘを変化させて
上記実施例と同様にＬＤを製作し、同様のスクリーニン
グ試験をおこなった。その結果を表１に示す。なお表中
の良品率とは１００個素子を作製した際の１２Ｖ以上で
破壊しなかった素子の数である。
【００１９】
【表１】 表１から、良品率はＡｌ組成が０．２以上で大きく改善
されるが、さらに０．３以上ではそれほど向上していな
い。
されるが、さらに０．３以上ではそれほど向上していな
い。
【００２０】Ａｌ組成が低いときは、高温のＧａＮ成長
中にＡｓが蒸発して抜けるため、界面に欠陥を生じやす
いのに対し、Ａｌ組成が０．２以上では、Ａｌ−Ａｓ間
の結合が強いため、Ａｓの蒸発が起こり難くなることに
よると考えられる。表面モフォロジーもＡｌ組成が０．
２以上でかなり改善が見られた。
中にＡｓが蒸発して抜けるため、界面に欠陥を生じやす
いのに対し、Ａｌ組成が０．２以上では、Ａｌ−Ａｓ間
の結合が強いため、Ａｓの蒸発が起こり難くなることに
よると考えられる。表面モフォロジーもＡｌ組成が０．
２以上でかなり改善が見られた。
【００２１】
【発明の効果】以上説明したように本発明によれば、
（１１１）面方位のＩＶ族半導体基板上に、砒化アルミ
ニウムガリウム（Ａｌx Ｇａ1-x Ａｓ、ｘ＝０〜１）層
を成長し、その砒化アルミニウムガリウム（Ａｌx Ｇａ
1-x Ａｓ）層上にＩＩＩ族窒化物層をエピタキシャル成
長することによって、界面欠陥の少ない良質のエピタキ
シャル層を有するＩＩＩ族窒化物半導体とすることがで
きる。
（１１１）面方位のＩＶ族半導体基板上に、砒化アルミ
ニウムガリウム（Ａｌx Ｇａ1-x Ａｓ、ｘ＝０〜１）層
を成長し、その砒化アルミニウムガリウム（Ａｌx Ｇａ
1-x Ａｓ）層上にＩＩＩ族窒化物層をエピタキシャル成
長することによって、界面欠陥の少ない良質のエピタキ
シャル層を有するＩＩＩ族窒化物半導体とすることがで
きる。
【００２２】特に砒化アルミニウムガリウム（Ａｌx Ｇ
ａ1-x Ａｓ）のＡｌ組成ｘを０．２以上とすることによ
り、例えば実施例にも示したようにＩＩＩ族窒化物半導
体の良品率を大幅に向上させることができる。一般的で
安価なＩＶ族半導体を基板とする本発明の方法により、
ＩＩＩ族窒化物半導体の量産が可能となり、ＩＩＩ族窒
化物レーザー等の発展および普及に貢献するところ大で
ある。
ａ1-x Ａｓ）のＡｌ組成ｘを０．２以上とすることによ
り、例えば実施例にも示したようにＩＩＩ族窒化物半導
体の良品率を大幅に向上させることができる。一般的で
安価なＩＶ族半導体を基板とする本発明の方法により、
ＩＩＩ族窒化物半導体の量産が可能となり、ＩＩＩ族窒
化物レーザー等の発展および普及に貢献するところ大で
ある。
【図１】本発明にかかるＩＩＩ族窒化物半導体ＬＤチッ
プの断面図
プの断面図
【図２】従来のＬＤチップの断面図
１ ｎ型Ｓｉ基板 ２ ｎ型ＡｌＮバッファ層 ２ａ ｎ型ＡｌX Ｇａ1-x Ａｓバッファ層 ３ ｎ型ＧａＮコンタクト層 ４ ｎ型ＡｌX Ｇａ1-x Ｎクラッド層 ５ Ｉｎy Ｇａ1-y Ｎ活性層 ６ ｐ型Ａｌx Ｇａ1-x Ｎクラッド層 ７ ｐ型ＧａＮコンタクト層 ８ ｐ側電極 ９ 裏面電極 １０ ＳｉＯ2 膜
Claims (5)
- 【請求項１】（１１１）面方位のＩＶ族半導体基板上に
ＩＩＩ族元素の窒化物層をエピタキシャル成長したＩＩ
Ｉ族窒化物半導体において、シリコン基板上に砒化アル
ミニウムガリウム（Ａｌx Ｇａ1-x Ａｓ、ｘ＝０〜１）
層を成長し、その砒化アルミニウムガリウム（Ａｌx Ｇ
ａ1-x Ａｓ）層上にＩＩＩ族窒化物層をエピタキシャル
成長したことを特徴とするＩＩＩ族窒化物半導体。 - 【請求項２】前記砒化アルミニウムガリウム（Ａｌx Ｇ
ａ1-x Ａｓ）のＡｌ組成ｘを０．２以上とすることを特
徴とする請求項１記載のＩＩＩ族窒化物半導体。 - 【請求項３】ＩＶ族半導体基板がシリコンであることを
特徴とする請求項１または２に記載のＩＩＩ族窒化物半
導体。 - 【請求項４】ＩＩＩ族元素がアルミニウム、ガリウム、
インジウムのいずれかを含むことを特徴とする請求項１
ないし３のいずれかに記載のＩＩＩ族窒化物半導体。 - 【請求項５】半導体基板を劈開することを特徴とする請
求項１ないし４のいずれかに記載のＩＩＩ族窒化物半導
体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9703498A JPH11297628A (ja) | 1998-04-09 | 1998-04-09 | Ｉｉｉ族窒化物半導体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9703498A JPH11297628A (ja) | 1998-04-09 | 1998-04-09 | Ｉｉｉ族窒化物半導体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297628A true JPH11297628A (ja) | 1999-10-29 |
Family
ID=14181234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9703498A Pending JPH11297628A (ja) | 1998-04-09 | 1998-04-09 | Ｉｉｉ族窒化物半導体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297628A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056555A (ja) * | 2008-08-28 | 2010-03-11 | Sharp Corp | 半導体構造物及びそれを製造する方法 |
| JP2010258352A (ja) * | 2009-04-28 | 2010-11-11 | Oki Data Corp | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 |
| CN102570305A (zh) * | 2012-03-06 | 2012-07-11 | 中国科学院半导体研究所 | 基于硅基赝砷化镓衬底的850nm激光器的制备方法 |
| US9343874B2 (en) | 2012-08-01 | 2016-05-17 | Ucl Business Plc | Semiconductor device and fabrication method |
-
1998
- 1998-04-09 JP JP9703498A patent/JPH11297628A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056555A (ja) * | 2008-08-28 | 2010-03-11 | Sharp Corp | 半導体構造物及びそれを製造する方法 |
| JP2010258352A (ja) * | 2009-04-28 | 2010-11-11 | Oki Data Corp | 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子 |
| US8664086B2 (en) | 2009-04-28 | 2014-03-04 | Oki Data Corporation | Semiconductor wafer, semiconductor thin film, and method for manufacturing semiconductor thin film devices |
| CN102570305A (zh) * | 2012-03-06 | 2012-07-11 | 中国科学院半导体研究所 | 基于硅基赝砷化镓衬底的850nm激光器的制备方法 |
| US9343874B2 (en) | 2012-08-01 | 2016-05-17 | Ucl Business Plc | Semiconductor device and fabrication method |
| US9793686B2 (en) | 2012-08-01 | 2017-10-17 | Ucl Business Plc | Semiconductor device and fabrication method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380051B1 (en) | Layered structure including a nitride compound semiconductor film and method for making the same | |
| US6829273B2 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
| US7632695B2 (en) | Semiconductor device manufacturing method | |
| JP3648386B2 (ja) | 半導体素子およびウェーハならびにそれらの製造方法 | |
| CN100440656C (zh) | GaN基半导体器件 | |
| JP5212283B2 (ja) | Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス | |
| US6690700B2 (en) | Nitride semiconductor device | |
| JP3153153B2 (ja) | 窒化ガリウム系半導体レーザおよびその製造方法 | |
| JP2000156524A (ja) | 半導体装置、半導体基板とそれらの製造方法 | |
| JPH1126883A (ja) | 窒化ガリウム系半導体発光素子およびその製造方法 | |
| JPH11330546A (ja) | Ｉｉｉ族窒化物半導体およびその製造方法 | |
| JP4031628B2 (ja) | 半導体多層膜結晶、およびそれを用いた発光素子、ならびに当該半導体多層膜結晶の成長方法 | |
| JP2002217116A (ja) | 結晶膜、結晶基板および半導体装置の製造方法 | |
| JP2004047764A (ja) | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス | |
| JP5638198B2 (ja) | ミスカット基板上のレーザダイオード配向 | |
| JP2000223417A (ja) | 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法 | |
| US7183578B2 (en) | Semiconductor apparatus, method for growing nitride semiconductor and method for producing semiconductor apparatus | |
| JPH11274560A (ja) | 半導体素子およびその製造方法 | |
| JPH11297628A (ja) | Ｉｉｉ族窒化物半導体 | |
| JP2000022283A (ja) | 半導体素子、半導体素子の製造方法及び半導体基板の製造方法 | |
| JP4583523B2 (ja) | Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法 | |
| KR100742986B1 (ko) | 컴플라이언트 기판을 갖는 질화갈륨계 화합물 반도체 소자의 제조 방법 | |
| JP2000332365A (ja) | 半導体発光素子及びその製造方法 | |
| JP2003258381A (ja) | 窒化物半導体層の形成方法とそれらの層を含む発光素子 | |
| JP3592616B2 (ja) | Ｉｉｉ族窒化物半導体発光素子 |