JPH11297703A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11297703A JPH11297703A JP10454298A JP10454298A JPH11297703A JP H11297703 A JPH11297703 A JP H11297703A JP 10454298 A JP10454298 A JP 10454298A JP 10454298 A JP10454298 A JP 10454298A JP H11297703 A JPH11297703 A JP H11297703A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- oxide film
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】 （修正有）
【課題】酸素原子またはＳｉ原子のイオン注入で、素子
分離領域にゲッタリング領域を形成することで、素子特
性に悪影響を与える重金属などの汚染物質を効果的にゲ
ッタリングできて、素子の信頼性が向上し、また、素子
分離領域にＬＯＣＯＳ酸化膜や浅い分離溝を形成するこ
とで効果的に素子間の分離を行うことができる、ＳＯＩ
基板を用いた半導体装置の製造方法を提供する。 【解決手段】ＳＯＩ基板１の素子分離領域１３に、酸素
原子やＳｉ原子のイオン注入７を行って、ゲッタリング
領域８を形成する。また素子分離領域にＬＯＣＯＳ酸化
膜９を形成し、素子分離機能を持たせる。
分離領域にゲッタリング領域を形成することで、素子特
性に悪影響を与える重金属などの汚染物質を効果的にゲ
ッタリングできて、素子の信頼性が向上し、また、素子
分離領域にＬＯＣＯＳ酸化膜や浅い分離溝を形成するこ
とで効果的に素子間の分離を行うことができる、ＳＯＩ
基板を用いた半導体装置の製造方法を提供する。 【解決手段】ＳＯＩ基板１の素子分離領域１３に、酸素
原子やＳｉ原子のイオン注入７を行って、ゲッタリング
領域８を形成する。また素子分離領域にＬＯＣＯＳ酸化
膜９を形成し、素子分離機能を持たせる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＳＯＩ基板を用
いた半導体装置の製造方法に関する。
いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路（ＩＣ：Ｉｎｔｅｇｒａ
ｔｅｄ Ｃｉｒｃｉｕｔ）において、素子間を分離する
方法として、一例として、半導体ウエハに貼り合わせ絶
縁膜を介して半導体活性層を形成したＳＯＩ基板を用い
て、貼付け絶縁膜に達する分離溝を形成し、その分離溝
で素子形成領域を島状に形成し、分離溝の側面に絶縁膜
を介してポリシリコンを埋め込む誘電体分離方式（溝分
離方式ともいう）がある。
ｔｅｄ Ｃｉｒｃｉｕｔ）において、素子間を分離する
方法として、一例として、半導体ウエハに貼り合わせ絶
縁膜を介して半導体活性層を形成したＳＯＩ基板を用い
て、貼付け絶縁膜に達する分離溝を形成し、その分離溝
で素子形成領域を島状に形成し、分離溝の側面に絶縁膜
を介してポリシリコンを埋め込む誘電体分離方式（溝分
離方式ともいう）がある。
【０００３】この誘電体分離方式で、素子形成領域に形
成される素子間を互いに分離する方法に、ＬＯＣＯＳ法
で形成した厚い酸化膜（ＬＯＣＯＳ酸化膜：ＬＯＣａｌ
Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）を用い
る場合と前記の貼り合わせ酸化膜に達しない浅い溝を形
成し、この溝を絶縁膜で埋め込む場合がある。
成される素子間を互いに分離する方法に、ＬＯＣＯＳ法
で形成した厚い酸化膜（ＬＯＣＯＳ酸化膜：ＬＯＣａｌ
Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）を用い
る場合と前記の貼り合わせ酸化膜に達しない浅い溝を形
成し、この溝を絶縁膜で埋め込む場合がある。
【０００４】
【発明が解決しようとする課題】通常、素子形成領域に
素子を形成すると、製造プロセス中に重金属などの汚染
物質が半導体内に導入される。ＳＯＩ基板を用いない通
常の半導体基板場合には、半導体基板の裏面に欠陥層を
形成して、この汚染物質を欠陥層で吸収する、所謂、ゲ
ッタリング処理がなされて、形成された素子の特性を劣
化させることはない。
素子を形成すると、製造プロセス中に重金属などの汚染
物質が半導体内に導入される。ＳＯＩ基板を用いない通
常の半導体基板場合には、半導体基板の裏面に欠陥層を
形成して、この汚染物質を欠陥層で吸収する、所謂、ゲ
ッタリング処理がなされて、形成された素子の特性を劣
化させることはない。
【０００５】しかし、ＳＯＩ基板を用いた場合には、半
導体活性層の厚みは１０μｍ程度と薄く、この半導体活
性層は全領域が無欠陥領域となっており、前記の汚染物
質は半導体活性層ではゲッタリングされない。また、こ
の半導体活性層の下には貼り合わせ絶縁膜があり、この
貼り合わせ絶縁膜が汚染物質の通過を妨げるので、支持
基板である半導体ウエハ側でゲッタリング処理すること
もできず、半導体活性層中に残留した汚染物質は、キャ
リヤの再結合中心として働き、キャリヤの発生と再結合
に関与する。その結果、形成された素子のゲート酸化膜
の信頼性を損ねることがある。具体的に説明すると、ゲ
ート酸化膜のＴＺＤＢ（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌ
ｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ：絶縁破壊電圧値）
やＱｂｄ（Ｃｈａｒｇｅ ｔｏ ｂｒｅａｋｄｏｗｎ：
絶縁破壊電荷量）が、ＳＯＩ基板に形成されたｐ形半導
体領域においては、ＣＺウエハ（チョクラスキー・ゾー
ン・ウエハ）に形成されたｐ形半導体領域と比べて、通
常、小さな値となる。そのため、このＳＯＩ基板に形成
された素子の信頼性は悪い。この信頼性の悪化要因は、
ｐ形半導体領域に導入されたＦｅ−Ｂペアが、再結合中
心となり、このＦｅ−Ｂペアを吸収するゲッタリング領
域が形成できないからである。
導体活性層の厚みは１０μｍ程度と薄く、この半導体活
性層は全領域が無欠陥領域となっており、前記の汚染物
質は半導体活性層ではゲッタリングされない。また、こ
の半導体活性層の下には貼り合わせ絶縁膜があり、この
貼り合わせ絶縁膜が汚染物質の通過を妨げるので、支持
基板である半導体ウエハ側でゲッタリング処理すること
もできず、半導体活性層中に残留した汚染物質は、キャ
リヤの再結合中心として働き、キャリヤの発生と再結合
に関与する。その結果、形成された素子のゲート酸化膜
の信頼性を損ねることがある。具体的に説明すると、ゲ
ート酸化膜のＴＺＤＢ（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌ
ｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ：絶縁破壊電圧値）
やＱｂｄ（Ｃｈａｒｇｅ ｔｏ ｂｒｅａｋｄｏｗｎ：
絶縁破壊電荷量）が、ＳＯＩ基板に形成されたｐ形半導
体領域においては、ＣＺウエハ（チョクラスキー・ゾー
ン・ウエハ）に形成されたｐ形半導体領域と比べて、通
常、小さな値となる。そのため、このＳＯＩ基板に形成
された素子の信頼性は悪い。この信頼性の悪化要因は、
ｐ形半導体領域に導入されたＦｅ−Ｂペアが、再結合中
心となり、このＦｅ−Ｂペアを吸収するゲッタリング領
域が形成できないからである。
【０００６】この発明の目的は、ＳＯＩ基板にゲッタリ
ング領域を形成し、信頼性の高い、半導体装置を製造す
る方法を提供することにある。
ング領域を形成し、信頼性の高い、半導体装置を製造す
る方法を提供することにある。
【０００７】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体ウエハと該半導体ウエハ上に貼り合わせ絶
縁膜を介して形成された半導体活性層とで構成されたＳ
ＯＩ（ＳｉｌｉｃｏｎＯｎ Ｉｎｓｕｌａｔｏｒ）基板
を用い、該半導体活性層を前記貼り合わせ絶縁膜に達す
る分離溝で島状に分割し、該島状の素子形成領域に半導
体素子を形成する半導体装置の製造方法において、前記
素子形成領域に形成される素子の周囲に形成される素子
分離領域に、ゲッタリング領域を設けるために欠陥を発
生させる物質のイオン注入を行う工程と、前記素子分離
領域上に絶縁膜を形成する工程とを含む製造方法とす
る。
めに、半導体ウエハと該半導体ウエハ上に貼り合わせ絶
縁膜を介して形成された半導体活性層とで構成されたＳ
ＯＩ（ＳｉｌｉｃｏｎＯｎ Ｉｎｓｕｌａｔｏｒ）基板
を用い、該半導体活性層を前記貼り合わせ絶縁膜に達す
る分離溝で島状に分割し、該島状の素子形成領域に半導
体素子を形成する半導体装置の製造方法において、前記
素子形成領域に形成される素子の周囲に形成される素子
分離領域に、ゲッタリング領域を設けるために欠陥を発
生させる物質のイオン注入を行う工程と、前記素子分離
領域上に絶縁膜を形成する工程とを含む製造方法とす
る。
【０００８】前記素子分離領域に、前記貼り合わせ絶縁
膜に達しない浅い分離溝を形成する工程と、該浅い分離
溝に、ゲッタリング領域を設けるために欠陥を発生させ
る物質のイオン注入を行う工程と、前記浅い分離溝に絶
縁膜を形成する工程とを含む製造方法とするとよい。前
記の欠陥を発生させる物質が酸素原子もしくはＳｉ原子
であると効果的である。
膜に達しない浅い分離溝を形成する工程と、該浅い分離
溝に、ゲッタリング領域を設けるために欠陥を発生させ
る物質のイオン注入を行う工程と、前記浅い分離溝に絶
縁膜を形成する工程とを含む製造方法とするとよい。前
記の欠陥を発生させる物質が酸素原子もしくはＳｉ原子
であると効果的である。
【０００９】前記素子分離領域上に形成された絶縁膜が
選択酸化膜（ＬＯＣＯＳ酸化膜）であるとよい。このよ
うにすると、素子分離領域に酸素またはＳｉのイオン注
入でゲッタリング領域を形成できるので、素子形成領域
に製造プロセスで導入される重金属（汚染物質）がこの
ゲッタリング層に吸収され、素子特性の劣化は起こら
ず、素子の信頼性を向上させることができる。また、浅
い分離溝を掘ることでゲッタリング領域の深さが深くな
り、ゲッタリング効果がより向上する。
選択酸化膜（ＬＯＣＯＳ酸化膜）であるとよい。このよ
うにすると、素子分離領域に酸素またはＳｉのイオン注
入でゲッタリング領域を形成できるので、素子形成領域
に製造プロセスで導入される重金属（汚染物質）がこの
ゲッタリング層に吸収され、素子特性の劣化は起こら
ず、素子の信頼性を向上させることができる。また、浅
い分離溝を掘ることでゲッタリング領域の深さが深くな
り、ゲッタリング効果がより向上する。
【００１０】尚、前記の素子形成領域に一個の素子が形
成される場合も、ゲッタリング効果を持たせるために前
記の素子分離領域が必要である。勿論、複数の素子が形
成される場合には、文字通り、素子分離領域はゲッタリ
ング効果の他に素子を分離する働きもする。
成される場合も、ゲッタリング効果を持たせるために前
記の素子分離領域が必要である。勿論、複数の素子が形
成される場合には、文字通り、素子分離領域はゲッタリ
ング効果の他に素子を分離する働きもする。
【００１１】
【発明の実施の形態】図１はこの発明の第１実施例の製
造工程であり、同図（ａ）ないし同図（ｄ）は工程順に
示した製造工程断面図である。半導体ウエハ１ａとこの
半導体ウエハ１ａ上に貼り合わせ絶縁膜１ｂを介して形
成されたｐ形またはｎ形の半導体活性層１ｃとで構成さ
れたＳＯＩ基板１を用いて、半導体活性層１ｃを貼り合
わせ絶縁膜１ｂに達する分離溝１２で島状に分割し、こ
の島状のｐ形またはｎ形の素子形成領域１１を形成す
る。この分離溝１２は酸化膜を介してポリシリコンで埋
め込まれる。このｐ形またはｎ形の素子形成領域１１は
ｐウエル領域またはｎウエル領域となる（同図
（ａ））。
造工程であり、同図（ａ）ないし同図（ｄ）は工程順に
示した製造工程断面図である。半導体ウエハ１ａとこの
半導体ウエハ１ａ上に貼り合わせ絶縁膜１ｂを介して形
成されたｐ形またはｎ形の半導体活性層１ｃとで構成さ
れたＳＯＩ基板１を用いて、半導体活性層１ｃを貼り合
わせ絶縁膜１ｂに達する分離溝１２で島状に分割し、こ
の島状のｐ形またはｎ形の素子形成領域１１を形成す
る。この分離溝１２は酸化膜を介してポリシリコンで埋
め込まれる。このｐ形またはｎ形の素子形成領域１１は
ｐウエル領域またはｎウエル領域となる（同図
（ａ））。
【００１２】つぎに、素子形成領域１１上に３０ｎｍ程
度の厚みの酸化膜２を形成し、この酸化膜２上に１００
ｎｍ〜１５０ｎｍ程度の厚みの窒化膜３を形成する。こ
の窒化膜３上にフォトレジスト４を被覆し、パターニン
グおよびエッチングにより素子分離領域１３上の窒化膜
３とフォトレジスト４を除去する（同図（ｂ））。その
後、フォトレジスト４と窒化膜３をマスクとして、酸化
膜２の下の素子分離領域１３に酸素原子またはＳｉ原子
をイオン化してイオン注入７を行う。酸素原子の場合
は、イオン注入の深さは０．２μｍ〜０．５μｍ程度
で、加速エネルギーは３０ｋｅＶ〜５０ｋｅＶ程度がよ
い。また、ドーズ量は１×１０13ｃｍ-2〜１×１０15ｃ
ｍ-2程度で、このドーズ量は素子耐圧に応じて所定の値
に設定する（同図（ｃ））。
度の厚みの酸化膜２を形成し、この酸化膜２上に１００
ｎｍ〜１５０ｎｍ程度の厚みの窒化膜３を形成する。こ
の窒化膜３上にフォトレジスト４を被覆し、パターニン
グおよびエッチングにより素子分離領域１３上の窒化膜
３とフォトレジスト４を除去する（同図（ｂ））。その
後、フォトレジスト４と窒化膜３をマスクとして、酸化
膜２の下の素子分離領域１３に酸素原子またはＳｉ原子
をイオン化してイオン注入７を行う。酸素原子の場合
は、イオン注入の深さは０．２μｍ〜０．５μｍ程度
で、加速エネルギーは３０ｋｅＶ〜５０ｋｅＶ程度がよ
い。また、ドーズ量は１×１０13ｃｍ-2〜１×１０15ｃ
ｍ-2程度で、このドーズ量は素子耐圧に応じて所定の値
に設定する（同図（ｃ））。
【００１３】続いて、フォトレジスト４を除去し、熱酸
化により、素子分離領域１３に、例えば４００ｎｍ〜６
００ｎｍ程度の厚い酸化膜であるＬＯＣＯＳ酸化膜９を
形成する。このとき、または、その後の熱処理で、イオ
ン注入された酸素原子の一部は酸化膜となり、一部は酸
素析出の形で素子分離領域１３中に析出してゲッタリン
グ領域（ゲッタリングサイト）を形成する（同図
（ｄ））。
化により、素子分離領域１３に、例えば４００ｎｍ〜６
００ｎｍ程度の厚い酸化膜であるＬＯＣＯＳ酸化膜９を
形成する。このとき、または、その後の熱処理で、イオ
ン注入された酸素原子の一部は酸化膜となり、一部は酸
素析出の形で素子分離領域１３中に析出してゲッタリン
グ領域（ゲッタリングサイト）を形成する（同図
（ｄ））。
【００１４】Ｓｉ原子の場合は、この熱処理で、大部分
が結晶化され、素子分離領域１３中に取り込まれるが、
結晶化の過程で局部応力が発生して結晶欠陥を形成し、
この結晶欠陥領域がゲッタリング領域８（ゲッタリング
サイト）となる。このようにして、素子分離領域１３に
形成されるＬＯＣＯＳ酸化膜９の下に、ゲッタリング領
域８が形成され、素子を形成するときに導入される重金
属などの汚染物質を効果的に吸収することができる。
が結晶化され、素子分離領域１３中に取り込まれるが、
結晶化の過程で局部応力が発生して結晶欠陥を形成し、
この結晶欠陥領域がゲッタリング領域８（ゲッタリング
サイト）となる。このようにして、素子分離領域１３に
形成されるＬＯＣＯＳ酸化膜９の下に、ゲッタリング領
域８が形成され、素子を形成するときに導入される重金
属などの汚染物質を効果的に吸収することができる。
【００１５】図２はこの発明の第２実施例の製造工程で
あり、同図（ａ）ないし同図（ｄ）は工程順に示した製
造工程断面図である。半導体ウエハ１ａとこの半導体ウ
エハ１ａ上に貼り合わせ絶縁膜１ｂを介して形成された
ｐ形またはｎ形の半導体活性層１ｃとで構成されたＳＯ
Ｉ基板１を用いて、半導体活性層１ｃを貼り合わせ絶縁
膜１ｂに達する分離溝１２で島状に分割し、この島状の
ｐ形またはｎ形の素子形成領域１１を形成する。この分
離溝１２は酸化膜を介してポリシリコンで埋め込まれ
る。このｐ形またはｎ形の素子形成領域１１はｐウエル
領域またはｎウエル領域となる（同図（ａ））。
あり、同図（ａ）ないし同図（ｄ）は工程順に示した製
造工程断面図である。半導体ウエハ１ａとこの半導体ウ
エハ１ａ上に貼り合わせ絶縁膜１ｂを介して形成された
ｐ形またはｎ形の半導体活性層１ｃとで構成されたＳＯ
Ｉ基板１を用いて、半導体活性層１ｃを貼り合わせ絶縁
膜１ｂに達する分離溝１２で島状に分割し、この島状の
ｐ形またはｎ形の素子形成領域１１を形成する。この分
離溝１２は酸化膜を介してポリシリコンで埋め込まれ
る。このｐ形またはｎ形の素子形成領域１１はｐウエル
領域またはｎウエル領域となる（同図（ａ））。
【００１６】つぎに、素子形成領域１１に３０ｎｍ程度
の厚みの酸化膜２を形成し、この酸化膜２上にフォトレ
ジスト４を被覆し、パターニングおよびエッチングによ
り素子分離領域１３上の酸化膜２とフォトレジスト４を
除去する。残った酸化膜２とフォトレジスト４をマスク
に、素子分離領域１３内に貼り合わせ酸化膜１ｂに達し
ない浅い溝１０を形成する（同図（ｂ））。
の厚みの酸化膜２を形成し、この酸化膜２上にフォトレ
ジスト４を被覆し、パターニングおよびエッチングによ
り素子分離領域１３上の酸化膜２とフォトレジスト４を
除去する。残った酸化膜２とフォトレジスト４をマスク
に、素子分離領域１３内に貼り合わせ酸化膜１ｂに達し
ない浅い溝１０を形成する（同図（ｂ））。
【００１７】その後、フォトレジスト４と酸化膜２をマ
スクとして、浅い分離溝１０の下の素子分離領域１３に
酸素原子またはＳｉ原子をイオン化してイオン注入７を
行う。この場合、浅い分離溝１０の底面および側面にイ
オン注入するために浅い分離溝１０の直上および斜め方
向からイオン注入７を行うことが好ましい。酸素原子の
場合は、イオン注入の深さは０．２μｍ〜０．５μｍ程
度で、加速エネルギーは３０ｋｅＶ〜５０ｋｅＶ程度が
よい。また、ドーズ量は１×１０13ｃｍ-2〜１×１０15
ｃｍ-2程度で、このドーズ量は素子耐圧に応じて所定の
値に設定する（同図（ｃ））。
スクとして、浅い分離溝１０の下の素子分離領域１３に
酸素原子またはＳｉ原子をイオン化してイオン注入７を
行う。この場合、浅い分離溝１０の底面および側面にイ
オン注入するために浅い分離溝１０の直上および斜め方
向からイオン注入７を行うことが好ましい。酸素原子の
場合は、イオン注入の深さは０．２μｍ〜０．５μｍ程
度で、加速エネルギーは３０ｋｅＶ〜５０ｋｅＶ程度が
よい。また、ドーズ量は１×１０13ｃｍ-2〜１×１０15
ｃｍ-2程度で、このドーズ量は素子耐圧に応じて所定の
値に設定する（同図（ｃ））。
【００１８】続いて、フォトレジスト４を除去し、熱酸
化またはＣＶＤにより、素子分離領域１３に例えば２０
０ｎｍ〜６００ｎｍ程度の酸化膜２０を形成し、浅い溝
１０を埋め込む。このとき、または、その後の熱処理
で、イオン注入された酸素原子の一部は酸化膜となり、
一部は酸素析出の形で素子分離領域１３中に析出してゲ
ッタリング領域８（ゲッタリングサイト）を形成する
（同図（ｄ））。
化またはＣＶＤにより、素子分離領域１３に例えば２０
０ｎｍ〜６００ｎｍ程度の酸化膜２０を形成し、浅い溝
１０を埋め込む。このとき、または、その後の熱処理
で、イオン注入された酸素原子の一部は酸化膜となり、
一部は酸素析出の形で素子分離領域１３中に析出してゲ
ッタリング領域８（ゲッタリングサイト）を形成する
（同図（ｄ））。
【００１９】また、Ｓｉ原子の場合は、この熱処理で、
大部分が結晶化され、素子分離領域１３中に取り込まれ
るが、結晶化の過程で局部応力が発生して結晶欠陥を形
成し、この結晶欠陥領域がゲッタリング領域８（ゲッタ
リングサイト）となる。このようにして、素子分離領域
１３に形成される浅い分離溝１０の下に、ゲッタリング
領域８を形成することで、図１より深い箇所まで、素子
を形成するときに導入される重金属などの汚染物質を効
果的に吸収することができる。
大部分が結晶化され、素子分離領域１３中に取り込まれ
るが、結晶化の過程で局部応力が発生して結晶欠陥を形
成し、この結晶欠陥領域がゲッタリング領域８（ゲッタ
リングサイト）となる。このようにして、素子分離領域
１３に形成される浅い分離溝１０の下に、ゲッタリング
領域８を形成することで、図１より深い箇所まで、素子
を形成するときに導入される重金属などの汚染物質を効
果的に吸収することができる。
【００２０】尚、素子形成領域１１に形成する素子の数
は一個でも複数個でも、前記の素子分離領域１３に形成
されるゲッタリング領域８は汚染物質をゲッタリング
（吸収）する上で有効である。また、素子が複数個の場
合は、この素子分離領域１３は、ＬＯＣＯＳ酸化膜９ま
たは浅い分離溝１０が形成されているので、文字通り素
子間を分離する領域として働く。
は一個でも複数個でも、前記の素子分離領域１３に形成
されるゲッタリング領域８は汚染物質をゲッタリング
（吸収）する上で有効である。また、素子が複数個の場
合は、この素子分離領域１３は、ＬＯＣＯＳ酸化膜９ま
たは浅い分離溝１０が形成されているので、文字通り素
子間を分離する領域として働く。
【００２１】
【発明の効果】この発明によると、酸素原子またはＳｉ
原子のイオン注入で、素子分離領域にゲッタリング領域
を形成することで、素子特性に悪影響を与える重金属な
どの汚染物質を効果的にゲッタリングできて、素子の信
頼性が向上する。また、素子分離領域にＬＯＣＯＳ酸化
膜や浅い分離溝を形成することで効果的に素子間の分離
を行うことができる。
原子のイオン注入で、素子分離領域にゲッタリング領域
を形成することで、素子特性に悪影響を与える重金属な
どの汚染物質を効果的にゲッタリングできて、素子の信
頼性が向上する。また、素子分離領域にＬＯＣＯＳ酸化
膜や浅い分離溝を形成することで効果的に素子間の分離
を行うことができる。
【図１】この発明の第１実施例の製造工程であり、同図
（ａ）ないし同図（ｄ）は工程順に示した製造工程断面
図
（ａ）ないし同図（ｄ）は工程順に示した製造工程断面
図
【図２】この発明の第２実施例の製造工程であり、同図
（ａ）ないし同図（ｄ）は工程順に示した製造工程断面
図
（ａ）ないし同図（ｄ）は工程順に示した製造工程断面
図
１ ＳＯＩ基板 １ａ 半導体ウエハ １ｂ 貼り合わせ酸化膜 １ｃ 半導体活性領域 ２ 酸化膜 ３ 窒化膜 ４ フォトレジスト ７ イオン注入 ８ ゲッタリング領域 ９ ＬＯＣＯＳ酸化膜 １０ 浅い分離溝 １１ 素子形成領域 １２ 分離溝 １３ 素子分離領域 ２０ 酸化膜
Claims (4)
- 【請求項１】半導体ウエハと該半導体ウエハ上に貼り合
わせ絶縁膜を介して形成された半導体活性層とで構成さ
れたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏ
ｒ）基板を用い、該半導体活性層を前記貼り合わせ絶縁
膜に達する分離溝で島状に分割し、該島状の素子形成領
域に半導体素子を形成する半導体装置の製造方法におい
て、前記素子形成領域に形成される素子の周囲に形成さ
れる素子分離領域に、ゲッタリング領域を設けるために
欠陥を発生させる物質のイオン注入を行う工程と、前記
素子分離領域上に絶縁膜を形成する工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項２】前記素子分離領域に、前記貼り合わせ絶縁
膜に達しない浅い分離溝を形成する工程と、該浅い分離
溝に、ゲッタリング領域を設けるために欠陥を発生させ
る物質のイオン注入を行う工程と、前記浅い分離溝に絶
縁膜を形成する工程とを含むことを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項３】前記の欠陥を発生させる物質が、酸素原子
もしくはＳｉ原子であることを特徴とする請求項１また
は２に記載の半導体装置の製造方法。 - 【請求項４】前記素子分離領域上に形成された絶縁膜
が、選択酸化膜（ＬＯＣＯＳ酸化膜）であることを特徴
とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10454298A JPH11297703A (ja) | 1998-04-15 | 1998-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10454298A JPH11297703A (ja) | 1998-04-15 | 1998-04-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297703A true JPH11297703A (ja) | 1999-10-29 |
Family
ID=14383386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10454298A Pending JPH11297703A (ja) | 1998-04-15 | 1998-04-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297703A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586295B2 (en) | 2000-07-10 | 2003-07-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device manufacturing method and semiconductor device |
| US6858480B2 (en) | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7045444B2 (en) | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| JP2006196514A (ja) * | 2005-01-11 | 2006-07-27 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| CN101958317A (zh) * | 2010-07-23 | 2011-01-26 | 上海宏力半导体制造有限公司 | 一种晶圆结构及其制造方法 |
| CN102270599A (zh) * | 2011-08-22 | 2011-12-07 | 北京大学 | 一种用于集成电路制造的场区隔离方法 |
| US10134657B2 (en) | 2016-06-29 | 2018-11-20 | Corning Incorporated | Inorganic wafer having through-holes attached to semiconductor wafer |
| US10854654B2 (en) | 2018-01-31 | 2020-12-01 | Canon Kabushiki Kaisha | Semiconductor apparatus and method of manufacturing the same |
| US11062986B2 (en) | 2017-05-25 | 2021-07-13 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
| US11078112B2 (en) | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
| US11114309B2 (en) | 2016-06-01 | 2021-09-07 | Corning Incorporated | Articles and methods of forming vias in substrates |
| US11554984B2 (en) | 2018-02-22 | 2023-01-17 | Corning Incorporated | Alkali-free borosilicate glasses with low post-HF etch roughness |
| US11774233B2 (en) | 2016-06-29 | 2023-10-03 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
| US12180108B2 (en) | 2017-12-19 | 2024-12-31 | Corning Incorporated | Methods for etching vias in glass-based articles employing positive charge organic molecules |
-
1998
- 1998-04-15 JP JP10454298A patent/JPH11297703A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586295B2 (en) | 2000-07-10 | 2003-07-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device manufacturing method and semiconductor device |
| US7045444B2 (en) | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| US6858480B2 (en) | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7033871B2 (en) | 2001-01-18 | 2006-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7605029B2 (en) | 2001-01-18 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP2006196514A (ja) * | 2005-01-11 | 2006-07-27 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| CN101958317A (zh) * | 2010-07-23 | 2011-01-26 | 上海宏力半导体制造有限公司 | 一种晶圆结构及其制造方法 |
| CN102270599A (zh) * | 2011-08-22 | 2011-12-07 | 北京大学 | 一种用于集成电路制造的场区隔离方法 |
| US11114309B2 (en) | 2016-06-01 | 2021-09-07 | Corning Incorporated | Articles and methods of forming vias in substrates |
| US10134657B2 (en) | 2016-06-29 | 2018-11-20 | Corning Incorporated | Inorganic wafer having through-holes attached to semiconductor wafer |
| US10756003B2 (en) | 2016-06-29 | 2020-08-25 | Corning Incorporated | Inorganic wafer having through-holes attached to semiconductor wafer |
| US11774233B2 (en) | 2016-06-29 | 2023-10-03 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
| US11062986B2 (en) | 2017-05-25 | 2021-07-13 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
| US11078112B2 (en) | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
| US11972993B2 (en) | 2017-05-25 | 2024-04-30 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
| US12180108B2 (en) | 2017-12-19 | 2024-12-31 | Corning Incorporated | Methods for etching vias in glass-based articles employing positive charge organic molecules |
| US10854654B2 (en) | 2018-01-31 | 2020-12-01 | Canon Kabushiki Kaisha | Semiconductor apparatus and method of manufacturing the same |
| US11554984B2 (en) | 2018-02-22 | 2023-01-17 | Corning Incorporated | Alkali-free borosilicate glasses with low post-HF etch roughness |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4066574B2 (ja) | 半導体装置の製造方法 | |
| US5372952A (en) | Method for forming isolated semiconductor structures | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| US5403769A (en) | Process for producing a semiconductor device | |
| US6180487B1 (en) | Selective thinning of barrier oxide through masked SIMOX implant | |
| JP2746499B2 (ja) | 半導体装置及びその製造方法 | |
| US6150696A (en) | Semiconductor substrate and method of fabricating semiconductor device | |
| US8017492B2 (en) | Method for fabricating semiconductor device and semiconductor device with separation along peeling layer | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JP2958695B2 (ja) | 半導体素子の製造方法 | |
| JP3063705B2 (ja) | 半導体装置の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5029091B2 (ja) | 半導体装置およびその製造方法 | |
| JPH098123A (ja) | 半導体素子及びその製造方法 | |
| JP2002343799A (ja) | Ｓｏｉ基板及び半導体装置の製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JP4807310B2 (ja) | 半導体装置の製造方法 | |
| JPH098047A (ja) | 半導体装置 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JP2926817B2 (ja) | 半導体装置の製造方法 | |
| JPH11168145A (ja) | 半導体装置の製造方法 | |
| JP3386106B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01308067A (ja) | 半導体装置 | |
| JP2002118259A (ja) | 半導体装置の製造方法 | |
| KR20030096703A (ko) | 반도체소자의 분리방법 |