JPH11297762A - 電子部品の実装構造及び実装方法 - Google Patents

電子部品の実装構造及び実装方法

Info

Publication number
JPH11297762A
JPH11297762A JP10101368A JP10136898A JPH11297762A JP H11297762 A JPH11297762 A JP H11297762A JP 10101368 A JP10101368 A JP 10101368A JP 10136898 A JP10136898 A JP 10136898A JP H11297762 A JPH11297762 A JP H11297762A
Authority
JP
Japan
Prior art keywords
electrodes
electronic component
alloy
substrate
alloy bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10101368A
Other languages
English (en)
Inventor
Shinji Imada
真嗣 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP10101368A priority Critical patent/JPH11297762A/ja
Publication of JPH11297762A publication Critical patent/JPH11297762A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251Changing the shapes of bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • H10W72/252Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 接続部の抵抗値を小さくでき、はんだフリ
ー、フラックスフリーであり、温度サイクルや高温に対
する信頼性があり、かつ電子部品の電極における腐食が
防止できるようにする。 【解決手段】 保護膜3の表面にシランカップリング剤
4を塗布しておき、Au合金バンプ7bを中央部分8及
びその縁の部分9が突出した形状とすれば、熱圧着の際
にAu合金バンプ7a、7bが接合すると共に、シラン
カップリング剤4を介して保護膜3と第2のAu合金バ
ンプ7bの縁の部分9とが結合するようにできる。これ
により、ICチップ1と基板5との電気的接続を耐劣化
性、耐腐食性に優れた金属結合で行うことができると共
に、縁の部分9によってICチップ1に備えられた電極
2を外部雰囲気から遮蔽することができ、電極2の腐食
を防止することができる。また、金属結合とすること
で、接続部における抵抗値を小さくすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】
【0002】
【従来の技術】フリップチップICとして、図9に示す
ようにはんだバンプ101と呼ばれるはんだの突起を形
成し、一括リフローによってはんだバンプ101を溶融
し基板102とIC103を接続する方法が提案されて
いる(特公昭59−53708号公報参照)。この接続
方法は高信頼で量産性の良い接合を得られる反面、工程
内でフラックス、洗浄液等の有害物質を使用するため耐
環境性に問題があった。
【0003】近年、環境汚染防止という要望があり、フ
ラックス等の有害物質を使用しない方法として、図10
に示すようにはんだバンプに代えてAuバンプ111と
導電性接着剤112を利用してIC113と基板114
とを接続する方法(特公平6−3820号公報参照)
や、図11に示すようにAuバンプ121とはんだ12
2とを利用してIC123と基板124とを接続するE
SC法(Epoxy encapsulated So
lder Connection)が提案されている。
【0004】これら2つの方法では、ワイヤボンディン
グにより圧着されたメタルボールからバンプ電極を形成
する方法(以下、SBB法という(特公平6−9546
8号公報参照))によりAuバンプ111、121を形
成しているので、比較的量産性がよく、かつ複雑でない
工程で接続を行うことができるという効果が得られる。
【0005】
【発明が解決しようとする課題】しかしながら、図10
に示すようにAuバンプ111と導電性接着剤112を
利用する場合、低コストである反面、導電性接着剤11
2の接続抵抗がはんだを用いた場合よりも約4倍大きく
なり、さらに導電性接着剤112に含まれる導電性フィ
ラーの均一性によって接続抵抗の抵抗値が左右されるた
め、バラツキが大きくなるという問題がある。
【0006】一方、図11に示すESC法では、接続抵
抗を低くするために導電性接着剤の代わりにはんだ12
2を使用し、Auバンプ121及びはんだ122の接合
部を熱硬化性樹脂125で被覆することでフラックスレ
スを実現しているが、その反面、Auバンプ121とは
んだ122の接合界面の合金が脆く、温度サイクルや高
温に対する信頼性が乏しくなること、さらにICチップ
のAl電極126においてAuバンプ121で覆われて
いない表面が腐食し易くなることという2つの問題があ
る。
【0007】本発明は上記問題に鑑みてなされ、接続部
の抵抗値を小さくでき、温度サイクルや高温に対する信
頼性があり、かつ電子部品の電極における腐食が防止で
きる半導体装置の実装構造及び実装方法を提供すること
を目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項1に記載の発
明においては、電子部品(1)に形成された複数の電極
(2)のそれぞれに第1のAu合金バンプ(7a)を形
成する工程と、基板(5)に形成された複数の電極
(2)のそれぞれに中央部分(8)及び該中央部分
(8)の縁の部分(9)が突出する第2のAu合金バン
プ(7b)を形成する工程と、保護膜(3)の表面に該
保護膜(3)に濡れると共に第2のAu合金バンプ(7
b)に含有された金属と反応するシラノール基を有する
シランカップリング剤(4)を塗布する工程と、第1の
Au合金バンプ(7a)と第2のAu合金バンプ(7
b)とを位置合わせする工程と、電子部品(1)及び基
板(5)を互いに押さえられる方向に加圧して、第1、
第2のAu合金バンプ(7a、7b)を接合させると共
に、シランカップリング剤(4)を介して第2のAu合
金バンプ(7b)の縁の部分(9)と保護膜(3)とを
結合させる工程と、を備えていることを特徴としてい
る。
【0009】このように、保護膜(3)の表面にシラン
カップリング剤(4)を塗布しておき、第2のAu合金
バンプ(7b)の電子部品側を中央部分(8)及びその
縁の部分(9)が突出した形状とすれば、熱圧着の際に
第1、第2のAu合金バンプ(7a、7b)が接合する
と共に、シランカップリング剤(4)を介して保護膜
(3)と第2のAu合金バンプ(7b)の縁の部分
(9)とが結合するようにできる。
【0010】これにより、電子部品(1)と基板(5)
との電気的接続を耐劣化性、耐腐食性に優れた金属結合
で行うことができると共に、縁の部分(9)によって電
子部品(1)に備えられた電極(2)を外部雰囲気から
遮蔽することができ、電極(2)の腐食を防止すること
ができる。また、金属結合とすることで、接続部におけ
る抵抗値を小さくすることができる。
【0011】具体的には、請求項2に示すように、第2
のAu合金バンプ(7)を、AuにPbとAgが混入さ
れた合金によって構成すれば、PbとAgをシランカッ
プリング剤(4)のシラノール基と反応させることがで
きる。また、請求項3に示すように、保護膜(3)をポ
リイミドによって構成し、シランカップリング剤(4)
をアミノ基が含まれたもので構成すれば、アミノ基をポ
リイミドと結合又は相溶化するようにできる。
【0012】請求項4に記載の発明においては、電子部
品(1)に形成された複数の電極(2)と、基板(5)
に形成された複数の電極(6)とがAu合金バンプ
(7)によって電気的に接続されており、Au合金バン
プ(7)は、電子部品(1)側において、中央部分
(8)と該中央部分の縁の部分(9)が突出した形状を
成し、中央部分(8)が電子部品(1)に形成された電
極(2)と接続され、縁の部分(9)がシランカップリ
ング剤(4)を介して保護膜(3)と結合していること
を特徴としている。
【0013】このように、Au合金バンプ(7)によっ
て電子部品(1)と基板(5)との電気的接続を行うよ
うにすることで、耐劣化性、耐腐食性に優れた金属結合
で行うことができる。また、Au合金バンプ(7)の縁
の部分(9)がシランカップリング剤(4)を介して保
護膜(3)と結合しているため、電子部品(1)の電極
(2)が覆われて外部雰囲気と遮蔽されるため、該電極
(2)の腐食を防止することができる。
【0014】
【発明の実施の形態】以下、この発明の実施の形態を図
面に従って説明する。電子部品として半導体装置を実装
基板に実装した時の断面図を図1に示す。この図に基づ
き、半導体装置の実装構造について説明する。ICチッ
プ(電子部品)1の表面側には、アルミニウム等で形成
された複数の電極2が形成されている。そして、電極2
側を下にしてICチップ1が配置されている。この電極
の周囲において、ICチップ1の最表面はポリイミド樹
脂によって構成された保護膜3で覆われている。また、
この保護膜3の表面には、シランカップリング剤4が塗
布されている。
【0015】一方、基板(実装基板)5の表面には、I
Cチップ1に形成された複数の電極2のそれぞれと対向
するように、アルミニウム等で形成された複数の電極6
が備えられている。複数の電極2と複数の電極6とは、
Au合金からなる金属バンプ(以下、Au合金バンプと
いう)7を介して電気的に接続されており、これにより
ICチップ1と基板5との電気的接続がなされている。
【0016】Au合金バンプ7は、ICチップ1側にお
いて、中央部分8が突出しており、この部分が電極2と
接合されている。また、Au合金バンプ7は、ICチッ
プ1側の中央部分の縁(外周)の部分9も突出した形状
を成しており、この縁の部分9がシランカップリング剤
4を介して保護膜3と結合されている。これにより、電
極2と外部雰囲気から遮蔽されるため、電極2への水分
やハロゲンイオンの侵入を防ぐことができ、電極2が腐
食されることから防止できるようになっている。
【0017】次に、図1に示されるICチップ1と基板
5との実装方法について、図2から図5に基づいて説明
する。ICチップ1と基板5との実装は、ICチップ1
及び基板5のそれぞれの電極2、6にAu合金からなる
Au合金バンプを形成し、Au合金バンプの高さを均一
にする第1工程と、ICチップ1の保護膜3にシランカ
ップリング剤4を塗布する第2工程と、ICチップ1と
基板5とを位置合わせして実装を行う第3工程とから構
成される。
【0018】まず、第1工程について図2〜図4に基づ
いて説明する。図2は、ICチップ1に設けられた電極
2のそれぞれにAu合金バンプ7aを形成する工程を示
しており、図3は具体的なAu合金バンプ7aの形成方
法を示しており、図4は基板5に備えられた電極6のそ
れぞれにAu合金バンプ7bを形成する工程を示してい
る。
【0019】まず、アルミニウム等で構成された電極2
及びポリイミド樹脂で構成された保護膜3を備えたIC
チップ1を用意する。そして、ワイヤーボンダーを利用
したSBB法によって、図2(a)に示すようにICチ
ップ1の表面に形成された電極2のそれぞれにAu合金
バンプ7aを形成する。このワイヤボンダーを利用した
Au合金バンプの形成方法を図3に示して説明する。な
お、本実施形態では、ボンディング用のワイヤとしてA
uが98〜99%、Pbが0.5〜1.0%、Agが
0.5〜1.0%、その他を0.01%未満の構成を有
するAu合金で構成された、φ25〜50μm程度の径
を有するAu合金ワイヤ11を用いている。
【0020】まず、図3(a)に示すように、Au合金
ワイヤ11に電気的放電等の熱エネルギーを加えて、ボ
ンディングキャピラリ12の先端にAu合金ワイヤ11
の径の2〜2.5倍程度の大きさとなるイニシャルボー
ル13を形成する。この後、図3(b)に示すように、
ボンディングキャピラリ12の先端で温度と超音波振動
を加えながらイニシャルボール13を電極2に固着す
る。次に、図3(c)に示すように、ボンディングキャ
ピラリ12を移動させることにより、固着したイニシャ
ルボール13に繋がっているAu合金ワイヤ11を引っ
張って切断する。これにより、図3(d)に示すような
Au合金バンプ7aが形成される。
【0021】この図3に示される工程を連続して行い、
図2(a)に示すように、ICチップ1の表面に備えら
れた電極2の全てにAu合金バンプ11を形成する。そ
の後、図2(b)に示すように、平面が確保された平板
14でAu合金バンプ7aの先端を押し付けて、Au合
金バンプ7aの高さを均一にする。これにより、図2
(c)に示されるように、高さが均一なAu合金バンプ
7aを備えたICチップ1が完成する。
【0022】次に、図3に示した工程と同様の工程を行
って、基板5に備えられた電極6のそれぞれにAu合金
バンプ7bを形成する。但し、今度は図5に示すよう
に、図3(a)で示したイニシャルボール13の径がA
u合金ワイヤの径の3〜4倍程度となるようにして行
う。このように大きな径のイニシャルボール13を用い
ると、イニシャルボール13をボンディングキャピラリ
12の先端で押し潰したときに、イニシャルボール13
はボンディングキャピラリ12の先端からはみ出して盛
り上がった状態となる。このため、図4(a)に示すよ
うに、中央部8とその縁(外周)の部分9が突出したA
u合金バンプ7bが電極6上に形成される。
【0023】そして、平面が確保された平板でAu合金
バンプ7bの先端を押し付け、図4(b)に示すように
中央部8とその縁(外周)の部分9が略同等量突出した
Au合金バンプ7bを備えた基板5が完成する。次に、
第2工程を行う。この第2工程を図6に基づいて説明す
る。まず、第1工程を経てAu合金バンプ7aが形成さ
れたICチップ1を用意する。そして、ポリイミドと濡
れるアミノ基を有するシランカップリング剤4の水溶液
を調整し、スプレー噴霧装置15によるスプレー噴射に
よってICチップ1の全体に塗布する。このとき、水溶
液の塗布量を滴ができない程度にするのが望ましい。そ
の後、80〜100℃、5分間の加熱処理を行い、シラ
ンカップリング剤4を乾燥させてICチップ1の表面に
定着させる。このようにして、シランカップリング剤4
が塗布されたICチップ1が完成する。
【0024】続いて、第3工程を行う。この第3工程を
図7に基づいて説明する。まず、前工程までに形成した
ICチップ1と基板5を用意する。そして、図7(a)
に示すように、ICチップ1のAu合金バンプ7aと基
板5のAu合金バンプ7bとが一致するようにマウンタ
ーで位置合わせして、ICチップ1を基板5上に搭載す
る。なお、マウンターの位置精度が±30μmである
が、基板5のAu合金バンプ7bの径がφ150μm、
ICチップ1のAu合金バンプ7aの径がφ90μmで
あるため位置精度の余裕度は大きい。
【0025】次に、200〜250℃に加熱しながら3
0gf/バンプ(1つAu合金バンプに対して30g
f)の荷重を加える。これにより、基板5に形成された
Au合金バンプ7bの中央部8においては、図7(b)
に示すように、ICチップ1に形成されたAu合金バン
プ7aと共に熱圧着されて一体(Au合金バンプ7)と
なり、ICチップ1と基板5とが電気的に接続される。
このAu合金バンプ同士の結合は耐腐食性、耐熱劣化性
に優れた金属結合(Au−Au結合)であるため、基板
5とICチップ1は信頼性が高く、また接続抵抗の小さ
い接続となる。また、従来のはんだを使用した接続方法
とは異なり、環境に有害なフラックスを必要としないた
め、耐環境性に優れている。
【0026】一方、基板5に形成されたAu合金バンプ
7bの縁の部分9においては、シランカップリング剤4
を介して保護膜3と結合する。この結合メカニズムを図
8(a)、(b)に示して説明する。なお、図8(a)
は結合前の図であり、図8(b)は結合後の図である。
図8(a)に示すように、シランカップリング剤4はシ
ラノール基とアミノ基を備えている。そして、図8
(b)に示すように、このシランカップリング剤4のア
ルコシキル基(Si−OR)が加水分解後にシラノール
基となり、このシラノール基とAu合金バンプ中のPb
(パラジウム)またはAg(銀)とが縮合反応してSi
−O−M結合を形成する。また、シランカップリング剤
4のアミノ基が保護膜3のポリイミド樹脂と結合あるい
は相溶化する。以上のことからAu合金とICチップ1
の保護膜3はシランカップリング剤4を介して結合す
る。
【0027】これにより、ICチップ1と基板5との電
気的接続が成されると共に、ICチップ1に形成された
電極2と外部雰囲気とが遮蔽され、図1に示したICチ
ップ1の実装構造となる。 (他の実施形態)上記実施形態では、Au合金ワイヤ1
1をAuにPb、Agを含有させたもので構成したが、
Pb、Agに限らず、シランカップリング剤4のシラノ
ール基(Si−OH)と結合するものであればその他の
ものでも適用することができる。但し、Auに含有させ
たときに、Au合金ワイヤとして加工できるものを選択
する必要がある。
【0028】また、保護膜3としてポリイミドを用いて
いるため、アミノ基を有するシランカップリング剤4を
用いているが、ポリイミド以外のものを用いる場合に
は、その材料と最適な結合を行う有機反応基を有したシ
ランカップリング剤4を用いることで上記実施形態と同
様の効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施形態にかかわるICチップ1と
基板5との実装構造を示す図である。
【図2】ICチップ1の電極2にAu合金バンプ7aを
形成する工程を示す図である。
【図3】Au合金バンプ7aの形成方法を説明するため
の図である。
【図4】基板5の電極6にAu合金バンプ7bを形成す
る工程を示す図である。
【図5】Au合金バンプ7bを形成するときのイニシャ
ルボール13の大きさを示す図である。
【図6】シリカカップリング剤4の塗布工程を説明する
ための図である。
【図7】ICチップ1を基板5に実装する工程を説明す
るための図である。
【図8】Au合金バンプ7と保護膜3との結合状態を説
明するための図である。
【図9】従来のはんだバンプ101によるICチップ1
02の実装構造を示す図である。
【図10】従来のAuバンプ111及び導電性接着剤1
12によるICチップ113と基板114との実装構造
を示す図である。
【図11】従来のAuバンプ121及びはんだバンプ1
22を熱硬化性樹脂125で被膜したICチップ123
と基板124との実装構造を示す図である。
【符号の説明】
1…ICチップ、2…電極、3…保護膜、4…シリカカ
ップリング剤、5…基板、6…電極、7…Au合金バン
プ、8…中央部分、9…縁の部分、11…Au合金ワイ
ヤ、12…ボンディングキャピラリ、13…イニシャル
ボール。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 一面側に複数の電極(2)を有し、該複
    数の電極(2)の周囲が保護膜(3)で覆われた電子部
    品(1)と、 前記複数の電極(2)と対応するように複数の電極
    (6)が形成された基板(5)とを備え、前記電子部品
    (1)を前記基板(5)上に搭載し、前記電子部品
    (1)に形成された複数の電極(2)と、前記基板
    (5)に形成された複数の電極(6)とを電気的に接続
    してなる電子部品の実装方法において、 前記電子部品(1)に形成された複数の電極(2)のそ
    れぞれに第1のAu合金バンプ(7a)を形成する工程
    と、 前記基板(5)に形成された複数の電極(2)のそれぞ
    れに、中央部分(8)及び該中央部分(8)の縁の部分
    (9)が突出する第2のAu合金バンプ(7b)を形成
    する工程と、 前記保護膜(3)の表面に、該保護膜(3)に濡れると
    共に前記第2のAu合金バンプ(7b)に含有された金
    属と反応するシラノール基を有するシランカップリング
    剤(4)を塗布する工程と、 前記第1のAu合金バンプ(7a)と前記第2のAu合
    金バンプ(7b)とを位置合わせする工程と、 前記電子部品(1)及び前記基板(5)を互いに押さえ
    られる方向に加圧して、前記第1、第2のAu合金バン
    プ(7a、7b)を接合させると共に、前記シランカッ
    プリング剤(4)を介して前記第2のAu合金バンプ
    (7b)の前記縁の部分(9)と前記保護膜(3)とを
    結合させる工程と、を備えていることを特徴とする電子
    部品の実装方法。
  2. 【請求項2】 前記第2のAu合金バンプ(7)を、A
    uにPbとAgが混入された合金によって構成すること
    を特徴とする請求項1に記載の電子部品の実装方法。
  3. 【請求項3】 前記保護膜(3)をポリイミドによって
    構成し、前記シランカップリング剤(4)をアミノ基が
    含まれたもので構成することを特徴とする請求項1又は
    2に記載の電子部品の実装方法。
  4. 【請求項4】 一面側に複数の電極(2)を有し、該複
    数の電極(2)の周囲が保護膜(3)で覆われていると
    共に該保護膜(3)の表面にシランカップリング剤
    (4)が塗布されてなる電子部品(1)と、 前記複数の電極(2)のそれぞれと対応するように複数
    の電極(6)が形成された基板(5)とを備え、 前記電子部品(1)に形成された複数の電極(2)と、
    前記基板(5)に形成された複数の電極(6)とがAu
    合金バンプ(7)によって電気的に接続されており、 前記Au合金バンプ(7)は、前記電子部品(1)側に
    おいて、中央部分(8)と該中央部分の縁の部分(9)
    が突出した形状を成し、前記中央部分(8)が前記電子
    部品(1)に形成された電極(2)と接続され、前記縁
    の部分(9)が前記シランカップリング剤(4)を介し
    て前記保護膜(3)と結合していることを特徴とする電
    子部品の実装構造。
JP10101368A 1998-04-13 1998-04-13 電子部品の実装構造及び実装方法 Pending JPH11297762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10101368A JPH11297762A (ja) 1998-04-13 1998-04-13 電子部品の実装構造及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10101368A JPH11297762A (ja) 1998-04-13 1998-04-13 電子部品の実装構造及び実装方法

Publications (1)

Publication Number Publication Date
JPH11297762A true JPH11297762A (ja) 1999-10-29

Family

ID=14298891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10101368A Pending JPH11297762A (ja) 1998-04-13 1998-04-13 電子部品の実装構造及び実装方法

Country Status (1)

Country Link
JP (1) JPH11297762A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638854B2 (en) * 2005-01-18 2009-12-29 Sharp Kabushiki Kaisha Semiconductor device, display module, and manufacturing method of semiconductor device
JP2012023067A (ja) * 2010-07-12 2012-02-02 Panasonic Corp 電子部品実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638854B2 (en) * 2005-01-18 2009-12-29 Sharp Kabushiki Kaisha Semiconductor device, display module, and manufacturing method of semiconductor device
JP2012023067A (ja) * 2010-07-12 2012-02-02 Panasonic Corp 電子部品実装方法

Similar Documents

Publication Publication Date Title
JP5435849B2 (ja) 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法
JP3409957B2 (ja) 半導体ユニット及びその形成方法
US6214642B1 (en) Area array stud bump flip chip device and assembly process
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
US6107120A (en) Method of making semiconductor devices having protruding contacts
JP3459804B2 (ja) 半導体装置
EP1448033A1 (en) Method and device for mounting electronic component on a circuit board
JPH02123685A (ja) 金を含むワイヤを半田に接着する方法
JP2001085470A (ja) 半導体装置及びその製造方法
JP3836349B2 (ja) 半導体装置およびその製造方法
JPH1126922A (ja) チップ実装方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2003017531A (ja) 半導体装置
JP3477486B2 (ja) 電子部品の実装体の製造方法
JP2003100810A (ja) 半導体装置とその製造方法
JPH11297762A (ja) 電子部品の実装構造及び実装方法
JP2003086620A (ja) 突起電極を有する半導体装置及びその製造方法
JP3811248B2 (ja) 半導体素子の基板への接合方法及び実装方法
JPH1098077A (ja) 半導体装置の製造方法
JP2001313462A (ja) 電子部品の実装方法
JP3702929B2 (ja) ワイヤボンディング方法
JP3006957B2 (ja) 半導体装置の実装体
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JPH1027824A (ja) 突起電極を有する半導体装置及びその製造方法
KR20000046722A (ko) 반도체 베어칩의 다이렉트 어테치 본딩 방법