JPH11298461A - タイミング検出回路及び振幅検出回路 - Google Patents
タイミング検出回路及び振幅検出回路Info
- Publication number
- JPH11298461A JPH11298461A JP10115999A JP11599998A JPH11298461A JP H11298461 A JPH11298461 A JP H11298461A JP 10115999 A JP10115999 A JP 10115999A JP 11599998 A JP11599998 A JP 11599998A JP H11298461 A JPH11298461 A JP H11298461A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- amplitude
- timing
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 入力された高周波信号振幅のピーク点のタイ
ミングを正確に検出できるようにする。 【解決手段】 第１の入力点Ｓ１と第２の入力点Ｓ２と
の間に入力された交流信号を整流する整流回路１と、基
準電位ＣＧNDからの大きさが上記入力交流信号の振幅に
対応する第１の半波整流信号Ｓ１ーＣＧNDと、上記第１
の半波整流信号に対して位相が１８０°異なる第２の半
波整流信号Ｓ２ーＣＧNDとを生成するとともに、上記半
波整流された第１及び第２の半波整流信号を所定時間遅
延させ、上記遅延させた第１の遅延信号と上記第２の遅
延信号とを比較して、その大きさが反転するタイミング
を検出するようにして、フィルタ用のコンデンサを内蔵
することなく入力交流信号のピーク電圧を確実に検出で
きるようにする。
ミングを正確に検出できるようにする。 【解決手段】 第１の入力点Ｓ１と第２の入力点Ｓ２と
の間に入力された交流信号を整流する整流回路１と、基
準電位ＣＧNDからの大きさが上記入力交流信号の振幅に
対応する第１の半波整流信号Ｓ１ーＣＧNDと、上記第１
の半波整流信号に対して位相が１８０°異なる第２の半
波整流信号Ｓ２ーＣＧNDとを生成するとともに、上記半
波整流された第１及び第２の半波整流信号を所定時間遅
延させ、上記遅延させた第１の遅延信号と上記第２の遅
延信号とを比較して、その大きさが反転するタイミング
を検出するようにして、フィルタ用のコンデンサを内蔵
することなく入力交流信号のピーク電圧を確実に検出で
きるようにする。
Description
【０００１】
【発明の属する技術分野】本発明はタイミング検出回路
及び振幅検出回路に関し、特に、ＡＳＫ変調によるデー
タキャリアシステムに用いて好適なものである。
及び振幅検出回路に関し、特に、ＡＳＫ変調によるデー
タキャリアシステムに用いて好適なものである。
【０００２】
【従来の技術】従来より、ＡＳＫ変調によるデータキャ
リアシステムにおいては、子機は親機から送られてきた
高周波信号の振幅の変化を検出してデータを復調するよ
うにしている。上記高周波信号の振幅を検出するとき
に、正確な検出を行うようにするためには、交流振幅を
直流化する時に発生するリップルノイズや、周りからの
ノイズの影響を取り除くためのフィルタが必要になる。
リアシステムにおいては、子機は親機から送られてきた
高周波信号の振幅の変化を検出してデータを復調するよ
うにしている。上記高周波信号の振幅を検出するとき
に、正確な検出を行うようにするためには、交流振幅を
直流化する時に発生するリップルノイズや、周りからの
ノイズの影響を取り除くためのフィルタが必要になる。
【０００３】このようなノイズ除去フィルタ回路は単純
な構成の回路であり、抵抗器とコンデンサとで実現する
ことができる。しかしながら、１３．５６ＭＨｚのよう
な短波帯の場合は必要な容量が小さいので、コンデンサ
をＩＣに内蔵することが可能である。しかし、１２５Ｋ
Ｈｚのような長波帯の場合には必要な容量が大きくなる
ので、コンデンサをＩＣ内に設けることは面積の制約
上、実質的に困難である。このため、長波帯を用いたデ
ータキャリアシステムにおいては、容量を外付けにする
必要がある。
な構成の回路であり、抵抗器とコンデンサとで実現する
ことができる。しかしながら、１３．５６ＭＨｚのよう
な短波帯の場合は必要な容量が小さいので、コンデンサ
をＩＣに内蔵することが可能である。しかし、１２５Ｋ
Ｈｚのような長波帯の場合には必要な容量が大きくなる
ので、コンデンサをＩＣ内に設けることは面積の制約
上、実質的に困難である。このため、長波帯を用いたデ
ータキャリアシステムにおいては、容量を外付けにする
必要がある。
【０００４】図５に従来例を示す。図５においては、コ
イルとコンデンサとからなるアンテナ回路５０を介して
入力された高周波信号を第１の整流回路５１で全波整流
するとともに、上記第１の整流回路５１の整流出力をコ
ンデンサＣ及びレギュレータ５３で所定の電圧値となる
ように制御して電源電圧を得るようにしている。
イルとコンデンサとからなるアンテナ回路５０を介して
入力された高周波信号を第１の整流回路５１で全波整流
するとともに、上記第１の整流回路５１の整流出力をコ
ンデンサＣ及びレギュレータ５３で所定の電圧値となる
ように制御して電源電圧を得るようにしている。
【０００５】また、上記アンテナ回路５０を介して入力
された高周波信号を、ダイオードＤ５４及びＤ５５より
なる第２の整流回路５２で整流し、さらに、コンデンサ
Ｃ３及び抵抗器Ｒ３による微分回路５６で微分して信号
振幅の変化点を検出した後、コンパレータＣＯＭＰにて
振幅を判定してデータ復調を行っている。
された高周波信号を、ダイオードＤ５４及びＤ５５より
なる第２の整流回路５２で整流し、さらに、コンデンサ
Ｃ３及び抵抗器Ｒ３による微分回路５６で微分して信号
振幅の変化点を検出した後、コンパレータＣＯＭＰにて
振幅を判定してデータ復調を行っている。
【０００６】すなわち、図５に示した回路の場合、動作
電源を得るための第１の整流回路５１と、データ復調を
行うための第２の整流回路５２とを分離している。これ
は、入力信号の信号振幅を直流化した後のフィルタの時
定数を大きくして、検出した電圧に含まれるリップルを
減らすためである。
電源を得るための第１の整流回路５１と、データ復調を
行うための第２の整流回路５２とを分離している。これ
は、入力信号の信号振幅を直流化した後のフィルタの時
定数を大きくして、検出した電圧に含まれるリップルを
減らすためである。
【０００７】但し、この回路の場合は、信号振幅の変調
による変動を検出するためのものなので、時定数を大き
くしてリップルを完全に取り除くことができない問題が
あった。
による変動を検出するためのものなので、時定数を大き
くしてリップルを完全に取り除くことができない問題が
あった。
【０００８】ところで、ＡＳＫ変調によるデータキャリ
アシステムにおける子機を集積回路化する場合に、大き
な容量のコンデンサを内蔵することはチップサイズの増
大を招くので好ましくない。
アシステムにおける子機を集積回路化する場合に、大き
な容量のコンデンサを内蔵することはチップサイズの増
大を招くので好ましくない。
【０００９】特に、長波帯の場合、必要とするコンデン
サの容量が非常に大きいので、ＩＣ内に設けるとチップ
サイズの半分以上がコンデンサのために占領されてしま
う不都合が発生する。このような問題を避けるには、ス
イッチドキャパシタ回路を用いてそのサンプリングを信
号の波形のほぼピークのタイミングとすればよい。
サの容量が非常に大きいので、ＩＣ内に設けるとチップ
サイズの半分以上がコンデンサのために占領されてしま
う不都合が発生する。このような問題を避けるには、ス
イッチドキャパシタ回路を用いてそのサンプリングを信
号の波形のほぼピークのタイミングとすればよい。
【００１０】
【発明が解決しようとする課題】しかしながら、入力信
号を整流して動作電源を得るとともに、入力信号をサン
プリングする動作タイミングを得るのは容易であるが、
サンプリングタイミングを入力信号振幅のピーク点に持
ってくるのは簡単ではない。
号を整流して動作電源を得るとともに、入力信号をサン
プリングする動作タイミングを得るのは容易であるが、
サンプリングタイミングを入力信号振幅のピーク点に持
ってくるのは簡単ではない。
【００１１】図６に、振幅検出回路の一例を示す。図６
の振幅検出回路は、アンテナ回路６０を介して入力され
た信号を、全波整流回路６１で全波整流し、さらに、コ
ンデンサＣ及びレギュレータ６２で所定の電圧値となる
ように制御して電源電圧を得るようにしている。
の振幅検出回路は、アンテナ回路６０を介して入力され
た信号を、全波整流回路６１で全波整流し、さらに、コ
ンデンサＣ及びレギュレータ６２で所定の電圧値となる
ように制御して電源電圧を得るようにしている。
【００１２】また、上記アンテナ回路６０を介して入力
された信号をダイオードＤ及び抵抗器Ｒよりなる信号電
圧生成回路６３に与え、入力信号の振幅に応じた大きさ
の電圧を発生させている。そして、上記信号電圧の大き
さを振幅検出器６４で判定し、入力信号が所定の信号レ
ベルに達しているか否かを判定している。
された信号をダイオードＤ及び抵抗器Ｒよりなる信号電
圧生成回路６３に与え、入力信号の振幅に応じた大きさ
の電圧を発生させている。そして、上記信号電圧の大き
さを振幅検出器６４で判定し、入力信号が所定の信号レ
ベルに達しているか否かを判定している。
【００１３】しかし、図６の振幅検出回路の場合、入力
信号が所定のレベルに達した時点を検出していたので、
送信されてきた信号の大きさが変わっても、振幅が所定
の大きさになった瞬間にサンプリングパルスが出力され
てしまう問題があった。
信号が所定のレベルに達した時点を検出していたので、
送信されてきた信号の大きさが変わっても、振幅が所定
の大きさになった瞬間にサンプリングパルスが出力され
てしまう問題があった。
【００１４】この問題の対策として、タイミング検出し
た後に一定時間待たせる方法があるが、この方法では待
たせる時間のバラツキを高精度に制御するのが困難であ
る問題があった。
た後に一定時間待たせる方法があるが、この方法では待
たせる時間のバラツキを高精度に制御するのが困難であ
る問題があった。
【００１５】本発明は上述の問題点にかんがみ、信号振
幅のピーク点のタイミングを正確に検出できるようにす
ることを第１の目的とする。また、信号振幅のピーク点
のタイミングで入力信号の振幅を正確に検出できるよう
にすることを第２の目的とする。
幅のピーク点のタイミングを正確に検出できるようにす
ることを第１の目的とする。また、信号振幅のピーク点
のタイミングで入力信号の振幅を正確に検出できるよう
にすることを第２の目的とする。
【００１６】
【課題を解決するための手段】本発明のタイミング検出
回路は、第１の入力点と第２の入力点との間に入力され
た交流信号を全波整流して、基準電位からの大きさが上
記入力交流信号の振幅に対応する直流電圧を生成する整
流回路と、上記第１の入力点と上記基準電位との間に接
続され、上記第１の入力点の電圧信号を所定時間遅延さ
せる第１の遅延手段と、上記第２の入力点と上記基準電
位との間に接続され、上記第２の入力点の電圧信号を所
定時間遅延させる第２の遅延手段と、上記第１の遅延手
段から出力される第１の遅延信号と、上記第２の遅延手
段から出力される第２の遅延信号とを比較して、その大
きさが反転するタイミングを検出するタイミング検出手
段とを具備することを特徴としている。
回路は、第１の入力点と第２の入力点との間に入力され
た交流信号を全波整流して、基準電位からの大きさが上
記入力交流信号の振幅に対応する直流電圧を生成する整
流回路と、上記第１の入力点と上記基準電位との間に接
続され、上記第１の入力点の電圧信号を所定時間遅延さ
せる第１の遅延手段と、上記第２の入力点と上記基準電
位との間に接続され、上記第２の入力点の電圧信号を所
定時間遅延させる第２の遅延手段と、上記第１の遅延手
段から出力される第１の遅延信号と、上記第２の遅延手
段から出力される第２の遅延信号とを比較して、その大
きさが反転するタイミングを検出するタイミング検出手
段とを具備することを特徴としている。
【００１７】また、本発明の振幅検出回路は、第１の入
力点と第２の入力点との間に入力された交流信号を全波
整流して、基準電位からの大きさが上記入力交流信号の
振幅に対応する直流電圧を生成する整流回路と、上記第
１の入力点と上記基準電位との間に接続され、上記第１
の入力点の電圧信号を所定時間遅延させる第１の遅延手
段と、上記第２の入力点と上記基準電位との間に接続さ
れ、上記第２の入力点の電圧信号を所定時間遅延させる
第２の遅延手段と、上記第１の遅延手段から出力される
第１の遅延信号と、上記第２の遅延手段から出力される
第２の遅延信号とを比較して、その大きさが反転するタ
イミングを検出するタイミング検出手段と、上記タイミ
ング検出手段の検出出力に応じて上記入力交流信号をサ
ンプルホールドする手段と、上記サンプルホールド手段
によってサンプルホールドされている電圧に基づいて上
記入力交流信号の振幅の変化を検出する検出手段とを具
備することを特徴としている。
力点と第２の入力点との間に入力された交流信号を全波
整流して、基準電位からの大きさが上記入力交流信号の
振幅に対応する直流電圧を生成する整流回路と、上記第
１の入力点と上記基準電位との間に接続され、上記第１
の入力点の電圧信号を所定時間遅延させる第１の遅延手
段と、上記第２の入力点と上記基準電位との間に接続さ
れ、上記第２の入力点の電圧信号を所定時間遅延させる
第２の遅延手段と、上記第１の遅延手段から出力される
第１の遅延信号と、上記第２の遅延手段から出力される
第２の遅延信号とを比較して、その大きさが反転するタ
イミングを検出するタイミング検出手段と、上記タイミ
ング検出手段の検出出力に応じて上記入力交流信号をサ
ンプルホールドする手段と、上記サンプルホールド手段
によってサンプルホールドされている電圧に基づいて上
記入力交流信号の振幅の変化を検出する検出手段とを具
備することを特徴としている。
【００１８】
【作用】本発明は上記技術手段を有するので、第１の入
力点と第２の入力点との間に入力された交流信号が整流
回路によって全波整流されて、基準電位からの大きさが
上記入力交流信号の振幅に対応する直流電圧信号が生成
されるとともに、上記第１及び第２の入力点の電圧信号
が所定時間遅延される。そして、上記遅延された第１の
遅延信号と上記第２の遅延信号との大小が比較され、そ
の大きさが反転するタイミングが、上記入力された交流
信号のピーク電圧のタイミングとして検出することがで
き、入力信号のピーク電圧を、フィルタ用のコンデンサ
を内蔵することなく確実に検出することが可能となる。
力点と第２の入力点との間に入力された交流信号が整流
回路によって全波整流されて、基準電位からの大きさが
上記入力交流信号の振幅に対応する直流電圧信号が生成
されるとともに、上記第１及び第２の入力点の電圧信号
が所定時間遅延される。そして、上記遅延された第１の
遅延信号と上記第２の遅延信号との大小が比較され、そ
の大きさが反転するタイミングが、上記入力された交流
信号のピーク電圧のタイミングとして検出することがで
き、入力信号のピーク電圧を、フィルタ用のコンデンサ
を内蔵することなく確実に検出することが可能となる。
【００１９】また、本発明の振幅検出回路によれば、コ
ンパレータの出力反転時に信号振幅がサンプルされると
ともにホールドされるので、信号振幅のピーク値をリッ
プルなく検出することができ、フィルタ用のコンデンサ
を内蔵することなくピーク電圧を確実に検出することが
できる。これにより、チップサイズを大型化させたり、
コンデンサを外付けしたりすることなく、受信した交流
信号を良好に検波することができる。
ンパレータの出力反転時に信号振幅がサンプルされると
ともにホールドされるので、信号振幅のピーク値をリッ
プルなく検出することができ、フィルタ用のコンデンサ
を内蔵することなくピーク電圧を確実に検出することが
できる。これにより、チップサイズを大型化させたり、
コンデンサを外付けしたりすることなく、受信した交流
信号を良好に検波することができる。
【００２０】
【発明の実施の形態】以下、本発明のタイミング検出回
路の実施の形態を図面を参照しながら説明する。本発明
によるタイミング検出回路の実施の形態を図１に示す。
図１において、１は整流回路であり、ブリッジ接続され
た第１のダイオードＤ１〜Ｄ４により構成されていて、
コイルＬ1 及びコンデンサＣ1 よりなるアンテナ回路２
で受信した交流信号を両波整流するためのものである。
上記アンテナ回路２は、第１の端子Ｓ１及び第２の端子
Ｓ２を介して集積回路の内部に構成された両波整流回路
１に接続されている。
路の実施の形態を図面を参照しながら説明する。本発明
によるタイミング検出回路の実施の形態を図１に示す。
図１において、１は整流回路であり、ブリッジ接続され
た第１のダイオードＤ１〜Ｄ４により構成されていて、
コイルＬ1 及びコンデンサＣ1 よりなるアンテナ回路２
で受信した交流信号を両波整流するためのものである。
上記アンテナ回路２は、第１の端子Ｓ１及び第２の端子
Ｓ２を介して集積回路の内部に構成された両波整流回路
１に接続されている。
【００２１】両波整流回路１の出力は、基準電位点とな
るＣＧＮＤ、及び電源供給点となるＣＶDD間にそれぞれ
供給される。また、第１の端子Ｓ１と基準電位点ＣＧND
との間には抵抗器１１及びコンデンサ１２よりなる第１
の遅延フィルタ１０が接続され、第２の端子Ｓ２と基準
電位点ＣＧND間には抵抗器２１及びコンデンサ２２より
なる第２の遅延フィルタ２０が接続されている。
るＣＧＮＤ、及び電源供給点となるＣＶDD間にそれぞれ
供給される。また、第１の端子Ｓ１と基準電位点ＣＧND
との間には抵抗器１１及びコンデンサ１２よりなる第１
の遅延フィルタ１０が接続され、第２の端子Ｓ２と基準
電位点ＣＧND間には抵抗器２１及びコンデンサ２２より
なる第２の遅延フィルタ２０が接続されている。
【００２２】そして、上記抵抗器１１及びコンデンサ１
２の接続点から取り出された信号がコンパレータＣＯＭ
Ｐ１の正入力端子に与えられ、抵抗器２１及びコンデン
サ２２の接続点から取り出された信号がコンパレータＣ
ＯＭＰ１の負入力端子に与えられている。
２の接続点から取り出された信号がコンパレータＣＯＭ
Ｐ１の正入力端子に与えられ、抵抗器２１及びコンデン
サ２２の接続点から取り出された信号がコンパレータＣ
ＯＭＰ１の負入力端子に与えられている。
【００２３】上述のように構成された本実施の形態のタ
イミング検出回路の動作波形を図２に示す。図２（イ）
に示したように、第１の端子Ｓ１と第２の端子Ｓ２との
間に与えられる信号は交流波形であるが、第１の端子Ｓ
１と基準電位点ＣＧNDとの間には、図２（ロ）に示すよ
うな第１の第１の半波整流信号が出力され、第２の端子
Ｓ２と基準電位点ＣＧNDとの間には、図２（ハ）に示す
ような第２の半波整流信号が出力される。
イミング検出回路の動作波形を図２に示す。図２（イ）
に示したように、第１の端子Ｓ１と第２の端子Ｓ２との
間に与えられる信号は交流波形であるが、第１の端子Ｓ
１と基準電位点ＣＧNDとの間には、図２（ロ）に示すよ
うな第１の第１の半波整流信号が出力され、第２の端子
Ｓ２と基準電位点ＣＧNDとの間には、図２（ハ）に示す
ような第２の半波整流信号が出力される。
【００２４】上記第１の半波整流信号及び第２の半波整
流信号は、位相が互いに逆転している。図２（ロ）に示
す信号は、第１の遅延フィルタ１０で遅延され、端子Ｓ
１−Ｓ２間の信号と同じ周期を持つ図２（ホ）に示すよ
うな波形を持つ信号に変換される。同様に、図２（ハ）
に示す信号は第２の遅延フィルタ２０で遅延され、端子
Ｓ１−Ｓ２間の信号と同じ周期を持つ図２（ヘ）に示す
ような波形を持つ信号に変換される。
流信号は、位相が互いに逆転している。図２（ロ）に示
す信号は、第１の遅延フィルタ１０で遅延され、端子Ｓ
１−Ｓ２間の信号と同じ周期を持つ図２（ホ）に示すよ
うな波形を持つ信号に変換される。同様に、図２（ハ）
に示す信号は第２の遅延フィルタ２０で遅延され、端子
Ｓ１−Ｓ２間の信号と同じ周期を持つ図２（ヘ）に示す
ような波形を持つ信号に変換される。
【００２５】図２の（ヘ）の点線で示す波形は、図２
（ホ）の波形と同一のものを示している。コンパレータ
ＣＯＭＰ１の２つの入力端子には、この両信号が入力さ
れるので、コンパレータＣＯＭＰ１は図２（ヘ）の両波
形がクロスするタイミングで出力を反転させ、図２
（ト）のような信号を出力する。
（ホ）の波形と同一のものを示している。コンパレータ
ＣＯＭＰ１の２つの入力端子には、この両信号が入力さ
れるので、コンパレータＣＯＭＰ１は図２（ヘ）の両波
形がクロスするタイミングで出力を反転させ、図２
（ト）のような信号を出力する。
【００２６】第１の遅延フィルタ１０、第２の遅延フィ
ルタ２０の遅延時間とａ−ＣＧｎｄとｂ−ＣＧｎｄとの
両波形がクロスするタイミングの関係を図７に示す。実
線の波形はａ−ＣＧｎｄを示し、点線の波形はｂ−ＣＧ
ｎｄを示している。
ルタ２０の遅延時間とａ−ＣＧｎｄとｂ−ＣＧｎｄとの
両波形がクロスするタイミングの関係を図７に示す。実
線の波形はａ−ＣＧｎｄを示し、点線の波形はｂ−ＣＧ
ｎｄを示している。
【００２７】この図７から理解されるように、遅延時間
が大きくなるに従ってａ−ＣＧｎｄとｂ−ＣＧｎｄの両
波形がクロスするタイミングはｔ１からｔ４へと徐々に
入力信号のピークに近づく。図７では、１μ秒の遅延時
間から８μ秒の遅延時間迄の４つの例を示したが、これ
以上遅延時間を増やしてもクロスタイミングが入力信号
波形のピークに近づく効果は余り得られない。
が大きくなるに従ってａ−ＣＧｎｄとｂ−ＣＧｎｄの両
波形がクロスするタイミングはｔ１からｔ４へと徐々に
入力信号のピークに近づく。図７では、１μ秒の遅延時
間から８μ秒の遅延時間迄の４つの例を示したが、これ
以上遅延時間を増やしてもクロスタイミングが入力信号
波形のピークに近づく効果は余り得られない。
【００２８】逆に、ａ−ＣＧｎｄとｂ−ＣＧｎｄの両波
形がなまって来て信号の差が少なくなり、コンパレータ
ＣＯＭＰ１の比較時の誤差が増大するので、余り大きな
遅延時間に設定するのは好ましくない。また、遅延時間
を大きくするためには、コンデンサ１２、２２の容量を
大きくする必要があるが、データキャリアのように小型
化が要求される用途では余り大きなコンデンサを利用で
きない。
形がなまって来て信号の差が少なくなり、コンパレータ
ＣＯＭＰ１の比較時の誤差が増大するので、余り大きな
遅延時間に設定するのは好ましくない。また、遅延時間
を大きくするためには、コンデンサ１２、２２の容量を
大きくする必要があるが、データキャリアのように小型
化が要求される用途では余り大きなコンデンサを利用で
きない。
【００２９】したがって、最適遅延時間はピーク検出の
要求精度と搭載可能なコンデンサ容量との関係で設計的
に求められることになる。また、遅延時間がばらついて
も、２つの波形の反転タイミングには影響が少ないの
で、正確な反転タイミングを検出することができる利点
がある。
要求精度と搭載可能なコンデンサ容量との関係で設計的
に求められることになる。また、遅延時間がばらついて
も、２つの波形の反転タイミングには影響が少ないの
で、正確な反転タイミングを検出することができる利点
がある。
【００３０】以上のように構成したので、コンパレータ
ＣＯＭＰ１の出力ｃの“Ｈ”／“Ｌ”の反転タイミング
は、図２（ト）に示したように、入力信号波形の略ピー
クのタイミングとなっている。これは、入力信号の振幅
には関係なく成立しているので、正確なタイミング検出
を行うことが可能となる。なお、上記タイミング検出動
作は、コンパレータＣＯＭＰ１の動作にヒステリシスを
つけることでより一層安定化することができる。
ＣＯＭＰ１の出力ｃの“Ｈ”／“Ｌ”の反転タイミング
は、図２（ト）に示したように、入力信号波形の略ピー
クのタイミングとなっている。これは、入力信号の振幅
には関係なく成立しているので、正確なタイミング検出
を行うことが可能となる。なお、上記タイミング検出動
作は、コンパレータＣＯＭＰ１の動作にヒステリシスを
つけることでより一層安定化することができる。
【００３１】（第２の実施の形態）次に、図３を参照し
ながら本発明の振幅検出回路について説明する。図３に
示すように、上述したタイミング検出回路は、ＡＳＫ変
調によるデータキャリアシステムの復調のための振幅検
出を行うタイミングパルス発生回路として用いることが
できる。
ながら本発明の振幅検出回路について説明する。図３に
示すように、上述したタイミング検出回路は、ＡＳＫ変
調によるデータキャリアシステムの復調のための振幅検
出を行うタイミングパルス発生回路として用いることが
できる。
【００３２】本実施の形態の振幅検出回路は、図１に示
したタイミング検出回路の出力を遅延インバータ３０に
供給して所定時間だけ遅延させ、コンパレータＣＯＭＰ
１の出力反転時に信号振幅をサンプルし、ホールドする
ようにしている。
したタイミング検出回路の出力を遅延インバータ３０に
供給して所定時間だけ遅延させ、コンパレータＣＯＭＰ
１の出力反転時に信号振幅をサンプルし、ホールドする
ようにしている。
【００３３】図３に示したように上記遅延インバータ３
０は、３個のナンド回路と７個（奇数個）のインバータ
とにより構成されていて、図４の（ロ）に示すように、
その出力３０ａをゲート回路３１に与えて、図４（ハ）
に示すように入力信号波形ＣＶDDーＣＧNDのピークのタ
イミングでサンプルするための微分波形信号を生成する
ようにしている。
０は、３個のナンド回路と７個（奇数個）のインバータ
とにより構成されていて、図４の（ロ）に示すように、
その出力３０ａをゲート回路３１に与えて、図４（ハ）
に示すように入力信号波形ＣＶDDーＣＧNDのピークのタ
イミングでサンプルするための微分波形信号を生成する
ようにしている。
【００３４】そして、そのタイミングで、タイミングホ
ールド回路３３でホールドすることにより、図４（ニ）
に示すように、入力信号波形ＣＶDDーＣＧNDのピークの
値を確実にホールドすることができるようになる。
ールド回路３３でホールドすることにより、図４（ニ）
に示すように、入力信号波形ＣＶDDーＣＧNDのピークの
値を確実にホールドすることができるようになる。
【００３５】上記タイミングホールド回路３３のホール
ド値は、コンデンサ３５及び抵抗器３６よりなる微分回
路を介して比較回路３４に与えられ、図４（ホ）に示す
ように信号振幅の変化が検出される。したがって、入力
信号の振幅変化を確実に検出することができる。しか
も、本実施の形態の振幅検出回路は、大きな容量を用い
ることなく回路を構成することができるので、集積回路
化に好適である。
ド値は、コンデンサ３５及び抵抗器３６よりなる微分回
路を介して比較回路３４に与えられ、図４（ホ）に示す
ように信号振幅の変化が検出される。したがって、入力
信号の振幅変化を確実に検出することができる。しか
も、本実施の形態の振幅検出回路は、大きな容量を用い
ることなく回路を構成することができるので、集積回路
化に好適である。
【００３６】
【発明の効果】本発明は上述したように、本発明のタイ
ミング検出回路によれば、第１の入力点と第２の入力点
との間に入力された交流信号をブリッジ整流回路で全波
整流して、基準電位からの大きさが上記入力交流信号の
振幅に対応する直流電圧信号を生成するとともに、上記
第１及び第２の入力点の電圧信号を所定時間遅延させ、
上記遅延させた第１の遅延信号と上記第２の遅延信号と
を比較して、その大きさが反転するタイミングを検出す
るようにしたので、入力交流信号のピーク電圧を、フィ
ルタ用のコンデンサを内蔵することなく確実に検出する
ことができる。
ミング検出回路によれば、第１の入力点と第２の入力点
との間に入力された交流信号をブリッジ整流回路で全波
整流して、基準電位からの大きさが上記入力交流信号の
振幅に対応する直流電圧信号を生成するとともに、上記
第１及び第２の入力点の電圧信号を所定時間遅延させ、
上記遅延させた第１の遅延信号と上記第２の遅延信号と
を比較して、その大きさが反転するタイミングを検出す
るようにしたので、入力交流信号のピーク電圧を、フィ
ルタ用のコンデンサを内蔵することなく確実に検出する
ことができる。
【００３７】また、本発明の振幅検出回路によれば、コ
ンパレータの出力反転時に信号振幅をサンプルし、ホー
ルドするようにしたので、信号振幅のピーク値をリップ
ルなく検出でき、上記検出したピークタイミングで、過
去にサンプルされてホールドされている電圧と比較する
ことで、信号振幅の変化を正確に検出することができ
る。これにより、フィルタ用のコンデンサを内蔵するこ
となく信号振幅の変化を正確に検出することができるの
で、集積回路化する場合にチップサイズを大型化させた
り、コンデンサを外付けしたりすることなく、受信した
交流信号を良好に検波することができる。
ンパレータの出力反転時に信号振幅をサンプルし、ホー
ルドするようにしたので、信号振幅のピーク値をリップ
ルなく検出でき、上記検出したピークタイミングで、過
去にサンプルされてホールドされている電圧と比較する
ことで、信号振幅の変化を正確に検出することができ
る。これにより、フィルタ用のコンデンサを内蔵するこ
となく信号振幅の変化を正確に検出することができるの
で、集積回路化する場合にチップサイズを大型化させた
り、コンデンサを外付けしたりすることなく、受信した
交流信号を良好に検波することができる。
【図１】本発明の一実施形態を示し、タイミング検出回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】図１のタイミング検出回路の各部の動作を説明
するための波形図である。
するための波形図である。
【図３】振幅検出回路の実施の形態を示すブロック図で
ある。
ある。
【図４】図３のタイミング検出回路の各部の動作を説明
するための波形図である。
するための波形図である。
【図５】従来例を示し、信号の振幅の変化を検出する回
路の一例を示す図である。
路の一例を示す図である。
【図６】従来例を示し、振幅検出回路の一例を示す図で
ある。
ある。
【図７】第１及び第２の遅延フィルタの遅延時間とａ−
ＣＧｎｄとｂ−ＣＧｎｄとの両波形がクロスするタイミ
ングの関係を示す図である。
ＣＧｎｄとｂ−ＣＧｎｄとの両波形がクロスするタイミ
ングの関係を示す図である。
１ 両波整流回路 ２ アンテナ回路 Ｓ１ 第１の入力端子 Ｓ２ 第２の入力端子 １０ 第１の遅延フィルタ ２０ 第２の遅延フィルタ ＣＯＭＰ１ コンパレータ ＣＧND 基準電位点 ＣＶDD 電源供給点
Claims (2)
- 【請求項１】 第１の入力点と第２の入力点との間に入
力された交流信号を全波整流して、基準電位からの大き
さが上記入力交流信号の振幅に対応する直流電圧を生成
する整流回路と、 上記第１の入力点と上記基準電位との間に接続され、上
記第１の入力点の電圧信号を所定時間遅延させる第１の
遅延手段と、 上記第２の入力点と上記基準電位との間に接続され、上
記第２の入力点の電圧信号を所定時間遅延させる第２の
遅延手段と、 上記第１の遅延手段から出力される第１の遅延信号と、
上記第２の遅延手段から出力される第２の遅延信号とを
比較して、その大きさが反転するタイミングを検出する
タイミング検出手段とを具備することを特徴とするタイ
ミング検出回路。 - 【請求項２】 第１の入力点と第２の入力点との間に入
力された交流信号を全波整流して、基準電位からの大き
さが上記入力交流信号の振幅に対応する直流電圧を生成
する整流回路と、 上記第１の入力点と上記基準電位との間に接続され、上
記第１の入力点の電圧信号を所定時間遅延させる第１の
遅延手段と、 上記第２の入力点と上記基準電位との間に接続され、上
記第２の入力点の電圧信号を所定時間遅延させる第２の
遅延手段と、 上記第１の遅延手段から出力される第１の遅延信号と、
上記第２の遅延手段から出力される第２の遅延信号とを
比較して、その大きさが反転するタイミングを検出する
タイミング検出手段と、 上記タイミング検出手段の検出出力に応じて上記入力交
流信号をサンプルホールドする手段と、 上記サンプルホールド手段によってサンプルホールドさ
れている電圧に基づいて上記入力交流信号の振幅の変化
を検出する検出手段とを具備することを特徴とする振幅
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11599998A JP3881450B2 (ja) | 1998-04-10 | 1998-04-10 | タイミング検出回路及び振幅検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11599998A JP3881450B2 (ja) | 1998-04-10 | 1998-04-10 | タイミング検出回路及び振幅検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11298461A true JPH11298461A (ja) | 1999-10-29 |
| JP3881450B2 JP3881450B2 (ja) | 2007-02-14 |
Family
ID=14676348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11599998A Expired - Fee Related JP3881450B2 (ja) | 1998-04-10 | 1998-04-10 | タイミング検出回路及び振幅検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3881450B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671110B2 (en) * | 2000-02-09 | 2003-12-30 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for detecting abnormal magnetic head fly height |
-
1998
- 1998-04-10 JP JP11599998A patent/JP3881450B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671110B2 (en) * | 2000-02-09 | 2003-12-30 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for detecting abnormal magnetic head fly height |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3881450B2 (ja) | 2007-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI568125B (zh) | 感應式電源供應器之供電模組及其電壓測量方法 | |
| JP5466482B2 (ja) | デジタル変換装置及び電力変換装置 | |
| JPH11298461A (ja) | タイミング検出回路及び振幅検出回路 | |
| US8573055B2 (en) | Angular velocity sensor | |
| JPH0832425A (ja) | データ読み取りタイミング可変回路 | |
| JPH03189569A (ja) | 電圧測定装置 | |
| KR100337398B1 (ko) | 전력선 통신시스템의 통신속도 제어장치 | |
| JPH11142448A (ja) | 位相差検出回路 | |
| JP2733450B2 (ja) | 停電検出装置 | |
| JP2000156981A (ja) | インバータの電流・電圧位相差検出方法及び回路 | |
| JP3525716B2 (ja) | 整流回路の制御装置および整流回路を制御するためのプログラムを記録したコンピュータ読取可能な記録媒体 | |
| JP3388165B2 (ja) | 車両進行方向判定回路 | |
| JP2003030931A (ja) | 信号検出回路 | |
| JP3068039B2 (ja) | 同期判定装置 | |
| JPS6243405Y2 (ja) | ||
| JP2003169002A (ja) | データ通信システムおよびコントロール装置 | |
| JPS62266469A (ja) | 変換器の電圧変換回路 | |
| JPH05327794A (ja) | データキャリアのクロック抽出方法及びクロック抽出回路 | |
| JPH0735793A (ja) | 位相検出回路 | |
| JPH05199083A (ja) | クロック最小幅保証装置および方法 | |
| JPS59129539A (ja) | エンジン発電機の同期投入方法 | |
| JP2011087365A (ja) | 電力変換装置 | |
| JPH0830722B2 (ja) | 分析計からの低周波交流信号整流回路 | |
| JPS59133726A (ja) | 波形整形回路 | |
| JPS6347672A (ja) | 平均値検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061110 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |