JPH11305954A - 半導体記憶装置及び半導体記憶装置の書き換え制御方法 - Google Patents
半導体記憶装置及び半導体記憶装置の書き換え制御方法Info
- Publication number
- JPH11305954A JPH11305954A JP11738998A JP11738998A JPH11305954A JP H11305954 A JPH11305954 A JP H11305954A JP 11738998 A JP11738998 A JP 11738998A JP 11738998 A JP11738998 A JP 11738998A JP H11305954 A JPH11305954 A JP H11305954A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- semiconductor storage
- sector
- storage medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
縮する。 【解決手段】 半導体ディスク装置は、ホストインタフ
ェース12、マイクロコントローラ14、バッファメモ
リ16、記憶媒体18及びブロック位置管理部20とを
含んで構成されている。記憶媒体18は、1対の半導体
メモリチップA1、B1 が複数組(N組)設けられてい
る。一方の半導体メモリチップに書き換え命令が入力さ
れると、書き換え対象のセクタを含むブロックを構成す
る全てのセクタのデータをバッファメモリ16に転送す
る。バッファメモリ16では書き換え対象のセクタのデ
ータを書き換え、バッファメモリ16に転送されたデー
タは、他方の半導体メモリチップの消去済み領域のブロ
ックに転送する。
Description
び半導体記憶装置の書き換え制御方法に関する。
して電源を切った場合でも記憶されている情報が保持さ
れるフラッシュメモリ等の不揮発性半導体メモリを用い
た半導体ディスク装置が提案されている。図14(A)
に示されるように、半導体ディスク装置は、ホストイン
タフェース12、マイクロコントローラ14、バッファ
メモリ16及びフラッシュメモリで構成された記憶媒体
15を含んで構成されている。
導体ディスク装置との間でホストインタフェース12を
介して行うデータ授受を制御する。
ように、複数(例えば8個)のセクタ30A〜30Hで
構成されるブロックが複数備えられており、消去動作は
ブロック単位で行われる。なお、1個のセクタは、デー
タの書き換え等を行うときの最小単位であり、例えば5
12バイトで構成されている。
れた場合の半導体ディスク装置の動作を図15を参照し
て説明する。
令が入力されると、マイクロコントローラ14は書き換
え対象のセクタを算出する。すなわち、書き換え対象の
セクタが記憶媒体15のいずれのブロックに存在してい
るかを特定する。
クを構成する全てのセクタ30A〜30Hのデータをバ
ッファメモリ16に転送する。これにより、書き換え対
象のセクタを含むブロックのデータが読み出され、バッ
ファメモリ16に書き込まれる。書き換え対象のセクタ
を含むブロックを構成する全てのセクタ30A〜30H
のデータがバッファメモリ16に転送された後、バッフ
ァメモリ16内で書き換え対象のセクタのデータをホス
トからの指示に従って書き換える。
送した記憶媒体15のブロックのデータを消去する。こ
の記憶媒体15は、消去動作がブロック単位で行われる
ため、例えば1個のブロックが8個のセクタ30A〜3
0Hで構成されている場合には、8セクタ分のデータが
同時に消去される。
データを記憶媒体15の該当ブロックに転送する。すな
わち、一旦データを消去したブロックに再度転送する。
これにより、データが書き換えられたセクタを含むブロ
ックのデータが書き換えられる。
技術では、バッファメモリ内でデータが書き換えられた
セクタを含むブロックのデータを再度転送する前に、転
送先であるブロックのデータを一旦消去し、その後転送
しなければならない。これにより、データの書き換え命
令に対する処理に多大な時間を要する、という問題があ
る。
れたもので、書き換え命令に対する処理に要する時間を
短縮することができる半導体記憶装置及び半導体記憶装
置の書き換え制御方法を提供することを目的とする。
に請求項1に記載の発明は、複数のセクタによって構成
されるブロック単位で各々データ消去が可能な1対の半
導体記憶媒体と、前記半導体記憶媒体に記憶されたデー
タのブロック位置を示すブロック位置管理情報を記憶す
るブロック位置管理部と、データを一時的に記憶するバ
ッファメモリと、一方の半導体記憶媒体のセクタに対す
る書き換え命令が入力された場合に、前記ブロック位置
管理部のブロック位置管理情報に基づいて書き換え対象
のセクタを含むブロック位置を判断し、前記一方の半導
体記憶媒体の書き換え対象のセクタを含むブロックの前
記バッファメモリへのデータの転送、書き換え命令に基
づく書き換え対象のセクタのデータの書き換え、前記バ
ッファメモリから他方の半導体記憶媒体の消去済みブロ
ックへのデータの転送、及び前記一方の半導体記憶媒体
におけるブロック単位でのデータの消去を制御する制御
部と、を有している。
は、複数のセクタから構成されるブロックに対し、ブロ
ック単位でデータの消去が可能となっている。半導体記
憶媒体としては、フラッシュメモリを使用することがで
きる。また、半導体記憶装置には、半導体記憶媒体に記
憶されたデータのブロック位置を示すブロック位置管理
情報を記憶するブロック位置管理部、及びデータを一時
的に記憶するバッファメモリが設けられている。ブロッ
ク位置管理部は、各々のデータが記憶されたブロック位
置管理情報を記憶している。バッファメモリに一時的に
記憶されるデータとしては、書き換え命令に関するデー
タ(例えば、コマンド、書き換え対象のセクタ番号、書
き換えデータ等)や半導体記憶媒体に記憶されたデータ
がある。
体記憶媒体の一方の半導体記憶媒体のセクタに対する書
き換え命令が入力された場合に、書き換え命令に対する
処理を制御する制御部が設けられている。この制御部は
ブロック位置管理部のブロック位置管理情報に基づいて
書き換え対象のセクタを含むブロック位置を判断し、一
方の半導体記憶媒体における書き換え対象のセクタを含
むブロックのバッファメモリへのデータの転送、書き換
え命令に基づく書き換え対象のセクタのデータの書き換
え、バッファメモリから他方の半導体記憶媒体の消去済
みブロックへのデータの転送、及び一方の半導体記憶媒
体からバッファメモリに転送されたブロック単位でのデ
ータの消去等を制御する。
換えるときに、一方の半導体記憶媒体からデータを読み
出し、バッファメモリでデータを書き換え、他方の半導
体記憶媒体に書き換えたデータを転送できるので、ホス
トからのデータの書き換え命令に対する処理に要する時
間を短縮することができる。
において、前記1対の半導体記憶媒体において前記消去
済みブロックのブロック数の均等化を実行する消去済み
ブロック制御手段をさらに備えたことを特徴としてい
る。この消去済みブロック制御手段は、請求項1の発明
の制御部内に設けてもよく、また制御部と別体に設けて
もよい。
媒体のセクタに対する書き換え命令が連続して入力され
た場合等には、書き換え対象のセクタを含むブロックの
データを転送するべき消去済みブロックが他方の半導体
記憶媒体に存在しないことがある。この場合には、一方
の半導体記憶媒体からバッファメモリに転送されたデー
タを他方の半導体記憶媒体に転送することができない。
そこで、請求項2に記載の発明の半導体記憶装置には、
1対の半導体記憶媒体における消去済みブロックのブロ
ック数の均等化を実行する消去済みブロック制御手段が
設けられている。
ロックが存在しない他方の半導体記憶媒体のブロックの
データを一方の半導体記憶媒体の消去済みブロックに転
送し、その後他方の半導体記憶媒体の一方の半導体記憶
媒体にデータを転送したブロックのデータをブロック単
位で消去して消去済みブロックを生成する。これによ
り、消去済みブロックのブロック数の均等化を図ること
ができる。
において、前記消去済みブロックのブロック数の均等化
を所定時間以上のアイドル状態を認識した場合に実行す
ることを特徴としている。
ロックのブロック数の均等化を実行する場合には、均等
化の実行中は入力された書き換え命令に対する処理が中
断されることになる。そこで、請求項3に記載の発明で
は、所定時間以上のアイドル状態を認識した場合に、す
なわちホストから半導体記憶装置へのアクセスが所定時
間以上ない場合に、消去済みブロックのブロック数の均
等化を実行する。すなわち、書き換え命令が入力される
前に消去済みブロックのブロック数の均等化を実行す
る。これにより、書き換え命令に対する処理を中断させ
ることなく書き換え命令に対する処理を行うことができ
る。
よって構成されるブロック単位で各々データ消去が可能
な1対の半導体記憶媒体の一方の半導体記憶媒体のセク
タに対する書き換え命令が入力された場合に、前記一方
の半導体記憶媒体の書き換え対象のセクタを含むブロッ
クのデータを一時的にデータを記憶するバッファメモリ
に転送しながら、前記バッファメモリにおいて書き換え
対象のセクタのデータを書き換え、かつ書き換えたデー
タを書き換え対象外のセクタのデータと共に他方の半導
体記憶媒体の消去済みブロックに転送し、前記他方の半
導体記憶媒体へのデータの転送終了後に前記一方の半導
体記憶媒体における転送済みのデータをブロック単位で
消去する、ことを特徴としている。
導体記憶媒体の一方の半導体記憶媒体のセクタに対する
書き換え命令が入力された場合に、まず書き換え対象の
セクタを含むブロックを構成する全てのセクタのデータ
を順次バッファメモリに転送する処理を開始する。バッ
ファメモリに転送されたデータが書き換え対象のセクタ
のデータである場合には書き換え命令によって指示され
た書き換えデータに基づいてデータを書き換え、書き換
えたデータを他方の半導体記憶媒体の消去済みブロック
に転送し、書き換え対象外である場合には書き換えずに
他方の半導体記憶媒体の消去済みブロックに転送する。
これにより、一方の半導体記憶媒体におけるブロックの
消去動作の終了を待たずに消去済みブロックに書き換え
たデータを書き込むことができる。また、このとき書き
換え対象のセクタを含むブロックのバッファメモリへの
データの転送は、バッファメモリから他方の半導体記憶
媒体の消去済みブロックへのデータの転送と並行して行
われる。これにより、書き換え命令に対する処理に要す
る時間を短縮することができる。
において、前記1対の半導体記憶媒体の一方の半導体記
憶媒体のセクタに対する書き換え命令が入力され、他方
の半導体記憶媒体に消去済みブロックが存在しない場合
に、該他方の半導体記憶媒体に消去済みブロックを生成
した後にデータを転送することを特徴としている。
の発明と同様に、データを転送するべき半導体記憶媒体
に消去済みブロックが存在しない場合に、1対の半導体
記憶媒体におけるそれぞれの消去済みブロックのブロッ
ク数の均等化を実行する。均等化を実行することによ
り、データを転送するべき半導体記憶媒体に消去済みブ
ロックが生成される。こうして消去済みブロックのブロ
ック数の均等化を実行した後にデータの転送を開始す
る。
けるブロックの消去動作の終了を待たずに消去済みブロ
ックにデータを書き込むことができると共に、書き換え
対象のセクタを含むブロックのバッファメモリへのデー
タの転送がバッファメモリから他方の半導体記憶媒体の
消去済みブロックへのデータの転送と並行して行われる
ので、書き換え命令に対する処理に要する時間を短縮す
ることができる。
請求項5の発明において、所定時間以上のアイドル状態
を認識した場合に、該1対の半導体記憶媒体における消
去済みブロックのブロック数の均等化を実行することを
特徴としている。
の発明と同様に、書き換え命令が入力される前のアイド
ル状態が所定時間以上継続したことを認識した場合に、
1対の半導体記憶媒体のそれぞれの消去済みブロックの
ブロック数の均等化を実行する。これにより、書き換え
命令に対する処理実行時に書き換え対象のセクタを含む
ブロックのデータを転送するべき半導体記憶媒体に消去
済みブロックが存在しないことがないので、書き換え命
令に対する処理を円滑に行うことができる。これによ
り、書き換え命令に対する処理が中断されることがない
ので、処理に要する時間をより短縮することができる。
を参照して本発明の実施の形態を詳細に説明する。
態に係る半導体ディスク装置10は、ホストインタフェ
ース12、マイクロコントローラ14、バッファメモリ
16、記憶媒体18及びブロック位置管理部20とを含
んで構成されている。
導体ディスク装置10との間でホストインタフェース1
2を介して行うデータ授受を制御する。
は、1対の半導体メモリチップA1 、B1 が複数組(N
組)設けられている。これらの半導体メモリチップA1
〜AN、B1 〜BN は、電源を切った場合にでも記憶さ
れているデータを保持することができるフラッシュメモ
リ等の不揮発性半導体メモリチップで構成されている。
N 、B1 〜BN は、それぞれ異なるポート22A、22
Bを介してバッファメモリ16に接続されている。
N は、データが記憶された記憶済み領域26と、データ
が記憶されていない消去済み領域28を備えている。こ
れらの記憶済み領域26及び消去済みブロック28のそ
れぞれには、図3に示されるように複数(本実施の形態
では8個)のセクタ30A〜30Hによって構成された
ブロック26A、26B、・・・、28A、28B、・
・・が設けられている。なお、図3及び後述する図5で
は、データが記憶されたセクタ30A〜30Hを斜線で
示している。
トローラ14による制御ルーチンを図4を参照して説明
する。
力された書き換え命令を取り込み、バッファメモリ16
に記憶する。これにより、バッファメモリ16には書き
換え命令のコマンド、書き換え対象のセクタ番号、及び
書き換えデータが記憶される。次のステップ102で
は、ブロック位置管理部20のブロック位置管理情報に
基づき、書き換え対象のセクタを算出する。すなわち、
書き換え対象のセクタが記憶済み領域26のブロック2
6A、26B、・・・のいずれに存在しているかを特定
する。
ように、書き換え対象のセクタが半導体メモリチップA
1 のブロック26Aに含まれており、このブロック26
Aを構成するセクタ30A〜30Hのデータをバッファ
メモリ16を介して半導体メモリチップB1 の消去済み
領域28のブロック28Aに転送する場合を例として説
明する。
タを含むブロック26Aを構成するセクタ30A〜30
Hのデータのバッファメモリ16への転送を開始する。
これにより、ブロック26Aを構成するセクタ30A〜
30Hのデータは順次セクタ毎にバッファメモリ16に
転送される。
象のセクタを含むブロック26Aが存在する半導体メモ
リチップA1 と対となっている半導体メモリチップB1
に消去済み領域28が存在するか否かを判定する。この
ステップ106において、半導体メモリチップB1 に消
去済み領域28が存在していると判定された場合には、
ステップ108に移行する。
の転送が終了したか否かを判定する。ステップ108に
おいて、1セクタ分のデータの転送が終了したと判定さ
れた場合には、ステップ110で転送されたデータが書
き換え対象のセクタのデータであるか否かを判定する。
ステップ110において、バッファメモリ16に書き換
え対象のセクタのデータが転送されたと判定された場合
には、ホストからの書き換え命令に従い、ステップ11
2で書き換え対象のセクタのデータを書き換えてステッ
プ114に移行する。一方、ステップ110において、
バッファメモリ16に書き換え対象のセクタ以外のセク
タのデータが転送されたと判定された場合には、データ
の書き換えを行わずにステップ114に移行する。
16に転送されたセクタのデータを半導体メモリチップ
B1 の消去済み領域28のブロック28Aに転送する。
施された書き換え対象のセクタを含むブロック26Aを
構成するセクタ30A〜30Hの全てのデータが半導体
メモリチップB1 のブロック28Aに転送されたか否か
を判定する。このステップ116でデータの転送が終了
していないセクタが存在すると判定された場合には、次
のセクタのデータのバッファメモリ16への転送を指示
してステップ108に移行する。一方、書き換え対象の
セクタを含むブロック26Aを構成するセクタ30A〜
30Hの全てのデータがブロック28Aに転送されたと
判定された場合には、ステップ118に移行する。バッ
ファメモリ16からブロック28Aへのデータの転送が
終了することにより、このブロック28Aには書き換え
られたデータが書き込まれ、記憶済み領域26の一部を
形成する(図6(B)では、記憶済み領域26の一部と
して形成されたブロックを符号26Xで図示)。
26Aからバッファメモリ16へのデータの転送、及び
バッファメモリ16から半導体メモリチップB1 のブロ
ック28Aへのデータの転送はセクタ毎に実行されるた
め、半導体メモリチップA1からバッファメモリ16へ
の1ブロックのデータの転送、及びバッファメモリ16
から半導体メモリチップB1 への1ブロックのデータの
転送は並行して行われる(図5参照)。
16に転送した半導体メモリチップA1 のブロック26
Aのデータを消去する。これにより、ブロック26Aは
データが記憶されていない状態となり、新たに消去済み
領域28の一部として形成される(図6(B)では、消
去済み領域28の一部として形成されたブロックを符号
28Xで図示)。ステップ120では、ブロック位置管
理部20によるブロック位置管理情報を更新する。すな
わち、転送されたデータが半導体メモリチップB1 のブ
ロック26Xに格納されていることを記憶して本制御ル
ーチンを終了する。
き換え対象のセクタを含むブロック26Aが存在する半
導体メモリチップA1 と対となっている半導体メモリチ
ップB1 に消去済み領域28が存在しないと判定された
場合には、ステップ122に移行する。ステップ122
乃至ステップ126については、前述したステップ10
8乃至ステップ112と同様であるので説明を省略す
る。
A1 の書き換え対象のセクタを含むブロック26Aを構
成するセクタ30A〜30Hの全てのデータがバッファ
メモリ16に転送されたか否かを判定する。このステッ
プ128でデータの転送が終了していないセクタが存在
すると判定された場合には、次のセクタのデータのバッ
ファメモリ16への転送を指示してステップ122に移
行し、前述した処理を繰り返し実行する。一方、書き換
え対象のセクタを含むブロック26Aを構成するセクタ
30A〜30Hの全てのデータが転送されたと判定され
た場合には、ステップ130に移行する。
に転送した半導体メモリチップA1の記憶済み領域26
のブロック26Aのデータを消去する。次のステップ1
32では、バッファメモリ16に記憶されたセクタ30
A〜30Hのデータを半導体メモリチップA1 のブロッ
ク26Aに転送する。すなわち、ブロック26Aのデー
タを消去した後に、再度同一のブロック26Aにデータ
を転送して書き込む。
体メモリチップA1 、B1 が複数組(N組)設けられて
いることにより、対となった半導体メモリチップの一方
の半導体メモリチップの記憶済み領域のブロックにおけ
るデータの消去動作の終了を待たずに、バッファメモリ
16から対となった半導体メモリチップの他方の半導体
メモリチップの消去済み領域のブロックへのデータの転
送を開始することができると共に、一方の半導体メモリ
チップの記憶済み領域のブロックからバッファメモリへ
のデータ転送がバッファメモリから他方の半導体メモリ
チップの消去済み領域のブロックへのデータ転送と並行
して行われるので、ホストから出力される書き換え命令
に対する処理に要する時間を短縮することができる。
[第2の実施の形態]次に、第2の実施の形態を説明す
る。本第2の実施の形態は、第1の実施の形態と略同様
の構成であるため、図7乃至図10において同一構成部
分には同一符号を付し、詳細な説明を省略する。
の形態において例えば一方の半導体メモリチップA1 か
らバッファメモリ16を介して他方の半導体メモリチッ
プB 1 に連続してデータを転送した場合等には、他方の
半導体メモリチップB1 の消去済み領域28のブロック
28A、28B、・・・が徐々に減少する。最終的に
は、図8(B)に示されるように、他方の半導体メモリ
チップB1 に消去済み領域28が存在しなくなる。そこ
で、本第2の実施の形態に係る半導体ディスク装置で
は、図7に示されるように、以下で説明する書き換えを
制御するマイクロコントローラ14Aと、消去済みブロ
ック制御部40とを設けている。
トローラ14Aによる制御ルーチンを図9を参照して説
明する。なお、図9の制御ルーチンにおいて第1の実施
の形態の制御ルーチン(図4参照)と同一部分には同一
符号を付し、説明を省略する。また、第2の実施の形態
においても第1の実施の形態と同様の例を用いて説明す
る。
セクタを算出した後、次のステップ106では、書き換
え対象のセクタを含むブロック26Aが存在する半導体
メモリチップA1 と対となっている半導体メモリチップ
B1 に消去済み領域28が存在するか否かを判定する。
このステップ106において、半導体メモリチップB 1
に消去済み領域28が存在していないと判定された場合
には、ステップ130に移行する。ステップ130で
は、マイクロコンピュータ等で構成された消去済みブロ
ック制御部40に均等化処理の実行を指示する信号を出
力する。
いて説明する。
た信号が消去済みブロック制御部40に入力されると、
図10に示すルーチンが起動され、ステップ140では
消去済み領域28が存在しない半導体メモリチップB1
からデータが記憶された複数のブロック26A、26
B、26Cのデータをバッファメモリ16に転送する。
次に、ステップ142では、バッファメモリ16に転送
されたブロック26A、26B、26Cのデータを半導
体メモリチップA1 の消去済み領域28のブロック28
A、28B、28Cに転送する。続いて、ステップ14
4では、バッファメモリ16にデータを転送した半導体
メモリチップB1 のブロック26A、26B、26Cの
データを消去すると共に、ブロック位置管理部20のブ
ロック位置管理情報を更新する。これにより、半導体メ
モリチップB1 には新たに消去済み領域が形成される
(図8(C)参照)。なお、データを転送して消去する
ブロックの数は、データの書き換えを行うブロックの数
以上であればよい。
は、均等化処理が終了したか否かを判定する。これは、
消去済みブロック制御部40における均等化処理の実行
中は、書き換え命令に対する処理が一時的に中断するこ
とを考慮している。ステップ132において均等化処理
が終了していると判定された場合には、ステップ104
に移行して第1の実施の形態と同様の処理を実行する。
リチップB1 に消去済み領域28が存在しない場合に
は、均等化処理を実行することによって消去済み領域2
8が生成されるので、常時、対となる半導体メモリチッ
プの一方の半導体メモリチップの記憶済み領域のブロッ
クにおけるデータの消去動作の終了を待たずに、バッフ
ァメモリから他方の半導体メモリチップの消去済み領域
のブロックへのデータの転送を開始することができると
共に、一方の半導体メモリチップの記憶済み領域のブロ
ックからバッファメモリへのデータ転送がバッファメモ
リから他方の半導体メモリチップの消去済み領域のブロ
ックへのデータ転送と並行して行われるので、ホストか
ら出力される書き換え命令に対する処理に要する時間を
短縮することができる。
40をマイクロコントローラ14Aとは別体として設け
た例について説明したが、消去済みブロック制御部40
の均等化処理をマイクロコントローラ14Aで実行する
ようにしてもよい。 [第3の実施の形態]次に、第3の実施の形態を説明す
る。本第3の実施の形態は、第1の実施の形態及び第2
の実施の形態と略同様の構成であるため、同一構成部分
には同一符号を付し、詳細な説明を省略する。
対象のセクタを含むブロックが存在する半導体メモリチ
ップと対となっている半導体メモリチップに消去済み領
域が存在しない場合に消去済みブロック制御部によって
消去済み領域のブロック数の均等化処理を実行してい
る。しかし、書き換え命令を入力した後に均等化処理を
実行しているため、均等化処理の実行中は書き換え命令
に対する処理を一時中断する必要がある。そこで、第3
の実施の形態に係る半導体ディスク装置では、図11に
示されるように、以下で説明する書き換え処理を実行す
るマイクロコントローラ14Bを設けると共に、マイク
ロコンピュータ等で構成された消去済みブロック制御部
40にタイマー42を配設し、消去済み領域28のブロ
ック数の均等化処理を所定以上のアイドル状態を認識し
た場合に実行している。
ラ14Bの制御ルーチンを図12を参照して説明する。
なお、図4及び図9における制御ルーチンと同一部分に
は同一符号を付し、説明を省略する。
が入力されたか否かを判定する。このステップ150に
おいて書き換え命令が入力されていないと判定された場
合、すなわち半導体ディスク装置がアイドル状態である
場合には、ステップ152に移行する。ステップ152
では、消去済みブロック制御部40にアイドル信号を出
力する。これにより、図13に示されるルーチンが起動
する。ここで、図13を参照してアイドル信号出力後の
消去済みブロック制御部40の作動について説明する。
の出力後、タイマー42等により所定時間が経過したか
否かを判定する。これにより、半導体ディスク装置にお
けるアイドル状態の継続時間を判定することができる。
このステップ160において所定時間が経過していると
判定された場合には、ステップ162に移行して半導体
メモリチップA1 の消去済み領域28のブロック数と、
半導体メモリチップB 1 の消去済み領域28のブロック
数の均等化処理を実行する。均等化処理については、第
2の実施の形態(図10参照)と同様であるので説明を
省略する。
は、均等化処理が終了したか否かを判定する。このステ
ップ154で均等化処理が終了していると判定された場
合には、ステップ100に移行して前述と同様の処理を
行う。すなわち、本第3の実施の形態に係る半導体ディ
スク装置では、書き換え命令が入力される前に均等化処
理を実行するようになっている。
対する処理を一時中断することなく、処理を円滑に行う
ことができる。従って、書き換え命令に対する処理に要
する時間を更に短縮することができる。
ィスク装置のアイドル状態の継続を認識するタイマー4
2によって消去済みブロック制御部40の作動を直接制
御する例について説明したが、タイマーをマイクロコン
トローラに設け、アイドル状態が所定時間経過したか否
かを判断し、経過したときに消去済みブロック制御部4
0に均等化処理を実行させる信号を出力してもよい。ま
た、アイドル状態が所定時間経過したかの判断と均等化
処理とをマイクロコントローラで実行するようにしても
よい。
モリのそれぞれにおける消去済み領域のブロックの数が
同一になるように均等化処理を実行する場合を例として
説明したが、ブロック数は必ずしも同一に限定されるも
のではない。
域及び消去済み領域のブロックが8個のセクタで構成さ
れた場合を例として説明したが、数値はこれに限定され
るものではない。
によれば、1対の半導体記憶媒体を備えたので、一方の
半導体記憶媒体におけるデータの消去動作の終了を待た
ずに、バッファメモリから他方の半導体記憶媒体の消去
済みブロックへのデータの転送を開始することができる
と共に、一方の半導体記憶媒体からバッファメモリへの
データ転送がバッファメモリから他方の半導体記憶媒体
の消去済みブロックへのデータ転送と並行して行われる
ので、ホストから出力される書き換え命令に対する処理
に要する時間を短縮することができる、という優れた効
果を有する。
の半導体記憶媒体における消去済みブロックを生成する
均等化処理を行うようにしたので、消去済みブロックが
存在しなくてもデータの転送を行うことができる、とい
う優れた効果を有する。
定時間以上のアイドル状態を認識したときに消去済みブ
ロックを生成する均等化処理を行うようにしたので、書
き換え命令に対する処理を円滑に行うことができる、と
いう優れた効果を有する。
概略ブロック図である。
細を示す構成図である。
制御ルーチンを示すフローチャートである。
る。
示しており、(B)は書き換え命令に対する処理終了後
の半導体メモリを示す概略構成図である。
概略ブロック図である。
示しており、(B)は一方の半導体メモリチップから他
方の半導体メモリチップへのデータ転送が連続して行わ
れた場合の半導体メモリを示しており、(C)は消去済
みブロック制御部による均等化処理実行後の半導体メモ
リを示す概略構成図である。
制御ルーチンを示すフローチャートである。
ルーチンを示すフローチャートである。
の概略ブロック図である。
の制御ルーチンを示すフローチャートである。
すフローチャートである。
である。
命令に対する処理を示す説明図である。
御手段) 42 タイマー A1 〜AN 、B1 〜BN 半導体メモリチップ
Claims (6)
- 【請求項1】 複数のセクタによって構成されるブロッ
ク単位で各々データ消去が可能な1対の半導体記憶媒体
と、 前記半導体記憶媒体に記憶されたデータのブロック位置
を示すブロック位置管理情報を記憶するブロック位置管
理部と、 データを一時的に記憶するバッファメモリと、 一方の半導体記憶媒体のセクタに対する書き換え命令が
入力された場合に、前記ブロック位置管理部のブロック
位置管理情報に基づいて書き換え対象のセクタを含むブ
ロック位置を判断し、前記一方の半導体記憶媒体の書き
換え対象のセクタを含むブロックの前記バッファメモリ
へのデータの転送、書き換え命令に基づく書き換え対象
のセクタのデータの書き換え、前記バッファメモリから
他方の半導体記憶媒体の消去済みブロックへのデータの
転送、及び前記一方の半導体記憶媒体におけるブロック
単位でのデータの消去を制御する制御部と、 を有する半導体記憶装置。 - 【請求項2】 前記1対の半導体記憶媒体において前記
消去済みブロックのブロック数の均等化を実行する消去
済みブロック制御手段をさらに備えたことを特徴とする
請求項1記載の半導体記憶装置。 - 【請求項3】 前記消去済みブロックのブロック数の均
等化を所定時間以上のアイドル状態を認識した場合に実
行することを特徴とする請求項2記載の半導体記憶装
置。 - 【請求項4】 複数のセクタによって構成されるブロッ
ク単位で各々データ消去が可能な1対の半導体記憶媒体
の一方の半導体記憶媒体のセクタに対する書き換え命令
が入力された場合に、 前記一方の半導体記憶媒体の書き換え対象のセクタを含
むブロックのデータを一時的にデータを記憶するバッフ
ァメモリに転送しながら、前記バッファメモリにおいて
書き換え対象のセクタのデータを書き換え、かつ書き換
えたデータを書き換え対象外のセクタのデータと共に他
方の半導体記憶媒体の消去済みブロックに転送し、 前記他方の半導体記憶媒体へのデータの転送終了後に前
記一方の半導体記憶媒体における転送済みのデータをブ
ロック単位で消去する、 ことを特徴とする半導体記憶装置の書き換え制御方法。 - 【請求項5】 前記1対の半導体記憶媒体の一方の半導
体記憶媒体のセクタに対する書き換え命令が入力され、
他方の半導体記憶媒体に消去済みブロックが存在しない
場合には、該他方の半導体記憶媒体に消去済みブロック
を生成した後にデータを転送することを特徴とする請求
項4記載の半導体記憶装置の書き換え制御方法。 - 【請求項6】 所定時間以上のアイドル状態を認識した
場合には、1対の半導体記憶媒体における消去済みブロ
ックのブロック数の均等化を実行することを特徴とする
請求項4又は請求項5記載の半導体記憶装置の書き換え
制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11738998A JPH11305954A (ja) | 1998-04-27 | 1998-04-27 | 半導体記憶装置及び半導体記憶装置の書き換え制御方法 |
| JP2008183254A JP2008251056A (ja) | 1998-04-27 | 2008-07-14 | 半導体記憶装置及び半導体記憶装置の書き換え制御方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11738998A JPH11305954A (ja) | 1998-04-27 | 1998-04-27 | 半導体記憶装置及び半導体記憶装置の書き換え制御方法 |
| JP2008183254A JP2008251056A (ja) | 1998-04-27 | 2008-07-14 | 半導体記憶装置及び半導体記憶装置の書き換え制御方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008183254A Division JP2008251056A (ja) | 1998-04-27 | 2008-07-14 | 半導体記憶装置及び半導体記憶装置の書き換え制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11305954A true JPH11305954A (ja) | 1999-11-05 |
Family
ID=61026352
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11738998A Pending JPH11305954A (ja) | 1998-04-27 | 1998-04-27 | 半導体記憶装置及び半導体記憶装置の書き換え制御方法 |
| JP2008183254A Pending JP2008251056A (ja) | 1998-04-27 | 2008-07-14 | 半導体記憶装置及び半導体記憶装置の書き換え制御方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008183254A Pending JP2008251056A (ja) | 1998-04-27 | 2008-07-14 | 半導体記憶装置及び半導体記憶装置の書き換え制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JPH11305954A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006107530A (ja) * | 1999-11-14 | 2006-04-20 | 國順 ▲でん▼ | 電子フラッシュ・メモリ式外部記憶方法及びその装置 |
| JP2006215595A (ja) * | 2005-02-01 | 2006-08-17 | Hitachi Ulsi Systems Co Ltd | 記憶装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12008266B2 (en) | 2010-09-15 | 2024-06-11 | Pure Storage, Inc. | Efficient read by reconstruction |
| US8589655B2 (en) * | 2010-09-15 | 2013-11-19 | Pure Storage, Inc. | Scheduling of I/O in an SSD environment |
| US11614893B2 (en) | 2010-09-15 | 2023-03-28 | Pure Storage, Inc. | Optimizing storage device access based on latency |
| US8775868B2 (en) | 2010-09-28 | 2014-07-08 | Pure Storage, Inc. | Adaptive RAID for an SSD environment |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3215237B2 (ja) * | 1993-10-01 | 2001-10-02 | 富士通株式会社 | 記憶装置および記憶装置の書き込み/消去方法 |
| JP3321587B2 (ja) * | 1996-02-01 | 2002-09-03 | 東京エレクトロンデバイス株式会社 | フラッシュメモリシステムにおけるデータ書き換え方法及びメモリ制御装置 |
-
1998
- 1998-04-27 JP JP11738998A patent/JPH11305954A/ja active Pending
-
2008
- 2008-07-14 JP JP2008183254A patent/JP2008251056A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006107530A (ja) * | 1999-11-14 | 2006-04-20 | 國順 ▲でん▼ | 電子フラッシュ・メモリ式外部記憶方法及びその装置 |
| US7788447B2 (en) | 1999-11-14 | 2010-08-31 | Netac Technology Co., Ltd. | Electronic flash memory external storage method and device |
| JP2010244558A (ja) * | 1999-11-14 | 2010-10-28 | Netac Technology Co Ltd | フラッシュ・メモリ式外部記憶装置およびフラッシュ・メモリ式外部記憶方法 |
| JP2006215595A (ja) * | 2005-02-01 | 2006-08-17 | Hitachi Ulsi Systems Co Ltd | 記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008251056A (ja) | 2008-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040997A (en) | Flash memory leveling architecture having no external latch | |
| KR100578143B1 (ko) | 버퍼 메모리에 저장된 데이터를 무효화시키는 스킴을 갖는저장 시스템 및 그것을 포함한 컴퓨팅 시스템 | |
| US6507881B1 (en) | Method and system for programming a peripheral flash memory via an IDE bus | |
| JP2004062913A5 (ja) | ||
| JPH08124393A (ja) | データ消去回数に制限のあるメモリの制御方法及びこの方法を用いた装置 | |
| JP2010257479A (ja) | 複数のデバイスへ同時書き込み操作を行うことにより高まるフラッシュメモリデバイスにおけるメモリ性能 | |
| JP2003015929A (ja) | 不揮発性メモリの制御方法 | |
| JP2006048893A (ja) | 不良ブロック管理機能を有するフラッシュメモリ装置及びフラッシュメモリ装置の不良ブロック管理方法 | |
| JPH05216780A (ja) | フラッシュeepromメモリカードの書換え方法 | |
| JP4921174B2 (ja) | フラッシュメモリのデータ書込み方法 | |
| JPH10161988A (ja) | フラッシュeeprom内蔵マイクロコンピュータ | |
| JP2008251056A (ja) | 半導体記憶装置及び半導体記憶装置の書き換え制御方法 | |
| CN113590153A (zh) | 一种cpld的固件升级方法、系统、设备以及介质 | |
| JP3992960B2 (ja) | 記録装置及びプログラム | |
| JP3539752B2 (ja) | 半導体記憶装置とメモリ制御方法 | |
| JP4594944B2 (ja) | メモリ制御装置 | |
| JP3924568B2 (ja) | フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム | |
| JP2000276402A (ja) | フラッシュメモリ駆動方法及びフラッシュメモリ装置 | |
| US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
| CN112394883A (zh) | 数据整并方法、存储器存储装置及存储器控制电路单元 | |
| JP5340135B2 (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶システム、および不揮発性半導体記憶装置のデータ書き換え方法 | |
| JPH1173784A (ja) | 半導体記憶装置及び該装置のデータ読出し方法 | |
| JP2003297088A (ja) | 半導体記憶装置 | |
| CN115687169A (zh) | 类eeprom控制方法、类eeprom控制装置和电子装置 | |
| JP4102661B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090107 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090202 |