JPH11306664A - External storage device - Google Patents

External storage device

Info

Publication number
JPH11306664A
JPH11306664A JP10107807A JP10780798A JPH11306664A JP H11306664 A JPH11306664 A JP H11306664A JP 10107807 A JP10107807 A JP 10107807A JP 10780798 A JP10780798 A JP 10780798A JP H11306664 A JPH11306664 A JP H11306664A
Authority
JP
Japan
Prior art keywords
storage medium
write data
memory
controller
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10107807A
Other languages
Japanese (ja)
Inventor
Masahito Sato
雅人 佐藤
Yoshinori Mizutani
良則 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10107807A priority Critical patent/JPH11306664A/en
Publication of JPH11306664A publication Critical patent/JPH11306664A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 従来のキャッシュメモリ及びライトデータメ
モリ付き外部記憶装置では、キャッシュメモリのミスヒ
ット時とライトデータメモリのオーバーフロー時と夫々
独立したタイミングで記憶媒体にアクセスするため、外
部記憶装置へのアクセス回数が多くなり消費電力の削減
効率が上がらない。 【解決手段】 本発明の外部記憶装置は、キャッシュコ
ントローラ4とライトデータメモリコントローラ7との
間に、パワーセーブコントローラ2を設ける。これによ
り、キャッシュミスヒット時に生じる記憶媒体へのアク
セス実施時に、ライトデータメモリから記憶媒体へのデ
ータ転送を行なうことで、ライトデータメモリのオーバ
ーフロー時に生じる記憶媒体へのアクセス回数を減少さ
せ、記憶媒体のスピンドルモータの起動回数を減少させ
ることができる。
(57) [Summary] In a conventional external storage device with a cache memory and a write data memory, a storage medium is accessed at independent timings when a cache memory mishits and when a write data memory overflows. The number of accesses to the storage device increases, and the efficiency of reducing power consumption does not increase. An external storage device according to the present invention includes a power save controller between a cache controller and a write data memory controller. By performing data transfer from the write data memory to the storage medium when performing access to the storage medium that occurs when a cache mishit occurs, the number of accesses to the storage medium that occurs when the write data memory overflows can be reduced. The number of times of starting the spindle motor can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、キャッシュメモリ
とライトデータメモリを持ち、磁気ディスクや光ディス
ク等を記憶媒体とする外部記憶装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an external storage device having a cache memory and a write data memory, and using a magnetic disk, an optical disk or the like as a storage medium.

【0002】[0002]

【従来の技術】ノートパソコンや携帯用情報端末では、
一般的に駆動用電源としてバッテリが使用されている。
そのため、ユーザがこれらの機器を携帯して使用できる
時間は、このバッテリ駆動時間で制限される。バッテリ
駆動時間の長時間化は、携帯端末の大きなセールスポイ
ントとなるため、バッテリ動作時間を長時間化するため
の工夫が各社にて行われている。その一例として、一定
時間ハードディスクにアクセスがない場合、電力消費の
大きいハードディスクのスピンドルモータを止めること
で低消費電力化を行う方法がある。しかし、この方法で
は、設定時間とディスクアクセスタイミングの関係によ
っては、ディスク装置が一番電力を消費するスピンドル
モータの起動と停止の繰り返しを頻繁に生じさせる場合
があり、低消費電力化の効果が十分にでなくなるという
問題があった。そのため、特開平5−101514に示
されるように、ハードディスクにキャッシュメモリとラ
イトデータメモリを備える外部記憶装置が開示されてい
る。本外部記憶装置の例を、図7により説明する。
2. Description of the Related Art In notebook computers and portable information terminals,
Generally, a battery is used as a driving power supply.
Therefore, the time during which the user can carry and use these devices is limited by the battery drive time. Prolonging the battery drive time is a great selling point of the mobile terminal, and various companies have devised to prolong the battery operation time. As an example, there is a method of reducing power consumption by stopping a spindle motor of a hard disk that consumes a large amount of power when there is no access to the hard disk for a certain period of time. However, in this method, depending on the relationship between the set time and the disk access timing, the disk device may frequently start and stop the spindle motor that consumes the most power, and the effect of reducing power consumption may be reduced. There was a problem that it was not enough. Therefore, as disclosed in Japanese Patent Laid-Open No. 5-101514, an external storage device having a cache memory and a write data memory in a hard disk is disclosed. An example of the present external storage device will be described with reference to FIG.

【0003】まず、図7において、1はCPU(セント
ラル・プロセッシング・ユニット)のようなホスト装置
(ホスト)、2はバスI/F(インタフェース)回路、
3はコントローラ、4はキャッシュコントローラ、5は
キャッシュメモリ、6はリード回路、7はライトデータ
メモリコントローラ、8はライトデータメモリ、9はラ
イト回路、10はパワーセーブコントローラ1、11は
ディスクからなる記憶媒体、12は電力供給回路、13
はスピンドルモータ、14は外部記憶装置である。図7
に示すように、記憶媒体11とバスI/F回路2の間に
キャッシュメモリ5及びライトデータメモリ8を備える
ことにより、ホストから外部記憶装置14へのアクセス
があった場合、キャッシュメモリ5及びライトデータメ
モリ8にアクセスできる。この場合、キャッシュミスヒ
ット時又はライトデータメモリ8がオーバーフロー時に
ディスクへデータアクセスに行く時以外、ディスクのス
ピンドルモータをオフすることで、ディスクへのアクセ
ス頻度を低下させ、電力の消費を抑える効果が得られ
る。
First, in FIG. 7, 1 is a host device (host) such as a CPU (Central Processing Unit), 2 is a bus I / F (interface) circuit,
3 is a controller, 4 is a cache controller, 5 is a cache memory, 6 is a read circuit, 7 is a write data memory controller, 8 is a write data memory, 9 is a write circuit, 10 is a power save controller 1, and 11 is a disk storage. Medium, 12 is a power supply circuit, 13
Is a spindle motor, and 14 is an external storage device. FIG.
As shown in FIG. 5, by providing the cache memory 5 and the write data memory 8 between the storage medium 11 and the bus I / F circuit 2, when the host accesses the external storage device 14, the cache memory 5 and the write data The data memory 8 can be accessed. In this case, turning off the spindle motor of the disk other than when accessing data to the disk when the cache mishits or when the write data memory 8 overflows reduces the frequency of access to the disk and has the effect of suppressing power consumption. can get.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来例では、キャッシュメモリに於けるメモリミスヒット
時の記憶媒体へのアクセスタイミングと、ライトデータ
メモリにおけるライトデータメモリオーバーフロー時の
記憶媒体へのアクセスタイミングの間に関連性がなく、
夫々独立したタイミングで記憶媒体にアクセスするた
め、外部記憶装置へのアクセス回数が多くなり消費電力
の削減効率が上がらないという問題があった。
However, in the above conventional example, the access timing to the storage medium at the time of a memory mishit in the cache memory and the access timing to the storage medium at the time of overflow of the write data memory in the write data memory. Is not related between
Since the storage media are accessed at independent timings, there is a problem that the number of accesses to the external storage device increases and the efficiency of reducing power consumption does not increase.

【0005】本発明は、上記のような問題を解決するた
めになされたもので、キャッシュメモリ及びライトデー
タメモリから記憶媒体へのアクセス回数を減らすこと
で、記憶媒体のスピンドルモータの起動回数を減少さ
せ、より低消費電力化を図ることを目的としている。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem. By reducing the number of accesses from a cache memory and a write data memory to a storage medium, the number of starts of a spindle motor of the storage medium is reduced. The purpose is to achieve lower power consumption.

【0006】[0006]

【課題を解決するための手段】この発明に係る外部記憶
装置は、データを記憶する記憶媒体と、該記憶媒体のデ
ータをキャッシュするキャッシュメモリと、該記憶媒体
へライトすべきデータを書き込むライトデータメモリ
と、該キャッシュメモリを制御するキャッシュコントロ
ーラと、該ライトデータメモリを制御するライトデータ
メモリコントローラと、該記憶媒体を制御するコントロ
ーラと、該記憶媒体を制御するコントローラを監視し、
少なくとも、該記憶媒体の電力を制御するとともに、該
キャッシュメモリコントローラを監視し、キャッシュミ
スヒット時に生じる記憶媒体へのアクセス時に、ライト
データメモリから記憶媒体へのデータ書き込みを行なう
ように、該ライトデータメモリコントローラを制御する
パワーセーブコントローラを備えたことを特徴とする。
An external storage device according to the present invention includes a storage medium for storing data, a cache memory for caching data in the storage medium, and write data for writing data to be written to the storage medium. Monitoring a memory, a cache controller controlling the cache memory, a write data memory controller controlling the write data memory, a controller controlling the storage medium, and a controller controlling the storage medium,
At least controlling the power of the storage medium, monitoring the cache memory controller, and writing the data from the write data memory to the storage medium at the time of accessing the storage medium when a cache mishit occurs. A power save controller for controlling the memory controller is provided.

【0007】この発明に係る外部記憶装置は、少なくと
もキャッシュメモリ及びライトデータメモリのいずれか
を大容量不揮発性メモリで構成することを特徴とする。
The external storage device according to the present invention is characterized in that at least one of the cache memory and the write data memory is constituted by a large-capacity nonvolatile memory.

【0008】この発明に係る外部記憶装置は、少なくと
もキャッシュメモリ及びライトデータメモリのいずれか
が増設又は交換できる機構を持つことを特徴とする。
An external storage device according to the present invention is characterized in that at least one of a cache memory and a write data memory has a mechanism capable of being added or replaced.

【0009】この発明に係る外部記憶装置は、少なくと
もキャッシュメモリ及びライトデータメモリのいずれか
の入力側にデータ圧縮回路を設け、かつ、データ圧縮回
路が設けられた該キャッシュメモリ及びライトデータメ
モリの出力側にデータ伸張回路を設けたことを特徴とす
る。
An external storage device according to the present invention includes a data compression circuit provided at least on one input side of a cache memory and a write data memory, and an output of the cache memory and the write data memory provided with the data compression circuit. A data expansion circuit is provided on the side.

【0010】この発明に係る外部記憶装置は、ライトデ
ータメモリコントローラは、ライトデータメモリに該記
憶媒体へライトすべきデータを書き込む場合、記憶媒体
が動作中であれば、ライトメモリデータがオーバーフロ
ーしなくともライトデータメモリから記憶媒体へのデー
タ書き込みを行うことを特徴とする。
In the external storage device according to the present invention, when the write data memory controller writes data to be written to the storage medium to the write data memory, if the storage medium is operating, the write memory data does not overflow. In both embodiments, data is written from the write data memory to the storage medium.

【0011】[0011]

【発明の実施の形態】実施の形態1.図1において、1
はCPUのようなホスト、2はバスI/F回路、3はコ
ントローラ、4はキャッシュコントローラ、5はキャッ
シュメモリ、6はリード回路、7はライトデータメモリ
コントローラ、8はライトデータメモリ、9はライト回
路、10はパワーセーブコントローラ1、11は記憶媒
体、12は電力供給回路、13はスピンドルモータ、1
4は外部記憶装置、15は該キャッシュコントローラ4
と該記憶媒体駆動用のスピンドルモータ13の動作状況
を監視し、該ライトデータメモリコントローラを制御す
るパワーセーブコントローラ2である。 (1)パワーオン→パワーセーブモード→ノーマルモー
ド まず、図2を用いて、外部記憶装置14のパワーオン時
からパワーセーブモードへの移行、ノーマルモードへの
移行動作について説明する。本外部記憶装置14の電源
が投入されると(ステップ20)、記憶媒体11内部の
スピンドルモータ13が起動する(ステップ21)。一
定時間外部記憶装置14にアクセスがなく(ステップ2
4のNO)、スピンドルモータオフ時間を経過した場合
(ステップ25のYES)、パワーセーブコントローラ
1(10)は、スピンドルモータ13を停止させ(ステ
ップ26)、パワーセーブコントローラ10の一部の回
路を除いてすべての電源をカットするパワーセーブモー
ドに入る(ステップ27)。その後、ホスト1から外部
記憶装置にアクセスがあった場合(ステップ28のYE
S)、パワーセーブコントローラ10は、ノーマルモー
ドへ移行し、スピンドルモータ13以外の電源をオンす
る(ステップ29)。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 In FIG. 1, 1
Is a host such as a CPU, 2 is a bus I / F circuit, 3 is a controller, 4 is a cache controller, 5 is a cache memory, 6 is a read circuit, 7 is a write data memory controller, 8 is a write data memory, and 9 is a write. Circuit, 10 is a power save controller 1, 11 is a storage medium, 12 is a power supply circuit, 13 is a spindle motor,
4 is an external storage device, 15 is the cache controller 4
And a power save controller 2 that monitors the operation status of the spindle motor 13 for driving the storage medium and controls the write data memory controller. (1) Power On → Power Save Mode → Normal Mode First, transition from the power on of the external storage device 14 to the power save mode and transition to the normal mode will be described with reference to FIG. When the power of the external storage device 14 is turned on (step 20), the spindle motor 13 inside the storage medium 11 starts (step 21). There is no access to the external storage device 14 for a certain period of time (step 2
4), if the spindle motor off time has elapsed (YES in step 25), the power save controller 1 (10) stops the spindle motor 13 (step 26) and resets a part of the circuit of the power save controller 10. The apparatus enters a power save mode in which all power supplies are cut off (step 27). Thereafter, when the host 1 accesses the external storage device (YE in step 28).
S), the power save controller 10 shifts to the normal mode and turns on the power supplies other than the spindle motor 13 (step 29).

【0012】(2)データライト時 次に、ステップ24又は28の要求がホスト1から外部
記憶装置14へのデータライトの場合を説明する。ホス
ト1からデータライト要求があると(ステップ30のラ
イト)、ホスト1は、ライトデータメモリ8へデータを
書き込む(ステップ31)。それにより、ライトデータ
メモリ8がオーバーフローした場合(ステップ32のY
ES)、スピンドルモータ13がオフの条件では(ステ
ップ33のオフ)、パワーセーブコントローラ1(1
0)は、スピンドルモータ13をオンし(ステップ3
5)、ライトデータメモリ8が全データを記憶媒体の所
定のアドレスにライトする(ステップ34)。本発明で
は、ライトデータメモリ8がオーバーフローしていない
場合で(ステップ32のNO)、スピンドルモータ13
がオンしている場合(ステップ36のオン)、このモー
タ動作時を利用してライトデータメモリ8の全データを
記憶媒体の所定のアドレスにライトする(ステップ3
4)ことを特徴とする。この動作により、オーバーフロ
ーの回数を少なくすることができる。
(2) Data Write Next, a case where the request in step 24 or 28 is a data write from the host 1 to the external storage device 14 will be described. When there is a data write request from the host 1 (write in step 30), the host 1 writes data to the write data memory 8 (step 31). As a result, when the write data memory 8 overflows (Y in step 32).
ES), if the spindle motor 13 is off (off in step 33), the power save controller 1 (1
0) turns on the spindle motor 13 (step 3).
5), the write data memory 8 writes all data to a predetermined address of the storage medium (step 34). In the present invention, when the write data memory 8 does not overflow (NO in step 32), the spindle motor 13
Is turned on (step 36 is on), all the data in the write data memory 8 is written to a predetermined address of the storage medium using this motor operation (step 3).
4) It is characterized by the following. By this operation, the number of times of overflow can be reduced.

【0013】(3)データリード時 次に、ステップ24又は28の要求がホスト1から外部
記憶装置14へのデータリードの場合を説明する。ホス
ト1からデータリード要求があり(ステップ30のリー
ド)、キャッシュメモリ5にそのデータが存在する場合
(ステップ37のヒット)、記憶媒体11をアクセスせ
ず、キャッシュメモリ5からホストへデータを転送す
る。一方、キャッシュメモリ5にそのデータが存在せず
(ステップ37のミスヒット)、スピンドルモータ13
がオフの場合は(ステップ38のオフ)、スピンドルモ
ータ13をオンし(ステップ43)、記憶媒体11から
ホスト1へデータを転送(ステップ39)する。また、
記憶媒体11からキャッシュメモリ5へデータをライト
する(ステップ40)。本発明では、このモータ動作時
を利用してライトデータメモリ8の全データを記憶媒体
11の所定のアドレスへライトする(ステップ41)こ
とを特徴とする。
(3) Data Read Next, the case where the request in step 24 or 28 is a data read from the host 1 to the external storage device 14 will be described. If there is a data read request from the host 1 (read in step 30) and the data exists in the cache memory 5 (hit in step 37), the data is transferred from the cache memory 5 to the host without accessing the storage medium 11. . On the other hand, if the data does not exist in the cache memory 5 (a miss in step 37), the spindle motor 13
Is off (Step 38 is off), the spindle motor 13 is turned on (Step 43), and data is transferred from the storage medium 11 to the host 1 (Step 39). Also,
Data is written from the storage medium 11 to the cache memory 5 (step 40). The present invention is characterized in that all the data in the write data memory 8 is written to a predetermined address of the storage medium 11 by utilizing this motor operation (step 41).

【0014】次に、図3〜5により本発明の効果を従来
の装置と比較して説明する。図3は、本発明を簡略化し
た概念図である。判り易くするため、ここではキャッシ
ュメモリは5セクタあり、5回に1回の割合で(5回目
に)キャッシュミスヒットを起こすものとする。また、
ライトデータメモリは5セクタあり、5回に1回の割合
で(5回目に)ライトデータメモリオーバーフローを起
こすものとする。また、一定時間(3クロック)アクセ
スが無かった場合、スピンドルモータをオフすることと
する。
Next, the effects of the present invention will be described with reference to FIGS. FIG. 3 is a conceptual diagram in which the present invention is simplified. For the sake of simplicity, it is assumed here that the cache memory has five sectors, and a cache miss occurs once every five times (the fifth time). Also,
It is assumed that the write data memory has five sectors and the write data memory overflows at a rate of one out of five times (fifth time). If there is no access for a fixed time (3 clocks), the spindle motor is turned off.

【0015】図4に、この条件下で従来の外部記憶装置
に対しデータライトとリードを交互に行なった場合のス
ピンドルモータ駆動頻度を示す。この場合、ライトオー
バーフロー時の記憶媒体へのデータ書き込みタイミング
と、キャッシュミスヒット時の記憶媒体へのデータ読み
出しタイミングに関連性がないため、スピンドルモータ
アクセス回数が7回生じる。一方、本発明の外部記憶装
置では、キャッシュミスヒット時の記憶媒体読み出し時
を利用してライトデータメモリの記憶媒体への書き込み
を行うことで、図5に示すように、従来の外部記憶装置
と同一条件で、スピンドルモータアクセス回数を7回か
ら4回に減らすことができる。つまり、本条件下では、
本発明は従来例に対しモータ起動回数を約40%削減す
ることができる。このように、本発明によりスピンドル
モータ起動回数を減少することができるため、より低消
費電力化を図ることができる。
FIG. 4 shows the driving frequency of the spindle motor when data writing and reading are alternately performed on the conventional external storage device under these conditions. In this case, the timing of writing data to the storage medium at the time of write overflow and the timing of reading data to the storage medium at the time of a cache mishit are not related, so that the number of spindle motor accesses is seven. On the other hand, in the external storage device of the present invention, by writing to the storage medium of the write data memory using the time of reading the storage medium at the time of cache mishit, as shown in FIG. Under the same conditions, the number of spindle motor accesses can be reduced from seven to four. In other words, under these conditions,
The present invention can reduce the number of motor starts by about 40% compared to the conventional example. As described above, according to the present invention, the number of times of starting the spindle motor can be reduced, so that lower power consumption can be achieved.

【0016】以上のように、この実施の形態は、 ア.データを記憶する記憶媒体と、 イ.ホストとのデータをI/FするバスI/F回路と、 ウ.ホストと該記憶媒体との間に介し該記憶媒体のデー
タをキャッシュするキャッシュメモリと、 エ.ホストと該記憶媒体との間に介し該記憶媒体のデー
タを書き込むライトデータメモリと、 オ.該キャッシュメモリを制御するキャッシュコントロ
ーラと、 カ.該ライトデータメモリを制御するライトデータメモ
リコントローラと、 キ.本装置全体の電力を制御するパワーセーブコントロ
ーラ1と、 ク.該記憶媒体を制御するコントローラと、 ケ.該キャッシュメモリコントローラと該記憶媒体駆動
用のスピンドルモータの動作状況を監視し、該ライトデ
ータメモリコントローラを制御するパワーセーブコント
ローラ2より構成される外部記憶装置において、キャッ
シュミスヒット時に生じる記憶媒体へのアクセス時に、
ライトデータメモリから記憶媒体へのデータ書き込みを
行うことで、ライトデータメモリのオーバーフロー時に
生じる記憶媒体へのアクセス回数を減少させ、記憶媒体
のスピンドルモータの起動回数を減少させ、低消費電力
化を図ることを特徴とする。 なお、パワーセーブコントローラ1と2を別々に説明し
たが、1つのパワーセーブコントローラでも構わない。
As described above, this embodiment includes: A storage medium for storing data; A bus I / F circuit that interfaces data with the host; A cache memory for caching data in the storage medium between a host and the storage medium; A write data memory for writing data in the storage medium between the host and the storage medium; A cache controller for controlling the cache memory; A write data memory controller for controlling the write data memory; A power save controller 1 for controlling the power of the entire apparatus; A controller for controlling the storage medium; In an external storage device composed of the power save controller 2 for monitoring the operation status of the cache memory controller and the spindle motor for driving the storage medium and controlling the write data memory controller, the storage medium generated when a cache mishit occurs. At the time of access,
By writing data from the write data memory to the storage medium, the number of accesses to the storage medium that occurs when the write data memory overflows is reduced, the number of times the spindle motor of the storage medium is started is reduced, and power consumption is reduced. It is characterized by the following. Although the power save controllers 1 and 2 have been described separately, one power save controller may be used.

【0017】また、キャッシュメモリ及びデータライト
メモリを不揮発性メモリで構成する。こうすることによ
り、データを保持したまま電源を落とせるため、さらな
る低消費電力化を行うことができる。
Further, the cache memory and the data write memory are constituted by nonvolatile memories. By doing so, the power can be turned off while retaining the data, so that the power consumption can be further reduced.

【0018】また、キャッシュメモリ及びデータライト
メモリが増設可能とする。このため、これらのメモリへ
書き込むデータ量を増やすことができる。これにより、
記憶媒体へのアクセス回数をさらに減らすことができ、
スピンドルモータの起動回数を減少させ、より低消費電
力化を図ることができる。
Further, the cache memory and the data write memory can be added. For this reason, the amount of data written to these memories can be increased. This allows
The number of accesses to the storage medium can be further reduced,
It is possible to reduce the number of times the spindle motor is started, thereby achieving lower power consumption.

【0019】実施の形態2.次に、本発明の実施の形態
を図6に示す。ここで、17は記憶媒体11のデータを
圧縮するためのデータ圧縮回路1、16はキャッシュメ
モリのデータを伸張し、もとのデータに戻すためのデー
タ伸張回路1、18はホストからのデータを圧縮するた
めのデータ圧縮回路2、19はライトデータメモリのデ
ータをもとに戻すためのデータ伸張回路2である。デー
タ圧縮回路とデータ伸張回路を設けることで、これらの
メモリへ書き込むデータ量を増やすことができる。これ
により、記憶媒体へのアクセス回数をさらに減らすこと
ができ、スピンドルモータの起動回数を減少させ、より
低消費電力化を図ることができる。
Embodiment 2 Next, an embodiment of the present invention is shown in FIG. Here, 17 is a data compression circuit 1 for compressing data in the storage medium 11, 16 is a data expansion circuit for expanding data in the cache memory, and 18 is a data expansion circuit for returning to the original data. The data compression circuits 2 and 19 for compression are data expansion circuits 2 for restoring the data in the write data memory. By providing a data compression circuit and a data decompression circuit, the amount of data written to these memories can be increased. This makes it possible to further reduce the number of accesses to the storage medium, reduce the number of times the spindle motor is started, and achieve lower power consumption.

【0020】[0020]

【発明の効果】本外部記憶装置は、キャッシュコントロ
ーラ4とライトデータメモリコントローラ7との間に、
パワーセーブコントローラ2(15)を設け、これによ
り、キャッシュミスヒット時に生じる記憶媒体へのアク
セス実施時に、ライトデータメモリから記憶媒体へのデ
ータ転送を行なうことで、ライトデータメモリのオーバ
ーフロー時に生じる記憶媒体へのアクセス回数を減少さ
せ、記憶媒体のスピンドルモータの起動回数を減少させ
ることができる。以上のように、記憶媒体のスピンドル
モータの起動回数を減らすことができ、消費電力を削減
することができる。また、スピンドルモータの起動回数
を減らすことにより、本装置の寿命を延ばす効果も期待
できる。
The present external storage device is provided between the cache controller 4 and the write data memory controller 7.
A power save controller 2 (15) is provided, which performs data transfer from the write data memory to the storage medium when performing access to the storage medium that occurs at the time of a cache mishit. And the number of times the spindle motor of the storage medium is started can be reduced. As described above, the number of times of starting the spindle motor of the storage medium can be reduced, and power consumption can be reduced. Further, by reducing the number of times the spindle motor is started, an effect of extending the life of the apparatus can be expected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の外部記憶装置の構成図。FIG. 1 is a configuration diagram of an external storage device of the present invention.

【図2】 本発明の実施例のフローチャート図。FIG. 2 is a flowchart of an embodiment of the present invention.

【図3】 キャッシュメモリ、ライトデータメモリと記
憶媒体装置とのアクセスを示す概念図。
FIG. 3 is a conceptual diagram showing access between a cache memory, a write data memory, and a storage medium device.

【図4】 従来例における外部記憶装置アクセス時のモ
ータ駆動頻度図。
FIG. 4 is a motor drive frequency diagram when an external storage device is accessed in a conventional example.

【図5】 本発明における外部記憶装置アクセス時のモ
ータ駆動頻度図。
FIG. 5 is a diagram showing a motor driving frequency when an external storage device is accessed in the present invention.

【図6】 本発明の他の構成図。FIG. 6 is another configuration diagram of the present invention.

【図7】 従来の外部記憶装置の構成図。FIG. 7 is a configuration diagram of a conventional external storage device.

【符号の説明】[Explanation of symbols]

1 ホスト、2 バスI/F回路、3 コントローラ、
4 キャッシュコントローラ、5 キャッシュメモリ、
6 リード回路、7 ライトデータメモリコントロー
ラ、8 ライトデータメモリ、9 ライト回路、10
パワーセーブコントローラ1、11 記憶媒体、12
電力供給回路、13 スピンドルモータ、14 外部記
憶装置、15 パワーセーブコントローラ2、16 デ
ータ伸張回路1、17 データ圧縮回路1、18 デー
タ圧縮回路2、19 データ伸張回路2。
1 host, 2 bus I / F circuit, 3 controller,
4 cache controller, 5 cache memory,
6 read circuit, 7 write data memory controller, 8 write data memory, 9 write circuit, 10
Power save controller 1, 11 Storage medium, 12
Power supply circuit, 13 spindle motor, 14 external storage device, 15 power save controller 2, 16 data decompression circuit 1, 17 data compression circuit 1, 18 data compression circuit 2, 19 data decompression circuit 2.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI G11B 19/00 501 G11B 19/00 501B ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI G11B 19/00 501 G11B 19/00 501B

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 データを記憶する記憶媒体と、 該記憶媒体のデータをキャッシュするキャッシュメモリ
と、 該記憶媒体へライトすべきデータを書き込むライトデー
タメモリと、 該キャッシュメモリを制御するキャッシュコントローラ
と、 該ライトデータメモリを制御するライトデータメモリコ
ントローラと、 該記憶媒体を制御するコントローラと、 該記憶媒体を制御するコントローラを監視し、少なくと
も、該記憶媒体の電力を制御するとともに、該キャッシ
ュメモリコントローラを監視し、キャッシュミスヒット
時に生じる記憶媒体へのアクセス時に、ライトデータメ
モリから記憶媒体へのデータ書き込みを行なうように、
該ライトデータメモリコントローラを制御するパワーセ
ーブコントローラを備えたことを特徴とする外部記憶装
置。
A storage medium that stores data; a cache memory that caches data in the storage medium; a write data memory that writes data to be written to the storage medium; a cache controller that controls the cache memory; A write data memory controller that controls the write data memory; a controller that controls the storage medium; and a controller that controls the storage medium, and at least controls the power of the storage medium and controls the cache memory controller. Monitoring and writing data from the write data memory to the storage medium at the time of access to the storage medium which occurs at the time of cache mishit,
An external storage device comprising a power save controller for controlling the write data memory controller.
【請求項2】 少なくともキャッシュメモリ及びライト
データメモリのいずれかを大容量不揮発性メモリで構成
することを特徴とする請求項1記載の外部記憶装置。
2. The external storage device according to claim 1, wherein at least one of the cache memory and the write data memory is constituted by a large-capacity nonvolatile memory.
【請求項3】 少なくともキャッシュメモリ及びライト
データメモリのいずれかが増設又は交換できる機構を持
つことを特徴とする請求項1記載の外部記憶装置。
3. The external storage device according to claim 1, wherein at least one of the cache memory and the write data memory has a mechanism that can be added or replaced.
【請求項4】 少なくともキャッシュメモリ及びライト
データメモリのいずれかの入力側にデータ圧縮回路を設
け、かつ、データ圧縮回路が設けられた該キャッシュメ
モリ及びライトデータメモリの出力側にデータ伸張回路
を設けたことを特徴とする請求項1記載の外部記憶装
置。
4. A data compression circuit is provided on at least one input side of the cache memory and the write data memory, and a data expansion circuit is provided on an output side of the cache memory and the write data memory provided with the data compression circuit. 2. The external storage device according to claim 1, wherein:
【請求項5】 ライトデータメモリコントローラは、ラ
イトデータメモリに該記憶媒体へライトすべきデータを
書き込む場合、記憶媒体が動作中であれば、ライトメモ
リデータがオーバーフローしなくともライトデータメモ
リから記憶媒体へのデータ書き込みを行うことを特徴と
する請求項1記載の外部記憶装置。
5. When writing data to be written to the storage medium into the write data memory, the write data memory controller may transfer the write data from the write data memory to the storage medium without overflow if the storage medium is in operation. 2. The external storage device according to claim 1, wherein data is written to the external storage device.
JP10107807A 1998-04-17 1998-04-17 External storage device Pending JPH11306664A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10107807A JPH11306664A (en) 1998-04-17 1998-04-17 External storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10107807A JPH11306664A (en) 1998-04-17 1998-04-17 External storage device

Publications (1)

Publication Number Publication Date
JPH11306664A true JPH11306664A (en) 1999-11-05

Family

ID=14468544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10107807A Pending JPH11306664A (en) 1998-04-17 1998-04-17 External storage device

Country Status (1)

Country Link
JP (1) JPH11306664A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114206A (en) * 2004-10-12 2006-04-27 Hitachi Global Storage Technologies Netherlands Bv HDD with DRAM and flash memory
US8009378B2 (en) 2009-01-30 2011-08-30 Kabushiki Kaisha Toshiba Storage device and information processing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114206A (en) * 2004-10-12 2006-04-27 Hitachi Global Storage Technologies Netherlands Bv HDD with DRAM and flash memory
US8009378B2 (en) 2009-01-30 2011-08-30 Kabushiki Kaisha Toshiba Storage device and information processing apparatus

Similar Documents

Publication Publication Date Title
US7472222B2 (en) HDD having both DRAM and flash memory
EP3872641B1 (en) Storage device and method of operating the storage device
US7120806B1 (en) Method for setting a power operating mode transition interval of a disk drive in a mobile device based on application category
KR100759427B1 (en) Hard disk driver with low power consumption, information processing system having same, and their data input / output method
CA2383972C (en) Method and apparatus for increasing the battery life of portable electronic devices
US7075744B2 (en) Method and apparatus for managing power consumption of a disk drive
CN112114742B (en) Data storage device and data processing method
JP2001022464A (en) Hibernation apparatus and method, recording medium storing the same, and computer to which the same is applied
JP3726116B2 (en) Boot system for PCMCIA card
US7093149B2 (en) Tiered secondary memory architecture to reduce power consumption in a portable computer system
US8626985B2 (en) Hybrid optical disk drive, method of operating the same, and electronic system adopting the hybrid optical disk drive
US20090240839A1 (en) Data storage device
US8009378B2 (en) Storage device and information processing apparatus
JP3541349B2 (en) Cache memory backup system
CN113986001B (en) Chip and control method
JP2002351741A (en) Semiconductor integrated circuit device
JPH11306664A (en) External storage device
CN100456265C (en) Mobile computer system and method of operating the mobile computer system
JP2003308138A (en) Electronic device and drive control method for electronic device
CN116627865B (en) Access method and device for computer with multiple storage devices
CN115202466A (en) Flash memory controller and power management method
KR20080060649A (en) Data processing device and method
CN100451992C (en) Hardware password access method
JPH06309776A (en) Magnetic disk device and data read / write method
JPH08235066A (en) Securing system for disk cache buffer