JPH11307580A - Semiconductor chip suction tool and semiconductor device manufacturing method using the tool - Google Patents
Semiconductor chip suction tool and semiconductor device manufacturing method using the toolInfo
- Publication number
- JPH11307580A JPH11307580A JP10107456A JP10745698A JPH11307580A JP H11307580 A JPH11307580 A JP H11307580A JP 10107456 A JP10107456 A JP 10107456A JP 10745698 A JP10745698 A JP 10745698A JP H11307580 A JPH11307580 A JP H11307580A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- tool
- suction tool
- bump electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07178—Means for aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、半導体チップ吸
着用ツール及び該ツールを用いた半導体装置の製造方法
に係り、詳しくは、表面にバンプ電極が形成された半導
体チップを裏面から吸着して配線基板上にフリップチッ
プ接続する半導体チップ吸着用ツール及び該ツールを用
いた半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tool for adsorbing a semiconductor chip and a method for manufacturing a semiconductor device using the tool. The present invention relates to a tool for semiconductor chip suction for flip-chip connection on a substrate and a method for manufacturing a semiconductor device using the tool.
【0002】[0002]
【従来の技術】メモリやマイクロプロセッサ等のLSI
(大規模集積回路)を含む半導体装置を製造する方法の
一つとして、フリップチップ接続方法が知られている。
同フリップチップ接続方法は、各種のプロセス工程を経
て製造された半導体ウエハからダイシングした半導体チ
ップ(以下、単に、チップとも称する)を、電極形成面
を下向きにしたフェースダウンで配線基板上に接続(ボ
ンディング)するようにしたものである。このフリップ
チップ接続方法によれば、多数の電極を備えたチップの
接続が簡単になる、ボンディングワイヤが存在していな
いことにより不要な寄生容量、インダクタンスが形成さ
れないので高周波特性が改善される等の利点がある。2. Description of the Related Art LSIs such as memories and microprocessors
As one method of manufacturing a semiconductor device including a (large-scale integrated circuit), a flip-chip connection method is known.
In the flip chip connection method, a semiconductor chip (hereinafter, also simply referred to as a chip) diced from a semiconductor wafer manufactured through various process steps is connected to a wiring board face down with an electrode formation surface facing down ( Bonding). According to this flip-chip connection method, connection of a chip having a large number of electrodes is simplified, and unnecessary parasitic capacitance and inductance are not formed due to the absence of bonding wires, so that high-frequency characteristics are improved. There are advantages.
【0003】このようなフリップチップ接続を行う場
合、従来から、チップ吸着用ツールが用いられる。同チ
ップ吸着用ツールは、トレイ等に収容されているチップ
を裏面から真空力により吸着して配線基板上に移送した
後、チップを裏面から加圧して配線基板上に接続する。
このようなフリップチップ接続に用いられるチップの表
面の電極は、接続を容易にするために、アルミニウム等
のパッド電極上に形成された金、銅、半田等からなるボ
ール状のバンプ電極で構成されている。[0003] In the case of performing such flip chip connection, a chip suction tool is conventionally used. The chip suction tool suctions the chips housed in a tray or the like from the back surface by vacuum force and transfers the chips onto the wiring board, and then presses the chips from the back surface and connects the chips to the wiring board.
The electrode on the surface of the chip used for such flip-chip connection is composed of a ball-shaped bump electrode made of gold, copper, solder or the like formed on a pad electrode of aluminum or the like in order to facilitate connection. ing.
【0004】例えば特開平5−144874号公報に
は、このようなフリップチップ接続による半導体装置の
製造方法が開示されている。同公報には、図15に示す
ように、表面に半田バンプ電極51が形成されたチップ
52の裏面を、矢印のような真空吸着力を利用したチッ
プ吸着用ツール53で吸着して配線基板54上に移送し
た後、チップ吸着用ツール53によりチップ52を裏面
から加圧して、半田バンプ電極51を溶融させて配線基
板54上の電極55に接続することが記載されている。[0004] For example, Japanese Patent Application Laid-Open No. 5-144874 discloses a method of manufacturing a semiconductor device by such flip-chip connection. According to the publication, as shown in FIG. 15, a back surface of a chip 52 having a solder bump electrode 51 formed on the surface is suctioned by a chip suction tool 53 utilizing a vacuum suction force as shown by an arrow, and a wiring board 54 is formed. It is described that, after being transferred upward, the chip 52 is pressed from the back side by a chip suction tool 53 to melt the solder bump electrode 51 and connect it to the electrode 55 on the wiring board 54.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記公
報記載の従来のチップ吸着用ツールは、チップの裏面に
対向する底面全体がチップ吸着面となっているため、チ
ップの加圧を均一に行うのが困難なので、バンプ電極の
加圧にばらつきが生ずる、という問題がある。このた
め、バンプ電極の接続が良好に行われなくなって、フリ
ップチップ接続の信頼性が低下するようになる。However, in the conventional chip suction tool described in the above-mentioned publication, the entire bottom surface facing the back surface of the chip is a chip suction surface. Therefore, there is a problem that the pressure of the bump electrode varies. For this reason, the connection of the bump electrodes is not performed well, and the reliability of the flip chip connection is reduced.
【0006】例えば、図16に示すように、何らかの原
因でチップ吸着用ツールのチップ吸着面にうねり56が
生じた場合に、このうねり56がチップ吸着面の全体を
通じてチップ52に伝わるようになる。このため、チッ
プ52に不要な加重が加わるようになってチップ52が
変形するので、チップの加圧が均一に行われなくなる。
また、図17に示すように、塵埃等の不要な異物57が
チップ吸着面とチップ52の裏面との間に存在している
ような場合にも、上述した場合と同様にチップ52に不
要な加重が加わるようになるので、同様な欠点が生じ
る。For example, as shown in FIG. 16, when a swell 56 is generated on the chip suction surface of the chip suction tool for some reason, the swell 56 is transmitted to the chip 52 through the entire chip suction surface. For this reason, an unnecessary weight is applied to the chip 52 and the chip 52 is deformed, so that the pressing of the chip is not performed uniformly.
Also, as shown in FIG. 17, when an unnecessary foreign matter 57 such as dust is present between the chip suction surface and the back surface of the chip 52, unnecessary foreign matter 57 Similar drawbacks arise because of the added weight.
【0007】また、チップ吸着面の加工精度が低くて平
坦度に欠けている場合にも、チップ吸着面とチップ裏面
との間の密着性が悪くなるので、チップの加圧が均一に
行われない原因となる。この原因を除くには、チップ吸
着面の全体にわたって仕上げ加工を施せばよいが、チッ
プ吸着面全体にわたる仕上げ加工は手間がかかるので容
易でない。Further, even when the processing accuracy of the chip suction surface is low and the flatness is lacking, the adhesion between the chip suction surface and the back surface of the chip is deteriorated, so that the pressing of the chip is performed uniformly. No cause. To eliminate this cause, it is only necessary to apply a finishing process to the entire chip suction surface. However, the finishing process for the entire chip suction surface is troublesome and is not easy.
【0008】このようにチップの加圧が均一に行われな
いと、バンプ電極の加圧にばらつきが生ずるようにな
る。この結果、フリップチップ接続において、バンプ電
極を溶融させることなく押し潰しただけで配線基板上に
接続を行う方法では、バンプ電極の潰れ量にばらつきが
生じるので、接続が良好に行われなくなる。また、バン
プ電極を押し潰すことなく単に配線基板上に接触させた
ままで、接着剤によりチップと配線基板との間を保持を
行う接続方法では、バンプ電極の接触力にばらつきが生
ずるので、上述の場合と同様に接続が良好に行われなく
なる。[0008] If the pressure of the chip is not uniform, the pressure of the bump electrodes varies. As a result, in the flip-chip connection, in the method of performing connection on the wiring substrate only by crushing the bump electrode without melting it, the crush amount of the bump electrode varies, so that the connection is not performed well. Also, in the connection method of holding the chip and the wiring board with an adhesive while simply keeping the bump electrode in contact with the wiring board without being crushed, the contact force of the bump electrode varies because the bonding force varies. As in the case, the connection is not made well.
【0009】この発明は、上述の事情に鑑みてなされた
もので、フリップチップ接続を行うにあたり、バンプ電
極にのみ有効な加圧力を働かせて同バンプ電極の加圧の
ばらつきを低減できるようにした半導体チップ吸着用ツ
ール及び該ツールを用いた半導体装置の製造方法を提供
することを目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and in performing flip-chip connection, it is possible to reduce the variation in pressurization of the bump electrodes by applying an effective pressing force only to the bump electrodes. An object of the present invention is to provide a tool for sucking a semiconductor chip and a method for manufacturing a semiconductor device using the tool.
【0010】[0010]
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、表面に複数のバンプ電極が
形成された半導体チップを裏面から吸着して配線基板上
にフリップチップ接続するための半導体チップ吸着用ツ
ールに係り、上記複数のバンプ電極の配列に略相当した
形状の突起部が底面に設けられ、該突起部が上記配列に
略対応した半導体チップの裏面に位置決めされるように
用いられることを特徴としている。According to a first aspect of the present invention, there is provided a semiconductor device having a plurality of bump electrodes formed on a front surface thereof, and the semiconductor chip having a plurality of bump electrodes formed thereon is flip-chip connected to a wiring substrate. The present invention relates to a semiconductor chip sucking tool for providing a protrusion having a shape substantially corresponding to the arrangement of the plurality of bump electrodes on a bottom surface and positioning the protrusion on the back surface of the semiconductor chip substantially corresponding to the arrangement. It is characterized by being used as follows.
【0011】請求項2記載の発明は、請求項1記載の半
導体チップ吸着用ツールに係り、上記突起部が、上記底
面の略中央位置に形成されている吸着孔の周囲を完全に
囲むように設けられていることを特徴としている。According to a second aspect of the present invention, there is provided the semiconductor chip suction tool according to the first aspect, wherein the protrusion completely surrounds a periphery of a suction hole formed at a substantially central position of the bottom surface. It is characterized by being provided.
【0012】請求項3記載の発明は、請求項1記載の半
導体チップ吸着用ツールに係り、上記突起部が上記吸着
孔の周囲を完全に囲んでいない構成において、上記吸着
孔の縁に上記突起部の高さよりも低い無端状突起部が設
けられていることを特徴としている。According to a third aspect of the present invention, there is provided the semiconductor chip suction tool according to the first aspect, wherein the protrusion does not completely surround the periphery of the suction hole. An endless projection that is lower than the height of the portion is provided.
【0013】請求項4記載の発明は、請求項1、2又は
3記載の半導体チップ吸着用ツールに係り、上記突起部
の高さが、上記半導体チップの厚さの50〜150%の
値を有していることを特徴としている。According to a fourth aspect of the present invention, there is provided the semiconductor chip suction tool according to the first, second or third aspect, wherein the height of the protrusion is 50 to 150% of the thickness of the semiconductor chip. It is characterized by having.
【0014】請求項5記載の発明は、請求項1〜4のい
ずれか1に記載の半導体チップ吸着用ツールに係り、上
記突起部の幅が、上記バンプ電極の直径の200〜40
0%の値を有していることを特徴としている。According to a fifth aspect of the present invention, there is provided the tool for suctioning a semiconductor chip according to any one of the first to fourth aspects, wherein the width of the projection is 200 to 40 times the diameter of the bump electrode.
It is characterized by having a value of 0%.
【0015】請求項6記載の発明は、請求項3、4又は
5記載の半導体チップ吸着用ツールに係り、上記無端状
突起部の高さが、上記突起部の高さの50〜90%の値
を有していることを特徴としている。According to a sixth aspect of the present invention, there is provided the semiconductor chip suction tool according to the third, fourth or fifth aspect, wherein the height of the endless projection is 50 to 90% of the height of the projection. It is characterized by having a value.
【0016】また、請求項7記載の発明は、請求項1乃
至6のいずれか1に記載の半導体チップ吸着用ツールに
係り、上記底面の外側まわりが、上記半導体チップのそ
れよりも小さく設定されていることを特徴としている。According to a seventh aspect of the present invention, there is provided the tool for sucking a semiconductor chip according to any one of the first to sixth aspects, wherein an outer circumference of the bottom surface is set smaller than that of the semiconductor chip. It is characterized by having.
【0017】また、請求項8記載の発明は、請求項1記
載の半導体チップ吸着用ツールを用いた半導体装置を製
造するための方法に係り、表面に複数のバンプ電極が形
成された半導体チップの上記バンプ電極の配列に略相当
した形状の突起部が底面に設けられた半導体チップ吸着
用ツールを用いて、上記突起部を上記配列に略対応した
上記半導体チップの裏面に位置決めする半導体チップ吸
着用ツール位置決め工程と、上記半導体チップを上記半
導体チップ吸着用ツールにより吸着して、配線基板上に
移送する半導体チップ移送工程と、上記半導体チップ吸
着用ツールにより、上記半導体チップのバンプ電極を上
記配線基板上の導体部に接触させた後該半導体チップを
裏面から加圧するフリップチップ接続工程とを含むこと
を特徴としている。The invention according to claim 8 relates to a method for manufacturing a semiconductor device using the tool for sucking semiconductor chips according to claim 1, and relates to a method for manufacturing a semiconductor chip having a plurality of bump electrodes formed on a surface thereof. Using a semiconductor chip suction tool in which a projection having a shape substantially corresponding to the arrangement of the bump electrodes is provided on the bottom surface, the projection is positioned on the back surface of the semiconductor chip substantially corresponding to the arrangement. A tool positioning step, a semiconductor chip transfer step of sucking the semiconductor chip by the semiconductor chip suction tool and transferring the semiconductor chip onto a wiring board; and a bump electrode of the semiconductor chip by the semiconductor chip suction tool by the semiconductor chip suction tool. And a flip-chip connection step of pressing the semiconductor chip from the back surface after contacting the upper conductor portion.
【0018】また、請求項9記載の発明は、請求項8記
載の半導体チップ吸着用ツールを用いた半導体装置を製
造するための方法に係り、上記フリップチップ接続工程
において、上記半導体チップを上記半導体チップ吸着用
ツールにより加熱することを特徴としている。According to a ninth aspect of the present invention, there is provided a method for manufacturing a semiconductor device using the tool for sucking a semiconductor chip according to the eighth aspect of the present invention. It is characterized in that it is heated by a chip suction tool.
【0019】[0019]
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第1実施例 図1は、この発明の第1実施例である半導体チップ吸着
用ツールを示し、同図(a)は底面図、同図(b)は同
図(a)のA−A矢視断面図、また、図2は、この例の
同半導体チップ吸着用ツールが適用される半導体チップ
を示し、同図(a)は底面図、同図(b)は同図(a)
のB−B矢視断面図である。この例の半導体チップ(以
下、チップとも称する)吸着用ツール1は、図1に示す
ように、例えばセラミック、金属等のように硬度に優
れ、かつ比較的熱伝導性に優れた材料からなる方形状の
横断面を有し、その底面2には、図2に示すような、平
面が方形状のチップ5の表面6に同チップ5の四辺に沿
って形成された、複数のバンプ電極7の囲い状の配列
(破線で囲んでいる領域)10に略相当した形状の突起
部3が設けられている。同チップ吸着用ツール1は、チ
ップ5を吸着するときは、同突起部3がバンプ電極7の
配列10に略対応した同チップ5の裏面8に位置決めさ
れるように用いられる。Embodiments of the present invention will be described below with reference to the drawings. The description will be specifically made using an embodiment. FIG. 1 shows a semiconductor chip suction tool according to a first embodiment of the present invention. FIG. 1 (a) is a bottom view, and FIG. 1 (b) is AA in FIG. 1 (a). FIG. 2 shows a semiconductor chip to which the semiconductor chip suction tool of this example is applied, wherein FIG. 2 (a) is a bottom view and FIG. 2 (b) is a figure (a).
FIG. 3 is a sectional view taken along the line BB in FIG. As shown in FIG. 1, a semiconductor chip (hereinafter also referred to as a chip) suction tool 1 of this example is made of a material having excellent hardness and relatively excellent thermal conductivity, such as ceramics and metals. A plurality of bump electrodes 7 each having a horizontal cross-section and having a bottom surface 2 formed on a surface 6 of a square chip 5 along four sides of the chip 5 as shown in FIG. A projection 3 having a shape substantially corresponding to the surrounding arrangement (region surrounded by a broken line) 10 is provided. The chip suction tool 1 is used so that when the chip 5 is sucked, the protrusion 3 is positioned on the back surface 8 of the chip 5 substantially corresponding to the arrangement 10 of the bump electrodes 7.
【0020】同突起部3は、底面2の略中央位置に形成
されている吸着孔4の周囲を完全に囲むように、無端状
に設けられている。これによって、チップ吸着用ツール
1の底面2をチップ5の裏面8に対向させて、突起部3
をチップ5の裏面8に接して同チップ5を吸着するとき
の真空漏れを防止している。吸着孔4は、図示を省略し
ているが真空源に接続されている。同様にして、チップ
吸着用ツール1の基部にはヒータが設置されていて、チ
ップ5を吸着したときに同チップ5を加熱できるように
構成されている。The projection 3 is provided endlessly so as to completely surround the suction hole 4 formed substantially at the center of the bottom surface 2. As a result, the bottom surface 2 of the chip suction tool 1 faces the back surface 8 of the chip 5, and the protrusion 3
Is in contact with the back surface 8 of the chip 5 to prevent vacuum leakage when the chip 5 is sucked. Although not shown, the suction holes 4 are connected to a vacuum source. Similarly, a heater is provided at the base of the chip suction tool 1 so that the chip 5 can be heated when the chip 5 is sucked.
【0021】チップ吸着用ツール1が適用されるチップ
5は、250〜350μmの厚さを有し、同チップ5の
表面6のバンプ電極7は例えば金からなり、70〜10
0μmの直径及び40〜70μmの高さを有している。
このバンプ電極7の形成は、例えば金線を用いたワイヤ
ボンディング技術を利用して形成される。The chip 5 to which the chip suction tool 1 is applied has a thickness of 250 to 350 μm, and the bump electrode 7 on the surface 6 of the chip 5 is made of, for example, gold.
It has a diameter of 0 μm and a height of 40-70 μm.
The bump electrode 7 is formed by using, for example, a wire bonding technique using a gold wire.
【0022】チップ吸着用ツール1の底面2の突起部3
の高さHは、チップ5の厚さの50〜150%の値を有
し、また、同突起部3の幅Wはバンプ電極7の直径の2
00〜400%の値を有している。同突起部3の高さH
及び幅Wを上述の値に設定することによって、チップ吸
着用ツール1によりチップ5の裏面8を吸着して加圧を
行うとき、チップ5を変形させることなく効果的な加圧
を行うことができるようになる。Projection 3 on bottom surface 2 of tool 1 for chip suction
Has a value of 50 to 150% of the thickness of the chip 5, and the width W of the protrusion 3 is 2% of the diameter of the bump electrode 7.
It has a value of 00-400%. Height H of the projection 3
By setting the width W to the above-mentioned value, when the back surface 8 of the chip 5 is suctioned by the chip suction tool 1 and pressed, effective pressing can be performed without deforming the chip 5. become able to.
【0023】特に突起部3の幅Wを上述の値に設定する
ことによって、チップ5の吸着時に避けられない位置ず
れが生じても、同突起部3にバンプ電極7の外形より略
100μm以上の幅を持たせることが可能となり、これ
によってバンプ電極7にのみ有効な加圧力を確実に働か
せることができるようになる。すなわち、チップ5の吸
着時には機械精度の上で略±50μm以内の位置ずれが
避けられないが、この位置ずれを考慮しても、突起部3
に対してバンプ電極7の配列に略対応した位置決め状態
を維持させることができるようになる。In particular, by setting the width W of the projection 3 to the above-mentioned value, even if the unavoidable misalignment occurs when the chip 5 is attracted, the projection 3 has a width of about 100 μm or more from the outer shape of the bump electrode 7. It is possible to have a width, so that an effective pressing force can be reliably applied only to the bump electrode 7. In other words, when the chip 5 is attracted, a positional deviation within approximately ± 50 μm is unavoidable due to mechanical accuracy.
, The positioning state substantially corresponding to the arrangement of the bump electrodes 7 can be maintained.
【0024】また、チップ吸着用ツール1の底面2の外
形は、チップ5のそれよりも小さく形成されている。こ
れにより、同チップ吸着用ツール1によりチップ5を吸
着するとき、同突起部3をバンプ電極7の配列10に略
対応したチップ5の裏面8に位置決めする作業が容易に
行われるように図られている。また、フリップチップ接
続に接着剤を用いる方法においては、この接着剤がチッ
プ5の側面を介して裏面に回り込んだ場合のチップ吸着
用ツール1に対する影響が避けられる。The outer shape of the bottom surface 2 of the chip suction tool 1 is formed smaller than that of the chip 5. Thus, when the chip 5 is sucked by the chip sucking tool 1, the operation of positioning the protrusion 3 on the back surface 8 of the chip 5 substantially corresponding to the array 10 of the bump electrodes 7 is easily performed. ing. Further, in the method of using an adhesive for flip chip connection, it is possible to avoid an influence on the chip suction tool 1 when the adhesive flows around the chip 5 to the back surface via the side surface.
【0025】次に、図3及び図4を参照して、この例の
チップ吸着用ツール1を用いた半導体装置の製造方法に
ついて工程順に説明する。まず、図3に示すように、表
面6に複数のバンプ電極7が形成されたチップ5及びチ
ップ吸着用ツール1を用いて、その突起部3をバンプ電
極7の配列10に略対応したチップ5の裏面8に位置決
めする。この位置決め作業は、通常のフリップチップ接
続を行う場合に実施している方法を利用して行うことが
できる。Next, a method of manufacturing a semiconductor device using the chip suction tool 1 of this embodiment will be described in the order of steps with reference to FIGS. First, as shown in FIG. 3, using a chip 5 having a plurality of bump electrodes 7 formed on a surface 6 and a chip suction tool 1, the projections 3 of the chip 5 substantially corresponding to the arrangement 10 of the bump electrodes 7. Is positioned on the back surface 8. This positioning operation can be performed by using a method that is performed when normal flip-chip connection is performed.
【0026】次に、チップ5の裏面8を、矢印のような
真空吸着力を利用したチップ吸着用ツール1により吸着
して、配線基板9上に移送した後、バンプ電極7を同配
線基板9上の導体部(パッド配線)11と対向させて接
触させる。続いて、チップ吸着用ツール1によりチップ
5の裏面8から加圧し、同時に、図示しないヒータによ
りチップ5を300〜400℃に加熱する。Next, the back surface 8 of the chip 5 is suctioned by the chip suction tool 1 utilizing a vacuum suction force as shown by an arrow, and is transferred onto the wiring board 9. The upper conductor (pad wiring) 11 is made to face and contact. Subsequently, pressure is applied from the back surface 8 of the chip 5 by the chip suction tool 1, and at the same time, the chip 5 is heated to 300 to 400 ° C. by a heater (not shown).
【0027】これにより、図4に示すように、バンプ電
極7は押し潰されて配線基板9上の導体部11に接続さ
れて、チップ5がフリップチップ接続された半導体装置
が製造される。上述のバンプ電極7の接続時、チップ吸
着用ツール1は、突起部3がバンプ電極7の配列10に
略対応したチップ5の裏面8に位置決めされているの
で、バンプ電極7にのみ有効な加圧力が働く。このた
め、バンプ電極7は均一に加圧されるようになって、そ
の加圧のばらつきが低減される。したがって、バンプ電
極7の潰れ量のばらつきも低減されるので、バンプ電極
7は良好に導体部11に接続される。As a result, as shown in FIG. 4, the bump electrodes 7 are crushed and connected to the conductors 11 on the wiring board 9 to manufacture a semiconductor device in which the chip 5 is flip-chip connected. When connecting the bump electrodes 7 described above, the chip suction tool 1 has the protrusions 3 positioned on the back surface 8 of the chip 5 substantially corresponding to the arrangement 10 of the bump electrodes 7. Pressure works. For this reason, the bump electrode 7 is uniformly pressed, and the variation in the pressure is reduced. Therefore, the variation in the amount of crushing of the bump electrode 7 is also reduced, so that the bump electrode 7 is satisfactorily connected to the conductor 11.
【0028】次に、図5及び図6を参照して、この例の
チップ吸着用ツール1を用いた他の半導体装置の製造方
法について工程順に説明する。まず、図5に示すよう
に、予め導体部11を覆う領域に例えばエポキシ樹脂等
からなる接着剤12を塗布した配線基板9を用意して、
図3と略同じように、チップ5をチップ吸着用ツール1
により吸着して、配線基板9上に移送した後、バンプ電
極7を同配線基板9上の導体部11と対向させる。Next, with reference to FIGS. 5 and 6, a method for manufacturing another semiconductor device using the chip suction tool 1 of this embodiment will be described in the order of steps. First, as shown in FIG. 5, a wiring board 9 is prepared in which an adhesive 12 made of, for example, epoxy resin is applied to a region covering the conductor portion 11 in advance.
As in FIG. 3, the chip 5 is attached to the chip suction tool 1.
Then, the bump electrodes 7 are opposed to the conductors 11 on the wiring board 9 after being transferred onto the wiring board 9.
【0029】次に、チップ5の裏面8をチップ吸着用ツ
ール1により加圧すると同時に、図示しないヒータによ
りチップ5を略200℃に加熱すると、接着剤12が軟
化して周囲部に広がるとともに、バンプ電極7が導体部
11に接触するようになる。このとき、万一接着剤がチ
ップ5の側面を介して裏面に回り込んだとしても、同チ
ップ吸着用ツール1の底面2の外形が、チップ5のそれ
よりも小さく形成されていることにより、その影響を避
けることができる。Next, when the back surface 8 of the chip 5 is pressurized by the chip suction tool 1 and the chip 5 is heated to approximately 200 ° C. by a heater (not shown), the adhesive 12 is softened and spreads around the periphery. The bump electrode 7 comes into contact with the conductor 11. At this time, even if the adhesive goes around to the back surface via the side surface of the chip 5, the outer shape of the bottom surface 2 of the chip suction tool 1 is formed smaller than that of the chip 5, The effects can be avoided.
【0030】次に、加熱を停止することにより、接着剤
12は自然に冷却されて固化されるので、図6に示すよ
うに、チップ5と配線基板9との間が接着剤12により
保持されて、チップ5がフリップチップ接続された半導
体装置が製造される。この場合にも、バンプ電極7の接
続時、チップ吸着用ツール1は、突起部3がバンプ電極
7の配列10に略対応したチップ5の裏面8に位置決め
されているので、上述の場合と同様にバンプ電極7にの
み有効な加圧力が働く。したがって、バンプ電極7の加
圧のばらつきが低減されるので、バンプ電極7は良好に
導体部11に接続される。Next, when the heating is stopped, the adhesive 12 is naturally cooled and solidified. Therefore, as shown in FIG. 6, the space between the chip 5 and the wiring board 9 is held by the adhesive 12. Thus, a semiconductor device in which the chip 5 is flip-chip connected is manufactured. Also in this case, when the bump electrodes 7 are connected, the tip suction tool 1 is positioned on the back surface 8 of the chip 5 substantially corresponding to the arrangement 10 of the bump electrodes 7, and thus is similar to the above-described case. Effective pressing force acts only on the bump electrode 7. Therefore, variation in the pressure applied to the bump electrodes 7 is reduced, so that the bump electrodes 7 are satisfactorily connected to the conductors 11.
【0031】このように、この例の構成によれば、チッ
プ吸着用ツール1の底面2には、チップ5の表面6に形
成された複数のバンプ電極7の囲い状の配列10に略相
当した形状の突起部3が設けられて、同突起部3がバン
プ電極7の配列10に略対応した同チップ5の裏面8に
位置決めされるように用いられるので、バンプ電極7に
のみ有効な加圧力が働くようになるため、同バンプ電極
7の加圧のばらつきを低減できる。したがって、バンプ
電極7の接続が良好に行われるので、フリップチップ接
続の信頼性を向上させることができる。As described above, according to the configuration of this example, the bottom surface 2 of the chip suction tool 1 substantially corresponds to the surrounding array 10 of the plurality of bump electrodes 7 formed on the surface 6 of the chip 5. Since the projections 3 having a shape are provided so that the projections 3 are positioned on the back surface 8 of the chip 5 substantially corresponding to the arrangement 10 of the bump electrodes 7, the pressing force effective only for the bump electrodes 7 is used. , The variation in pressurization of the bump electrode 7 can be reduced. Therefore, the connection of the bump electrodes 7 is performed well, and the reliability of flip chip connection can be improved.
【0032】すなわち、チップ吸着面の面積は突起部3
によって決定されて小さくなるので、チップ吸着用ツー
ル1の底面2にうねりが生じたような場合でもその影響
はほとんど無視できるようになる。また、塵埃等の不要
な異物が突起部3とチップ5との間に存在する確率も低
くくなる。また、面積の小さい突起部3に対してのみ仕
上げ加工を施せばよいので、加工が容易となる。That is, the area of the chip suction surface is
Therefore, even if the swell occurs on the bottom surface 2 of the chip suction tool 1, the influence thereof can be almost ignored. Further, the probability that unnecessary foreign matter such as dust is present between the protrusion 3 and the chip 5 is reduced. In addition, since the finishing process need only be performed on the projection 3 having a small area, the processing is facilitated.
【0033】◇第2実施例 図7は、この発明の第2実施例であるチップ吸着用ツー
ルを示し、同図(a)は底面図、同図(b)は同図
(a)のC−C矢視断面図、また、図8は、この例の同
チップ吸着用ツールが適用されるチップを示し、同図
(a)は底面図、同図(b)は同図(a)のD−D矢視
断面図である。この第2実施例のチップ吸着用ツールの
構成が、上述の第1実施例のそれと大きく異なるところ
は、突起部をバンプ電極の二重の囲い状の配列に略相当
した形状に設けるようにした点である。すなわち、図7
に示すように、この例のチップ吸着用ツール15の突起
部13は、図8に示したチップ5の表面6に同チップ5
の四辺に沿って形成された、複数のバンプ電極14の二
重の囲い状の配列16に略相当した形状に設けられてい
る。Second Embodiment FIG. 7 shows a chip suction tool according to a second embodiment of the present invention. FIG. 7 (a) is a bottom view, and FIG. 7 (b) is a C of FIG. 8A and 8B show a chip to which the chip suction tool of this example is applied, FIG. 8A is a bottom view, and FIG. 8B is a view of FIG. It is DD sectional drawing. The configuration of the chip suction tool of the second embodiment is significantly different from that of the first embodiment described above in that the projections are provided in a shape substantially corresponding to the double-enclosed arrangement of the bump electrodes. Is a point. That is, FIG.
As shown in FIG. 8, the protrusion 13 of the chip suction tool 15 of this example is attached to the surface 6 of the chip 5 shown in FIG.
Are formed in a shape substantially corresponding to the double surrounding array 16 of the plurality of bump electrodes 14 formed along the four sides of.
【0034】この例のチップ吸着用ツール15を用い
て、チップ5のフリップチップ接続を行うには、表面6
に複数のバンプ電極14が形成されたチップ5を、同チ
ップ吸着用ツール15により、その突起部13をバンプ
電極14の配列16に略対応したチップ5の裏面8に位
置決めして吸着した後、第1実施例の場合と略同様に配
線基板9上に移送して加圧すればよい。これ以外は、上
述した第1実施例と略同様である。それゆえ、図7及び
図8において、図1及び図2の構成部分と対応する各部
には、同一の番号を付してその説明を省略する。In order to perform flip-chip connection of the chip 5 using the chip suction tool 15 of this example, the surface 6
After the chip 5 on which a plurality of bump electrodes 14 are formed, the protrusion 13 is positioned on the back surface 8 of the chip 5 substantially corresponding to the arrangement 16 of the bump electrodes 14 and sucked by the chip suction tool 15. What is necessary is just to transfer to the wiring board 9 and to pressurize it similarly to the case of 1st Example. Other than this, it is substantially the same as the first embodiment described above. Therefore, in FIGS. 7 and 8, each part corresponding to the components in FIGS. 1 and 2 is denoted by the same reference numeral, and description thereof is omitted.
【0035】このように、この例の構成によっても、突
起部13がバンプ電極14の配列16に略対応した同チ
ップ5の裏面8に位置決めされるように用いられるの
で、バンプ電極14にのみ有効な加圧力が働くようにな
るため、第1実施例において述べたのと略同様の効果を
得ることができる。As described above, according to the configuration of this example, the protrusion 13 is used so as to be positioned on the back surface 8 of the same chip 5 substantially corresponding to the arrangement 16 of the bump electrodes 14. Since a large pressing force is applied, substantially the same effects as described in the first embodiment can be obtained.
【0036】◇第3実施例 図9は、この発明の第3実施例であるチップ吸着用ツー
ルを示し、同図(a)は底面図、同図(b)は同図
(a)のE−E矢視断面図、また、図10は、この例の
同チップ吸着用ツールが適用されるチップを示し、同図
(a)は底面図、同図(b)は同図(a)のF−F矢視
断面図である。この第3実施例のチップ吸着用ツールの
構成が、上述の第1実施例のそれと大きく異なるところ
は、突起部をバンプ電極の並行列状の配列に略相当した
形状に設けるようにした点である。すなわち、図9に示
すように、この例のチップ吸着用ツール17の突起部1
8、19は、図10に示したチップ5の表面6に同チッ
プ5の二辺に沿って形成された、複数のバンプ電極20
の並行列状の配列21、22に略相当した形状に設けら
れている。Third Embodiment FIG. 9 shows a chip suction tool according to a third embodiment of the present invention. FIG. 9A is a bottom view, and FIG. FIG. 10 shows a chip to which the chip suction tool of this example is applied, wherein FIG. 10 (a) is a bottom view and FIG. 10 (b) is a view of FIG. It is FF arrow sectional drawing. The configuration of the chip suction tool of the third embodiment is greatly different from that of the first embodiment in that the projections are provided in a shape substantially corresponding to the parallel row arrangement of the bump electrodes. is there. That is, as shown in FIG. 9, the protrusion 1 of the chip suction tool 17 of this example is used.
8 and 19 are a plurality of bump electrodes 20 formed on the surface 6 of the chip 5 shown in FIG.
Are provided in a shape substantially corresponding to the parallel-row arrays 21 and 22.
【0037】ここで、突起部18、19は吸着孔4の周
囲を完全に囲んでいない構成になっているので、チップ
5の吸着時に真空漏れが発生する。このため、この真空
漏れをできるだけ抑えるために、吸着孔4の縁に例えば
リング状の無端状突起部23を設ける。この無端状突起
部23の高さは、突起部18、19の高さに接近してい
ることが望ましいが、加工精度の関係でこの高さは同突
起部18、19のそれの50〜90%の値に選ばれる。Here, since the projections 18 and 19 do not completely surround the periphery of the suction hole 4, vacuum leakage occurs when the chip 5 is suctioned. Therefore, in order to suppress the vacuum leakage as much as possible, for example, a ring-shaped endless projection 23 is provided at the edge of the suction hole 4. It is desirable that the height of the endless projection 23 is close to the height of the projections 18 and 19, but this height is 50 to 90 of that of the projections 18 and 19 due to processing accuracy. % Value.
【0038】この例のチップ吸着用ツール17を用い
て、チップ5のフリップチップ接続を行うには、表面6
に複数のバンプ電極20が形成されたチップ5を、同チ
ップ吸着用ツール17により、その突起部18、19を
各々バンプ電極20の配列21、22に略対応したチッ
プ5の裏面8に位置決めして吸着した後、第1実施例の
場合と略同様に配線基板9上に移送して加圧すればよ
い。In order to carry out the flip chip connection of the chip 5 using the chip suction tool 17 of this example, the surface 6
The chip 5 on which a plurality of bump electrodes 20 are formed is positioned on the back surface 8 of the chip 5 by the chip suction tool 17 so that the projections 18 and 19 respectively correspond to the arrangements 21 and 22 of the bump electrodes 20 respectively. After that, it may be transferred onto the wiring board 9 and pressurized in substantially the same manner as in the first embodiment.
【0039】このように、この例の構成によっても、突
起部18、19がバンプ電極20の配列21、22に略
対応した同チップ5の裏面8に位置決めされるように用
いられるので、バンプ電極20にのみ有効な加圧力が働
くようになるため、第1実施例において述べたのと略同
様の効果を得ることができる。As described above, according to the structure of this embodiment, the bumps 18 and 19 are used so as to be positioned on the back surface 8 of the chip 5 substantially corresponding to the arrangements 21 and 22 of the bump electrodes 20. Since an effective pressurizing force is applied only to the surface 20, substantially the same effects as described in the first embodiment can be obtained.
【0040】◇第4実施例 図11は、この発明の第4実施例であるチップ吸着用ツ
ールを示し、同図(a)は底面図、同図(b)は同図
(a)のG−G矢視断面図、また、図12はこの例の同
チップ吸着用ツールが適用されるチップを示し、同図
(a)は底面図、同図(b)は同図(a)のH−H矢視
断面図である。この第4実施例のチップ吸着用ツールの
構成が、上述の第1実施例のそれと大きく異なるところ
は、突起部をバンプ電極の列千鳥状の配列に略相当した
形状に設けるようにした点である。すなわち、図11に
示すように、この例のチップ吸着用ツール24の突起部
25〜29は、図12に示したチップ5の表面6に形成
された複数のバンプ電極30の列千鳥状の配列31〜3
5に略相当した形状に設けられている。そして、吸着孔
4の縁には無端状突起部36が設けられている。Fourth Embodiment FIG. 11 shows a chip suction tool according to a fourth embodiment of the present invention. FIG. 11 (a) is a bottom view, and FIG. 11 (b) is G in FIG. FIG. 12 shows a chip to which the same tool for suctioning a chip of this example is applied, FIG. 12 (a) is a bottom view, and FIG. 12 (b) is H in FIG. FIG. The configuration of the chip suction tool of the fourth embodiment is significantly different from that of the first embodiment in that the projections are provided in a shape substantially corresponding to the staggered arrangement of the bump electrodes. is there. That is, as shown in FIG. 11, the projections 25 to 29 of the chip suction tool 24 of this example are arranged in a staggered array of a plurality of bump electrodes 30 formed on the surface 6 of the chip 5 shown in FIG. 31-3
5 are provided. An endless projection 36 is provided at the edge of the suction hole 4.
【0041】この例のチップ吸着用ツール24を用い
て、チップ5のフリップチップ接続を行うには、表面6
に複数のバンプ電極30が形成されたチップ5を、同チ
ップ吸着用ツール24により、その突起部25〜29を
各々バンプ電極30の配列31〜35に略対応したチッ
プ5の裏面8に位置決めして吸着した後、第1実施例の
場合と略同様に配線基板9上に移送して加圧すればよ
い。In order to carry out the flip chip connection of the chip 5 by using the chip suction tool 24 of this example, the surface 6
The chip 5 on which a plurality of bump electrodes 30 are formed is positioned on the rear surface 8 of the chip 5 by using the chip suction tool 24 so that the protrusions 25 to 29 respectively substantially correspond to the arrangements 31 to 35 of the bump electrodes 30. After that, it may be transferred onto the wiring board 9 and pressurized in substantially the same manner as in the first embodiment.
【0042】このように、この例の構成によっても、突
起部25〜29がバンプ電極30の配列31〜35に略
対応した同チップ5の裏面8に位置決めされるように用
いられるので、バンプ電極30にのみ有効な加圧力が働
くようになるため、第1実施例において述べたのと略同
様の効果を得ることができる。As described above, according to the configuration of this embodiment, the bumps 25 to 29 are used so as to be positioned on the back surface 8 of the chip 5 substantially corresponding to the arrangements 31 to 35 of the bump electrodes 30. Since an effective pressurizing force is applied only to 30, substantially the same effects as described in the first embodiment can be obtained.
【0043】◇第5実施例 図13は、この発明の第5実施例であるチップ吸着用ツ
ールを示し、同図(a)は底面図、同図(b)は同図
(a)のI−I矢視断面図、また、図14は、この例の
同チップ吸着用ツールが適用されるチップを示し、同図
(a)は底面図、同図(b)は同図(a)のJ−J矢視
断面図である。この第5実施例のチップ吸着用ツールの
構成が、上述の第1実施例のそれと大きく異なるところ
は、突起部をバンプ電極の一列状の配列に略相当した形
状に設けるようにした点である。すなわち、図13に示
すように、この例のチップ吸着用ツール37の突起部3
8は、図14に示したチップ5の表面6に形成された、
複数のバンプ電極40の一列状の配列41に略相当した
形状に設けられている。また、同バンプ電極40が一列
のみ設けられていることにより、チップ5の吸着時に傾
くおそれがあるので、この傾きを防止して安定化させる
ために、突起部38にはこれに略直交するように補強用
突起部39が設けられている。同補強用突起部39の高
さ及び幅は突起部38と略同様に選ばれる。また、この
例の場合は、吸着孔4に接して突起部38及び補強用突
起部39が設けられているので、無端状突起部は不要と
なる。Fifth Embodiment FIGS. 13A and 13B show a chip suction tool according to a fifth embodiment of the present invention. FIG. 13A is a bottom view, and FIG. FIG. 14 shows a chip to which the chip suction tool of this example is applied, FIG. 14 (a) is a bottom view, and FIG. 14 (b) is a view of FIG. It is JJ arrow sectional drawing. The configuration of the chip suction tool of the fifth embodiment is significantly different from that of the first embodiment in that the protrusions are provided in a shape substantially corresponding to the arrangement of the bump electrodes in one row. . That is, as shown in FIG. 13, the protrusion 3 of the chip suction tool 37 of this example is used.
8 is formed on the surface 6 of the chip 5 shown in FIG.
The bump electrodes 40 are provided in a shape substantially corresponding to the one-row array 41. In addition, since the bump electrodes 40 are provided in only one row, the bumps may be tilted when the chip 5 is sucked. Is provided with a reinforcing projection 39. The height and width of the reinforcing projection 39 are selected in substantially the same manner as the projection 38. In the case of this example, since the projection 38 and the reinforcing projection 39 are provided in contact with the suction hole 4, the endless projection is unnecessary.
【0044】この例のチップ吸着用ツール37を用い
て、チップ5のフリップチップ接続を行うには、表面6
に複数のバンプ電極40が形成されたチップ5を、同チ
ップ吸着用ツール37により、その突起部38をバンプ
電極40の配列41に略対応したチップ5の裏面8に位
置決めして吸着した後、第1実施例の場合と略同様に配
線基板9上に移送して加圧すればよい。この場合、突起
部38には補強用突起部39が組み合わされているの
で、チップ5の吸着は安定に行われる。In order to perform flip-chip connection of the chip 5 by using the chip suction tool 37 of this example, the surface 6
After the chip 5 on which a plurality of bump electrodes 40 are formed, the protrusion 38 is positioned on the back surface 8 of the chip 5 substantially corresponding to the arrangement 41 of the bump electrodes 40 and sucked by the chip suction tool 37. What is necessary is just to transfer to the wiring board 9 and to pressurize it similarly to the case of 1st Example. In this case, since the protrusion 38 is combined with the reinforcing protrusion 39, the chip 5 is stably sucked.
【0045】このように、この例の構成によっても、突
起部38がバンプ電極40の配列41に略対応した同チ
ップ5の裏面8に位置決めされるように用いられるの
で、バンプ電極40にのみ有効な加圧力が働くようにな
るため、第1実施例において述べたのと略同様の効果を
得ることができる。As described above, according to the configuration of this example, the protrusions 38 are used so as to be positioned on the back surface 8 of the chip 5 substantially corresponding to the arrangement 41 of the bump electrodes 40, so that only the bump electrodes 40 are effective. Since a large pressing force is applied, substantially the same effects as described in the first embodiment can be obtained.
【0046】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、突起部
の高さ及び幅、チップの厚さ、バンプ電極の直径及び高
さ等の値は一例を示したものであり、目的、用途等に応
じて変更が可能である。また、バンプ電極の材料は金に
限らず、銅、半田等の導電性に優れたものを選ぶことが
できる。また、バンプ電極として半田等の低融点材料を
用いる場合は、加圧するだけで押し潰すことが可能なの
で、チップの加圧時に同チップを加熱することは必ずし
も必要ではない。また、バンプ電極を完全に溶融してフ
リップチップ接続する方法にも適用することができる。Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and there may be changes in the design without departing from the gist of the present invention. Is also included in the present invention. For example, the values of the height and width of the protrusion, the thickness of the chip, the diameter and height of the bump electrode, etc. are merely examples, and can be changed according to the purpose, application, and the like. Further, the material of the bump electrode is not limited to gold, and a material having excellent conductivity such as copper and solder can be selected. When a low-melting-point material such as solder is used as the bump electrode, the chip can be crushed only by pressing, so that it is not always necessary to heat the chip when pressing the chip. Further, the present invention can also be applied to a method of completely melting a bump electrode and performing flip chip connection.
【0047】[0047]
【発明の効果】以上説明したように、この発明の半導体
チップ吸着用ツール及び装置及び該ツールを用いた半導
体装置の製造方法によれば、チップ吸着用ツールの底面
には、チップの表面に形成された複数のバンプ電極の配
列に略相当した形状の突起部が設けられて、同突起部が
バンプ電極の配列に略対応した同チップの裏面に位置決
めされるように用いられるので、バンプ電極にのみ有効
な加圧力が働くようになるため、同バンプ電極の加圧の
ばらつきを低減できる。したがって、バンプ電極の接続
が良好に行われるので、フリップチップ接続の信頼性を
向上させることができる。As described above, according to the semiconductor chip suction tool and apparatus of the present invention and the method for manufacturing a semiconductor device using the tool, the bottom surface of the chip suction tool is formed on the surface of the chip. A projection having a shape substantially corresponding to the arrangement of the plurality of bump electrodes provided is provided, and the projection is used so as to be positioned on the back surface of the same chip substantially corresponding to the arrangement of the bump electrodes. Only the effective pressing force acts, so that the variation in the pressing of the bump electrodes can be reduced. Therefore, the connection of the bump electrodes is performed satisfactorily, so that the reliability of the flip chip connection can be improved.
【図1】この発明の第1実施例である半導体チップ吸着
用ツールを示し、(a)は底面図、(b)は(a)のA
−A矢視断面図である。FIG. 1 shows a semiconductor chip suction tool according to a first embodiment of the present invention, wherein (a) is a bottom view and (b) is A in (a).
It is sectional drawing in the -A arrow direction.
【図2】同半導体チップ吸着用ツールが適用される半導
体チップを示し、(a)は底面図、(b)は(a)のB
−B矢視断面図である。2A and 2B show a semiconductor chip to which the semiconductor chip suction tool is applied, wherein FIG. 2A is a bottom view and FIG.
FIG.
【図3】同半導体チップ吸着用ツールを用いた半導体装
置の製造方法を工程順に示す工程図である。FIG. 3 is a process diagram showing a method of manufacturing a semiconductor device using the semiconductor chip suction tool in the order of processes.
【図4】同半導体チップ吸着用ツールを用いた半導体装
置の製造方法を工程順に示す工程図である。FIG. 4 is a process chart showing a method of manufacturing a semiconductor device using the semiconductor chip suction tool in the order of steps.
【図5】同半導体チップ吸着用ツールを用いた他の半導
体装置の製造方法を工程順に示す工程図である。FIG. 5 is a process diagram showing a method of manufacturing another semiconductor device using the semiconductor chip suction tool in the order of processes.
【図6】同半導体チップ吸着用ツールを用いた他の半導
体装置の製造方法を工程順に示す工程図である。FIG. 6 is a process chart showing a method of manufacturing another semiconductor device using the semiconductor chip suction tool in the order of steps.
【図7】この発明の第2実施例である半導体チップ吸着
用ツールを示し、(a)は底面図、(b)は(a)のC
−C矢視断面図である。FIGS. 7A and 7B show a semiconductor chip suction tool according to a second embodiment of the present invention, wherein FIG. 7A is a bottom view and FIG.
It is sectional drawing in the -C arrow direction.
【図8】同半導体チップ吸着用ツールが適用される半導
体チップを示し、(a)は底面図、(b)は(a)のD
−D矢視断面図である。8A and 8B show a semiconductor chip to which the semiconductor chip suction tool is applied, wherein FIG. 8A is a bottom view and FIG.
FIG.
【図9】この発明の第3実施例である半導体チップ吸着
用ツールを示し、(a)は底面図、(b)は(a)のE
−E矢視断面図である。FIGS. 9A and 9B show a semiconductor chip suction tool according to a third embodiment of the present invention, wherein FIG. 9A is a bottom view and FIG.
It is an E sectional view taken on the arrow.
【図10】同半導体チップ吸着用ツールが適用される半
導体チップを示し、(a)は底面図、(b)は(a)の
F−F矢視断面図である。10A and 10B show a semiconductor chip to which the semiconductor chip suction tool is applied, wherein FIG. 10A is a bottom view, and FIG. 10B is a cross-sectional view taken along line FF of FIG.
【図11】この発明の第4実施例である半導体チップ吸
着用ツールを示し、(a)は底面図、(b)は(a)の
G−G矢視断面図である。11A and 11B show a semiconductor chip suction tool according to a fourth embodiment of the present invention, wherein FIG. 11A is a bottom view and FIG. 11B is a sectional view taken along line GG of FIG.
【図12】同半導体チップ吸着用ツールが適用される半
導体チップを示し、(a)は底面図、(b)は(a)の
H−H矢視断面図である。12A and 12B show a semiconductor chip to which the semiconductor chip suction tool is applied, wherein FIG. 12A is a bottom view and FIG. 12B is a cross-sectional view taken along line HH of FIG.
【図13】この発明の第5実施例である半導体チップ吸
着用ツールを示し、(a)は底面図、(b)は(a)の
I−I矢視断面図である。13A and 13B show a semiconductor chip suction tool according to a fifth embodiment of the present invention, wherein FIG. 13A is a bottom view and FIG. 13B is a cross-sectional view taken along line II of FIG.
【図14】同半導体チップ吸着用ツールが適用される半
導体チップを示し、(a)は底面図、(b)は(a)の
J−J矢視断面図である。14A and 14B show a semiconductor chip to which the semiconductor chip suction tool is applied, wherein FIG. 14A is a bottom view, and FIG. 14B is a cross-sectional view of FIG.
【図15】従来例による半導体チップ吸着用ツールを示
す断面図である。FIG. 15 is a cross-sectional view showing a conventional semiconductor chip suction tool.
【図16】同半導体チップ吸着用ツールの問題点を説明
する断面図である。FIG. 16 is a cross-sectional view for explaining a problem of the semiconductor chip suction tool.
【図17】同半導体チップ吸着用ツールの問題点を説明
する断面図である。FIG. 17 is a cross-sectional view explaining a problem of the semiconductor chip suction tool.
1、15、17、24、37 半導体チップ吸着用ツー
ル 2 底面 3、13、18、19、25、26、27、28、2
9、38 突起部 4 吸着孔 5 半導体チップ 6 半導体チップの表面 7、14、20、30、40 バンプ電極 8 半導体チップの裏面 9 配線基板 10、16、21、22、31、32、33、34、3
5、41 バンプ電極の配列 11 導体部 12 接着剤 23、36 無端状突起部 39 補強用突起部1, 15, 17, 24, 37 Tool for sucking semiconductor chips 2 Bottom surface 3, 13, 18, 19, 25, 26, 27, 28, 2
9, 38 Projection 4 Adsorption hole 5 Semiconductor chip 6 Surface of semiconductor chip 7, 14, 20, 30, 40 Bump electrode 8 Backside of semiconductor chip 9 Wiring board 10, 16, 21, 22, 31, 32, 33, 34 , 3
5, 41 Arrangement of bump electrodes 11 Conductor 12 Adhesive 23, 36 Endless projection 39 Reinforcement projection
Claims (9)
導体チップを裏面から吸着して配線基板上にフリップチ
ップ接続するための半導体チップ吸着用ツールであっ
て、 前記複数のバンプ電極の配列に略相当した形状の突起部
が底面に設けられ、該突起部が前記配列に略対応した前
記半導体チップの裏面に位置決めされるように用いられ
ることを特徴とする半導体チップ吸着用ツール。1. A semiconductor chip suction tool for sucking a semiconductor chip having a plurality of bump electrodes formed on a front surface from a back surface and connecting the semiconductor chip to a wiring board by flip-chip bonding. A tool for suctioning a semiconductor chip, wherein a projection having a substantially equivalent shape is provided on a bottom surface, and the projection is used to be positioned on a back surface of the semiconductor chip substantially corresponding to the arrangement.
形成されている吸着孔の周囲を完全に囲むように設けら
れていることを特徴とする請求項1記載の半導体チップ
吸着用ツール。2. The tool for suctioning a semiconductor chip according to claim 1, wherein the projection is provided so as to completely surround a suction hole formed at a substantially central position of the bottom surface. .
囲んでいない構成において、前記吸着孔の縁に前記突起
部の高さよりも低い無端状突起部が設けられていること
を特徴とする請求項1記載の半導体チップ吸着用ツー
ル。3. A structure in which the protrusion does not completely surround the periphery of the suction hole, wherein an endless protrusion lower than the height of the protrusion is provided at an edge of the suction hole. The tool for suctioning a semiconductor chip according to claim 1.
の厚さの50〜150%の値を有していることを特徴と
する請求項1、2又は3記載の半導体チップ吸着用ツー
ル。4. The tool according to claim 1, wherein the height of the projection has a value of 50 to 150% of the thickness of the semiconductor chip. .
径の200〜400%の値を有していることを特徴とす
る請求項1乃至4のいずれか1に記載の半導体チップ吸
着用ツール。5. The semiconductor chip attracting device according to claim 1, wherein the width of the protrusion has a value of 200 to 400% of the diameter of the bump electrode. tool.
の高さの50〜90%の値を有していることを特徴とす
る請求項3、4又は5に記載の半導体チップ吸着用ツー
ル。6. The semiconductor chip according to claim 3, wherein the height of the endless projection has a value of 50 to 90% of the height of the projection. Tool for suction.
ップのそれよりも小さく設定されていることを特徴とす
る請求項1乃至6のいずれか1に記載の半導体チップ吸
着用ツール。7. The tool according to claim 1, wherein an outer periphery of the bottom surface is set smaller than that of the semiconductor chip.
ルを用いた半導体装置を製造するための方法であって、 表面に複数のバンプ電極が形成された半導体チップの前
記バンプ電極の配列に略相当した形状の突起部が底面に
設けられた半導体チップ吸着用ツールを用いて、前記突
起部を前記配列に略対応した前記半導体チップの裏面に
位置決めする半導体チップ吸着用ツール位置決め工程
と、 前記半導体チップを前記半導体チップ吸着用ツールによ
り吸着して、配線基板上に移送する半導体チップ移送工
程と、 前記半導体チップ吸着用ツールにより、前記半導体チッ
プのバンプ電極を前記配線基板上の導体部に接触させた
後該半導体チップを裏面から加圧するフリップチップ接
続工程と、 を含むことを特徴とする半導体装置の製造方法。8. A method for manufacturing a semiconductor device using the tool for suctioning a semiconductor chip according to claim 1, wherein the bump electrodes are arranged substantially in a semiconductor chip having a plurality of bump electrodes formed on a surface thereof. A semiconductor chip suction tool positioning step of positioning the protrusion on the back surface of the semiconductor chip substantially corresponding to the array, using a semiconductor chip suction tool provided with a projection having a corresponding shape on the bottom surface; A semiconductor chip transfer step of sucking a chip by the semiconductor chip suction tool and transferring the chip onto a wiring board; and bringing the bump electrode of the semiconductor chip into contact with a conductor on the wiring board by the semiconductor chip suction tool. And a flip-chip connection step of pressing the semiconductor chip from the back surface after the contact.
めの方法であって、前記フリップチップ接続工程におい
て、前記半導体チップを前記半導体チップ吸着用ツール
により加熱することを特徴とする半導体装置の製造方
法。9. The method for manufacturing a semiconductor device according to claim 8, wherein in the flip chip connecting step, the semiconductor chip is heated by the semiconductor chip suction tool. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10107456A JP3092585B2 (en) | 1998-04-17 | 1998-04-17 | Semiconductor chip suction tool and semiconductor device manufacturing method using the tool |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10107456A JP3092585B2 (en) | 1998-04-17 | 1998-04-17 | Semiconductor chip suction tool and semiconductor device manufacturing method using the tool |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307580A true JPH11307580A (en) | 1999-11-05 |
| JP3092585B2 JP3092585B2 (en) | 2000-09-25 |
Family
ID=14459638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10107456A Expired - Fee Related JP3092585B2 (en) | 1998-04-17 | 1998-04-17 | Semiconductor chip suction tool and semiconductor device manufacturing method using the tool |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092585B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313843A (en) * | 2001-04-18 | 2002-10-25 | Sharp Corp | Connection device |
| JP2006073839A (en) * | 2004-09-03 | 2006-03-16 | Oki Electric Ind Co Ltd | Semiconductor element holding device and semiconductor device manufactured using the same |
| JP2009147068A (en) * | 2007-12-13 | 2009-07-02 | Oki Semiconductor Co Ltd | Semiconductor device manufacturing method and manufacturing apparatus |
| JP2010002357A (en) * | 2008-06-23 | 2010-01-07 | Akim Kk | Vibrator piece characteristic inspection device and vibrator piece characteristic inspection method |
| JP2011187699A (en) * | 2010-03-09 | 2011-09-22 | Nec Corp | Semiconductor device and method of manufacturing the same |
| TWI581363B (en) * | 2014-09-17 | 2017-05-01 | Toshiba Kk | Semiconductor manufacturing device |
| JP2021111707A (en) * | 2020-01-10 | 2021-08-02 | 上野精機株式会社 | Processing unit for electronic component |
-
1998
- 1998-04-17 JP JP10107456A patent/JP3092585B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002313843A (en) * | 2001-04-18 | 2002-10-25 | Sharp Corp | Connection device |
| JP2006073839A (en) * | 2004-09-03 | 2006-03-16 | Oki Electric Ind Co Ltd | Semiconductor element holding device and semiconductor device manufactured using the same |
| JP2009147068A (en) * | 2007-12-13 | 2009-07-02 | Oki Semiconductor Co Ltd | Semiconductor device manufacturing method and manufacturing apparatus |
| US8003437B2 (en) | 2007-12-13 | 2011-08-23 | Oki Semiconductor Co., Ltd. | Semiconductor device fabricating method and fabricating apparatus |
| US8484820B2 (en) | 2007-12-13 | 2013-07-16 | Lapis Semiconductor Co., Ltd. | Semiconductor device fabricating method and fabricating apparatus |
| JP2010002357A (en) * | 2008-06-23 | 2010-01-07 | Akim Kk | Vibrator piece characteristic inspection device and vibrator piece characteristic inspection method |
| JP2011187699A (en) * | 2010-03-09 | 2011-09-22 | Nec Corp | Semiconductor device and method of manufacturing the same |
| TWI581363B (en) * | 2014-09-17 | 2017-05-01 | Toshiba Kk | Semiconductor manufacturing device |
| JP2021111707A (en) * | 2020-01-10 | 2021-08-02 | 上野精機株式会社 | Processing unit for electronic component |
| TWI754518B (en) * | 2020-01-10 | 2022-02-01 | 日商上野精機股份有限公司 | Processing apparatus of electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3092585B2 (en) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5529371B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7291929B2 (en) | Semiconductor device and method of manufacturing thereof | |
| US7238548B2 (en) | Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device | |
| KR20010098592A (en) | Semiconductor package and semiconductor package fabrication method | |
| US7598121B2 (en) | Method of manufacturing a semiconductor device | |
| KR100970855B1 (en) | Double-sided electrode package and its manufacturing method | |
| JP2012221989A (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
| JP3092585B2 (en) | Semiconductor chip suction tool and semiconductor device manufacturing method using the tool | |
| CN113257766A (en) | Semiconductor device and method for manufacturing the same | |
| JP3719921B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4057875B2 (en) | Manufacturing method of semiconductor device | |
| JP3651362B2 (en) | Manufacturing method of semiconductor device | |
| JP3947502B2 (en) | Manufacturing method of sealing member made of anisotropic conductive film | |
| US8222726B2 (en) | Semiconductor device package having a jumper chip and method of fabricating the same | |
| CN114420569B (en) | Fan-out packaging method and packaging structure | |
| JP4952527B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2002016168A (en) | Mounting substrate and semiconductor module using the same | |
| JP2000150556A (en) | Bump electrode formation method | |
| CN111115549B (en) | Low temperature packaging structure and method | |
| TWI249823B (en) | Semiconductor package and method for fabricating the same | |
| JP4540216B2 (en) | Manufacturing method of semiconductor module | |
| JP6536397B2 (en) | Electronic device, method of manufacturing electronic device, and electronic device | |
| JP2007142128A (en) | Semiconductor device and manufacturing method thereof | |
| JP2013162022A (en) | Semiconductor device manufacturing method | |
| JP2000332052A (en) | Semiconductor device manufacturing method and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |