JPH11307673A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 実装面積を縮小した小型のパッケージを得
ると共に、実装時の半田の吸着による事故を回避した、
半導体装置を提供する。 【解決手段】 第１の絶縁基板１１ａの表面にアイラ
ンド部１３とリード部１４を形成し、スルーホール１
７、１８と切り欠き部２１を介して外部電極１９、２０
と電気的に接続する。アイランド部１３に半導体チップ
１２を搭載し、リード部１４とワイヤボンドする。半導
体チップ１２上を樹脂層２４で被覆し、ダイシングする
ことで第１と第２の絶縁基板１１ａ、１１ｂの外周端面
２６、２７と樹脂層２４の外周端面２５とを連続した同
一水平面とする。外周端面２６付近からアイランド部１
２とリード部１３の金メッキ層を後退させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
特にパッケージ外形を縮小し、実装面積を低減できる半
導体装置に関する。

【０００２】

【従来の技術】半導体装置の製造におけるパッケージン
グの技術には、金型と樹脂注入によるトランスファーモ
ールドが多用されている。このトランスファーモールド
技術にはリードフレームが用いられており、１本のリー
ドフレームで複数の半導体装置を同時に製造することに
なる。

【０００３】図６（Ａ）はトランスファーモールド工程
を示す図である。ダイボンド、ワイヤボンドにより半導
体チップ１をリードフレーム２に固着し、上下金型３
Ａ、３Ｂで形成したキャビティ４の内部にリードフレー
ム２を設置し、キャビティ４内にエポキシ樹脂を注入す
ることにより、半導体チップ１の封止が行われる。この
ようなトランスファーモールド工程の後、リードフレー
ム２を各半導体チップ１毎に切断して、個別の半導体装
置が製造される。

【０００４】図６（Ｂ）は、トランスファーモールドに
よって製造した半導体装置を示す図である。トランジス
タ等の素子が形成された半導体チップ１がアイランド５
上に半田等のろう材６によって固着実装され、半導体チ
ップ１の電極パッドとリード７とがワイヤ８で接続さ
れ、半導体チップ１の周辺部分が上記キャビティの形状
に合致した樹脂９で被覆され、樹脂９の外部にリード７
の先端部分が導出されたものである。

【０００５】

【発明が解決しようとする課題】従来のリードフレーム
とトランスファーモールドを用いたパッケージでは、外
部接続用のリード端子を樹脂から突出させるので、リー
ド端子の先端部までの距離を実装面積として考慮しなく
てはならず、樹脂の外形寸法より実装面積の方が遥かに
大きくなるという欠点がある。

【０００６】そのため、外部接続リードに半田バンプな
どを用いることで外形寸法と実装面積とをほぼ等しくす
るような手法や、実装基板上にベアチップを直接ダイボ
ンドする方法等が提案されている。

【０００７】このような命題に対し、本願出願人は、絶
縁基板とダイシング技術を用いることにより、実装面積
を大幅に低減した半導体装置を特願平９−２６２１６０
号に提案した。

【０００８】斯かる装置は、図７を参照して、第１の絶
縁基板５１に導電パターンによりアイランド部５２とリ
ード部５３を設け、半導体チップ５４をダイボンド、ワ
イヤボンドし、第２の絶縁基板５５の裏面に外部電極５
６を設け、更に第２の絶縁基板５５の４隅に導電メッキ
を施した切り欠き５７を設けて外部電極５６と接続し、
該外部電極５６とアイランド部５２及びリード部５３と
を中間の導電体パターン５８とスルーホール５９とによ
り電気的に接続したものである。パッケージの外形寸法
は金型のキャビティで決めるのではなく、半導体チップ
５４の周囲で樹脂６０と共にダイシングで切断すること
により形成している。これを実装するときは、切り欠き
５７内面に露出する導電メッキ層と共に第２の絶縁基板
５５裏面に形成した外部電極５６を電極として、実装基
板に半田で接着するものである。この構造は、リード端
子が突出しないので、実装面積を大幅に低減する事がで
きる。尚、図７（Ｂ）は図７（Ａ）のＢＢ線断面図であ
る。

【０００９】しかしながら、斯かる構造では樹脂６０と
第１の絶縁基板５１の境界部分にアイランド部５２とリ
ード部５３の導電パターンの端面が露出した構造とな
る。導電パターンに用いる金（Au）は半田との塗れ性が
極めて高いため、実装用の半田が前記導電パターンの端
面に達すると半田を吸着してしまい、第１の絶縁基板５
１と樹脂６０との境界に半田が侵入して剥がれ不良を生
じることが明らかになった。

【００１０】

【課題を解決するための手段】本発明は上述した各事情
に鑑みて成されたものであり、第１に、複数の絶縁基板
を貼着して形成した基板上に複数の半導体チップを搭載
し、半導体チップを樹脂層で封止し、半導体チップを囲
むように樹脂と絶縁基板とをダイシング・切断すること
により、装置の外形寸法及び実装面積を大幅に低減でき
る半導体装置を提供するものである。

【００１１】第２に、第１の絶縁基板の表面に形成した
導電体パターンを、第１の絶縁基板の外周端面から内側
に後退させることにより、導電体パターンが外周端面に
露出することを防止し、もって実装時のはんだが樹脂層
と第１の絶縁基板との間に吸着される事故を防止するも
のである。

【００１２】

【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。

【００１３】図１は本発明の半導体装置を示す（Ａ）平
面図、（Ｂ）ＡＡ線断面図、図２（Ａ）は本発明の半導
体装置を示す斜視図である。この半導体装置は、板厚が
各々１５０〜２５０μのセラミックやガラスエポキシ等
からなる第１と第２の絶縁基板１１ａ、１１ｂと、第１
の絶縁基板１１の上に搭載され、トランジスタ素子など
を形成した半導体チップ１２とを有する。

【００１４】第１の絶縁基板１１ａの表面には、金メッ
キ層によってアイランド部１３とリード部１４とが形成
されており、第１の絶縁基板１１ａの裏面にも金メッキ
層により中間電極１５、１６が形成されている。中間電
極１５、１６は、アイランド部１３、リード部１４のパ
ターンと同等のパターンを有している。アイランド部１
３とリード部１４の第１の絶縁基板１１ａにはスルーホ
ール１７、１８が設けられており、該スルーホール１
７、１８の内部がタングステン、Ａｇ−Ｐｄ等の導電材
料によって埋設され、これによってアイランド部１３と
中間電極１５、及びリード部１４と中間電極１６とが各
々電気的に接続されている。

【００１５】第２の絶縁基板１１ｂの裏面には導電パタ
ーンにより外部電極１９、２０が形成されており、この
外部電極１９、２０は第２の絶縁基板１１ｂの終端付近
にまで延在している。第２の絶縁基板１１ｂの４隅に
は、円筒形の４分の１に相当する切り欠き部２１が形成
されており、該切り欠き部２１の内周面にも導電パター
ンが形成されて、外部電極１９、２０と中間電極１５、
１６とが電気的に接続される。結果、トランジスタのベ
ース・コレクタ・エミッタに各々相当する外部電極１
９、２０が形成される。

【００１６】そして、半導体チップ１２はアイランド部
１３に銀ペーストや金シリコン共晶等の接着剤２２によ
って固着されており、半導体チップ１２表面に形成した
ボンディングパッドとリード部１４とが、ワイヤ２３で
ワイヤボンディングされている。これらの半導体チップ
１２とワイヤ２３を被覆するように、第１の絶縁基板１
１ａの上にエポキシ系の樹脂層２４を形成してこれを封
止し、略直方体のパッケージを形成している。

【００１７】パッケージの外形は、上面が樹脂層２４に
より、下面が第２の絶縁基板１１ｂの裏面により、そし
て４つの側面が樹脂層２４と第１と第２の絶縁基板１１
ａ、１１ｂの外周端面２５、２６、２７によって各々構
成される。樹脂層２４の外周端面２５と、第１と第２の
絶縁基板１１ａ、１１ｂの外周端面２６、２７とは連続
する同一水平面を成している。

【００１８】そして、第１の絶縁基板１１ａの表面に形
成したアイランド部１３とリード部１４の金メッキ層
は、第１の絶縁基板１１ａの外周端面２６には達せず、
第１の絶縁基板１１ａの全周にわたって、その端部から
３０〜７０μの距離だけ後退されている。後退された箇
所には、第１の絶縁基板１１ａの外周端面２６に沿って
半導体チップ１２の周囲を囲むように幅が３０〜７０
μ、深さ１００μ程度の溝２８が形成されている。

【００１９】図２（Ｂ）は、斯かる装置を実装した状態
を示す断面図である。実装基板２９上に形成された回路
網形成用のプリント配線３０に、装置の外部電極１９、
２０を位置あわせして、半田により装置が固着される。
半田は表面張力によって端部に盛り上がって半田フィレ
ット３１を形成する。

【００２０】本発明の半導体装置であれば、切り欠き部
２１の内面が金メッキ層等の導電パターンで被覆されて
いるので、半田フィレット３１を大きく盛り上げること
ができる。このとき、アイランド部１３とリード部１４
を後退させたことにより、樹脂層２４と第１の絶縁基板
１１ａの境界にこれらの金メッキ層が露出しないので、
半田フィレット３１の半田を吸収することもない。その
ため、樹脂層２４が剥離する事故を回避できる。また、
溝２８を設けたことにより、第１の絶縁基板１１ａと樹
脂層２４との密着面積が増大するので、両者の接着強度
を増大できる。

【００２１】以上に説明した半導体装置は、以下の方法
によって得ることができる。

【００２２】第１工程：図３（Ａ）参照 まずは装置複数個分に相当する大判の基板３２を準備す
る。この基板３２は、第１と第２の絶縁基板１１ａ、１
１ｂを貼着したものである。第１の絶縁基板１１ａの表
面には金メッキ層によりアイランド１３とリード部１４
に対応するパターンが櫛歯状の連続パターンで描画され
ている。第２の絶縁基板１１ｂの裏面にも同様の連続パ
ターンで外部電極１９、２０に対応する金メッキ層が形
成される。アイランド１３とリード部１４の第１の絶縁
基板１１ａには外部電極１９、２０と電気的接続を取る
ためのスルーホール１７、１８が設けられている。この
段階では、アイランド部１３とリード部１４とは分離し
ていない連続したパターンである。

【００２３】同図において、ダイシングライン３３で囲
まれた領域が１つの半導体装置として後に切り出される
ことになる。そして、ダイシングライン３３の交差する
箇所の第２の絶縁基板１１ｂには、切り欠き２１に相当
するスルーホール３４が設けられている。

【００２４】斯かる状態の基板３２にに対して、多数の
半導体チップ１２をダイボンドし、チップ上に形成した
ボンディングパッドとリード部１４とをボンディングワ
イヤ２３で接続する。

【００２５】第２工程：図３（Ｂ） ダイシングライン３３を中心線として、これに沿うよう
幅５０〜８０μ、深さ約１００μの溝２８を形成する。
溝２８はダイシングブレードを用いて金メッキ層と共に
第１の絶縁基板１１ａ表面をダイシングすることによっ
て形成する。これにより、溝２８を形成すると同時にア
イランド部１３とリード部１４をダイシングライン３３
から後退させることができる。

【００２６】第３工程：図４（Ａ） 第１の絶縁基板１１ａの上にポッティングなどの手法に
より樹脂層２４を形成する。樹脂層２４は半導体チップ
１２を個別に被覆するものではなく、複数の半導体チッ
プ１２を連続した樹脂で一括して被覆する。例えば一枚
の基板３２に５０個の半導体チップ１２を搭載した場合
は、５０個全てのチップを一括して被覆する。

【００２７】第４工程：図４（Ｂ） ダイシングブレード３５により、ダイシングライン３３
に沿って樹脂層２４と第１と第２の絶縁基板１１ａ、１
１ｂを同時に切断し、個々の半導体装置に分離する。こ
の工程では溝２８の幅よりも板厚が狭いダイシングブレ
ードを用いており、これによって第１の絶縁基板１１ａ
の外周端面２６に溝２８を残し、アイランド部１３とリ
ード部１４との金メッキ層が樹脂層２４の外周端面２５
に露出しない構造を得ている。また、ダイシングライン
３３の交差部分に設けたスルーホール３４はダイシング
により４分割されて切り欠き部２１を形成する。更に、
ダイシングによってパッケージの４つの側面を構成する
ことにより、それらの切断面（外周端面２５、２６、２
７）が同一平面で構成される。

【００２８】以上の方法によって製造された半導体装置
は、以下のメリットを有する。

【００２９】多数個の素子をまとめて樹脂でパッケージ
ングするので、個々にパッケージングする場合に比べ
て、無駄にする樹脂材料を少なくでき。材料費の低減に
つながる。

【００３０】モールド金型とリードフレームとの位置合
わせ精度がプラス・マイナス５０μ程度であるのに対し
て、ダイシング装置の位置あわせ精度はプラス・マイナ
ス１０μ程度と精度が高い。従って樹脂外形をダイシン
グで形成すれば、アイランド部１３から樹脂２１の切断
面までの肉厚を薄くして、より外形寸法の小さなパッケ
ージを得ることができるほか、同じ外形寸法で比較すれ
ばアイランド部１３の面積を増大して、搭載可能な半導
体チップ１２を大型化できる。

【００３１】尚、ダイシングで溝２８を形成する手段に
代えて、アイランド部１３とリード部１４のパターンを
形成する際に、あらかじめダイシングライン２６から後
退させたパターンで形成することでも同様の構造を得る
ことができる。

【００３２】更に図５に示したように、溝２８の形成と
同時的にアイランド部１３とリード部１４との間の空白
部分にも溝２８ａを形成することにより、樹脂との密着
強度を更に向上することも可能である。

【００３３】本実施形態では、半導体チップ１２にトラ
ンジスタを形成したが、縦型或いは比較的発熱量の少な
い横型のデバイスであればこれに限らず、例えば、パワ
ーＭＯＳＦＥＴ、ＩＧＢＴ、ＨＢＴ等のデバイスを形成
した半導体チップであっても、本発明に応用ができるこ
とは説明するまでもない。

【００３４】

【発明の効果】以上に説明したように、本発明によれ
ば、リードフレームを用いた半導体装置よりも更に小型
化できるパッケージ構造を提供できる利点を有する。こ
のとき、リード端子が突出しない構造であるので、実装
したときの占有面積を低減し、高密度実装を実現でき
る。

【００３５】更に、切り欠き部２１によって半田フィレ
ット３１が容易に盛り上がる構造にできる。このとき、
第１の絶縁基板１１ａと樹脂層２４との境界部分に金メ
ッキ層が露出しない構成としたので、実装時の半田が境
界部分に接触・吸い込まれて樹脂層２４が剥離する事故
を回避することができる。

【００３６】加えて、第１の絶縁基板１１ａの外周部分
に溝２８を形成することにより、第１の絶縁基板１１ａ
と樹脂層２４との密着力を増大できる他、溝２８をダイ
シングで形成することにより、金メッキ層の後退と溝２
８の形成を同時的に実施することができる。く寄与する
ことができる。

【図面の簡単な説明】

【図１】本発明の半導体装置を示す（Ａ）平面図、
（Ｂ）断面図である。

【図２】本発明の半導体装置を示す（Ａ）斜視図、
（Ｂ）断面図である。

【図３】本発明の半導体装置の製造方法を説明する図で
ある。

【図４】本発明の半導体装置の製造方法を説明する図で
ある。

【図５】他の実施の形態を説明する（Ａ）平面図、
（Ｂ）断面図である。

【図６】従来の半導体装置を説明する断面図である。

【図７】半導体装置を示す（Ａ）平面図、（Ｂ）断面図
である。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 貼着して支持基板を形成する第１と第２
   の絶縁基板と、 前記第１の絶縁基板の表面に導電体パターンによって形
   成したアイランド部、及びリード部と、 前記アイランド部に搭載した半導体チップと、 前記半導体チップの電極と前記リード部とを電気的に接
   続する手段と、 前記第１の絶縁基板の上に設けられて前記半導体チップ
   及び前記アイランド部と前記リード部とを被覆する樹脂
   層と、 前記第１の絶縁基板と第２の絶縁基板の間に設けた中間
   電極と、 前記第２の絶縁基板の裏面側に形成され、前記アイラン
   ド部またはリード部と前記中間電極を介して電気的に接
   続された外部電極と、 前記第２の絶縁基板の角部に設けられ、その表面に前記
   外部電極と連続する導電パターンが設けられた切り欠き
   部と、 前記第１と第２の絶縁基板の外周端面と、 前記樹脂層の外周端面とを具備し、 前記第１と第２の絶縁基板の外周端面と前記樹脂層の外
   周端面とがほぼ一致し、 前記アイランド部と前記リード部の導電体パターンが前
   記外周端面より内側に位置し、 前記外周端面付近では前記第１の絶縁基板の素材と前記
   樹脂層とが密着していることを特徴とする半導体装置。
2. 【請求項２】 前記外周端面が前記樹脂層と前記第１と
   第２の絶縁基板とを同時に切断した切断面で構成されて
   いることを特徴とする請求項１記載の半導体装置。
3. 【請求項３】 前記第１の絶縁基板の外周端面付近に溝
   を設けたことを特徴とする請求項１記載の半導体装置。
4. 【請求項４】 その表面に複数個の半導体素子を形成す
   るための導電体パターンを形成した第１の絶縁基板と、
   外部接続用の外部電極を形成した第２の絶縁基板とを、
   前記導電体パターンと前記外部電極とが電気的に接続さ
   れるように貼着し、大判の基板を構成する工程と、 前記導電体パターンを前記第１の絶縁基板の端から後退
   させる工程と、 前記導電体パターンに半導体チップを固着する工程と、 前記半導体チップを被覆するように前記第１の絶縁基板
   の上部を樹脂層で被覆する工程と、 前記半導体チップの周囲で、前記樹脂層と前記第１と第
   ２の絶縁基板とを切断して前記半導体素子を個々に分離
   する工程と、を具備することを特徴とする半導体装置の
   製造方法。
5. 【請求項５】前記導電体パターンと共に前記第１の絶縁
   基板の表面をダイシングすることにより、前記導電体パ
   ターンをパッケージ外周予定部位より後退させたことを
   特徴とする請求項４記載の半導体装置の製造方法。