JPH11307780A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH11307780A JPH11307780A JP11691898A JP11691898A JPH11307780A JP H11307780 A JPH11307780 A JP H11307780A JP 11691898 A JP11691898 A JP 11691898A JP 11691898 A JP11691898 A JP 11691898A JP H11307780 A JPH11307780 A JP H11307780A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- mask
- resist mask
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】逆スタガ型のＴＦＴの製造において、信頼性の
高いＴＦＴを提供すると共に簡便なチャネル掘り込み型
ＴＦＴの製造方法を提供しその生産性を大幅に向上させ
る。 【解決手段】絶縁基板上にゲート電極、ゲート絶縁膜、
半導体薄膜および高濃度不純物を含有する半導体薄膜を
順次に積層して形成し、第１のレジストマスクでもって
高濃度不純物を含有する半導体薄膜と半導体薄膜とをエ
ッチングし島状の半導体層を形成し、次に、第１のレジ
ストマスクを第２のレジストマスクに加工する。第２の
レジストマスクでもって上記島状の半導体層の表面をエ
ッチングしオーミックコンタクト層とチャネル掘込み部
とを形成する。次に、第２のレジストマスクを除去し、
金属導電膜を全面に堆積しドライエッチングを施してオ
ーミックコンタクト層に接続するソース電極とドレイン
電極を形成する。
高いＴＦＴを提供すると共に簡便なチャネル掘り込み型
ＴＦＴの製造方法を提供しその生産性を大幅に向上させ
る。 【解決手段】絶縁基板上にゲート電極、ゲート絶縁膜、
半導体薄膜および高濃度不純物を含有する半導体薄膜を
順次に積層して形成し、第１のレジストマスクでもって
高濃度不純物を含有する半導体薄膜と半導体薄膜とをエ
ッチングし島状の半導体層を形成し、次に、第１のレジ
ストマスクを第２のレジストマスクに加工する。第２の
レジストマスクでもって上記島状の半導体層の表面をエ
ッチングしオーミックコンタクト層とチャネル掘込み部
とを形成する。次に、第２のレジストマスクを除去し、
金属導電膜を全面に堆積しドライエッチングを施してオ
ーミックコンタクト層に接続するソース電極とドレイン
電極を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）に関し、特に液晶パネル等に用いられるＴＦ
Ｔの製造方法に関する。
（ＴＦＴ）に関し、特に液晶パネル等に用いられるＴＦ
Ｔの製造方法に関する。
【０００２】
【従来の技術】液晶パネル等に使用されるＴＦＴ、特に
逆スタガ型のＴＦＴの製造においては、ＴＦＴのソー
ス、ドレイン電極の形成方法が量産の観点から難しく重
要な技術となっている。通常、この逆スタガ型のＴＦＴ
では、チャネル掘り込み型のＴＦＴが形成される。この
ような技術については、例えば、特開平５−３３５３３
６号公報に記載されている。以下、従来の技術としてこ
のようなチャネル掘り込み型のＴＦＴの製造方法につい
て図７に基づいて説明する。図７は、この種の従来のＴ
ＦＴの製造工程順の断面図である。
逆スタガ型のＴＦＴの製造においては、ＴＦＴのソー
ス、ドレイン電極の形成方法が量産の観点から難しく重
要な技術となっている。通常、この逆スタガ型のＴＦＴ
では、チャネル掘り込み型のＴＦＴが形成される。この
ような技術については、例えば、特開平５−３３５３３
６号公報に記載されている。以下、従来の技術としてこ
のようなチャネル掘り込み型のＴＦＴの製造方法につい
て図７に基づいて説明する。図７は、この種の従来のＴ
ＦＴの製造工程順の断面図である。
【０００３】図７（ａ）に示すように、透明絶縁性基板
である絶縁基板１０１上にゲート電極１０２をクロム等
の金属をパターニングして形成する。そして、ゲート電
極１０２を被覆するようにゲート絶縁膜１０３を形成す
る。このようにして、アモルファスシリコン膜１０４と
ｎ+ アモルファスシリコン膜１０５とを積層して堆積さ
せる。
である絶縁基板１０１上にゲート電極１０２をクロム等
の金属をパターニングして形成する。そして、ゲート電
極１０２を被覆するようにゲート絶縁膜１０３を形成す
る。このようにして、アモルファスシリコン膜１０４と
ｎ+ アモルファスシリコン膜１０５とを積層して堆積さ
せる。
【０００４】次に、フォトリソグラフィ技術とドライエ
ッチング技術とで、上記のｎ+ アモルファスシリコン膜
１０５とアモルファスシリコン膜１０４とを微細加工す
る。そして、図７（ｂ）に示すように、島状のアモルフ
ァスシリコン層１０６および島状のｎ+ アモルファスシ
リコン層１０７を形成する。
ッチング技術とで、上記のｎ+ アモルファスシリコン膜
１０５とアモルファスシリコン膜１０４とを微細加工す
る。そして、図７（ｂ）に示すように、島状のアモルフ
ァスシリコン層１０６および島状のｎ+ アモルファスシ
リコン層１０７を形成する。
【０００５】次に、図７（ｃ）に示すように、金属導電
膜１０８をスパッタ法で堆積させる。ここで、金属導電
膜１０８は、ゲート絶縁膜１０３上、アモルファスシリ
コン層１０６およびｎ+ アモルファスシリコン層１０７
上に形成される。なお、金属導電膜１０８としてクロム
が用いられる場合には、スパッタ時の温度は２００℃程
度になるように設定される。
膜１０８をスパッタ法で堆積させる。ここで、金属導電
膜１０８は、ゲート絶縁膜１０３上、アモルファスシリ
コン層１０６およびｎ+ アモルファスシリコン層１０７
上に形成される。なお、金属導電膜１０８としてクロム
が用いられる場合には、スパッタ時の温度は２００℃程
度になるように設定される。
【０００６】次に、フォトリソグラフィ技術とドライエ
ッチング技術とで、金属導電膜１０８を所定の形状に加
工する。このようにして、図７（ｄ）に示すように、ソ
ース電極１０９とドレイン電極１１０とを形成する。こ
の金属導電膜１０８の加工でｎ+ アモルファスシリコン
層１０７表面が露出される。
ッチング技術とで、金属導電膜１０８を所定の形状に加
工する。このようにして、図７（ｄ）に示すように、ソ
ース電極１０９とドレイン電極１１０とを形成する。こ
の金属導電膜１０８の加工でｎ+ アモルファスシリコン
層１０７表面が露出される。
【０００７】次に、このようにして形成されたソース電
極１０９とドレイン電極１１０とをエッチングマスクに
して、露出したｎ+ アモルファスシリコン層１０７をド
ライエッチングすると共に、引き続いて、アモルファス
シリコン層１０６の表面をドライエッチングし、チャネ
ル堀込み部１１１を形成する。
極１０９とドレイン電極１１０とをエッチングマスクに
して、露出したｎ+ アモルファスシリコン層１０７をド
ライエッチングすると共に、引き続いて、アモルファス
シリコン層１０６の表面をドライエッチングし、チャネ
ル堀込み部１１１を形成する。
【０００８】このようにして、図７（ｅ）に示すよう
に、ソース側のオーミックコンタクト層１０９ａとドレ
イン側のオーミックコンタクト層１１０ａとが形成され
るようになる。そして、ゲート電極１０２、ゲート絶縁
膜１０３、アモルファスシリコン層１０６に形成される
チャネル領域、ソース電極１０９およびドレイン電極１
１０を有する逆スタガ型ＴＦＴが絶縁基板１０１上に形
成されるようになる。
に、ソース側のオーミックコンタクト層１０９ａとドレ
イン側のオーミックコンタクト層１１０ａとが形成され
るようになる。そして、ゲート電極１０２、ゲート絶縁
膜１０３、アモルファスシリコン層１０６に形成される
チャネル領域、ソース電極１０９およびドレイン電極１
１０を有する逆スタガ型ＴＦＴが絶縁基板１０１上に形
成されるようになる。
【０００９】さらに、図示していないが、全体を被覆す
るようにパッシベーション膜を形成し、逆スタガ型のＴ
ＦＴの製造は終了する。
るようにパッシベーション膜を形成し、逆スタガ型のＴ
ＦＴの製造は終了する。
【００１０】
【発明が解決しようとする課題】以上に説明した従来の
技術において、通常の逆スタガ型ＴＦＴの製造方法で
は、次のような大きな問題がある。すなわち、図７
（ｄ）および図７（ｅ）で説明したように、ソース電極
１０９とドレイン電極１１０とをエッチングマスクにし
てｎ+ アモルファスシリコン層１０７をドライエッチン
グする場合に、このエッチングの制御が極めて難しくな
る。この理由は、ｎ+ アモルファスシリコン層１０７上
に形成される金属導電膜１０８の影響で、ｎ+ アモルフ
ァスシリコン層１０７と金属導電膜１０８との界面にシ
リサイド層が形成されるからである。このシリサイド層
のために、ＣＦ4 等のフッ素系化合物を反応ガスに用い
た上記ドライエッチングにおいて、ｎ+ アモルファスシ
リコン層１０７のエッチングが進行しなくなる。このよ
うにして、チャネル掘り込みにおいて、図７（ｅ）に示
すようにアモルファスシリコン層１０６表面が荒れて、
粗面状のチャネル掘込み部１１１が形成されるようにな
る。
技術において、通常の逆スタガ型ＴＦＴの製造方法で
は、次のような大きな問題がある。すなわち、図７
（ｄ）および図７（ｅ）で説明したように、ソース電極
１０９とドレイン電極１１０とをエッチングマスクにし
てｎ+ アモルファスシリコン層１０７をドライエッチン
グする場合に、このエッチングの制御が極めて難しくな
る。この理由は、ｎ+ アモルファスシリコン層１０７上
に形成される金属導電膜１０８の影響で、ｎ+ アモルフ
ァスシリコン層１０７と金属導電膜１０８との界面にシ
リサイド層が形成されるからである。このシリサイド層
のために、ＣＦ4 等のフッ素系化合物を反応ガスに用い
た上記ドライエッチングにおいて、ｎ+ アモルファスシ
リコン層１０７のエッチングが進行しなくなる。このよ
うにして、チャネル掘り込みにおいて、図７（ｅ）に示
すようにアモルファスシリコン層１０６表面が荒れて、
粗面状のチャネル掘込み部１１１が形成されるようにな
る。
【００１１】このような粗面状のチャネル掘込み部１１
１が形成されると、先述したパッシベーション膜とアモ
ルファスシリコン層１０６の界面で粗面状のチャネル掘
込み部１１１側のバンド・ベンディングが生じ易くな
る。このために、ＴＦＴのオフ状態（非動作状態）での
ソース・ドレイン間のリーク電流が増加するようにな
る。すなわち、オフ電流が増加してしまう。
１が形成されると、先述したパッシベーション膜とアモ
ルファスシリコン層１０６の界面で粗面状のチャネル掘
込み部１１１側のバンド・ベンディングが生じ易くな
る。このために、ＴＦＴのオフ状態（非動作状態）での
ソース・ドレイン間のリーク電流が増加するようにな
る。すなわち、オフ電流が増加してしまう。
【００１２】以上のようなチャネル掘り込み型ＴＦＴの
問題を回避する方法が特開平５−２６７３４１号公報に
示されている。しかし、このＴＦＴの製造方法は工程が
複雑であり、製造コストが増大するようになる。
問題を回避する方法が特開平５−２６７３４１号公報に
示されている。しかし、このＴＦＴの製造方法は工程が
複雑であり、製造コストが増大するようになる。
【００１３】本発明の目的は、チャネル掘り込み型ＴＦ
Ｔの製造において、上記のような問題点を解決し、信頼
性の高いＴＦＴを提供することにある。また、本発明の
他の目的は、簡便なチャネル掘り込み型ＴＦＴの製造方
法を提供し、逆スタガ型のＴＦＴの生産性を大幅に向上
させることである。
Ｔの製造において、上記のような問題点を解決し、信頼
性の高いＴＦＴを提供することにある。また、本発明の
他の目的は、簡便なチャネル掘り込み型ＴＦＴの製造方
法を提供し、逆スタガ型のＴＦＴの生産性を大幅に向上
させることである。
【００１４】
【課題を解決するための手段】このために、本発明のＴ
ＦＴの製造方法は、絶縁基板上にゲート電極を形成し前
記ゲート電極を被覆してゲート絶縁膜、半導体薄膜およ
び高濃度不純物を含有する半導体薄膜を順次に積層して
堆積させる工程と、第１のレジストマスクでもって前記
高濃度不純物を含有する半導体薄膜と前記半導体薄膜と
をエッチングし島状の半導体層を形成する工程と、前記
第１のレジストマスクを加工し第２のレジストマスクに
する工程と、前記第２のレジストマスクでもって前記島
状の半導体層の表面をエッチングしオーミックコンタク
ト層とチャネル掘込み部を形成する工程と、前記第２の
レジストマスクを除去後、金属導電膜を全面に堆積しド
ライエッチングを施して前記オーミックコンタクト層に
接続するソース電極とドレイン電極とを形成する工程と
を含む。ここで、前記半導体薄膜がアモルファスシリコ
ン膜である。
ＦＴの製造方法は、絶縁基板上にゲート電極を形成し前
記ゲート電極を被覆してゲート絶縁膜、半導体薄膜およ
び高濃度不純物を含有する半導体薄膜を順次に積層して
堆積させる工程と、第１のレジストマスクでもって前記
高濃度不純物を含有する半導体薄膜と前記半導体薄膜と
をエッチングし島状の半導体層を形成する工程と、前記
第１のレジストマスクを加工し第２のレジストマスクに
する工程と、前記第２のレジストマスクでもって前記島
状の半導体層の表面をエッチングしオーミックコンタク
ト層とチャネル掘込み部を形成する工程と、前記第２の
レジストマスクを除去後、金属導電膜を全面に堆積しド
ライエッチングを施して前記オーミックコンタクト層に
接続するソース電極とドレイン電極とを形成する工程と
を含む。ここで、前記半導体薄膜がアモルファスシリコ
ン膜である。
【００１５】そして、レジスト膜で構成される前記第１
のレジストマスクの断面形状が凹状であり、前記レジス
ト膜が前記オーミックコンタクト層上部で厚く、前記チ
ャネル堀込み部で薄くなるように形成されている。そし
て、前記島状の半導体層を形成した後、前記第１のレジ
ストマスクに異方性のドライエッチング加工を施し前記
オーミックコンタクト層上部にのみレジスト膜が残存す
る前記第２のレジストマスクを形成する。
のレジストマスクの断面形状が凹状であり、前記レジス
ト膜が前記オーミックコンタクト層上部で厚く、前記チ
ャネル堀込み部で薄くなるように形成されている。そし
て、前記島状の半導体層を形成した後、前記第１のレジ
ストマスクに異方性のドライエッチング加工を施し前記
オーミックコンタクト層上部にのみレジスト膜が残存す
る前記第２のレジストマスクを形成する。
【００１６】あるいは、前記第１のレジストマスクは第
１レジスト膜と第２レジスト膜のこの順に積層したレジ
スト膜で構成され、前記第２レジスト膜が前記オーミッ
クコンタクト層上部にのみ形成されている。前記島状の
半導体層を形成した後、シリル化処理で前記第２レジス
ト膜中にシリコンを含有させ、酸素ガス中でのドライエ
ッチングで前記シリコン含有の第２レジスト膜をシリコ
ン酸化膜に変換すると共に前記第２レジスト膜の被覆し
ていない前記第１レジスト膜をエッチング除去し前記オ
ーミックコンタクト層上部にのみレジスト膜が残存する
前記第２のレジストマスクを形成する。
１レジスト膜と第２レジスト膜のこの順に積層したレジ
スト膜で構成され、前記第２レジスト膜が前記オーミッ
クコンタクト層上部にのみ形成されている。前記島状の
半導体層を形成した後、シリル化処理で前記第２レジス
ト膜中にシリコンを含有させ、酸素ガス中でのドライエ
ッチングで前記シリコン含有の第２レジスト膜をシリコ
ン酸化膜に変換すると共に前記第２レジスト膜の被覆し
ていない前記第１レジスト膜をエッチング除去し前記オ
ーミックコンタクト層上部にのみレジスト膜が残存する
前記第２のレジストマスクを形成する。
【００１７】また、フォトリソグラフィ工程で使用する
レチクルのマスクパターンにおいて遮光部と半透光部と
が形成され、前記遮光部と前記半透光部とがレジスト膜
に転写されて前記第１のレジストマスクが形成される。
そして、前記半透光部は解像限界以下の寸法を有する遮
光パターンで形成される。
レチクルのマスクパターンにおいて遮光部と半透光部と
が形成され、前記遮光部と前記半透光部とがレジスト膜
に転写されて前記第１のレジストマスクが形成される。
そして、前記半透光部は解像限界以下の寸法を有する遮
光パターンで形成される。
【００１８】このように、逆スタガ型のＴＦＴの形成に
おいて、金属導電膜でなくレジストマスクをドライエッ
チングマスクにしてチャネル堀込み部を形成するため
に、チャネル堀込み部表面の平滑性が大幅に向上する。
おいて、金属導電膜でなくレジストマスクをドライエッ
チングマスクにしてチャネル堀込み部を形成するため
に、チャネル堀込み部表面の平滑性が大幅に向上する。
【００１９】また、第１のレジストマスクでもってＴＦ
Ｔの島状の半導体層を形成した後、上記第１のレジスト
マスクを加工して第２のレジストマスクに変換し、この
第２のレジストマスクをドライエッチングマスクにして
上記チャネル堀込み部を形成するため、製造工程が大幅
に簡略化されＴＦＴの生産性が向上する。
Ｔの島状の半導体層を形成した後、上記第１のレジスト
マスクを加工して第２のレジストマスクに変換し、この
第２のレジストマスクをドライエッチングマスクにして
上記チャネル堀込み部を形成するため、製造工程が大幅
に簡略化されＴＦＴの生産性が向上する。
【００２０】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１と図２あるいは図３に基づいて説明する。ここ
で、図１と図２は本発明の逆スタガ型のＴＦＴの製造工
程順の断面図である。そして、図３は本発明のフォトリ
ソグラフィ工程で用いられるレチクルの断面図である。
を図１と図２あるいは図３に基づいて説明する。ここ
で、図１と図２は本発明の逆スタガ型のＴＦＴの製造工
程順の断面図である。そして、図３は本発明のフォトリ
ソグラフィ工程で用いられるレチクルの断面図である。
【００２１】図１（ａ）に示すように、従来の技術で説
明したのと同様に、絶縁基板１上にゲート電極２をクロ
ム等の金属で形成する。そして、ゲート電極２上にゲー
ト絶縁膜３を形成する。このようにして、半導体薄膜と
して膜厚が２００ｎｍ程度のアモルファスシリコン膜４
と膜厚が６０ｎｍ程度のｎ+ アモルファスシリコン膜５
とを積層して堆積させる。
明したのと同様に、絶縁基板１上にゲート電極２をクロ
ム等の金属で形成する。そして、ゲート電極２上にゲー
ト絶縁膜３を形成する。このようにして、半導体薄膜と
して膜厚が２００ｎｍ程度のアモルファスシリコン膜４
と膜厚が６０ｎｍ程度のｎ+ アモルファスシリコン膜５
とを積層して堆積させる。
【００２２】次に、全面にポジ形のレジスト膜６を公知
のフォトリソグラフィ技術で形成する。ここで、レジス
ト膜６の膜厚は１μｍ程度である。そして、図１（ａ）
に示すように遮光部８と半透光部９を有するレチクル７
をマスクにして、レジスト膜６を露光照射光１０で露光
する。この露光後に、レジスト膜６を通常の方法でもっ
て現像する。
のフォトリソグラフィ技術で形成する。ここで、レジス
ト膜６の膜厚は１μｍ程度である。そして、図１（ａ）
に示すように遮光部８と半透光部９を有するレチクル７
をマスクにして、レジスト膜６を露光照射光１０で露光
する。この露光後に、レジスト膜６を通常の方法でもっ
て現像する。
【００２３】このような遮光部と半透光部を有するレチ
クルの例について図３を参照して説明する。図３には、
このようなレチクルについて３つの例が断面図で示され
ている。図３（ａ）に示す例では、レチクル基板７ａ上
に、例えばクロム金属で遮光部８が所定のパターンに形
成され、半透光部９が形成されている。ここで、半透光
部９は、露光解像限界以下のクロム金属のパターンでも
って構成される。例えば、パタ−ン幅寸法が露光波長以
下の矩形のパターンが所定のピッチで配列されている。
あるいは、このような矩形のパターンが格子状に形成さ
れている。この場合には、上記の露光解像限界以下のク
ロム金属パターンの形成されている領域では、露光照射
光の透過量は２０〜８０％になるように設定される。こ
のようにして、半透光部９が形成される。
クルの例について図３を参照して説明する。図３には、
このようなレチクルについて３つの例が断面図で示され
ている。図３（ａ）に示す例では、レチクル基板７ａ上
に、例えばクロム金属で遮光部８が所定のパターンに形
成され、半透光部９が形成されている。ここで、半透光
部９は、露光解像限界以下のクロム金属のパターンでも
って構成される。例えば、パタ−ン幅寸法が露光波長以
下の矩形のパターンが所定のピッチで配列されている。
あるいは、このような矩形のパターンが格子状に形成さ
れている。この場合には、上記の露光解像限界以下のク
ロム金属パターンの形成されている領域では、露光照射
光の透過量は２０〜８０％になるように設定される。こ
のようにして、半透光部９が形成される。
【００２４】図３（ｂ）に示す例では、レチクル基板７
ａ上に、例えばクロム金属で遮光部８が所定のパターン
に形成される。そして、半透光部となる領域のクロム金
属がエッチングされ薄膜部８ａが形成されている。この
場合には、上記のクロム金属の薄膜部８ａの形成されて
いる領域で、露光照射光の半分程度が透過するように設
定される。このようにして、半透光部が形成されること
になる。
ａ上に、例えばクロム金属で遮光部８が所定のパターン
に形成される。そして、半透光部となる領域のクロム金
属がエッチングされ薄膜部８ａが形成されている。この
場合には、上記のクロム金属の薄膜部８ａの形成されて
いる領域で、露光照射光の半分程度が透過するように設
定される。このようにして、半透光部が形成されること
になる。
【００２５】図３（ｃ）に示す例では、レチクル基板７
ａ上に、例えばクロム金属で遮光部８が所定のパターン
に形成されている。そして、半透光部は、ハーフトーン
部９ａでもって形成される。ここで、ハーフトーン部９
ａは、例えばタングステンシリサイド等で形成される。
このようにして、半透光部が形成される。
ａ上に、例えばクロム金属で遮光部８が所定のパターン
に形成されている。そして、半透光部は、ハーフトーン
部９ａでもって形成される。ここで、ハーフトーン部９
ａは、例えばタングステンシリサイド等で形成される。
このようにして、半透光部が形成される。
【００２６】以上のようにして、図１（ｂ）に示すよう
に、ｎ+ アモルファスシリコン膜５上に第１のレジスト
マスクすなわちレジストマスク１１を形成する。ここ
で、レジストマスク１１にはレジスト凹部１２が形成さ
れる。なお、このレジスト凹部１２の深さは７００ｎｍ
程度に設定される。図１（ｂ）の工程でレジスト凹部１
２が形成されるのは、上記のようなレチクルが使用され
るために、露光照射工程でレジスト膜６に照射される光
量が低減するからである。
に、ｎ+ アモルファスシリコン膜５上に第１のレジスト
マスクすなわちレジストマスク１１を形成する。ここ
で、レジストマスク１１にはレジスト凹部１２が形成さ
れる。なお、このレジスト凹部１２の深さは７００ｎｍ
程度に設定される。図１（ｂ）の工程でレジスト凹部１
２が形成されるのは、上記のようなレチクルが使用され
るために、露光照射工程でレジスト膜６に照射される光
量が低減するからである。
【００２７】次に、Ｃｌ2 とＨＢｒの混合ガスを反応ガ
スとする反応性イオンエッチング（ＲＩＥ）技術で、レ
ジストマスク１１を用いて、上記のｎ+ アモルファスシ
リコン膜５とアモルファスシリコン膜４とを順次に加工
する。そして、図１（ｃ）に示すように、島状の半導体
層すなわち島状のアモルファスシリコン層１３および島
状のｎ+ アモルファスシリコン層１４を形成する。
スとする反応性イオンエッチング（ＲＩＥ）技術で、レ
ジストマスク１１を用いて、上記のｎ+ アモルファスシ
リコン膜５とアモルファスシリコン膜４とを順次に加工
する。そして、図１（ｃ）に示すように、島状の半導体
層すなわち島状のアモルファスシリコン層１３および島
状のｎ+ アモルファスシリコン層１４を形成する。
【００２８】次に、図１（ｃ）の状態でＯ2 に微量のＳ
Ｆ6 を添加した反応ガス中でのＲＩＥを行う。このよう
にして、レジストマスク１１の表面部を異方性エッチン
グで除去していく。そして、図２（ａ）に示すように、
レジスト凹部１２のレジスト膜が無くなるようにし、ｎ
+ アモルファスシリコン層１４を露出させる。ここで、
図１（ｃ）で示したレジストマスク１１は図２（ａ）に
示すようなレジストマスク１１ａすなわち第２のレジス
トマスクに変換される。
Ｆ6 を添加した反応ガス中でのＲＩＥを行う。このよう
にして、レジストマスク１１の表面部を異方性エッチン
グで除去していく。そして、図２（ａ）に示すように、
レジスト凹部１２のレジスト膜が無くなるようにし、ｎ
+ アモルファスシリコン層１４を露出させる。ここで、
図１（ｃ）で示したレジストマスク１１は図２（ａ）に
示すようなレジストマスク１１ａすなわち第２のレジス
トマスクに変換される。
【００２９】次に、上記のレジストマスク１１ａをエッ
チングマスクにし、ＳＦ6 、ＨＣｌとＨｅの混合ガスを
反応ガスとするＲＩＥでｎ+ アモルファスシリコン層１
４の露出した領域をドライエッチングする。このように
して、オーミックコンタクト層１５を形成する。さら
に、同様なＲＩＥで、アモルファスシリコン層１３表面
をエッチングし、図２（ｂ）に示すように、チャネル掘
込み部１６を形成する。ここで、チャネル掘込み部１６
の表面形状は非常に平滑になり鏡面に近い状態になる。
なお、チャネル掘込み部１６の深さは５０ｎｍ程度であ
る。
チングマスクにし、ＳＦ6 、ＨＣｌとＨｅの混合ガスを
反応ガスとするＲＩＥでｎ+ アモルファスシリコン層１
４の露出した領域をドライエッチングする。このように
して、オーミックコンタクト層１５を形成する。さら
に、同様なＲＩＥで、アモルファスシリコン層１３表面
をエッチングし、図２（ｂ）に示すように、チャネル掘
込み部１６を形成する。ここで、チャネル掘込み部１６
の表面形状は非常に平滑になり鏡面に近い状態になる。
なお、チャネル掘込み部１６の深さは５０ｎｍ程度であ
る。
【００３０】次に、ＲＩＥのマスクにしたレジストマス
ク１１ａを公知のアッシングで除去する。このようにし
て、図２（ｃ）に示すように、その表面の所定領域にオ
ーミックコンタクト層１５を有し、非常に平滑なチャネ
ル掘込み部１６を有するアモルファスシリコン層１３が
形成される。
ク１１ａを公知のアッシングで除去する。このようにし
て、図２（ｃ）に示すように、その表面の所定領域にオ
ーミックコンタクト層１５を有し、非常に平滑なチャネ
ル掘込み部１６を有するアモルファスシリコン層１３が
形成される。
【００３１】次に、図２（ｄ）に示すように、クロム等
の金属導電膜１７をスパッタ法で堆積させる。ここで、
金属導電膜１７は、ゲート絶縁膜３上、アモルファスシ
リコン層１３、オーミックコンタクト層１５およびチャ
ネル掘込み部１６上に被着して形成される。
の金属導電膜１７をスパッタ法で堆積させる。ここで、
金属導電膜１７は、ゲート絶縁膜３上、アモルファスシ
リコン層１３、オーミックコンタクト層１５およびチャ
ネル掘込み部１６上に被着して形成される。
【００３２】次に、フォトリソグラフィ技術とドライエ
ッチング技術とで、金属導電膜１７を所定の形状に加工
する。このようにして、図２（ｅ）に示すように、ソー
ス電極１８とドレイン電極１９とを形成する。
ッチング技術とで、金属導電膜１７を所定の形状に加工
する。このようにして、図２（ｅ）に示すように、ソー
ス電極１８とドレイン電極１９とを形成する。
【００３３】このようにして、絶縁基板１上のゲート電
極２、ゲート絶縁膜３、非常に平滑なチャネル掘り込み
部１６を有するアモルファスシリコン層１３、オーミッ
クコンタクト層１５に接続するソース電極１８およびド
レイン電極１９を有する逆スタガ型のＴＦＴが形成され
るようになる。
極２、ゲート絶縁膜３、非常に平滑なチャネル掘り込み
部１６を有するアモルファスシリコン層１３、オーミッ
クコンタクト層１５に接続するソース電極１８およびド
レイン電極１９を有する逆スタガ型のＴＦＴが形成され
るようになる。
【００３４】さらに、図示していないが、全体を被覆す
るようにパッシベーション膜を形成し、逆スタガ型のＴ
ＦＴの製造は終了する。
るようにパッシベーション膜を形成し、逆スタガ型のＴ
ＦＴの製造は終了する。
【００３５】本発明のようなＴＦＴの製造方法では、上
述したようにチャネル掘込み部の表面が非常に平滑にな
る。さらに、本発明では次のような効果が生じる。以
下、図４に基づいてこの効果を説明する。
述したようにチャネル掘込み部の表面が非常に平滑にな
る。さらに、本発明では次のような効果が生じる。以
下、図４に基づいてこの効果を説明する。
【００３６】図４は、チャネル堀込み部の形成のための
ＲＩＥ後のエッチングバラツキ量と上記ＲＩＥのチャネ
ルエッチング時間との関係を従来の技術と比較して示
す。ここで、ＲＩＥでの反応ガスは、従来の技術の場合
も上記実施の形態で説明したＳＦ6 、ＨＣｌとＨｅの混
合ガスである。また、チャネル堀込み部の深さは、本発
明と従来の技術で同一になるように設定されている。
ＲＩＥ後のエッチングバラツキ量と上記ＲＩＥのチャネ
ルエッチング時間との関係を従来の技術と比較して示
す。ここで、ＲＩＥでの反応ガスは、従来の技術の場合
も上記実施の形態で説明したＳＦ6 、ＨＣｌとＨｅの混
合ガスである。また、チャネル堀込み部の深さは、本発
明と従来の技術で同一になるように設定されている。
【００３７】図４から判るように、本発明の方法ではエ
ッチング時間が従来の半分以下になる。さらに、ウェー
ハ面内でのチャネル堀込み部の深さのバラツキすなわち
エッチングバラツキは、本発明の方法では従来の技術の
場合の１／３以下に低減するようになる。
ッチング時間が従来の半分以下になる。さらに、ウェー
ハ面内でのチャネル堀込み部の深さのバラツキすなわち
エッチングバラツキは、本発明の方法では従来の技術の
場合の１／３以下に低減するようになる。
【００３８】本発明のこのような効果は、本発明では、
チャネル堀込み部の形成のためのＲＩＥ工程の時点で、
ｎ+ アモルファスシリコン層１４表面にクロム金属とシ
リコンが反応して形成されるシリサイド層がほとんど形
成されていないことによって生じる。
チャネル堀込み部の形成のためのＲＩＥ工程の時点で、
ｎ+ アモルファスシリコン層１４表面にクロム金属とシ
リコンが反応して形成されるシリサイド層がほとんど形
成されていないことによって生じる。
【００３９】これに対して、従来の技術の場合には、チ
ャネル堀込み部の形成のためのＲＩＥ工程の時点で、上
記のシリサイド層が無制御に形成されているために、上
記ＲＩＥの制御が非常に難しくなる。
ャネル堀込み部の形成のためのＲＩＥ工程の時点で、上
記のシリサイド層が無制御に形成されているために、上
記ＲＩＥの制御が非常に難しくなる。
【００４０】次に、本発明の第２の実施の形態を図５と
図６に基づいて説明する。図５と図６は本発明の逆スタ
ガ型のＴＦＴの製造工程順の断面図である。この実施例
では、レジスト凹部を有するレジストマスクの形成方法
が、第１の実施の形態と異なる。以下、第１の実施の形
態と同一のものは同一符号で示される。
図６に基づいて説明する。図５と図６は本発明の逆スタ
ガ型のＴＦＴの製造工程順の断面図である。この実施例
では、レジスト凹部を有するレジストマスクの形成方法
が、第１の実施の形態と異なる。以下、第１の実施の形
態と同一のものは同一符号で示される。
【００４１】図５（ａ）に示すように、絶縁基板１上に
ゲート電極２、ゲート絶縁膜３を積層して形成する。さ
らに、膜厚が４００ｎｍ程度のアモルファスシリコン膜
４と膜厚が８０ｎｍ程度のｎ+ アモルファスシリコン膜
５を積層して堆積させる。
ゲート電極２、ゲート絶縁膜３を積層して形成する。さ
らに、膜厚が４００ｎｍ程度のアモルファスシリコン膜
４と膜厚が８０ｎｍ程度のｎ+ アモルファスシリコン膜
５を積層して堆積させる。
【００４２】次に、膜厚５００ｎｍ程度のポジ形の第１
レジスト膜２０を公知のフォトリソグラフィ技術で形成
する。さらに、この第１レジスト膜２０上に第２レジス
ト膜２１を形成する。ここで、第２レジスト膜２１はポ
ジ形のシリル化が可能なレジスト膜であり、その膜厚は
３００ｎｍ程度である。そして、図５（ａ）に示すよう
に遮光部８と半透光部９を有するレチクル７をマスクに
して、レジスト膜６を露光照射光１０で露光する。そし
て、この露光後に現像する。ここで、レチクルには図３
で説明したものが用いられる。
レジスト膜２０を公知のフォトリソグラフィ技術で形成
する。さらに、この第１レジスト膜２０上に第２レジス
ト膜２１を形成する。ここで、第２レジスト膜２１はポ
ジ形のシリル化が可能なレジスト膜であり、その膜厚は
３００ｎｍ程度である。そして、図５（ａ）に示すよう
に遮光部８と半透光部９を有するレチクル７をマスクに
して、レジスト膜６を露光照射光１０で露光する。そし
て、この露光後に現像する。ここで、レチクルには図３
で説明したものが用いられる。
【００４３】このようにして、図５（ｂ）に示すよう
に、第１レジスト膜がパターニングされてレジストマス
ク１１が形成される。ここで、レジストマスク１１には
レジスト凹部１２が形成される。そして、第２レジスト
膜２１がパターニングされて第２レジスト膜パターン２
１ａが形成される。
に、第１レジスト膜がパターニングされてレジストマス
ク１１が形成される。ここで、レジストマスク１１には
レジスト凹部１２が形成される。そして、第２レジスト
膜２１がパターニングされて第２レジスト膜パターン２
１ａが形成される。
【００４４】次に、Ｃｌ2 とＨＢｒの混合ガスを反応ガ
スとするＲＩＥで、ｎ+ アモルファスシリコン膜５とア
モルファスシリコン膜４とを順次に加工する。そして、
図５（ｃ）に示すように、島状のアモルファスシリコン
層１３および島状のｎ+ アモルファスシリコン層１４を
形成する。
スとするＲＩＥで、ｎ+ アモルファスシリコン膜５とア
モルファスシリコン膜４とを順次に加工する。そして、
図５（ｃ）に示すように、島状のアモルファスシリコン
層１３および島状のｎ+ アモルファスシリコン層１４を
形成する。
【００４５】次に、シラザン等のシリル化剤に浸漬し上
記第２レジスト膜パターン２１ａのみをシリル化し、シ
リル化膜２２を形成する。このシリル化膜２２にはシリ
コン原子が多量に含まれる。ここで、レジストマスク１
１表面はシリル化されない。第１レジスト膜１９はシリ
ル化しないレジスト膜であるからである。
記第２レジスト膜パターン２１ａのみをシリル化し、シ
リル化膜２２を形成する。このシリル化膜２２にはシリ
コン原子が多量に含まれる。ここで、レジストマスク１
１表面はシリル化されない。第１レジスト膜１９はシリ
ル化しないレジスト膜であるからである。
【００４６】次に、図５（ｃ）の状態でＯ2 ガス中での
異方性のＲＩＥを行う。このＲＩＥで、図６（ａ）に示
すように、シリル化膜２２を酸化しシリカ膜２３に変換
させる。このシリカ膜２３は、シリル化膜２２に含まれ
るシリコンが酸素と反応しシリコン酸化膜となったもの
である。そして、レジスト凹部１２のレジスト膜を無く
し、ｎ+ アモルファスシリコン層１４を露出させる。こ
こで、図５（ｃ）で示したレジストマスク１１は図６
（ａ）に示すようなレジストマスク１１ａに変わる。
異方性のＲＩＥを行う。このＲＩＥで、図６（ａ）に示
すように、シリル化膜２２を酸化しシリカ膜２３に変換
させる。このシリカ膜２３は、シリル化膜２２に含まれ
るシリコンが酸素と反応しシリコン酸化膜となったもの
である。そして、レジスト凹部１２のレジスト膜を無く
し、ｎ+ アモルファスシリコン層１４を露出させる。こ
こで、図５（ｃ）で示したレジストマスク１１は図６
（ａ）に示すようなレジストマスク１１ａに変わる。
【００４７】次に、シリカ膜２３とレジストマスク１１
ａをエッチングマスクにし、ＳＦ6、ＨＣｌとＨｅの混
合ガスを反応ガスとするＲＩＥでｎ+ アモルファスシリ
コン層１４の露出した領域をドライエッチングする。そ
して、図６（ｂ）に示すように、オーミックコンタクト
層１５を形成する。さらに、同様なＲＩＥで、アモルフ
ァスシリコン層１３表面をエッチングし、チャネル掘込
み部１６を形成する。ここで、チャネル掘込み部１６の
表面形状は非常に平滑になり鏡面に近い状態になる。な
お、チャネル掘込み部１６の深さは９０ｎｍ程度であ
る。
ａをエッチングマスクにし、ＳＦ6、ＨＣｌとＨｅの混
合ガスを反応ガスとするＲＩＥでｎ+ アモルファスシリ
コン層１４の露出した領域をドライエッチングする。そ
して、図６（ｂ）に示すように、オーミックコンタクト
層１５を形成する。さらに、同様なＲＩＥで、アモルフ
ァスシリコン層１３表面をエッチングし、チャネル掘込
み部１６を形成する。ここで、チャネル掘込み部１６の
表面形状は非常に平滑になり鏡面に近い状態になる。な
お、チャネル掘込み部１６の深さは９０ｎｍ程度であ
る。
【００４８】次に、シリカ膜２３とレジストマスク１１
ａを方法で除去する。このようにして、図６（ｃ）に示
すように、オーミックコンタクト層１５を有し、非常に
平滑なチャネル掘込み部１６を有するアモルファスシリ
コン層１３が形成される。
ａを方法で除去する。このようにして、図６（ｃ）に示
すように、オーミックコンタクト層１５を有し、非常に
平滑なチャネル掘込み部１６を有するアモルファスシリ
コン層１３が形成される。
【００４９】あとは、第１の実施の形態の図２（ｄ）以
後と同様の工程を施して逆スタガ型のＴＦＴが出来上が
る。
後と同様の工程を施して逆スタガ型のＴＦＴが出来上が
る。
【００５０】第２の実施の形態では、第１の実施の形態
の場合よりも、レジストマスク１１ａの形成が容易にな
りその制御性が向上するようになる。また、第１の実施
の形態で説明したのと同様の効果も生じるようになる。
の場合よりも、レジストマスク１１ａの形成が容易にな
りその制御性が向上するようになる。また、第１の実施
の形態で説明したのと同様の効果も生じるようになる。
【００５１】第２の実施の形態では、シリル化できるレ
ジスト膜を用いている。この場合には、必ずしも、レジ
スト凹部１２を形成する必要はない。レジスト凹部１２
のないレジストマスク１１を形成し、シリル化膜２２を
マスクにＯ２ ガスによるＲＩＥでレジストマスク１１
ａを形成できる。この場合には、レチクル７に半透光部
９は必要とならない。
ジスト膜を用いている。この場合には、必ずしも、レジ
スト凹部１２を形成する必要はない。レジスト凹部１２
のないレジストマスク１１を形成し、シリル化膜２２を
マスクにＯ２ ガスによるＲＩＥでレジストマスク１１
ａを形成できる。この場合には、レチクル７に半透光部
９は必要とならない。
【００５２】
【発明の効果】以上に説明したように本発明のＴＦＴの
製造方法では、絶縁基板上にゲート電極、ゲート絶縁
膜、半導体薄膜および高濃度不純物を含有する半導体薄
膜を順次に積層して形成し、第１のレジストマスクでも
って上記高濃度不純物を含有する半導体薄膜と半導体薄
膜とをエッチングし島状の半導体層を形成し、次に、こ
の第１のレジストマスクを第２のレジストマスクに加工
する。そして、この第２のレジストマスクでもって上記
島状の半導体層の表面をエッチングしオーミックコンタ
クト層とチャネル掘込み部とを形成する。このようにし
た後、第２のレジストマスクを除去し、金属導電膜を全
面に堆積しドライエッチングを施して上記オーミックコ
ンタクト層に接続するソース電極とドレイン電極とを形
成する。
製造方法では、絶縁基板上にゲート電極、ゲート絶縁
膜、半導体薄膜および高濃度不純物を含有する半導体薄
膜を順次に積層して形成し、第１のレジストマスクでも
って上記高濃度不純物を含有する半導体薄膜と半導体薄
膜とをエッチングし島状の半導体層を形成し、次に、こ
の第１のレジストマスクを第２のレジストマスクに加工
する。そして、この第２のレジストマスクでもって上記
島状の半導体層の表面をエッチングしオーミックコンタ
クト層とチャネル掘込み部とを形成する。このようにし
た後、第２のレジストマスクを除去し、金属導電膜を全
面に堆積しドライエッチングを施して上記オーミックコ
ンタクト層に接続するソース電極とドレイン電極とを形
成する。
【００５３】ここで、レジスト膜で構成される第１のレ
ジストマスクの断面形状が凹状であり、レジスト膜がオ
ーミックコンタクト層上部で厚くチャネル堀込み部で薄
くなるように形成されている。そして、上記島状の半導
体層を形成した後、第１のレジストマスクに異方性のド
ライエッチング加工を施しオーミックコンタクト層上部
にのみレジスト膜が残存する第２のレジストマスクを形
成する。
ジストマスクの断面形状が凹状であり、レジスト膜がオ
ーミックコンタクト層上部で厚くチャネル堀込み部で薄
くなるように形成されている。そして、上記島状の半導
体層を形成した後、第１のレジストマスクに異方性のド
ライエッチング加工を施しオーミックコンタクト層上部
にのみレジスト膜が残存する第２のレジストマスクを形
成する。
【００５４】あるいは、上記第１のレジストマスクは第
１レジスト膜と第２レジスト膜のこの順に積層したレジ
スト膜で構成され、第２レジスト膜がオーミックコンタ
クト層上部にのみ形成されている。そして、島状の半導
体層を形成した後、シリル化処理で第２レジスト膜中に
シリコンを含有させ、酸素ガス中でのドライエッチング
でシリコン含有の第２レジスト膜をシリコン酸化膜に変
換すると共に第２レジスト膜の被覆していない第１レジ
スト膜をエッチング除去しオーミックコンタクト層上部
にのみレジスト膜が残存する第２のレジストマスクを形
成する。
１レジスト膜と第２レジスト膜のこの順に積層したレジ
スト膜で構成され、第２レジスト膜がオーミックコンタ
クト層上部にのみ形成されている。そして、島状の半導
体層を形成した後、シリル化処理で第２レジスト膜中に
シリコンを含有させ、酸素ガス中でのドライエッチング
でシリコン含有の第２レジスト膜をシリコン酸化膜に変
換すると共に第２レジスト膜の被覆していない第１レジ
スト膜をエッチング除去しオーミックコンタクト層上部
にのみレジスト膜が残存する第２のレジストマスクを形
成する。
【００５５】このために、本発明のＴＦＴの製造で、Ｒ
ＩＥによるチャネル堀込み部の制御およびそのエッチン
グ後の平面形状が大幅に向上するようになる。そして、
従来の技術ではチャネル掘込み部の表面が粗面状に荒れ
ていたのに対して、本発明ではその表面が鏡面状にな
る。
ＩＥによるチャネル堀込み部の制御およびそのエッチン
グ後の平面形状が大幅に向上するようになる。そして、
従来の技術ではチャネル掘込み部の表面が粗面状に荒れ
ていたのに対して、本発明ではその表面が鏡面状にな
る。
【００５６】そして、従来の技術で生じていたような粗
面状のチャネル掘込み部の形成による、ＴＦＴのオフ状
態でのソース・ドレイン間のリーク電流は大幅に減少す
るようになる。
面状のチャネル掘込み部の形成による、ＴＦＴのオフ状
態でのソース・ドレイン間のリーク電流は大幅に減少す
るようになる。
【００５７】また、チャネル掘り込み型ＴＦＴの簡便な
製造方法が可能になり逆スタガ型のＴＦＴの生産性が大
幅に向上するようになる。また、逆スタガ型のＴＦＴの
製造において、高性能で信頼性の高いＴＦＴが形成でき
るようになる。
製造方法が可能になり逆スタガ型のＴＦＴの生産性が大
幅に向上するようになる。また、逆スタガ型のＴＦＴの
製造において、高性能で信頼性の高いＴＦＴが形成でき
るようになる。
【図１】本発明の第１の実施の形態を説明するためのＴ
ＦＴの製造工程順の断面図である。
ＦＴの製造工程順の断面図である。
【図２】本発明の第１の実施の形態を説明するためのＴ
ＦＴの製造工程順の断面図である。
ＦＴの製造工程順の断面図である。
【図３】本発明の実施の形態で用いるレチクルの断面図
である。
である。
【図４】本発明の効果を説明するためのグラフである。
【図５】本発明の第２の実施の形態を説明するためのＴ
ＦＴの製造工程順の断面図である。
ＦＴの製造工程順の断面図である。
【図６】本発明の第２の実施の形態を説明するためのＴ
ＦＴの製造工程順の断面図である。
ＦＴの製造工程順の断面図である。
【図７】従来の技術を説明するためのＴＦＴの製造工程
順の断面図である。
順の断面図である。
１，１０１ 絶縁基板 ２，１０２ ゲート電極 ３，１０３ ゲート絶縁膜 ４，１０４ アモルファスシリコン膜 ５，１０５ ｎ+ アモルファスシリコン膜 ６ レジスト膜 ７ レチクル ７ａ レチクル基板 ８ 遮光部 ８ａ 薄膜部 ９ 半透光部 ９ａ ハーフトーン部 １０ 露光照射光 １１，１１ａ レジストマスク １２ レジスト凹部 １３，１０６ アモルファスシリコン層 １４，１０７ ｎ+ アモルファスシリコン層 １５，１０９ａ，１１０ａ オーミックコンタクト層 １６，１１１ チャネル堀込み部 １７，１０８ 金属導電膜 １８，１０９ ソース電極 １９，１１０ ドレイン電極 ２０ 第１レジスト膜 ２１ 第２レジスト膜 ２１ａ 第２レジスト膜パターン ２２ シリル化膜 ２３ シリカ膜
Claims (8)
- 【請求項１】 絶縁基板上にゲート電極を形成し前記ゲ
ート電極を被覆してゲート絶縁膜、半導体薄膜および高
濃度不純物を含有する半導体薄膜を順次に積層して堆積
させる工程と、第１のレジストマスクでもって前記高濃
度不純物を含有する半導体薄膜と前記半導体薄膜とをエ
ッチングし島状の半導体層を形成する工程と、前記第１
のレジストマスクを加工し第２のレジストマスクにする
工程と、前記第２のレジストマスクでもって前記島状の
半導体層の表面をエッチングしオーミックコンタクト層
とチャネル掘込み部を形成する工程と、前記第２のレジ
ストマスクを除去後、金属導電膜を全面に堆積しドライ
エッチングを施して前記オーミックコンタクト層に接続
するソース電極とドレイン電極とを形成する工程と、を
含むことを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 前記半導体薄膜がアモルファスシリコン
膜であることを特徴とする請求項１記載の薄膜トランジ
スタの製造方法。 - 【請求項３】 レジスト膜で構成される前記第１のレジ
ストマスクの断面形状が凹状であり、前記レジスト膜が
前記オーミックコンタクト層上部で厚く、前記チャネル
堀込み部で薄くなるように形成されていることを特徴と
する請求項１または請求項２記載の薄膜トランジスタの
製造方法。 - 【請求項４】 前記島状の半導体層を形成した後、前記
第１のレジストマスクに異方性のドライエッチング加工
を施し前記オーミックコンタクト層上部にのみレジスト
膜が残存する前記第２のレジストマスクを形成すること
を特徴とする請求項３記載の薄膜トランジスタの製造方
法。 - 【請求項５】 前記第１のレジストマスクが第１レジス
ト膜と第２レジスト膜のこの順に積層したレジスト膜で
構成され、前記第２レジスト膜が前記オーミックコンタ
クト層上部にのみ形成されていることを特徴とする請求
項１または請求項２記載の薄膜トランジスタの製造方
法。 - 【請求項６】 前記島状の半導体層を形成した後、シリ
ル化処理で前記第２レジスト膜中にシリコンを含有さ
せ、酸素ガス中でのドライエッチングで前記シリコン含
有の第２レジスト膜をシリコン酸化膜に変換すると共に
前記第２レジスト膜の被覆していない前記第１レジスト
膜をエッチング除去し前記オーミックコンタクト層上部
にのみレジスト膜が残存する前記第２のレジストマスク
を形成することを特徴とする請求項５記載の薄膜トラン
ジスタの製造方法。 - 【請求項７】 フォトリソグラフィ工程で使用するレチ
クルのマスクパターンにおいて遮光部と半透光部とが形
成され、前記遮光部と前記半透光部とがレジスト膜に転
写されて前記第１のレジストマスクが形成されることを
特徴とする請求項３または請求項５記載の薄膜トランジ
スタの製造方法。 - 【請求項８】 前記レチクルのマスクパターンにおい
て、前記半透光部は解像限界以下の寸法を有する遮光パ
ターンで形成されていることを特徴とする請求項７記載
の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11691898A JP3190878B2 (ja) | 1998-04-27 | 1998-04-27 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11691898A JP3190878B2 (ja) | 1998-04-27 | 1998-04-27 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307780A true JPH11307780A (ja) | 1999-11-05 |
| JP3190878B2 JP3190878B2 (ja) | 2001-07-23 |
Family
ID=14698896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11691898A Expired - Lifetime JP3190878B2 (ja) | 1998-04-27 | 1998-04-27 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190878B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2001044439A (ja) * | 1999-07-28 | 2001-02-16 | Nec Corp | トランジスタ及びその製造方法 |
| JP2001230321A (ja) * | 1999-12-31 | 2001-08-24 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2001267420A (ja) * | 2000-01-07 | 2001-09-28 | Samsung Electronics Co Ltd | 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2001296557A (ja) * | 2000-02-10 | 2001-10-26 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2002026333A (ja) * | 2000-07-11 | 2002-01-25 | Nec Corp | アクティブマトリクス基板の製造方法 |
| WO2002037574A1 (fr) * | 2000-11-06 | 2002-05-10 | Advanced Display Inc. | Procede de moirage d'un film mince, substrat de reseau tft l'utilisant et procede de production |
| KR20020055787A (ko) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
| JP2002246607A (ja) * | 2001-02-05 | 2002-08-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| US6670104B2 (en) | 2000-07-03 | 2003-12-30 | Nec Lcd Technologies, Ltd. | Pattern forming method and method of manufacturing thin film transistor |
| JP2004104134A (ja) * | 2003-09-12 | 2004-04-02 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| US6869887B2 (en) | 2002-06-04 | 2005-03-22 | Nec Lcd Technologies, Ltd. | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof |
| JP2005277428A (ja) * | 1998-11-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスター基板及びその製造方法 |
| JP2006191016A (ja) * | 2004-12-30 | 2006-07-20 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板およびその製造方法 |
| JP2007059926A (ja) * | 2006-09-27 | 2007-03-08 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| JP2009116341A (ja) * | 2008-10-31 | 2009-05-28 | Sakae Tanaka | 液晶表示装置とその製造方法 |
| JP2014072523A (ja) * | 2012-09-28 | 2014-04-21 | Boe Technology Group Co Ltd | 活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101458900B1 (ko) | 2008-10-15 | 2014-11-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 유기 발광 표시 장치 |
-
1998
- 1998-04-27 JP JP11691898A patent/JP3190878B2/ja not_active Expired - Lifetime
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277428A (ja) * | 1998-11-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスター基板及びその製造方法 |
| JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US7978292B2 (en) | 1998-12-31 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP2001044439A (ja) * | 1999-07-28 | 2001-02-16 | Nec Corp | トランジスタ及びその製造方法 |
| JP2001230321A (ja) * | 1999-12-31 | 2001-08-24 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2001267420A (ja) * | 2000-01-07 | 2001-09-28 | Samsung Electronics Co Ltd | 配線の接触構造及びその製造方法とこれを含む薄膜トランジスタ基板及びその製造方法 |
| JP2001296557A (ja) * | 2000-02-10 | 2001-10-26 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US6670104B2 (en) | 2000-07-03 | 2003-12-30 | Nec Lcd Technologies, Ltd. | Pattern forming method and method of manufacturing thin film transistor |
| JP2002026333A (ja) * | 2000-07-11 | 2002-01-25 | Nec Corp | アクティブマトリクス基板の製造方法 |
| WO2002037574A1 (fr) * | 2000-11-06 | 2002-05-10 | Advanced Display Inc. | Procede de moirage d'un film mince, substrat de reseau tft l'utilisant et procede de production |
| US7157319B2 (en) | 2000-11-06 | 2007-01-02 | Advanced Display Inc. | Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode |
| KR20020055787A (ko) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
| JP2002246607A (ja) * | 2001-02-05 | 2002-08-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
| US6869887B2 (en) | 2002-06-04 | 2005-03-22 | Nec Lcd Technologies, Ltd. | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof |
| KR100866438B1 (ko) * | 2002-06-04 | 2008-10-31 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 박막 반도체 장치의 레지스트 패턴 형성 방법과 그 하프톤마스크 |
| US7476470B2 (en) | 2002-06-04 | 2009-01-13 | Nec Lcd Technologies, Ltd. | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof |
| JP2004104134A (ja) * | 2003-09-12 | 2004-04-02 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| JP2006191016A (ja) * | 2004-12-30 | 2006-07-20 | Lg Philips Lcd Co Ltd | 薄膜トランジスタアレイ基板およびその製造方法 |
| US8507301B2 (en) | 2004-12-30 | 2013-08-13 | Lg Display Co., Ltd. | TFT array substrate and the fabrication method thereof |
| JP2007059926A (ja) * | 2006-09-27 | 2007-03-08 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
| JP2009116341A (ja) * | 2008-10-31 | 2009-05-28 | Sakae Tanaka | 液晶表示装置とその製造方法 |
| JP2014072523A (ja) * | 2012-09-28 | 2014-04-21 | Boe Technology Group Co Ltd | 活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3190878B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3190878B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100333274B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3507771B2 (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| WO2019169740A1 (zh) | 阵列基板的制造方法和阵列基板 | |
| KR20070122158A (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| JPH08172202A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4462775B2 (ja) | パターン形成方法及びそれを用いた液晶表示装置の製造方法 | |
| CN108803168B (zh) | 一种阵列基板及其制作方法、液晶显示装置 | |
| JP3612525B2 (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
| KR100606449B1 (ko) | 액정표시소자 제조방법 | |
| KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP4746832B2 (ja) | パターン形成方法 | |
| JP3591061B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0823103A (ja) | アクティブマトリクス基板の製造方法 | |
| JP4108662B2 (ja) | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| JPH077157A (ja) | 薄膜トランジスタの製造方法 | |
| US5792671A (en) | Method of manufacturing semiconductor device | |
| JP2005033224A5 (ja) | ||
| JP2007059926A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
| JP2008047932A (ja) | 薄膜トランジスタの製造方法 | |
| KR20140148031A (ko) | 박막 트랜지스터 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010508 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |