JPH11308218A - レイヤ３マルチキャスト送信方式 - Google Patents
レイヤ３マルチキャスト送信方式Info
- Publication number
- JPH11308218A JPH11308218A JP10113170A JP11317098A JPH11308218A JP H11308218 A JPH11308218 A JP H11308218A JP 10113170 A JP10113170 A JP 10113170A JP 11317098 A JP11317098 A JP 11317098A JP H11308218 A JPH11308218 A JP H11308218A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- multicast
- controller
- mac
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 13
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 12
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 7
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 5
- 101150012619 FCS1 gene Proteins 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 同一のポートに接続された複数のＶＬＡＮに
対するレイヤ３マルチキャストを行う場合に、パケット
バッファバスの転送効率を向上させる。 【解決手段】 パケットバッファＲＡＭ２はＭＡＣコン
トローラ１ａで受信したパケットを記憶する。スイッチ
コントローラ３は、受信パケットが１つのポートに接続
された複数のＶＬＡＮに対するレイヤ３マルチキャスト
パケットの場合、送信先と接続されたポートのＭＡＣコ
ントローラ１ｂに、ＲＡＭ２に格納された１パケット分
のデータとマルチキャスト回数を含む送信先情報を転送
する。ＭＡＣコントローラ１ｂは、転送されたデータと
送信先情報をＶＬＡＮマルチキャストレジスタ２２に記
憶し、マルチキャスト回数分のパケット送信を行う。
対するレイヤ３マルチキャストを行う場合に、パケット
バッファバスの転送効率を向上させる。 【解決手段】 パケットバッファＲＡＭ２はＭＡＣコン
トローラ１ａで受信したパケットを記憶する。スイッチ
コントローラ３は、受信パケットが１つのポートに接続
された複数のＶＬＡＮに対するレイヤ３マルチキャスト
パケットの場合、送信先と接続されたポートのＭＡＣコ
ントローラ１ｂに、ＲＡＭ２に格納された１パケット分
のデータとマルチキャスト回数を含む送信先情報を転送
する。ＭＡＣコントローラ１ｂは、転送されたデータと
送信先情報をＶＬＡＮマルチキャストレジスタ２２に記
憶し、マルチキャスト回数分のパケット送信を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、ＶＬＡＮとレイヤ
３マルチキャストをサポートするマルチレイヤスイッチ
に係り、特にマルチレイヤスイッチにおけるレイヤ３マ
ルチキャスト送信方式に関するものである。
３マルチキャストをサポートするマルチレイヤスイッチ
に係り、特にマルチレイヤスイッチにおけるレイヤ３マ
ルチキャスト送信方式に関するものである。
【０００２】
【従来の技術】従来より、ネットワーク間、例えばＬＡ
Ｎ間を接続するネットワーク間接続装置として、マルチ
レイヤスイッチが知られている。マルチレイヤスイッチ
は、受信したパケットのレイヤ２アドレスあるいはレイ
ヤ３アドレスを識別して、パケット転送を行う装置であ
る。このようなマルチレイヤスイッチには、物理構成に
関係なく構築されるバーチャルＬＡＮ（以下、ＶＬＡＮ
とする）及びレイヤ３マルチキャスト（一斉同報）通信
をサポートするものがある。図５（ａ）はＶＬＡＮとレ
イヤ３マルチキャストをサポートする従来のマルチレイ
ヤスイッチのブロック図、図５（ｂ）はこのマルチレイ
ヤスイッチの１ポート分のＭＡＣコントローラのブロッ
ク図である。
Ｎ間を接続するネットワーク間接続装置として、マルチ
レイヤスイッチが知られている。マルチレイヤスイッチ
は、受信したパケットのレイヤ２アドレスあるいはレイ
ヤ３アドレスを識別して、パケット転送を行う装置であ
る。このようなマルチレイヤスイッチには、物理構成に
関係なく構築されるバーチャルＬＡＮ（以下、ＶＬＡＮ
とする）及びレイヤ３マルチキャスト（一斉同報）通信
をサポートするものがある。図５（ａ）はＶＬＡＮとレ
イヤ３マルチキャストをサポートする従来のマルチレイ
ヤスイッチのブロック図、図５（ｂ）はこのマルチレイ
ヤスイッチの１ポート分のＭＡＣコントローラのブロッ
ク図である。
【０００３】ＭＡＣコントローラ３１ａ内の制御回路５
３は、図示しないＰＨＹ（Physicallayer protocol ：
物理層プロトコル）コントローラを介して図２のような
イーサネットパケットを受信すると、このパケットデー
タを受信ＦＩＦＯ５１に格納すると共に、スイッチコン
トローラ３３へパケットが到着したことを報告する。ス
イッチコントローラ３３内のＤＭＡコントローラ（以
下、ＤＭＡＣとする）４３は、ＭＡＣコントローラ３１
ａよりパケット受信の報告を受けると、ＭＡＣコントロ
ーラ３１ａの受信ＦＩＦＯ５１に格納されたパケットデ
ータをパケットバッファＲＡＭ３２へ転送する。また、
それと同時に、ＤＭＡＣ４３は、図２に示すパケットの
先頭からフィールド１０５のデータの一部（レイヤ３ヘ
ッダ）までをヘッダレジスタ４１へ転送する。
３は、図示しないＰＨＹ（Physicallayer protocol ：
物理層プロトコル）コントローラを介して図２のような
イーサネットパケットを受信すると、このパケットデー
タを受信ＦＩＦＯ５１に格納すると共に、スイッチコン
トローラ３３へパケットが到着したことを報告する。ス
イッチコントローラ３３内のＤＭＡコントローラ（以
下、ＤＭＡＣとする）４３は、ＭＡＣコントローラ３１
ａよりパケット受信の報告を受けると、ＭＡＣコントロ
ーラ３１ａの受信ＦＩＦＯ５１に格納されたパケットデ
ータをパケットバッファＲＡＭ３２へ転送する。また、
それと同時に、ＤＭＡＣ４３は、図２に示すパケットの
先頭からフィールド１０５のデータの一部（レイヤ３ヘ
ッダ）までをヘッダレジスタ４１へ転送する。
【０００４】検索エンジン４２は、ヘッダレジスタ４１
に格納されたデータとサーチテーブルＲＡＭ３４内の検
索用データとを照合して、受信パケットの送信先等を決
定し、この送信先決定処理によって取得した送信先情報
をキュー書き込みブロック４４へ報告する。キューバッ
ファＲＡＭ３５内には、マルチポートＭＡＣコントロー
ラ３１のポート毎に送信キューが設けられている。キュ
ー書き込みブロック４４は、検索エンジン４２から受け
取った送信先情報（キューデータ）を送信先と接続され
たポートに対応するキューバッファＲＡＭ３５内のキュ
ーに書き込む。キュー読み出しブロック４５は、設定さ
れた送信先情報を読み出し、ＤＭＡＣ４３を起動する。
ＤＭＡＣ４３は、パケットバッファＲＡＭ３２に格納さ
れた送信データを送信先と接続されたＭＡＣコントロー
ラ１ｂの送信ＦＩＦＯ５２へ転送する。このとき、レイ
ヤ３スイッチを行った場合は、送信データ内のＭＡＣソ
ースアドレスと同送信データのタグ内のＶＬＡＮ識別子
を書き換える必要がある。ＭＡＣコントローラ１ｂ内の
制御回路５３は、送信ＦＩＦＯ５２に書き込まれたパケ
ットデータを順番にＰＨＹコントローラへ転送し、最後
にフレームチェックシーケンスを計算してＰＨＹコント
ローラに転送する。
に格納されたデータとサーチテーブルＲＡＭ３４内の検
索用データとを照合して、受信パケットの送信先等を決
定し、この送信先決定処理によって取得した送信先情報
をキュー書き込みブロック４４へ報告する。キューバッ
ファＲＡＭ３５内には、マルチポートＭＡＣコントロー
ラ３１のポート毎に送信キューが設けられている。キュ
ー書き込みブロック４４は、検索エンジン４２から受け
取った送信先情報（キューデータ）を送信先と接続され
たポートに対応するキューバッファＲＡＭ３５内のキュ
ーに書き込む。キュー読み出しブロック４５は、設定さ
れた送信先情報を読み出し、ＤＭＡＣ４３を起動する。
ＤＭＡＣ４３は、パケットバッファＲＡＭ３２に格納さ
れた送信データを送信先と接続されたＭＡＣコントロー
ラ１ｂの送信ＦＩＦＯ５２へ転送する。このとき、レイ
ヤ３スイッチを行った場合は、送信データ内のＭＡＣソ
ースアドレスと同送信データのタグ内のＶＬＡＮ識別子
を書き換える必要がある。ＭＡＣコントローラ１ｂ内の
制御回路５３は、送信ＦＩＦＯ５２に書き込まれたパケ
ットデータを順番にＰＨＹコントローラへ転送し、最後
にフレームチェックシーケンスを計算してＰＨＹコント
ローラに転送する。
【０００５】受信したパケットがレイヤ３マルチキャス
トパケットの場合は、検索エンジン４２から複数の送信
先を示す送信先情報がキュー書き込みブロック４４へ通
知されるので、キュー書き込みブロック４４は、それに
応じて複数の送信先情報の書き込みを行う。同一のポー
トから複数のＶＬＡＮへパケットを送信する場合も、同
一キューにマルチキャスト回数分の送信先情報を設定す
る。キュー読み出しブロック４５は、１つの送信先情報
を読み出し、ＤＭＡＣ４３を起動して、パケットバッフ
ァＲＡＭ３２のデータをＭＡＣコントローラ３１ｂの出
力ポートの送信ＦＩＦＯ５２へ転送を開始する。このと
き、ＭＡＣソースアドレスとＶＬＡＮ識別子を付け替え
て転送する。このパケットの転送が終了したら、次の送
信先情報を読み出し、ＤＭＡＣ４３を起動し、パケット
バッファＲＡＭ３２のデータを再びＭＡＣコントローラ
１ｂの出力ポートの送信ＦＩＦＯ５２へ転送する。前の
パケットとは、付け替えるＭＡＣソースアドレスとＶＬ
ＡＮ識別子が異なるだけである。
トパケットの場合は、検索エンジン４２から複数の送信
先を示す送信先情報がキュー書き込みブロック４４へ通
知されるので、キュー書き込みブロック４４は、それに
応じて複数の送信先情報の書き込みを行う。同一のポー
トから複数のＶＬＡＮへパケットを送信する場合も、同
一キューにマルチキャスト回数分の送信先情報を設定す
る。キュー読み出しブロック４５は、１つの送信先情報
を読み出し、ＤＭＡＣ４３を起動して、パケットバッフ
ァＲＡＭ３２のデータをＭＡＣコントローラ３１ｂの出
力ポートの送信ＦＩＦＯ５２へ転送を開始する。このと
き、ＭＡＣソースアドレスとＶＬＡＮ識別子を付け替え
て転送する。このパケットの転送が終了したら、次の送
信先情報を読み出し、ＤＭＡＣ４３を起動し、パケット
バッファＲＡＭ３２のデータを再びＭＡＣコントローラ
１ｂの出力ポートの送信ＦＩＦＯ５２へ転送する。前の
パケットとは、付け替えるＭＡＣソースアドレスとＶＬ
ＡＮ識別子が異なるだけである。
【０００６】
【発明が解決しようとする課題】以上のようなマルチレ
イヤスイッチでは、１つのポートに接続された異なるＶ
ＬＡＮ識別子で指定される複数のＶＬＡＮに対してパケ
ットを一斉に送信するレイヤ３マルチキャストを行う場
合、パケットバッファＲＡＭから同一の送信データをマ
ルチキャストの回数（送信対象となるＶＬＡＮの数）分
だけ繰り返し読み出す必要があるため、パケットバッフ
ァバスの転送効率が悪くなるという問題点があった。そ
の理由は、ポート毎のＭＡＣコントローラが１パケット
分のＦＩＦＯメモリを内蔵しておらず、パケットバッフ
ァＲＡＭから読み出したデータを送信すると、そのデー
タをもう一度使用することができないため、同一データ
を複数回送信するためには、マルチキャスト回数分だけ
データを入力しなければならないからである。本発明
は、上記課題を解決するためになされたもので、同一の
ポートに接続された複数のＶＬＡＮに対してパケットを
一斉に送信するレイヤ３マルチキャストを行う場合に、
パケットバッファバスの転送効率を向上させることがで
きるレイヤ３マルチキャスト送信方式を提供することを
目的とする。
イヤスイッチでは、１つのポートに接続された異なるＶ
ＬＡＮ識別子で指定される複数のＶＬＡＮに対してパケ
ットを一斉に送信するレイヤ３マルチキャストを行う場
合、パケットバッファＲＡＭから同一の送信データをマ
ルチキャストの回数（送信対象となるＶＬＡＮの数）分
だけ繰り返し読み出す必要があるため、パケットバッフ
ァバスの転送効率が悪くなるという問題点があった。そ
の理由は、ポート毎のＭＡＣコントローラが１パケット
分のＦＩＦＯメモリを内蔵しておらず、パケットバッフ
ァＲＡＭから読み出したデータを送信すると、そのデー
タをもう一度使用することができないため、同一データ
を複数回送信するためには、マルチキャスト回数分だけ
データを入力しなければならないからである。本発明
は、上記課題を解決するためになされたもので、同一の
ポートに接続された複数のＶＬＡＮに対してパケットを
一斉に送信するレイヤ３マルチキャストを行う場合に、
パケットバッファバスの転送効率を向上させることがで
きるレイヤ３マルチキャスト送信方式を提供することを
目的とする。
【０００７】
【課題を解決するための手段】本発明は、請求項１に記
載のように、イーサネットと接続された通信ポート毎に
設けられ、イーサネットとデータの送受信を行うＭＡＣ
コントローラと、ＭＡＣコントローラで受信したパケッ
トを記憶するパケットバッファＲＡＭと、受信パケット
のヘッダを基に該パケットの送信先を決定するスイッチ
コントローラとを備えるマルチレイヤスイッチにおい
て、上記スイッチコントローラが、受信パケットが１つ
の通信ポートにつながるイーサネットに設定された複数
のＶＬＡＮに対して送信すべきレイヤ３マルチキャスト
パケットであった場合、送信先のＶＬＡＮと接続された
上記１つの通信ポートのＭＡＣコントローラに、パケッ
トバッファＲＡＭに格納された１パケット分の送信デー
タとマルチキャスト回数を含む送信先情報とを転送し、
上記ＭＡＣコントローラが、転送された１パケット分の
送信データと送信先情報を記憶し、この送信データと送
信先情報を基にマルチキャスト回数分のパケット送信を
行うものである。このように、１パケット分の送信デー
タとマルチキャスト回数を含む送信先情報を送信先のＶ
ＬＡＮと接続された通信ポートのＭＡＣコントローラに
記憶させることにより、パケットバッファＲＡＭからＭ
ＡＣコントローラへのデータ転送を１回だけにして、Ｍ
ＡＣコントローラで送信データをコピーしながらマルチ
キャスト回数分のパケット送信を行うことができる。ま
た、請求項２に記載のように、上記スイッチコントロー
ラは、上記送信先情報として、マルチキャスト回数、マ
ルチキャスト回数分のＶＬＡＮ識別子及びＭＡＣソース
アドレスを転送するものであり、上記ＭＡＣコントロー
ラは、１パケット分の送信データと送信先情報を記憶す
るレジスタと、上記１パケット分の送信データ中のＶＬ
ＡＮ識別子とＭＡＣソースアドレスをレジスタに記憶さ
れたＶＬＡＮ識別子とＭＡＣソースアドレスに順次付け
替えながら、マルチキャスト回数分のパケット送信を行
う制御回路とを有するものである。
載のように、イーサネットと接続された通信ポート毎に
設けられ、イーサネットとデータの送受信を行うＭＡＣ
コントローラと、ＭＡＣコントローラで受信したパケッ
トを記憶するパケットバッファＲＡＭと、受信パケット
のヘッダを基に該パケットの送信先を決定するスイッチ
コントローラとを備えるマルチレイヤスイッチにおい
て、上記スイッチコントローラが、受信パケットが１つ
の通信ポートにつながるイーサネットに設定された複数
のＶＬＡＮに対して送信すべきレイヤ３マルチキャスト
パケットであった場合、送信先のＶＬＡＮと接続された
上記１つの通信ポートのＭＡＣコントローラに、パケッ
トバッファＲＡＭに格納された１パケット分の送信デー
タとマルチキャスト回数を含む送信先情報とを転送し、
上記ＭＡＣコントローラが、転送された１パケット分の
送信データと送信先情報を記憶し、この送信データと送
信先情報を基にマルチキャスト回数分のパケット送信を
行うものである。このように、１パケット分の送信デー
タとマルチキャスト回数を含む送信先情報を送信先のＶ
ＬＡＮと接続された通信ポートのＭＡＣコントローラに
記憶させることにより、パケットバッファＲＡＭからＭ
ＡＣコントローラへのデータ転送を１回だけにして、Ｍ
ＡＣコントローラで送信データをコピーしながらマルチ
キャスト回数分のパケット送信を行うことができる。ま
た、請求項２に記載のように、上記スイッチコントロー
ラは、上記送信先情報として、マルチキャスト回数、マ
ルチキャスト回数分のＶＬＡＮ識別子及びＭＡＣソース
アドレスを転送するものであり、上記ＭＡＣコントロー
ラは、１パケット分の送信データと送信先情報を記憶す
るレジスタと、上記１パケット分の送信データ中のＶＬ
ＡＮ識別子とＭＡＣソースアドレスをレジスタに記憶さ
れたＶＬＡＮ識別子とＭＡＣソースアドレスに順次付け
替えながら、マルチキャスト回数分のパケット送信を行
う制御回路とを有するものである。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１（ａ）は本発明
の実施の形態を示すマルチレイヤスイッチのブロック
図、図１（ｂ）はこのマルチレイヤスイッチの１ポート
分のＭＡＣコントローラのブロック図である。図１のマ
ルチレイヤスイッチは、イーサネット（不図示）と接続
され、データの送受信を行うマルチポートＭＡＣコント
ローラ１と、受信したパケットを一時的に記憶するパケ
ットバッファＲＡＭ２と、受信パケットのヘッダを基に
パケットの送信先を決定するスイッチコントローラ３
と、受信パケットの送信先決定のための検索用データを
格納するサーチテーブルＲＡＭ４と、送信先決定により
得られた送信先情報を格納するキューバッファＲＡＭ５
と、スイッチ全体を制御するＣＰＵ６とを有している。
て図面を参照して詳細に説明する。図１（ａ）は本発明
の実施の形態を示すマルチレイヤスイッチのブロック
図、図１（ｂ）はこのマルチレイヤスイッチの１ポート
分のＭＡＣコントローラのブロック図である。図１のマ
ルチレイヤスイッチは、イーサネット（不図示）と接続
され、データの送受信を行うマルチポートＭＡＣコント
ローラ１と、受信したパケットを一時的に記憶するパケ
ットバッファＲＡＭ２と、受信パケットのヘッダを基に
パケットの送信先を決定するスイッチコントローラ３
と、受信パケットの送信先決定のための検索用データを
格納するサーチテーブルＲＡＭ４と、送信先決定により
得られた送信先情報を格納するキューバッファＲＡＭ５
と、スイッチ全体を制御するＣＰＵ６とを有している。
【０００９】スイッチコントローラ３は、受信パケット
のヘッダを格納するヘッダレジスタ１１と、ヘッダレジ
スタ１１に格納されたヘッダとサーチテーブルＲＡＭ４
に格納された検索用データとを照合して、送信先等を決
定する検索エンジン１２と、パケットバッファＲＡＭ２
とＭＡＣコントローラ１間の送受信データの転送制御を
行うＤＭＡコントローラ（以下、ＤＭＡＣとする）１３
と、キューバッファＲＡＭ５に送信先情報を書き込むキ
ュー書き込みブロック１４と、キューバッファＲＡＭ５
から送信先情報を読み出すキュー読み出しブロック１５
とから構成されている。
のヘッダを格納するヘッダレジスタ１１と、ヘッダレジ
スタ１１に格納されたヘッダとサーチテーブルＲＡＭ４
に格納された検索用データとを照合して、送信先等を決
定する検索エンジン１２と、パケットバッファＲＡＭ２
とＭＡＣコントローラ１間の送受信データの転送制御を
行うＤＭＡコントローラ（以下、ＤＭＡＣとする）１３
と、キューバッファＲＡＭ５に送信先情報を書き込むキ
ュー書き込みブロック１４と、キューバッファＲＡＭ５
から送信先情報を読み出すキュー読み出しブロック１５
とから構成されている。
【００１０】マルチポートＭＡＣコントローラ１は、イ
ーサネットとデータのやり取りを行う複数のポートを有
し、このポート毎に１ポートＭＡＣコントローラ１ａ，
１ｂが設けられている（図１（ａ）では２ポート分のみ
記載している）。各１ポートＭＡＣコントローラ１ａ，
１ｂは、受信データを記憶する受信先入れ先出しメモリ
（以下、受信ＦＩＦＯと略する）２１と、スイッチコン
トローラ３から転送された１パケット分の送信データと
送信先情報を記憶するＶＬＡＮマルチキャストレジスタ
２２と、これらを制御してデータの送受信を行う制御回
路２３とから構成されている。なお、図１（ｂ）では、
１ポートＭＡＣコントローラ１ａの構成のみ示している
が、その他の１ポートＭＡＣコントローラも構成は全く
同一である。
ーサネットとデータのやり取りを行う複数のポートを有
し、このポート毎に１ポートＭＡＣコントローラ１ａ，
１ｂが設けられている（図１（ａ）では２ポート分のみ
記載している）。各１ポートＭＡＣコントローラ１ａ，
１ｂは、受信データを記憶する受信先入れ先出しメモリ
（以下、受信ＦＩＦＯと略する）２１と、スイッチコン
トローラ３から転送された１パケット分の送信データと
送信先情報を記憶するＶＬＡＮマルチキャストレジスタ
２２と、これらを制御してデータの送受信を行う制御回
路２３とから構成されている。なお、図１（ｂ）では、
１ポートＭＡＣコントローラ１ａの構成のみ示している
が、その他の１ポートＭＡＣコントローラも構成は全く
同一である。
【００１１】次に、本実施の形態のマルチレイヤスイッ
チの動作について図を用いて説明する。図２は複数のＶ
ＬＡＮが設定されたイーサネットのパケットフォーマッ
トの１例（ＩＥＥＥ８０２．１Ｑ）を示す図、図３は１
ポートＭＡＣコントローラ１ａ，１ｂ内のＶＬＡＮマル
チキャストレジスタ２２の構造の１例を示す図、図４は
同一のポートに接続された複数のＶＬＡＮに対してパケ
ットを一斉に送信するレイヤ３マルチキャストによりマ
ルチレイヤスイッチから送出された送信パケットを示す
図である。
チの動作について図を用いて説明する。図２は複数のＶ
ＬＡＮが設定されたイーサネットのパケットフォーマッ
トの１例（ＩＥＥＥ８０２．１Ｑ）を示す図、図３は１
ポートＭＡＣコントローラ１ａ，１ｂ内のＶＬＡＮマル
チキャストレジスタ２２の構造の１例を示す図、図４は
同一のポートに接続された複数のＶＬＡＮに対してパケ
ットを一斉に送信するレイヤ３マルチキャストによりマ
ルチレイヤスイッチから送出された送信パケットを示す
図である。
【００１２】図２において、１０１は６バイトのＭＡＣ
デスティネーションアドレス（MACDest.Add. : Media A
ccess Control Destination Address）が格納されるフ
ィールド、１０２は６バイトのＭＡＣソースアドレス
（MAC Sour.Add. : Media Access Control Source Addr
ess ）が格納されるフィールド、１０３はＶＬＡＮを識
別するための２バイトのＶＬＡＮ識別子を含む４バイト
のタグが格納されるフィールド、１０４は４バイトのタ
イプ（Type）が格納されるフィールド、１０５は４６〜
１５００バイトの上位プロトコルのデータが格納される
フィールド、１０６は４バイトのフレームチェックシー
ケンス（Frame Check Sequense）が格納されるフィール
ドである。
デスティネーションアドレス（MACDest.Add. : Media A
ccess Control Destination Address）が格納されるフ
ィールド、１０２は６バイトのＭＡＣソースアドレス
（MAC Sour.Add. : Media Access Control Source Addr
ess ）が格納されるフィールド、１０３はＶＬＡＮを識
別するための２バイトのＶＬＡＮ識別子を含む４バイト
のタグが格納されるフィールド、１０４は４バイトのタ
イプ（Type）が格納されるフィールド、１０５は４６〜
１５００バイトの上位プロトコルのデータが格納される
フィールド、１０６は４バイトのフレームチェックシー
ケンス（Frame Check Sequense）が格納されるフィール
ドである。
【００１３】以下に、ＭＡＣコントローラ１ａで受信し
たパケットが、ＭＡＣコントローラ１ｂのポートに接続
されたＶＬＡＮ識別子ＩＤ0 〜ＩＤN-1 で指定されるＮ
個のＶＬＡＮに対するレイヤ３マルチキャストパケット
である場合の処理について説明する。
たパケットが、ＭＡＣコントローラ１ｂのポートに接続
されたＶＬＡＮ識別子ＩＤ0 〜ＩＤN-1 で指定されるＮ
個のＶＬＡＮに対するレイヤ３マルチキャストパケット
である場合の処理について説明する。
【００１４】ＭＡＣコントローラ１ａ内の制御回路２３
は、図示しないＰＨＹ（Physical layer protocol ：物
理層プロトコル）コントローラを介して図２のようなイ
ーサネットパケットを受信すると、このパケットデータ
を受信ＦＩＦＯ２１に格納すると共に、スイッチコント
ローラ３へパケットが到着したことを報告する。
は、図示しないＰＨＹ（Physical layer protocol ：物
理層プロトコル）コントローラを介して図２のようなイ
ーサネットパケットを受信すると、このパケットデータ
を受信ＦＩＦＯ２１に格納すると共に、スイッチコント
ローラ３へパケットが到着したことを報告する。
【００１５】スイッチコントローラ３内のＤＭＡＣ１３
は、ＭＡＣコントローラ１ａよりパケット受信の報告を
受けると、ＭＡＣコントローラ１ａの受信ＦＩＦＯ２１
に格納されたパケットデータをパケットバッファＲＡＭ
２へ転送する。このとき、パケットの最後部にあるフレ
ームチェックシーケンスは転送されない。また、それと
同時に、ＤＭＡＣ１３は、図２に示すパケットの先頭か
らフィールド１０５のデータの一部（レイヤ３ヘッダ）
までをヘッダレジスタ１１へ転送する。
は、ＭＡＣコントローラ１ａよりパケット受信の報告を
受けると、ＭＡＣコントローラ１ａの受信ＦＩＦＯ２１
に格納されたパケットデータをパケットバッファＲＡＭ
２へ転送する。このとき、パケットの最後部にあるフレ
ームチェックシーケンスは転送されない。また、それと
同時に、ＤＭＡＣ１３は、図２に示すパケットの先頭か
らフィールド１０５のデータの一部（レイヤ３ヘッダ）
までをヘッダレジスタ１１へ転送する。
【００１６】サーチテーブルＲＡＭ４には、受信パケッ
トの送信先決定のための検索用データが予め登録されて
いる。この検索用データとしては、レイヤ２アドレスと
これに対応する宛先端末のアドレス、レイヤ３アドレス
とこれに対応するＭＡＣコントローラ１のポートのアド
レス、レイヤ３マルチキャストアドレスとこれに対応す
るＭＡＣコントローラ１のポートのアドレス及びＶＬＡ
Ｎ識別子がある。
トの送信先決定のための検索用データが予め登録されて
いる。この検索用データとしては、レイヤ２アドレスと
これに対応する宛先端末のアドレス、レイヤ３アドレス
とこれに対応するＭＡＣコントローラ１のポートのアド
レス、レイヤ３マルチキャストアドレスとこれに対応す
るＭＡＣコントローラ１のポートのアドレス及びＶＬＡ
Ｎ識別子がある。
【００１７】検索エンジン１２は、ヘッダレジスタ１１
に格納されたデータとサーチテーブルＲＡＭ４内の検索
用データとを照合して、受信パケットの送信先等を決定
し、この送信先決定処理によって取得した送信先情報を
キュー書き込みブロック１４へ報告する。
に格納されたデータとサーチテーブルＲＡＭ４内の検索
用データとを照合して、受信パケットの送信先等を決定
し、この送信先決定処理によって取得した送信先情報を
キュー書き込みブロック１４へ報告する。
【００１８】キューバッファＲＡＭ５内には、マルチポ
ートＭＡＣコントローラ１のポート毎に送信キューが設
けられている。キュー書き込みブロック１４は、検索エ
ンジン１２から受け取った送信先情報（キューデータ）
を送信先と接続されたポートに対応するキューバッファ
ＲＡＭ５内のキューに書き込む。
ートＭＡＣコントローラ１のポート毎に送信キューが設
けられている。キュー書き込みブロック１４は、検索エ
ンジン１２から受け取った送信先情報（キューデータ）
を送信先と接続されたポートに対応するキューバッファ
ＲＡＭ５内のキューに書き込む。
【００１９】前述のように、ＭＡＣコントローラ１ａで
受信したパケットは、ＭＡＣコントローラ１ｂのポート
に接続されたＶＬＡＮ識別子ＩＤ0 〜ＩＤN-1 で指定さ
れるＮ個のＶＬＡＮに対するレイヤ３マルチキャストパ
ケットである。したがって、検索エンジン１２が、ヘッ
ダレジスタ１１に格納されたパケットヘッダを基にサー
チテーブルＲＡＭ４を検索すると、ヘッダ内のレイヤ３
マルチキャストアドレスに応じて、送信先と接続された
ポートのアドレスとしてＭＡＣコントローラ１ｂのポー
トのアドレスが得られると共に、パケットの送信回数
（送信対象となるＶＬＡＮの数）を示すマルチキャスト
回数Ｎ、マルチキャスト回数分のＶＬＡＮ識別子ＩＤ0
〜ＩＤN-1 及びＭＡＣソースアドレスＳＡ0 〜ＳＡN-1
が得られる。
受信したパケットは、ＭＡＣコントローラ１ｂのポート
に接続されたＶＬＡＮ識別子ＩＤ0 〜ＩＤN-1 で指定さ
れるＮ個のＶＬＡＮに対するレイヤ３マルチキャストパ
ケットである。したがって、検索エンジン１２が、ヘッ
ダレジスタ１１に格納されたパケットヘッダを基にサー
チテーブルＲＡＭ４を検索すると、ヘッダ内のレイヤ３
マルチキャストアドレスに応じて、送信先と接続された
ポートのアドレスとしてＭＡＣコントローラ１ｂのポー
トのアドレスが得られると共に、パケットの送信回数
（送信対象となるＶＬＡＮの数）を示すマルチキャスト
回数Ｎ、マルチキャスト回数分のＶＬＡＮ識別子ＩＤ0
〜ＩＤN-1 及びＭＡＣソースアドレスＳＡ0 〜ＳＡN-1
が得られる。
【００２０】こうして、検索エンジン１２は、マルチキ
ャスト回数Ｎ、マルチキャスト回数分のＭＡＣソースア
ドレスＳＡ0 〜ＳＡN-1 及びＶＬＡＮ識別子ＩＤ0 〜Ｉ
ＤN-1 、送信データが格納されたパケットバッファＲＡ
Ｍ２上の位置を示すパケットバッファアドレスを送信先
情報としてキュー書き込みブロック１４へ渡し、キュー
書き込みブロック１４は、ＭＡＣコントローラ１ｂのポ
ートに対応するキューバッファＲＡＭ５内のキューに送
信先情報を書き込む。
ャスト回数Ｎ、マルチキャスト回数分のＭＡＣソースア
ドレスＳＡ0 〜ＳＡN-1 及びＶＬＡＮ識別子ＩＤ0 〜Ｉ
ＤN-1 、送信データが格納されたパケットバッファＲＡ
Ｍ２上の位置を示すパケットバッファアドレスを送信先
情報としてキュー書き込みブロック１４へ渡し、キュー
書き込みブロック１４は、ＭＡＣコントローラ１ｂのポ
ートに対応するキューバッファＲＡＭ５内のキューに送
信先情報を書き込む。
【００２１】キュー読み出しブロック１５は、キューバ
ッファＲＡＭ５に設定された送信先情報を読み出し、Ｄ
ＭＡＣ１３を起動する。これにより、ＤＭＡＣ１３は、
パケットバッファＲＡＭ２内の上記パケットバッファア
ドレスで指定された位置に格納された送信データＤ0 を
送信先のＶＬＡＮと接続されたＭＡＣコントローラ１ｂ
のＶＬＡＮマルチキャストレジスタ２２へ転送する。
ッファＲＡＭ５に設定された送信先情報を読み出し、Ｄ
ＭＡＣ１３を起動する。これにより、ＤＭＡＣ１３は、
パケットバッファＲＡＭ２内の上記パケットバッファア
ドレスで指定された位置に格納された送信データＤ0 を
送信先のＶＬＡＮと接続されたＭＡＣコントローラ１ｂ
のＶＬＡＮマルチキャストレジスタ２２へ転送する。
【００２２】さらに、ＤＭＡＣ１３は、キューバッファ
ＲＡＭ５に格納された上記送信先情報のうち、マルチキ
ャスト回数Ｎ、ＭＡＣソースアドレスＳＡ0 〜ＳＡN-1
及びＶＬＡＮ識別子ＩＤ0 〜ＩＤN-1 をＭＡＣコントロ
ーラ１ｂのＶＬＡＮマルチキャストレジスタ２２へ転送
する。
ＲＡＭ５に格納された上記送信先情報のうち、マルチキ
ャスト回数Ｎ、ＭＡＣソースアドレスＳＡ0 〜ＳＡN-1
及びＶＬＡＮ識別子ＩＤ0 〜ＩＤN-1 をＭＡＣコントロ
ーラ１ｂのＶＬＡＮマルチキャストレジスタ２２へ転送
する。
【００２３】なお、ＭＡＣソースアドレスＳＡ0 及びＶ
ＬＡＮ識別子ＩＤ0 は最初に送信すべきパケットのため
のものであり、これらが転送された時点で、送信データ
Ｄ0内のＭＡＣソースアドレスはＭＡＣソースアドレス
ＳＡ0 に置き換えられ、送信データＤ0 内のタグＴＡＧ
0 に含まれるＶＬＡＮ識別子はＶＬＡＮ識別子ＩＤ0に
置き換えられる。
ＬＡＮ識別子ＩＤ0 は最初に送信すべきパケットのため
のものであり、これらが転送された時点で、送信データ
Ｄ0内のＭＡＣソースアドレスはＭＡＣソースアドレス
ＳＡ0 に置き換えられ、送信データＤ0 内のタグＴＡＧ
0 に含まれるＶＬＡＮ識別子はＶＬＡＮ識別子ＩＤ0に
置き換えられる。
【００２４】こうして、１パケット分の送信データＤ0
、マルチキャスト回数Ｎ、マルチキャスト回数Ｎが示
す個数分のＭＡＣソースアドレスＳＡ0 〜ＳＡN-1 及び
ＶＬＡＮ識別子ＩＤ0 〜ＩＤN-1 が図３に示すようにＶ
ＬＡＮマルチキャストレジスタ２２に書き込まれる（Ｖ
ＬＡＮ識別子ＩＤ0 〜ＩＤN-1 はタグＴＡＧ0 〜ＴＡＧ
N-1 に含まれる）。
、マルチキャスト回数Ｎ、マルチキャスト回数Ｎが示
す個数分のＭＡＣソースアドレスＳＡ0 〜ＳＡN-1 及び
ＶＬＡＮ識別子ＩＤ0 〜ＩＤN-1 が図３に示すようにＶ
ＬＡＮマルチキャストレジスタ２２に書き込まれる（Ｖ
ＬＡＮ識別子ＩＤ0 〜ＩＤN-1 はタグＴＡＧ0 〜ＴＡＧ
N-1 に含まれる）。
【００２５】ＭＡＣコントローラ１ｂ内の制御回路２３
は、これらがＶＬＡＮマルチキャストレジスタ２２に書
き込まれると、まず、送信データＤ0 を１つのパケット
としてＰＨＹコントローラに出力して送信する。このと
き、制御回路２３は、送信データＤ0 を基にフレームチ
ェックシーケンスＦＣＳ0 を計算し、送信データＤ0の
最後部に付加してパケットＰ0 を生成する（図４
（ａ））。
は、これらがＶＬＡＮマルチキャストレジスタ２２に書
き込まれると、まず、送信データＤ0 を１つのパケット
としてＰＨＹコントローラに出力して送信する。このと
き、制御回路２３は、送信データＤ0 を基にフレームチ
ェックシーケンスＦＣＳ0 を計算し、送信データＤ0の
最後部に付加してパケットＰ0 を生成する（図４
（ａ））。
【００２６】パケットＰ0 の送信終了後、制御回路２３
は、送信データＤ0 内のＭＡＣソースアドレスＳＡ0 を
次に送信すべきパケットのためのＭＡＣソースアドレス
ＳＡ1 に置き換え、タグＴＡＧ0 内のＶＬＡＮ識別子Ｉ
Ｄ0 を次のＶＬＡＮ識別子ＩＤ1 に置き換えてタグＴＡ
Ｇ1 とし、こうして生成した送信データをＰＨＹコント
ローラに出力する。このとき、制御回路２３は、この送
信データを基にフレームチェックシーケンスＦＣＳ1 を
計算し、送信データの最後部に付加してパケットＰ1 を
生成する（図４（ｂ））。以下、同様の動作が繰り返さ
れる。以上のようにレジスタ２２に記憶した１パケット
分の送信データと送信先情報を基に、パケット送信をマ
ルチキャスト回数分繰り返すことにより、レイヤ３マル
チキャストを行うことができる。
は、送信データＤ0 内のＭＡＣソースアドレスＳＡ0 を
次に送信すべきパケットのためのＭＡＣソースアドレス
ＳＡ1 に置き換え、タグＴＡＧ0 内のＶＬＡＮ識別子Ｉ
Ｄ0 を次のＶＬＡＮ識別子ＩＤ1 に置き換えてタグＴＡ
Ｇ1 とし、こうして生成した送信データをＰＨＹコント
ローラに出力する。このとき、制御回路２３は、この送
信データを基にフレームチェックシーケンスＦＣＳ1 を
計算し、送信データの最後部に付加してパケットＰ1 を
生成する（図４（ｂ））。以下、同様の動作が繰り返さ
れる。以上のようにレジスタ２２に記憶した１パケット
分の送信データと送信先情報を基に、パケット送信をマ
ルチキャスト回数分繰り返すことにより、レイヤ３マル
チキャストを行うことができる。
【００２７】
【発明の効果】本発明によれば、請求項１に記載のよう
に、１パケット分の送信データとマルチキャスト回数を
含む送信先情報を送信先のＶＬＡＮと接続された通信ポ
ートのＭＡＣコントローラに記憶させることにより、同
一のポートに接続された複数のＶＬＡＮに対するレイヤ
３マルチキャストを行う場合に、パケットバッファＲＡ
Ｍから同一の送信データを繰り返し読み出す必要がなく
なるので、パケットバッファバスの転送効率を向上させ
ることができる。
に、１パケット分の送信データとマルチキャスト回数を
含む送信先情報を送信先のＶＬＡＮと接続された通信ポ
ートのＭＡＣコントローラに記憶させることにより、同
一のポートに接続された複数のＶＬＡＮに対するレイヤ
３マルチキャストを行う場合に、パケットバッファＲＡ
Ｍから同一の送信データを繰り返し読み出す必要がなく
なるので、パケットバッファバスの転送効率を向上させ
ることができる。
【図１】 本発明の実施の形態を示すマルチレイヤスイ
ッチのブロック図及び１ポート分のＭＡＣコントローラ
のブロック図である。
ッチのブロック図及び１ポート分のＭＡＣコントローラ
のブロック図である。
【図２】 複数のＶＬＡＮが設定されたイーサネットの
パケットフォーマットの１例を示す図である。
パケットフォーマットの１例を示す図である。
【図３】 図１のＭＡＣコントローラ内のＶＬＡＮマル
チキャストレジスタの構造の１例を示す図である。
チキャストレジスタの構造の１例を示す図である。
【図４】 レイヤ３マルチキャストによりマルチレイヤ
スイッチから送出された送信パケットを示す図である。
スイッチから送出された送信パケットを示す図である。
【図５】 従来のマルチレイヤスイッチのブロック図及
び１ポート分のＭＡＣコントローラのブロック図であ
る。
び１ポート分のＭＡＣコントローラのブロック図であ
る。
１…マルチポートＭＡＣコントローラ、１ａ，１ｂ…１
ポートＭＡＣコントローラ、２…パケットバッファＲＡ
Ｍ、３…スイッチコントローラ、４…サーチテーブルＲ
ＡＭ、５…キューバッファＲＡＭ、６…ＣＰＵ、１１…
ヘッダレジスタ１２…検索エンジン、１３…ＤＭＡＣ、
１４…キュー書き込みブロック、１５…キュー読み出し
ブロック、２１…受信ＦＩＦＯ、２２…ＶＬＡＮマルチ
キャストレジスタ、２３…制御回路。
ポートＭＡＣコントローラ、２…パケットバッファＲＡ
Ｍ、３…スイッチコントローラ、４…サーチテーブルＲ
ＡＭ、５…キューバッファＲＡＭ、６…ＣＰＵ、１１…
ヘッダレジスタ１２…検索エンジン、１３…ＤＭＡＣ、
１４…キュー書き込みブロック、１５…キュー読み出し
ブロック、２１…受信ＦＩＦＯ、２２…ＶＬＡＮマルチ
キャストレジスタ、２３…制御回路。
Claims (2)
- 【請求項１】 イーサネットと接続された通信ポート毎
に設けられ、イーサネットとデータの送受信を行うＭＡ
Ｃコントローラと、ＭＡＣコントローラで受信したパケ
ットを記憶するパケットバッファＲＡＭと、受信パケッ
トのヘッダを基に該パケットの送信先を決定するスイッ
チコントローラとを備えるマルチレイヤスイッチにおい
て、 前記スイッチコントローラは、受信パケットが１つの通
信ポートにつながるイーサネットに設定された複数のＶ
ＬＡＮに対して送信すべきレイヤ３マルチキャストパケ
ットであった場合、送信先のＶＬＡＮと接続された前記
１つの通信ポートのＭＡＣコントローラに、パケットバ
ッファＲＡＭに格納された１パケット分の送信データと
マルチキャスト回数を含む送信先情報とを転送するもの
であり、 前記ＭＡＣコントローラは、転送された１パケット分の
送信データと送信先情報を記憶し、この送信データと送
信先情報を基にマルチキャスト回数分のパケット送信を
行うものであることを特徴とするレイヤ３マルチキャス
ト送信方式。 - 【請求項２】 請求項１記載のレイヤ３マルチキャスト
送信方式において、 前記スイッチコントローラは、前記送信先情報として、
マルチキャスト回数、マルチキャスト回数分のＶＬＡＮ
識別子及びＭＡＣソースアドレスを転送するものであ
り、 前記ＭＡＣコントローラは、１パケット分の送信データ
と送信先情報を記憶するレジスタと、 前記１パケット分の送信データ中のＶＬＡＮ識別子とＭ
ＡＣソースアドレスをレジスタに記憶されたＶＬＡＮ識
別子とＭＡＣソースアドレスに順次付け替えながら、マ
ルチキャスト回数分のパケット送信を行う制御回路とを
有するものであることを特徴とするレイヤ３マルチキャ
スト送信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11317098A JP3189784B2 (ja) | 1998-04-23 | 1998-04-23 | レイヤ３マルチキャスト送信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11317098A JP3189784B2 (ja) | 1998-04-23 | 1998-04-23 | レイヤ３マルチキャスト送信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11308218A true JPH11308218A (ja) | 1999-11-05 |
| JP3189784B2 JP3189784B2 (ja) | 2001-07-16 |
Family
ID=14605342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11317098A Expired - Fee Related JP3189784B2 (ja) | 1998-04-23 | 1998-04-23 | レイヤ３マルチキャスト送信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3189784B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158076A (ja) * | 2003-11-25 | 2005-06-16 | Agere Systems Inc | コンピューティング・システムにおける周辺装置用ユニバーサル・コントローラ |
| US7664112B2 (en) | 2006-01-06 | 2010-02-16 | Fujitsu Limited | Packet processing apparatus and method |
| CN103051530A (zh) * | 2012-12-26 | 2013-04-17 | 北京四方继保自动化股份有限公司 | 一种用于智能变电站报文的多网口发送优化方法 |
-
1998
- 1998-04-23 JP JP11317098A patent/JP3189784B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158076A (ja) * | 2003-11-25 | 2005-06-16 | Agere Systems Inc | コンピューティング・システムにおける周辺装置用ユニバーサル・コントローラ |
| US8856401B2 (en) | 2003-11-25 | 2014-10-07 | Lsi Corporation | Universal controller for peripheral devices in a computing system |
| US7664112B2 (en) | 2006-01-06 | 2010-02-16 | Fujitsu Limited | Packet processing apparatus and method |
| CN103051530A (zh) * | 2012-12-26 | 2013-04-17 | 北京四方继保自动化股份有限公司 | 一种用于智能变电站报文的多网口发送优化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3189784B2 (ja) | 2001-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1180883B1 (en) | Distributed source learning for data communication switch | |
| JP4068166B2 (ja) | 高性能多層スイッチ要素用探索エンジン・アーキテクチャ | |
| US7860028B2 (en) | Flexible ethernet bridge | |
| US6801950B1 (en) | Stackable network unit including register for identifying trunk connection status of stacked units | |
| US6515993B1 (en) | Method and apparatus for manipulating VLAN tags | |
| US6732184B1 (en) | Address table overflow management in a network switch | |
| US5940597A (en) | Method and apparatus for periodically updating entries in a content addressable memory | |
| JP2000244571A (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| JP2002508124A (ja) | 多層スイッチング・ネットワーク要素中でパケット・フィールドを置換するための機構 | |
| JP2000115234A (ja) | パケット処理装置とパケット処理方法とパケット交換機 | |
| JP2009031954A (ja) | データ処理装置およびデータ転送方法 | |
| US20060007917A1 (en) | Frame transfer method and edge switch | |
| US6771654B1 (en) | Apparatus and method for sharing memory using a single ring data bus connection configuration | |
| JP2000244574A (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| US7031325B1 (en) | Method and apparatus for enabling a network device to operate in accordance with multiple protocols | |
| US6741589B1 (en) | Apparatus and method for storing data segments in a multiple network switch system using a memory pool | |
| US20020129025A1 (en) | System and method for slot based ARL table learning and concurrent table search using range address insertion blocking | |
| US6999455B2 (en) | Hardware assist for address learning | |
| US6816498B1 (en) | Method for aging table entries in a table supporting multi-key searches | |
| JP3189784B2 (ja) | レイヤ３マルチキャスト送信方式 | |
| US6584106B1 (en) | Backbone forwarding scheme for multiport network switch | |
| JP2000244573A (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| JP2000244570A (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
| US7400623B2 (en) | Method and apparatus for managing medium access control (MAC) address | |
| JP3315033B2 (ja) | ネットワークフレーム中継器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |