JPH1131068A - リセットベクタ切替え方法ならびに同方法を用いた情報処理装置 - Google Patents
リセットベクタ切替え方法ならびに同方法を用いた情報処理装置Info
- Publication number
- JPH1131068A JPH1131068A JP9186276A JP18627697A JPH1131068A JP H1131068 A JPH1131068 A JP H1131068A JP 9186276 A JP9186276 A JP 9186276A JP 18627697 A JP18627697 A JP 18627697A JP H1131068 A JPH1131068 A JP H1131068A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- address
- register
- boot
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 本発明は、リセットベクタを複数有し、ハー
ドウェア故障があったときに他のリセットベクタから処
理を再開することによりそのハードウェアの使用を回避
してプログラム実行を継続することができるリセットベ
クタ切替え方法ならびに同方法が用いられる字用法処理
装置を構築することを主な特徴とする。 【解決手段】 本発明は、ハードウェアをリセットし所
定のアドレスからブートアクセスを開始することを指示
するために操作される外部ピンを少なくとも２個有し、
その外部ピンを選択操作することにより、その外部ピン
に相当するリセットベクタアドレスをリードしブートア
クセスを行うか、あるいは情報処理装置１内に、ブート
アクセス開始アドレスが設定される書き替え可能なレジ
スタ１１を割付け、電源投入時、そのレジスタを参照し
書き込まれているアドレスからブートアクセスを開始す
ることにより、マルチブートアクセスを実現する。
ドウェア故障があったときに他のリセットベクタから処
理を再開することによりそのハードウェアの使用を回避
してプログラム実行を継続することができるリセットベ
クタ切替え方法ならびに同方法が用いられる字用法処理
装置を構築することを主な特徴とする。 【解決手段】 本発明は、ハードウェアをリセットし所
定のアドレスからブートアクセスを開始することを指示
するために操作される外部ピンを少なくとも２個有し、
その外部ピンを選択操作することにより、その外部ピン
に相当するリセットベクタアドレスをリードしブートア
クセスを行うか、あるいは情報処理装置１内に、ブート
アクセス開始アドレスが設定される書き替え可能なレジ
スタ１１を割付け、電源投入時、そのレジスタを参照し
書き込まれているアドレスからブートアクセスを開始す
ることにより、マルチブートアクセスを実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、ベクタアドレス切
替え方法ならびに同方法を用いた情報処理装置に関す
る。
替え方法ならびに同方法を用いた情報処理装置に関す
る。
【０００２】
【従来の技術】半導体技術の進歩により、マイクロプロ
セッサ、メモりＬＳＩ、周辺ＬＳＩが安価に供給される
ようになり、これらを適宜組み合わせ、必要な入出力装
置を接続するだけで比較的高性能なパーソナルコンピュ
ータ等、情報処理装置が構築できるようになった。ま
た、この情報処理装置に、実質標準となっているオペレ
ーティングシステム（ＯＳ）をインストールすることに
より、豊富な流通ソフトウェアを活用できるようにな
り、情報処理装置間でのデータの共有も可能になった。
セッサ、メモりＬＳＩ、周辺ＬＳＩが安価に供給される
ようになり、これらを適宜組み合わせ、必要な入出力装
置を接続するだけで比較的高性能なパーソナルコンピュ
ータ等、情報処理装置が構築できるようになった。ま
た、この情報処理装置に、実質標準となっているオペレ
ーティングシステム（ＯＳ）をインストールすることに
より、豊富な流通ソフトウェアを活用できるようにな
り、情報処理装置間でのデータの共有も可能になった。
【０００３】ところで上述した情報処理装置の制御中枢
となるマイクロプロセッサは、電源が入ると同時にアド
レス“＊＊＊＊＊”番地からプログラムの実行を開始す
る。従って、電源を切ってもプログラムを記憶しておく
ことのできるＲＯＭが必要である。また、マイクロプロ
セッサにはリセット信号入力端子があって、ここに信号
が供給されることにより内蔵のプログラムカウンタを含
む各種レジスタがゼロクリアされ初期状態となってメモ
リの“＊＊＊＊＊”番地から命令を読み込み動作を開始
する。図７に従来におけるリセット動作がフローチャー
トで示されている。リセットベクタアドレスは固定であ
って、該当アドレスからプログラムを読み、メモリを含
むハードウェアテスト、ＯＳの立ち上げ、ハードウェア
の初期設定処理を行い、アプリケーションプログラムの
起動を待つ。
となるマイクロプロセッサは、電源が入ると同時にアド
レス“＊＊＊＊＊”番地からプログラムの実行を開始す
る。従って、電源を切ってもプログラムを記憶しておく
ことのできるＲＯＭが必要である。また、マイクロプロ
セッサにはリセット信号入力端子があって、ここに信号
が供給されることにより内蔵のプログラムカウンタを含
む各種レジスタがゼロクリアされ初期状態となってメモ
リの“＊＊＊＊＊”番地から命令を読み込み動作を開始
する。図７に従来におけるリセット動作がフローチャー
トで示されている。リセットベクタアドレスは固定であ
って、該当アドレスからプログラムを読み、メモリを含
むハードウェアテスト、ＯＳの立ち上げ、ハードウェア
の初期設定処理を行い、アプリケーションプログラムの
起動を待つ。
【０００４】
【発明が解決しようとする課題】ところで上述したマイ
クロプロセッサを制御中枢とする情報処理装置では、情
報処理装置を構成する一部のハードウェアでも故障する
ことにより装置自体がロックしたり停止してしまう。こ
のとき、リセットスイッチを押下して再度システムの立
ち上げを試みるが、ＲＯＭが故障しいていればフログラ
ム処理の継続が不可能となる。即ち、リセットベクタが
１個しかないため、プログラム実行中にＲＯＭやバス等
一部のハードウェアが故障したときにプログラムが停止
してしまう。ここで再度リセット操作を試みても上述し
たハードウェア故障であれば再び同じところでプログラ
ムが停止し、処理の継続ができなくなる。
クロプロセッサを制御中枢とする情報処理装置では、情
報処理装置を構成する一部のハードウェアでも故障する
ことにより装置自体がロックしたり停止してしまう。こ
のとき、リセットスイッチを押下して再度システムの立
ち上げを試みるが、ＲＯＭが故障しいていればフログラ
ム処理の継続が不可能となる。即ち、リセットベクタが
１個しかないため、プログラム実行中にＲＯＭやバス等
一部のハードウェアが故障したときにプログラムが停止
してしまう。ここで再度リセット操作を試みても上述し
たハードウェア故障であれば再び同じところでプログラ
ムが停止し、処理の継続ができなくなる。
【０００５】本発明は上記事情に鑑みてなされたもので
あり、リセットベクタを複数有し、ハードウェア故障が
あったときに他のリセットベクタから処理を再開するこ
とによりそのハードウェアの使用を回避してプログラム
実行を継続するリセットベクタ切替え方法ならびに同方
法が用いられる情報処理装置を提供することを目的とす
る。
あり、リセットベクタを複数有し、ハードウェア故障が
あったときに他のリセットベクタから処理を再開するこ
とによりそのハードウェアの使用を回避してプログラム
実行を継続するリセットベクタ切替え方法ならびに同方
法が用いられる情報処理装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明のリセットベクタ
切替え方法は、ハードウェアをリセットし所定のアドレ
スからブートアクセスを開始することを指示するために
操作される外部ピンを少なくとも２個有し、その外部ピ
ンを選択操作することにより、その外部ピンに相当する
リセットベクタアドレスをリードし、そのアドレスから
ブートアクセスを開始することを特徴とする。また、装
置内に、ブートアクセス開始アドレスが設定される書き
替え可能なレジスタを割付け、電源投入時、そのレジス
タを参照し書き込まれているアドレスからブートアクセ
スを開始することも特徴とする。
切替え方法は、ハードウェアをリセットし所定のアドレ
スからブートアクセスを開始することを指示するために
操作される外部ピンを少なくとも２個有し、その外部ピ
ンを選択操作することにより、その外部ピンに相当する
リセットベクタアドレスをリードし、そのアドレスから
ブートアクセスを開始することを特徴とする。また、装
置内に、ブートアクセス開始アドレスが設定される書き
替え可能なレジスタを割付け、電源投入時、そのレジス
タを参照し書き込まれているアドレスからブートアクセ
スを開始することも特徴とする。
【０００７】本発明の情報処理装置は、ブートプログラ
ムが格納されるメモリと、装置の初期化時、装置を構成
するハードウェアをリセットし、上記メモリの所定のア
ドレスからブートアクセスを開始することを指示するた
めに操作される少なくとも２個の外部ピンを持つプロセ
ッサユニットと、その外部ピンが選択操作されることに
より、その外部ピンに相当するリセットベクタアドレス
をリードし、そのアドレスからブートアクセスを開始す
るメモリアクセス制御回路とを具備することを特徴とす
る。また、ブートプログラムが格納されるメモリと、ブ
ートアクセス開始アドレスが設定される書き替え可能な
レジスタを内蔵するプロセッサユニットと、電源投入
時、そのレジスタを参照し書き込まれているアドレスか
らブートアクセスを開始するメモリアクセス制御回路と
を具備することも特徴とする。
ムが格納されるメモリと、装置の初期化時、装置を構成
するハードウェアをリセットし、上記メモリの所定のア
ドレスからブートアクセスを開始することを指示するた
めに操作される少なくとも２個の外部ピンを持つプロセ
ッサユニットと、その外部ピンが選択操作されることに
より、その外部ピンに相当するリセットベクタアドレス
をリードし、そのアドレスからブートアクセスを開始す
るメモリアクセス制御回路とを具備することを特徴とす
る。また、ブートプログラムが格納されるメモリと、ブ
ートアクセス開始アドレスが設定される書き替え可能な
レジスタを内蔵するプロセッサユニットと、電源投入
時、そのレジスタを参照し書き込まれているアドレスか
らブートアクセスを開始するメモリアクセス制御回路と
を具備することも特徴とする。
【０００８】上記構成により、リセットベクタを複数有
し、ハードウェア故障があったときに他のリセットベク
タから処理を再開することによりそのハードウェアの使
用を回避することができ、このことにより、プログラム
の実行を継続でき、信頼性の向上がはかれる。
し、ハードウェア故障があったときに他のリセットベク
タから処理を再開することによりそのハードウェアの使
用を回避することができ、このことにより、プログラム
の実行を継続でき、信頼性の向上がはかれる。
【０００９】
【発明の実施の形態】図１は本発明の情報処理装置の構
成例を示すブロック図である。図において、１はプロセ
ッサユニットである。本発明実施例にて使用されるプロ
セッサユニット１は８０本もの信号ピンを持つＤＩＰ
（デュアル・インライン・パッケージ）、もしくはＱＦ
Ｐ（クワッド・フラット。パッケージ）パッケージに収
められる。特徴的には２つのリセットピン（ＲＳＴ#0，
ＲＳＴ#1）を持ち、それぞれ相当のリセットベクタを持
つことと、リセットベクタアドレスが設定されるレジス
タ１１、及びカウンタ１２が割り付けられることと、リ
セットベクタが格納される不揮発性メモリ１３を内蔵す
ることである。本発明実施例では、不揮発性メモリとし
てフラッシュメモリを使用し、また、プロセッサユニッ
ト１に内蔵される必然性はなく、外付けされても構わな
い。詳細は後述する。
成例を示すブロック図である。図において、１はプロセ
ッサユニットである。本発明実施例にて使用されるプロ
セッサユニット１は８０本もの信号ピンを持つＤＩＰ
（デュアル・インライン・パッケージ）、もしくはＱＦ
Ｐ（クワッド・フラット。パッケージ）パッケージに収
められる。特徴的には２つのリセットピン（ＲＳＴ#0，
ＲＳＴ#1）を持ち、それぞれ相当のリセットベクタを持
つことと、リセットベクタアドレスが設定されるレジス
タ１１、及びカウンタ１２が割り付けられることと、リ
セットベクタが格納される不揮発性メモリ１３を内蔵す
ることである。本発明実施例では、不揮発性メモリとし
てフラッシュメモリを使用し、また、プロセッサユニッ
ト１に内蔵される必然性はなく、外付けされても構わな
い。詳細は後述する。
【００１０】２はＲＯＭ、３はＲＡＭであり、メモリ制
御回路４を介してリードライトされる。５はデータバ
ス、６はアドレスバスである。
御回路４を介してリードライトされる。５はデータバ
ス、６はアドレスバスである。
【００１１】図２乃至図６は本発明実施例の動作を説明
するために引用した図である。それぞれ、外部ピンによ
るリセットベクタの切替え、レジスタリードによるリセ
ットベクタの切替え、レジスタとカウンタによるリセッ
トベクタの切替え、外部ピンとカウンタによるリセット
ベクタの切替え、同じくカウンタとレジスタによるリセ
ットベクタの切替え動作を示す。
するために引用した図である。それぞれ、外部ピンによ
るリセットベクタの切替え、レジスタリードによるリセ
ットベクタの切替え、レジスタとカウンタによるリセッ
トベクタの切替え、外部ピンとカウンタによるリセット
ベクタの切替え、同じくカウンタとレジスタによるリセ
ットベクタの切替え動作を示す。
【００１２】以下、図２乃至図６に示すフローチャート
を参照しながら図１に示す本発明実施例の動作について
説明する。
を参照しながら図１に示す本発明実施例の動作について
説明する。
【００１３】図２に示すフローチャートでは、ハードウ
ェアをリセットし所定のアドレスからブートアクセスを
開始することを指示するために操作される外部ピンが複
数必要となる。本発明実施例ではプロセッサユニット１
は、外部ピンとして、リセットピンを２個（ＲＳＴ#0,
1）持っている。その外部ピンを選択操作することによ
り、その外部ピンに相当するリセットベクタアドレス、
場合によっては別ＲＯＭ２をアクセスし、ブートアクセ
スを開始する。
ェアをリセットし所定のアドレスからブートアクセスを
開始することを指示するために操作される外部ピンが複
数必要となる。本発明実施例ではプロセッサユニット１
は、外部ピンとして、リセットピンを２個（ＲＳＴ#0,
1）持っている。その外部ピンを選択操作することによ
り、その外部ピンに相当するリセットベクタアドレス、
場合によっては別ＲＯＭ２をアクセスし、ブートアクセ
スを開始する。
【００１４】即ち、まず、電源ＯＮ（Ｓ２１）によりリ
セット信号が生成（Ｓ２２）される。例えば、システム
クロックで３クロック以上“ＬＯＷ”レベル信号をＲＳ
Ｔ端子に入力し続ける。装置リセット（Ｓ２３）後、外
部ピンの情報をリード（Ｓ２４）し、指定された外部ピ
ンに相当するリセットベクタアドレスをリード（Ｓ２
５）し、そのアドレスからプログラムの読み出し実行を
行う。
セット信号が生成（Ｓ２２）される。例えば、システム
クロックで３クロック以上“ＬＯＷ”レベル信号をＲＳ
Ｔ端子に入力し続ける。装置リセット（Ｓ２３）後、外
部ピンの情報をリード（Ｓ２４）し、指定された外部ピ
ンに相当するリセットベクタアドレスをリード（Ｓ２
５）し、そのアドレスからプログラムの読み出し実行を
行う。
【００１５】図３に示すフローチャートでは、プロセッ
サユニット１内に、ブートアクセス開始アドレスが設定
される書き替え可能なレジスタを割付ける必要がある。
プロセッサユニット１内蔵のレジスタファイルに割り付
けても、あるいは外付けされても良い。電源投入時、プ
ロセッサユニット１はそのレジスタ１１の内容を参照
し、書き込まれているアドレスからＲＯＭ２のブートア
クセスを開始する。
サユニット１内に、ブートアクセス開始アドレスが設定
される書き替え可能なレジスタを割付ける必要がある。
プロセッサユニット１内蔵のレジスタファイルに割り付
けても、あるいは外付けされても良い。電源投入時、プ
ロセッサユニット１はそのレジスタ１１の内容を参照
し、書き込まれているアドレスからＲＯＭ２のブートア
クセスを開始する。
【００１６】即ち、電源ＯＮ（Ｓ３１）によりリセット
信号が生成（Ｓ３２）され、装置のリセット（Ｓ３３）
後、リセットベクタアドレスが入っているレジスタ１１
をリード（Ｓ３４）し、そのアドレスからブートを開始
する。
信号が生成（Ｓ３２）され、装置のリセット（Ｓ３３）
後、リセットベクタアドレスが入っているレジスタ１１
をリード（Ｓ３４）し、そのアドレスからブートを開始
する。
【００１７】尚、レジスタ１１の内容は、フラッシュメ
モリ１３にも書き込まれ、ここに一旦書き込まれた内容
は書き換えられるまでデフォルト設定されることにな
る。レジスタ１１には、電源投入時特定アドレスがセッ
トされ、以降、電源ＯＮ／ＯＦＦにかかわらず値が保持
される。
モリ１３にも書き込まれ、ここに一旦書き込まれた内容
は書き換えられるまでデフォルト設定されることにな
る。レジスタ１１には、電源投入時特定アドレスがセッ
トされ、以降、電源ＯＮ／ＯＦＦにかかわらず値が保持
される。
【００１８】図４、図５に示すフローチャートでは、上
述した構成に加え、電源投入と同時にカウントを開始す
るカウンタ１２を必要とする。このカウンタ１２はプロ
セッサユニット１により動作を停止させることができ
る。そのカウンタ１２が指定された値に到達したときに
情報処理装置をリセットし、カウンタが停止しなかった
ときに情報処理装置を強制リセットし、外部ピンもしく
はレジスタ１１が示すアドレスからブートアクセスを開
始する。
述した構成に加え、電源投入と同時にカウントを開始す
るカウンタ１２を必要とする。このカウンタ１２はプロ
セッサユニット１により動作を停止させることができ
る。そのカウンタ１２が指定された値に到達したときに
情報処理装置をリセットし、カウンタが停止しなかった
ときに情報処理装置を強制リセットし、外部ピンもしく
はレジスタ１１が示すアドレスからブートアクセスを開
始する。
【００１９】即ち、図４に示すフローチャートにおい
て、電源ＯＮ（Ｓ４１）によりリセット信号が生成（Ｓ
４２）され、装置のリセット（Ｓ４３）後、レジスタ１
１の値をリード（Ｓ４４）する。レジスタ値が“０”の
とき、リセットベクタアドレス、例えば、“０＊０００
０”をリードし、“１”のときリセットベクタアドレス
“０＊ＦＦ００”をリードする。
て、電源ＯＮ（Ｓ４１）によりリセット信号が生成（Ｓ
４２）され、装置のリセット（Ｓ４３）後、レジスタ１
１の値をリード（Ｓ４４）する。レジスタ値が“０”の
とき、リセットベクタアドレス、例えば、“０＊０００
０”をリードし、“１”のときリセットベクタアドレス
“０＊ＦＦ００”をリードする。
【００２０】一方、電源ＯＮと同時にカウンタ１２によ
るカウントが開始（Ｓ４６）され、所定の値をカウント
したか否かのチェック（Ｓ４７）が行われる。ここで特
定の値がチェックされたとき、レジスタ１１にデファル
ト値“０”が設定（Ｓ４８）され、上記レジスタ以外を
リセット（Ｓ４９）する。
るカウントが開始（Ｓ４６）され、所定の値をカウント
したか否かのチェック（Ｓ４７）が行われる。ここで特
定の値がチェックされたとき、レジスタ１１にデファル
ト値“０”が設定（Ｓ４８）され、上記レジスタ以外を
リセット（Ｓ４９）する。
【００２１】図５に示すフローチャートにおいて、電源
ＯＮ（Ｓ５１）によりリセット信号が生成され、装置リ
セット（Ｓ５２）後、リセットベクタアドレス“０＊０
０００”をリード（Ｓ５３）し、そのアドレスからブー
ト処理を開始する。一方、電源ＯＮと同時にカウンタ１
２のカウントが開始（Ｓ５４）され、特定の値をカウン
トするまでチェック（Ｓ５５）される。ここで特定の値
が検出されたとき、ソフトリセットが実行される。ソフ
トリセットでは、外部ピンをリード（Ｓ５７）し、指定
された外部ピンに対応するアドレスをリード（Ｓ５８）
し、ブート処理を再開する。尚、特定のアドレスが検出
されなかった場合は、カウンタの停止指示があったか否
かがチェック（Ｓ５９）され、停止指示がなかったとき
に上記流れを繰り返す。
ＯＮ（Ｓ５１）によりリセット信号が生成され、装置リ
セット（Ｓ５２）後、リセットベクタアドレス“０＊０
０００”をリード（Ｓ５３）し、そのアドレスからブー
ト処理を開始する。一方、電源ＯＮと同時にカウンタ１
２のカウントが開始（Ｓ５４）され、特定の値をカウン
トするまでチェック（Ｓ５５）される。ここで特定の値
が検出されたとき、ソフトリセットが実行される。ソフ
トリセットでは、外部ピンをリード（Ｓ５７）し、指定
された外部ピンに対応するアドレスをリード（Ｓ５８）
し、ブート処理を再開する。尚、特定のアドレスが検出
されなかった場合は、カウンタの停止指示があったか否
かがチェック（Ｓ５９）され、停止指示がなかったとき
に上記流れを繰り返す。
【００２２】尚、ソフトウェアリセットは、単純に出力
ポートをリセット端子に接続して必要なレベルを出力す
ればよいというものではない。本来の電源ＯＮからの動
作でも正常に初期化されなければならないためである。
本発明実施例ではソフトウェアリセットのトリガとし
て、ＨＡＬＴ信号を使っている。従って、リセットをか
けるにはＨＡＬＴ命令を実行すればよい。ここでは、ハ
ードワイヤド回路によるリセット出力をハードウェアリ
セット、カウンタ１２出力によるリセットをソフトウェ
アリセットと呼ぶ。プロセッサユニット１やプログラム
的にリセットをかけたいデバイスのリセット入力は、こ
の２つのリセット信号をＯＲした入力し、両方でリセッ
トがかかるようにする。
ポートをリセット端子に接続して必要なレベルを出力す
ればよいというものではない。本来の電源ＯＮからの動
作でも正常に初期化されなければならないためである。
本発明実施例ではソフトウェアリセットのトリガとし
て、ＨＡＬＴ信号を使っている。従って、リセットをか
けるにはＨＡＬＴ命令を実行すればよい。ここでは、ハ
ードワイヤド回路によるリセット出力をハードウェアリ
セット、カウンタ１２出力によるリセットをソフトウェ
アリセットと呼ぶ。プロセッサユニット１やプログラム
的にリセットをかけたいデバイスのリセット入力は、こ
の２つのリセット信号をＯＲした入力し、両方でリセッ
トがかかるようにする。
【００２３】図６に示すフローチャートでは、電源が入
ったとき特定のアドレスからブートを開始するととも
に、プロセッサユニット１内にカウンタ１２が割り付け
られ、このカウンタ１２は、電源が投入されると同時に
カウントアップを開始し、指定されたカウント値になっ
たときに情報処理装置に対してリセット信号を供給す
る。またプロセッサユニット１は、カウンタ１２に対し
てカウントアップの停止を指示でき、かつ、電源が入っ
たときにしかクリアされないレジスタ１１を有し、カウ
ンタ１２がリセット指示を発行する前にレジスタ１１に
値を書き込み、このとき、カウンタ１２を停止しなけれ
ば情報処理装置に自動的にリセットがかかる。また、こ
のとき、レジスタ１１の値が初期値でないととき上記の
リセットベクタ以外のアドレスからブートを開始する。
ったとき特定のアドレスからブートを開始するととも
に、プロセッサユニット１内にカウンタ１２が割り付け
られ、このカウンタ１２は、電源が投入されると同時に
カウントアップを開始し、指定されたカウント値になっ
たときに情報処理装置に対してリセット信号を供給す
る。またプロセッサユニット１は、カウンタ１２に対し
てカウントアップの停止を指示でき、かつ、電源が入っ
たときにしかクリアされないレジスタ１１を有し、カウ
ンタ１２がリセット指示を発行する前にレジスタ１１に
値を書き込み、このとき、カウンタ１２を停止しなけれ
ば情報処理装置に自動的にリセットがかかる。また、こ
のとき、レジスタ１１の値が初期値でないととき上記の
リセットベクタ以外のアドレスからブートを開始する。
【００２４】即ち、電源ＯＮ（Ｓ６１）によりリセット
信号が生成（パワーＯＮリセットＳ６２）され、装置リ
セット後、レジスタ１１をリード（Ｓ６３）し、その値
をチェック（Ｓ６４）する。ここでレジスタ値が“０”
のとき、リセットベクタアドレス“０＊００００”を、
“０”でないとき、“０＊ＦＦ００”をリードし、その
値からブート処理を開始する。一方、電源ＯＮと同時に
カウンタ１２によるカウントを開始（Ｓ６５）し、特定
の値をカウントしたか否かをチェック（Ｓ６６）する。
ここで特定の値が検出されたときレジスタ１１に値
“１”をセット（Ｓ６７）し、ソフトウェアリセット
（Ｓ６８）を実行する。ちなみに、レジスタ１１は、パ
ワーＯＮリセット時、“０”にセットされ、ソフトウェ
アリセット時は、前の値を保持、あるいはプリセットす
る。
信号が生成（パワーＯＮリセットＳ６２）され、装置リ
セット後、レジスタ１１をリード（Ｓ６３）し、その値
をチェック（Ｓ６４）する。ここでレジスタ値が“０”
のとき、リセットベクタアドレス“０＊００００”を、
“０”でないとき、“０＊ＦＦ００”をリードし、その
値からブート処理を開始する。一方、電源ＯＮと同時に
カウンタ１２によるカウントを開始（Ｓ６５）し、特定
の値をカウントしたか否かをチェック（Ｓ６６）する。
ここで特定の値が検出されたときレジスタ１１に値
“１”をセット（Ｓ６７）し、ソフトウェアリセット
（Ｓ６８）を実行する。ちなみに、レジスタ１１は、パ
ワーＯＮリセット時、“０”にセットされ、ソフトウェ
アリセット時は、前の値を保持、あるいはプリセットす
る。
【００２５】以上説明のように本発明は、ハードウェア
をリセットし所定のアドレスからブートアクセスを開始
することを指示するために操作される外部ピンを少なく
とも２個有し、その外部ピンを選択操作することによ
り、その外部ピンに相当するリセットベクタアドレスを
リードし、ブートアクセスを行うか、あるいは装置内
に、ブートアクセス開始アドレスが設定される書き替え
可能なレジスタを割付け、電源投入時、そのレジスタを
参照し書き込まれているアドレスからブートアクセスを
開始することにより、マルチブートアクセスを実現する
ものてである。
をリセットし所定のアドレスからブートアクセスを開始
することを指示するために操作される外部ピンを少なく
とも２個有し、その外部ピンを選択操作することによ
り、その外部ピンに相当するリセットベクタアドレスを
リードし、ブートアクセスを行うか、あるいは装置内
に、ブートアクセス開始アドレスが設定される書き替え
可能なレジスタを割付け、電源投入時、そのレジスタを
参照し書き込まれているアドレスからブートアクセスを
開始することにより、マルチブートアクセスを実現する
ものてである。
【００２６】
【発明の効果】以上説明のように本発明は、リセットベ
クタを複数有し、ハードウェア故障があったときに他の
リセットベクタから処理を再開することによりそのハー
ドウェアの使用を回避してプログラム実行を継続するこ
とができるものである。このことにより、ハートドウェ
ア故障があっても自動的に別のリセットベクタ、場合に
よっては別ＲＯＭから起動することにより初期化プログ
ラムの処理を継続することができ、信頼性の高い情報処
理装置を提供できる。
クタを複数有し、ハードウェア故障があったときに他の
リセットベクタから処理を再開することによりそのハー
ドウェアの使用を回避してプログラム実行を継続するこ
とができるものである。このことにより、ハートドウェ
ア故障があっても自動的に別のリセットベクタ、場合に
よっては別ＲＯＭから起動することにより初期化プログ
ラムの処理を継続することができ、信頼性の高い情報処
理装置を提供できる。
【図１】本発明の実施例を示すブロック図。
【図２】本発明実施例の動作を示すフローチャート。
【図３】本発明実施例の動作を示すフローチャート。
【図４】本発明実施例の動作を示すフローチャート。
【図５】本発明実施例の動作を示すフローチャート。
【図６】本発明実施例の動作を示すフローチャート。
【図７】従来例の動作を示すフローチャート。
１…プロセッサユニット、２…ＲＯＭ、３…ＲＡＭ、４
…メモリ制御回路、５…データバス、６…アドレスバ
ス、１１…レジスタ、１２…カウンタ、１３…フラッシ
ュメモリ。
…メモリ制御回路、５…データバス、６…アドレスバ
ス、１１…レジスタ、１２…カウンタ、１３…フラッシ
ュメモリ。
Claims (8)
- 【請求項１】 ハードウェアをリセットし所定のアドレ
スからブートアクセスを開始することを指示するために
操作される外部ピンを少なくとも２個有し、その外部ピ
ンを選択操作することにより、その外部ピンに相当する
リセットベクタアドレスをリードし、そのアドレスから
ブートアクセスを開始することを特徴とするリセットベ
クタ切替え方法。 - 【請求項２】 装置内に、ブートアクセス開始アドレス
が設定される書き替え可能なレジスタを割付け、電源投
入時、そのレジスタを参照し書き込まれているアドレス
からブートアクセスを開始することを特徴とするリセッ
トベクタ切替え方法。 - 【請求項３】 レジスタは不揮発性メモリに割り付けら
れ、一旦書き込まれた内容が書き換えられるまでその内
容がデフォルト設定されることを特徴とする請求項２記
載のリセットベクタアドレス切替え方法。 - 【請求項４】 ブートプログラムが格納されるメモリ
と、装置の初期化時、装置を構成するハードウェアをリ
セットし、上記メモリの所定のアドレスからブートアク
セスを開始することを指示するために操作される少なく
とも２個の外部ピンを持つプロセッサユニットと、その
外部ピンが選択操作されることにより、その外部ピンに
相当するリセットベクタアドレスをリードし、そのアド
レスからブートアクセスを開始するメモリアクセス制御
回路とを具備することを特徴とする情報処理装置。 - 【請求項５】 ブートプログラムが格納されるメモリ
と、ブートアクセス開始アドレスが設定される書き替え
可能なレジスタを内蔵するプロセッサユニットと、電源
投入時、そのレジスタを参照し書き込まれているアドレ
スからブートアクセスを開始するメモリアクセス制御回
路とを具備することを特徴とする情報処理装置。 - 【請求項６】 電源投入時、特定のリセットベクタから
ブートアクセスを行うとともに、電源投入と同時にカウ
ントを開始し、装置によってカウント停止を指示できる
カウンタを有し、そのカウンタが指定された値に到達し
たときに装置をリセットし、カウンタが停止しなかった
ときに装置を強制リセットし、外部ピンが示すアドレス
からブートアクセスを開始することを特徴とする請求項
目４記載の情報処理装置。 - 【請求項７】 電源投入時、特定のリセットベクタから
ブートアクセスを行うとともに、リセットベクタを選択
するレジスタと、電源投入と同時にカウントを開始し、
装置によってカウント停止を指示できるカウンタを有
し、そのカウンタが指定された値に到達したとき装置を
リセットし、カウンタが停止しなかったときに装置を強
制リセットし、レジスタが示すアドレスからブートアク
セスを開始することを特徴とする請求項目５記載の情報
処理装置。 - 【請求項８】 電源投入時、特定のリセットベクタから
ブートアクセスを行うとともに、電源投入と同時にクリ
アされ、カウンタが指定された値に到達したことにより
発せられるリセットの前に適当な値が書き込まれるレジ
スタを有し、このレジスタが初期値でないときにリセッ
トベクタ以外のアドレスからブートアクセスを開始する
ことを特徴とする請求項７記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9186276A JPH1131068A (ja) | 1997-07-11 | 1997-07-11 | リセットベクタ切替え方法ならびに同方法を用いた情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9186276A JPH1131068A (ja) | 1997-07-11 | 1997-07-11 | リセットベクタ切替え方法ならびに同方法を用いた情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1131068A true JPH1131068A (ja) | 1999-02-02 |
Family
ID=16185471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9186276A Pending JPH1131068A (ja) | 1997-07-11 | 1997-07-11 | リセットベクタ切替え方法ならびに同方法を用いた情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1131068A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7191323B2 (en) | 2001-11-28 | 2007-03-13 | Renesas Technology Corp. | Information processing unit selecting one of reset vector addresses |
| US7734903B2 (en) | 2005-12-08 | 2010-06-08 | Electronics And Telecommunications Research Institute | Multi-processor system and method for controlling reset and processor ID thereof |
| US9459870B2 (en) | 2012-03-30 | 2016-10-04 | Fujitsu Limited | Data processor |
| US9958069B2 (en) | 2012-09-19 | 2018-05-01 | Buemach Engineering International B.V. | Piston unit of a working cylinder |
| CN114416637A (zh) * | 2021-12-30 | 2022-04-29 | 山东云海国创云计算装备产业创新中心有限公司 | 一种soc芯片复位处理方法、装置、soc芯片及介质 |
-
1997
- 1997-07-11 JP JP9186276A patent/JPH1131068A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7191323B2 (en) | 2001-11-28 | 2007-03-13 | Renesas Technology Corp. | Information processing unit selecting one of reset vector addresses |
| US7734903B2 (en) | 2005-12-08 | 2010-06-08 | Electronics And Telecommunications Research Institute | Multi-processor system and method for controlling reset and processor ID thereof |
| US9459870B2 (en) | 2012-03-30 | 2016-10-04 | Fujitsu Limited | Data processor |
| US9958069B2 (en) | 2012-09-19 | 2018-05-01 | Buemach Engineering International B.V. | Piston unit of a working cylinder |
| CN114416637A (zh) * | 2021-12-30 | 2022-04-29 | 山东云海国创云计算装备产业创新中心有限公司 | 一种soc芯片复位处理方法、装置、soc芯片及介质 |
| CN114416637B (zh) * | 2021-12-30 | 2025-07-15 | 山东云海国创云计算装备产业创新中心有限公司 | 一种soc芯片复位处理方法、装置、soc芯片及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6446203B1 (en) | Method and system for selecting from multiple boot code images to be loaded in a data processing system | |
| US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
| US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
| KR100198382B1 (ko) | 멀티-부팅 기능을 갖는 컴퓨터 장치 | |
| JP2682700B2 (ja) | Ｉｃカード | |
| JPH0612527B2 (ja) | 割込み処理装置 | |
| US20090089572A1 (en) | Booting system, image forming apparatus having the system and control method thereof | |
| JP2004334486A (ja) | ブートコードを用いた起動システム、及び起動方法 | |
| JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
| CN114721493B (zh) | 芯片启动方法、计算机设备及可读存储介质 | |
| US20060047938A1 (en) | Method and apparatus to initialize CPU | |
| JPH1131068A (ja) | リセットベクタ切替え方法ならびに同方法を用いた情報処理装置 | |
| US6795915B2 (en) | Computer system and method for setting up information on an operating system thereof | |
| US6981109B2 (en) | Digital signal processor system having programmable random access memory that executes processing during downloading of a program | |
| CN112445540B (zh) | 程序运行方法、系统、终端及存储介质 | |
| US20060069904A1 (en) | Information processing apparatus and startup control method | |
| US6535974B1 (en) | Device and method for noninvasive, user replacement of an inoperable boot program | |
| JP3214469B2 (ja) | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 | |
| JP2001109629A (ja) | Ｃｐｕのブート制御装置及びブート制御方法 | |
| CN119473432A (zh) | 系统启动方法、装置、计算机设备和存储介质 | |
| US6604195B1 (en) | Method and apparatus to use non-volatile read/write memory for bootstrap code and processes | |
| US7191323B2 (en) | Information processing unit selecting one of reset vector addresses | |
| CN110941452B (zh) | 一种配置方法、bios芯片和电子设备 | |
| US6728876B1 (en) | Method and apparatus to use non-volatile read/write memory for bootstrap code and processes by relocating write instructions | |
| EP1351144A1 (en) | Data processing system and method having an improved device initialisation process |