JPH1131208A - 半導体チップおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体チップに盛り込まれた技術に対する不
正な解読を防止する。 【解決手段】 半導体基板（シリコン基板１）の主表面
側に不揮発性メモリの形成された半導体チップにおい
て、半導体基板（シリコン基板１）の裏面には、少なく
とも１個の凹部５が形成され、凹部５は、不揮発性メモ
リに対応する領域２に配置されたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえばＩＣカー
ドに使用される半導体チップおよびその製造方法に関す
るものである。

【０００２】

【従来の技術】半導体チップには、回路パタンや製造技
術に関する独創性を持ったアイデアや不揮発性メモリ
（ＥＥＰＲＯＭ等）に記憶されるプログラム情報等の知
的財産情報が高度に集約されている。したがって、情報
管理の観点から、不正な手段によってそれらの情報が漏
洩することを防ぐため、適切な防止策がとられる必要が
ある。ところが、このような回路パタンや製造技術に関
する情報や記憶された情報の大半は、回路パタンが露出
していれば、それを基板の主表面側から顕微鏡などの光
学的な観測手段により解読することが可能である。

【０００３】現在、広範に流用されているプラスチック
モールドの半導体チップにおいては、そのままでは不透
明なモールド樹脂によって封止され不可視化されてい
る。また、封止剤の他に回路表面側はソフトエラー保護
膜が形成されていたり、あるいはフリップチップ実装で
は対向して実装基板があるため、表面を露出させること
はそれほど容易ではない。しかし、モールド樹脂を適当
な方法によって除去した後に、リードフレームに接着さ
れている半導体チップを機械的に引き剥して回路パタン
が露出させられるおそれがある。

【０００４】そこで、このような従来の問題点に鑑み、
半導体基板の厚さを通常のものよりも薄くすることによ
って半導体チップを破砕され易くし、回路パタン等の不
正な解読を防止することが考えられる。

【０００５】

【発明が解決しようとする課題】しかしながら、半導体
基板全面を薄膜化させるとウエハのダイシングまたはボ
ンディング時における強度も不足してしまうという問題
点がある。また、半導体基板の全面を薄くした場合、半
導体基板の強度が一様に低下してしまい、どの部分が破
砕されるかわからず、本来破壊させなければならないは
ずの不揮発性メモリ等がそのまま残ってしまうという問
題点もある。それ故、本発明の主目的は、半導体チップ
に盛り込まれた技術に対する不正な解読を防止すること
ができる半導体チップおよびその製造方法を提供するこ
とにある。

【０００６】

【課題を解決するための手段】このような課題を解決す
るため、本発明では、リードフレーム等に接着された半
導体チップを不正に取り外そうとすると、半導体チップ
が破壊され、半導体チップの本来備えた機能が破砕され
るようにしたものである。

【０００７】このような目的を達成するために、本発明
に係る半導体チップは、半導体基板の主表面側に不揮発
性メモリの形成された半導体チップにおいて、前記半導
体基板の裏面には、少なくとも１個の凹部が形成され、
前記凹部は、前記不揮発性メモリに対応する領域に配置
されたものである。また、本発明に係る半導体チップの
製造方法は、半導体基板の主表面側に不揮発性のメモリ
の形成された半導体チップの製造方法において、前記不
揮発性メモリに対応する前記半導体基板の裏面に、少な
くとも１個の開口部を有するエッチングマスクを形成
し、前記エッチングマスクの開口部から露出した前記半
導体基板の裏面を選択的にエッチングし、これにより、
前記半導体基板の裏面に凹部を形成するものである。

【０００８】

【発明の実施の形態】次に、本発明の一つの実施の形態
について図を用いて説明する。図１（ａ）〜（ｃ）は、
本発明の実施の形態を示している。 図１（ａ）におい
て、シリコン基板１は、厚さが３７０μｍであり、主表
面側に図示しない半導体素子が形成されて半導体チップ
を構成している。例えば、この半導体素子としてＥＥＰ
ＲＯＭ等の不揮発性メモリ等が形成されている。

【０００９】図１（ｂ）は、図１（ａ）の破線部で囲ま
れた領域（不揮発性メモリの形成された領域２）を拡大
したものである。シリコン基板１の裏面には所定の開口
部４を有するエッチングマスク３が形成されている。例
えば、エッチングマスク３はシリコン基板１の裏面に形
成された二酸化珪素被膜であり、ＫｒＦエキシマレーザ
等を用いたレーザ研削機によって４００μｍ角の開口部
４が５００μｍピッチで形成されている。その後、この
シリコン基板１の裏面を例えば３０％のＫＯＨ水溶液に
７０℃に保ちながら浸せきし、４時間に亘って湿式エッ
チングを行うことにより、シリコン基板１の裏面には深
さが２２０μｍの四角錐台形状の凹部５が図１（ｃ）に
示されるように形成される。

【００１０】このようにシリコン基板１の裏面に凹部５
を形成した結果、シリコン基板１の強度は凹部を形成す
る前のものと比べて脆弱化したものとなる。したがっ
て、外部から不当な応力が付加されると半導体基板は破
砕され、半導体チップに存する情報の漏洩を阻止するこ
とができる。

【００１１】なお、このような凹部は半導体チップの素
子形成領域の裏面に１個だけ形成しても良い。すなわ
ち、図２（ａ）に示すように素子形成領域に対応する半
導体チップの裏面に開口部４を設けたエッチングマスク
３を配置し、このエッチングマスク３を基準にして開口
部４に露出した半導体基板１の裏面をエッチングし、こ
れによって図２（ｂ）に示されるような凹部５を形成し
ても良い。

【００１２】この場合、半導体チップの縁はエッチング
させずに残しておくことが好ましい。すなわち、半導体
チップのスクライブラインに沿った領域の膜厚をウエハ
の膜厚に等しくすることにより、ウエハから半導体チッ
プをダイシングする際やボンディングの際の強度を保つ
ことができる。例えば、膜厚が２００〜４００μｍの基
板であれば縁から１００μｍ程度の領域をウエハに等し
い膜厚に保持するとよい。または、縁からアスペクト比
が「１」までの領域をウエハに等しい膜厚に保持すれば
ダイシング時の強度は、より確実に保持される（例え
ば、２００μｍの膜厚の基板については半導体チップの
縁から２００μｍまでの領域）。

【００１３】また、素子形成領域の全面に亘って複数個
の凹部を形成してもよいし、特定の領域にのみ限定して
形成してもよい。例えば重要な情報が記憶される不揮発
性メモリや構造に貴重な工業所有権を有する回路などの
特定の領域に限定して凹部を形成することにより重要度
に応じて優先的に破壊される領域を設定することができ
る。詳細については実施例において説明する。

【００１４】ところで、シリコン基板は比較的よく近赤
外〜赤外領域の光を透過する性質があり、そのような波
長のレーザを走査することにより基板の裏面からでも表
面側の回路パタン像を観測できるようになりつつある。
このような裏面からの観測は従来にない新しい計測技術
であるため、従来の半導体チップはより無防備な状態に
あるのが現状である。特に、フリップチップで表面実装
される半導体チップにおいては、裏面が極めて容易に露
出できる形態であるため、シリコン基板の裏面側からの
観測に対する簡便でかつ効果的な不正防止策が強く要望
されている。加えて半導体チップの不揮発性メモリ領域
においては、記憶される情報が付加価値の高いプログラ
ムの場合が多く、そのような領域への不正防止対策は特
に重要かつ危急的要求といえる状況にある。

【００１５】そこで、凹部５の断面形状をＶ字型あるい
は台形状等とし、凹部内の面を斜面で構成することがよ
り望ましいといえる。すなわち、基板裏面から垂直に入
射される観測光はその凹部斜面によって屈折もしくは反
射されて直進しないため、レーザ走査顕微鏡等の光学的
な手法によって裏面から回路パタン像を観察しようとし
ても鉛直線上にある回路を観測することができなくな
る。

【００１６】さらに、断面が台形状のときの凹部５の底
は、平坦であっても差し支えないが、平坦であるとその
部分における表面側の回路は観測可能となるおそれがあ
るため、粗面であることがより好ましい。その場合、粗
面の凹凸が観測波長以下では実効上平滑であるのと同等
であるため、粗面の程度は観測波長以上が望ましい。裏
面からの観測の場合、シリコンを透過する観測光として
は、６００ｎｍ〜５μｍの波長を考慮すればよく、好ま
しくは７００ｎｍ〜２μｍの波長にするとよい。粗面凹
凸の大きさを上記波長よりも大きくすることにより、入
射光は複雑に屈折するため回路パタン等の観測は不可能
になる。

【００１７】また、凹部５内の斜面においても、その表
面は必ずしも滑らかである必要はない。さらに、凹部５
は台形等の複数の面の集合によって形成されていても差
し支えない。ただし、裏面に水平な面と垂直な面とから
なる階段状のものは、階段の大きさが観測光の波長より
も短い場合には滑らかな斜面と同等の機能を発揮するた
め差し支えないが、段差が観測光の波長と同程度以上の
大きさを有する場合にはその程度に応じて機能が劣るも
のとなる

【００１８】次に、凹部５の深さについて説明する。凹
部５の好ましい深さは目的とする効果によって異なるも
のである。すなわち、（１）光学的な観測を困難とさせ
る目的のためには凹部５はせいぜい５μｍ程度の深さで
効果を発揮するので５μｍ以上であればよく、（２）半
導体基板を脆弱化させるためには半導体基板の厚さの半
分以上の深さにすることが望ましい。例えば、３００μ
ｍ程度の厚さの基板に対しては１５０μｍ以上の深さの
凹部を形成すればよく、その場合には基板の脆弱化と同
時に光学的な効果も満足させることができる。

【００１９】しかし、凹部と半導体基板の主表面との最
も接近した間隔（すなわち、基板厚さの最小値）が、ま
だ十分に厚い場合には、基板を機械的に研磨することに
よって裏面が平坦化されるおそれがある。そこで、この
ような不正行為を阻止するためには、最接近間隔を１０
０μｍ未満とすることが好ましい。したがって、凹部と
半導体基板の主表面との最接近間隔が基板厚さの半分未
満または１００μｍ未満の何れか小さい値であれば、き
わめて効果的であるといえる。もちろん、この凹部と半
導体基板の主表面との最接近間隔は、半導体素子の機能
を損なわない程度以上の厚さにする必要があり、例えば
１０μｍ程度まで薄膜化することができる。

【００２０】次に、凹部５の形成技術について説明す
る。本発明に係る凹部の形成技術としては、いくつかの
種類が考えられる。例えば、機械的な研削、乾式エッチ
ング、湿式エッチング等が有用であるが、本発明おいて
は以下の理由から湿式エッチングが最適であると考え
る。ただし、湿式エッチング以外のものが不適当という
のではなく、条件によってはこれらを採用しても良い。 （１）機械的な研削 直線的なＶ字型の溝を形成するのであれば機械的研削に
よって加工するのが簡便である。しかし、機械的研削は
四角錐のような孤立した凹形状を形成することは技術的
に困難である。また、特定の箇所を１００μｍ未満に薄
膜化することも基板に過度の応力を与えて素子の機能を
損傷させる危惧がある。

【００２１】（２）乾式エッチング プラズマを用いた乾式エッチングは、条件によって断面
形状を矩形に形成したり、凹部内に斜面を形成したりす
ることも可能である。しかし、このようなプラズマを用
いた乾式エッチングにおいても、チャージアップによる
素子損傷の懸念があり、また数１００ｎｍの深さのエッ
チングに使用できるエッチングマスクを形成することは
技術的に困難である。

【００２２】（３）湿式エッチング 湿式のエッチングは、穏和な温度で処理できるとともに
エッチングマスクも薄膜で十分であり、また経費的にも
安い長所がある。加えて塩基性水溶液によるシリコン基
板のエッチングにおいては、基板の結晶面方位毎のエッ
チング速度が互いに１桁以上異なるので異方的なエッチ
ングを実施することができる。例えば面方位が（１０
０）の基板を用いれば、エッチング速度の遅い（１１
１）面が取り残されて約５５度の角度の斜面を容易に形
成することができるという長所がある。ただし、開口部
の形状や方位によっては、（１１１）よりも高次の面が
露出して、エッチングが見かけ上止まることがある。エ
ッチングマスクに円形状の開口部を設けた場合において
は、通常、形成される凹部の基板面に平行な断面は円に
外接した矩形状になる。

【００２３】さらに、この湿式エッチング法が効果的で
あることは、Ｖ字型の凹部を形成する際に、裏面上に一
旦開口寸法を決めてやれば深さがほとんど一義的に決ま
ることからも明らかである。

【００２４】したがって、本発明においては、特に面方
位が（１００）のシリコン基板と塩基性水溶液とを用い
た湿式エッチングにより、裏面に凹部を形成する方法が
有用と考える。特に、広範に使用されるＣＭＯＳ半導体
素子は、通常、面方位が（１００）のシリコン基板に形
成されるため、本発明はきわめて効果的に適用される。

【００２５】ここで、塩基性水溶液としては、濃度が１
０〜４０％のＮａＯＨやＫＯＨの水溶液、または有機ア
ルカリの水溶液等が有用であることが一般的によく知ら
れている。そこで、本発明においてはこのような溶液を
用いてエッチングを行うことにする。また、面方位が
（１１０）の基板を用いても塩基性水溶液で異方的なエ
ッチングを行うことができる。特に、方位＜１，−１，
−２＞にアラインしたライン状のパタンでは、垂直な側
壁を有し断面形状が矩形である溝を形成することができ
る。従って、光学的な観測の阻止に対する効果は得にく
くなるが、基板を部分的に薄膜化することによって半導
体チップの脆弱化を図ることができる。

【００２６】なお、凹部を形成するため、例えばフッ
酸、硝酸、氷酢酸の混合液等の一般的に良く知られてい
る酸性溶液を用いて基板をエッチングしても差し支えな
い。このような混合液の場合には面方位にほとんど依存
しない等方的なエッチングになるが、エッチング速度が
速いのでスループットが高くなるという特徴がある。

【００２７】また、エッチングマスク材は、エッチング
溶液に十分な耐性があり、適当な方法によってパタン形
成ができれば、どのようなものであっても差し支えな
い。例えば、有機高分子をエッチングマスク材として用
いるとプロセスが簡便になって好ましい。

【００２８】しかし、有機高分子によるエッチングマス
ク材は、エッチング溶液が有機高分子との界面の基板を
浸食しやすいため、凹部の縁の部分が後退しやすい短所
がある。それに対して、チッ化珪素や二酸化珪素の被膜
をエッチングマスクとして使用すると、工程は増えるも
ののそれらのマスクに開口されたパタンからほとんど後
退することなしに基板のエッチングを行うことができ、
形状を高精度で制御できるという効果を有する。

【００２９】また、マスク開口部は、エッチングマスク
材を被膜形成した後、通常のフォトリソグラフィプロセ
スによってパタン化してもよいし、電子線やイオンビー
ムのリソグラフィ、あるいはレーザアブレーションでパ
タン形成を行ってもよい。さらには、パタンを印刷する
ことや他の方法を用いても差し支えない。

【００３０】また、本発明に係る凹部を形成する工程
は、ウエハから半導体チップをダイシングする前に行う
場合について記載したが、半導体チップを基板からダイ
シングした後であっても差し支えない。フリップチップ
実装においては実装後であっても差し支えない。

【００３１】また、本発明の半導体チップは、力学的な
補強や耐湿性付与、あるいは印刷等のために凹部を含ん
だ裏面の一部もしくは全体に亘って樹脂や無機膜、金属
膜などの被膜を形成することはまったく差し支えない。
特に、レーザ計測によく用いられる６００ｎｍ〜５μｍ
の波長の電磁波において、その被膜が基板材料とは異な
る屈折率を有する場合には、外部環境に関わらず被膜と
基板界面における屈折が不可避的に生じてレーザ計測を
阻害するため、むしろ好ましいといえる。

【００３２】その際に、被膜の表面形状が凹部の形状と
平行であるよりも、異なる形状を有すると観測光を入射
した際に外気と被膜との屈折、被膜と基板凹部との屈折
がより複雑となるため、像観察がより困難となってさら
に好ましい。

【００３３】なお、上記の被膜の代わりに６００ｎｍ〜
５μｍの波長域の電磁波において不透明である材料によ
って被覆することも有用である。例えば、タングステ
ン、モリブデン、金、チタン、タンタル、アルミニウ
ム、銅等の金属を０．１〜０．５μｍ程度堆積するだけ
で、裏面からの観測光は反射してしまうため観測をより
困難にさせることができる。

【００３４】次に、本発明の実施例について説明する。
ただし、本発明はこれらの実施例のみに限定されるもの
ではなく、例えば本発明をガリウムヒ素等の化合物半導
体から成るチップ等に適用することもできる。

【００３５】

【実施例】

［実施例１］面方位が（１００）で基板厚さが３７０μ
ｍであり、表面に複数の集積回路が形成されているシリ
コン基板において、鏡面研磨された裏面にＣＶＤ法によ
って０．７μｍ厚の二酸化珪素膜を形成した。基板表面
側を保護するため、基板の表面には市販のサイクロテン
樹脂（ダウケミカル日本株式会社製）を４μｍの厚さに
スピンコートした後、２２０℃でベークした。

【００３６】その後、基板に形成された２ｍｍ角の不揮
発性メモリ領域の直下の裏面の二酸化珪素膜被膜にパタ
ンを形成するため、ＫｒＦエキシマレーザを用いたレー
ザ研削機を用いて５×５のアレイ状のパタンを形成する
（図１（ｂ）参照）。すなわち、ファセットに垂直な線
（方位で言えば＜０，１，０＞）と平行な線（同＜０，
０，１＞）で構成された４００μｍ角の開口部を、５０
０μｍピッチで二酸化珪素膜被膜に形成する。その後、
この基板を３０％のＫＯＨ水溶液に７０℃で浸せきし、
４時間に亘ってエッチングを行うことによりアレー状の
四角錐台の凹部５がシリコン基板に形成された（図１
（ｃ）参照）。なお、凹部５が形成された後、シリコン
基板上の各半導体チップはダイシングされる。

【００３７】ここで、凹部５の深さは２２０μｍであ
り、斜面と底面の表面はほぼ平滑な面であった。波長が
約１．２μｍの赤外線レーザ走査顕微鏡を用い、裏面か
ら垂直にレーザを入射して回路パタンの像観察を行った
が、凹部５の斜面の部分では正しい像を得ることができ
なかった。

【００３８】なお、図１（ｃ）ではファセットに対して
平行または垂直な凹部５が形成されているが、これは開
孔部４の影響によって高次の面でエッチングがストップ
した状態を示している。ちなみに、（１１１）面で形成
されたのであれば、凹部５はファセットに対して平行ま
たは垂直にはならず、４５°回転することになる。

【００３９】ここで、（１００）のシリコン基板に対し
て、アルカリによる異方性エッチングを行った場合、凹
部の開孔（長さをｘとする）と最深部（深さをｙとす
る）との関係は図３（ａ），（ｂ）から明らかなよう
に、 ｙ＝（１／２）・ｘ・ｔａｎθ ・・・・（１） となる。したがって、上述のように４００μｍの開孔部
を設けた場合、（１）式に対してｘ＝４００を代入し、
さらに（１００）面と（１１１）面との角度が約５４．
７３°であることからθ＝５４．７３を代入すると、ｙ
の値は約２８３（μｍ）となる。また、本実施例でのθ
の実測結果は５５〜５７°となったが、このθの値から
もわかるように、高次の面でエッチングがストップして
も、（１１１）面でストップした場合とほぼ同様の凹部
が形成されることになる。

【００４０】［実施例２］実施例１において、二酸化珪
素の代わりに０．３μｍ厚のチッ化珪素膜が形成された
基板を用いた。そして、不揮発性メモリ領域の裏面のチ
ッ化珪素被膜にパタンを形成するため、ポジ型フォトレ
ジストを塗布し、通常のフォトリソグラフィプロセスを
用いて４００μｍ角の開口部を５００μｍピッチで５×
５の格子状にレジスト上に形成した。

【００４１】このパタン化されたレジストをマスクと
し、四フッ化炭素ガスを用いたリアクティブイオンエッ
チング（ＲｌＥ）でチッ化珪素膜を開口した。実施例１
と同様のＫＯＨ水溶液でエッチングを６時間行うことに
より、深さが２８０μｍの４角錐のアレー状の凹部が基
板に形成された。光学的な特性は実施例１と同様であっ
た。

【００４２】［実施例３］面方位が（１１０）で基板厚
さが４００μｍであり、表面に集積回路が形成されてい
るシリコン基板において、鏡面研磨された裏面にＣＶＤ
法によって０．３μｍ厚のチッ化珪素膜を形成した。実
施例１と同様の方法によって表面回路側を保護した後、
実施例２と同様にフォトリソグラフィおよびＲＩＥによ
って線幅４００μｍで長さが４ｍｍのパタンを、方位＜
１，−１，−２＞にアラインして並列に５００μｍピッ
チで７本形成した（図４）。

【００４３】その後、基板をＮａＯＨ水溶液でエッチン
グした結果、中央部の深さが３２０μｍである矩形の断
面形状を有する溝が形成された。ただし、角の部分では
複雑な形状となった。この基板から半導体チップをダイ
シングして切り出し、ガラスエポキシ基板に回路面を対
向させてエポキシ樹脂で接着したのち、機械的に半導体
チップを引き剥そうとすると溝部分が破砕した。

【００４４】［実施例４］実施例１において、凹部のパ
タンを不揮発性メモリの領域と同じ大きさである２ｍｍ
角の正方形を１個とした（図５）。４０％のＫＯＨ水溶
液を用いて９５℃の温度でエッチングを行うことによ
り、約９０分間で深さ２８０μｍの４角錐台型の凹部が
形成された。この４角錐台の底部の表面は平滑であった
が、ゆるやかで不規則な起伏が生じ、その部分を透過し
てレーザ顕微鏡像は観測できたもののグローバルな像は
歪んだものとなった。この薄膜化した部分も機械的に脆
弱化しており、実施例３と同様な方法によって半導体チ
ップをガラスエポキシ基板に接着してから剥離しようと
すると破砕した。

【００４５】［実施例５］実施例１において、二酸化珪
素被膜の開口部の形状を不揮発性メモリ領域を含んだ３
ｍｍ角の領域の裏面に複数の長方形を組み合わせて形成
した（図６）。実施例４と同様にエッチングし、Ｖ溝の
凹部を形成した。このパタンによって縁の斜面における
裏面からの顕微鏡観察は困難となり、またシリコン基板
は機械的に脆弱なものとなった。さらに、裏面全面に厚
さ０．３μｍのタングステン被膜をスパッタによって形
成したことにより、裏面からの走査顕微鏡による表面回
路パタンの観察はより困難となった。

【００４６】［実施例６］実施例２において、凹部アレ
ーを不揮発性メモリ領域に限定せずに半導体チップの裏
面全面に亘って同ピッチで形成した（図７）。その結
果、基板の機械的強度は一様に低下した。さらに、裏面
からレーザ走査顕微鏡を用いて観測しても、半導体チッ
プ全面に亘って回路を観測することはできなかった。

【００４７】［実施例７］実施例２において、エッチン
グマスクの開口部を、３００μｍ角パタンの５００μｍ
ピッチ格子アレーとした（図８）。硝酸（濃度６０％）
とフッ酸（同４８％）と氷酢酸の３：１：１の混合溶液
を用い、深さが３００μｍになるまで湿式エッチングを
行った。その結果、エッチング面が湾曲した凹部が形成
され（図９）、波長が約１．５μｍの赤外線レーザ走査
顕微鏡を用いて裏面から垂直にレーザを入射して回路パ
タンの像観察を行ったが、凹部では正しい像を得ること
ができなかった。

【００４８】

【発明の効果】以上説明したように本発明は、半導体チ
ップの縁を除く領域に対応する半導体基板の裏面に少な
くとも１個の凹部を形成するため、ダイシングまたはボ
ンディング時に十分な強度を得ることができ、かつ、不
正に取り外そうとして応力を加えると容易に破砕させる
ことができる。また、凹部の形状によってはレーザ計測
等を用いた光学的手法による観測を阻止することもで
き、半導体チップの知的財産情報の漏洩を簡便にかつ効
果的に防止することができる。

【図面の簡単な説明】

【図１】 本発明の一つの実施の形態を示す斜視図であ
る。

【図２】 本発明のその他の実施の形態を示す斜視図で
ある。

【図３】 シリコン基板の（１００）面に、アルカリエ
ッチで形成された凹部５を示す斜視図およびそのＡＡ’
線断面図である。

【図４】 本発明のその他の実施例（実施例３）を示す
平面図である。

【図５】 本発明のその他の実施例（実施例４）を示す
平面図である。

【図６】 本発明のその他の実施例（実施例５）を示す
平面図である。

【図７】 本発明のその他の実施例（実施例６）を示す
平面図である。

【図８】 本発明のその他の実施例（実施例７）を示す
平面図である。

【図９】 図８の凹部５を示す断面図である。

【符号の説明】

１…シリコン基板、２…不揮発性メモリの形成された領
域、３…エッチングマスク、４…開口部、５…凹部。

Claims (15)

【特許請求の範囲】
1. 【請求項１】 半導体基板の主表面側に不揮発性メモリ
   の形成された半導体チップにおいて、 前記半導体基板の裏面には、少なくとも１個の凹部が形
   成され、 前記凹部は、前記不揮発性メモリに対応する領域に配置
   されていることを特徴とする半導体チップ。
2. 【請求項２】 請求項１において、 前記凹部は、複数の面を有し、少なくとも１面は、前記
   半導体基板に直交する方向に対して傾いていることを特
   徴とする半導体チップ。
3. 【請求項３】 請求項２において、 前記凹部は、Ｖ字型の縦断面形状を有することを特徴と
   する半導体チップ。
4. 【請求項４】 請求項２において、 前記凹部は、台形の縦断面形状を有することを特徴とす
   る半導体チップ。
5. 【請求項５】 請求項１において、 前記凹部の底部と前記半導体チップの表面との最も接近
   した間隔は、前記半導体基板の厚さの半分または１００
   μｍの何れか小さい方の値未満であることを特徴とする
   半導体チップ。
6. 【請求項６】 請求項１において、 前記凹部内の表面は、波長域が６００ｎｍ〜５μｍの電
   磁波に対する屈折率が前記半導体基板の材料に対するも
   のとは異なる材料、またはこの波長域の電磁波が不透過
   である材料によって被覆されていることを特徴とする半
   導体チップ。
7. 【請求項７】 請求項１において、 前記半導体基板は、面方位が（１００）のシリコン基板
   であることを特徴とする半導体チップ。
8. 【請求項８】 請求項１において、 前記半導体基板は、面方位が（１１０）のシリコン基板
   であることを特徴とする半導体チップ。
9. 【請求項９】 請求項１において、 前記半導体チップは、ＩＣカードに組み込まれるもので
   あることを特徴とする半導体チップ。
10. 【請求項１０】 半導体基板の主表面側に不揮発性のメ
    モリの形成された半導体チップの製造方法において、 前記不揮発性メモリに対応する前記半導体基板の裏面
    に、少なくとも１個の開口部を有するエッチングマスク
    を形成し、 前記エッチングマスクの開口部から露出した前記半導体
    基板の裏面を選択的にエッチングし、これにより、前記
    半導体基板の裏面に凹部を形成することを特徴とする半
    導体チップの製造方法。
11. 【請求項１１】 請求項１０において、 前記半導体基板は、面方位が（１００）のシリコン基板
    であり、 前記エッチングは、異方性エッチング処理であることを
    特徴とする半導体チップの製造方法。
12. 【請求項１２】 請求項１１において、 前記異方性エッチング処理は、前記開口部から露出した
    前記シリコン基板の裏面を、塩基性の水溶液を用いて選
    択的にエッチングすることを特徴とする半導体チップの
    製造方法。
13. 【請求項１３】 請求項１０において、 前記半導体基板は、面方位が（１１０）のシリコン基板
    であり、 前記エッチングは、異方性エッチング処理であることを
    特徴とする半導体チップの製造方法。
14. 【請求項１４】 請求項１３において、 前記異方性エッチング処理は、前記開口部から露出した
    前記シリコン基板の裏面を、塩基性の水溶液を用いて選
    択的にエッチングすることを特徴とする半導体チップの
    製造方法。
15. 【請求項１５】 請求項１０において、 前記半導体チップは、ＩＣカードに組み込まれるもので
    あることを特徴とする半導体チップの製造方法。