JPH11312102A - 情報処理装置のリセットシステム - Google Patents

Abstract

(57)【要約】 【課題】障害情報採取のために一旦停止したバスを再起
動する際、記憶制御装置全体をリセットすることなくバ
スの再起動を可能とし、障害情報の採取処理を高速に行
なう情報処理装置のリセットシステムを提供する。 【解決手段】システム全体をリセットする際に使用する
システムリセット信号線１２の他に、バス制御部２１，
３１，４１のうちバスアクセス動作を再開するために必
要な最低限のレジスタのみを選択してリセットする部分
リセット信号線１１を設けることによって、システム運
用中に動的に変化することのない演算装置２０や入出力
装置３０や主記憶装置４０の初期設定済みのレジスタを
再設定することなくシステムバス５０の再起動を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置のリ
セットシステムに関し、特に障害情報の採取時における
記憶制御装置（またはこれと同等の機能を有するバス制
御装置）の情報処理装置のリセットシステムに関する。

【０００２】

【従来の技術】近年のＬＳＩ高集積化によって１つのＬ
ＳＩ内に取り込めるゲート量は加速度的に増大しし、こ
れに伴いＬＳＩ故障時の障害解析データの量や内蔵トレ
ーサの容量も増大しつつある。従来ＬＳＩの故障解析・
トレースデータの採取等にはスキャンパスを使用してい
たが、膨大なトレースデータをクロックシフトによって
採取するスキャンパス方式では効率が悪いため、演算装
置や入出力装置のように主記憶を直接参照できる装置で
は、既存の主記憶アクセスパスを利用して主記憶上に一
旦障害情報やトレースデータを展開し、後からメモリダ
ンプによってこれらの情報を採取する手法が提案されて
いる。図４には、従来のこの種の情報処理装置の構成ブ
ロックが示されている。

【０００３】特開昭６２−２４１０４１号公報には、主
記憶アクセスパスを利用して障害情報を採取する手法が
開示されている。図４を参照して説明すると、入出力装
置内３０のローカルメモリに格納されている障害情報
（トレースデータ）をシステムバス５０を介して主記憶
装置４０に転送し、主記憶４２上の特定エリアに格納さ
れたデータを元に障害解析を行う手法である。

【０００４】ソフトウェア障害やファームウェア障害の
ようにダンプデータから障害やバグの部位を特定できる
装置は、障害発生時に既存の主記憶アクセスパスを利用
してダンプデータを採取することができるが、記憶制御
装置のハードウェア故障のように自分自身が被疑に含ま
れる場合には、障害情報採取のために主記憶アクセスを
行うと障害発生時のレジスタ状態が失われてしまう。

【０００５】図４に示す装置のバス障害のようにバス制
御部２１，３１，４１が各装置に分散して存在する場合
には、なるべく障害発生直後のレジスタ状態を保存し
て、これを診断インタフェースを使用して採取し障害解
析を行う方が望ましい。

【０００６】一方、特開平３−１７２９４８号公報には
ハードウェア障害情報の有効性を改善する手法が開示さ
れている。この手法を図４を参照して説明すると、シス
テムバス５０に接続されている全てのバスマスタ回路及
びバススレーブ回路（図４ではマスタ／スレーブを特に
規定していないがバス制御部２１，３１，４１の何れか
１つがバスマスタ、残りの２つがバススレーブとなる）
を障害発生のタイミングでバス緊急停止信号線５１によ
って同時にフリーズし障害情報を採取することによって
障害発生直後のハードウェア内部情報の同時性を保証す
る手法である。

【０００７】上述特開昭６２−２４１０４１号公報と特
開平３−１７２９４８号公報は、システム上同時に実現
しようと考えた場合、先ず、特開平３−１７２９４８号
公報の手法でバス関連の障害情報を採取した後、バス関
連の初期設定を行って、改めてバスを再起動し、特開昭
６２−２４１０４１号公報の手法を用いてトレースデ一
タを採取するという手順になる。

【０００８】この手順は、特開昭６２−２４１０４１号
公報のように元々入出力装置が有しているメモリアクセ
スパス即ち特開平３−１７２９４８号公報でいうバスマ
スタ回路及びバススレーブ回路を使用してトレースデー
タ等の障害情報を採取した場合、トレースデータ採取自
体のメモリアクセス行為によってバス関連レジスタの内
容が失われてしまうために必要となる。

【０００９】特開昭６２−２４１０４１号公報の手法を
用いる場合には、障害情報採取時にシステムバス等の主
記憶アクセスパスが正常に動作している必要がある。

【００１０】

【発明が解決しようとする課題】上述従来の技術におい
ては、一旦緊急停止したバスを再起動するために特別な
リセット機構を設けていない。一方、一般的にバス制御
を行う装置にはバス調停ポインタ等のシーケンサやバス
接続の有効／無効を制御するコンフィグレーションレジ
スタを有しており、特開平３−１７２９４８号公報のよ
うな手法でバスを緊急停止させてしまうと、バス動作再
開のために特別なリセット手段がない装置では、主記憶
制御にかかわる部位全体をリセットしないと上記レジス
タの内容がクリアできない。

【００１１】また、主記憶制御にかかわる部位全体をリ
セットしてしまうと、本来リセットする必要のない動作
モード等を規定するレジスタ類を最初から初期設定し直
す必要がある。

【００１２】そこで、本発明の目的は、障害情報採取の
ために一旦停止したバスを再起動する際、記憶制御装置
（またはこれと同等の機能を有するバス制御装置）全体
をリセットすることなくバスの再起動を可能とし、障害
情報の採取処理を高速に行なう情報処理装置のリセット
システムを提供することにある。

【００１３】

【課題を解決するための手段】前述の課題を解決するた
め、本発明の情報処理装置のリセットシステムは次のよ
うな特徴的な構成を採用している。

【００１４】（１）障害発生と同時に共通バスに接続さ
れている全ての装置のバスアクセス動作を緊急停止さ
せ、前記共通バス配下の演算装置や入出力装置に関する
障害情報を採取して一時格納する情報処理装置における
前記共通バスの動作を再開するために必要な最低限のレ
ジスタのみを選択してリセットし、システム運用中に変
化することのない初期設定レジスタの内容はリセットし
て再初期化することなく前記障害情報採取のためのバス
アクセス動作を再開可能とする情報処理装置のリセット
システム。

【００１５】（２）障害発生と同時に共通バスに接続さ
れている全ての装置のバスアクセス動作を緊急停止する
ことによって前記共通バス関連の障害情報の同時性を保
証する装置であって、前記共通バス配下の演算装置や入
出力装置に内蔵するトレーサ等の障害情報を採取するた
めに前記共通バスの動作を再開し主記憶上の特定領域に
前記トレーサ等の障害情報を一時格納する機構を有する
情報処理装置において、システム運用中に変化すること
のない初期設定レジスタの内容は保存し、前記共通バス
の動作を再開するために必要な最低限のレジスタのみを
選択してリセットすることによって、初期設定済みのレ
ジスタを再初期化することなく障害情報採取のためのバ
スアクセス動作を再開可能とする情報処理装置のリセッ
トシステム。

【００１６】（３）それぞれがバス制御部によるシステ
ムバスの制御を介して接続されている演算装置、入出力
装置及び記憶装置を有する情報処理装置のいずれかの装
置の障害発生時に、バス緊急停止信号線をアクティブと
して前記各バス制御部の動作をフリーズさせ、前記障害
情報の採取のために必要なバスアクセスを再開するため
に必要最低限のレジスタのみ選択してリセットすること
によって、システム運用中に動的に変化することのない
装置の初期設定済みのレジスタを再設定することなくバ
スの再起動を行なう情報処理装置のリセットシステム。

【００１７】（４）前記部分リセットの対象は、システ
ムバス配下に接続されている各装置のバス制御部との間
でバス調停を行なうバス調停器と、前記演算装置とシス
テムバスの接続有効／無効を制御するレジスタであるコ
ンフィグレーションレジスタである（１），（２）また
は（３）の情報処理装置のリセットシステム。

【００１８】（５）命令及びデータをフェッチするため
のキャッシュを内蔵する（１），（２）、（３）または
（４）の情報処理装置のリセットシステム。

【００１９】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１〜図３は本発明
の実施形態の構成を示すブロック図である。

【００２０】本発明の情報処理装置のリセットッ回路
は、障害情報採取のために必要なバスアクセスを再開す
るために、必要最低限のレジスタのみ選択してリセット
する手段を有する。より具体的にはバス制御部（図１の
２１，３１，４１）の機能再開のために必要なバス調停
器（図２及び図３の２１０）やシステムバス（図１の５
０）との接続有効／無効を制御するコンフィグレーショ
ンレジスタ（図２及び図３の２１１）を選択してリセッ
トする部分リセット信号線（図２及び図３の１１）がこ
れに当たる。

【００２１】本発明では、障害情報採取のために必要な
バスアクセスを再開するために、必要最低限のレジスタ
のみ選択してリセットすることによって、システム運用
中に動的に変化することのない演算装置２０や入出力装
置３０や主記憶装置４０の初期設定済みのレジスタを再
設定することなくバスの再起動ができる。

【００２２】図１を参照すると、本発明の実施の形態
は、障害発生時にハードウェア障害情報の同時性を保証
するために緊急停止させた記憶制御装置（またはこれと
同等の機能を有するバス制御装置費）の動作を、トレー
スデータ等のソフトウェア障害情報採取のために再起動
する機構である、記憶制御装置の部分リセット回路を有
する。部分リセット回路はリセット回路１０とここから
出力される部分リセット信号線１１によって構成され
る。

【００２３】システムを構成する演算装置２０や入出力
装置３０や主記憶装置４０は、システムバス５０を介し
て接続されており、各々バスアクセスを制御するバス制
御部２１，３１，４１を内蔵する。

【００２４】バス緊急停止信号線５１は、任意の装置が
故障を検出した時にアクティブとなり各バス制御部２
１，３１，４１の動作をフリーズさせる機能を有してお
り、ハードウェア障害解析に有用なバス制御部のレジス
タ状態の同時性を保証するためのものである。

【００２５】図２は図１の演算装置２０の詳細ブロック
図である。演算制御部２２は、演算器２２０とそのファ
ームウェアが格納されている制御記憶２２２及び演算器
２２０の実行経過をトレ一スするトレ一サ２２１で構成
されている。

【００２６】システムバス５０とのインタフェースであ
るバス制御部２１は、演算制御部２２とシステムバス５
０の接続有効／無効を制御するコンフィグレーションレ
ジスタ２１１とシステムバス５０配下の装置間でバスの
調停を行うバス調停器２１０等で構成されている。

【００２７】演算装置２０の各部位にはシステム全体を
リセットする時に使用されるシステムリセット信号線１
２が接続されている。部分リセット信号線１１は、障害
発生時に緊急停止したバスアクセス動作を再開する際
に、必要最低限のリセットを行うために設けられ、本発
明の重要な要件である。入出力装置３０内のバス制御部
３１及び主記憶装置４０内のバス制御部４１も演算装置
２０のバス制御部２１と同様の要素で構成されている。

【００２８】次に、図１及び図２の回路動作について図
面を参照しながら詳細に説明する。以下は、演算装置２
０で障害を検出した場合を例に挙げた説明である。尚、
入出力装置３０で障害を検出した場合や主記憶装置４０
で障害を検出した場合のうち主記憶アクセスが不可とな
らない障害の場合にも演算装置２０で障害を検出した場
合と同様の動作となる。

【００２９】図２は演算器２２０を制御するための制御
記２２２が備わった装置の動作例で、内蔵トレーサ２２
１のデータを主記憶アクセスパスを使用して主記憶装置
４０に転送する。

【００３０】今、演算装置２０で障害を検出するとバス
制御部２１はバス緊急停止信号線５１をアクティブ状態
にする。バス緊急停止信号線５１からの出力を受けてシ
ステムバス５０配下に接続されている全てのバス制御部
（入出力装置３０のバス制御３１と主記憶装置４０のバ
ス制御部４１）は、システムバス５０に対する一切のア
クセスを停止し内部レジスタの状態を保存する。この状
態で診断インタフェースを使用して各装置のレジスタ情
報を採取する。これによってバス制御部２１，３１，４
１は障害発生直後のレジスタ状態を保持しているため、
ハードウェア障害解析に有用なバス関連の障害情報の同
時性が保証できる。

【００３１】次に、演算装置２０は、トレーサ２２１に
格納されているデータを採取するため、演算装置２０自
身が元々有しているメモリアクセスパス、すなわち演算
器２２０を動作させバス制御部２１を介してシステムバ
ス５０にアクセスし、主記憶装置４０の主記憶４２に至
る経路を経由してデータを掃き出す。本機構によってト
レーサ２２１には特別な診断インタフェースを付加する
必要がなくなり、ハードウェア量の削減が可能となる。
この手法はソフトウェア障害のように主にバグが中心と
なる障害の場合やトレーサのデータ採取に使用される。
その理由はこれらの部位はハードウェア故障の直接的要
因となることが少ないにも拘わらず比較的データ容量が
大きいため、障害情報採取用の専用のハードウェアを投
資する効果が低いためである。

【００３２】演算器２２０がトレーサ２２１のデータを
主記憶装置４０に転送する際問題になるのは、緊急停止
したシステムバス５０の動作を再開するためにバス制御
部２１，３１，４１をリセットする必要がある点であ
る。

【００３３】従来技術ではこの時バス制御に拘わる部位
すべて、すなわち図１でいうバス制御部２１，３１，４
１全体をリセットし、再度初期設定することによって、
各障害装置（演算装置２０や入出力装置３０）からのメ
モリアクセスパスを再開していた。しかし、この手法で
はシステム運用中に変化することのないバス制御部２
１，３１，４１の動作モードを規定するレジスタ類まで
リセットされてしまいバスアクセス動作を高速に再開す
ることができなかった。

【００３４】動作モードレジスタの中にはページレジス
タ２１３のようにかなり大規模なものも存在し、主記憶
未実装領域へのアクセスを自装置内で早期に検出するた
めにページレジスタ２１３を各バス制御部毎に保持して
いるような構成の場合にはレジスタの再設定にもかなり
の時間を要する。

【００３５】本発明では、システム立ち上げの際にシス
テム全体をリセットするためのシステムリセット信号線
１２の他に、障害発生時のバスアクセス動作再開を目的
とした必要最低限のリセットを行う部分リセット信号線
１１を設けた点に重要な特徴がある。

【００３６】図２に示す例においては、障害発生と同時
にシステムバス５０が緊急停止し各装置のレジスタ類の
障害情報を診断インタフェースを用いて採取した後、部
分リセット信号線１１をアクティブにしてバス再起動の
ために必要なバス制御部２１の必要最低限のレジスタの
みを選択リセットする。このあと演算装置２０，入出力
装置３０，主記憶装置４０をシステムバス５０に順次接
続すればバスが再起動される。

【００３７】演算装置２０は、内蔵するトレーサ２２１
のデータをシステムバス５０を介して主記憶装置４０に
転送し、主記憶４２上のデータをメモリダンプすること
によって障害解析を行う。

【００３８】さて、再度、図１を参照すると、システム
を構成する演算装置２０や入出力装置３０や主記憶装置
４０は、システムバス５０を介して接続されており、お
のおのバスアクセスを制御するバス制御部２１，３１，
４１を内蔵する。

【００３９】バス緊急停止信号線５１は、任意の装置が
障害を検出した時にアクティブとなり各バス制御部２
１，３１，４１の動作をフリーズさせる機能を有してお
り、ハードウェア障害解析に有用なバス制御部のレジス
タ状態の同時性を保証するために使用される。

【００４０】図２における演算装置２０の演算制御部２
２は演算器２２０とトレーサ２２１と制御記憶２２２で
構成されている。

【００４１】演算器２２０は、算術論理演算回路や汎用
レジスタ、トレース制御回路、割り込み制御回路等を内
蔵しシステムの演算機能の中核を成す。障害発生時の情
報採取・編集といった機能も演算器２２０で実現する。
制御記憶２２２には演算器２２０を制御するためのファ
ームウェアが格納されており、障害発生時に起動される
演算器の命令群も制御記憶２２２の一部に格納されてい
る。制御記憶２２２は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ
Ｍｅｍｏｒｙ）で構成されている。トレーサ２２１は、
演算装置２０の各種動作経過をトレースするためのもの
で、主にハードウェア故障によらない障害の時の解析デ
ータに使用される。

【００４２】バス制御部２１は、演算制御部２２とイン
タフェースを持ち、システムバス５０配下に接続されて
いる各装置との間でバスの調停を行う。バス制御部は、
バス調停器２１０、コンフィグレーションレジスタ２１
１、バス制御モードレジスタ２１２、ページレジスタ２
１３、アドレス修飾器２１４、アドレスレジスタ２１
５、データレジスタ２１６で構成されている。

【００４３】バス調停器２１０は、システムバス５０配
下に接続されている各装置のバス制御部（入出力装置の
バス制御部３１及び主記憶装置のバス制御部４１）との
間でバス調停を行う。バス調停器２１０には、バス緊急
停止信号線５１が接続されており、他ノードで障害を検
出した時に演算装置２０のバス調停を緊急停止する機能
と、演算装置２０自身で障害を検出した時に他ノードの
バス調停を緊急停止する機能を備える。

【００４４】また、本実施形態のシステムでは、演算装
置のバス調停器が固定でバスマスタとなる機能を有し、
入出力装置及び主記憶装置のバス調停器はバススレーブ
となるものとする。バスマスタとバススレーブの違い
は、バスの起動と停止（緊急停止を除く通常の切り離
し）の時に、バスマスタのみ他ノードの装置がバスに組
み込まれていない状態でも単独でバスヘの組み込み／切
り離しができる点である。コンフィグレーションレジス
タ２１１は、演算装置２０とシステムバス５０の接続有
効／無効を制御するレジスタである。アドレスレジスタ
２１５は、演算器２２０が主記憶アクセスを実行する際
の物理アドレスを格納し、データレジスタ２１６は同じ
くオペランド・データを格納する。

【００４５】アドレスレジスタ２１５のビットフィール
ドの一部は、デコーダを経由してページレジスタ２１３
の特定フィールドを指定する。ページレジスタ２１３
は、その設定値によってアドレス拡張された主記憶空間
を生成し、アドレスレジスタ２１５の残りのビットフィ
ールドと共にアドレス修飾器２１４によって拡張アドレ
スに合成される。システムバス５０へのメモリリクエス
トは、拡張アドレスによってやり取りされる。バス制御
モードレジスタ２１２は、バス調停器２１０の各種動作
モードを規定し、システム立ち上げ時に初期値が設定さ
れる。システム運用中にはバス制御モードレジスタ２１
２の内容を変更する必要はない。演算装置２０の各部位
にはシステム全体をリセットする時に使用されるシステ
ムリセット信号線１２が接続されている。

【００４６】部分リセット信号線１１は、前述のよう
に、本発明の重要な構成要素で、障害発生時に緊急停止
したバスアクセス動作を再開する際に、必要最低限のリ
セットを行うために設けてある。本実施形態では、バス
調停器２１０とコンフィグレーションレジスタ２１１が
バスアクセス再開のために必要な部分リセットの対象と
なる。

【００４７】入出力装置３０内のバス制御部３１及び主
記憶装置４０内のバス制御部４１も演算装置２０のバス
制御部２１と機能的には同じ要素で構成されている。

【００４８】次に、本実施例の回路動作について図面を
参照して詳細に説明する。図２は演算装置２０を制御す
るための制御記憶２２２が備わった装置の動作例で、内
蔵トレーサ２２１のデータを主記憶アクセスパスを使用
して主記憶装置４０に転送する装置である。

【００４９】本システムは、先ずシステム立ち上げの際
にリセット回路１０から出力されるシステムリセット信
号線１２によって装置全体がリセットされる。演算装置
２０の場合、演算器２２０，トレーサ２２１，バス調停
器２１０，コンフィグレーションレジスタ２１１，バス
制御モードレジスタ２１２，ページレジスタ２１３がリ
セットされる。制御記憶２２２は、ＲＯＭ（Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）で構成されており、リセット
の必要はない。また、アドレスレジスタ２１５とデータ
レジスタ２１６とアドレス修飾器２１４は、論理ゲート
で構成されており入力値に対して出力値が一意に決まる
ので特にリセットを必要としない。

【００５０】次に、システム立ち上げ処理中でバス制御
モードレジスタ２１２とページレジスタ２１３の値が設
定される。バス制御モードレジスタ２１２は、演算装置
２０を構成するＬＳＩをさまざまな運用形態に合わせて
動作設定するためのもので、通常システム運用中に初期
値を変更する必要はない。ページレジスタ２１３は、演
算器２２０で使用する物理アドレスを拡張アドレスに変
換する機能を有しておりシステムの運用中にも動的に内
容を更新することが可能である。但し、ページレジスタ
２１３の特定エントリは常に主記憶４２の障害情報格納
領域を示しているものとする。

【００５１】バス制御モードレジスタ２１２とページレ
ジスタ２１３の初期設定が終了した後、コンフィグレー
ションレジスタ２１１がオンされる。これによってバス
調停器２１０が動作を開始し、演算装置２０がシステム
に組み込まれる。

【００５２】続いて、入出力装置３０と主記憶装置４０
を初期化し、これらの装置のコンフィグレーションレジ
スタをオンすることによってシステム運用が可能とな
る。

【００５３】演算装置２０のバス調停器２１０は、バス
マスタ機能を有しており、演算装置２０のみがバスに組
み込まれた状態で他ノードが存在しなくてもエラーを検
出することはない。しかし、入出力装置３０と主記憶装
置４０のバス調停器はバススレーブなので他ノードが存
在しないとエラーを検出するようになっている。したが
って、システムバスへは演算装置２０を最初に組み込む
必要がある。

【００５４】今、演算装置２０で障害を検出するとバス
調停器２１０はバス緊急停止信号線５１をアクティブ状
態にする。バス緊急停止信号線５１からの出力を受けて
システムバス５０に接続されている入出力装置３０のバ
ス制御部３１と主記憶装置４０のバス制御部４１もシス
テムバス５０に対する一切のアクセスを停止し、内部レ
ジスタの状態を保存する。この状態で診断インタフェー
スを使用して各装置のレジスタ情報を採取すれば、バス
制御部２１，３１，４１は障害発生直後のレジスタ状態
を保持しているためハードウェア障害解析に有用なバス
関連の障害情報の同時性が保証できる。

【００５５】次に、演算装置２０はトレ一サ２２１に格
納されているデータを採取するため、主記憶アクセスパ
スを確保する。

【００５６】演算装置２０がトレーサ２２１のデータを
主記憶装置４０に転送する際問題になるのは、緊急停止
したシステムバス５０の動作を再開するためにバス制御
部２１，３１，４１をリセットする必要がある点であ
る。バス制御部２１中のバス調停器２１０は緊急停止に
よって動作シーケンス半ばの状態で停止しており、この
ままシステムバス５０に接続すると他のノードとの間で
シーケンスずれを起こしてしまう。また、演算装置２０
のバス制御部のみを初期化して再組み込みを行ってもバ
ス緊急停止信号を解除した途端にバススレーブである入
出力装置３０と主記憶装置４０のバス制御部でエラーを
検出してしまう。よってシステムバスを再起動するため
にはシステムバス５０配下の全てのバス制御部２１，３
１，４１をリセットし再初期化する必要がある。

【００５７】しかし、この時、バス制御部全体をリセッ
トしてしまうとシステム運用中に変化することのないバ
ス制御部２１，３１，４１のバス制御モードレジスタ２
１２やページレジスタ２１３の内容までリセットされて
しまい、バスアクセス動作を高速に再開することができ
ない。特に、ページレジスタ２１３のようにかなり大規
模なテーブルで構成されるレジスタ群は再設定にも時間
を要するため、システムダウン後の再立ち上げを高速に
実施する必要がある装置ではページレジスタの再設定処
理が再立ち上げ遅延の大きな要因になることもある。

【００５８】本発明の特徴は、システム立ち上げの際に
システム全体をリセツトするためのシステムリセット信
号線１２の他に、障害発生時のバスアクセス動作再開を
目的とした必要最低限のリセットを行う部分リセット信
号線１１を設けた点で、図２の場合バス制御部２１のう
ち動作シーケンス半ばで停止しているバス調停器２１０
と障害発生時にシステムバス５０と接続された状態のま
まになっているコンフィグレーションレジスタ２１１が
部分リセットの対象となる。

【００５９】図２の例では、障害発生と同時にシステム
バス５０が緊急停止し、各装置のレジスタ類の障害情報
を診断インタフェースを用いて採取した後、部分リセッ
ト信号線１１をアクティブにしてバス再起動のために必
要なバス調停器２１０とコンフィグレーションレジスタ
２１１のみを選択リセットする。

【００６０】次に、演算装置２０、入出力装置３０、主
記憶装置４０の順番でコンフィグレーションレジスタ２
１１をオンする。演算装置２０はバスマスタであるため
如何なる場合でもシステムバス５０に組み込まれる最初
の装置でなくてはならない。システムバス５０に組み込
まれる各バス調停器は部分リセットによってクリア状態
のためバス調停器間でシーケンスずれを起こすことなく
動作を開始する。

【００６１】演算装置２０は、主記憶アクセスパスが開
通したことを確認し、トレーサ２２１のデータと演算器
２２０のレジスタ情報のうち診断インタフェースでは採
取しなかったものを主記憶４２に転送する。

【００６２】主記憶４２へのデータ転送は制御記憶２２
２の障害処理命令が使用され、演算器２２０を動作させ
ることによって実行される。障害要因は診断インタフェ
ースで採取したハードウェアの情報と主記憶４２上のト
レースデータをメモリダンプすることによって解析を行
う。

【００６３】次に、本発明の第２の実施の形態について
図面を参照して詳細に説明する。第２の実施の形態もシ
ステム的な構成は第１の実施の形態と同じで、図１を使
用して説明すると、演算装置２０、入出力装置３０、主
記憶装置４０がシステムバス５０を介して接続されてお
り、各々のバスアクセスを制御するバス制御部２１，３
１，４１を内蔵する。

【００６４】バス緊急停止信号線５１は、任意の装置が
障害を検出した時にアクティブとなり各バス制御部２
１，３１，４１の動作をフリーズさせる機能を有してお
り、ハードウェア障害解析に有用なバス制御部のレジス
タ状態の同時性を保証するためのものである。

【００６５】リセット回路１０からはシステムの初期化
時にシステム全体をリセットするためのシステムリセッ
ト信号線１２と、本発明の特徴的構成要素である障害発
生時のバス再起動を行うための部分リセット信号線１１
が出力されている。

【００６６】図３は上記第２の実施の形態の演算装置２
０の詳細ブロック図である。部分リセット信号線１１は
第１の実施の形態同様、図３の演算装置２０のバス制御
部２１のうちバス調停器２１０とコンフィグレーション
レジスタ２１１をリセットする手段に使用される。

【００６７】図２に示した第１の実施の形態の演算装置
と図３に示した第２の実施の形態の演算装置の違いは、
図３は制御記憶２２２の代わりに命令及びデータをフェ
ッチするためのキャッシュ２２３を内蔵する点である。
図２の演算装置２０は、演算制御部２２の制御のために
制御記憶２２２を使用する。制御記憶２２２はＲＯＭ
（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）で構成されてお
り、障害発生時でも内容が保持されているので、障害に
よってシステムバス５０が停止した状態であっても制御
記憶２２２の内容をフェッチすることによって演算制御
部２２で障害処理を実行できた。

【００６８】一方、図３に示した第２の実施の形態の場
合は、制御記憶２２２を演算装置２０内に持たないた
め、通常のシステム運用や障害発生時に使用する障害処
理制御命令は主記憶４２をフェッチすることによって実
行される。キャッシュ２２３は演算制御部２２の制御命
令をブロック単位で主記憶４２からフェッチする役割を
果たしている。

【００６９】次に、図１及び図３の回路動作について図
面を参照して詳細に説明する。以下、演算装置２０で障
害を検出した場合を例に拳げて説明する。

【００７０】第２の実施の形態に示した演算装置２０
は、演算制御部２２を制御するために特別な制御記憶を
持たないので、通常のシステム運用には主記憶４２の特
定エリアに格納された制御命令をキャッシュ２２３にフ
ェッチしながら動作する。また障害発生時に障害処理を
実行する制御命令も主記憶４２中に格納されている。

【００７１】第１の実施の形態と同様、演算装置２０で
障害を検出するとバス制御部２１は、バス緊急停止信号
線５１をアクティブ状態にする。バス緊急停止信号線５
１からの出力を受けてシステムバス５０配下に接続され
ている全てのバス制御部（入出力装置３０のバス制御部
３１と主記憶装置４０のバス制御部４１）は、システム
バス５０に対する一切のアクセスを停止し内部レジスタ
の状態を保存する。この状態で診断インタフェースを使
用して各装置のレジスタ情報を採取する。これによって
バス制御部２１，３１，４１は、障害発生直後のレジス
タ状態を保持しているためハードウェア障害解析に有用
なバス関連の障害情報の同時性が保証できる。

【００７２】次に、演算装置２０は、トレーサ２２１に
格納されているデータやその他演算制御部２２で加工が
必要な障害情報を採取するために主記憶４２上の特定領
域に格納されている障害処理制御命令を使用する。

【００７３】各装置のレジスタ情報を採取し終わった直
後の状態では、バス制御部２１中のバス調停器２１０は
緊急停止によって動作シーケンス半ばの状態で停止して
おり、このままシステムバス５０に接続すると他のノー
ドとの間でシーケンスずれを起こしてしまう。演算装置
２０が主記憶アクセス動作を再開するためには、バス制
御部２１，３１，４１をリセットする必要がある。

【００７４】従来技術ではこの時バス制御に拘わる部位
すべて、すなわち図１でいうバス制御部２１，３１，４
１全体をリセットし、再度初期設定することによって各
障害装置（演算装置２０や入出力装置３０）からのメモ
リアクセスパスを再開していた。しかしこの方法ではシ
ステム運用中に変化することのないバス制御部２１，３
１，４１の動作モードを規定するレジスタ類までリセッ
トされてしまいバスアクセス動作を高速に再開すること
ができなかった。

【００７５】本問題点を解決するためにシステム立ち上
げの際にシステム全体をリセットするためのシステムリ
セット信号線１２の他に、障害発生時のバスアクセス動
作再開を日的とした必要最低限のリセットを行う部分リ
セット信号線１１を設ける。図３の場合バス制御部２１
のうち動作シーケンス半ばで停止しているバス調停器２
１０と障害発生時にシステムバス５０と接続された状態
のままになっているコンフィグレーションレジスタ２１
１を本部分リセット信号線１１によってリセットする。

【００７６】次に、演算装置２０、入出力装置３０、主
記憶装置４０の順番でコンフィグレーションレジスタ２
１１をオンすればバス調停器２１０のシーケンスずれを
起こすことなくシステムバス５０が再起動される。

【００７７】ここで、ページレジスタ２１３の特定エン
トリだけは常に主記憶４２の障害情報格納領域を示すよ
うに設定しておけば、演算器２２０に対する障害発生割
り込みで固定的にこの領域の命令を実行することによっ
て障害処理が実行される。障害処理中では演算装置２０
のトレーサ２２１のデータや演算器２２０のレジスタ情
報のうち診断インタフェースでは採取しなかったものを
主記憶４２に転送する動作が行われる。

【００７８】障害要因は、診断インタフェースで採取し
たハードウェアの情報と主記憶４２上のトレースデータ
をメモリダンプすることによって解析を行う。

【００７９】

【発明の効果】以上説明したように、本発明の情報処理
装置のリセットシステムは、障害情報採取のために必要
なバスアクセスを再開するために、必要最低限のレジス
タのみ選択してリセットすることによって、システム運
用中に動的に変化することのない演算装置や入出力装置
や主記憶装置の初期設定済みのレジスタを再設定するこ
となくバスの再起動ができるので、バス接続されている
装置の障害情報の採取処理を高速に行なえるという顕著
な効果が得られる。

【図面の簡単な説明】

【図１】本発明による情報処理装置のリセットシステム
の一実施の形態を示す構成ブロック図である。

【図２】図１に示す実施の形態の演算装置２０の詳細ブ
ロック図である。

【図３】本発明による情報処理装置のリセットシステム
の第２の実施の形態を示す構成ブロック図である。

【図４】従来の情報処理装置のリセットシステムを示す
構成ブロック図である。

【符号の説明】

１０ リセット回路 １１ 部分リセット信号線 １２ システムリセット信号線 ２０ 演算装置 ２１ 演算装置内のバス制御部 ２２ 演算装置内の演算制御部 ３０ 入出力装置 ３１ 入出力装置内のバス制御部 ３２ 入出力装置内の入出力制御部 ４０ 主記憶装置 ４１ 主記憶装置内のバス制御部 ４２ 主記憶 ５０ システムバス ５１ バス緊急停止信号線 ２１０ バス調停器 ２１１ コンフィグレーションレジスタ ２１２ バス制御モードレジスタ ２１３ ページレジスタ ２１４ アドレス修飾器 ２１５ アドレスレジスタ ２１６ データレジスタ ２２０ 演算器 ２２１ トレーサ ２２２ 制御記憶 ２２３ キャッシュ

Claims (5)

【特許請求の範囲】
1. 【請求項１】障害発生と同時に共通バスに接続されてい
   る全ての装置のバスアクセス動作を緊急停止させ、前記
   共通バス配下の演算装置や入出力装置に関する障害情報
   を採取して一時格納する情報処理装置における前記共通
   バスの動作を再開するために必要な最低限のレジスタの
   みを選択してリセットし、システム運用中に変化するこ
   とのない初期設定レジスタの内容はリセットして再初期
   化することなく前記障害情報採取のためのバスアクセス
   動作を再開可能とすることを特徴とする情報処理装置の
   リセットシステム。
2. 【請求項２】障害発生と同時に共通バスに接続されてい
   る全ての装置のバスアクセス動作を緊急停止することに
   よって前記共通バス関連の障害情報の同時性を保証する
   装置であって、前記共通バス配下の演算装置や入出力装
   置に内蔵するトレーサ等の障害情報を採取するために前
   記共通バスの動作を再開し主記憶上の特定領域に前記ト
   レーサ等の障害情報を一時格納する機構を有する情報処
   理装置において、 システム運用中に変化することのない初期設定レジスタ
   の内容は保存し、前記共通バスの動作を再開するために
   必要な最低限のレジスタのみを選択してリセットするこ
   とによって、初期設定済みのレジスタを再初期化するこ
   となく障害情報採取のためのバスアクセス動作を再開可
   能とすることを特徴とする情報処理装置のリセットシス
   テム。
3. 【請求項３】それぞれがバス制御部によるシステムバス
   の制御を介して接続されている演算装置、入出力装置及
   び記憶装置を有する情報処理装置のいずれかの装置の障
   害発生時に、バス緊急停止信号線をアクティブとして前
   記各バス制御部の動作をフリーズさせ、前記障害情報の
   採取のために必要なバスアクセスを再開するために必要
   最低限のレジスタのみ選択してリセットすることによっ
   て、システム運用中に動的に変化することのない装置の
   初期設定済みのレジスタを再設定することなくバスの再
   起動を行なうことを特徴とする情報処理装置のリセット
   システム。
4. 【請求項４】前記部分リセットの対象は、システムバス
   配下に接続されている各装置のバス制御部との間でバス
   調停を行なうバス調停器と、前記演算装置とシステムバ
   スの接続有効／無効を制御するレジスタであるコンフィ
   グレーションレジスタである請求項１，２または３に記
   載の情報処理装置のリセットシステム。
5. 【請求項５】命令及びデータをフェッチするためのキャ
   ッシュを内蔵する請求項１，２、３または４に記載の情
   報処理装置のリセットシステム。