JPH11312799A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH11312799A JPH11312799A JP10119814A JP11981498A JPH11312799A JP H11312799 A JPH11312799 A JP H11312799A JP 10119814 A JP10119814 A JP 10119814A JP 11981498 A JP11981498 A JP 11981498A JP H11312799 A JPH11312799 A JP H11312799A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mos transistor
- capacitor
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 228
- 239000011159 matrix material Substances 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims abstract description 26
- 238000003384 imaging method Methods 0.000 claims description 65
- 230000010354 integration Effects 0.000 claims description 48
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 238000009795 derivation Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 24
- 230000006870 function Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】画素の出力を大きく得ることができ、Ｓ／Ｎの
良好で、ダイナミックレンジの広い固体撮像装置を提供
する。 【解決手段】画素をマトリクス状に配してなる二次元の
固体撮像装置において、各画素が、光電変換用のフォト
ダイオードＰＤと；その出力電流を対数変換した電圧に
変換するＭＯＳトランジスタＴ１と；対数変換された出
力電圧がゲートに印加されるＭＯＳトランジスタＴ２
と；一端が前記ＭＯＳトランジスタの第２電極から出力
電流を受けるように接続され他端が直流電圧に接続され
たキャパシタＣと；キャパシタの出力を電圧増幅するＭ
ＯＳトランジスタＴ３と、増幅された電圧を出力信号線
へ導出する手段とから成っている。
良好で、ダイナミックレンジの広い固体撮像装置を提供
する。 【解決手段】画素をマトリクス状に配してなる二次元の
固体撮像装置において、各画素が、光電変換用のフォト
ダイオードＰＤと；その出力電流を対数変換した電圧に
変換するＭＯＳトランジスタＴ１と；対数変換された出
力電圧がゲートに印加されるＭＯＳトランジスタＴ２
と；一端が前記ＭＯＳトランジスタの第２電極から出力
電流を受けるように接続され他端が直流電圧に接続され
たキャパシタＣと；キャパシタの出力を電圧増幅するＭ
ＯＳトランジスタＴ３と、増幅された電圧を出力信号線
へ導出する手段とから成っている。
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像装置に関す
るものであり、特に画素を二次元に配置した固体撮像装
置に関する。
るものであり、特に画素を二次元に配置した固体撮像装
置に関する。
【０００２】
【従来の技術】フォトダイオード等の光電変換素子と、
その光電変換素子で発生した光電荷を出力信号線へ取り
出す手段とを含む画素をマトリクス状（行列状）に配し
てなる二次元固体撮像装置は種々の用途に供されてい
る。ところで、このような固体撮像装置は光電変換素子
で発生した光電荷を読み出す（取り出す）手段によって
ＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光
電荷をポテンシャルの井戸に蓄積しつつ、転送するよう
になっており、ダイナミックレンジが狭いという欠点が
ある。一方ＭＯＳ型はフォトダイオードのｐｎ接合容量
に蓄積した電荷をＭＯＳトランジスタを通して直接読み
出すようになっていた。
その光電変換素子で発生した光電荷を出力信号線へ取り
出す手段とを含む画素をマトリクス状（行列状）に配し
てなる二次元固体撮像装置は種々の用途に供されてい
る。ところで、このような固体撮像装置は光電変換素子
で発生した光電荷を読み出す（取り出す）手段によって
ＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光
電荷をポテンシャルの井戸に蓄積しつつ、転送するよう
になっており、ダイナミックレンジが狭いという欠点が
ある。一方ＭＯＳ型はフォトダイオードのｐｎ接合容量
に蓄積した電荷をＭＯＳトランジスタを通して直接読み
出すようになっていた。
【０００３】ここで、従来のＭＯＳ型固体撮像装置の１
画素当りの構成を図２４に示し説明する。同図におい
て、ＰＤはフォトダイオードであり、そのカソードがＭ
ＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ
２のドレインに接続されている。ＭＯＳトランジスタＴ
１のソースはＭＯＳトランジスタＴ３のドレインに接続
され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖ
outへ接続されている。またＭＯＳトランジスタＴ１の
ドレインには直流電圧ＶDDが印加され、ＭＯＳトランジ
スタＴ２のソースとフォトダイオードのアノードには直
流電圧Ｖssが印加されている。
画素当りの構成を図２４に示し説明する。同図におい
て、ＰＤはフォトダイオードであり、そのカソードがＭ
ＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ
２のドレインに接続されている。ＭＯＳトランジスタＴ
１のソースはＭＯＳトランジスタＴ３のドレインに接続
され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖ
outへ接続されている。またＭＯＳトランジスタＴ１の
ドレインには直流電圧ＶDDが印加され、ＭＯＳトランジ
スタＴ２のソースとフォトダイオードのアノードには直
流電圧Ｖssが印加されている。
【０００４】フォトダイオードＰＤに光が当たると、光
電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲ
ートに蓄積される。ここで、ＭＯＳトランジスタＴ３の
ゲートにパルスを与えてＭＯＳトランジスタＴ３をＯＮ
すると、ＭＯＳトランジスタＴ１のゲートの電荷に比例
した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力
信号線へ導出される。このようにして入射光量に比例し
た出力電流を読み出すことができる。信号読み出し後は
ＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジ
スタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲ
ート電圧を初期化させることができる。
電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲ
ートに蓄積される。ここで、ＭＯＳトランジスタＴ３の
ゲートにパルスを与えてＭＯＳトランジスタＴ３をＯＮ
すると、ＭＯＳトランジスタＴ１のゲートの電荷に比例
した電流がＭＯＳトランジスタＴ１、Ｔ３を通って出力
信号線へ導出される。このようにして入射光量に比例し
た出力電流を読み出すことができる。信号読み出し後は
ＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトランジ
スタＴ２をＯＮすることでＭＯＳトランジスタＴ１のゲ
ート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】このように、従来のＭ
ＯＳ型の固体撮像装置は各画素においてフォトダイオー
ドで発生しＭＯＳトランジスタのゲートに蓄積された光
電荷をそのまま読み出すものであったからダイナミック
レンジが狭く、また光源の変動成分やノイズ成分が含ま
れたまま出力されてしまい、しかも出力信号は小さいレ
ベルであるので、Ｓ／Ｎが悪く全体として高品質の撮像
信号を得ることができないという欠点があった。
ＯＳ型の固体撮像装置は各画素においてフォトダイオー
ドで発生しＭＯＳトランジスタのゲートに蓄積された光
電荷をそのまま読み出すものであったからダイナミック
レンジが狭く、また光源の変動成分やノイズ成分が含ま
れたまま出力されてしまい、しかも出力信号は小さいレ
ベルであるので、Ｓ／Ｎが悪く全体として高品質の撮像
信号を得ることができないという欠点があった。
【０００６】本発明はこのような点に鑑みなされたもの
であって、画素の出力を大きく得ることができる固体撮
像装置を提供することを目的とする。また、本発明の他
の目的はＳ／Ｎの良好な撮像信号を得ることができる固
体撮像装置を提供することにある。更に他の目的はダイ
ナミックレンジの広い固体撮像装置を提供することにあ
る。
であって、画素の出力を大きく得ることができる固体撮
像装置を提供することを目的とする。また、本発明の他
の目的はＳ／Ｎの良好な撮像信号を得ることができる固
体撮像装置を提供することにある。更に他の目的はダイ
ナミックレンジの広い固体撮像装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め請求項１に記載の発明では、画素をマトリクス状に配
してなる二次元の固体撮像装置において、各画素が、光
電変換手段と、該光電変換手段の出力信号を積分するキ
ャパシタと、該キャパシタの出力を電圧増幅する増幅器
と、電圧増幅された電圧を出力信号線へ導出する導出路
とを備えている。
め請求項１に記載の発明では、画素をマトリクス状に配
してなる二次元の固体撮像装置において、各画素が、光
電変換手段と、該光電変換手段の出力信号を積分するキ
ャパシタと、該キャパシタの出力を電圧増幅する増幅器
と、電圧増幅された電圧を出力信号線へ導出する導出路
とを備えている。
【０００８】この構成によると、光電変換出力信号はキ
ャパシタで積分されるので、光電変換出力信号に含まれ
る光源の変動成分や高周波のノイズはキャパシタで吸収
され除去される。そして、これらの変動成分や高周波の
ノイズの除去された光電変換出力信号は更に増幅器で電
圧増幅され充分な大きさとなって出力されるので、感度
の良い撮像信号となる。また、各画素ごとに光電変換手
段とキャパシタと増幅器と導出手段とが設けられている
ので、より正確に安定した信号読み出しが可能である。
ャパシタで積分されるので、光電変換出力信号に含まれ
る光源の変動成分や高周波のノイズはキャパシタで吸収
され除去される。そして、これらの変動成分や高周波の
ノイズの除去された光電変換出力信号は更に増幅器で電
圧増幅され充分な大きさとなって出力されるので、感度
の良い撮像信号となる。また、各画素ごとに光電変換手
段とキャパシタと増幅器と導出手段とが設けられている
ので、より正確に安定した信号読み出しが可能である。
【０００９】また、請求項２に記載の発明では、画素を
マトリクス状に配してなる二次元の固体撮像装置におい
て、各画素が、光電変換素子と；前記光電変換素子の出
力電流を対数変換した電圧に変換する対数変換手段と；
第１電極と第２電極と制御電極とを備え、この制御電極
に対数変換手段の出力電圧が印加されるトランジスタ
と；一端が前記トランジスタの第２電極から出力電流を
受けるように接続されたキャパシタと；前記キャパシタ
の出力を電圧増幅する増幅器と；増幅された電圧を出力
信号線へ導出する導出路とから成っている。
マトリクス状に配してなる二次元の固体撮像装置におい
て、各画素が、光電変換素子と；前記光電変換素子の出
力電流を対数変換した電圧に変換する対数変換手段と；
第１電極と第２電極と制御電極とを備え、この制御電極
に対数変換手段の出力電圧が印加されるトランジスタ
と；一端が前記トランジスタの第２電極から出力電流を
受けるように接続されたキャパシタと；前記キャパシタ
の出力を電圧増幅する増幅器と；増幅された電圧を出力
信号線へ導出する導出路とから成っている。
【００１０】この構成によると、光電変換出力信号はキ
ャパシタで積分されるので、光電変換出力信号に含まれ
る光源の変動成分や高周波のノイズはキャパシタで吸収
され除去される。そして、これらの変動成分や高周波の
ノイズの除去された光電変換出力信号は更に増幅器で電
圧増幅され充分な大きさとなって出力されるので、感度
の良い撮像信号となる。更に、この構成では対数圧縮変
換によって固体撮像装置のダイナミックレンジが広くな
る。
ャパシタで積分されるので、光電変換出力信号に含まれ
る光源の変動成分や高周波のノイズはキャパシタで吸収
され除去される。そして、これらの変動成分や高周波の
ノイズの除去された光電変換出力信号は更に増幅器で電
圧増幅され充分な大きさとなって出力されるので、感度
の良い撮像信号となる。更に、この構成では対数圧縮変
換によって固体撮像装置のダイナミックレンジが広くな
る。
【００１１】請求項３に記載するように、増幅器は第１
電極と第２電極と前記キャパシタの出力が印加される制
御電極とを有する増幅用トランジスタと、前記増幅用ト
ランジスタの第２電極に通じる出力線に接続された負荷
抵抗とを含むものであってもよい。この負荷抵抗は、い
くつかの画素で兼用されていてもよい。従って、請求項
４に記載するように、その総数が全画素数より少なくて
もよい。また、増幅用トランジスタを用いる場合、請求
項５に記載するように、前記導出路は増幅用トランジス
タの第２電極に接続し、この第２電極から信号を導出す
ればよい。
電極と第２電極と前記キャパシタの出力が印加される制
御電極とを有する増幅用トランジスタと、前記増幅用ト
ランジスタの第２電極に通じる出力線に接続された負荷
抵抗とを含むものであってもよい。この負荷抵抗は、い
くつかの画素で兼用されていてもよい。従って、請求項
４に記載するように、その総数が全画素数より少なくて
もよい。また、増幅用トランジスタを用いる場合、請求
項５に記載するように、前記導出路は増幅用トランジス
タの第２電極に接続し、この第２電極から信号を導出す
ればよい。
【００１２】負荷抵抗として請求項６に記載するよう
に、増幅用トランジスタの第２電極に接続された第１電
極と、直流電圧に接続された第２電極と、直流電圧に接
続された制御電極とを有する抵抗用トランジスタを用い
てもよい。増幅用トランジスタとしてＭＯＳトランジス
タを用いてもよい。ｎチャンネルＭＯＳトランジスタを
用いる場合、請求項７に記載するように、増幅用トラン
ジスタの第１電極に印加される直流電圧を抵抗用トラン
ジスタの第２電極に接続される直流電圧よりも低電位と
すればよい。
に、増幅用トランジスタの第２電極に接続された第１電
極と、直流電圧に接続された第２電極と、直流電圧に接
続された制御電極とを有する抵抗用トランジスタを用い
てもよい。増幅用トランジスタとしてＭＯＳトランジス
タを用いてもよい。ｎチャンネルＭＯＳトランジスタを
用いる場合、請求項７に記載するように、増幅用トラン
ジスタの第１電極に印加される直流電圧を抵抗用トラン
ジスタの第２電極に接続される直流電圧よりも低電位と
すればよい。
【００１３】増幅用トランジスタとしてｐチャンネルＭ
ＯＳトランジスタを用いる場合、請求項８に記載するよ
うに、増幅用トランジスタの第１電極に印加される直流
電圧を抵抗用トランジスタの第２電極に接続される直流
電圧よりも高電位とすればよい。前記導出路としては、
請求項９に記載するように、全画素の中から所定のもの
を順次選択し、選択された画素から増幅電圧を出力信号
線に導出するスイッチを含むものを用いてもよい。請求
項１０に記載の発明では、第１キャパシタの出力を導出
する間に、次の積分を行う第２のキャパシタを設けるこ
とにより、第１キャパシタの信号を読み出すと同時に第
２キャパシタへの積分が可能となり、動画撮像に対応す
ることが可能である。
ＯＳトランジスタを用いる場合、請求項８に記載するよ
うに、増幅用トランジスタの第１電極に印加される直流
電圧を抵抗用トランジスタの第２電極に接続される直流
電圧よりも高電位とすればよい。前記導出路としては、
請求項９に記載するように、全画素の中から所定のもの
を順次選択し、選択された画素から増幅電圧を出力信号
線に導出するスイッチを含むものを用いてもよい。請求
項１０に記載の発明では、第１キャパシタの出力を導出
する間に、次の積分を行う第２のキャパシタを設けるこ
とにより、第１キャパシタの信号を読み出すと同時に第
２キャパシタへの積分が可能となり、動画撮像に対応す
ることが可能である。
【００１４】また、請求項１１に記載の発明では、前記
キャパシタへの電流入力路にスイッチを設け、このスイ
ッチを全画素で同時制御して全画素の積分時間を同一に
したことを特徴とする。本発明によれば、キャパシタに
蓄積された電荷の読み出しのタイミングが行ごとに順次
ずれることがなく、そのキャパシタの積分時間（及びタ
イミング）は全画素で同一であるので、画素間での読み
出しずれに基づく信号の誤差といったものは生じない。
キャパシタへの電流入力路にスイッチを設け、このスイ
ッチを全画素で同時制御して全画素の積分時間を同一に
したことを特徴とする。本発明によれば、キャパシタに
蓄積された電荷の読み出しのタイミングが行ごとに順次
ずれることがなく、そのキャパシタの積分時間（及びタ
イミング）は全画素で同一であるので、画素間での読み
出しずれに基づく信号の誤差といったものは生じない。
【００１５】また、請求項１２に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極が直流電圧に接続されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電荷
に基づく信号を積分するキャパシタと；前記キャパシタ
の一端にゲートが接続され第１電極が直流電圧に接続さ
れて増幅器として動作する第３ＭＯＳトランジスタと；
前記キャパシタの前記一端に第１電極が接続され第２電
極が直流電圧に接続されているとともにゲートにリセッ
ト信号が入力されたときＯＮして前記キャパシタを初期
状態にリセットする第４ＭＯＳトランジスタと；第３Ｍ
ＯＳトランジスタの第２電極に第１電極が接続され第２
電極が出力信号線に接続されゲート電極が行選択線に接
続された読み出し用の第５ＭＯＳトランジスタとから成
っている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極が直流電圧に接続されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電荷
に基づく信号を積分するキャパシタと；前記キャパシタ
の一端にゲートが接続され第１電極が直流電圧に接続さ
れて増幅器として動作する第３ＭＯＳトランジスタと；
前記キャパシタの前記一端に第１電極が接続され第２電
極が直流電圧に接続されているとともにゲートにリセッ
ト信号が入力されたときＯＮして前記キャパシタを初期
状態にリセットする第４ＭＯＳトランジスタと；第３Ｍ
ＯＳトランジスタの第２電極に第１電極が接続され第２
電極が出力信号線に接続されゲート電極が行選択線に接
続された読み出し用の第５ＭＯＳトランジスタとから成
っている。
【００１６】このような構成によると、フォトダイオー
ドで発生した光電流は第１ＭＯＳトランジスタで対数変
換され、そのゲート電圧は対数変換電流に比例した電圧
となる。この電圧によって第２ＭＯＳトランジスタを通
してキャパシタが充電される。積分が終了した時点で第
５ＭＯＳトランジスタがＯＮされキャパシタの電荷に基
づく出力が第３ＭＯＳトランジスタで電圧増幅されて出
力信号線へ導出される。その後、第４ＭＯＳトランジス
タのゲートにリセットパルスが印加されると、キャパシ
タは初期化され、再びキャパシタによる積分が開始され
る。
ドで発生した光電流は第１ＭＯＳトランジスタで対数変
換され、そのゲート電圧は対数変換電流に比例した電圧
となる。この電圧によって第２ＭＯＳトランジスタを通
してキャパシタが充電される。積分が終了した時点で第
５ＭＯＳトランジスタがＯＮされキャパシタの電荷に基
づく出力が第３ＭＯＳトランジスタで電圧増幅されて出
力信号線へ導出される。その後、第４ＭＯＳトランジス
タのゲートにリセットパルスが印加されると、キャパシ
タは初期化され、再びキャパシタによる積分が開始され
る。
【００１７】また、請求項１３に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が以下のものからなっている：フォトダイ
オードと；前記フォトダイオードの一方の電極に第１電
極とゲート電極が接続されサブスレッショルド領域で動
作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳ
トランジスタのゲートに接続されサブスレッショルド領
域で動作する第２ＭＯＳトランジスタと；一端が第２Ｍ
ＯＳトランジスタの第２電極に接続され他端が直流電圧
に接続されるとともに第２ＭＯＳトランジスタの第１電
極にリセット電圧が与えられたときに第２ＭＯＳトラン
ジスタを介してリセットされるキャパシタと；前記キャ
パシタの一端にゲートが接続され第１電極が直流電圧に
接続されて増幅器として動作する第３ＭＯＳトランジス
タと；第１電極が第３ＭＯＳトランジスタの第２電極に
接続され第２電極が出力信号線に接続されゲート電極が
行選択線に接続された読み出し用の第５ＭＯＳトランジ
スタ。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が以下のものからなっている：フォトダイ
オードと；前記フォトダイオードの一方の電極に第１電
極とゲート電極が接続されサブスレッショルド領域で動
作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳ
トランジスタのゲートに接続されサブスレッショルド領
域で動作する第２ＭＯＳトランジスタと；一端が第２Ｍ
ＯＳトランジスタの第２電極に接続され他端が直流電圧
に接続されるとともに第２ＭＯＳトランジスタの第１電
極にリセット電圧が与えられたときに第２ＭＯＳトラン
ジスタを介してリセットされるキャパシタと；前記キャ
パシタの一端にゲートが接続され第１電極が直流電圧に
接続されて増幅器として動作する第３ＭＯＳトランジス
タと；第１電極が第３ＭＯＳトランジスタの第２電極に
接続され第２電極が出力信号線に接続されゲート電極が
行選択線に接続された読み出し用の第５ＭＯＳトランジ
スタ。
【００１８】この構成では、キャパシタの積分やキャパ
シタ電圧の読み出しについては、上記請求項１２の場合
と同一であるが、キャパシタのリセットについては第２
ＭＯＳトランジスタの第１電極にリセット電圧が与えら
れたとき、キャパシタの電荷が第２ＭＯＳトランジスタ
を通して放電されることによってなされる。
シタ電圧の読み出しについては、上記請求項１２の場合
と同一であるが、キャパシタのリセットについては第２
ＭＯＳトランジスタの第１電極にリセット電圧が与えら
れたとき、キャパシタの電荷が第２ＭＯＳトランジスタ
を通して放電されることによってなされる。
【００１９】また、請求項１４に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が以下のものからなっている：フォトダイ
オードと；前記フォトダイオードの一方の電極に第１電
極とゲート電極が接続されサブスレッショルド領域で動
作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳ
トランジスタのゲートに接続され第１電極が直流電圧に
接続されサブスレッショルド領域で動作する第２ＭＯＳ
トランジスタと；一端が第２ＭＯＳトランジスタの第２
電極に接続され他端が直流電圧に接続され前記フォトダ
イオードで発生した光電荷に基づく信号を積分するキャ
パシタと；前記キャパシタの一端にゲートが接続され第
１電極が直流電圧に接続されて増幅器として動作する第
３ＭＯＳトランジスタと；前記キャパシタの一端に第１
電極が接続され第２電極が直流電圧に接続されゲートに
直流電圧が印加されて常時ＯＮする第４ＭＯＳトランジ
スタ；第３ＭＯＳトランジスタの第２電極に第１電極が
接続され第２電極が出力信号線に接続されゲート電極が
行選択線に接続された読み出し用の第５ＭＯＳトランジ
スタ。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が以下のものからなっている：フォトダイ
オードと；前記フォトダイオードの一方の電極に第１電
極とゲート電極が接続されサブスレッショルド領域で動
作する第１ＭＯＳトランジスタと；ゲートが第１ＭＯＳ
トランジスタのゲートに接続され第１電極が直流電圧に
接続されサブスレッショルド領域で動作する第２ＭＯＳ
トランジスタと；一端が第２ＭＯＳトランジスタの第２
電極に接続され他端が直流電圧に接続され前記フォトダ
イオードで発生した光電荷に基づく信号を積分するキャ
パシタと；前記キャパシタの一端にゲートが接続され第
１電極が直流電圧に接続されて増幅器として動作する第
３ＭＯＳトランジスタと；前記キャパシタの一端に第１
電極が接続され第２電極が直流電圧に接続されゲートに
直流電圧が印加されて常時ＯＮする第４ＭＯＳトランジ
スタ；第３ＭＯＳトランジスタの第２電極に第１電極が
接続され第２電極が出力信号線に接続されゲート電極が
行選択線に接続された読み出し用の第５ＭＯＳトランジ
スタ。
【００２０】この構成では、常時ＯＮする第４ＭＯＳト
ランジスタが抵抗と等価になり、キャパシタに所定値の
抵抗が接続されていることになる。このためキャパシタ
の初期値が、その抵抗によって決まることになる。換言
すれば、第４ＭＯＳトランジスタのゲート電極に加える
直流電圧を可変することによって初期値を調整できるこ
とになる。
ランジスタが抵抗と等価になり、キャパシタに所定値の
抵抗が接続されていることになる。このためキャパシタ
の初期値が、その抵抗によって決まることになる。換言
すれば、第４ＭＯＳトランジスタのゲート電極に加える
直流電圧を可変することによって初期値を調整できるこ
とになる。
【００２１】また、請求項１５に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続されるとともに第１電極が直流電圧に接続されサブス
レッショルド領域で動作する第２ＭＯＳトランジスタ
と；第１電極が第２ＭＯＳトランジスタの第２電極に接
続されゲートにスイッチング電圧が印加される第６ＭＯ
Ｓトランジスタと、；一端が第６ＭＯＳトランジスタの
第２電極に接続され他端が直流電圧に接続され前記フォ
トダイオードで発生した光電流に基づく信号を積分する
キャパシタと、；前記キャパシタの一端にゲートが接続
され第１電極が直流電圧に接続されて増幅器として動作
する第３ＭＯＳトランジスタと；前記キャパシタの前記
一端に第１電極が接続され第２電極が直流電圧に接続さ
れているとともにゲートにリセット信号が入力されたと
きＯＮして前記キャパシタを初期状態にリセットする第
４ＭＯＳトランジスタと；第３ＭＯＳトランジスタの第
２電極に第１電極が接続され第２電極が出力信号線に接
続されゲート電極が行選択線に接続された読み出し用の
第５ＭＯＳトランジスタとから成り、第６ＭＯＳトラン
ジスタをＯＦＦして前記キャパシタの積分を停止した状
態で前記キャパシタの電圧を第３ＭＯＳトランジスタで
電圧増幅して読み出すようにしている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続されるとともに第１電極が直流電圧に接続されサブス
レッショルド領域で動作する第２ＭＯＳトランジスタ
と；第１電極が第２ＭＯＳトランジスタの第２電極に接
続されゲートにスイッチング電圧が印加される第６ＭＯ
Ｓトランジスタと、；一端が第６ＭＯＳトランジスタの
第２電極に接続され他端が直流電圧に接続され前記フォ
トダイオードで発生した光電流に基づく信号を積分する
キャパシタと、；前記キャパシタの一端にゲートが接続
され第１電極が直流電圧に接続されて増幅器として動作
する第３ＭＯＳトランジスタと；前記キャパシタの前記
一端に第１電極が接続され第２電極が直流電圧に接続さ
れているとともにゲートにリセット信号が入力されたと
きＯＮして前記キャパシタを初期状態にリセットする第
４ＭＯＳトランジスタと；第３ＭＯＳトランジスタの第
２電極に第１電極が接続され第２電極が出力信号線に接
続されゲート電極が行選択線に接続された読み出し用の
第５ＭＯＳトランジスタとから成り、第６ＭＯＳトラン
ジスタをＯＦＦして前記キャパシタの積分を停止した状
態で前記キャパシタの電圧を第３ＭＯＳトランジスタで
電圧増幅して読み出すようにしている。
【００２２】この構成では、全画素の第６ＭＯＳトラン
ジスタを同時制御することによって全画素の積分時間を
同一にできる。
ジスタを同時制御することによって全画素の積分時間を
同一にできる。
【００２３】また、請求項１６に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
１スイッチを介して第２ＭＯＳトランジスタの第２電極
に接続され他端が直流電圧に接続され前記フォトダイオ
ードで発生した光電流に基づく信号を積分するキャパシ
タと；ゲートが前記キャパシタの一端に接続され第１電
極が直流電圧に接続されて増幅器として動作する第３Ｍ
ＯＳトランジスタと；一端が第３ＭＯＳトランジスタの
第２電極に接続され他端が出力信号線に接続された第２
スイッチとから成り、第１スイッチをＯＮ状態にして前
記キャパシタへ第２ＭＯＳトランジスタの出力電流を供
給して信号の積分を行ない、第１スイッチをＯＦＦした
状態で第２スイッチをＯＮして前記キャパシタの信号を
第３ＭＯＳトランジスタで電圧増幅して出力信号線へ導
出し、その後、第１スイッチをＯＮ状態にして第２ＭＯ
Ｓトランジスタの第１電極に印加される前記クロックの
リセット電圧期間に第２ＭＯＳトランジスタと第１スイ
ッチを通して前記キャパシタの初期化を行なうようにな
っている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
１スイッチを介して第２ＭＯＳトランジスタの第２電極
に接続され他端が直流電圧に接続され前記フォトダイオ
ードで発生した光電流に基づく信号を積分するキャパシ
タと；ゲートが前記キャパシタの一端に接続され第１電
極が直流電圧に接続されて増幅器として動作する第３Ｍ
ＯＳトランジスタと；一端が第３ＭＯＳトランジスタの
第２電極に接続され他端が出力信号線に接続された第２
スイッチとから成り、第１スイッチをＯＮ状態にして前
記キャパシタへ第２ＭＯＳトランジスタの出力電流を供
給して信号の積分を行ない、第１スイッチをＯＦＦした
状態で第２スイッチをＯＮして前記キャパシタの信号を
第３ＭＯＳトランジスタで電圧増幅して出力信号線へ導
出し、その後、第１スイッチをＯＮ状態にして第２ＭＯ
Ｓトランジスタの第１電極に印加される前記クロックの
リセット電圧期間に第２ＭＯＳトランジスタと第１スイ
ッチを通して前記キャパシタの初期化を行なうようにな
っている。
【００２４】この構成では、キャパシタの初期化（リセ
ット）はキャパシタの電荷が第１スイッチと第２ＭＯＳ
トランジスタを通して放電することにより行なわれる。
ット）はキャパシタの電荷が第１スイッチと第２ＭＯＳ
トランジスタを通して放電することにより行なわれる。
【００２５】また、請求項１７に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
１スイッチを介して第２ＭＯＳトランジスタの第２電極
に接続され他端が直流電圧に接続され前記フォトダイオ
ードで発生した光電流に基づく信号を積分するキャパシ
タと；ゲートが前記キャパシタの一端に接続され第１電
極が直流電圧に接続されて増幅器として動作する第３Ｍ
ＯＳトランジスタと；一端が前記キャパシタの一端に接
続され他端が直流電圧に接続されゲートにリセット信号
が入力される第４ＭＯＳトランジスタと；一端が第３Ｍ
ＯＳトランジスタの第２電極に接続され他端が出力信号
線に接続された第２スイッチとから成り、第１スイッチ
をＯＦＦして前記キャパシタの信号を第３ＭＯＳトラン
ジスタで電圧増幅して出力信号線へ読み出しているとき
に第２ＭＯＳトランジスタの第２電極のクロックのリセ
ット電圧期間に前記第２ＭＯＳトランジスタの第２電極
に関係するｐｎ接合容量をリセットし前記クロックの他
のレベル期間にｐｎ接合容量への信号の積分を開始さ
せ、前記キャパシタの信号の読み出し終了後に第１スイ
ッチをＯＮさせて前記ｐｎ接合容量の蓄積電荷を前記キ
ャパシタへ移送するとともに該キャパシタの積分を続行
するようになっている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
１スイッチを介して第２ＭＯＳトランジスタの第２電極
に接続され他端が直流電圧に接続され前記フォトダイオ
ードで発生した光電流に基づく信号を積分するキャパシ
タと；ゲートが前記キャパシタの一端に接続され第１電
極が直流電圧に接続されて増幅器として動作する第３Ｍ
ＯＳトランジスタと；一端が前記キャパシタの一端に接
続され他端が直流電圧に接続されゲートにリセット信号
が入力される第４ＭＯＳトランジスタと；一端が第３Ｍ
ＯＳトランジスタの第２電極に接続され他端が出力信号
線に接続された第２スイッチとから成り、第１スイッチ
をＯＦＦして前記キャパシタの信号を第３ＭＯＳトラン
ジスタで電圧増幅して出力信号線へ読み出しているとき
に第２ＭＯＳトランジスタの第２電極のクロックのリセ
ット電圧期間に前記第２ＭＯＳトランジスタの第２電極
に関係するｐｎ接合容量をリセットし前記クロックの他
のレベル期間にｐｎ接合容量への信号の積分を開始さ
せ、前記キャパシタの信号の読み出し終了後に第１スイ
ッチをＯＮさせて前記ｐｎ接合容量の蓄積電荷を前記キ
ャパシタへ移送するとともに該キャパシタの積分を続行
するようになっている。
【００２６】また、請求項１８に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極に直流電圧が印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと；第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの前記一端にゲ
ートが接続され第１電極が直流電圧に接続されて増幅器
として動作する第３ＭＯＳトランジスタと；第２キャパ
シタの一端に第１電極が接続され第２電極が直流電圧に
接続されゲートにリセット信号が入力される第４ＭＯＳ
トランジスタと；一端が第３ＭＯＳトランジスタの第２
電極に接続され他端が出力信号線に接続された第２スイ
ッチとから成り、第１スイッチをＯＦＦ状態にして第２
キャパシタの信号を第３ＭＯＳトランジスタで電圧増幅
して出力信号線へ読み出しているときに第１キャパシタ
で次の積分を開始し、前記読み出し終了後、第４ＭＯＳ
トランジスタをＯＮして第２キャパシタをリセットした
後、第１スイッチをＯＮして第１キャパシタの電荷を第
２キャパシタへ転送するとともに第２キャパシタの積分
を続行するようになっている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極に直流電圧が印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと；第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの前記一端にゲ
ートが接続され第１電極が直流電圧に接続されて増幅器
として動作する第３ＭＯＳトランジスタと；第２キャパ
シタの一端に第１電極が接続され第２電極が直流電圧に
接続されゲートにリセット信号が入力される第４ＭＯＳ
トランジスタと；一端が第３ＭＯＳトランジスタの第２
電極に接続され他端が出力信号線に接続された第２スイ
ッチとから成り、第１スイッチをＯＦＦ状態にして第２
キャパシタの信号を第３ＭＯＳトランジスタで電圧増幅
して出力信号線へ読み出しているときに第１キャパシタ
で次の積分を開始し、前記読み出し終了後、第４ＭＯＳ
トランジスタをＯＮして第２キャパシタをリセットした
後、第１スイッチをＯＮして第１キャパシタの電荷を第
２キャパシタへ転送するとともに第２キャパシタの積分
を続行するようになっている。
【００２７】また、請求項１９に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと；第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの一端にゲート
が接続され第１電極が直流電圧に接続されて増幅器とし
て動作する第３ＭＯＳトランジスタと；一端が第３ＭＯ
Ｓトランジスタの第２電極に接続され他端が出力信号線
に接続された第２スイッチとから成り、第１キャパシタ
で積分された電圧を第１スイッチをＯＮして第２キャパ
シタに転送することで第１キャパシタのリセットを行な
い、次いで第１スイッチをＯＦＦして第２キャパシタの
電荷に基づく電圧を第３ＭＯＳトランジスタで電圧増幅
して前記出力信号線へ読み出しているときに第１キャパ
シタで次の積分を行なうようになっている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと；第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの一端にゲート
が接続され第１電極が直流電圧に接続されて増幅器とし
て動作する第３ＭＯＳトランジスタと；一端が第３ＭＯ
Ｓトランジスタの第２電極に接続され他端が出力信号線
に接続された第２スイッチとから成り、第１キャパシタ
で積分された電圧を第１スイッチをＯＮして第２キャパ
シタに転送することで第１キャパシタのリセットを行な
い、次いで第１スイッチをＯＦＦして第２キャパシタの
電荷に基づく電圧を第３ＭＯＳトランジスタで電圧増幅
して前記出力信号線へ読み出しているときに第１キャパ
シタで次の積分を行なうようになっている。
【００２８】また、請求項２０に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと；第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの一端にゲート
が接続され第１電極が直流電圧に接続されて増幅器とし
て動作する第３ＭＯＳトランジスタと；第２キャパシタ
の一端に第１電極が接続され第２電極が直流電圧に接続
されゲートにリセット電圧が印加される第４ＭＯＳトラ
ンジスタと；一端が第３ＭＯＳトランジスタの第２電極
に接続され他端が出力信号線に接続された第２スイッチ
とから成り、第１スイッチをＯＦＦした状態で第２キャ
パシタの信号を第３ＭＯＳトランジスタで電圧増幅して
読み出しているときに第２ＭＯＳトランジスタの第２電
極に印加されるクロックのリセット電圧レベル期間に第
１キャパシタをリセットし、前記クロックの他のレベル
期間に第１キャパシタの積分を開始し、読み出し終了後
第４ＭＯＳトランジスタをＯＮして第２キャパシタをリ
セットし、次に第１スイッチをＯＮして第１キャパシタ
の電荷を第２キャパシタへ転送するとともに第２キャパ
シタの積分を継続するようにしている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと；第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの一端にゲート
が接続され第１電極が直流電圧に接続されて増幅器とし
て動作する第３ＭＯＳトランジスタと；第２キャパシタ
の一端に第１電極が接続され第２電極が直流電圧に接続
されゲートにリセット電圧が印加される第４ＭＯＳトラ
ンジスタと；一端が第３ＭＯＳトランジスタの第２電極
に接続され他端が出力信号線に接続された第２スイッチ
とから成り、第１スイッチをＯＦＦした状態で第２キャ
パシタの信号を第３ＭＯＳトランジスタで電圧増幅して
読み出しているときに第２ＭＯＳトランジスタの第２電
極に印加されるクロックのリセット電圧レベル期間に第
１キャパシタをリセットし、前記クロックの他のレベル
期間に第１キャパシタの積分を開始し、読み出し終了後
第４ＭＯＳトランジスタをＯＮして第２キャパシタをリ
セットし、次に第１スイッチをＯＮして第１キャパシタ
の電荷を第２キャパシタへ転送するとともに第２キャパ
シタの積分を継続するようにしている。
【００２９】また、請求項２１に記載の発明では、請求
項１２〜請求項２０のいずれかに記載の固体撮像装置に
おいて、前記画素に対し前記出力信号線を介して接続さ
れ前記第３ＭＯＳトランジスタのドレイン側で前記第３
ＭＯＳトランジスタの負荷抵抗を成すＭＯＳトランジス
タを備えているを備えていることを特徴としている。
項１２〜請求項２０のいずれかに記載の固体撮像装置に
おいて、前記画素に対し前記出力信号線を介して接続さ
れ前記第３ＭＯＳトランジスタのドレイン側で前記第３
ＭＯＳトランジスタの負荷抵抗を成すＭＯＳトランジス
タを備えているを備えていることを特徴としている。
【００３０】請求項２２、請求項２３に記載するよう
に、画素マトリクスの列ごとに、その列に含まれる各画
素の第５ＭＯＳトランジスタあるいは第２スイッチに接
続された第１電極と、直流電圧に接続された第２電極
と、直流電圧に接続されたゲートとを有する抵抗用ＭＯ
Ｓトランジスタをさらに備えてもよい。
に、画素マトリクスの列ごとに、その列に含まれる各画
素の第５ＭＯＳトランジスタあるいは第２スイッチに接
続された第１電極と、直流電圧に接続された第２電極
と、直流電圧に接続されたゲートとを有する抵抗用ＭＯ
Ｓトランジスタをさらに備えてもよい。
【００３１】
【発明の実施の形態】以下、本発明の固体撮像装置の各
実施形態を図面を参照して説明する。図１は本発明を実
施した二次元のＭＯＳ型固体撮像装置の一部の構成を概
略的に示している。同図において、Ｇ１１、Ｇ１２、・
・・、Ｇｍｎは行列配置（マトリクス配置）された画素
を示している。２は垂直走査回路であり、行（ライン）
４−１、４−２、・・・、４−ｎを順次走査していく。
３は水平走査回路であり、画素から出力信号線６−１、
６−２、・・・、６−ｍに導出された光電変換信号を画
素ごとに水平方向に順次読み出す。５は電源ラインであ
る。各画素に対し、上記ライン４−１、４−２・・・、
４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電
源ライン５だけでなく、他のライン（例えば、クロック
ラインやバイアス供給ライン等）も接続されるが、図１
ではこれらについて省略し、図３以降の各実施形態にお
いて示している。
実施形態を図面を参照して説明する。図１は本発明を実
施した二次元のＭＯＳ型固体撮像装置の一部の構成を概
略的に示している。同図において、Ｇ１１、Ｇ１２、・
・・、Ｇｍｎは行列配置（マトリクス配置）された画素
を示している。２は垂直走査回路であり、行（ライン）
４−１、４−２、・・・、４−ｎを順次走査していく。
３は水平走査回路であり、画素から出力信号線６−１、
６−２、・・・、６−ｍに導出された光電変換信号を画
素ごとに水平方向に順次読み出す。５は電源ラインであ
る。各画素に対し、上記ライン４−１、４−２・・・、
４−ｎや出力信号線６−１、６−２・・・、６−ｍ、電
源ライン５だけでなく、他のライン（例えば、クロック
ラインやバイアス供給ライン等）も接続されるが、図１
ではこれらについて省略し、図３以降の各実施形態にお
いて示している。
【００３２】出力線路６−１、６−２、・・・、６−ｍ
ごとにｐチャンネルのＭＯＳトランジスタＱ１とｎチャ
ンネルのＭＯＳトランジスタＱ２が図示の如く１組ずつ
設けられている。ＭＯＳトランジスタＱ１のゲートは直
流電圧線７に接続され、ドレインは出力信号線６−１に
接続され、ソースは直流電源ライン８に接続されてい
る。一方、ＭＯＳトランジスタＱ２のドレインは出力信
号線６−１に接続され、ソースは最終的な信号線９に接
続され、ゲートは水平走査回路３に接続されている。
ごとにｐチャンネルのＭＯＳトランジスタＱ１とｎチャ
ンネルのＭＯＳトランジスタＱ２が図示の如く１組ずつ
設けられている。ＭＯＳトランジスタＱ１のゲートは直
流電圧線７に接続され、ドレインは出力信号線６−１に
接続され、ソースは直流電源ライン８に接続されてい
る。一方、ＭＯＳトランジスタＱ２のドレインは出力信
号線６−１に接続され、ソースは最終的な信号線９に接
続され、ゲートは水平走査回路３に接続されている。
【００３３】画素Ｇ11〜Ｇｍｎには、後述するように、
それらの画素で発生した光電荷に基づく電圧を増幅して
出力する増幅用の第３ＭＯＳトランジスタＴ３が設けら
れている。その増幅用のＭＯＳトランジスタＴ３と上記
ＭＯＳトランジスタＱ１との接続関係は図２（ａ）のよ
うになる。ここで、ＭＯＳトランジスタＱ１のソースに
接続される直流電圧ＶDD’と、第３ＭＯＳトランジスタ
Ｔ３のソースに接続される直流電圧ＶSS’との関係は、
ＶDD’＞ＶSS’であり、直流電圧ＶSS’は例えばグラン
ド電圧（接地）である。この回路構成は下段のＭＯＳト
ランジスタＴ３のゲートに信号が入力され、上段のＭＯ
ＳトランジスタＱ１のゲートには直流電圧が常時印加さ
れる。このため上段のＭＯＳトランジスタＱ１は抵抗
（負荷抵抗）と等価であり、図２（ａ）の回路はソース
接地型の増幅回路となっている。この場合、ＭＯＳトラ
ンジスタＴ３のドレイン側から増幅出力されるのは電圧
であると考えてよい。
それらの画素で発生した光電荷に基づく電圧を増幅して
出力する増幅用の第３ＭＯＳトランジスタＴ３が設けら
れている。その増幅用のＭＯＳトランジスタＴ３と上記
ＭＯＳトランジスタＱ１との接続関係は図２（ａ）のよ
うになる。ここで、ＭＯＳトランジスタＱ１のソースに
接続される直流電圧ＶDD’と、第３ＭＯＳトランジスタ
Ｔ３のソースに接続される直流電圧ＶSS’との関係は、
ＶDD’＞ＶSS’であり、直流電圧ＶSS’は例えばグラン
ド電圧（接地）である。この回路構成は下段のＭＯＳト
ランジスタＴ３のゲートに信号が入力され、上段のＭＯ
ＳトランジスタＱ１のゲートには直流電圧が常時印加さ
れる。このため上段のＭＯＳトランジスタＱ１は抵抗
（負荷抵抗）と等価であり、図２（ａ）の回路はソース
接地型の増幅回路となっている。この場合、ＭＯＳトラ
ンジスタＴ３のドレイン側から増幅出力されるのは電圧
であると考えてよい。
【００３４】ＭＯＳトランジスタＱ２は水平走査回路３
によって制御され、スイッチ素子として動作する。尚、
後述するように各実施形態の画素内にはスイッチ用の第
５ＭＯＳトランジスタＴ５も設けられている。この第５
ＭＯＳトランジスタＴ５も含めて表わすと、図２（ａ）
の回路は正確には図２（ｂ）のようになる。即ち、第５
ＭＯＳトランジスタがＭＯＳトランジスタＱ１と第３Ｍ
ＯＳトランジスタＴ３との間に挿入されている。ここ
で、第５ＭＯＳトランジスタＴ５は行の選択を行うもの
であり、トランジスタＱ２は列の選択を行うものであ
る。なお、図１および図２に示す構成は以下に説明する
第１実施形態〜第９実施形態に共通の構成である。いず
れにしても、図２のような電圧増幅回路として構成する
ことにより信号のゲインを大きく出力することができ
る。
によって制御され、スイッチ素子として動作する。尚、
後述するように各実施形態の画素内にはスイッチ用の第
５ＭＯＳトランジスタＴ５も設けられている。この第５
ＭＯＳトランジスタＴ５も含めて表わすと、図２（ａ）
の回路は正確には図２（ｂ）のようになる。即ち、第５
ＭＯＳトランジスタがＭＯＳトランジスタＱ１と第３Ｍ
ＯＳトランジスタＴ３との間に挿入されている。ここ
で、第５ＭＯＳトランジスタＴ５は行の選択を行うもの
であり、トランジスタＱ２は列の選択を行うものであ
る。なお、図１および図２に示す構成は以下に説明する
第１実施形態〜第９実施形態に共通の構成である。いず
れにしても、図２のような電圧増幅回路として構成する
ことにより信号のゲインを大きく出力することができ
る。
【００３５】従って、画素がダイナミックレンジ拡大の
ために光電流を対数変換しているような場合は、そのま
までは出力信号が小さいが、本増幅回路により充分大き
な信号に増幅されるため、後続の信号処理回路（図示せ
ず）での処理が楽になる。また、増幅回路の負荷抵抗部
分を構成するトランジスタＱ１を画素内に設けずに、列
方向に配置された複数の画素が接続される出力信号線６
−１、６−２、・・・、６−ｍごとに設けることによ
り、負荷抵抗の数を低減でき、半導体チップ上で増幅回
路が占める面積を少なくできる。
ために光電流を対数変換しているような場合は、そのま
までは出力信号が小さいが、本増幅回路により充分大き
な信号に増幅されるため、後続の信号処理回路（図示せ
ず）での処理が楽になる。また、増幅回路の負荷抵抗部
分を構成するトランジスタＱ１を画素内に設けずに、列
方向に配置された複数の画素が接続される出力信号線６
−１、６−２、・・・、６−ｍごとに設けることによ
り、負荷抵抗の数を低減でき、半導体チップ上で増幅回
路が占める面積を少なくできる。
【００３６】以下、各実施形態を画素部分の構成を示し
て説明する。尚、以下の各実施形態では、信号を第３Ｍ
ＯＳトランジスタＴ３で増幅して出力信号線へ導出する
旨、説明しているが、正確には第３ＭＯＳトランジスタ
Ｔ３と上述の負荷抵抗用のＭＯＳトランジスタＱ１との
組み合せによって電圧増幅するものであることは理解さ
れるべきである。なお、本明細書において、「直流電圧
へ接続」という場合、グランド電圧への接続、すなわち
「接地」をも含むものとする。
て説明する。尚、以下の各実施形態では、信号を第３Ｍ
ＯＳトランジスタＴ３で増幅して出力信号線へ導出する
旨、説明しているが、正確には第３ＭＯＳトランジスタ
Ｔ３と上述の負荷抵抗用のＭＯＳトランジスタＱ１との
組み合せによって電圧増幅するものであることは理解さ
れるべきである。なお、本明細書において、「直流電圧
へ接続」という場合、グランド電圧への接続、すなわち
「接地」をも含むものとする。
【００３７】〈第１実施形態〉図３において、ｐｎフォ
トダイオードＰＤが感光部（光電変換部）を形成してい
る。そのフォトダイオードＰＤのアノードは第１のＭＯ
ＳトランジスタＴ１のドレインとゲート、及び第２のＭ
ＯＳトランジスタＴ２のゲートに接続されている。第２
のＭＯＳトランジスタＴ２のソースは第３のＭＯＳトラ
ンジスタＴ３のゲート、及び第４のＭＯＳトランジスタ
Ｔ４のドレインに接続され、第３のＭＯＳトランジスタ
Ｔ３のドレインには直流電圧Ｖss2が印加される。この
電圧Ｖss2は例えばグランド電圧である。第３のＭＯＳ
トランジスタＴ３のソースは第５のＭＯＳトランジスタ
Ｔ５のドレインに接続されている。第５のＭＯＳトラン
ジスタＴ５のソースは出力信号線６へ接続されている。
トダイオードＰＤが感光部（光電変換部）を形成してい
る。そのフォトダイオードＰＤのアノードは第１のＭＯ
ＳトランジスタＴ１のドレインとゲート、及び第２のＭ
ＯＳトランジスタＴ２のゲートに接続されている。第２
のＭＯＳトランジスタＴ２のソースは第３のＭＯＳトラ
ンジスタＴ３のゲート、及び第４のＭＯＳトランジスタ
Ｔ４のドレインに接続され、第３のＭＯＳトランジスタ
Ｔ３のドレインには直流電圧Ｖss2が印加される。この
電圧Ｖss2は例えばグランド電圧である。第３のＭＯＳ
トランジスタＴ３のソースは第５のＭＯＳトランジスタ
Ｔ５のドレインに接続されている。第５のＭＯＳトラン
ジスタＴ５のソースは出力信号線６へ接続されている。
【００３８】また、ｐｎフォトダイオードＰＤのカソー
ドと第２のＭＯＳトランジスタＴ２のドレインには直流
電圧ＶDDが印加されるようになっている。一方、第１の
ＭＯＳトランジスタＴ１のソースには直流電圧Ｖssが印
加されており、第２のＭＯＳトランジスタＴ２のソース
にはキャパシタ（Ｃ）を介して同じく直流電圧Ｖssが印
加されている。第４のＭＯＳトランジスタＴ４のソース
には直流電圧ＶRSが印加されている。第４のＭＯＳトラ
ンジスタＴ４のゲートにはリセット電圧ΦＲＳが印加さ
れる。第１、第２のＭＯＳトランジスタＴ１、Ｔ２はい
ずれもサブスレッショルド領域で動作するようにバイア
スされている。
ドと第２のＭＯＳトランジスタＴ２のドレインには直流
電圧ＶDDが印加されるようになっている。一方、第１の
ＭＯＳトランジスタＴ１のソースには直流電圧Ｖssが印
加されており、第２のＭＯＳトランジスタＴ２のソース
にはキャパシタ（Ｃ）を介して同じく直流電圧Ｖssが印
加されている。第４のＭＯＳトランジスタＴ４のソース
には直流電圧ＶRSが印加されている。第４のＭＯＳトラ
ンジスタＴ４のゲートにはリセット電圧ΦＲＳが印加さ
れる。第１、第２のＭＯＳトランジスタＴ１、Ｔ２はい
ずれもサブスレッショルド領域で動作するようにバイア
スされている。
【００３９】今、フォトダイオードＰＤに光が当たると
光電流が発生し、第１ＭＯＳトランジスタＴ１のゲート
には、ＭＯＳトランジスタのサブスレッショルド特性に
より、前記光電流を対数変換した値の電圧が発生する。
この電圧により、キャパシタＣには光電流の積分値を対
数変換した値と同等の電荷が蓄積される。ここで第５Ｍ
ＯＳトランジスタＴ５のゲートにパルスΦＶを与えて、
該ＭＯＳトランジスタＴ５をＯＮにすると第３ＭＯＳト
ランジスタＴ３のゲートへ蓄積された電荷に比例した電
流が第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通り、
出力信号線６へ第３ＭＯＳトランジスタＴ３で電圧増幅
した形で導出される。このようにして入射光量の対数値
に比例した信号（出力電圧）を読み出すことができる。
信号読み出し後は第５ＭＯＳトランジスタＴ５をＯＦＦ
にして第４ＭＯＳトランジスタＴ４をＯＮすることでキ
ャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電
圧を初期化させることができる。
光電流が発生し、第１ＭＯＳトランジスタＴ１のゲート
には、ＭＯＳトランジスタのサブスレッショルド特性に
より、前記光電流を対数変換した値の電圧が発生する。
この電圧により、キャパシタＣには光電流の積分値を対
数変換した値と同等の電荷が蓄積される。ここで第５Ｍ
ＯＳトランジスタＴ５のゲートにパルスΦＶを与えて、
該ＭＯＳトランジスタＴ５をＯＮにすると第３ＭＯＳト
ランジスタＴ３のゲートへ蓄積された電荷に比例した電
流が第３、第５ＭＯＳトランジスタＴ３、Ｔ５を通り、
出力信号線６へ第３ＭＯＳトランジスタＴ３で電圧増幅
した形で導出される。このようにして入射光量の対数値
に比例した信号（出力電圧）を読み出すことができる。
信号読み出し後は第５ＭＯＳトランジスタＴ５をＯＦＦ
にして第４ＭＯＳトランジスタＴ４をＯＮすることでキ
ャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲート電
圧を初期化させることができる。
【００４０】〈第２実施形態〉図４に示すように第２実
施形態では、第２ＭＯＳトランジスタＴ２のドレインに
クロックΦＤを与えることによってキャパシタＣ及び第
３ＭＯＳトランジスタＴ３のゲート電圧をリセット（初
期化）するようにし、それによって第４ＭＯＳトランジ
スタＴ４を削除した構成となっている。その他の構成は
第１実施形態（図３）と同一である。尚、クロックΦＤ
のハイレベル期間では、キャパシタＣに積分が行なわ
れ、ローレベル期間では、キャパシタＣの電荷及び第３
ＭＯＳトランジスタのゲートの電荷がＭＯＳトランジス
タＴ２を通して放電され、キャパシタＣの電圧及び第３
ＭＯＳトランジスタＴ３のゲートは略クロックΦＤのロ
ーレベル電圧に初期化される（リセット）。この第２実
施形態では、第４ＭＯＳトランジスタＴ４を省略できる
分、構成がシンプルになる。
施形態では、第２ＭＯＳトランジスタＴ２のドレインに
クロックΦＤを与えることによってキャパシタＣ及び第
３ＭＯＳトランジスタＴ３のゲート電圧をリセット（初
期化）するようにし、それによって第４ＭＯＳトランジ
スタＴ４を削除した構成となっている。その他の構成は
第１実施形態（図３）と同一である。尚、クロックΦＤ
のハイレベル期間では、キャパシタＣに積分が行なわ
れ、ローレベル期間では、キャパシタＣの電荷及び第３
ＭＯＳトランジスタのゲートの電荷がＭＯＳトランジス
タＴ２を通して放電され、キャパシタＣの電圧及び第３
ＭＯＳトランジスタＴ３のゲートは略クロックΦＤのロ
ーレベル電圧に初期化される（リセット）。この第２実
施形態では、第４ＭＯＳトランジスタＴ４を省略できる
分、構成がシンプルになる。
【００４１】〈第３実施形態〉図５に示すように、第３
実施形態は、第１実施形態（図３）に対し第２ＭＯＳト
ランジスタＴ２とキャパシタＣとの間にｎチャンネル型
の第６ＭＯＳトランジスタＴ６をスイッチとして挿入し
た点が特徴となっている。この第６ＭＯＳトランジスタ
Ｔ６のドレインは第２ＭＯＳトランジスタＴ２のソース
に接続され、ソースはキャパシタＣに接続され、ゲート
には積分時間制御電圧（スイッチング電圧）ФINTが印
加されるようになっている。積分時間制御電圧ФINTを
ハイレベルにして第６ＭＯＳトランジスタＴ６をＯＮし
た状態でキャパシタＣの積分動作が行なわれる。そし
て、キャパシタＣの信号を読み出す際には、積分時間制
御電圧ФINTをローレベルにして該第６ＭＯＳトランジ
スタＴ６をＯＦＦにした状態で、第５ＭＯＳトランジス
タＴ５をＯＮし、第３、第５ＭＯＳトランジスタＴ３、
Ｔ５を通して出力信号線６へ第３ＭＯＳトランジスタＴ
３で電圧増幅した形で読み出す。
実施形態は、第１実施形態（図３）に対し第２ＭＯＳト
ランジスタＴ２とキャパシタＣとの間にｎチャンネル型
の第６ＭＯＳトランジスタＴ６をスイッチとして挿入し
た点が特徴となっている。この第６ＭＯＳトランジスタ
Ｔ６のドレインは第２ＭＯＳトランジスタＴ２のソース
に接続され、ソースはキャパシタＣに接続され、ゲート
には積分時間制御電圧（スイッチング電圧）ФINTが印
加されるようになっている。積分時間制御電圧ФINTを
ハイレベルにして第６ＭＯＳトランジスタＴ６をＯＮし
た状態でキャパシタＣの積分動作が行なわれる。そし
て、キャパシタＣの信号を読み出す際には、積分時間制
御電圧ФINTをローレベルにして該第６ＭＯＳトランジ
スタＴ６をＯＦＦにした状態で、第５ＭＯＳトランジス
タＴ５をＯＮし、第３、第５ＭＯＳトランジスタＴ３、
Ｔ５を通して出力信号線６へ第３ＭＯＳトランジスタＴ
３で電圧増幅した形で読み出す。
【００４２】信号読み出し後は、第５ＭＯＳトランジス
タＴ５をＯＦＦにし、且つ第６ＭＯＳトランジスタＴ６
をＯＦＦにした状態で第４ＭＯＳトランジスタＴ４をＯ
ＮさせることによってキャパシタＣ及び第３ＭＯＳトラ
ンジスタＴ３のゲート電圧のリセット（初期化）を行な
う。しかる後、第６ＭＯＳトランジスタＴ６をＯＮして
キャパシタＣによる次の積分を行なう。この第３実施形
態では、二次元に配置された全ての画素の第６ＭＯＳト
ランジスタＴ６のゲートに同時刻、同時間だけパルスを
与えると全ての画素が同時刻、同時間だけ積分された電
荷を各画素のキャパシタＣに蓄積することができる。
タＴ５をＯＦＦにし、且つ第６ＭＯＳトランジスタＴ６
をＯＦＦにした状態で第４ＭＯＳトランジスタＴ４をＯ
ＮさせることによってキャパシタＣ及び第３ＭＯＳトラ
ンジスタＴ３のゲート電圧のリセット（初期化）を行な
う。しかる後、第６ＭＯＳトランジスタＴ６をＯＮして
キャパシタＣによる次の積分を行なう。この第３実施形
態では、二次元に配置された全ての画素の第６ＭＯＳト
ランジスタＴ６のゲートに同時刻、同時間だけパルスを
与えると全ての画素が同時刻、同時間だけ積分された電
荷を各画素のキャパシタＣに蓄積することができる。
【００４３】〈第４実施形態〉図６に示すように、第４
実施形態は第１実施形態（図３）に対して、第４ＭＯＳ
トランジスタＴ４を省略するとともに、第２ＭＯＳトラ
ンジスタＴ２のドレインにクロックΦＤを与えるように
し、且つその第２ＭＯＳトランジスタのソースとキャパ
シタＣ間に第６ＭＯＳトランジスタＴ６をスイッチとし
て挿入した点が相違しており、その他の構成は同一であ
る。第６ＭＯＳトランジスタＴ６はドレインが第２ＭＯ
ＳトランジスタＴ２のソースに接続され、ソースがキャ
パシタに接続され、ゲートには積分時間制御電圧ФINT
が印加されるようになっている。
実施形態は第１実施形態（図３）に対して、第４ＭＯＳ
トランジスタＴ４を省略するとともに、第２ＭＯＳトラ
ンジスタＴ２のドレインにクロックΦＤを与えるように
し、且つその第２ＭＯＳトランジスタのソースとキャパ
シタＣ間に第６ＭＯＳトランジスタＴ６をスイッチとし
て挿入した点が相違しており、その他の構成は同一であ
る。第６ＭＯＳトランジスタＴ６はドレインが第２ＭＯ
ＳトランジスタＴ２のソースに接続され、ソースがキャ
パシタに接続され、ゲートには積分時間制御電圧ФINT
が印加されるようになっている。
【００４４】フォトダイオードＰＤに光が当たると光電
流が発生し、ＭＯＳトランジスタＴ１のゲートには、Ｍ
ＯＳトランジスタのサブスレッショルド特性により、前
記光電流を対数変換した値の電圧が発生する。この電圧
により、キャパシタＣには光電流の積分値を対数変換し
た値と同等の電荷が蓄積されるが、ここで２次元に配置
されたすべての画素の第６ＭＯＳトランジスタＴ６のゲ
ートに同時刻、同時間だけＯＮさせるパルスを与えると
すべての画素が同時刻、同時間だけ積分された電荷を各
画素のキャパシタＣにそれぞれ蓄積することができる。
流が発生し、ＭＯＳトランジスタＴ１のゲートには、Ｍ
ＯＳトランジスタのサブスレッショルド特性により、前
記光電流を対数変換した値の電圧が発生する。この電圧
により、キャパシタＣには光電流の積分値を対数変換し
た値と同等の電荷が蓄積されるが、ここで２次元に配置
されたすべての画素の第６ＭＯＳトランジスタＴ６のゲ
ートに同時刻、同時間だけＯＮさせるパルスを与えると
すべての画素が同時刻、同時間だけ積分された電荷を各
画素のキャパシタＣにそれぞれ蓄積することができる。
【００４５】次に第５ＭＯＳトランジスタＴ５のゲート
にパルスФＶを与え、第５ＭＯＳトランジスタＴ５をＯ
Ｎにすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積
された電荷（この電荷はキャパシタＣの電荷量に依存し
ている）に比例した電圧が第３、第５ＭＯＳトランジス
タＴ３，Ｔ５を通り、信号出力線６へ第３ＭＯＳトラン
ジスタＴ３で電圧増幅した形で導出される。このように
して入射光量の対数値に比例した信号を読み出すことが
できる。信号読み出し後は第５ＭＯＳトランジスタＴ５
をＯＦＦにし、第６ＭＯＳトランジスタＴ６をＯＮにし
て第２ＭＯＳトランジスタＴ２のドレインにキャパシタ
Ｃの初期化のためクロックФＤのローレベルを与えるこ
とでキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲ
ート電圧を初期化させることができる。
にパルスФＶを与え、第５ＭＯＳトランジスタＴ５をＯ
Ｎにすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積
された電荷（この電荷はキャパシタＣの電荷量に依存し
ている）に比例した電圧が第３、第５ＭＯＳトランジス
タＴ３，Ｔ５を通り、信号出力線６へ第３ＭＯＳトラン
ジスタＴ３で電圧増幅した形で導出される。このように
して入射光量の対数値に比例した信号を読み出すことが
できる。信号読み出し後は第５ＭＯＳトランジスタＴ５
をＯＦＦにし、第６ＭＯＳトランジスタＴ６をＯＮにし
て第２ＭＯＳトランジスタＴ２のドレインにキャパシタ
Ｃの初期化のためクロックФＤのローレベルを与えるこ
とでキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲ
ート電圧を初期化させることができる。
【００４６】〈第５実施形態〉図７に示すように、第５
実施形態は第３実施形態（図５）に対し、第２ＭＯＳト
ランジスタＴ２のドレインにクロックФＤを与えるよう
にしている点が主に相違している。尚、Ｃｓは第２ＭＯ
ＳトランジスタＴ２のソース（第６ＭＯＳトランジスタ
Ｔ６のドレイン）に関係するｐｎ接合容量である。
実施形態は第３実施形態（図５）に対し、第２ＭＯＳト
ランジスタＴ２のドレインにクロックФＤを与えるよう
にしている点が主に相違している。尚、Ｃｓは第２ＭＯ
ＳトランジスタＴ２のソース（第６ＭＯＳトランジスタ
Ｔ６のドレイン）に関係するｐｎ接合容量である。
【００４７】なお、前記接合容量Ｃｓは図１２に示すよ
うに、ｎ型半導体基板１００に形成したＰウェル層１０
１と第２ＭＯＳトランジスタＴ２のソース領域１０２と
の間に形成される。ただし、このソース領域１０２は第
６ＭＯＳトランジスタＴ６のドレイン領域１０５と兼用
になっている。図１２において、１０３は第２ＭＯＳト
ランジスタＴ２のドレイン領域であり、また１０６は第
６ＭＯＳトランジスタＴ６のソース領域である。１０
４、１０７はそれぞれ第２、第６ＭＯＳトランジスタＴ
２、Ｔ６のゲート電極である。
うに、ｎ型半導体基板１００に形成したＰウェル層１０
１と第２ＭＯＳトランジスタＴ２のソース領域１０２と
の間に形成される。ただし、このソース領域１０２は第
６ＭＯＳトランジスタＴ６のドレイン領域１０５と兼用
になっている。図１２において、１０３は第２ＭＯＳト
ランジスタＴ２のドレイン領域であり、また１０６は第
６ＭＯＳトランジスタＴ６のソース領域である。１０
４、１０７はそれぞれ第２、第６ＭＯＳトランジスタＴ
２、Ｔ６のゲート電極である。
【００４８】フォトダイオードＰＤに光が当って光電流
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、キャパシタＣには光電流の積分値を対数
変換した値と同等の電荷が蓄積されるが、ここで２次元
に配置されたすべての画素の第６ＭＯＳトランジスタＴ
６のゲートに同時刻、同時間だけパルスを与えるとすべ
ての画素が同時刻、同時間だけ積分された電荷を各画素
のキャパシタＣにそれぞれ蓄積することができる。
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、キャパシタＣには光電流の積分値を対数
変換した値と同等の電荷が蓄積されるが、ここで２次元
に配置されたすべての画素の第６ＭＯＳトランジスタＴ
６のゲートに同時刻、同時間だけパルスを与えるとすべ
ての画素が同時刻、同時間だけ積分された電荷を各画素
のキャパシタＣにそれぞれ蓄積することができる。
【００４９】次に第５ＭＯＳトランジスタＴ５のゲート
にパルスФＶを与えて、該第５ＭＯＳトランジスタＴ５
をＯＮにすると、第３ＭＯＳトランジスタＴ３のゲート
へ蓄積された電荷に比例した電圧が第３、第５ＭＯＳト
ランジスタＴ３、Ｔ５を通り、出力信号線６へ第３ＭＯ
ＳトランジスタＴ３で電圧増幅した形で導出される。こ
のようにして入射光量の対数値に比例した信号を読み出
すことができる。また、各画素の積分終了時（第６ＭＯ
ＳトランジスタＴ６がＯＦＦになった後）に第２ＭＯＳ
トランジスタＴ２のドレインにクロックФＤのローレベ
ルを与え、この第２のＭＯＳトランジスタのソース（第
３のＭＯＳトランジスタのドレイン）の初期化、即ち接
合容量Ｃｓの初期化（リセット）を行った後、クロック
ФＤがハイレベルになったときから接合容量Ｃｓへの積
分を開始し、信号読み出し期間に次のフレームの信号を
接合容量Ｃｓに蓄積しておく。
にパルスФＶを与えて、該第５ＭＯＳトランジスタＴ５
をＯＮにすると、第３ＭＯＳトランジスタＴ３のゲート
へ蓄積された電荷に比例した電圧が第３、第５ＭＯＳト
ランジスタＴ３、Ｔ５を通り、出力信号線６へ第３ＭＯ
ＳトランジスタＴ３で電圧増幅した形で導出される。こ
のようにして入射光量の対数値に比例した信号を読み出
すことができる。また、各画素の積分終了時（第６ＭＯ
ＳトランジスタＴ６がＯＦＦになった後）に第２ＭＯＳ
トランジスタＴ２のドレインにクロックФＤのローレベ
ルを与え、この第２のＭＯＳトランジスタのソース（第
３のＭＯＳトランジスタのドレイン）の初期化、即ち接
合容量Ｃｓの初期化（リセット）を行った後、クロック
ФＤがハイレベルになったときから接合容量Ｃｓへの積
分を開始し、信号読み出し期間に次のフレームの信号を
接合容量Ｃｓに蓄積しておく。
【００５０】そして、全画素の信号（現フレームの信
号）を読み出した後、第４ＭＯＳトランジスタＴ４をＯ
ＮにしてキャパシタＣ及び第３ＭＯＳトランジスタＴ３
のゲート電圧を初期化させる。次に、第４ＭＯＳトラン
ジスタＴ４をＯＦＦにして第６ＭＯＳトランジスタＴ６
をＯＮさせ接合容量Ｃｓに蓄積された電荷をキャパシタ
Ｃに移し、キャパシタＣの積分を継続させる。これによ
り同時刻、同時間の積分機能を持ち、且つ動画にも対応
できる。特に、積分時間の一部（接合容量Ｃｓへの積
分）を読み出しと並行して行なうことにより撮像時間を
短縮でき、ＴＶレートでの動画撮像が可能となる。尚、
第４ＭＯＳトランジスタＴ４のソースはリセット電圧Ｖ
ＲＳに接続されている。
号）を読み出した後、第４ＭＯＳトランジスタＴ４をＯ
ＮにしてキャパシタＣ及び第３ＭＯＳトランジスタＴ３
のゲート電圧を初期化させる。次に、第４ＭＯＳトラン
ジスタＴ４をＯＦＦにして第６ＭＯＳトランジスタＴ６
をＯＮさせ接合容量Ｃｓに蓄積された電荷をキャパシタ
Ｃに移し、キャパシタＣの積分を継続させる。これによ
り同時刻、同時間の積分機能を持ち、且つ動画にも対応
できる。特に、積分時間の一部（接合容量Ｃｓへの積
分）を読み出しと並行して行なうことにより撮像時間を
短縮でき、ＴＶレートでの動画撮像が可能となる。尚、
第４ＭＯＳトランジスタＴ４のソースはリセット電圧Ｖ
ＲＳに接続されている。
【００５１】〈第６実施形態〉図８に示すように、第６
実施形態は第１実施形態（図３）に比し、第４ＭＯＳト
ランジスタＴ４のゲートにリセット電圧として所定の直
流電圧ＶBを常時印加するようにした点が相違してお
り、その他の構成は第１実施形態と同一である。本実施
形態では、常時ＯＮする第４ＭＯＳトランジスタＴ４が
抵抗と等価になり、キャパシタに所定値の抵抗が接続さ
れていることになる。このためキャパシタの初期値が、
その抵抗によって決まることになる。換言すれば、第４
ＭＯＳトランジスタＴ４のゲート電極に加える直流電圧
を可変することによって初期値を調整できる。
実施形態は第１実施形態（図３）に比し、第４ＭＯＳト
ランジスタＴ４のゲートにリセット電圧として所定の直
流電圧ＶBを常時印加するようにした点が相違してお
り、その他の構成は第１実施形態と同一である。本実施
形態では、常時ＯＮする第４ＭＯＳトランジスタＴ４が
抵抗と等価になり、キャパシタに所定値の抵抗が接続さ
れていることになる。このためキャパシタの初期値が、
その抵抗によって決まることになる。換言すれば、第４
ＭＯＳトランジスタＴ４のゲート電極に加える直流電圧
を可変することによって初期値を調整できる。
【００５２】〈第７実施形態〉図９に示すように、第７
実施形態は第１実施形態（図３）に対し、キャパシタと
して２つのキャパシタＣ１、Ｃ２が設けられている点
と、それらの間にｎチャンネルＭＯＳトランジスタより
成る第６ＭＯＳトランジスタＴ６をスイッチとして接続
している点が相違し、その他の構成は第１実施形態と同
様である。図９において、第２ＭＯＳトランジスタＴ２
のソースと直流電圧Ｖssとの間に第１キャパシタＣ１が
接続されその第１キャパシタＣ１の一端と第２ＭＯＳト
ランジスタＴ２のソースにスイッチとしての第６ＭＯＳ
トランジスタＴ６のドレインが接続されている。そし
て、この第６ＭＯＳトランジスタＴ６のソースと直流電
圧Ｖss3との間に第２のキャパシタＣ２が接続されてい
る。また、この第２キャパシタＣ２と第６ＭＯＳトラン
ジスタＴ６のソースに増幅用の第３ＭＯＳトランジスタ
Ｔ３のゲートが接続されている。
実施形態は第１実施形態（図３）に対し、キャパシタと
して２つのキャパシタＣ１、Ｃ２が設けられている点
と、それらの間にｎチャンネルＭＯＳトランジスタより
成る第６ＭＯＳトランジスタＴ６をスイッチとして接続
している点が相違し、その他の構成は第１実施形態と同
様である。図９において、第２ＭＯＳトランジスタＴ２
のソースと直流電圧Ｖssとの間に第１キャパシタＣ１が
接続されその第１キャパシタＣ１の一端と第２ＭＯＳト
ランジスタＴ２のソースにスイッチとしての第６ＭＯＳ
トランジスタＴ６のドレインが接続されている。そし
て、この第６ＭＯＳトランジスタＴ６のソースと直流電
圧Ｖss3との間に第２のキャパシタＣ２が接続されてい
る。また、この第２キャパシタＣ２と第６ＭＯＳトラン
ジスタＴ６のソースに増幅用の第３ＭＯＳトランジスタ
Ｔ３のゲートが接続されている。
【００５３】フォトダイオードＰＤに光が当って光電流
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、第１キャパシタＣ１には光電流の積分値
を対数変換した値と同等の電荷が蓄積される。そして、
第６ＭＯＳトランジスタＴ６のゲートにパルスΦＧを印
加して該トランジスタＴ６のゲートにパルスΦＧを印加
して該トランジスタＴ６をＯＮすると、第１キャパシタ
Ｃ１で積分された電荷が第２キャパシタＣ２へ移送され
る。このとき、第２キャパシタＣ２の容量を第１キャパ
シタＣ１の容量に比し充分大きく選んでおけば、第１キ
ャパシタＣ１の電荷は殆ど第２キャパシタＣ２へ移送さ
れる。従って、第１キャパシタＣ１について見れば、リ
セットされたと等価である。電荷を第２キャパシタＣ２
へ転送後、積分を続行する。
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、第１キャパシタＣ１には光電流の積分値
を対数変換した値と同等の電荷が蓄積される。そして、
第６ＭＯＳトランジスタＴ６のゲートにパルスΦＧを印
加して該トランジスタＴ６のゲートにパルスΦＧを印加
して該トランジスタＴ６をＯＮすると、第１キャパシタ
Ｃ１で積分された電荷が第２キャパシタＣ２へ移送され
る。このとき、第２キャパシタＣ２の容量を第１キャパ
シタＣ１の容量に比し充分大きく選んでおけば、第１キ
ャパシタＣ１の電荷は殆ど第２キャパシタＣ２へ移送さ
れる。従って、第１キャパシタＣ１について見れば、リ
セットされたと等価である。電荷を第２キャパシタＣ２
へ転送後、積分を続行する。
【００５４】次に、第６ＭＯＳトランジスタをＯＦＦに
し、第５ＭＯＳトランジスタＴ５のゲートにパルスФＶ
を与えて、第５ＭＯＳトランジスタＴ５をＯＮにすると
第３ＭＯＳトランジスタＴ３のゲートへ蓄積（この電荷
は第２キャパシタＣ２の電荷量に依存している）された
電荷に比例した電圧が第３、第５ＭＯＳトランジスタＴ
３、Ｔ５を通り、出力信号線６へ導出される。このよう
にして入射光量の対数値に比例した出力電圧を第３ＭＯ
ＳトランジスタＴ３で電圧増幅した形で読み出すことが
できる。信号読み出し後は第５ＭＯＳトランジスタＴ５
をＯＦＦにして第４ＭＯＳトランジスタＴ４をＯＮする
ことで第２キャパシタＣ２及びＭＯＳトランジスタＴ３
のゲート電圧を初期化させることができる。この実施形
態では、全ての画素の第６ＭＯＳトランジスタＴ６の制
御を同一に行なうことにより、全画素の積分タイミング
（従って積分時間）を同一にできる。
し、第５ＭＯＳトランジスタＴ５のゲートにパルスФＶ
を与えて、第５ＭＯＳトランジスタＴ５をＯＮにすると
第３ＭＯＳトランジスタＴ３のゲートへ蓄積（この電荷
は第２キャパシタＣ２の電荷量に依存している）された
電荷に比例した電圧が第３、第５ＭＯＳトランジスタＴ
３、Ｔ５を通り、出力信号線６へ導出される。このよう
にして入射光量の対数値に比例した出力電圧を第３ＭＯ
ＳトランジスタＴ３で電圧増幅した形で読み出すことが
できる。信号読み出し後は第５ＭＯＳトランジスタＴ５
をＯＦＦにして第４ＭＯＳトランジスタＴ４をＯＮする
ことで第２キャパシタＣ２及びＭＯＳトランジスタＴ３
のゲート電圧を初期化させることができる。この実施形
態では、全ての画素の第６ＭＯＳトランジスタＴ６の制
御を同一に行なうことにより、全画素の積分タイミング
（従って積分時間）を同一にできる。
【００５５】〈第８実施形態〉図１０に示すように、第
８実施形態では、第７実施形態（図９）に対し、第２Ｍ
ＯＳトランジスタＴ２のドレインにクロックФＤを印加
することによって第４ＭＯＳトランジスタＴ４を削除し
ている点が第７実施形態と相違しているだけで、その他
の接続構成は同一である。この実施形態では、第１キャ
パシタＣ１の積分、その積分電荷の第２キャパシタＣ２
への転送、及び第２キャパシタＣ２の内容の読み出しに
ついては第７実施形態と同じである。
８実施形態では、第７実施形態（図９）に対し、第２Ｍ
ＯＳトランジスタＴ２のドレインにクロックФＤを印加
することによって第４ＭＯＳトランジスタＴ４を削除し
ている点が第７実施形態と相違しているだけで、その他
の接続構成は同一である。この実施形態では、第１キャ
パシタＣ１の積分、その積分電荷の第２キャパシタＣ２
への転送、及び第２キャパシタＣ２の内容の読み出しに
ついては第７実施形態と同じである。
【００５６】信号の読み出しが終わってキャパシタＣ２
のリセットを行なうとき、第６ＭＯＳトランジスタＴ６
をＯＮした状態で第２ＭＯＳトランジスタＴ２のドレイ
ンにクロックФＤのローレベル電圧を与えることによっ
て第１キャパシタＣ１の電荷が第２ＭＯＳトランジスタ
Ｔ２を通して放電されるとともに、第２キャパシタＣ２
の電荷が第６ＭＯＳトランジスタＴ６及び第２ＭＯＳト
ランジスタＴ２を通して放電され、第１、第２キャパシ
タＣ１、Ｃ２が同時に前記クロックФＤのローレベル電
圧に設定（初期化）される。
のリセットを行なうとき、第６ＭＯＳトランジスタＴ６
をＯＮした状態で第２ＭＯＳトランジスタＴ２のドレイ
ンにクロックФＤのローレベル電圧を与えることによっ
て第１キャパシタＣ１の電荷が第２ＭＯＳトランジスタ
Ｔ２を通して放電されるとともに、第２キャパシタＣ２
の電荷が第６ＭＯＳトランジスタＴ６及び第２ＭＯＳト
ランジスタＴ２を通して放電され、第１、第２キャパシ
タＣ１、Ｃ２が同時に前記クロックФＤのローレベル電
圧に設定（初期化）される。
【００５７】〈第９実施形態〉図１１に示すように、第
９実施形態では、第７実施形態（図９）に対し、第２Ｍ
ＯＳトランジスタＴ２のドレインに直流電圧でなく、ク
ロックФＤを印加するようにしている点が相違している
だけで、他の部分は第７実施形態と同一である。この実
施形態では、第１、第２キャパシタＣ１、Ｃ２のリセッ
ト（初期化）を互いに独立に行なう。即ち、第１キャパ
シタＣ１のリセットは第２ＭＯＳトランジスタＴ２のド
レインにクロックФＤのローレベル電圧を印加すること
によって行ない、第２キャパシタＣ２のリセットは第４
ＭＯＳトランジスタＴ４をＯＮして行なう。
９実施形態では、第７実施形態（図９）に対し、第２Ｍ
ＯＳトランジスタＴ２のドレインに直流電圧でなく、ク
ロックФＤを印加するようにしている点が相違している
だけで、他の部分は第７実施形態と同一である。この実
施形態では、第１、第２キャパシタＣ１、Ｃ２のリセッ
ト（初期化）を互いに独立に行なう。即ち、第１キャパ
シタＣ１のリセットは第２ＭＯＳトランジスタＴ２のド
レインにクロックФＤのローレベル電圧を印加すること
によって行ない、第２キャパシタＣ２のリセットは第４
ＭＯＳトランジスタＴ４をＯＮして行なう。
【００５８】フォトダイオードＰＤに光が当って光電流
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、第１キャパシタＣ１には光電流の積分値
を対数変換した値と同等の電荷が蓄積される。したがっ
て、全ての第２ＭＯＳトランジスタＴ２のドレインＴ２
に同時刻、同時間だけクロックΦＤのローレベルを与え
てキャパシタＣ１への積分を開始し、その後全ての第６
ＭＯＳトランジスタＴ６をＯＮすると第１キャパシタＣ
１で積分された電荷が第２キャパシタＣ２へ移送され
る。ここで２次元に配置されたすべての画素の第６ＭＯ
ＳトランジスタＴ６のゲートに同時刻、同時間だけパル
スを与えるとすべての画素が同時刻、同時間だけ積分さ
れた電荷を各画素の第２キャパシタＣ２にそれぞれ蓄積
することができる。
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、第１キャパシタＣ１には光電流の積分値
を対数変換した値と同等の電荷が蓄積される。したがっ
て、全ての第２ＭＯＳトランジスタＴ２のドレインＴ２
に同時刻、同時間だけクロックΦＤのローレベルを与え
てキャパシタＣ１への積分を開始し、その後全ての第６
ＭＯＳトランジスタＴ６をＯＮすると第１キャパシタＣ
１で積分された電荷が第２キャパシタＣ２へ移送され
る。ここで２次元に配置されたすべての画素の第６ＭＯ
ＳトランジスタＴ６のゲートに同時刻、同時間だけパル
スを与えるとすべての画素が同時刻、同時間だけ積分さ
れた電荷を各画素の第２キャパシタＣ２にそれぞれ蓄積
することができる。
【００５９】次に第５ＭＯＳトランジスタＴ５のゲート
にパルスΦＶを与え、該ＭＯＳトランジスタＴ５をＯＮ
にすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積さ
れた電荷（この電荷は第２キャパシタＣ２の電荷量に依
存している）に比例した電圧が第３、第５ＭＯＳトラン
ジスタＴ３、Ｔ５を通り、出力信号線６へ第３ＭＯＳト
ランジスタＴ３で電圧増幅した形で導出される。このよ
うにして入射光量の対数値に比例した電圧を読み出すこ
とができる。また、各画素の積分終了時（第６ＭＯＳト
ランジスタＴ６がＯＦＦになった後）に第２ＭＯＳトラ
ンジスタＴ２のドレインにクロックФＤのローレベル電
圧を与え、第１キャパシタＣ１の初期化を行った後、信
号読み出し期間に次のフレームの信号を第１キャパシタ
Ｃ１に蓄積しておく。
にパルスΦＶを与え、該ＭＯＳトランジスタＴ５をＯＮ
にすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積さ
れた電荷（この電荷は第２キャパシタＣ２の電荷量に依
存している）に比例した電圧が第３、第５ＭＯＳトラン
ジスタＴ３、Ｔ５を通り、出力信号線６へ第３ＭＯＳト
ランジスタＴ３で電圧増幅した形で導出される。このよ
うにして入射光量の対数値に比例した電圧を読み出すこ
とができる。また、各画素の積分終了時（第６ＭＯＳト
ランジスタＴ６がＯＦＦになった後）に第２ＭＯＳトラ
ンジスタＴ２のドレインにクロックФＤのローレベル電
圧を与え、第１キャパシタＣ１の初期化を行った後、信
号読み出し期間に次のフレームの信号を第１キャパシタ
Ｃ１に蓄積しておく。
【００６０】そして、全画素の信号を読み出した後、第
４ＭＯＳトランジスタＴ４をＯＮにして第２キャパシタ
Ｃ２及び第３ＭＯＳトランジスタＴ３のゲート電圧を初
期化させる。次に、第６ＭＯＳトランジスタＴ６をＯＮ
させ第１キャパシタＣ１に蓄積された電荷を第２キャパ
シタＣ２に移し、積分を継続させる。これにより全画素
が同時刻、同時間の積分機能を持ち、且つ動画にも対応
できる。
４ＭＯＳトランジスタＴ４をＯＮにして第２キャパシタ
Ｃ２及び第３ＭＯＳトランジスタＴ３のゲート電圧を初
期化させる。次に、第６ＭＯＳトランジスタＴ６をＯＮ
させ第１キャパシタＣ１に蓄積された電荷を第２キャパ
シタＣ２に移し、積分を継続させる。これにより全画素
が同時刻、同時間の積分機能を持ち、且つ動画にも対応
できる。
【００６１】以上説明した第１〜第９実施形態は、画素
内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ６を全
てｎチャンネル型のＭＯＳトランジスタで構成している
が、これらのＭＯＳトランジスタＴ１〜Ｔ６を全てｐチ
ャンネル型のＭＯＳトランジスタで構成してもよい。図
１５〜図２３には、上記第１〜第９実施形態をｐチャン
ネルＭＯＳトランジスタで構成した第１０〜第１８実施
形態を示している。そのため図１５〜図２３では接続の
極性や印加電圧の極性が逆になっている。例えば、図１
５において、フォトダイオードＰＤはアノードが直流電
圧Ｖssに接続され、カソードが第１ＭＯＳトランジスタ
Ｔ１のドレインとゲートに接続され、また第２ＭＯＳト
ランジスタのゲートに接続されている。第１ＭＯＳトラ
ンジスタＴ１のソースは直流電圧ＶDDに接続されてい
る。
内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ６を全
てｎチャンネル型のＭＯＳトランジスタで構成している
が、これらのＭＯＳトランジスタＴ１〜Ｔ６を全てｐチ
ャンネル型のＭＯＳトランジスタで構成してもよい。図
１５〜図２３には、上記第１〜第９実施形態をｐチャン
ネルＭＯＳトランジスタで構成した第１０〜第１８実施
形態を示している。そのため図１５〜図２３では接続の
極性や印加電圧の極性が逆になっている。例えば、図１
５において、フォトダイオードＰＤはアノードが直流電
圧Ｖssに接続され、カソードが第１ＭＯＳトランジスタ
Ｔ１のドレインとゲートに接続され、また第２ＭＯＳト
ランジスタのゲートに接続されている。第１ＭＯＳトラ
ンジスタＴ１のソースは直流電圧ＶDDに接続されてい
る。
【００６２】この場合、直流電圧ＶssとＶddは、Ｖss＞
ＶDD となっており、図３（第１実施形態）と逆であ
る。また、キャパシタＣの出力電圧は初期値が高い電圧
で、積分によって降下する。また、第４ＭＯＳトランジ
スタＴ４や第５ＭＯＳトランジスタＴ５をＯＮさせると
きには、低い電圧をゲートに印加する。また、第３ＭＯ
ＳトランジスタＴ３のソースには電源電圧ＶDD2が印加
される。以上の通り、ｎチャンネル型のＭＯＳトランジ
スタを使った場合に比し、ｐチャンネル型ＭＯＳトラン
ジスタを用いる場合は、電圧関係や接続関係が一部異な
るが、構成は実質的に同一であり、また基本的な動作も
同一であるので、図１５〜図２３については図面で示す
のみで、その構成や動作についての説明は省略する。
ＶDD となっており、図３（第１実施形態）と逆であ
る。また、キャパシタＣの出力電圧は初期値が高い電圧
で、積分によって降下する。また、第４ＭＯＳトランジ
スタＴ４や第５ＭＯＳトランジスタＴ５をＯＮさせると
きには、低い電圧をゲートに印加する。また、第３ＭＯ
ＳトランジスタＴ３のソースには電源電圧ＶDD2が印加
される。以上の通り、ｎチャンネル型のＭＯＳトランジ
スタを使った場合に比し、ｐチャンネル型ＭＯＳトラン
ジスタを用いる場合は、電圧関係や接続関係が一部異な
るが、構成は実質的に同一であり、また基本的な動作も
同一であるので、図１５〜図２３については図面で示す
のみで、その構成や動作についての説明は省略する。
【００６３】尚、これらの第１０〜第１８実施形態の画
素を含む固体撮像装置の全体構成を説明するためのブロ
ック回路構成図を図１３に示し、その電圧増幅回路部分
を抜き出して図１４に示している。図１３については、
図１と同一部分（同一の役割部分）に同一の符号を付し
て説明を省略する。図１３に示すように、列方向に配列
された出力信号線６−１、６−２、・・・に対してｎチ
ャンネルＭＯＳトランジスタＱ１とｐチャンネルＭＯＳ
トランジスタＱ２が接続されている。ＭＯＳトランジス
タＱ１のゲートは直流電圧線７に接続され、ドレインは
出力信号線６−１に接続され、ソースは直流電源ライン
８に接続されている。一方、ＭＯＳトランジスタＱ２の
ドレインは出力信号線６−１に接続され、ソースは最終
的な信号線９に接続され、ゲートは水平走査回路に接続
されている。ここで、トランジスタＱ１は画素内のｐチ
ャンネル型の第３ＭＯＳトランジスタＴ３と共に図１４
（ａ）に示すようなソース接地型の電圧増幅回路を構成
している。
素を含む固体撮像装置の全体構成を説明するためのブロ
ック回路構成図を図１３に示し、その電圧増幅回路部分
を抜き出して図１４に示している。図１３については、
図１と同一部分（同一の役割部分）に同一の符号を付し
て説明を省略する。図１３に示すように、列方向に配列
された出力信号線６−１、６−２、・・・に対してｎチ
ャンネルＭＯＳトランジスタＱ１とｐチャンネルＭＯＳ
トランジスタＱ２が接続されている。ＭＯＳトランジス
タＱ１のゲートは直流電圧線７に接続され、ドレインは
出力信号線６−１に接続され、ソースは直流電源ライン
８に接続されている。一方、ＭＯＳトランジスタＱ２の
ドレインは出力信号線６−１に接続され、ソースは最終
的な信号線９に接続され、ゲートは水平走査回路に接続
されている。ここで、トランジスタＱ１は画素内のｐチ
ャンネル型の第３ＭＯＳトランジスタＴ３と共に図１４
（ａ）に示すようなソース接地型の電圧増幅回路を構成
している。
【００６４】この場合、ＭＯＳトランジスタＱ１は第３
ＭＯＳトランジスタＴ３の負荷抵抗となっている。従っ
て、このトランジスタＱ１のソースに接続される直流電
圧ＶDD’と、第３ＭＯＳトランジスタＴ３のソースに接
続される直流電圧ＶSS’との関係は、ＶDD’＜ＶSS’で
あり、直流電圧ＶDD’は例えばグランド電圧（接地）で
ある。ドレインはトランジスタＱ３に接続され、ゲート
には直流電圧が印加されている。ｐチャンネルＭＯＳト
ランジスタＱ２は水平走査回路３によって制御され、増
幅回路の出力を最終的な出力線路９へ導出する。画素内
の第５ＭＯＳトランジスタＴ５を考慮すると、図１４
（ａ）の回路は図１４（ｂ）のように表わされる。
ＭＯＳトランジスタＴ３の負荷抵抗となっている。従っ
て、このトランジスタＱ１のソースに接続される直流電
圧ＶDD’と、第３ＭＯＳトランジスタＴ３のソースに接
続される直流電圧ＶSS’との関係は、ＶDD’＜ＶSS’で
あり、直流電圧ＶDD’は例えばグランド電圧（接地）で
ある。ドレインはトランジスタＱ３に接続され、ゲート
には直流電圧が印加されている。ｐチャンネルＭＯＳト
ランジスタＱ２は水平走査回路３によって制御され、増
幅回路の出力を最終的な出力線路９へ導出する。画素内
の第５ＭＯＳトランジスタＴ５を考慮すると、図１４
（ａ）の回路は図１４（ｂ）のように表わされる。
【００６５】
【発明の効果】以上説明したように本発明によれば、画
素から信号電圧が大きく得られるので、後続回路での信
号処理が楽になる。また、キャパシタで積分するように
しているので、光源の変動成分やノイズ成分を除去でき
るとともに、電圧増幅により所望の信号が大きく得られ
るので、Ｓ／Ｎが向上した高品質の撮像信号を得ること
ができる。また、光電流を対数変換することによりダイ
ナミックレンジが広くなる。更に、能動素子をＭＯＳト
ランジスタで構成することにより周辺の処理回路（Ａ／
Ｄコンバータ、デジタル・システム・プロセッサ、メモ
リ）等と共にワンチップ上に形成することができ、例え
ばワンチップカメラの実現に有用となる。
素から信号電圧が大きく得られるので、後続回路での信
号処理が楽になる。また、キャパシタで積分するように
しているので、光源の変動成分やノイズ成分を除去でき
るとともに、電圧増幅により所望の信号が大きく得られ
るので、Ｓ／Ｎが向上した高品質の撮像信号を得ること
ができる。また、光電流を対数変換することによりダイ
ナミックレンジが広くなる。更に、能動素子をＭＯＳト
ランジスタで構成することにより周辺の処理回路（Ａ／
Ｄコンバータ、デジタル・システム・プロセッサ、メモ
リ）等と共にワンチップ上に形成することができ、例え
ばワンチップカメラの実現に有用となる。
【図１】画素内の能動素子をｎチャンネルＭＯＳトラン
ジスタで構成した実施形態の場合の本発明の二次元固体
撮像装置の全体の構成を説明するためのブロック回路図
ジスタで構成した実施形態の場合の本発明の二次元固体
撮像装置の全体の構成を説明するためのブロック回路図
【図２】その一部の回路図
【図３】本発明の第１実施形態の１画素の構成を示す回
路図
路図
【図４】本発明の第２実施形態の１画素の構成を示す回
路図
路図
【図５】本発明の第３実施形態の１画素の構成を示す回
路図
路図
【図６】本発明の第４実施形態の１画素の構成を示す回
路図
路図
【図７】本発明の第５実施形態の１画素の構成を示す回
路図
路図
【図８】本発明の第６実施形態の１画素の構成を示す回
路図
路図
【図９】本発明の第７実施形態の１画素の構成を示す回
路図
路図
【図１０】本発明の第８実施形態の１画素の構成を示す
回路図
回路図
【図１１】本発明の第９実施形態の１画素の構成を示す
回路図
回路図
【図１２】上記第５実施形態における接合容量の構造を
示す図
示す図
【図１３】画素内の能動素子をｐチャンネルＭＯＳトラ
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図
【図１４】その一部の回路図
【図１５】本発明の第１０実施形態の１画素の構成を示
す回路図
す回路図
【図１６】本発明の第１１実施形態の１画素の構成を示
す回路図
す回路図
【図１７】本発明の第１２実施形態の１画素の構成を示
す回路図
す回路図
【図１８】本発明の第１３実施形態の１画素の構成を示
す回路図
す回路図
【図１９】本発明の第１４実施形態の１画素の構成を示
す回路図
す回路図
【図２０】本発明の第１５実施形態の１画素の構成を示
す回路図
す回路図
【図２１】本発明の第１６実施形態の１画素の構成を示
す回路図
す回路図
【図２２】本発明の第１７実施形態の１画素の構成を示
す回路図
す回路図
【図２３】本発明の第１８実施形態の１画素の構成を示
す回路図
す回路図
【図２４】従来例の１画素の構成を示す回路図
Ｇ11〜Ｇｍｎ 画素 ２ 垂直走査回路 ３ 水平走査回路 ４−１、４−２ 行選択線 ６−１、６−２ 出力信号線 ＰＤ フォトダイオード Ｔ１〜Ｔ６ 第１〜第６ＭＯＳトランジスタ Ｃ キャパシタ Ｃ１、Ｃ２ 第１、第２キャパシタ Ｃｓ 接合容量
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高田 謙二 大阪市中央区安土町二丁目３番13号 大阪 国際ビル ミノルタ株式会社内 (72)発明者 宮武 茂博 大阪市中央区安土町二丁目３番13号 大阪 国際ビル ミノルタ株式会社内
Claims (23)
- 【請求項１】画素をマトリクス状に配してなる二次元の
固体撮像装置において、各画素が、光電変換手段と、該
光電変換手段の出力信号を積分するキャパシタと、該キ
ャパシタの出力を電圧増幅する増幅器と、電圧増幅され
た電圧を出力信号線へ導出する導出路とを備えているこ
とを特徴とする固体撮像装置。 - 【請求項２】画素をマトリクス状に配してなる二次元の
固体撮像装置において、各画素が以下のものからなって
いることを特徴とする固体撮像装置：光電変換素子と、 前記光電変換素子の出力電流を対数変換した電圧に変換
する対数変換手段と、 第１電極と第２電極と制御電極とを備え、この制御電極
に前記対数変換手段の出力電圧が印加されるトランジス
タと、 一端が前記トランジスタの第２電極から出力電流を受け
るように接続されたキャパシタと、 前記キャパシタの出力を電圧増幅する増幅器と、 増幅された電圧を出力信号線へ導出する導出路。 - 【請求項３】前記増幅器は、第１電極と第２電極と前記
キャパシタの出力が印加される制御電極とを有する増幅
用トランジスタと、前記増幅用トランジスタの第２電極
に通じる出力線に接続された負荷抵抗とを含む請求項１
又は請求項２に記載の固体撮像装置。 - 【請求項４】前記負荷抵抗の総数が全画素数より少ない
ことを特徴とする請求項３に記載の固体撮像装置。 - 【請求項５】前記導出路は、前記増幅用トランジスタの
第２電極に接続されていることを特徴とする請求項３又
は請求項４に記載の固体撮像装置。 - 【請求項６】前記負荷抵抗は、前記増幅用トランジスタ
の第２電極に接続された第１電極と、直流電圧に接続さ
れた第２電極と、直流電圧に接続された制御電極とを有
する抵抗用トランジスタであることを特徴とする請求項
３に記載の固体撮像装置。 - 【請求項７】前記増幅用トランジスタがｎチャンネルＭ
ＯＳトランジスタであり、前記増幅用トランジスタの第
１電極に印加される直流電圧が、前記抵抗用トランジス
タの第２電極に接続される直流電圧よりも低電位である
ことを特徴とする請求項６に記載の固体撮像装置。 - 【請求項８】前記増幅用トランジスタがｐチャンネルＭ
ＯＳトランジスタであり、前記増幅用トランジスタの第
１電極に印加される直流電圧が、前記抵抗用トランジス
タの第２電極に接続される直流電圧よりも高電位である
ことを特徴とする請求項６に記載の固体撮像装置。 - 【請求項９】前記導出路は、全画素の中から所定のもの
を順次選択し、選択された画素から増幅電圧を出力信号
線に導出するスイッチを含むことを特徴とする請求項１
〜請求項８のいずれかに記載の固体撮像装置。 - 【請求項１０】前記キャパシタの出力を導出する間に次
の積分を行う第２のキャパシタをさらに備えることを特
徴とする請求項１〜請求項９のいずれかに記載の固体撮
像装置。 - 【請求項１１】前記キャパシタへの電流入力路にスイッ
チを設け、このスイッチを全画素で同時制御して全画素
の積分時間を同一にしたことを特徴とする請求項１〜請
求項１０のいずれかに記載の固体撮像装置。 - 【請求項１２】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が以下のものからなっ
ていることを特徴とする固体撮像装置：フォトダイオー
ドと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極が直流電圧に接続されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電荷に基づく信号を積分するキャパシタと、 前記キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 前記キャパシタの前記一端に第１電極が接続され第２電
極が直流電圧に接続されているとともにゲートにリセッ
ト信号が入力されたときＯＮして前記キャパシタを初期
状態にリセットする第４ＭＯＳトランジスタと、 第３ＭＯＳトランジスタの第２電極に第１電極が接続さ
れ第２電極が出力信号線に接続されゲート電極が行選択
線に接続された読み出し用の第５ＭＯＳトランジスタ。 - 【請求項１３】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が以下のものからなっ
ていることを特徴とする固体撮像装置：フォトダイオー
ドと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続されサ
ブスレッショルド領域で動作する第２ＭＯＳトランジス
タと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続されるとともに第２ＭＯＳトランジ
スタの第１電極にリセット電圧が与えられたときに第２
ＭＯＳトランジスタを介してリセットされるキャパシタ
と、 前記キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 第１電極が第３ＭＯＳトランジスタの第２電極に接続さ
れ第２電極が出力信号線に接続されゲート電極が行選択
線に接続された読み出し用の第５ＭＯＳトランジスタ。 - 【請求項１４】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が以下のものからなっ
ていることを特徴とする固体撮像装置：フォトダイオー
ドと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極が直流電圧に接続されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電荷に基づく信号を積分するキャパシタと、 前記キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 前記キャパシタの一端に第１電極が接続され第２電極が
直流電圧に接続されゲートに直流電圧が印加されて常時
ＯＮする第４ＭＯＳトランジスタ、 第３ＭＯＳトランジスタの第２電極に第１電極が接続さ
れ第２電極が出力信号線に接続されゲート電極が行選択
線に接続された読み出し用の第５ＭＯＳトランジスタ。 - 【請求項１５】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続される
とともに第１電極が直流電圧に接続されサブスレッショ
ルド領域で動作する第２ＭＯＳトランジスタと、 第１電極が第２ＭＯＳトランジスタの第２電極に接続さ
れゲートにスイッチング電圧が印加される第６ＭＯＳト
ランジスタと、 一端が第６ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電流に基づく信号を積分するキャパシタと、 前記キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 前記キャパシタの前記一端に第１電極が接続され第２電
極が直流電圧に接続されているとともにゲートにリセッ
ト信号が入力されたときＯＮして前記キャパシタを初期
状態にリセットする第４ＭＯＳトランジスタと、 第３ＭＯＳトランジスタの第２電極に第１電極が接続さ
れ第２電極が出力信号線に接続されゲート電極が行選択
線に接続された読み出し用の第５ＭＯＳトランジスタ
と、 から成り、第６ＭＯＳトランジスタをＯＦＦして前記キ
ャパシタの積分を停止した状態で前記キャパシタの電圧
を第３ＭＯＳトランジスタで電圧増幅して読み出すよう
にしたことを特徴とする固体撮像装置。 - 【請求項１６】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極にクロックが印加されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第１スイッチを介して第２ＭＯＳトランジスタの
第２電極に接続され他端が直流電圧に接続され前記フォ
トダイオードで発生した光電流に基づく信号を積分する
キャパシタと、 ゲートが前記キャパシタの一端に接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 一端が第３ＭＯＳトランジスタの第２電極に接続され他
端が出力信号線に接続された第２スイッチと、 から成り、第１スイッチをＯＮ状態にして前記キャパシ
タへ第２ＭＯＳトランジスタの出力電流を供給して信号
の積分を行ない、第１スイッチをＯＦＦした状態で第２
スイッチをＯＮして前記キャパシタの信号を第３ＭＯＳ
トランジスタで電圧増幅して出力信号線へ導出し、その
後、第１スイッチをＯＮ状態にして第２ＭＯＳトランジ
スタの第１電極に印加される前記クロックのリセット電
圧期間に第２ＭＯＳトランジスタと第１スイッチを通し
て前記キャパシタの初期化を行なうことを特徴とする固
体撮像装置。 - 【請求項１７】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極にクロックが印加されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第１スイッチを介して第２ＭＯＳトランジスタの
第２電極に接続され他端が直流電圧に接続され前記フォ
トダイオードで発生した光電流に基づく信号を積分する
キャパシタと、 ゲートが前記キャパシタの一端に接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 一端が前記キャパシタの一端に接続され他端が直流電圧
に接続されゲートにリセット信号が入力される第４ＭＯ
Ｓトランジスタと、 一端が第３ＭＯＳトランジスタの第２電極に接続され他
端が出力信号線に接続された第２スイッチと、 から成り、第１スイッチをＯＦＦして前記キャパシタの
信号を第３ＭＯＳトランジスタで電圧増幅して出力信号
線へ読み出しているときに第２ＭＯＳトランジスタの第
２電極のクロックのリセット電圧期間に前記第２ＭＯＳ
トランジスタの第２電極に関係するｐｎ接合容量をリセ
ットし前記クロックの他のレベル期間にｐｎ接合容量へ
の信号の積分を開始させ、前記キャパシタの信号の読み
出し終了後に第１スイッチをＯＮさせて前記ｐｎ接合容
量の蓄積電荷を前記キャパシタへ移送するとともに該キ
ャパシタの積分を続行することを特徴とする固体撮像装
置。 - 【請求項１８】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極に直流電圧が印加されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電流に基づく信号を積分する第１キャパシタと、 一端が第１キャパシタの一端に接続された第１スイッチ
と、 第１スイッチの他端に一端が接続され他端が直流電圧に
接続された第２キャパシタと、 第２キャパシタの前記一端にゲートが接続され第１電極
が直流電圧に接続されて増幅器として動作する第３ＭＯ
Ｓトランジスタと、 第２キャパシタの一端に第１電極が接続され第２電極が
直流電圧に接続されゲートにリセット信号が入力される
第４ＭＯＳトランジスタと、 一端が第３ＭＯＳトランジスタの第２電極に接続され他
端が出力信号線に接続された第２スイッチとから成り、 第１スイッチをＯＦＦ状態にして第２キャパシタの信号
を第３ＭＯＳトランジスタで電圧増幅して出力信号線へ
読み出しているときに第１キャパシタで次の積分を開始
し、前記読み出し終了後、第４ＭＯＳトランジスタをＯ
Ｎして第２キャパシタをリセットした後、第１スイッチ
をＯＮして第１キャパシタの電荷を第２キャパシタへ転
送するとともに第２キャパシタの積分を続行することを
特徴とする固体撮像装置。 - 【請求項１９】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極にクロックが印加されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電流に基づく信号を積分する第１キャパシタと、 一端が第１キャパシタの一端に接続された第１スイッチ
と、 第１スイッチの他端に一端が接続され他端が直流電圧に
接続された第２キャパシタと、 第２キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 一端が第３ＭＯＳトランジスタの第２電極に接続され他
端が出力信号線に接続された第２スイッチと、 から成り、第１キャパシタで積分された電圧を第１スイ
ッチをＯＮして第２キャパシタに転送することで第１キ
ャパシタのリセットを行ない、次いで第１スイッチをＯ
ＦＦして第２キャパシタの電荷に基づく電圧を第３ＭＯ
Ｓトランジスタで電圧増幅して前記出力信号線へ読み出
しているときに第１キャパシタで次の積分を行なうこと
を特徴とする固体撮像装置。 - 【請求項２０】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極にクロックが印加されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電流に基づく信号を積分する第１キャパシタと、 一端が第１キャパシタの一端に接続された第１スイッチ
と、 第１スイッチの他端に一端が接続され他端が直流電圧に
接続された第２キャパシタと、 第２キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 第２キャパシタの一端に第１電極が接続され第２電極が
直流電圧に接続されゲートにリセット電圧が印加される
第４ＭＯＳトランジスタと、 一端が第３ＭＯＳトランジスタの第２電極に接続され他
端が出力信号線に接続された第２スイッチと、 から成り、第１スイッチをＯＦＦした状態で第２キャパ
シタの信号を第３ＭＯＳトランジスタで電圧増幅して読
み出しているときに第２ＭＯＳトランジスタの第２電極
に印加されるクロックのリセット電圧レベル期間に第１
キャパシタをリセットし、前記クロックの他のレベル期
間に第１キャパシタの積分を開始し、読み出し終了後第
４ＭＯＳトランジスタをＯＮして第２キャパシタをリセ
ットし、次に第１スイッチをＯＮして第１キャパシタの
電荷を第２キャパシタへ転送するとともに第２キャパシ
タの積分を継続することを特徴とする固体撮像装置。 - 【請求項２１】前記画素に対し前記出力信号線を介して
接続され前記第３ＭＯＳトランジスタのドレイン側で前
記第３ＭＯＳトランジスタの負荷抵抗を成すＭＯＳトラ
ンジスタを備えていることを特徴とする請求項１２〜請
求項２０のいずれかに記載の固体撮像装置。 - 【請求項２２】画素マトリクスの列ごとに、その列に含
まれる各画素の第５ＭＯＳトランジスタに接続された第
１電極と、直流電圧に接続された第２電極と、直流電圧
に接続されたゲートとを有する抵抗用ＭＯＳトランジス
タをさらに備えたことを特徴とする請求項１２〜請求項
１５のいずれかに記載の固体撮像装置。 - 【請求項２３】画素マトリクスの列ごとに、その列に含
まれる各画素の第２スイッチに接続された第１電極と、
直流電圧に接続された第２電極と、直流電極に接続され
たゲートとを有する抵抗用ＭＯＳトランジスタをさらに
備えたことを特徴とする請求項１６〜請求項２０のいず
れかに記載の固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11981498A JP3740840B2 (ja) | 1998-04-30 | 1998-04-30 | 固体撮像装置 |
| US09/285,164 US6734907B1 (en) | 1998-04-30 | 1999-04-01 | Solid-state image pickup device with integration and amplification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11981498A JP3740840B2 (ja) | 1998-04-30 | 1998-04-30 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312799A true JPH11312799A (ja) | 1999-11-09 |
| JP3740840B2 JP3740840B2 (ja) | 2006-02-01 |
Family
ID=14770906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11981498A Expired - Fee Related JP3740840B2 (ja) | 1998-04-30 | 1998-04-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740840B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576882B2 (en) | 2000-06-14 | 2003-06-10 | Nec Electronics Corporation | Image sensor |
| JP2004088312A (ja) * | 2002-08-26 | 2004-03-18 | Minolta Co Ltd | 撮像装置 |
| JP2008141737A (ja) * | 2006-11-07 | 2008-06-19 | Nippon Signal Co Ltd:The | 電荷検出装置 |
| CN101256167B (zh) | 2008-04-17 | 2011-11-23 | 重庆大学 | 微阵列生物传感器的读出电路 |
-
1998
- 1998-04-30 JP JP11981498A patent/JP3740840B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576882B2 (en) | 2000-06-14 | 2003-06-10 | Nec Electronics Corporation | Image sensor |
| JP2004088312A (ja) * | 2002-08-26 | 2004-03-18 | Minolta Co Ltd | 撮像装置 |
| JP2008141737A (ja) * | 2006-11-07 | 2008-06-19 | Nippon Signal Co Ltd:The | 電荷検出装置 |
| CN101256167B (zh) | 2008-04-17 | 2011-11-23 | 重庆大学 | 微阵列生物传感器的读出电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3740840B2 (ja) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493030B1 (en) | Low-noise active pixel sensor for imaging arrays with global reset | |
| JP3493405B2 (ja) | 固体撮像装置 | |
| US6697111B1 (en) | Compact low-noise active pixel sensor with progressive row reset | |
| US6836291B1 (en) | Image pickup device with integral amplification | |
| USRE43314E1 (en) | Compact active pixel with low-noise image formation | |
| US8026969B2 (en) | Pixel for boosting pixel reset voltage | |
| JP3724188B2 (ja) | 固体撮像装置 | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| JPH11177886A (ja) | 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法 | |
| JP2002016839A (ja) | 固体撮像装置 | |
| US6831691B1 (en) | Solid-state image pickup device | |
| JP4762030B2 (ja) | 光検出装置 | |
| JP3664035B2 (ja) | 固体撮像装置 | |
| JP2001036822A (ja) | 固体撮像装置 | |
| WO2008010893A2 (en) | Method, apparatus and system for charge injection suppression in active pixel sensors | |
| JP2001094878A (ja) | 固体撮像装置 | |
| JP3740840B2 (ja) | 固体撮像装置 | |
| JPH0818866A (ja) | 固体撮像装置 | |
| JPH11298798A (ja) | 固体撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP4345175B2 (ja) | 固体撮像装置 | |
| JP2001036059A (ja) | 固体撮像装置 | |
| US20060268140A1 (en) | Method and apparatus for reducing noise in analog amplifier circuits and solid state imagers employing such circuits | |
| JP4352571B2 (ja) | 固体撮像装置 | |
| JP2001245214A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |