JPH11316708A - データシーケンスの圧縮及び伸長におけるメモリ帯域幅を最小とさせるためのピクチャメモリマッピング - Google Patents
データシーケンスの圧縮及び伸長におけるメモリ帯域幅を最小とさせるためのピクチャメモリマッピングInfo
- Publication number
- JPH11316708A JPH11316708A JP10328548A JP32854898A JPH11316708A JP H11316708 A JPH11316708 A JP H11316708A JP 10328548 A JP10328548 A JP 10328548A JP 32854898 A JP32854898 A JP 32854898A JP H11316708 A JPH11316708 A JP H11316708A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- row
- word
- stripe
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
- H04N19/16—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter for a given display mode, e.g. for interlaced or progressive display mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Storing Facsimile Image Data (AREA)
- Memory System (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 シーケンシャルにアクセスすることが必要な
大量のデータを格納し且つ検索する改良した方法及び回
路を提供する。 【解決手段】 メモリを複数個の行と複数個の列とを持
ったピクチャを格納するための複数個のワードに細分化
する。ピクチャを、各々が所定数の列を持った２個又は
それ以上のストライプへ区画化する。一つのストライプ
の一つの行内のバイト数は、一つのワードで一つのスト
ライプの一つの行内のデータを格納するために、一つの
ワード内のバイト数に等しい。段階的に進行するビデオ
シーケンス又はイメージの場合には（例えば、Ｈ．２６
１、Ｈ．２６３、ＪＰＥＧ、Ｍ−ＪＰＥＧ、プログレッ
シブＭＰＥＧ−２）、メモリをフレーム構造に組織化す
る。この場合には、ピクチャの各々はフレームピクチャ
であり且つ一つのメモリバッファ内に格納する。インタ
ーレース型ビデオシーケンス又はイメージの場合には、
メモリをフィールド構造に組織化する。
大量のデータを格納し且つ検索する改良した方法及び回
路を提供する。 【解決手段】 メモリを複数個の行と複数個の列とを持
ったピクチャを格納するための複数個のワードに細分化
する。ピクチャを、各々が所定数の列を持った２個又は
それ以上のストライプへ区画化する。一つのストライプ
の一つの行内のバイト数は、一つのワードで一つのスト
ライプの一つの行内のデータを格納するために、一つの
ワード内のバイト数に等しい。段階的に進行するビデオ
シーケンス又はイメージの場合には（例えば、Ｈ．２６
１、Ｈ．２６３、ＪＰＥＧ、Ｍ−ＪＰＥＧ、プログレッ
シブＭＰＥＧ−２）、メモリをフレーム構造に組織化す
る。この場合には、ピクチャの各々はフレームピクチャ
であり且つ一つのメモリバッファ内に格納する。インタ
ーレース型ビデオシーケンス又はイメージの場合には、
メモリをフィールド構造に組織化する。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリアレイを具
備する電子装置に関するものであって、更に詳細には、
シーケンシャル即ち逐次的にアクセスすることが必要な
大量のデータを格納し且つ検索する方法及び装置に関す
るものである。
備する電子装置に関するものであって、更に詳細には、
シーケンシャル即ち逐次的にアクセスすることが必要な
大量のデータを格納し且つ検索する方法及び装置に関す
るものである。
【０００２】
【従来の技術】圧縮されていないビデオイメージのデジ
タル表現の寸法は該イメージの分解能及びカラー深さに
依存する。圧縮されていないビデオイメージのシーケン
ス及びそれに付随するオーディオ信号からなる動画は、
例えばコンパクトディスク（ＣＤ）のような従来の記録
媒体上に全部納めるためにはすぐに大きすぎるものとな
る。更に、この様な圧縮されていない動画を通信リンク
を介して送信することは、送信すべきデータの量が多く
且つそれを行うのに必要な帯域幅が大きいために極めて
高価なものとなる。
タル表現の寸法は該イメージの分解能及びカラー深さに
依存する。圧縮されていないビデオイメージのシーケン
ス及びそれに付随するオーディオ信号からなる動画は、
例えばコンパクトディスク（ＣＤ）のような従来の記録
媒体上に全部納めるためにはすぐに大きすぎるものとな
る。更に、この様な圧縮されていない動画を通信リンク
を介して送信することは、送信すべきデータの量が多く
且つそれを行うのに必要な帯域幅が大きいために極めて
高価なものとなる。
【０００３】従って、ビデオ及びオーディオシーケンス
を送信するか又は格納する前に圧縮することが有益であ
る。これらのシーケンスを圧縮するためのシステムを開
発するためにかなりの努力がなされている。ＤＣＴアル
ゴリズムに基づいており現在使用されている幾つかのコ
ーディングスタンダードは、ＭＰＥＧ−１、ＭＰＥＧ−
２、Ｈ．２６１、Ｈ．２６３などがある。（ＭＰＥＧは
国際標準化機構ＩＳＯの委員会である「モーションピク
チャエキスパートグループ（Ｍｏｔｉｏｎ Ｐｉｃｔｕ
ｒｅ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）」の省略形であ
る。）ＭＰＥＧ−１、ＭＰＥＧ−２、Ｈ．２６１、Ｈ．
２６３スタンダードは、エンコードした（即ち、圧縮し
た）ビットストリームをどの様にしてデコード（即ち、
伸長又は脱圧縮）するかを記述するデコンプレッショ
ン、即ち伸長即ち脱圧縮、プロトコルを包含している。
結果的に得られるビットストリームが基準に適合するも
のである限り、エンコーディングは任意の態様で行うこ
とが可能である。
を送信するか又は格納する前に圧縮することが有益であ
る。これらのシーケンスを圧縮するためのシステムを開
発するためにかなりの努力がなされている。ＤＣＴアル
ゴリズムに基づいており現在使用されている幾つかのコ
ーディングスタンダードは、ＭＰＥＧ−１、ＭＰＥＧ−
２、Ｈ．２６１、Ｈ．２６３などがある。（ＭＰＥＧは
国際標準化機構ＩＳＯの委員会である「モーションピク
チャエキスパートグループ（Ｍｏｔｉｏｎ Ｐｉｃｔｕ
ｒｅ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）」の省略形であ
る。）ＭＰＥＧ−１、ＭＰＥＧ−２、Ｈ．２６１、Ｈ．
２６３スタンダードは、エンコードした（即ち、圧縮し
た）ビットストリームをどの様にしてデコード（即ち、
伸長又は脱圧縮）するかを記述するデコンプレッショ
ン、即ち伸長即ち脱圧縮、プロトコルを包含している。
結果的に得られるビットストリームが基準に適合するも
のである限り、エンコーディングは任意の態様で行うこ
とが可能である。
【０００４】シーケンスを送信するか又は格納する前に
ビデオ及び／又はオーディオシーケンスをエンコードす
るためにビデオ及び／又はオーディオ圧縮装置（以後、
エンコーダという）が使用される。結果的に得られるエ
ンコードされたビットストリームは、ビデオ及び／又は
オーディオシーケンスが出力される前に、ビデオ及び／
又はオーディオ伸長（脱圧縮）装置（以後、デコーダと
いう）によってデコードされる。ビットストリームは、
それがデコーダによって使用されるスタンダード（標
準）に適合するものであれば、デコーダによってデコー
ドすることが可能である。多数のシステム上でビットス
トリームをデコードすることが可能であるために、広く
受入れられているエンコーディング／デコーディングス
タンダードに従ってビデオ及び／又はオーディオシーケ
ンスをエンコードすることが有益的である。ＭＰＥＧス
タンダードは一方向通信用の現在広く受入れられている
スタンダードである。Ｈ．２６１及びＨ．２６３は、例
えばビデオ電話などの二方向通信用の現在広く受入れら
れているスタンダードである。
ビデオ及び／又はオーディオシーケンスをエンコードす
るためにビデオ及び／又はオーディオ圧縮装置（以後、
エンコーダという）が使用される。結果的に得られるエ
ンコードされたビットストリームは、ビデオ及び／又は
オーディオシーケンスが出力される前に、ビデオ及び／
又はオーディオ伸長（脱圧縮）装置（以後、デコーダと
いう）によってデコードされる。ビットストリームは、
それがデコーダによって使用されるスタンダード（標
準）に適合するものであれば、デコーダによってデコー
ドすることが可能である。多数のシステム上でビットス
トリームをデコードすることが可能であるために、広く
受入れられているエンコーディング／デコーディングス
タンダードに従ってビデオ及び／又はオーディオシーケ
ンスをエンコードすることが有益的である。ＭＰＥＧス
タンダードは一方向通信用の現在広く受入れられている
スタンダードである。Ｈ．２６１及びＨ．２６３は、例
えばビデオ電話などの二方向通信用の現在広く受入れら
れているスタンダードである。
【０００５】デコードされると、そのデコードされたビ
デオ及びオーディオシーケンスは、例えばテレビ又はデ
ジタルバーサタイルディスク（ＤＶＤ）プレーヤなどの
ビデオ及びオーディオ再生専用の電子的システム上にお
いて、又は画像表示及びオーディオが単にシステムの一
つの特徴であるに過ぎないコンピュータなどのような電
子的システム上においてプレイさせることが可能であ
る。デコーダは圧縮されているビットストリームを再生
させる前に非圧縮データへデコードさせることを可能と
するためにこれらの電子的システムへ付加させることが
必要である。エンコーダは、送信するか又は格納すべき
ビデオ及び／又はオーディオシーケンスをこの様な電子
システムが圧縮することを可能とするために付加するこ
とが必要である。エンコーダ及びデコーダは、両方共、
二方向通信のために付加することが必要である。
デオ及びオーディオシーケンスは、例えばテレビ又はデ
ジタルバーサタイルディスク（ＤＶＤ）プレーヤなどの
ビデオ及びオーディオ再生専用の電子的システム上にお
いて、又は画像表示及びオーディオが単にシステムの一
つの特徴であるに過ぎないコンピュータなどのような電
子的システム上においてプレイさせることが可能であ
る。デコーダは圧縮されているビットストリームを再生
させる前に非圧縮データへデコードさせることを可能と
するためにこれらの電子的システムへ付加させることが
必要である。エンコーダは、送信するか又は格納すべき
ビデオ及び／又はオーディオシーケンスをこの様な電子
システムが圧縮することを可能とするために付加するこ
とが必要である。エンコーダ及びデコーダは、両方共、
二方向通信のために付加することが必要である。
【０００６】ビデオ用のエンコードされたビットストリ
ームは圧縮されたピクチャを有している。ピクチャは、
ビデオシーケンスにおいて一つの表示可能なイメージ
（画像）用のエンコードしたデータを表わすデータ構造
である。図１に示したように、ピクチャ１００は３個の
二次元アレイのピクセルからなる集まりであり、即ち輝
度サンプル１０２用の一つのアレイとクロミナンスサン
プル１０４，１０６、即ちカラー差サンプル用の二つの
アレイである。ピクチャは、典型的に、例えばマクロブ
ロック１１０のようなより小さなサブユニットへ更に細
分化される。マクロブロックは１６×１６アレイの輝度
サンプル１１２と２個の８×８アレイの関連するクロミ
ナンスサンプル１１４，１１６を有するデータ構造であ
る。エンコードしたピクチャにおけるマクロブロック１
１０は、運動補償情報を持ったヘッダ部分と６個のブロ
ックデータ構造のエンコードしたデータとを有してい
る。ブロックはＤＣＴをベースとした変換コーディング
用の基本的単位であり且つ８×８サブアレイのピクセル
をエンコードするデータ構造である。マクロブロックは
４個の輝度ブロック１１８，１２０，１２２，１２４及
び２個のクロミナンスブロック１１４，１１６を表わ
す。
ームは圧縮されたピクチャを有している。ピクチャは、
ビデオシーケンスにおいて一つの表示可能なイメージ
（画像）用のエンコードしたデータを表わすデータ構造
である。図１に示したように、ピクチャ１００は３個の
二次元アレイのピクセルからなる集まりであり、即ち輝
度サンプル１０２用の一つのアレイとクロミナンスサン
プル１０４，１０６、即ちカラー差サンプル用の二つの
アレイである。ピクチャは、典型的に、例えばマクロブ
ロック１１０のようなより小さなサブユニットへ更に細
分化される。マクロブロックは１６×１６アレイの輝度
サンプル１１２と２個の８×８アレイの関連するクロミ
ナンスサンプル１１４，１１６を有するデータ構造であ
る。エンコードしたピクチャにおけるマクロブロック１
１０は、運動補償情報を持ったヘッダ部分と６個のブロ
ックデータ構造のエンコードしたデータとを有してい
る。ブロックはＤＣＴをベースとした変換コーディング
用の基本的単位であり且つ８×８サブアレイのピクセル
をエンコードするデータ構造である。マクロブロックは
４個の輝度ブロック１１８，１２０，１２２，１２４及
び２個のクロミナンスブロック１１４，１１６を表わ
す。
【０００７】クロミナンスサンプルは、典型的に、垂直
及び水平の両方の方向において輝度サンプルのサンプリ
ング速度の半分でサンプルされ、４：２：０（輝度：ク
ロミナンス：クロミナンス）のサンプリングモードを発
生する。カラー差は、その他の周波数でサンプリングす
ることも可能であり、例えば、垂直方向においては輝度
のサンプリング速度の半分であり且つ水平方向において
はクロミナンスと同じサンプリング速度とし、４：２：
２のサンプリングモードを発生することも可能である。
及び水平の両方の方向において輝度サンプルのサンプリ
ング速度の半分でサンプルされ、４：２：０（輝度：ク
ロミナンス：クロミナンス）のサンプリングモードを発
生する。カラー差は、その他の周波数でサンプリングす
ることも可能であり、例えば、垂直方向においては輝度
のサンプリング速度の半分であり且つ水平方向において
はクロミナンスと同じサンプリング速度とし、４：２：
２のサンプリングモードを発生することも可能である。
【０００８】ＭＰＥＧ−１及びＭＰＥＧ−２の両方は複
数個のタイプのコード化したピクチャ、即ちイントラ
（Ｉ）ピクチャ、前方予測（Ｐ）ピクチャ、及び双方向
予測（Ｂ）ピクチャをサポートしている。Ｉピクチャは
イントラピクチャ（ピクチャ内）コーディングのみを有
している。Ｐ及びＢピクチャはイントラピクチャ及びイ
ンターピクチャ（ピクチャ間）コーディングの両方を有
することが可能である。Ｉピクチャ及びＰピクチャはイ
ンターピクチャコーディング用の基準ピクチャとして使
用される。
数個のタイプのコード化したピクチャ、即ちイントラ
（Ｉ）ピクチャ、前方予測（Ｐ）ピクチャ、及び双方向
予測（Ｂ）ピクチャをサポートしている。Ｉピクチャは
イントラピクチャ（ピクチャ内）コーディングのみを有
している。Ｐ及びＢピクチャはイントラピクチャ及びイ
ンターピクチャ（ピクチャ間）コーディングの両方を有
することが可能である。Ｉピクチャ及びＰピクチャはイ
ンターピクチャコーディング用の基準ピクチャとして使
用される。
【０００９】Ｉピクチャ用のイントラピクチャコーディ
ングはその他のコーディング技術を使用することも可能
であるが、ブロックをベースとしたＤＣＴ技術を使用し
てマクロブロック内のオリジナルのピクセルの間の冗長
性の減少を行う。Ｐピクチャ及びＢピクチャの場合に
は、イントラピクチャコーディングは、インターピクチ
ャ予測エラーピクセルの間の冗長性を除去するために同
一のＤＣＴをベースとした技術を使用する。
ングはその他のコーディング技術を使用することも可能
であるが、ブロックをベースとしたＤＣＴ技術を使用し
てマクロブロック内のオリジナルのピクセルの間の冗長
性の減少を行う。Ｐピクチャ及びＢピクチャの場合に
は、イントラピクチャコーディングは、インターピクチ
ャ予測エラーピクセルの間の冗長性を除去するために同
一のＤＣＴをベースとした技術を使用する。
【００１０】インターピクチャコーディングにおいて
は、二つのピクチャの間の冗長性はできるだけ多くのも
のが除去され、且つ該二つのピクチャの間の残存差、即
ちインターピクチャ予測エラーが送信される。オブジェ
クトが静止している場面においては、隣接するピクチャ
におけるピクセル値はほぼ同一である。移動するオブジ
ェクトを有する場面においては、マクロブロックをベー
スとしたブロックをベースとした運動補償予測が使用さ
れる。Ｐピクチャにおける各マクロブロックに対して、
前のピクチャにおいてのベストマッチング即ち最もよく
一致する１６×１６ブロック（予測ブロックと呼ばれ
る）が見つけられ、且つその結果発生するマクロブロッ
ク予測エラーがエンコードされる。マッチング即ち一致
は、現在のマクロブロックのピクセルの発生源の近傍に
亘って前のピクチャにおいてサーチすることによって決
定される。現在のマクロブロックと予測ブロックとの間
の運動ベクトルも運動補償を使用するインターピクチャ
コーディングにおいて送信される。運動ベクトルは、マ
クロブロックが予測ブロックと比較してどの程度且つど
の方向に移動したかを記述する。図２に示したように、
Ｂピクチャの場合、前のピクチャ１４０におけるベスト
マッチングブロック１４２である予測ブロックと将来の
ピクチャ１４６におけるベストマッチングブロック１４
８である予測ブロックとが見つけ出され且つ平均化され
る。これは、次いで、マクロブロック１５２のブロック
データ構造の一組のデコードしたエラー項と加算されて
現在のピクチャ１５０においてマクロブロック１５２を
発生させることが可能である。このプロセス全体は運動
補償と呼ばれる。
は、二つのピクチャの間の冗長性はできるだけ多くのも
のが除去され、且つ該二つのピクチャの間の残存差、即
ちインターピクチャ予測エラーが送信される。オブジェ
クトが静止している場面においては、隣接するピクチャ
におけるピクセル値はほぼ同一である。移動するオブジ
ェクトを有する場面においては、マクロブロックをベー
スとしたブロックをベースとした運動補償予測が使用さ
れる。Ｐピクチャにおける各マクロブロックに対して、
前のピクチャにおいてのベストマッチング即ち最もよく
一致する１６×１６ブロック（予測ブロックと呼ばれ
る）が見つけられ、且つその結果発生するマクロブロッ
ク予測エラーがエンコードされる。マッチング即ち一致
は、現在のマクロブロックのピクセルの発生源の近傍に
亘って前のピクチャにおいてサーチすることによって決
定される。現在のマクロブロックと予測ブロックとの間
の運動ベクトルも運動補償を使用するインターピクチャ
コーディングにおいて送信される。運動ベクトルは、マ
クロブロックが予測ブロックと比較してどの程度且つど
の方向に移動したかを記述する。図２に示したように、
Ｂピクチャの場合、前のピクチャ１４０におけるベスト
マッチングブロック１４２である予測ブロックと将来の
ピクチャ１４６におけるベストマッチングブロック１４
８である予測ブロックとが見つけ出され且つ平均化され
る。これは、次いで、マクロブロック１５２のブロック
データ構造の一組のデコードしたエラー項と加算されて
現在のピクチャ１５０においてマクロブロック１５２を
発生させることが可能である。このプロセス全体は運動
補償と呼ばれる。
【００１１】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、逐次的にアクセスされることの必要な大量
のデータを格納し且つ検索する改良した方法及び回路を
提供することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、逐次的にアクセスされることの必要な大量
のデータを格納し且つ検索する改良した方法及び回路を
提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明に基づくメモリ
は、行及び列を具備する二次元デジタルアレイのデータ
バイトを格納するための複数個のメモリワードを有して
いる。該デジタルアレイは２個又はそれ以上のストライ
プへ区画化されており、各ストライプは所定数の列を有
している。１個のストライプの一つの行におけるバイト
数は１個のワードにおけるバイト数と等しく、従って１
個のストライプの一つの行におけるデータは本メモリの
一つのワード内に格納される。該ストライプのうちの一
つの第一行におけるデータは第一ワードである。そのス
トライプの各爾後の行におけるデータは直前の行のデー
タを格納するワードの爾後でありそれに隣接するワード
アドレスを持ったワード内にある。このことは先行する
行の検索によって爾後の行を容易に検索することを可能
とする。
は、行及び列を具備する二次元デジタルアレイのデータ
バイトを格納するための複数個のメモリワードを有して
いる。該デジタルアレイは２個又はそれ以上のストライ
プへ区画化されており、各ストライプは所定数の列を有
している。１個のストライプの一つの行におけるバイト
数は１個のワードにおけるバイト数と等しく、従って１
個のストライプの一つの行におけるデータは本メモリの
一つのワード内に格納される。該ストライプのうちの一
つの第一行におけるデータは第一ワードである。そのス
トライプの各爾後の行におけるデータは直前の行のデー
タを格納するワードの爾後でありそれに隣接するワード
アドレスを持ったワード内にある。このことは先行する
行の検索によって爾後の行を容易に検索することを可能
とする。
【００１３】動作について説明すると、該デジタルアレ
イのデータバイトは２個又はそれ以上のストライプに区
画化されており、各ストライプは所定数の列を有してい
る。該ストライプのうちの一つの第一行におけるデータ
は第一ワード内に格納されており且つ該ストライプの各
爾後の行におけるデータは直前の行のデータを格納する
ワードの爾後であり且つそれに隣接するワードアドレス
を持ったワード内に格納される。
イのデータバイトは２個又はそれ以上のストライプに区
画化されており、各ストライプは所定数の列を有してい
る。該ストライプのうちの一つの第一行におけるデータ
は第一ワード内に格納されており且つ該ストライプの各
爾後の行におけるデータは直前の行のデータを格納する
ワードの爾後であり且つそれに隣接するワードアドレス
を持ったワード内に格納される。
【００１４】該デジタルアレイの任意のアレイ部分が本
メモリから検索される。該アレイ部分の第一データに対
応する列及び行を格納するワードのワードアドレスが決
定される。該アレイ部分内のデータを有するストライプ
の数も決定される。次いで、所望のアレイ部分が各スト
ライプ内を読取ることによってメモリから読取られる。
各ストライプ内において、データは開始行から開始して
一つのメモリバーストで読取られる。
メモリから検索される。該アレイ部分の第一データに対
応する列及び行を格納するワードのワードアドレスが決
定される。該アレイ部分内のデータを有するストライプ
の数も決定される。次いで、所望のアレイ部分が各スト
ライプ内を読取ることによってメモリから読取られる。
各ストライプ内において、データは開始行から開始して
一つのメモリバーストで読取られる。
【００１５】
【発明の実施の形態】インターピクチャコーディング
は、現在のイメージ（画像）をデコード又はエンコード
するために必要な情報を有する前及び／又は将来のピク
チャ、即ちＩ及び／又はＰピクチャに対してデコーダが
アクセスを有することを必要とする。これらの前及び／
又は将来のイメージは現在のイメージをデコードするた
めに格納され、次いで使用されることを必要とし、該現
在のイメージもそれがデコードされる場合に格納される
ことを必要とする。これらのピクチャは、典型的に、メ
モリバッファ内に格納される。各ピクチャの輝度Ｙ及び
二つのタイプのクロミナンスＣｂ及びＣｒ成分は独立的
に格納され、各々は、典型的に、１個のメモリバッファ
内に格納される。従って、各ピクチャは３個のバッファ
を必要とする。これら３個のピクチャブロックの各々に
おける各ピクセルに対して１バイトの格納部が必要とさ
れる。前方及び後方の両方、即ちＩ，Ｐ及びＢピクチャ
の両方を使用するインターピクチャコーディングが可能
なデコーダは、前及び将来の基準ピクチャに対して及び
脱圧縮中のピクチャに対してバッファを必要とし、全部
で９個のバッファを必要とする。インターレース型ビデ
オ又はイメージシーケンスを受付けるためにフィールド
メモリ格納技術が選択されると、非インターレース型シ
ーケンスの場合と比較して２倍のバッファ（１８個）が
必要とされる。なぜならば、インターレース型ビデオ又
はイメージシーケンスにおいては、相次ぐピクチャにお
いて半分のピクセルが存在するに過ぎないからである。
これらのバッファは、非インターレース型ビデオに対す
るバッファの半分の大きさとすることが可能である。上
述したバッファの全ては１個のメモリ装置内のものとす
ることが可能である。
は、現在のイメージ（画像）をデコード又はエンコード
するために必要な情報を有する前及び／又は将来のピク
チャ、即ちＩ及び／又はＰピクチャに対してデコーダが
アクセスを有することを必要とする。これらの前及び／
又は将来のイメージは現在のイメージをデコードするた
めに格納され、次いで使用されることを必要とし、該現
在のイメージもそれがデコードされる場合に格納される
ことを必要とする。これらのピクチャは、典型的に、メ
モリバッファ内に格納される。各ピクチャの輝度Ｙ及び
二つのタイプのクロミナンスＣｂ及びＣｒ成分は独立的
に格納され、各々は、典型的に、１個のメモリバッファ
内に格納される。従って、各ピクチャは３個のバッファ
を必要とする。これら３個のピクチャブロックの各々に
おける各ピクセルに対して１バイトの格納部が必要とさ
れる。前方及び後方の両方、即ちＩ，Ｐ及びＢピクチャ
の両方を使用するインターピクチャコーディングが可能
なデコーダは、前及び将来の基準ピクチャに対して及び
脱圧縮中のピクチャに対してバッファを必要とし、全部
で９個のバッファを必要とする。インターレース型ビデ
オ又はイメージシーケンスを受付けるためにフィールド
メモリ格納技術が選択されると、非インターレース型シ
ーケンスの場合と比較して２倍のバッファ（１８個）が
必要とされる。なぜならば、インターレース型ビデオ又
はイメージシーケンスにおいては、相次ぐピクチャにお
いて半分のピクセルが存在するに過ぎないからである。
これらのバッファは、非インターレース型ビデオに対す
るバッファの半分の大きさとすることが可能である。上
述したバッファの全ては１個のメモリ装置内のものとす
ることが可能である。
【００１６】主要なレベルにおける主要なプロファイル
をサポートすることの可能なフェーズオルタネーション
ライン（ＰＡＬ）及び国家テレビ基準委員会（ＮＴＳ
Ｃ）アプリケーション用の典型的なＭＰＥＧ−２デコー
ダのメモリ条件は、典型的に、オーディオ及びＭＰＥＧ
−２ビデオ条件へ分解される。該オーディオがＭＰＥＧ
−１である場合には、オーディオデコーダは１３１，０
７２ビットのメモリを必要とする。ＭＰＥＧ−２ビデオ
メモリは、論理的に、以下の如くにして複数個のバッフ
ァの形態とさせることが可能である。
をサポートすることの可能なフェーズオルタネーション
ライン（ＰＡＬ）及び国家テレビ基準委員会（ＮＴＳ
Ｃ）アプリケーション用の典型的なＭＰＥＧ−２デコー
ダのメモリ条件は、典型的に、オーディオ及びＭＰＥＧ
−２ビデオ条件へ分解される。該オーディオがＭＰＥＧ
−１である場合には、オーディオデコーダは１３１，０
７２ビットのメモリを必要とする。ＭＰＥＧ−２ビデオ
メモリは、論理的に、以下の如くにして複数個のバッフ
ァの形態とさせることが可能である。
【００１７】※非理想的な脱圧縮プロセスに対してＭＰ
ＥＧ−２スタンダードが１．７５メガビット＋エキスト
ラな量、例えば８３５，５８４ビットに固定する圧縮デ
ータに対するバッファである「ビットバッファ」； ※４：２：０フォーマットで脱圧縮させたＩ又はＰフレ
ーム用の前方又は前の基準フレームバッファ； ※４：２：０フォーマットで脱圧縮したＩ又はＰフレー
ム用の後方又は将来の基準フレームバッファ； ※４：２：０フォーマットで脱圧縮したＢフレーム用の
ＡＢフレームバッファ。Ｂフレームバッファは減少させ
た量のメモリ、即ち、それぞれ、ＰＡＬ又はＮＴＳＣシ
ステムに対するＩフレームの０. ７４０７又は０. ６１
１１を必要とするために最適化させることが可能であ
る。
ＥＧ−２スタンダードが１．７５メガビット＋エキスト
ラな量、例えば８３５，５８４ビットに固定する圧縮デ
ータに対するバッファである「ビットバッファ」； ※４：２：０フォーマットで脱圧縮させたＩ又はＰフレ
ーム用の前方又は前の基準フレームバッファ； ※４：２：０フォーマットで脱圧縮したＩ又はＰフレー
ム用の後方又は将来の基準フレームバッファ； ※４：２：０フォーマットで脱圧縮したＢフレーム用の
ＡＢフレームバッファ。Ｂフレームバッファは減少させ
た量のメモリ、即ち、それぞれ、ＰＡＬ又はＮＴＳＣシ
ステムに対するＩフレームの０. ７４０７又は０. ６１
１１を必要とするために最適化させることが可能であ
る。
【００１８】現在のＭＰＥＧ−２スタンダード技術によ
れば、且つどのフレーム、即ちＩ，Ｐ又はＢが関与する
かに拘らずに、各フレームバッファは以下のテーブルに
よって与えられる量のメモリを占有することが可能であ
る。
れば、且つどのフレーム、即ちＩ，Ｐ又はＢが関与する
かに拘らずに、各フレームバッファは以下のテーブルに
よって与えられる量のメモリを占有することが可能であ
る。
【００１９】 スタンダードＰＡＬ： ７２０×５７６×８ビット（ルマ（ｌｕｍａ）に対し） ３６０×２８８×８ビット（Ｃｂクロマ（ｃｈｒｏｍａ）に対し） ３６０×２８８×８ビット（Ｃｒクロマ（ｃｈｒｏｍａ）に対し） ＝４，９７６，６４０ビット スタンダードＮＴＳＣ： ７２０×４８０×８ビット（ルマ（ｌｕｍａ）に対し） ３６０×２４０×８ビット（Ｃｂクロマ（ｃｈｒｏｍａ）に対し） ３６０×２４０×８ビット（Ｃｒクロマ（ｃｈｒｏｍａ）に対し） ＝４，１４７，２００ビット 最も厄介な場合を表わすＰＡＬシステムを基準例として
とると、必要とされるメモリの総量は次式で与えられ
る。
とると、必要とされるメモリの総量は次式で与えられ
る。
【００２０】 １，８３５，００８＋８３５，５８４＋４，９７６，６４０＋４，９７６ ，６４０＋（４，９７６，６４０×０．７４０７）＝１６，３１０，０７０ビッ ト この計算はＢピクチャフレームバッファの０．７４０７
最適化を考慮に入れている。
最適化を考慮に入れている。
【００２１】従って、典型的なＭＰＥＧ−２デコーダは
主要なレベルにおける主要なプロファイル（ＭＬにおけ
るＭＰ）モードにおいて動作するために１６メガビット
のメモリを必要とする。このことは、デコーダが２メガ
バイトのメモリを必要とすることを意味している。
主要なレベルにおける主要なプロファイル（ＭＬにおけ
るＭＰ）モードにおいて動作するために１６メガビット
のメモリを必要とする。このことは、デコーダが２メガ
バイトのメモリを必要とすることを意味している。
【００２２】図３を参照すると、本発明で使用すること
の可能なデコーダ１６０が示されている。デコーダ１６
０は、ビデオ又はイメージデコーダなどのビットストリ
ームを脱圧縮即ち伸長させるためにかなりの寸法のデー
タへのアクセスを必要とする任意のデコーダとすること
が可能である。図３は、特にフレームを脱圧縮する場合
に運動補償型予測を使用するデコーダ１６０を示してい
るが、当業者にとって明らかなように、異なるデコーデ
ィング技術を使用するデコーダを本発明を実施するため
に使用することが可能である。本発明はイメージの寸法
が大きいためにビデオ又はイメージ（例えば、ＪＰＥ
Ｇ、Ｍ−ＪＰＥＧ、Ｈ．２６１、Ｈ．２６３、ＭＰＥＧ
−１及びＭＰＥＧ−２）デコーダに対して最も有用なも
のであるが、デコーダ１６０はビデオ及びオーディオ、
又はスタンドアローンビデオ又はオーディオデコーダと
することが可能である。
の可能なデコーダ１６０が示されている。デコーダ１６
０は、ビデオ又はイメージデコーダなどのビットストリ
ームを脱圧縮即ち伸長させるためにかなりの寸法のデー
タへのアクセスを必要とする任意のデコーダとすること
が可能である。図３は、特にフレームを脱圧縮する場合
に運動補償型予測を使用するデコーダ１６０を示してい
るが、当業者にとって明らかなように、異なるデコーデ
ィング技術を使用するデコーダを本発明を実施するため
に使用することが可能である。本発明はイメージの寸法
が大きいためにビデオ又はイメージ（例えば、ＪＰＥ
Ｇ、Ｍ−ＪＰＥＧ、Ｈ．２６１、Ｈ．２６３、ＭＰＥＧ
−１及びＭＰＥＧ−２）デコーダに対して最も有用なも
のであるが、デコーダ１６０はビデオ及びオーディオ、
又はスタンドアローンビデオ又はオーディオデコーダと
することが可能である。
【００２３】エンコードしたビットストリームがビット
アンパック回路によって受取られる。該ビットアンパッ
ク回路は、典型的に、先入先出（ＦＩＦＯ）バッファ及
びマクロブロック（ＭＢＬＫ）パーサ（構文解析器）を
有しているが、該バッファは任意のタイプのメモリとす
ることが可能である。該ＦＩＦＯは前に受取ったデータ
をデコードしている間に入力してくるエンコードされて
いるビットストリームをバッファする。該ＦＩＦＯの出
力端はＭＢＬＫパーサへ結合されている。ＭＢＬＫパー
サは該情報をマクロブロックへパーシング即ち構文解析
し、次いで各マクロブロックをパーシングし且つ各マク
ロブロックのヘッダ部分を予測モード決定回路１６６へ
送る。予測モード決定回路１６６は予測発生回路１６８
がアクセスすることを必要とするフレームを決定するた
めに実施されるべき予測タイプを決定する。予測モード
決定回路１６６は、更に、フレーム、及び運動補償予測
を形成するために必要とされる該フレーム内の予測ブロ
ックが位置されているメモリ１８０内のワードアドレス
を決定する。これらのアドレスは予測モード及び運動ベ
クトルを使用して計算される。典型的に、メモリ１８０
とのインターフェースの全てを制御するＤＭＡエンジン
１７８が該デコーダ内に存在している。必要とされる予
測ブロックがＭＰＥＧ及びＨ．２６３スタンダードにお
いて可能であるように、半分ピクセル境界に位置してい
る場合があるので、半分ピクセル位置の両側に位置して
いる二つの予測ブロックを平均化することによってこの
様なブロックを計算することが必要な場合がある。この
機能はプリフェッチ及び１／２ピクセルフィルタ回路に
よって実施される。予測発生器回路は前方及び後方基準
ピクチャから発生された１／２ピクセルフィルタ済予測
ブロックを平均化することによって最終的な運動補償し
た予測ブロックを形成する。このことは運動補償予測を
デコードする。
アンパック回路によって受取られる。該ビットアンパッ
ク回路は、典型的に、先入先出（ＦＩＦＯ）バッファ及
びマクロブロック（ＭＢＬＫ）パーサ（構文解析器）を
有しているが、該バッファは任意のタイプのメモリとす
ることが可能である。該ＦＩＦＯは前に受取ったデータ
をデコードしている間に入力してくるエンコードされて
いるビットストリームをバッファする。該ＦＩＦＯの出
力端はＭＢＬＫパーサへ結合されている。ＭＢＬＫパー
サは該情報をマクロブロックへパーシング即ち構文解析
し、次いで各マクロブロックをパーシングし且つ各マク
ロブロックのヘッダ部分を予測モード決定回路１６６へ
送る。予測モード決定回路１６６は予測発生回路１６８
がアクセスすることを必要とするフレームを決定するた
めに実施されるべき予測タイプを決定する。予測モード
決定回路１６６は、更に、フレーム、及び運動補償予測
を形成するために必要とされる該フレーム内の予測ブロ
ックが位置されているメモリ１８０内のワードアドレス
を決定する。これらのアドレスは予測モード及び運動ベ
クトルを使用して計算される。典型的に、メモリ１８０
とのインターフェースの全てを制御するＤＭＡエンジン
１７８が該デコーダ内に存在している。必要とされる予
測ブロックがＭＰＥＧ及びＨ．２６３スタンダードにお
いて可能であるように、半分ピクセル境界に位置してい
る場合があるので、半分ピクセル位置の両側に位置して
いる二つの予測ブロックを平均化することによってこの
様なブロックを計算することが必要な場合がある。この
機能はプリフェッチ及び１／２ピクセルフィルタ回路に
よって実施される。予測発生器回路は前方及び後方基準
ピクチャから発生された１／２ピクセルフィルタ済予測
ブロックを平均化することによって最終的な運動補償し
た予測ブロックを形成する。このことは運動補償予測を
デコードする。
【００２４】ＭＢＬＫパーサは、更に、各マクロブロッ
クのエンコードしたブロックデータ構造をブロックデコ
ーダ１６４へ送る。非イントラコード型マクロブロック
の場合には、ブロックデコーダ１６４が該ブロック内の
インターピクチャ予測エラーをデコードする。運動補償
予測及び予測エラーが加算回路１７０において加算され
且つアッセンブリユニット１７２へ送られる。イントラ
コード型マクロブロックの場合には、ブロックデコーダ
がマクロブロック内のピクセルを直接的にデコードす
る。該加算回路は、この様な場合においては、単に、こ
れらのピクセルを介してアッセンブリユニットへ通過す
る。
クのエンコードしたブロックデータ構造をブロックデコ
ーダ１６４へ送る。非イントラコード型マクロブロック
の場合には、ブロックデコーダ１６４が該ブロック内の
インターピクチャ予測エラーをデコードする。運動補償
予測及び予測エラーが加算回路１７０において加算され
且つアッセンブリユニット１７２へ送られる。イントラ
コード型マクロブロックの場合には、ブロックデコーダ
がマクロブロック内のピクセルを直接的にデコードす
る。該加算回路は、この様な場合においては、単に、こ
れらのピクセルを介してアッセンブリユニットへ通過す
る。
【００２５】イントラピクチャ（ピクチャ内）圧縮にお
いては、幾つかのフレームは、デコードされるべき将来
のフレームへのアクセスを必要とするので、必要とされ
るフレームを必要とするフレームの前に該必要とされる
フレームが送られるべきである。ＭＰＥＧスタンダード
においては、フレームは脱圧縮のために過去及び将来の
両方のフレームを必要とする場合があり、従って圧縮さ
れたフレームはそれらがビデオシーケンスで表示される
場合と同一の順番で送られるものではない。アッセンブ
リユニット１７２は、脱圧縮中のフレームに対応するメ
モリ内の正しい位置に情報が配置されることを確保す
る。その結果発生するデコードされたマクロブロック
は、アッセンブリユニット１７２によって指定された位
置においてメモリ１８０内に格納されることが必要であ
る。
いては、幾つかのフレームは、デコードされるべき将来
のフレームへのアクセスを必要とするので、必要とされ
るフレームを必要とするフレームの前に該必要とされる
フレームが送られるべきである。ＭＰＥＧスタンダード
においては、フレームは脱圧縮のために過去及び将来の
両方のフレームを必要とする場合があり、従って圧縮さ
れたフレームはそれらがビデオシーケンスで表示される
場合と同一の順番で送られるものではない。アッセンブ
リユニット１７２は、脱圧縮中のフレームに対応するメ
モリ内の正しい位置に情報が配置されることを確保す
る。その結果発生するデコードされたマクロブロック
は、アッセンブリユニット１７２によって指定された位
置においてメモリ１８０内に格納されることが必要であ
る。
【００２６】各マクロブロックがデコードされると、そ
れ及びその基準マクロブロックはメモリから得ることを
必要とする。本デコーダは、実時間で動作することが可
能であるのに充分迅速にメモリへアクセスすることが可
能なものであるべきである。このことは、本デコーダが
スクリーンリフレッシュ間の時間、典型的に１秒の１／
３０であり人がデコーディングにおける遅延を検知する
ことが不可能である時間でピクチャ全体をアクセスし且
つ処理することが可能に充分高速なものとすべきである
ことを意味している。目標とすることは、動画の観察者
に対して気が付くこととなるような多数のピクチャを削
除することなしに実時間で本デコーダを動作させること
である。理想的には、本デコーダは、どのピクチャも削
除することがないように充分に高速で動作するものであ
る。デコーダが実時間で動作するものでない場合には、
デコーダが次のイメージを処理するためにメモリへのア
クセスを得るまで、デコードされた動画はイメージ間に
おいて周期的に停止し且つ待機することとなる。
れ及びその基準マクロブロックはメモリから得ることを
必要とする。本デコーダは、実時間で動作することが可
能であるのに充分迅速にメモリへアクセスすることが可
能なものであるべきである。このことは、本デコーダが
スクリーンリフレッシュ間の時間、典型的に１秒の１／
３０であり人がデコーディングにおける遅延を検知する
ことが不可能である時間でピクチャ全体をアクセスし且
つ処理することが可能に充分高速なものとすべきである
ことを意味している。目標とすることは、動画の観察者
に対して気が付くこととなるような多数のピクチャを削
除することなしに実時間で本デコーダを動作させること
である。理想的には、本デコーダは、どのピクチャも削
除することがないように充分に高速で動作するものであ
る。デコーダが実時間で動作するものでない場合には、
デコーダが次のイメージを処理するためにメモリへのア
クセスを得るまで、デコードされた動画はイメージ間に
おいて周期的に停止し且つ待機することとなる。
【００２７】コンピュータは、上述したように、ビデオ
電話を可能とするためにデコーダとエンコーダの両方を
有することも可能である。この場合には、実時間で動作
するものではないということは、通話の一端においての
会話などのイベントの発生と該通話の他端においてのイ
ベントの表示との間の時間長が、エンコーダ及びデコー
ダの両方がバス及びメインメモリへのアクセスを得るた
めに待機せねばならない時間によって増加されることを
意味する。実時間で動作することが可能でないというこ
とは、装置が追い付くまで通話においてギャップが存在
することを意味している。このことは、ビデオ会議を行
うために必要な時間を増加させ、且つより重要なことで
あるが、その様なビデオ会議を参加者に対して不満足な
ものとさせる。
電話を可能とするためにデコーダとエンコーダの両方を
有することも可能である。この場合には、実時間で動作
するものではないということは、通話の一端においての
会話などのイベントの発生と該通話の他端においてのイ
ベントの表示との間の時間長が、エンコーダ及びデコー
ダの両方がバス及びメインメモリへのアクセスを得るた
めに待機せねばならない時間によって増加されることを
意味する。実時間で動作することが可能でないというこ
とは、装置が追い付くまで通話においてギャップが存在
することを意味している。このことは、ビデオ会議を行
うために必要な時間を増加させ、且つより重要なことで
あるが、その様なビデオ会議を参加者に対して不満足な
ものとさせる。
【００２８】デコーダは、発明者Ｊｅｆｆｅｒｓｏｎ
Ｅ． Ｏｗｅｎ、Ｒａｕｌ Ｚ．Ｄｉａｚ、Ｏｓｖａｌ
ｄｏ Ｃｏｌａｖｉｎ等による「メモリを共用するビデ
オ及び／又はオーディオ脱圧縮及び／又は圧縮装置（Ｖ
ｉｄｅｏ ａｎｄ／ｏｒＡｕｄｉｏ Ｄｅｃｏｍｐｒｅ
ｓｓｉｏｎ ａｎｄ／ｏｒ Ｃｏｍｐｒｅｓｓｉｏｎ
Ｄｅｖｉｃｅ ｔｈａｔ Ｓｈａｒｅｓ ａ Ｍｅｍｏ
ｒｙ）」という名称の米国特許出願第０８／７０２，９
１０号に記載されているようにコンピュータとメモリを
共用することが可能であり、尚該米国特許出願を引用に
よって本明細書に取込む。
Ｅ． Ｏｗｅｎ、Ｒａｕｌ Ｚ．Ｄｉａｚ、Ｏｓｖａｌ
ｄｏ Ｃｏｌａｖｉｎ等による「メモリを共用するビデ
オ及び／又はオーディオ脱圧縮及び／又は圧縮装置（Ｖ
ｉｄｅｏ ａｎｄ／ｏｒＡｕｄｉｏ Ｄｅｃｏｍｐｒｅ
ｓｓｉｏｎ ａｎｄ／ｏｒ Ｃｏｍｐｒｅｓｓｉｏｎ
Ｄｅｖｉｃｅ ｔｈａｔ Ｓｈａｒｅｓ ａ Ｍｅｍｏ
ｒｙ）」という名称の米国特許出願第０８／７０２，９
１０号に記載されているようにコンピュータとメモリを
共用することが可能であり、尚該米国特許出願を引用に
よって本明細書に取込む。
【００２９】本デコーダがコンピュータとメモリを共用
している場合には、典型的に、メインメモリへのアクセ
スも必要とする場合がある多数の構成要素がコンピュー
タシステム内に存在している。これらの装置は、典型的
に、全てデコーダと同一のバスへ結合されており、又
は、多分、周辺機器の全てを受付けるために充分なコネ
クタが一つのバス上に存在しない場合には、幾つかのバ
スへ結合されている。しかしながら、各バスを付加する
ことは非常に高価である。メモリへアクセスするための
各要求は、典型的に、優先度システムに従って処理され
る。優先度システムは、典型的に、その装置に与えられ
ている優先度及びその要求が受取られた順番に基づくも
のである。典型的には、優先度システムは、どの装置も
バスを独占することがなく、他の全ての装置が空転状態
となることがないようにセットアップされる。好適に
は、バス上のどの装置もそのバスの帯域幅の約５０％を
超えるものを必要とすることがないように設定すること
である。
している場合には、典型的に、メインメモリへのアクセ
スも必要とする場合がある多数の構成要素がコンピュー
タシステム内に存在している。これらの装置は、典型的
に、全てデコーダと同一のバスへ結合されており、又
は、多分、周辺機器の全てを受付けるために充分なコネ
クタが一つのバス上に存在しない場合には、幾つかのバ
スへ結合されている。しかしながら、各バスを付加する
ことは非常に高価である。メモリへアクセスするための
各要求は、典型的に、優先度システムに従って処理され
る。優先度システムは、典型的に、その装置に与えられ
ている優先度及びその要求が受取られた順番に基づくも
のである。典型的には、優先度システムは、どの装置も
バスを独占することがなく、他の全ての装置が空転状態
となることがないようにセットアップされる。好適に
は、バス上のどの装置もそのバスの帯域幅の約５０％を
超えるものを必要とすることがないように設定すること
である。
【００３０】デコーダに対して必要とされる最小の帯域
幅は、デコーダの特性及び所望の動作に基づいて計算す
ることが可能である。これらの特性としては、ビットス
トリームがエンコードされる場合に準拠すべきスタンダ
ード、デコーダが実時間で動作すべきか否か、どの程度
ピクチャが削除されるか、且つどの様にしてイメージが
格納されるかなどである。更に、デコーダをメモリへ結
合させるバスの待ち時間も考慮に入れるべきである。
幅は、デコーダの特性及び所望の動作に基づいて計算す
ることが可能である。これらの特性としては、ビットス
トリームがエンコードされる場合に準拠すべきスタンダ
ード、デコーダが実時間で動作すべきか否か、どの程度
ピクチャが削除されるか、且つどの様にしてイメージが
格納されるかなどである。更に、デコーダをメモリへ結
合させるバスの待ち時間も考慮に入れるべきである。
【００３１】特定のデコーダ実現例によって必要とされ
るメモリ帯域幅がその実現例におけるメモリシステムの
使用可能なメモリ帯域幅を超える場合には、デコーダは
実時間でピクチャをデコードすることが可能なものでは
ない。この様な場合においては、実時間よりも遅くピク
チャをデコードし且つ表示せねばならないことを回避す
るために、デコーダは規則的にピクチャをドロップ即ち
削除せねばならない。このことはデコーダが必要とされ
る実効的メモリ帯域幅を減少させることを可能とし、周
期的に「キャッチアップ」即ち追い付くことを可能とさ
せる。しかしながら、規則的にピクチャを削除すること
は表示されるビデオにおける連続性を劣化させ、滑らか
な運動を包含するシーケンスのぎくしゃくした様相のよ
うな人工的効果を導入させることとなる。Ｈ．２６Ｘ又
はＭＰＥＧ−Ｘスタンダード、又はその他の時間的な圧
縮を使用するスタンダードでエンコードされたビデオ又
はイメージシーケンスにおいてはより深刻な問題が発生
する。時間的（ピクチャ間）圧縮においては、イメージ
のうちの幾つかは前のイメージに基づいてデコードされ
且つ幾つかは前のイメージと将来のイメージとに基づい
てデコードされる。他のイメージのデコード動作が基礎
とされているイメージを削除することは許容可能なもの
ではない。なぜならば、将来のそれに依存するピクチャ
の全てのデコード動作にエラーが発生するからである。
このことは劣化されるか又は完全に認識不可能なイメー
ジの期間が延長されることとなる。
るメモリ帯域幅がその実現例におけるメモリシステムの
使用可能なメモリ帯域幅を超える場合には、デコーダは
実時間でピクチャをデコードすることが可能なものでは
ない。この様な場合においては、実時間よりも遅くピク
チャをデコードし且つ表示せねばならないことを回避す
るために、デコーダは規則的にピクチャをドロップ即ち
削除せねばならない。このことはデコーダが必要とされ
る実効的メモリ帯域幅を減少させることを可能とし、周
期的に「キャッチアップ」即ち追い付くことを可能とさ
せる。しかしながら、規則的にピクチャを削除すること
は表示されるビデオにおける連続性を劣化させ、滑らか
な運動を包含するシーケンスのぎくしゃくした様相のよ
うな人工的効果を導入させることとなる。Ｈ．２６Ｘ又
はＭＰＥＧ−Ｘスタンダード、又はその他の時間的な圧
縮を使用するスタンダードでエンコードされたビデオ又
はイメージシーケンスにおいてはより深刻な問題が発生
する。時間的（ピクチャ間）圧縮においては、イメージ
のうちの幾つかは前のイメージに基づいてデコードされ
且つ幾つかは前のイメージと将来のイメージとに基づい
てデコードされる。他のイメージのデコード動作が基礎
とされているイメージを削除することは許容可能なもの
ではない。なぜならば、将来のそれに依存するピクチャ
の全てのデコード動作にエラーが発生するからである。
このことは劣化されるか又は完全に認識不可能なイメー
ジの期間が延長されることとなる。
【００３２】過剰にピクチャを規則的に削除することな
しに実時間でコンピュータシステムにおける構成要素が
動作することを可能とするために広く使用されている一
つの解決方法は、その構成要素に対してそれ自身の専用
のメモリを与えることである。従って、本デコーダにそ
れ自身の専用のメモリを与えることが可能であり、本デ
コーダをその専用のメモリへ接続するための専用のバス
を与えることが可能である。本デコーダは、該メモリへ
のインターフェースを行うための付加的なピンを必要と
し、そのことはデコーダの寸法を増加させる。専用のメ
モリ及びそれとインターフェースするために必要なピン
は、デコーダをコンピュータへ付加するためのコストを
著しく増加させる。この様なデコーダを具備するコンピ
ュータの欠点は、ほとんどの時間使用されることのない
無視することが不可能な量のメモリを有しているという
ことである。
しに実時間でコンピュータシステムにおける構成要素が
動作することを可能とするために広く使用されている一
つの解決方法は、その構成要素に対してそれ自身の専用
のメモリを与えることである。従って、本デコーダにそ
れ自身の専用のメモリを与えることが可能であり、本デ
コーダをその専用のメモリへ接続するための専用のバス
を与えることが可能である。本デコーダは、該メモリへ
のインターフェースを行うための付加的なピンを必要と
し、そのことはデコーダの寸法を増加させる。専用のメ
モリ及びそれとインターフェースするために必要なピン
は、デコーダをコンピュータへ付加するためのコストを
著しく増加させる。この様なデコーダを具備するコンピ
ュータの欠点は、ほとんどの時間使用されることのない
無視することが不可能な量のメモリを有しているという
ことである。
【００３３】該専用メモリは、デコードされたイメージ
がコンピュータスクリーン上で観察されるか又はエンコ
ードすることが必要な場合に必要とされるに過ぎず、そ
のことは典型的なコンピュータの利用に対する時間のほ
んの僅かな量に過ぎない。このメモリは、他の周辺機器
又はＣＰＵに対してアクセス可能なものではなく、典型
的に、ＭＰＥＧ−１デコーダにおいては５１２キロバイ
トの寸法を必要とし、且つＭＰＥＧ−２デコーダにおい
ては２メガバイトの寸法を必要とする。更に、このメモ
リは現在使用可能なメモリ構成要素を使用することによ
って得られるので、寸法が過大である。
がコンピュータスクリーン上で観察されるか又はエンコ
ードすることが必要な場合に必要とされるに過ぎず、そ
のことは典型的なコンピュータの利用に対する時間のほ
んの僅かな量に過ぎない。このメモリは、他の周辺機器
又はＣＰＵに対してアクセス可能なものではなく、典型
的に、ＭＰＥＧ−１デコーダにおいては５１２キロバイ
トの寸法を必要とし、且つＭＰＥＧ−２デコーダにおい
ては２メガバイトの寸法を必要とする。更に、このメモ
リは現在使用可能なメモリ構成要素を使用することによ
って得られるので、寸法が過大である。
【００３４】更に、一般的なものとなりつつあるよう
に、デコードされたピクチャが、更に、表示される前に
他のソフトウエア方法によって処理されねばならない場
合には（例えば、グラフィックデータとの合成、変異
型、又はフィルタ型）、脱圧縮されたデータはコンピュ
ータのメインメモリへ送信され、次いでディスプレイ装
置へ送信されねばならない。このことは、更に、メイン
メモリのメモリ帯域幅負荷へ付加することとなり、別個
のデコーダメモリを使用することの利点を相殺させる。
に、デコードされたピクチャが、更に、表示される前に
他のソフトウエア方法によって処理されねばならない場
合には（例えば、グラフィックデータとの合成、変異
型、又はフィルタ型）、脱圧縮されたデータはコンピュ
ータのメインメモリへ送信され、次いでディスプレイ装
置へ送信されねばならない。このことは、更に、メイン
メモリのメモリ帯域幅負荷へ付加することとなり、別個
のデコーダメモリを使用することの利点を相殺させる。
【００３５】従って、本デコーダがコンピュータとメモ
リを共用し、例えばコンピュータのメインメモリを共用
し、その場合にそれが該メモリへ接続されているその他
の装置を空転状態とさせるように多くの帯域幅をとるこ
とがないが、尚且つデコーダが実時間で動作することを
可能とするものであることが望ましい。この場合には、
デコードされたピクチャにおけるピクセルがどの様にし
てメインメモリ内のメモリアドレスへマッピングされる
かの選択がデコードプロセスによって必要とされるメモ
リ帯域幅を直接的に決定し、従って、デコーダが実時間
で動作することが可能な範囲を直接的に決定する。
リを共用し、例えばコンピュータのメインメモリを共用
し、その場合にそれが該メモリへ接続されているその他
の装置を空転状態とさせるように多くの帯域幅をとるこ
とがないが、尚且つデコーダが実時間で動作することを
可能とするものであることが望ましい。この場合には、
デコードされたピクチャにおけるピクセルがどの様にし
てメインメモリ内のメモリアドレスへマッピングされる
かの選択がデコードプロセスによって必要とされるメモ
リ帯域幅を直接的に決定し、従って、デコーダが実時間
で動作することが可能な範囲を直接的に決定する。
【００３６】ＭＰＥＧ−Ｘ又はＨ．２６Ｘビデオスタン
ダードによって特定されるブロックをベースとした動画
補償アルゴリズムは、予測ブロックの検索及びデコード
したマクロブロックのイメージ（ピクセル）座標空間内
への格納を必要とする。従って、この座標空間におい
て、毎秒当たり転送されるピクセルのピーク数は該アル
ゴリズム自身によって先天的に固定される。エンコード
されたビットモード及びエンコード方法が平均的帯域幅
を決定する。しかしながら、ピクチャ座標空間内の異な
るピクセル位置がメモリ内の異なるバイト位置へマッピ
ングされ、且つピクチャの一部へのアクセスは、各々が
ある数のバイト又はワードの転送を行う多数の原子的転
送へ分解されねばならない。各原子的転送についてオー
バーヘッド遅延が発生するので、一つのブロックのピク
セルを検索するために必要なクロックサイクルの総数が
これらの原子的転送の各々の数及び寸法と共に増加する
こととなる。従って、実際のメモリ帯域幅は、大部分
が、マクロブロック又は予測ブロックのピクセルがどの
様にして格納メモリ内に書込まれ且つそれから検索され
るかを直接的に決定するピクチャメモリマッピングによ
って支配される。
ダードによって特定されるブロックをベースとした動画
補償アルゴリズムは、予測ブロックの検索及びデコード
したマクロブロックのイメージ（ピクセル）座標空間内
への格納を必要とする。従って、この座標空間におい
て、毎秒当たり転送されるピクセルのピーク数は該アル
ゴリズム自身によって先天的に固定される。エンコード
されたビットモード及びエンコード方法が平均的帯域幅
を決定する。しかしながら、ピクチャ座標空間内の異な
るピクセル位置がメモリ内の異なるバイト位置へマッピ
ングされ、且つピクチャの一部へのアクセスは、各々が
ある数のバイト又はワードの転送を行う多数の原子的転
送へ分解されねばならない。各原子的転送についてオー
バーヘッド遅延が発生するので、一つのブロックのピク
セルを検索するために必要なクロックサイクルの総数が
これらの原子的転送の各々の数及び寸法と共に増加する
こととなる。従って、実際のメモリ帯域幅は、大部分
が、マクロブロック又は予測ブロックのピクセルがどの
様にして格納メモリ内に書込まれ且つそれから検索され
るかを直接的に決定するピクチャメモリマッピングによ
って支配される。
【００３７】最も効率的な転送モードはバーストモード
転送であり、その場合には、Ｎ個のワードからなるブロ
ックへのアクセスを行うためのコマンドはＮ＋Ｍサイク
ルかかり、尚ＭはＮとは独立したバーストモードオーバ
ーヘッドである。このことは、非バーストモード転送と
対比され、その場合にはＮワードアクセスはｋＮ＋Ｍサ
イクル必要とし、尚、典型的にはｋ＞１である。従っ
て、バーストモードメモリが好適である。更に、ピクチ
ャの寸法が大きいために、典型的には、バーストＥＤＯ
又はＳＤＲＡＭなどのＤＲＡＭが好適であるが、その他
のメモリを使用することも可能である。バーストモード
ＤＲＡＭは論理的にはワードのリニアアレイとして構成
されており、各ワードはバイトの整数倍である（例え
ば、３２又は６４ビット）。データは、１，２，４又は
８バイトの単位でクロックエッジにおいてアクセスする
ことが可能である。ある数のブロックサイクルのオーバ
ーヘッドはバーストデータ転送の各形態と関連してい
る。典型的には、このオーバーヘッドはアクセス遅延及
びＤＲＡＭリフレッシュプレチャージのために必要な時
間の組合わせである。バースト当たりの遅延は一定であ
るので、複数個のピクセルからなるマクロブロック又は
予測ブロック当たりのバーストの数を最小とさせること
はこの様なマクロブロック又は予測ブロックの各々を転
送させるのに必要なクロックサイクルの数を直接的に最
小とさせ、そのことは、全体的なデコード処理によって
消費されるメモリ帯域幅を最小とさせる。
転送であり、その場合には、Ｎ個のワードからなるブロ
ックへのアクセスを行うためのコマンドはＮ＋Ｍサイク
ルかかり、尚ＭはＮとは独立したバーストモードオーバ
ーヘッドである。このことは、非バーストモード転送と
対比され、その場合にはＮワードアクセスはｋＮ＋Ｍサ
イクル必要とし、尚、典型的にはｋ＞１である。従っ
て、バーストモードメモリが好適である。更に、ピクチ
ャの寸法が大きいために、典型的には、バーストＥＤＯ
又はＳＤＲＡＭなどのＤＲＡＭが好適であるが、その他
のメモリを使用することも可能である。バーストモード
ＤＲＡＭは論理的にはワードのリニアアレイとして構成
されており、各ワードはバイトの整数倍である（例え
ば、３２又は６４ビット）。データは、１，２，４又は
８バイトの単位でクロックエッジにおいてアクセスする
ことが可能である。ある数のブロックサイクルのオーバ
ーヘッドはバーストデータ転送の各形態と関連してい
る。典型的には、このオーバーヘッドはアクセス遅延及
びＤＲＡＭリフレッシュプレチャージのために必要な時
間の組合わせである。バースト当たりの遅延は一定であ
るので、複数個のピクセルからなるマクロブロック又は
予測ブロック当たりのバーストの数を最小とさせること
はこの様なマクロブロック又は予測ブロックの各々を転
送させるのに必要なクロックサイクルの数を直接的に最
小とさせ、そのことは、全体的なデコード処理によって
消費されるメモリ帯域幅を最小とさせる。
【００３８】本発明のメモリ構造は、段階的なビデオ又
はイメージシーケンスにおけるフレームピクチャ又はス
チールイメージ（例えば、ＪＰＥＧ、Ｍ−ＪＰＥＧ、
Ｈ．２６１、Ｈ．２６３、ＭＰＥＧ−１及び段階的ＭＰ
ＥＧ−２ビデオシーケンス）をフレームバッファ内に格
納することである。このことはフレーム組織型メモリと
して呼称される。インターレース型シーケンスの場合に
は（例えば、インターレース型ＭＰＥＧ−２シーケン
ス）、フィールド組織型メモリが使用される。この場合
には、各フィールドピクチャがフィールドピクチャバッ
ファ内に格納され、一方フレームピクチャは、論理的
に、上部及び底部フィールドへ区画化され且つ別々のフ
ィールドピクチャバッファ内に格納される。フィールド
組織型メモリはインターレース型シーケンスを処理する
ために必要なメモリ帯域幅を最小とする（フレーム組織
型メモリと比較して）。なぜならば、この様な処理は、
個々のフィールドからの規則的なピクセルブロックの読
取り及び書込みを必要とするからである。フィールド組
織型メモリのさらなる利点は、テレビジョンモニタのよ
うにインターレース型ディスプレイの場合には、フィー
ルドバッファをディスプレイ装置へ直接的に送信するこ
とが可能であるということである（更にメモリ帯域幅を
減少させる）。
はイメージシーケンスにおけるフレームピクチャ又はス
チールイメージ（例えば、ＪＰＥＧ、Ｍ−ＪＰＥＧ、
Ｈ．２６１、Ｈ．２６３、ＭＰＥＧ−１及び段階的ＭＰ
ＥＧ−２ビデオシーケンス）をフレームバッファ内に格
納することである。このことはフレーム組織型メモリと
して呼称される。インターレース型シーケンスの場合に
は（例えば、インターレース型ＭＰＥＧ−２シーケン
ス）、フィールド組織型メモリが使用される。この場合
には、各フィールドピクチャがフィールドピクチャバッ
ファ内に格納され、一方フレームピクチャは、論理的
に、上部及び底部フィールドへ区画化され且つ別々のフ
ィールドピクチャバッファ内に格納される。フィールド
組織型メモリはインターレース型シーケンスを処理する
ために必要なメモリ帯域幅を最小とする（フレーム組織
型メモリと比較して）。なぜならば、この様な処理は、
個々のフィールドからの規則的なピクセルブロックの読
取り及び書込みを必要とするからである。フィールド組
織型メモリのさらなる利点は、テレビジョンモニタのよ
うにインターレース型ディスプレイの場合には、フィー
ルドバッファをディスプレイ装置へ直接的に送信するこ
とが可能であるということである（更にメモリ帯域幅を
減少させる）。
【００３９】フレームピクチャのフレーム組織型メモリ
内のメモリバッファ内へのマッピング又はフィールドピ
クチャのフィールド組織型メモリ内へのマッピングにつ
いて説明する。図４は大略参照番号２００で示したピク
チャのようなデジタルアレイと、大略参照番号２１０で
示したメモリバッファとを示している。ピクチャ２００
は、Ｉ、Ｐ又はＢピクチャの何れかの予測のために使用
されるピクチャのうちの一つの輝度又はクロミナンスの
何れかの構成要素のうちの一つを表わしている。メモリ
バッファ２１０は本デコーダを有する装置のメモリの一
部である。該メモリは、好適には、本デコーダが存在す
る装置のその他の構成要素（例えば、コンピュータのメ
インメモリ）と共用されるが、それは専用メモリとする
ことも可能である。フレームピクチャをフレーム組織型
メモリ内のメモリバッファ内へマッピングするか又はフ
ィールドピクチャをフィールド組織型メモリ内にマッピ
ングする方法は予測のために使用されるピクチャＩ、Ｐ
又はＢの全てに対し且つそのピクチャの全てのカラー成
分に対して（例えば、ＹＵＶ座標における輝度又はクロ
ミナンス成分、又はＲＧＢ座標における赤、緑又は青成
分）同一である。従って、説明の便宜上、ピクチャ２０
０のメモリバッファ２１０へのマッピングの方法は一つ
の代表的なピクチャ２００を参照して説明する。
内のメモリバッファ内へのマッピング又はフィールドピ
クチャのフィールド組織型メモリ内へのマッピングにつ
いて説明する。図４は大略参照番号２００で示したピク
チャのようなデジタルアレイと、大略参照番号２１０で
示したメモリバッファとを示している。ピクチャ２００
は、Ｉ、Ｐ又はＢピクチャの何れかの予測のために使用
されるピクチャのうちの一つの輝度又はクロミナンスの
何れかの構成要素のうちの一つを表わしている。メモリ
バッファ２１０は本デコーダを有する装置のメモリの一
部である。該メモリは、好適には、本デコーダが存在す
る装置のその他の構成要素（例えば、コンピュータのメ
インメモリ）と共用されるが、それは専用メモリとする
ことも可能である。フレームピクチャをフレーム組織型
メモリ内のメモリバッファ内へマッピングするか又はフ
ィールドピクチャをフィールド組織型メモリ内にマッピ
ングする方法は予測のために使用されるピクチャＩ、Ｐ
又はＢの全てに対し且つそのピクチャの全てのカラー成
分に対して（例えば、ＹＵＶ座標における輝度又はクロ
ミナンス成分、又はＲＧＢ座標における赤、緑又は青成
分）同一である。従って、説明の便宜上、ピクチャ２０
０のメモリバッファ２１０へのマッピングの方法は一つ
の代表的なピクチャ２００を参照して説明する。
【００４０】ピクチャ２００はＮ個の行とＭ個の列とを
有している。メモリバッファも複数個の行と複数個の列
とを有しており且つ複数個のワードへ細分化されてい
る。好適には、各ワードは６４ビットであるが、任意の
長さのワードを使用することが可能である。
有している。メモリバッファも複数個の行と複数個の列
とを有しており且つ複数個のワードへ細分化されてい
る。好適には、各ワードは６４ビットであるが、任意の
長さのワードを使用することが可能である。
【００４１】ピクチャは垂直方向において複数個のスト
ライプに区画化される。該ストライプの各々は８個の列
を有している。このことは、該ストライプ内における各
行内に８個のピクセルを設けることとなる。８個のピク
セルは一つの６４ビットメモリワード内に適合する。よ
り一般的には、一つのストライプの一つの行内にピクセ
ル数をフィットさせるのに必要なバイト数が一つのメモ
リワード内のバイト数と等しい限り、該ストライプは任
意の所定数の列を有することが可能である。このこと
は、一つのストライプの一つの行内のデータを一つのワ
ード内に格納させることを可能とする。メモリ内の位置
は第一ワード２０８として選択され、且つ該ピクチャの
第一ストライプ２０２の第一行２０６内のデータは第一
ワード２０８内に格納される。爾後の行２１２内のデー
タは次のワード２１４内に格納される。このことは、ス
トライプ２０２全体に対して継続して行われる。ストラ
イプ２０２の一つの行を、ストライプ２０２の先行する
行を格納するワードのすぐ後のワード内に格納させるこ
とは、単一のバーストで該行の検索を容易に行うことを
可能とし、デコードプロセスのために必要な帯域幅を減
少させる。
ライプに区画化される。該ストライプの各々は８個の列
を有している。このことは、該ストライプ内における各
行内に８個のピクセルを設けることとなる。８個のピク
セルは一つの６４ビットメモリワード内に適合する。よ
り一般的には、一つのストライプの一つの行内にピクセ
ル数をフィットさせるのに必要なバイト数が一つのメモ
リワード内のバイト数と等しい限り、該ストライプは任
意の所定数の列を有することが可能である。このこと
は、一つのストライプの一つの行内のデータを一つのワ
ード内に格納させることを可能とする。メモリ内の位置
は第一ワード２０８として選択され、且つ該ピクチャの
第一ストライプ２０２の第一行２０６内のデータは第一
ワード２０８内に格納される。爾後の行２１２内のデー
タは次のワード２１４内に格納される。このことは、ス
トライプ２０２全体に対して継続して行われる。ストラ
イプ２０２の一つの行を、ストライプ２０２の先行する
行を格納するワードのすぐ後のワード内に格納させるこ
とは、単一のバーストで該行の検索を容易に行うことを
可能とし、デコードプロセスのために必要な帯域幅を減
少させる。
【００４２】本発明の一実施例においては、爾後のスト
ライプ２０４の第一行２１６を直前のストライプ２０２
の最後の行２１８のデータを格納するワード２１５の次
でそれに隣接するワードアドレスを持ったワード２１７
内に格納させる。このことは、直前のストライプ２０２
の最後の行又は幾つかの行を検索することによって爾後
のストライプ２０４の行を容易に検索することを可能と
する。上述したプロセスは各ストライプに対して繰返し
行われる。
ライプ２０４の第一行２１６を直前のストライプ２０２
の最後の行２１８のデータを格納するワード２１５の次
でそれに隣接するワードアドレスを持ったワード２１７
内に格納させる。このことは、直前のストライプ２０２
の最後の行又は幾つかの行を検索することによって爾後
のストライプ２０４の行を容易に検索することを可能と
する。上述したプロセスは各ストライプに対して繰返し
行われる。
【００４３】一般的に、Ｎ×Ｍピクチャにおける行Ｒ及
び列Ｃに位置している典型的なピクセルのメモリ内のバ
イトアドレスＡは以下のアルゴリズムによって与えられ
る。即ち、ＷＯをメモリバッファ内の第一ワード２０８
のワードアドレスとする（ピクチャの第一ストライプ２
０２の第一行２０６に対応）。該ピクセルが属するスト
ライプ番号Ｓは以下の如くに計算される。
び列Ｃに位置している典型的なピクセルのメモリ内のバ
イトアドレスＡは以下のアルゴリズムによって与えられ
る。即ち、ＷＯをメモリバッファ内の第一ワード２０８
のワードアドレスとする（ピクチャの第一ストライプ２
０２の第一行２０６に対応）。該ピクセルが属するスト
ライプ番号Ｓは以下の如くに計算される。
【００４４】Ｓ＝Ｃｄｉｖ８ 即ち、Ｃを割算し且つ余りを無視することによって整数
の商が得られる。
の商が得られる。
【００４５】次いで、メモリ内の与えられたピクセルの
ワードアドレスＷは次式によって与えられる。
ワードアドレスＷは次式によって与えられる。
【００４６】Ｗ＝ＷＯ＋Ｎ×Ｓ＋Ｒ ワード内において、最小桁バイトアドレスからのピクセ
ルのバイトオフセットは次式によって与えられる。
ルのバイトオフセットは次式によって与えられる。
【００４７】ＢＯ＝Ｃｍｏｄ８ 即ち、Ｃを８で割算した後の整数の余りである。
【００４８】メモリ内の完全なバイトアドレスは最終的
に次式の如くに計算される。
に次式の如くに計算される。
【００４９】Ａ＝Ｗ×８＋ＢＯ 上のアルゴリズムは、前の四つの式における数字８をＫ
で置換させることによって、メモリワード当たりＫバイ
トの一般的な場合に対して適用される。
で置換させることによって、メモリワード当たりＫバイ
トの一般的な場合に対して適用される。
【００５０】ピクチャからアクセスされるべき典型的な
予測ブロックが水平方向よりも垂直方向により多くの又
は同数のピクセルを有する場合には、ストライプが垂直
であることが好適であり、即ちこれまで説明したよう
に、行が水平であり且つ列が垂直であることが望まし
い。予測ブロックが垂直方向よりも水平方向においてよ
り多くのピクセルを有する場合には、その逆のことが成
立する。即ち、ストライプが水平であり、行を垂直とさ
せ且つ列を水平とさせることがより望ましい。
予測ブロックが水平方向よりも垂直方向により多くの又
は同数のピクセルを有する場合には、ストライプが垂直
であることが好適であり、即ちこれまで説明したよう
に、行が水平であり且つ列が垂直であることが望まし
い。予測ブロックが垂直方向よりも水平方向においてよ
り多くのピクセルを有する場合には、その逆のことが成
立する。即ち、ストライプが水平であり、行を垂直とさ
せ且つ列を水平とさせることがより望ましい。
【００５１】フレームピクチャをフィールド組織型メモ
リ内のメモリバッファ内へマッピングすることについて
説明する。図５は大略参照番号２００で示したフレーム
ピクチャ及び大略参照番号２３０で示した対応するメモ
リバッファを示している。この場合にも、ピクチャ２１
０は予測のために使用されるピクチャのうちの一つの成
分のうちの一つ、例えばＰピクチャの輝度成分である。
メモリバッファ２３０は、本デコーダを有する装置のメ
モリの一部である。該メモリは、好適には、本デコーダ
が存在する装置のその他の構成要素と共用されるもので
あるが、それは専用のメモリとすることも可能である。
リ内のメモリバッファ内へマッピングすることについて
説明する。図５は大略参照番号２００で示したフレーム
ピクチャ及び大略参照番号２３０で示した対応するメモ
リバッファを示している。この場合にも、ピクチャ２１
０は予測のために使用されるピクチャのうちの一つの成
分のうちの一つ、例えばＰピクチャの輝度成分である。
メモリバッファ２３０は、本デコーダを有する装置のメ
モリの一部である。該メモリは、好適には、本デコーダ
が存在する装置のその他の構成要素と共用されるもので
あるが、それは専用のメモリとすることも可能である。
【００５２】フレームピクチャ２２０をフィールド組織
型メモリ２３０内のメモリバッファ内へマッピングする
ことは、該ピクチャの全てのカラー成分に対する予測
Ｉ，Ｐ又はＢに対して使用されるピクチャの全てに対し
て（例えば、ＹＵＶ座標における輝度又はクロミナン
ス、又はＲＧＢ座標における赤、緑又は青）及び該ピク
チャがビデオ又はイメージシーケンスの一部であるか又
はスチールイメージであるか否かに拘らずに同一であ
る。従って、説明の便宜上、メモリバッファ２３０内へ
のピクチャのマッピング方法を一つの代表的なピクチャ
２２０を参照して説明する。
型メモリ２３０内のメモリバッファ内へマッピングする
ことは、該ピクチャの全てのカラー成分に対する予測
Ｉ，Ｐ又はＢに対して使用されるピクチャの全てに対し
て（例えば、ＹＵＶ座標における輝度又はクロミナン
ス、又はＲＧＢ座標における赤、緑又は青）及び該ピク
チャがビデオ又はイメージシーケンスの一部であるか又
はスチールイメージであるか否かに拘らずに同一であ
る。従って、説明の便宜上、メモリバッファ２３０内へ
のピクチャのマッピング方法を一つの代表的なピクチャ
２２０を参照して説明する。
【００５３】ピクチャ２２０はＮ個の行とＭ個の列とを
有している。メモリは第一及び第二メモリバッファ２３
２及び２３４を有しており、その各々は複数個の行と複
数個の列とを有しており、複数個のワードへ細分化され
ている。好適には、各ワードは６４ビットであるが、任
意の長さのワードを使用することも可能である。
有している。メモリは第一及び第二メモリバッファ２３
２及び２３４を有しており、その各々は複数個の行と複
数個の列とを有しており、複数個のワードへ細分化され
ている。好適には、各ワードは６４ビットであるが、任
意の長さのワードを使用することも可能である。
【００５４】前の場合におけるように、ピクチャを複数
個のストライプへ区画化させる。該ストライプの各々は
８個の列を有している。このことは、該ストライプ内の
各行内に８個のピクセルを配置させる。８個のピクセル
は１個の６４ビットワード内にフィットする。一つのス
トライプの一つの行内のピクセル数へフィットさせるの
に必要なバイト数が一つのメモリワード内のバイト数と
等しい限りストライプは任意の所定数の列を有すること
が可能であり、一つのストライプの一つの行内のデータ
を一つのワード内に格納することを可能としている。第
一メモリバッファ２３２における一つの位置は第一メモ
リバッファ２３２の第一ワード２４３として選択され
る。該ピクチャの第一ストライプ２２２の第一奇数行２
３５内のデータは第一メモリバッファ２３２の第一ワー
ド２４３内に格納される。次の奇数行（即ち、トップか
ら３番目の行）２３７内のデータは第一メモリバッファ
２３２の次のワード２４５内に格納される。このこと
は、ストライプ全体に対して継続して行われ、第一メモ
リバッファ２３２内の相次ぐワードに対してストライプ
２２２における交互の行をマッピングさせる。第二メモ
リバッファ２３４における一つの位置が第二メモリバッ
ファ２３４の第一ワード２４４として選択される。第一
ストライプ２２２の第一偶数行２３６（即ち、トップか
ら２番目の行）内のデータが第二メモリバッファ２３４
の第一ワード２４４内に格納される。次の偶数行２３８
（即ち、トップから４番目の行）におけるデータが第二
メモリバッファ２３４の次のワード２４６内に格納され
る。このことはストライプ全体に対して継続して行われ
る。ストライプの先行する奇数行を格納するワードのす
ぐ後のワード内に該ストライプの奇数行を格納させるこ
とは、単一バーストで奇数行を容易に検索することを可
能とさせ、且つストライプの先行する偶数行を格納する
ワードのすぐ後のワード内に該ストライプの偶数行を格
納させることは単一バーストで偶数行を容易に検索する
ことを可能とさせる。このことは、インターレース型ピ
クチャ（即ち、一つのフィールドの）のうちの一つの矩
形状のアレイ部分を単一バーストで検索することを可能
とし、デコードプロセスに対して必要とされる帯域幅を
減少させる。
個のストライプへ区画化させる。該ストライプの各々は
８個の列を有している。このことは、該ストライプ内の
各行内に８個のピクセルを配置させる。８個のピクセル
は１個の６４ビットワード内にフィットする。一つのス
トライプの一つの行内のピクセル数へフィットさせるの
に必要なバイト数が一つのメモリワード内のバイト数と
等しい限りストライプは任意の所定数の列を有すること
が可能であり、一つのストライプの一つの行内のデータ
を一つのワード内に格納することを可能としている。第
一メモリバッファ２３２における一つの位置は第一メモ
リバッファ２３２の第一ワード２４３として選択され
る。該ピクチャの第一ストライプ２２２の第一奇数行２
３５内のデータは第一メモリバッファ２３２の第一ワー
ド２４３内に格納される。次の奇数行（即ち、トップか
ら３番目の行）２３７内のデータは第一メモリバッファ
２３２の次のワード２４５内に格納される。このこと
は、ストライプ全体に対して継続して行われ、第一メモ
リバッファ２３２内の相次ぐワードに対してストライプ
２２２における交互の行をマッピングさせる。第二メモ
リバッファ２３４における一つの位置が第二メモリバッ
ファ２３４の第一ワード２４４として選択される。第一
ストライプ２２２の第一偶数行２３６（即ち、トップか
ら２番目の行）内のデータが第二メモリバッファ２３４
の第一ワード２４４内に格納される。次の偶数行２３８
（即ち、トップから４番目の行）におけるデータが第二
メモリバッファ２３４の次のワード２４６内に格納され
る。このことはストライプ全体に対して継続して行われ
る。ストライプの先行する奇数行を格納するワードのす
ぐ後のワード内に該ストライプの奇数行を格納させるこ
とは、単一バーストで奇数行を容易に検索することを可
能とさせ、且つストライプの先行する偶数行を格納する
ワードのすぐ後のワード内に該ストライプの偶数行を格
納させることは単一バーストで偶数行を容易に検索する
ことを可能とさせる。このことは、インターレース型ピ
クチャ（即ち、一つのフィールドの）のうちの一つの矩
形状のアレイ部分を単一バーストで検索することを可能
とし、デコードプロセスに対して必要とされる帯域幅を
減少させる。
【００５５】本発明の一実施例においては、爾後のスト
ライプ２２４の第一奇数行２４１が直前のストライプ２
２２の最後の奇数行２３９のデータを格納するワード２
４７の次で且つそれに隣接するワードアドレスを持った
ワードにおいて第一メモリバッファ２３２内に格納させ
る。爾後のストライプ２２４の第一偶数行２４２は、直
前のストライプ２２２の最後の偶数行２４０のデータを
格納するワード２４８の次の且つそれに隣接するワード
アドレスを持ったワード２５８における第二メモリバッ
ファ２３４内に格納される。このことは、直前のストラ
イプ２２２の最後の行又は複数個の行を検索することに
よって爾後のストライプ２０４の行を容易に検索するこ
とを可能とする。上述したプロセスは、該ピクチャにお
ける各ストライプに対して同一の態様で繰返し行われ
る。
ライプ２２４の第一奇数行２４１が直前のストライプ２
２２の最後の奇数行２３９のデータを格納するワード２
４７の次で且つそれに隣接するワードアドレスを持った
ワードにおいて第一メモリバッファ２３２内に格納させ
る。爾後のストライプ２２４の第一偶数行２４２は、直
前のストライプ２２２の最後の偶数行２４０のデータを
格納するワード２４８の次の且つそれに隣接するワード
アドレスを持ったワード２５８における第二メモリバッ
ファ２３４内に格納される。このことは、直前のストラ
イプ２２２の最後の行又は複数個の行を検索することに
よって爾後のストライプ２０４の行を容易に検索するこ
とを可能とする。上述したプロセスは、該ピクチャにお
ける各ストライプに対して同一の態様で繰返し行われ
る。
【００５６】再度、該ピクチャからアクセスされるべき
典型的な予測ブロックが水平方向よりも垂直方向により
多くの又は等しい数のピクセルを有している場合には、
そのピクセルが垂直であること、即ちこれまで説明した
ように、該行が水平であり且つ該列が垂直であることが
有益的である。予測ブロックが垂直方向よりも水平方向
においてより多くのピクセルを有する場合には、その逆
のことが成立する。該ストライプが水平であり、行を垂
直とさせ且つ列を水平とさせることがより有益的であ
る。
典型的な予測ブロックが水平方向よりも垂直方向により
多くの又は等しい数のピクセルを有している場合には、
そのピクセルが垂直であること、即ちこれまで説明した
ように、該行が水平であり且つ該列が垂直であることが
有益的である。予測ブロックが垂直方向よりも水平方向
においてより多くのピクセルを有する場合には、その逆
のことが成立する。該ストライプが水平であり、行を垂
直とさせ且つ列を水平とさせることがより有益的であ
る。
【００５７】図６はピクチャ２５０の任意の矩形状のア
レイ部分２５２がどの様にして本発明の実施例に基づく
メモリから検索されるかを示している。該アレイ部分は
該ピクチャがＩ、Ｐ又はＢピクチャの何れかであるかに
拘らずに、該ピクチャの任意のカラー成分に対して（例
えば、輝度又はクロミナンス、赤、緑又は青）、及び該
ピクチャがビデオ又はイメージシーケンスの一部である
か又はスチールイメージであるかに拘らずに同一の態様
で検索される。例えばマクロブロック又はブロックなど
の該ピクチャの任意の派生されたアレイ部分を検索する
ために同一の方法を使用することが可能である。
レイ部分２５２がどの様にして本発明の実施例に基づく
メモリから検索されるかを示している。該アレイ部分は
該ピクチャがＩ、Ｐ又はＢピクチャの何れかであるかに
拘らずに、該ピクチャの任意のカラー成分に対して（例
えば、輝度又はクロミナンス、赤、緑又は青）、及び該
ピクチャがビデオ又はイメージシーケンスの一部である
か又はスチールイメージであるかに拘らずに同一の態様
で検索される。例えばマクロブロック又はブロックなど
の該ピクチャの任意の派生されたアレイ部分を検索する
ために同一の方法を使用することが可能である。
【００５８】該ピクチャの任意の部分の行及び列の数及
び該ピクチャのアレイ部分の第一データが存在するメモ
リ内の位置の以後第一行と呼ぶ行２５４及び以後第一列
と呼ぶ列２５８が決定される。検索されるべき矩形状の
アレイ部分が第一行Ｒ及び第一列Ｃに位置している左上
角部のピクセルを有しており、且つ該アレイ部分の幅が
Ｗ列であり且つ高さがＨ行であると仮定する。該アレイ
部分が属する最初の（最も左側の）ストライプ番号は以
下の如くに計算される。
び該ピクチャのアレイ部分の第一データが存在するメモ
リ内の位置の以後第一行と呼ぶ行２５４及び以後第一列
と呼ぶ列２５８が決定される。検索されるべき矩形状の
アレイ部分が第一行Ｒ及び第一列Ｃに位置している左上
角部のピクセルを有しており、且つ該アレイ部分の幅が
Ｗ列であり且つ高さがＨ行であると仮定する。該アレイ
部分が属する最初の（最も左側の）ストライプ番号は以
下の如くに計算される。
【００５９】ＳＯ＝Ｃｄｉｖ８ 及び、終了する（最も右側の）ストライプ番号は以下の
如くに計算される。
如くに計算される。
【００６０】Ｓ１＝（Ｃ＋Ｗ−１）ｄｉｖ８ ＷＯを第一ストライプの第一行が格納されているメモリ
内のワードアドレスと仮定する。ＳＯからＳ１の範囲に
亘る各ストライプＳに対して、所望の矩形状のアレイ部
分内にある行の数は次式によって与えられるワードアド
レスから開始してＨ個のメモリワードからなる一つのバ
ーストで読取られる。
内のワードアドレスと仮定する。ＳＯからＳ１の範囲に
亘る各ストライプＳに対して、所望の矩形状のアレイ部
分内にある行の数は次式によって与えられるワードアド
レスから開始してＨ個のメモリワードからなる一つのバ
ーストで読取られる。
【００６１】ＡＯ（Ｓ）＝ＷＯ＋Ｎ×Ｓ＋Ｒ 該アレイ部分を包含する各ストライプの一部が、該アレ
イ部分内の行の数が読取られるまで、該アレイ部分の第
一行２５４から開始して一つのバーストで読取られる。
該デジタルアレイのアレイ部分内のデータを持ったスト
ライプの数を決定することは、該ストライプの読取りを
開始する前に実施することが可能であるか、又は該スト
ライプを読取る場合に実施することが可能である。例え
ば、該ストライプを読取り且つ該ストライプが所望のア
レイ部分の列のうちの最後のものを有することを決定す
ることによって実施することが可能である。
イ部分内の行の数が読取られるまで、該アレイ部分の第
一行２５４から開始して一つのバーストで読取られる。
該デジタルアレイのアレイ部分内のデータを持ったスト
ライプの数を決定することは、該ストライプの読取りを
開始する前に実施することが可能であるか、又は該スト
ライプを読取る場合に実施することが可能である。例え
ば、該ストライプを読取り且つ該ストライプが所望のア
レイ部分の列のうちの最後のものを有することを決定す
ることによって実施することが可能である。
【００６２】読取られる第一ストライプＳ０は所望のア
レイ部分よりも左側においてより多くの列を有する場合
があり、一方最後のストライプＳ１は右側においてより
多くの列を有する場合がある。従って、各ストライプに
対して、所望のストライプにおける列に対応するストラ
イプ内の列が選択され、次いでローカルメモリバッファ
内に格納される。その目的とするところは、所望の矩形
状のアレイ部分内の全ての列がローカルバッファ内にお
いて互いに隣接して格納されることを確保することであ
る。このことを達成するための幾つかの方法が存在して
いる。一つの方法を図６に示してあり、それは、該デジ
タルアレイのアレイ部分内の列に対応する列が各ワード
の最小桁バイト内に位置するようにストライプ内の各ワ
ードを回転させることによるものである。読取ったスト
ライプの各々の各ワードの最小桁バイトの正しい数はロ
ーカルメモリバッファ内に格納する。該ピクチャの所望
のアレイ部分に対応する列を選択することを実施するた
めの別の方法は、デジタルアレイのアレイ部分内の列に
対応する列が各ワードの最大桁バイトに位置するまでス
トライプ内の各ワードを回転させることである。読取っ
たストライプの各々のワードの各々の最大桁バイトの正
しい数がローカルメモリバッファ内に格納される。
レイ部分よりも左側においてより多くの列を有する場合
があり、一方最後のストライプＳ１は右側においてより
多くの列を有する場合がある。従って、各ストライプに
対して、所望のストライプにおける列に対応するストラ
イプ内の列が選択され、次いでローカルメモリバッファ
内に格納される。その目的とするところは、所望の矩形
状のアレイ部分内の全ての列がローカルバッファ内にお
いて互いに隣接して格納されることを確保することであ
る。このことを達成するための幾つかの方法が存在して
いる。一つの方法を図６に示してあり、それは、該デジ
タルアレイのアレイ部分内の列に対応する列が各ワード
の最小桁バイト内に位置するようにストライプ内の各ワ
ードを回転させることによるものである。読取ったスト
ライプの各々の各ワードの最小桁バイトの正しい数はロ
ーカルメモリバッファ内に格納する。該ピクチャの所望
のアレイ部分に対応する列を選択することを実施するた
めの別の方法は、デジタルアレイのアレイ部分内の列に
対応する列が各ワードの最大桁バイトに位置するまでス
トライプ内の各ワードを回転させることである。読取っ
たストライプの各々のワードの各々の最大桁バイトの正
しい数がローカルメモリバッファ内に格納される。
【００６３】上述したように、例えばテレビ又はデジタ
ルバーサタイルディスク（ＤＶＤ）プレーヤなどのビデ
オ及びオーディオの再生のために専用の電子システムに
おいて又は画像表示及びオーディオの再生がシステムの
単なる一つの特徴であるに過ぎないコンピュータなどの
電子システムにおいて該メモリを使用することが可能で
ある。再生が特徴のうちの一つであるに過ぎない電子シ
ステムにおいて該メモリを使用することがより有益的で
あり、従って該メモリを共用することが可能である。
ルバーサタイルディスク（ＤＶＤ）プレーヤなどのビデ
オ及びオーディオの再生のために専用の電子システムに
おいて又は画像表示及びオーディオの再生がシステムの
単なる一つの特徴であるに過ぎないコンピュータなどの
電子システムにおいて該メモリを使用することが可能で
ある。再生が特徴のうちの一つであるに過ぎない電子シ
ステムにおいて該メモリを使用することがより有益的で
あり、従って該メモリを共用することが可能である。
【００６４】本発明は、フレーム組織型メモリ内のフレ
ームピクチャか又はフィールド組織型メモリ内のフィー
ルドピクチャに対して、ワードが６４ビットの幅であり
且つストライプが８個の列を有する場合に、典型的な予
測ブロックの輝度成分を検索するために最良の場合で二
つのバーストを必要とし且つ最悪の場合で三つのバース
トを必要とし且つデコードされているマクロブロックの
輝度成分を書込むために二つのバーストを必要とする。
フィールド組織型メモリ内のフレームピクチャは２倍多
くのバーストを必要とする。クロミナンス成分に対する
対応する数は、それぞれ、１バースト、２バースト、１
バーストである。その他のメモリマッピング技術は、典
型的に、より多くのバーストを必要とし、関連して付加
的な待ち時間が発生する。
ームピクチャか又はフィールド組織型メモリ内のフィー
ルドピクチャに対して、ワードが６４ビットの幅であり
且つストライプが８個の列を有する場合に、典型的な予
測ブロックの輝度成分を検索するために最良の場合で二
つのバーストを必要とし且つ最悪の場合で三つのバース
トを必要とし且つデコードされているマクロブロックの
輝度成分を書込むために二つのバーストを必要とする。
フィールド組織型メモリ内のフレームピクチャは２倍多
くのバーストを必要とする。クロミナンス成分に対する
対応する数は、それぞれ、１バースト、２バースト、１
バーストである。その他のメモリマッピング技術は、典
型的に、より多くのバーストを必要とし、関連して付加
的な待ち時間が発生する。
【００６５】例えば、図７はブロックをベースとしたマ
ッピング技術を示している。整合されているマクロブロ
ック２６０の輝度成分を読取るために二つのバーストが
必要とされ且つそれを書込むために二つのバーストが必
要とされる。不整合の予測ブロック２６２の場合には、
輝度成分を検索するために７個のバーストが必要とされ
且つデコードされているマクロブロックの輝度成分を書
込むために二つのバーストが必要とされる。従って、ブ
ロックをベースとしたメモリマッピング技術は本発明の
メモリマッピング技術の最悪の場合よりも前方予測のみ
を使用してデコードしたマクロブロックの輝度成分に対
して少なくとも４個のより多くの待ち時間を必要とする
場合があり、ピクチャの脱圧縮のために必要とされる帯
域幅を増加させる。付加的な待ち時間の数は、前方及び
後方予測を使用してデコードしたマクロブロックの輝度
成分の場合には８へ増加する。
ッピング技術を示している。整合されているマクロブロ
ック２６０の輝度成分を読取るために二つのバーストが
必要とされ且つそれを書込むために二つのバーストが必
要とされる。不整合の予測ブロック２６２の場合には、
輝度成分を検索するために７個のバーストが必要とされ
且つデコードされているマクロブロックの輝度成分を書
込むために二つのバーストが必要とされる。従って、ブ
ロックをベースとしたメモリマッピング技術は本発明の
メモリマッピング技術の最悪の場合よりも前方予測のみ
を使用してデコードしたマクロブロックの輝度成分に対
して少なくとも４個のより多くの待ち時間を必要とする
場合があり、ピクチャの脱圧縮のために必要とされる帯
域幅を増加させる。付加的な待ち時間の数は、前方及び
後方予測を使用してデコードしたマクロブロックの輝度
成分の場合には８へ増加する。
【００６６】図８はマクロブロックをベースとしたマッ
ピング技術を示している。整合されているマクロブロッ
クの輝度成分を読取るために１個のバーストが必要とさ
れ且つそれを書込むために１個のバーストが必要とされ
る。不整合の予測ブロック２７２の場合には、輝度成分
を検索するために８個のバーストが必要とされ且つデコ
ードされているマクロブロックの輝度成分を書込むため
に１個のバーストが必要とされる。従って、マクロブロ
ックをベースとしたメモリマッピング技術は前方予測の
みを使用してマクロブロックデコードの輝度成分をデコ
ードする場合に、本発明のメモリマッピング技術の最悪
の場合よりも最小で４個のより多くの待ち時間を必要と
する場合があり、この場合もピクチャの脱圧縮のために
必要とされる帯域幅を増加させる。同様に、前方及び後
方予測を使用してデコードしたマクロブロックの輝度成
分の場合には付加的な待ち時間の数は８へ増加する。
ピング技術を示している。整合されているマクロブロッ
クの輝度成分を読取るために１個のバーストが必要とさ
れ且つそれを書込むために１個のバーストが必要とされ
る。不整合の予測ブロック２７２の場合には、輝度成分
を検索するために８個のバーストが必要とされ且つデコ
ードされているマクロブロックの輝度成分を書込むため
に１個のバーストが必要とされる。従って、マクロブロ
ックをベースとしたメモリマッピング技術は前方予測の
みを使用してマクロブロックデコードの輝度成分をデコ
ードする場合に、本発明のメモリマッピング技術の最悪
の場合よりも最小で４個のより多くの待ち時間を必要と
する場合があり、この場合もピクチャの脱圧縮のために
必要とされる帯域幅を増加させる。同様に、前方及び後
方予測を使用してデコードしたマクロブロックの輝度成
分の場合には付加的な待ち時間の数は８へ増加する。
【００６７】ピクチャを複数個のストライプへ区画化さ
せ且つ該ストライプの行が一つのストライプのアレイ部
分が一つのバーストで読取られることを可能とするため
にシーケンシャル即ち逐次的なワード内に格納されるメ
モリマッピング技術は、バーストの数を減少させ且つマ
クロブロックを脱圧縮するために必要な予測ブロックを
検索するために必要とされるバースト当たりの関連する
オーバーヘッドを減少させることを可能とする。このこ
とは、ビットストリームを脱圧縮するために必要とされ
る帯域幅を減少させる。
せ且つ該ストライプの行が一つのストライプのアレイ部
分が一つのバーストで読取られることを可能とするため
にシーケンシャル即ち逐次的なワード内に格納されるメ
モリマッピング技術は、バーストの数を減少させ且つマ
クロブロックを脱圧縮するために必要な予測ブロックを
検索するために必要とされるバースト当たりの関連する
オーバーヘッドを減少させることを可能とする。このこ
とは、ビットストリームを脱圧縮するために必要とされ
る帯域幅を減少させる。
【００６８】圧縮に関するさらなる技術的背景は、国際
標準化機構（ＩＳＯ）、情報技術−最大で約１. ５メガ
ビット／秒においてのデジタル格納媒体用の動画ピクチ
ャ及び関連するオーディオのコーディング（ＣＯＤＩＮ
Ｇ ＯＦ ＭＯＶＩＮＧ ＰＩＣＴＵＲＥＳ ＡＮＤ
ＡＳＳＯＣＩＡＴＥＤ ＡＵＤＩＯ ＦＯＲ ＤＩＧＩ
ＴＡＬ ＳＴＯＲＡＤＥ ＭＥＤＩＡ ＡＴ ＵＰ Ｔ
Ｏ ＡＢＯＵＴ １．５ ＭＢＩＴＳ／Ｓ）、ＩＳＯ／
ＩＥＣ １１１７２、パート１−６、国際標準化機構；
国際標準化機構、情報技術−動画ピクチャ及び関連する
オーディオ情報の一般的なコーディング（ＧＥＮＥＲＩ
Ｃ ＣＯＤＩＮＧ ＯＦ ＭＯＶＩＮＧＰＩＣＴＵＲＥ
Ｓ ＡＮＤ ＡＳＳＯＣＩＡＴＥＤ ＡＵＤＩＯ ＩＮ
ＦＯＲＭＡＴＩＯＮ）、ＩＳＯ／ＩＥＣ １３８１８、
パート１−４、国際標準化機構；データシート「ＳＴｉ
３５００Ａ」、エスジーエス−トムソンマイクロエレク
トロニクス社のデータシート、ＳＴｉ３５００Ａ−ＭＰ
ＥＧオーディオ／ＭＰＥＧ−２ビデオ集積化デコーダ用
の高度な情報（１９９５年６月）などを参照するとよ
い。
標準化機構（ＩＳＯ）、情報技術−最大で約１. ５メガ
ビット／秒においてのデジタル格納媒体用の動画ピクチ
ャ及び関連するオーディオのコーディング（ＣＯＤＩＮ
Ｇ ＯＦ ＭＯＶＩＮＧ ＰＩＣＴＵＲＥＳ ＡＮＤ
ＡＳＳＯＣＩＡＴＥＤ ＡＵＤＩＯ ＦＯＲ ＤＩＧＩ
ＴＡＬ ＳＴＯＲＡＤＥ ＭＥＤＩＡ ＡＴ ＵＰ Ｔ
Ｏ ＡＢＯＵＴ １．５ ＭＢＩＴＳ／Ｓ）、ＩＳＯ／
ＩＥＣ １１１７２、パート１−６、国際標準化機構；
国際標準化機構、情報技術−動画ピクチャ及び関連する
オーディオ情報の一般的なコーディング（ＧＥＮＥＲＩ
Ｃ ＣＯＤＩＮＧ ＯＦ ＭＯＶＩＮＧＰＩＣＴＵＲＥ
Ｓ ＡＮＤ ＡＳＳＯＣＩＡＴＥＤ ＡＵＤＩＯ ＩＮ
ＦＯＲＭＡＴＩＯＮ）、ＩＳＯ／ＩＥＣ １３８１８、
パート１−４、国際標準化機構；データシート「ＳＴｉ
３５００Ａ」、エスジーエス−トムソンマイクロエレク
トロニクス社のデータシート、ＳＴｉ３５００Ａ−ＭＰ
ＥＧオーディオ／ＭＰＥＧ−２ビデオ集積化デコーダ用
の高度な情報（１９９５年６月）などを参照するとよ
い。
【００６９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 ４：２：０フォーマットでのＭＰＥＧピクチ
ャ及びマクロブロックを示した概略ブロック図。
ャ及びマクロブロックを示した概略ブロック図。
【図２】 ＭＰＥＧ運動補償型予測を示した概略ブロッ
ク図。
ク図。
【図３】 本発明を使用することの可能なビデオデコー
ダを示した概略ブロック図。
ダを示した概略ブロック図。
【図４】 フレーム組織型メモリ内のフレームピクチャ
及びフィールド組織型メモリ内のフィールドピクチャの
格納フォーマットを示した概略ブロック図。
及びフィールド組織型メモリ内のフィールドピクチャの
格納フォーマットを示した概略ブロック図。
【図５Ａ】 フィールド組織型メモリ内のフレームピク
チャの格納フォーマットを示した概略ブロック図。
チャの格納フォーマットを示した概略ブロック図。
【図５Ｂ】 フィールド組織型メモリ内のフレームピク
チャの格納フォーマットを示した概略ブロック図。
チャの格納フォーマットを示した概略ブロック図。
【図６】 メモリバッファからの任意の１６×１６ブロ
ックを検索する状態を示した概略ブロック図。
ックを検索する状態を示した概略ブロック図。
【図７】 マクロブロックをベースとしたピクチャマッ
ピングを示した概略ブロック図。
ピングを示した概略ブロック図。
【図８】 ブロックをベースとしたピクチャマッピング
を示した概略ブロック図。
を示した概略ブロック図。
１６０ デコーダ １６４ ブロックデコーダ １６６ 予測モード決定回路 １６８ 予測発生回路 １７０ 加算回路 １７２ アッセンブリユニット １７８ ＤＭＡエンジン １８０ メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェエンドラン バラクリシュナン アメリカ合衆国， カリフォルニア 95138， サン ノゼ， トロウブリッジ ウエイ 5732 (72)発明者 ジェファーソン イー． オーエン アメリカ合衆国， カリフォルニア 94539， フリモント， バウワーズ コ ート 44177
Claims (54)
- 【請求項１】 行及び列を持ったデータのデジタルアレ
イを所定数のバイトを持ったワードへ細分化したメモリ
内へマッピングする方法において、 前記デジタルアレイを２個又はそれ以上のストライプへ
区画化し、各ストライプは所定数の列を有しており、前
記ストライプの各々の各行は多数のバイトを有してお
り、 前記メモリ内の第一ワード内のストライプの一つの第一
行内にデータを格納し、 直前の行のデータを格納するワードの後で且つそれに隣
接しているワードアドレスを持った前記メモリ内のワー
ド内に該ストライプの各爾後の行内のデータを格納し、
それにより先行する行の検索によってその後の行の検索
が容易に行われる、上記各ステップを有することを特徴
とする方法。 - 【請求項２】 請求項１において、一つのストライプの
一つの行内のバイト数が一つのワードで一つのストライ
プの一つの行内にデータを格納する一つのワードにおけ
るバイト数と等しいことを特徴とする方法。 - 【請求項３】 請求項１において、前記メモリがバース
トメモリを有していることを特徴とする方法。 - 【請求項４】 請求項１において、前記メモリがＤＲＡ
Ｍを有していることを特徴とする方法。 - 【請求項５】 請求項１において、前記行が水平であり
且つ前記列が垂直であることを特徴とする方法。 - 【請求項６】 請求項１において、前記デジタルアレイ
がビデオシーケンスにおけるピクチャを有していること
を特徴とする方法。 - 【請求項７】 請求項６において、前記ビデオシーケン
スがＭＰＥＧ−２ビデオシーケンスを有していることを
特徴とする方法。 - 【請求項８】 請求項１において、前記所定数の列が８
であることを特徴とする方法。 - 【請求項９】 請求項１において、前記デジタルアレイ
がピクチャの輝度成分を有していることを特徴とする方
法。 - 【請求項１０】 請求項１において、前記デジタルアレ
イがピクチャのクロミナンス成分を有していることを特
徴とする方法。 - 【請求項１１】 偶数及び奇数の行及び列を持ったデー
タのデジタルアレイの第一及び第二メモリバッファを具
備しており各メモリバッファが所定数のバイトを持った
ワードに細分化されているメモリへマッピングする方法
において、 前記デジタルアレイを２個又はそれ以上のストライプへ
区画化し、各ストライプは所定数の列を持っており、前
記ストライプの各々の各行は多数のバイトを持ってお
り、 前記第一メモリバッファの第一ワード内に該ストライプ
のうちの一つの第一奇数行内にデータを格納し、 直前の奇数行のデータを格納するワードの後でそれに隣
接するワードアドレスを持った前記第一メモリバッファ
における一つのワードに前記ストライプの各爾後の奇数
行内にデータを格納し、それにより先行する奇数行の検
索によって爾後の奇数行の検索を容易に行い、 前記第二メモリバッファの第一ワード内の前記ストライ
プの第一偶数行内にデータを格納し、 直前の偶数行のデータを格納するワードの後でそれに隣
接するワードアドレスを持った前記第二メモリバッファ
における一つのワード内に前記ストライプの各爾後の偶
数行内にデータを格納し、それにより先行する偶数行の
検索によって該爾後の偶数行の検索を容易に行う、上記
各ステップを有することを特徴とする方法。 - 【請求項１２】 請求項１１において、一つのストライ
プの一つの行におけるバイト数が一つのワードにおける
一つのストライプの一つの行内にデータを格納するため
の一つのワードにおけるバイト数と等しいことを特徴と
する方法。 - 【請求項１３】 請求項１１において、前記メモリがバ
ーストメモリを有していることを特徴とする方法。 - 【請求項１４】 請求項１１において、前記メモリがＤ
ＲＡＭを有していることを特徴とする方法。 - 【請求項１５】 請求項１１において、前記行が水平で
あり且つ前記列が垂直であることを特徴とする方法。 - 【請求項１６】 請求項１１において、前記デジタルア
レイがビデオシーケンスにおけるピクチャを有している
ことを特徴とする方法。 - 【請求項１７】 請求項１６において、前記ビデオシー
ケンスがＭＰＥＧ−２ビデオシーケンスを有しているこ
とを特徴とする方法。 - 【請求項１８】 請求項１１において、前記所定数の列
が８であることを特徴とする方法。 - 【請求項１９】 請求項１１において、前記デジタルア
レイがピクチャの輝度成分を有していることを特徴とす
る方法。 - 【請求項２０】 請求項１１において、前記デジタルア
レイがピクチャのクロミナンス成分を有していることを
特徴とする方法。 - 【請求項２１】 所定数のバイトを持ったワードに細分
化されているバーストメモリからデジタルアレイのデー
タのアレイ部分を読取る方法であって、前記デジタルア
レイのアレイ部分が第一バイトのデータと所定数の行及
び列とを持っており、前記デジタルアレイは２個又はそ
れ以上のストライプへ区画化されており、各ストライプ
は第一列及び最後の列を含む所定数の列を持っており、
前記ストライプの各々の各行は多数のバイトを持ってい
る方法において、 前記アレイ部分の第一バイトのデータが格納されている
メモリ内の第一行及び第一列を格納しているワードのワ
ードアドレスを決定し、 前記デジタルアレイのアレイ部分内のデータを持ってい
るストライプの数を決定し、 前記第一行から開始して一つのバーストで各ストライプ
の一部を読取り、前記第一ストライプの前記一部は一つ
のバーストで前記デジタルアレイのアレイ部分に対応す
る各ストライプの全体的な部分を読取るためのアレイ部
分と少なくとも同数の行を持っており、 前記デジタルアレイの前記アレイ部分における列に対応
する各ストライプ内の列を選択する、上記各ステップを
有することを特徴とする方法。 - 【請求項２２】 請求項２１において、前記デジタルア
レイのアレイ部分内のデータを持ったストライプの数を
決定するステップが、一つのバーストで各ストライプの
アレイ部分を読取るステップと同時的に行われることを
特徴とする方法。 - 【請求項２３】 請求項２１において、一つのストライ
プの一つの行内のバイト数が一つのワードにおける一つ
のストライプの一つの行内のデータを格納するための一
つのワードにおけるバイト数と等しいことを特徴とする
方法。 - 【請求項２４】 請求項２１において、更に、メモリバ
ッファ内の各ストライプにおける選択した列を格納する
ステップを有していることを特徴とする方法。 - 【請求項２５】 請求項２１において、前記デジタルア
レイのアレイ部分内の列に対応する各ストライプ内の列
を選択するステップが、前記デジタルアレイのアレイ部
分内の列に対応する列が各ワードの最小桁バイトにある
ように前記第一列を持ったストライプに対応する各ワー
ドを回転させることを特徴とする方法。 - 【請求項２６】 請求項２１において、前記デジタルア
レイのアレイ部分内の列に対応する各ストライプにおけ
る列を選択するステップが、前記デジタルアレイのアレ
イ部分における列に対応する列が各ワードの最大桁バイ
ト内にあるように最後の列を持ったストライプに対応す
る各ワードを回転させることを特徴とする方法。 - 【請求項２７】 請求項２１において、前記デジタルア
レイのアレイ部分がマクロブロックを有していることを
特徴とする方法。 - 【請求項２８】 請求項２１において、前記デジタルア
レイのアレイ部分がブロックを有していることを特徴と
する方法。 - 【請求項２９】 請求項２１において、前記メモリがＤ
ＲＡＭを有していることを特徴とする方法。 - 【請求項３０】 請求項２１において、前記行が水平で
あり且つ前記列が垂直であることを特徴とする方法。 - 【請求項３１】 請求項２１において、前記デジタルア
レイがビデオシーケンスにおけるピクチャを有している
ことを特徴とする方法。 - 【請求項３２】 請求項３１において、前記ビデオシー
ケンスがＭＰＥＧ−２ビデオシーケンスを有しているこ
とを特徴とする方法。 - 【請求項３３】 請求項２１において、前記デジタルア
レイがピクチャの輝度成分を有していることを特徴とす
る方法。 - 【請求項３４】 請求項２１において、前記デジタルア
レイがピクチャのクロミナンス成分を有していることを
特徴とする方法。 - 【請求項３５】 各ストライプが所定数の列を持ってい
る２個又はそれ以上のストライプに区画化されている行
及び列を持ったデータのデジタルアレイを格納するメモ
リにおいて、 各々が所定数のバイトを持っており第一ワードを包含す
る複数個のワードが設けられており、 前記ストライプのうちの一つの第一行内のデータが第一
ワードであり、 前記ストライプの各爾後の行内のデータが直前の行のデ
ータを格納するワードに続いており且つそれに隣接する
ワードアドレスを持ったワード内にあり、それにより先
行する行の検索によって爾後の行の検索が容易に行わ
れ、 各行が前記複数個のワードの一つ又はそれ以上を持って
いる複数個のメモリ行が設けられており、 複数個のメモリ列が設けられている、ことを特徴とする
メモリ。 - 【請求項３６】 請求項３５において、一つのストライ
プの一つの行内のバイト数が一つのワード内の１個のス
トライプの一つの行内のデータを格納するための一つの
ワードにおけるバイト数と等しいことを特徴とするメモ
リ。 - 【請求項３７】 請求項３５において、前記メモリがバ
ーストメモリを有していることを特徴とするメモリ。 - 【請求項３８】 請求項３５において、前記メモリがＤ
ＲＡＭを有していることを特徴とするメモリ。 - 【請求項３９】 請求項３５において、前記行が水平で
あり且つ前記列が垂直であることを特徴とするメモリ。 - 【請求項４０】 請求項３５において、前記デジタルア
レイがビデオシーケンスにおけるピクチャを有している
ことを特徴とするメモリ。 - 【請求項４１】 請求項４０において、前記ビデオシー
ケンスがＭＰＥＧ−２ビデオシーケンスを有しているこ
とを特徴とするメモリ。 - 【請求項４２】 請求項３５において、前記所定数の列
が８であることを特徴とするメモリ。 - 【請求項４３】 請求項３５において、前記デジタルア
レイがピクチャの輝度成分を有していることを特徴とす
るメモリ。 - 【請求項４４】 請求項３５において、前記デジタルア
レイがピクチャのクロミナンス成分を有していることを
特徴とするメモリ。 - 【請求項４５】 入力装置と、出力装置と、各ストライ
プが所定数の列を持っている２個又はそれ以上のストラ
イプに区画化されている行及び列を具備しておりデジタ
ルアレイのデータを格納するメモリとを有するコンピュ
ータにおいて、 前記メモリが、各ワードが所定数のバイトを持っており
第一ワードを包含している複数個のワードを有してお
り、 前記ストライプのうちの一つの第一行内のデータが第一
ワード内にあり、 前記ストライプの各爾後の行内のデータが直前の行のデ
ータを格納するワードの後で且つそれに隣接するワード
アドレスを持ったワード内にあり、その場合に、先行す
る行の検索によって爾後の行の検索が容易に行われ、 前記メモリが、各行が前記複数個のワードの１個又はそ
れ以上を持っている複数個のメモリ行を有しており、 前記メモリが複数個のメモリ列を有している、 ことを特徴とするコンピュータ。 - 【請求項４６】 請求項４５において、一つのストライ
プの一つの行内のバイト数が一つのワードで１個のスト
ライプの一つの行内にデータを格納するための一つのワ
ード内のバイト数と等しいことを特徴とするコンピュー
タ。 - 【請求項４７】 請求項４５において、前記メモリがバ
ーストメモリを有していることを特徴とするコンピュー
タ。 - 【請求項４８】 請求項４５において、前記メモリがＤ
ＲＡＭを有していることを特徴とするコンピュータ。 - 【請求項４９】 請求項４５において、前記行が水平で
あり且つ前記列が垂直であることを特徴とするコンピュ
ータ。 - 【請求項５０】 請求項４５において、前記デジタルア
レイがビデオシーケンスにおけるピクチャを有している
ことを特徴とするコンピュータ。 - 【請求項５１】 請求項５０において、前記ビデオシー
ケンスがＭＰＥＧ−２ビデオシーケンスを有しているこ
とを特徴とするコンピュータ。 - 【請求項５２】 請求項４５において、前記所定数の列
が８であることを特徴とするコンピュータ。 - 【請求項５３】 請求項４５において、前記デジタルア
レイがピクチャの輝度成分を有していることを特徴とす
るコンピュータ。 - 【請求項５４】 請求項４５において、前記デジタルア
レイがピクチャのクロミナンス成分を有していることを
特徴とするコンピュータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/972,917 US6028612A (en) | 1997-11-18 | 1997-11-18 | Picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences |
| US08/972917 | 1997-11-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11316708A true JPH11316708A (ja) | 1999-11-16 |
Family
ID=25520291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10328548A Pending JPH11316708A (ja) | 1997-11-18 | 1998-11-18 | データシーケンスの圧縮及び伸長におけるメモリ帯域幅を最小とさせるためのピクチャメモリマッピング |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6028612A (ja) |
| EP (2) | EP1689195A3 (ja) |
| JP (1) | JPH11316708A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002230580A (ja) * | 2000-08-23 | 2002-08-16 | Nintendo Co Ltd | 再構成可能なピクセルフォーマットを有する組み込みフレームバッファを有するグラフィックスシステム |
| JP2006501697A (ja) * | 2001-12-04 | 2006-01-12 | クゥアルコム・インコーポレイテッド | ディジタルビデオデータの処理 |
| KR100846791B1 (ko) | 2006-09-08 | 2008-07-16 | 삼성전자주식회사 | 비디오 데이터 저장 방법 및 장치 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2343808B (en) * | 1998-11-13 | 2001-01-03 | Acorn Computers Ltd | Burst mode memory fetches when decoding compressed image data |
| US6455833B1 (en) * | 1999-03-09 | 2002-09-24 | Micron Technology, Inc. | Superposed multi-junction color APS |
| US6670960B1 (en) | 2000-09-06 | 2003-12-30 | Koninklijke Philips Electronics N.V. | Data transfer between RGB and YCRCB color spaces for DCT interface |
| US6940523B1 (en) | 2000-11-15 | 2005-09-06 | Koninklijke Philips Electronics N.V. | On the fly data transfer between RGB and YCrCb color spaces for DCT interface |
| US7218842B1 (en) | 2001-07-25 | 2007-05-15 | Cisco Technology, Inc. | Efficient methods of performing motion compensation based decoding and recoding of compressed video bitstreams |
| US6996178B1 (en) * | 2001-08-27 | 2006-02-07 | Cisco Technology, Inc. | Look ahead motion compensation |
| SG105533A1 (en) * | 2002-01-31 | 2004-08-27 | St Microelectronics Asia | Memory transfer controller and method of transfer control of video line data and macroblock data |
| US7277100B2 (en) * | 2002-12-06 | 2007-10-02 | Broadcom Advanced Compression Group, Llc | Managing multi-component data |
| US8428349B2 (en) * | 2003-05-21 | 2013-04-23 | Broadcom Corporation | Method and apparatus for DRAM 2D video word formatting |
| TW595124B (en) * | 2003-10-08 | 2004-06-21 | Mediatek Inc | Method and apparatus for encoding video signals |
| US7864858B2 (en) * | 2004-07-06 | 2011-01-04 | Magnum Semiconductor, Inc. | Techniques for minimizing memory bandwidth used for motion compensation |
| CN101002226A (zh) * | 2004-08-11 | 2007-07-18 | 皇家飞利浦电子股份有限公司 | 基于条纹的图像数据存储 |
| CN101031052B (zh) * | 2006-02-28 | 2010-11-03 | 上海奇码数字信息有限公司 | 图像在存储器中的地址映射方法 |
| JP4909779B2 (ja) * | 2006-04-17 | 2012-04-04 | パナソニック株式会社 | 画像データ転送方法、画像処理装置、及び撮像システム |
| CN101212674B (zh) * | 2006-12-30 | 2011-05-04 | 上海奇码数字信息有限公司 | 图像在存储器中的地址映射方法 |
| FR2949597A1 (fr) * | 2010-01-11 | 2011-03-04 | Thomson Licensing | Dispositif d'adressage d'une memoire a partir d'un compteur |
| US8527689B2 (en) | 2010-10-28 | 2013-09-03 | Lsi Corporation | Multi-destination direct memory access transfer |
| CN102685475B (zh) * | 2011-03-11 | 2015-04-29 | 杭州海康威视数字技术股份有限公司 | 视频减帧率的隔行压缩显示方法及其系统 |
| US9762899B2 (en) * | 2011-10-04 | 2017-09-12 | Texas Instruments Incorporated | Virtual memory access bandwidth verification (VMBV) in video coding |
| US9241169B2 (en) * | 2013-12-17 | 2016-01-19 | Broadcom Corporation | Raster to block conversion in a compressed domain |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3531775A (en) * | 1966-09-30 | 1970-09-29 | Fujitsu Ltd | Memory apparatus for rapid write-in and read-out of information |
| US3938102A (en) * | 1974-08-19 | 1976-02-10 | International Business Machines Corporation | Method and apparatus for accessing horizontal sequences and rectangular sub-arrays from an array stored in a modified word organized random access memory system |
| US4090174A (en) * | 1976-11-01 | 1978-05-16 | International Business Machines Corporation | Method and apparatus for accessing horizontal sequences, vertical sequences and rectangular subarrays from an array stored in a modified word organized random access memory system |
| DE3015125A1 (de) * | 1980-04-19 | 1981-10-22 | Ibm Deutschland Gmbh, 7000 Stuttgart | Einrichtung zur speicherung und darstellung graphischer information |
| US5379351A (en) * | 1992-02-19 | 1995-01-03 | Integrated Information Technology, Inc. | Video compression/decompression processing and processors |
| JP2503853B2 (ja) * | 1992-12-16 | 1996-06-05 | 日本電気株式会社 | 動画像復号システム |
| US5448310A (en) * | 1993-04-27 | 1995-09-05 | Array Microsystems, Inc. | Motion estimation coprocessor |
| FR2705805B1 (fr) * | 1993-05-27 | 1996-06-28 | Sgs Thomson Microelectronics | Système de traitement d'images. |
| WO1995031803A1 (en) * | 1994-05-18 | 1995-11-23 | Zoran Corporation | Dynamic random access memory for mpeg decoding |
| US5880786A (en) * | 1994-06-15 | 1999-03-09 | Hitachi, Ltd. | Apparatus for picture decoding having frame memories commonly connected to one data bus and one address bus |
| TW245871B (en) * | 1994-08-15 | 1995-04-21 | Gen Instrument Corp | Method and apparatus for efficient addressing of dram in a video decompression processor |
| EP0710033A3 (en) * | 1994-10-28 | 1999-06-09 | Matsushita Electric Industrial Co., Ltd. | MPEG video decoder having a high bandwidth memory |
| US5920352A (en) * | 1994-10-28 | 1999-07-06 | Matsushita Electric Industrial Co., Ltd. | Image memory storage system and method for a block oriented image processing system |
| US5581310A (en) * | 1995-01-26 | 1996-12-03 | Hitachi America, Ltd. | Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom |
| US5936670A (en) * | 1995-09-20 | 1999-08-10 | U.S. Philips Corporation | Method and device for decoding coded digital video signals |
| JP3686155B2 (ja) * | 1996-03-21 | 2005-08-24 | 株式会社ルネサステクノロジ | 画像復号装置 |
| US5859651A (en) * | 1996-08-19 | 1999-01-12 | International Business Machines Corporation | Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing |
| CN1162010C (zh) * | 1996-08-29 | 2004-08-11 | 松下电器产业株式会社 | 图象译码设备和图象存储器 |
| US5796412A (en) * | 1996-09-06 | 1998-08-18 | Samsung Electronics Co., Ltd. | Image data storing method and processing apparatus thereof |
-
1997
- 1997-11-18 US US08/972,917 patent/US6028612A/en not_active Expired - Lifetime
-
1998
- 1998-11-13 EP EP06075840A patent/EP1689195A3/en not_active Ceased
- 1998-11-13 EP EP98309301A patent/EP0917374A3/en not_active Withdrawn
- 1998-11-18 JP JP10328548A patent/JPH11316708A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002230580A (ja) * | 2000-08-23 | 2002-08-16 | Nintendo Co Ltd | 再構成可能なピクセルフォーマットを有する組み込みフレームバッファを有するグラフィックスシステム |
| JP2006501697A (ja) * | 2001-12-04 | 2006-01-12 | クゥアルコム・インコーポレイテッド | ディジタルビデオデータの処理 |
| JP2011083000A (ja) * | 2001-12-04 | 2011-04-21 | Qualcomm Inc | ディジタルビデオデータの処理 |
| KR100846791B1 (ko) | 2006-09-08 | 2008-07-16 | 삼성전자주식회사 | 비디오 데이터 저장 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1689195A2 (en) | 2006-08-09 |
| EP1689195A3 (en) | 2006-09-27 |
| US6028612A (en) | 2000-02-22 |
| EP0917374A2 (en) | 1999-05-19 |
| EP0917374A3 (en) | 2002-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104416A (en) | Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| JPH11316708A (ja) | データシーケンスの圧縮及び伸長におけるメモリ帯域幅を最小とさせるためのピクチャメモリマッピング | |
| JP3395166B2 (ja) | 統合ビデオ復号化システム、フレーム・バッファ、符号化ストリーム処理方法、フレーム・バッファ割当て方法及び記憶媒体 | |
| US5638128A (en) | Pixel interpolation filters for video decompression processor | |
| JP3966524B2 (ja) | 改善された効率のためにスキュードタイル記憶フォーマットを用いる動き補償を行うシステム及び方法 | |
| CN100466744C (zh) | 帧间预测编码、译码装置 | |
| US5212742A (en) | Method and apparatus for encoding/decoding image data | |
| US6473558B1 (en) | System and method for MPEG reverse play through dynamic assignment of anchor frames | |
| US6088391A (en) | Method and apparatus for segmenting memory to reduce the memory required for bidirectionally predictive-coded frames | |
| CN101924945B (zh) | 具有可变压缩比和用于存储及检索参考帧数据的缓冲器的视频解码器 | |
| US6215822B1 (en) | Motion compensated digital video decoding and buffer memory addressing therefor | |
| US6205181B1 (en) | Interleaved strip data storage system for video processing | |
| US6552749B1 (en) | Method and apparatus for video motion compensation, reduction and color formatting | |
| JP2000050263A (ja) | 画像符号化並びに復号化装置及びこれを用いた撮像装置 | |
| US7092446B2 (en) | Compression-encoded data decoding apparatus | |
| US5883679A (en) | Scanning scheme for images stored in dynamic random access memory | |
| JP2898413B2 (ja) | 所要メモリ容量の低減化を伴う圧縮ビデオデータ流の復号化及び符号化のための方法 | |
| KR20030057690A (ko) | 비디오 디코딩 시스템 | |
| US7589788B1 (en) | Method and apparatus for video motion compensation, reduction and color formatting | |
| JPH10200859A (ja) | 画像処理装置及び方法 | |
| EP1142345A1 (en) | Video memory management for mpeg video decode and display system | |
| JPH08205192A (ja) | 画像符号化装置 | |
| KR100252810B1 (ko) | 엠펙디코더 | |
| JP2000324484A (ja) | 画像データ処理装置 | |
| JP2001045487A (ja) | 画像再生装置 |