JPH11317018A - ディスク再生装置及びｒｆアンプ制御回路 - Google Patents
ディスク再生装置及びｒｆアンプ制御回路Info
- Publication number
- JPH11317018A JPH11317018A JP10134212A JP13421298A JPH11317018A JP H11317018 A JPH11317018 A JP H11317018A JP 10134212 A JP10134212 A JP 10134212A JP 13421298 A JP13421298 A JP 13421298A JP H11317018 A JPH11317018 A JP H11317018A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- clock
- controlled oscillator
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/04—Direct recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/84—Television signal recording using optical recording
- H04N5/85—Television signal recording using optical recording on discs or drums
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
- H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【課題】ＣＡＶ再生の際のシーク時等データＰＬＬのＶ
ＣＯクロックの発振が激しく変動するような場合でも安
定にＲＦアンプのイコライジング動作をすることができ
るディスク再生装置及びこれに用いるＲＦアンプ制御回
路を提供する。 【解決手段】ＤＶＤシステムにおいて、データ再生クロ
ックでＲＦイコライジングを制御するにあたりＲＦイコ
ライジング専用の電圧制御発振器（ＶＣＯ）３１及びロ
ーパスフィルタ３０を設ける。この電圧制御発振器をデ
ータレートに追従している電圧制御発振器の低域成分で
制御することにより、データレートの変化にゆっくりと
追従するＲＦアンプを実現することが可能になる。従っ
て、データＰＬＬ１９のＶＣＯクロックの発振が激しく
変動するような場合でも、ＲＦアンプ１５のイコライジ
ング特性を制御するＲＦＶＣＯの発振周波数はゆっくり
と追従するため、安定にＲＦアンプのイコライジング動
作をすることができる。
ＣＯクロックの発振が激しく変動するような場合でも安
定にＲＦアンプのイコライジング動作をすることができ
るディスク再生装置及びこれに用いるＲＦアンプ制御回
路を提供する。 【解決手段】ＤＶＤシステムにおいて、データ再生クロ
ックでＲＦイコライジングを制御するにあたりＲＦイコ
ライジング専用の電圧制御発振器（ＶＣＯ）３１及びロ
ーパスフィルタ３０を設ける。この電圧制御発振器をデ
ータレートに追従している電圧制御発振器の低域成分で
制御することにより、データレートの変化にゆっくりと
追従するＲＦアンプを実現することが可能になる。従っ
て、データＰＬＬ１９のＶＣＯクロックの発振が激しく
変動するような場合でも、ＲＦアンプ１５のイコライジ
ング特性を制御するＲＦＶＣＯの発振周波数はゆっくり
と追従するため、安定にＲＦアンプのイコライジング動
作をすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスク再生装置
に係り、とくにＤＶＤシステムにおけるＲＦ制御回路に
関するものである。
に係り、とくにＤＶＤシステムにおけるＲＦ制御回路に
関するものである。
【０００２】
【従来の技術】オーディオ・ビジュアル音響機器、コン
ピュータ周辺機器に使用される従来のディスク再生装置
は、図７のシステム図に示すように構成されている。デ
ィスクモータ１３で回転されているディスク１１上のピ
ット列に、レーザピックアップ１２から発生するビーム
を照射させ、そこから反射するビームをフォトダイオー
ドなどの光学素子によって電気信号に変換することでピ
ット情報を得ている。変換された電気信号は、さらにＲ
Ｆアンプ１５に入力されここでＲＦ信号が生成される。
生成されたＲＦ信号は、データスライス回路１８でディ
ジタル信号に２値化されてから、ＰＬＬ(Phase Locked
Loop) 回路１９に供給される。ＰＬＬ回路１９ではデー
タ信号を基準に抽出したビットクロック信号ＰＬＣＫが
生成される。データ信号ＤＡＴＡは、ビットクロック信
号ＰＬＣＫとともにエラー訂正回路２０などを含む信号
処理回路に送られる。信号処理回路は、データ信号ＤＡ
ＴＡを入力とし、同期パターン検出、データ復調、デイ
ンタリーブ、訂正ＲＡＭ２１を用いた誤り訂正などの処
理を行う回路であり、これらの処理を経てはじめてオー
ディオデータもしくはコンピュータ用データを外部に出
力する。
ピュータ周辺機器に使用される従来のディスク再生装置
は、図７のシステム図に示すように構成されている。デ
ィスクモータ１３で回転されているディスク１１上のピ
ット列に、レーザピックアップ１２から発生するビーム
を照射させ、そこから反射するビームをフォトダイオー
ドなどの光学素子によって電気信号に変換することでピ
ット情報を得ている。変換された電気信号は、さらにＲ
Ｆアンプ１５に入力されここでＲＦ信号が生成される。
生成されたＲＦ信号は、データスライス回路１８でディ
ジタル信号に２値化されてから、ＰＬＬ(Phase Locked
Loop) 回路１９に供給される。ＰＬＬ回路１９ではデー
タ信号を基準に抽出したビットクロック信号ＰＬＣＫが
生成される。データ信号ＤＡＴＡは、ビットクロック信
号ＰＬＣＫとともにエラー訂正回路２０などを含む信号
処理回路に送られる。信号処理回路は、データ信号ＤＡ
ＴＡを入力とし、同期パターン検出、データ復調、デイ
ンタリーブ、訂正ＲＡＭ２１を用いた誤り訂正などの処
理を行う回路であり、これらの処理を経てはじめてオー
ディオデータもしくはコンピュータ用データを外部に出
力する。
【０００３】図７は、従来のＲＦ制御回路を備えたＤＶ
Ｄシステムである。ディスク１１からピックアップ１２
によって読み出された信号は、ＲＦアンプ１５に入力さ
れ、ここでサーボ系信号とＲＦ信号とが生成される。サ
ーボ系信号は、サーボ制御回路１６に入力され、ドライ
バー１７でピックアップ１２のアクチュエータや送りモ
ータ１４を駆動する。一方、ＲＦ信号は、データスライ
ス回路１８に入力され、ＲＦ信号に含まれるＤＳＶ(Dig
ital Sum Value) の検出による２値化を行ったディジタ
ル信号ＲＦＤＡＴＡとしてデータＰＬＬ及び同期分離回
路１９へ送られる。この回路では、入力データからビッ
トクロックＰＬＣＫの抽出を行うと共に同期信号ＰＦＣ
Ｋの分離を行う。ここで生成されたビットクロックＰＬ
ＣＫとデータＤＡＴＡは、後段のエラー訂正回路２０に
送られ訂正ＲＡＭ２１で訂正された後、ＤＶＤムービー
の場合はＭＰＥＧデコーダ回路２２へ送られ、ＤＶＤ−
ＲＯＭの場合はデータバッファ回路２２へ送られる。ビ
ットクロックＰＬＣＫは、クロック分周器２６で分周さ
れた後、ＲＦアンプ１５へフィードバックされる。ＲＦ
アンプ１５では、このＲＦ信号のレートに同期したクロ
ックから、その時々のＲＦ信号を最適にイコライジング
する特性を実現する。
Ｄシステムである。ディスク１１からピックアップ１２
によって読み出された信号は、ＲＦアンプ１５に入力さ
れ、ここでサーボ系信号とＲＦ信号とが生成される。サ
ーボ系信号は、サーボ制御回路１６に入力され、ドライ
バー１７でピックアップ１２のアクチュエータや送りモ
ータ１４を駆動する。一方、ＲＦ信号は、データスライ
ス回路１８に入力され、ＲＦ信号に含まれるＤＳＶ(Dig
ital Sum Value) の検出による２値化を行ったディジタ
ル信号ＲＦＤＡＴＡとしてデータＰＬＬ及び同期分離回
路１９へ送られる。この回路では、入力データからビッ
トクロックＰＬＣＫの抽出を行うと共に同期信号ＰＦＣ
Ｋの分離を行う。ここで生成されたビットクロックＰＬ
ＣＫとデータＤＡＴＡは、後段のエラー訂正回路２０に
送られ訂正ＲＡＭ２１で訂正された後、ＤＶＤムービー
の場合はＭＰＥＧデコーダ回路２２へ送られ、ＤＶＤ−
ＲＯＭの場合はデータバッファ回路２２へ送られる。ビ
ットクロックＰＬＣＫは、クロック分周器２６で分周さ
れた後、ＲＦアンプ１５へフィードバックされる。ＲＦ
アンプ１５では、このＲＦ信号のレートに同期したクロ
ックから、その時々のＲＦ信号を最適にイコライジング
する特性を実現する。
【０００４】同期信号ＰＦＣＫは、スイッチ回路２７で
ディスクモータ１３から得られたＦＧ信号（角速度情
報）と切り替えられ、ディスクモータ制御回路２４に入
力される。ディスクモータ制御回路２４では、スイッチ
回路２７で選択された信号を水晶発振器（図示せず）の
発振信号Ｘ’ｔａｌと比較して、ディスクモータ制御信
号としてドライバ２３へ送ってディスクモータ１３を制
御する。スイッチ回路２７では、ＣＡＶ再生を行うかＣ
ＬＶ再生を行うかシステムコントローラ２５を用いて選
択する。図２は、データＰＬＬ回路及び同期分離回路１
９を示している。データスライス回路１８で２値化され
た信号ＲＦＤＡＴＡは、位相比較器４１と相対周波数検
出器４２に入力される。この出力はフィルタアンプ４３
に入力され、アンプ出力であるＣＯＮＴＶ電圧で電圧制
御発振器（ＶＣＯ）４４を制御する。ＶＣＯ４４の出力
クロックは、分周器４５〜４８に入力される。セレクタ
４９は、それぞれ、再生速度に応じて生成された分周ク
ロックを位相比較器４１と相対周波数検出器４２に入力
し、入力された分周クロックは、信号ＲＦＤＡＴＡと比
較される。ここで生成されるビットクロックＰＬＣＫ
は、入力データに完全に同期したクロックとなる。また
同期信号分離回路４０ではこのビットクロックＰＬＣＫ
を分周することで、入力データの同期信号と同等の周波
数クロックＰＦＣＫを生成する。また信号ＲＦＤＡＴＡ
からデータ信号ＤＡＴＡが生成され、セレクタ４９から
ビットクロックＰＬＣＫが生成される。データ信号ＤＡ
ＴＡ、ビットクロックＰＬＣＫ及び周波数クロックＰＦ
ＣＫは、それぞれバッファ回路５２、５３、５４を介し
て外部に出力される。
ディスクモータ１３から得られたＦＧ信号（角速度情
報）と切り替えられ、ディスクモータ制御回路２４に入
力される。ディスクモータ制御回路２４では、スイッチ
回路２７で選択された信号を水晶発振器（図示せず）の
発振信号Ｘ’ｔａｌと比較して、ディスクモータ制御信
号としてドライバ２３へ送ってディスクモータ１３を制
御する。スイッチ回路２７では、ＣＡＶ再生を行うかＣ
ＬＶ再生を行うかシステムコントローラ２５を用いて選
択する。図２は、データＰＬＬ回路及び同期分離回路１
９を示している。データスライス回路１８で２値化され
た信号ＲＦＤＡＴＡは、位相比較器４１と相対周波数検
出器４２に入力される。この出力はフィルタアンプ４３
に入力され、アンプ出力であるＣＯＮＴＶ電圧で電圧制
御発振器（ＶＣＯ）４４を制御する。ＶＣＯ４４の出力
クロックは、分周器４５〜４８に入力される。セレクタ
４９は、それぞれ、再生速度に応じて生成された分周ク
ロックを位相比較器４１と相対周波数検出器４２に入力
し、入力された分周クロックは、信号ＲＦＤＡＴＡと比
較される。ここで生成されるビットクロックＰＬＣＫ
は、入力データに完全に同期したクロックとなる。また
同期信号分離回路４０ではこのビットクロックＰＬＣＫ
を分周することで、入力データの同期信号と同等の周波
数クロックＰＦＣＫを生成する。また信号ＲＦＤＡＴＡ
からデータ信号ＤＡＴＡが生成され、セレクタ４９から
ビットクロックＰＬＣＫが生成される。データ信号ＤＡ
ＴＡ、ビットクロックＰＬＣＫ及び周波数クロックＰＦ
ＣＫは、それぞれバッファ回路５２、５３、５４を介し
て外部に出力される。
【０００５】近年ＣＤを線速度一定（ＣＬＶ;Constant
Linear Velocity)で回転させることによってデータをＣ
Ｄに記録するＣＬＶディスクを基本としたシステムにお
いて、角速度一定（ＣＡＶ：Constant Angular Velocit
y ）再生が中心となりつつある。すなわちＣＬＶ再生
は、ディスクの内周から外周まで一定レートで再生でき
るというメリットがあるが、内周と外周での回転数変動
がＣＤもＤＶＤも２．５倍変化する。コンピュータユー
スの光ディスクドライブではシーク動作が非常に多いた
め、ディスクモータでの消費電力が膨大になり、このと
き発生する熱が大きな問題となっている。このような理
由で最近はＣＡＶ再生のドライブが増えているという事
情がある。
Linear Velocity)で回転させることによってデータをＣ
Ｄに記録するＣＬＶディスクを基本としたシステムにお
いて、角速度一定（ＣＡＶ：Constant Angular Velocit
y ）再生が中心となりつつある。すなわちＣＬＶ再生
は、ディスクの内周から外周まで一定レートで再生でき
るというメリットがあるが、内周と外周での回転数変動
がＣＤもＤＶＤも２．５倍変化する。コンピュータユー
スの光ディスクドライブではシーク動作が非常に多いた
め、ディスクモータでの消費電力が膨大になり、このと
き発生する熱が大きな問題となっている。このような理
由で最近はＣＡＶ再生のドライブが増えているという事
情がある。
【０００６】
【発明が解決しようとする課題】ＣＡＶ再生のメリット
は、電力を一番消費するディスクモータを一定回転数で
制御するため、ここでの消費電力を最小限に抑えること
ができることである。しかし、ＣＬＶ再生とは逆にＣＡ
Ｖ再生では信号レートが内周より外周の方が２．５倍高
くなる。このため超ワイドレンジのＰＬＬシステムが必
要となる。この点については特願平８−４９３２や特願
平８−１８９９１６で提案されている。ＣＤの場合は、
一般にＲＦ信号の光学帯域に余裕があるためＲＦアンプ
でのイコライザを使用しなくてもＣＡＶ再生が実現可能
であるが、ＤＶＤの場合は、ＣＤより７倍も記録密度を
上げているために、システムの光学帯域が十分ではな
く、ＲＦ信号のイコライジングをしないで再生すること
は不可能である。ＣＡＶ再生の場合は、前述したように
内周から外周に向かってＲＦ信号レートが徐々に上がっ
ていくため、このＲＦ信号のイコライジングも連続的に
変動させる必要が出てくる。この様子を図４に示す。例
としてＤＶＤの場合を考えると、ＲＦ信号のイコライザ
（ＲＦアンプ）のゲイン特性は図のようになっている。
イコライザ特性は一般に群遅延が一定のフィルタと同じ
である。
は、電力を一番消費するディスクモータを一定回転数で
制御するため、ここでの消費電力を最小限に抑えること
ができることである。しかし、ＣＬＶ再生とは逆にＣＡ
Ｖ再生では信号レートが内周より外周の方が２．５倍高
くなる。このため超ワイドレンジのＰＬＬシステムが必
要となる。この点については特願平８−４９３２や特願
平８−１８９９１６で提案されている。ＣＤの場合は、
一般にＲＦ信号の光学帯域に余裕があるためＲＦアンプ
でのイコライザを使用しなくてもＣＡＶ再生が実現可能
であるが、ＤＶＤの場合は、ＣＤより７倍も記録密度を
上げているために、システムの光学帯域が十分ではな
く、ＲＦ信号のイコライジングをしないで再生すること
は不可能である。ＣＡＶ再生の場合は、前述したように
内周から外周に向かってＲＦ信号レートが徐々に上がっ
ていくため、このＲＦ信号のイコライジングも連続的に
変動させる必要が出てくる。この様子を図４に示す。例
としてＤＶＤの場合を考えると、ＲＦ信号のイコライザ
（ＲＦアンプ）のゲイン特性は図のようになっている。
イコライザ特性は一般に群遅延が一定のフィルタと同じ
である。
【０００７】すなわち、ＲＦ信号に含まれる３Ｔ〜１４
Ｔ（ＤＶＤの場合、ＣＤでは３Ｔ〜１１Ｔ）といういろ
いろな信号の遅延を一定化する必要がある。２値化した
信号のデータ幅がデータの重要な情報を含んでいるため
周波数によって遅延量が変化すると、ＲＦ信号のエラー
レートの悪化につながる。図のｆ１、ｆ２、ｆ３は、そ
れぞれ、ゲイン特性のピーク値の周波数を示している。
それぞれ特性は１倍、２倍、３倍に対応する。このよう
に再生速度によってＲＦイコライザの特性は可変にする
必要が生じてくる。ＤＶＤにおいては、前述したように
ＲＦイコライザがデータのエラー率を左右する可能性が
あるため、非常に重要になってくる。特に、ＣＡＶ再生
において、内周から外周に再生された場合は、この特性
を図中の矢印のように連続的に可変とする必要が生じて
くる。従来は、このＲＦイコライザの特性を可変にする
ため図７のデータＰＬＬ回路１８で生成されたビットク
ロック（ＰＬＣＫ）を分周した信号をＲＦアンプにフィ
ードバックし、ＲＦイコライザの特性を連続的に可変す
る。この方式は、特開平９−８２０２８で提案されてい
る。図３（ａ）には内周から外周へ再生した場合のＰＬ
Ｌ回路内部のＶＣＯ制御電圧であるＣＯＮＴＶやＰＬＣ
Ｋクロック周波数が示されている。この図でｆａ／ｆｂ
＝２．５である。
Ｔ（ＤＶＤの場合、ＣＤでは３Ｔ〜１１Ｔ）といういろ
いろな信号の遅延を一定化する必要がある。２値化した
信号のデータ幅がデータの重要な情報を含んでいるため
周波数によって遅延量が変化すると、ＲＦ信号のエラー
レートの悪化につながる。図のｆ１、ｆ２、ｆ３は、そ
れぞれ、ゲイン特性のピーク値の周波数を示している。
それぞれ特性は１倍、２倍、３倍に対応する。このよう
に再生速度によってＲＦイコライザの特性は可変にする
必要が生じてくる。ＤＶＤにおいては、前述したように
ＲＦイコライザがデータのエラー率を左右する可能性が
あるため、非常に重要になってくる。特に、ＣＡＶ再生
において、内周から外周に再生された場合は、この特性
を図中の矢印のように連続的に可変とする必要が生じて
くる。従来は、このＲＦイコライザの特性を可変にする
ため図７のデータＰＬＬ回路１８で生成されたビットク
ロック（ＰＬＣＫ）を分周した信号をＲＦアンプにフィ
ードバックし、ＲＦイコライザの特性を連続的に可変す
る。この方式は、特開平９−８２０２８で提案されてい
る。図３（ａ）には内周から外周へ再生した場合のＰＬ
Ｌ回路内部のＶＣＯ制御電圧であるＣＯＮＴＶやＰＬＣ
Ｋクロック周波数が示されている。この図でｆａ／ｆｂ
＝２．５である。
【０００８】ところが、内周から外周にシークをする
と、図３（ｂ）に示すように、ＰＬＬ回路内部の周波数
検出器がラフに入力信号に追従するように動作するた
め、ＶＣＯの制御電圧はかなり暴れる。その結果、前述
したようなＲＦイコライザの特性もそれに同期して暴れ
る。この暴れが大きくなると、ＰＬＬ回路で正しく周波
数検出や位相比較ができなくなる。極端な場合を考える
と、ＰＬＣＫクロックによるＲＦイコライザ制御が暴走
して、２度と復帰できない状態（図３（ｂ）に示すＣ状
態）にも陥る可能性がある。また通常再生時もＲＦイコ
ライザがビットクロックＰＬＣＫに過敏に応答するとＲ
Ｆ信号のジッター増加を招き、エラーレートの悪化につ
ながる。本発明は、この様な事情によりなされたもので
あり、ＣＡＶ再生の際のシーク時などデータＰＬＬのＶ
ＣＯクロックの発振が激しく変動するような場合でも安
定にＲＦアンプのイコライジング動作をすることができ
るディスク再生装置及びこのディスク再生装置に用いら
れるＲＦアンプ制御回路を提供する。
と、図３（ｂ）に示すように、ＰＬＬ回路内部の周波数
検出器がラフに入力信号に追従するように動作するた
め、ＶＣＯの制御電圧はかなり暴れる。その結果、前述
したようなＲＦイコライザの特性もそれに同期して暴れ
る。この暴れが大きくなると、ＰＬＬ回路で正しく周波
数検出や位相比較ができなくなる。極端な場合を考える
と、ＰＬＣＫクロックによるＲＦイコライザ制御が暴走
して、２度と復帰できない状態（図３（ｂ）に示すＣ状
態）にも陥る可能性がある。また通常再生時もＲＦイコ
ライザがビットクロックＰＬＣＫに過敏に応答するとＲ
Ｆ信号のジッター増加を招き、エラーレートの悪化につ
ながる。本発明は、この様な事情によりなされたもので
あり、ＣＡＶ再生の際のシーク時などデータＰＬＬのＶ
ＣＯクロックの発振が激しく変動するような場合でも安
定にＲＦアンプのイコライジング動作をすることができ
るディスク再生装置及びこのディスク再生装置に用いら
れるＲＦアンプ制御回路を提供する。
【０００９】
【課題を解決するための手段】本発明のディスク再生装
置は、データ再生クロックでＲＦイコライジングを制御
するにあたり、ＲＦイコライジング専用の電圧制御発振
器（ＶＣＯ）及びローパスフィルタを設けることを特徴
とする。こうして、ＣＡＶ再生の際のシーク時などデー
タＰＬＬのＶＣＯクロックの発振が激しく変動するよう
な場合でも、ＲＦアンプのイコライジング特性を制御す
るＲＦＶＣＯの発振周波数はゆっくりと追従するため、
安定にＲＦのイコライジング動作をすることができる。
より具体的には、この電圧制御発振器をデータレートに
追従している電圧制御発振器の低域成分で制御すること
により、データレートの変化にゆっくりと追従するＲＦ
アンプ及びこれを用いたディスク再生装置を実現するこ
とが可能になる。本発明では、このようにイコライジン
グをシステム的に安定に、且つ正確に行うのでデータの
再生能力を向上させることができる。
置は、データ再生クロックでＲＦイコライジングを制御
するにあたり、ＲＦイコライジング専用の電圧制御発振
器（ＶＣＯ）及びローパスフィルタを設けることを特徴
とする。こうして、ＣＡＶ再生の際のシーク時などデー
タＰＬＬのＶＣＯクロックの発振が激しく変動するよう
な場合でも、ＲＦアンプのイコライジング特性を制御す
るＲＦＶＣＯの発振周波数はゆっくりと追従するため、
安定にＲＦのイコライジング動作をすることができる。
より具体的には、この電圧制御発振器をデータレートに
追従している電圧制御発振器の低域成分で制御すること
により、データレートの変化にゆっくりと追従するＲＦ
アンプ及びこれを用いたディスク再生装置を実現するこ
とが可能になる。本発明では、このようにイコライジン
グをシステム的に安定に、且つ正確に行うのでデータの
再生能力を向上させることができる。
【００１０】すなわち本発明のディスク再生装置は、デ
ィスクから情報を読み取る手段と、前記ディスクから読
み取られた情報からＲＦ信号を生成し、このＲＦ信号の
高域信号のゲインを上げるイコライジング手段と、前記
ＲＦ信号をディジタル信号に変換する２値化手段と、第
１の電圧制御発振器を有し、前記２値化された信号から
ビットクロックを生成するＰＬＬ手段と、前記第１の電
圧制御発振器を制御する電圧の低域成分を取り出すロー
パスフィルタと、前記第１の電圧制御発振器と実質的に
同一の構成を有し、前記ローパスフィルタの出力信号で
制御される第２の電圧制御発振器とを具備し、前記第２
の電圧制御発振器の出力クロックで前記イコライジング
手段を制御することを第１の特徴としている。また本発
明のディスク再生装置は、ディスクから情報を読み取る
手段と、前記ディスクから読み取られた情報からＲＦ信
号を生成し、このＲＦ信号の高域信号のゲインを上げる
イコライジング手段と、前記ＲＦ信号をディジタル信号
に変換する２値化手段と、前記２値化された信号からビ
ットクロックを生成する第１の電圧制御発振器を有する
ＰＬＬ手段と、前記第１の電圧制御発振器を制御する電
圧の低域成分を取り出すローパスフィルタと、前記第１
の電圧制御発振器と実質的に同一の構成を有し、前記ロ
ーパスフィルタの出力信号で制御される第２の電圧制御
発振器とを具備し、前記第２の電圧制御発振器の出力ク
ロックと、システムクロック又は前記システムクロック
を分周して得られるクロックとを適宜切り換えて前記イ
コライジング手段を制御することを第２の特徴としてい
る。
ィスクから情報を読み取る手段と、前記ディスクから読
み取られた情報からＲＦ信号を生成し、このＲＦ信号の
高域信号のゲインを上げるイコライジング手段と、前記
ＲＦ信号をディジタル信号に変換する２値化手段と、第
１の電圧制御発振器を有し、前記２値化された信号から
ビットクロックを生成するＰＬＬ手段と、前記第１の電
圧制御発振器を制御する電圧の低域成分を取り出すロー
パスフィルタと、前記第１の電圧制御発振器と実質的に
同一の構成を有し、前記ローパスフィルタの出力信号で
制御される第２の電圧制御発振器とを具備し、前記第２
の電圧制御発振器の出力クロックで前記イコライジング
手段を制御することを第１の特徴としている。また本発
明のディスク再生装置は、ディスクから情報を読み取る
手段と、前記ディスクから読み取られた情報からＲＦ信
号を生成し、このＲＦ信号の高域信号のゲインを上げる
イコライジング手段と、前記ＲＦ信号をディジタル信号
に変換する２値化手段と、前記２値化された信号からビ
ットクロックを生成する第１の電圧制御発振器を有する
ＰＬＬ手段と、前記第１の電圧制御発振器を制御する電
圧の低域成分を取り出すローパスフィルタと、前記第１
の電圧制御発振器と実質的に同一の構成を有し、前記ロ
ーパスフィルタの出力信号で制御される第２の電圧制御
発振器とを具備し、前記第２の電圧制御発振器の出力ク
ロックと、システムクロック又は前記システムクロック
を分周して得られるクロックとを適宜切り換えて前記イ
コライジング手段を制御することを第２の特徴としてい
る。
【００１１】また本発明のディスク再生装置は、ディス
クから情報を読み取る手段と、前記ディスクから読み取
られた情報からＲＦ信号を生成し、このＲＦ信号の高域
信号のゲインを上げるイコライジング手段と、前記ＲＦ
信号をディジタル信号に変換する２値化手段と、前記２
値化された信号からビットクロックを生成するＰＬＬ手
段とを具備し、前記ビットクロックと、システムクロッ
ク又は前記システムクロックを分周して得られるクロッ
クとを適宜切り換えて前記イコライジング手段を制御す
ることを第３の特徴としている。本発明のＲＦアンプ制
御回路は、ディスクから読み取られた情報からＲＦ信号
を生成し、このＲＦ信号の高域信号のゲインを上げるイ
コライジング手段と、前記ＲＦ信号をディジタル信号に
変換する２値化手段と、第１の電圧制御発振器を有し、
前記２値化された信号からビットクロックを生成するＰ
ＬＬ手段と、前記第１の電圧制御発振器を制御する電圧
の低域成分を取り出すローパスフィルタと、前記第１の
電圧制御発振器と実質的に同一の構成を有し、前記ロー
パスフィルタの出力信号で制御される第２の電圧制御発
振器とを具備し、前記第２の電圧制御発振器の出力クロ
ックで前記イコライジング手段を制御することを第１の
特徴としている。
クから情報を読み取る手段と、前記ディスクから読み取
られた情報からＲＦ信号を生成し、このＲＦ信号の高域
信号のゲインを上げるイコライジング手段と、前記ＲＦ
信号をディジタル信号に変換する２値化手段と、前記２
値化された信号からビットクロックを生成するＰＬＬ手
段とを具備し、前記ビットクロックと、システムクロッ
ク又は前記システムクロックを分周して得られるクロッ
クとを適宜切り換えて前記イコライジング手段を制御す
ることを第３の特徴としている。本発明のＲＦアンプ制
御回路は、ディスクから読み取られた情報からＲＦ信号
を生成し、このＲＦ信号の高域信号のゲインを上げるイ
コライジング手段と、前記ＲＦ信号をディジタル信号に
変換する２値化手段と、第１の電圧制御発振器を有し、
前記２値化された信号からビットクロックを生成するＰ
ＬＬ手段と、前記第１の電圧制御発振器を制御する電圧
の低域成分を取り出すローパスフィルタと、前記第１の
電圧制御発振器と実質的に同一の構成を有し、前記ロー
パスフィルタの出力信号で制御される第２の電圧制御発
振器とを具備し、前記第２の電圧制御発振器の出力クロ
ックで前記イコライジング手段を制御することを第１の
特徴としている。
【００１２】また本発明のＲＦアンプ制御装置は、ディ
スクから読み取られた情報からＲＦ信号を生成し、この
ＲＦ信号の高域信号のゲインを上げるイコライジング手
段と、前記ＲＦ信号をディジタル信号に変換する２値化
手段と、前記２値化された信号からビットクロックを生
成する第１の電圧制御発振器を有するＰＬＬ手段と、前
記第１の電圧制御発振器を制御する電圧の低域成分を取
り出すローパスフィルタと、前記第１の電圧制御発振器
と実質的に同一の構成を有し、前記ローパスフィルタの
出力信号で制御される第２の電圧制御発振器とを具備
し、前記第２の電圧制御発振器の出力クロックと、シス
テムクロック又は前記システムクロックを分周して得ら
れるクロックとを適宜切り換えて前記イコライジング手
段を制御することを第２の特徴としている。また本発明
のＲＦアンプ制御装置は、ディスクから読み取られた情
報からＲＦ信号を生成し、このＲＦ信号の高域信号のゲ
インを上げるイコライジング手段と、前記ＲＦ信号をデ
ィジタル信号に変換する２値化手段と、前記２値化され
た信号からビットクロックを生成するＰＬＬ手段とを具
備し、前記ビットクロックと、システムクロック又は前
記システムクロックを分周して得られるクロックとを適
宜切り換えて前記イコライジング手段を制御することを
第３の特徴としている。
スクから読み取られた情報からＲＦ信号を生成し、この
ＲＦ信号の高域信号のゲインを上げるイコライジング手
段と、前記ＲＦ信号をディジタル信号に変換する２値化
手段と、前記２値化された信号からビットクロックを生
成する第１の電圧制御発振器を有するＰＬＬ手段と、前
記第１の電圧制御発振器を制御する電圧の低域成分を取
り出すローパスフィルタと、前記第１の電圧制御発振器
と実質的に同一の構成を有し、前記ローパスフィルタの
出力信号で制御される第２の電圧制御発振器とを具備
し、前記第２の電圧制御発振器の出力クロックと、シス
テムクロック又は前記システムクロックを分周して得ら
れるクロックとを適宜切り換えて前記イコライジング手
段を制御することを第２の特徴としている。また本発明
のＲＦアンプ制御装置は、ディスクから読み取られた情
報からＲＦ信号を生成し、このＲＦ信号の高域信号のゲ
インを上げるイコライジング手段と、前記ＲＦ信号をデ
ィジタル信号に変換する２値化手段と、前記２値化され
た信号からビットクロックを生成するＰＬＬ手段とを具
備し、前記ビットクロックと、システムクロック又は前
記システムクロックを分周して得られるクロックとを適
宜切り換えて前記イコライジング手段を制御することを
第３の特徴としている。
【００１３】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、第１の実施例を説明する。図
１は、本発明のＲＦイコライジングを含むディスク再生
装置（ＤＶＤシステム）のブロック図である。ディスク
１１からピックアップ１２によって読み出された信号は
ＲＦアンプ１５に入力され、ＲＦアンプ１５からサーボ
系信号とＲＦ信号とが出力される。ＲＦアンプ（ＲＦＡ
ｍｐ）は、ディスク１１から読み出されたＲＦ信号の高
域信号のゲインを上げるイコライジングを行う。サーボ
系信号は、サーボ制御回路１６に入力され、ドライバ１
７でピックアップ１２のアクチュエータや送りモータ１
４を駆動する。一方ＲＦ信号は、データスライス回路１
８に入力され、ＲＦ信号に含まれるＤＳＶ(Digital Sum
Value) の検出による２値化を行ったディジタル信号Ｒ
ＦＤＡＴＡとしてデータＰＬＬ及び同期分離回路１９へ
送られる。この回路では、入力データからビットクロッ
クＰＬＣＫの抽出を行うと共に同期信号ＰＦＣＫの分離
を行う。ここで生成されたビットクロックＰＬＣＫとデ
ータＤＡＴＡは、後段のエラー訂正回路２０に送られ訂
正ＲＡＭ２１で訂正された後ＤＶＤムービーの場合はＭ
ＰＥＧデコーダ回路２２へ送られ、ＤＶＤ−ＲＯＭの場
合はデータバッファ回路２２へ送られる。
の形態を説明する。まず、第１の実施例を説明する。図
１は、本発明のＲＦイコライジングを含むディスク再生
装置（ＤＶＤシステム）のブロック図である。ディスク
１１からピックアップ１２によって読み出された信号は
ＲＦアンプ１５に入力され、ＲＦアンプ１５からサーボ
系信号とＲＦ信号とが出力される。ＲＦアンプ（ＲＦＡ
ｍｐ）は、ディスク１１から読み出されたＲＦ信号の高
域信号のゲインを上げるイコライジングを行う。サーボ
系信号は、サーボ制御回路１６に入力され、ドライバ１
７でピックアップ１２のアクチュエータや送りモータ１
４を駆動する。一方ＲＦ信号は、データスライス回路１
８に入力され、ＲＦ信号に含まれるＤＳＶ(Digital Sum
Value) の検出による２値化を行ったディジタル信号Ｒ
ＦＤＡＴＡとしてデータＰＬＬ及び同期分離回路１９へ
送られる。この回路では、入力データからビットクロッ
クＰＬＣＫの抽出を行うと共に同期信号ＰＦＣＫの分離
を行う。ここで生成されたビットクロックＰＬＣＫとデ
ータＤＡＴＡは、後段のエラー訂正回路２０に送られ訂
正ＲＡＭ２１で訂正された後ＤＶＤムービーの場合はＭ
ＰＥＧデコーダ回路２２へ送られ、ＤＶＤ−ＲＯＭの場
合はデータバッファ回路２２へ送られる。
【００１４】同期信号ＰＦＣＫは、スイッチ回路２７で
ディスクモータ１３から得られたＦＧ信号（角速度情
報）と切り替えられ、ディスクモータ制御回路２４に入
力される。ディスクモータ制御回路２４では、スイッチ
回路２７で選択された信号を水晶発振器（図示せず）の
発振信号Ｘ’ｔａｌと比較して、ディスクモータ制御信
号としてドライバ２３へ送られ、ディスクモータ１３を
制御する。スイッチ回路２７では、ＣＡＶ再生を行うか
ＣＬＶ再生を行うかをシステムコントローラ２５により
選択する。ＣＬＶ再生ではディスクモータの回転数を変
化させる。一方ＣＡＶ再生は、角速度一定でディスクを
回転させる。図１において、ディスクモータ１３の回転
数を検出する検出器（図示せず）で検出された回転数信
号ＦＧは、スイッチ回路２７で選択されてディスクモー
タ制御回路２４へ送られ、図示しないクロックジェネレ
ータ（水晶発振器）からのクロック信号Ｘ’ｔａｌを計
測してディスクモータ制御信号を生成する。この信号
は、モータドライバ２３へ送られてディスクモータ１３
を駆動する。データＰＬＬ回路及び同期分離回路１９の
構成は、前述した図２に示す通りである。
ディスクモータ１３から得られたＦＧ信号（角速度情
報）と切り替えられ、ディスクモータ制御回路２４に入
力される。ディスクモータ制御回路２４では、スイッチ
回路２７で選択された信号を水晶発振器（図示せず）の
発振信号Ｘ’ｔａｌと比較して、ディスクモータ制御信
号としてドライバ２３へ送られ、ディスクモータ１３を
制御する。スイッチ回路２７では、ＣＡＶ再生を行うか
ＣＬＶ再生を行うかをシステムコントローラ２５により
選択する。ＣＬＶ再生ではディスクモータの回転数を変
化させる。一方ＣＡＶ再生は、角速度一定でディスクを
回転させる。図１において、ディスクモータ１３の回転
数を検出する検出器（図示せず）で検出された回転数信
号ＦＧは、スイッチ回路２７で選択されてディスクモー
タ制御回路２４へ送られ、図示しないクロックジェネレ
ータ（水晶発振器）からのクロック信号Ｘ’ｔａｌを計
測してディスクモータ制御信号を生成する。この信号
は、モータドライバ２３へ送られてディスクモータ１３
を駆動する。データＰＬＬ回路及び同期分離回路１９の
構成は、前述した図２に示す通りである。
【００１５】データＰＬＬ回路１９の構成について説明
すると、データＰＬＬ回路１９は、位相比較器４１、フ
ィルタアンプ４３、電圧制御発振器（ＶＣＯ）４４を備
えている。ＶＣＯ４４の入出力（Ｖ−Ｆ）特性は、入力
制御電圧ＣＯＮＴＶに対し、発振周波数Ｆがほぼ比例関
係にある。したがって、ＰＬＬ回路が入力データにロッ
クしている場合、即ち、ＰＬＬクロックがＲＦ信号に同
期しているとき、ＰＬＬクロック周波数は、再生速度に
比例しており、同時にＶＣＯ制御電圧ＣＯＮＴＶも再生
速度とほぼ比例している。このＶＣＯ制御電圧ＣＯＮＴ
ＶをＲＦアンプ１５にフィードバックすることによって
ＲＦアンプ１５の周波数特性が制御される。データＰＬ
Ｌ回路１９内部のＶＣＯ制御電圧ＣＯＮＴＶは、フィル
タアンプ４３の出力であり、ローパスフィルタ３０に入
力されてＣＯＮＴＶＤ信号が作られる。ＣＯＮＴＶＤ信
号は、データＰＬＬ内部のＣＯＮＴＶ信号の低周波成分
しか含んでいない。ＣＯＮＴＶＤ電圧は、データＰＬＬ
回路１９内部の電圧制御発振器（ＶＣＯ）４４と同一構
成で同等の特性を有する電圧制御発振器（ＲＦＶＣＯ）
３１に入力される。ＲＦＶＣＯ３１で生成されたクロッ
クＰＬＣＫＤは、クロック分周器３２に入力されてＲＦ
アンプ（ＲＦＡｍｐ）１５へフィードバックされる。
すると、データＰＬＬ回路１９は、位相比較器４１、フ
ィルタアンプ４３、電圧制御発振器（ＶＣＯ）４４を備
えている。ＶＣＯ４４の入出力（Ｖ−Ｆ）特性は、入力
制御電圧ＣＯＮＴＶに対し、発振周波数Ｆがほぼ比例関
係にある。したがって、ＰＬＬ回路が入力データにロッ
クしている場合、即ち、ＰＬＬクロックがＲＦ信号に同
期しているとき、ＰＬＬクロック周波数は、再生速度に
比例しており、同時にＶＣＯ制御電圧ＣＯＮＴＶも再生
速度とほぼ比例している。このＶＣＯ制御電圧ＣＯＮＴ
ＶをＲＦアンプ１５にフィードバックすることによって
ＲＦアンプ１５の周波数特性が制御される。データＰＬ
Ｌ回路１９内部のＶＣＯ制御電圧ＣＯＮＴＶは、フィル
タアンプ４３の出力であり、ローパスフィルタ３０に入
力されてＣＯＮＴＶＤ信号が作られる。ＣＯＮＴＶＤ信
号は、データＰＬＬ内部のＣＯＮＴＶ信号の低周波成分
しか含んでいない。ＣＯＮＴＶＤ電圧は、データＰＬＬ
回路１９内部の電圧制御発振器（ＶＣＯ）４４と同一構
成で同等の特性を有する電圧制御発振器（ＲＦＶＣＯ）
３１に入力される。ＲＦＶＣＯ３１で生成されたクロッ
クＰＬＣＫＤは、クロック分周器３２に入力されてＲＦ
アンプ（ＲＦＡｍｐ）１５へフィードバックされる。
【００１６】クロックＰＬＣＫＤとＰＬＣＫの周波数
は、ＰＬＣＫとＰＬＣＫＤとがほぼ等しい関係にある。
つまり、ＰＬＣＫＤがほぼ一定の割合で変化する周波数
であるのに対し、ＰＬＣＫはこの一定の割合で変化する
周波数の上下を微小に変化している。このことはＣＯＮ
ＴＶＤ電圧が高域成分がなく、ＣＯＮＴＶ電圧の低域成
分しか含んでいないことで決まる。ただし内周から外周
へのシークに追従できる応答性を有する程度のＣＯＮＴ
ＶＤ電圧とすることが必要である。図３（ｂ）に、内外
周のシークをした場合のＶＣＯ制御電圧ＣＯＮＴＶの波
形を示す。ＣＯＮＴＶＤ電圧は図の太線（Ａ）のように
なり、ＲＦ信号（Ｂ）の細かな変動には追従せずゆっく
りと変化する。これによって、ＲＦアンプ１５のイコラ
イザは過度な応答はせずに安定にイコライジング機能を
果たす。この結果シーク時、従来のようなＲＦイコライ
ジング機能が復帰できないような状態（Ｃ）に落ち込む
ことが抑止される。図８は、本発明に用いる、例えば、
リングオシレ−タを利用したＶＣＯの構成図である。こ
れは、図１のＲＦＶＣＯ３１にも、図１のデータＰＬＬ
回路１９に含まれるＶＣＯ４４にも用いられる。同じ構
成のＶＣＯをシステム内に導入することにより、発振周
波数の特性が等しいものが得られる。
は、ＰＬＣＫとＰＬＣＫＤとがほぼ等しい関係にある。
つまり、ＰＬＣＫＤがほぼ一定の割合で変化する周波数
であるのに対し、ＰＬＣＫはこの一定の割合で変化する
周波数の上下を微小に変化している。このことはＣＯＮ
ＴＶＤ電圧が高域成分がなく、ＣＯＮＴＶ電圧の低域成
分しか含んでいないことで決まる。ただし内周から外周
へのシークに追従できる応答性を有する程度のＣＯＮＴ
ＶＤ電圧とすることが必要である。図３（ｂ）に、内外
周のシークをした場合のＶＣＯ制御電圧ＣＯＮＴＶの波
形を示す。ＣＯＮＴＶＤ電圧は図の太線（Ａ）のように
なり、ＲＦ信号（Ｂ）の細かな変動には追従せずゆっく
りと変化する。これによって、ＲＦアンプ１５のイコラ
イザは過度な応答はせずに安定にイコライジング機能を
果たす。この結果シーク時、従来のようなＲＦイコライ
ジング機能が復帰できないような状態（Ｃ）に落ち込む
ことが抑止される。図８は、本発明に用いる、例えば、
リングオシレ−タを利用したＶＣＯの構成図である。こ
れは、図１のＲＦＶＣＯ３１にも、図１のデータＰＬＬ
回路１９に含まれるＶＣＯ４４にも用いられる。同じ構
成のＶＣＯをシステム内に導入することにより、発振周
波数の特性が等しいものが得られる。
【００１７】図８には、ＣＭＯＳのＬＳＩ内部で一般的
に良く使われるディレイラインによるリングオシレータ
タイプのＶＣＯが示されている。ここでは、Ｐチャネル
ＭＯＳトランジスタ（Ｐ−ｃｈ）のゲート電圧は、基準
電圧に固定されており、ＮチャネルＭＯＳトランジスタ
（Ｎ−ｃｈ）のゲート電圧（ＣＯＮＴＶＤ、ＣＯＮＴ
Ｖ）を変化させることにより、この一対のトランジスタ
の等価的なオン抵抗値を変化させ、リングオシレータの
発振周波数を変化させる。リングオシレータは、ソース
／ドレインを接続した１対のＰチャネル／Ｎチャネルト
ランジスタを複数対有し、各対間にインバータが挿入さ
れている。等価的には、上記のＭＯＳ抵抗のオン抵抗値
を変化させることは、可変抵抗器を変化させることに相
当する。なお図１において、データスライス回路１８、
データＰＬＬ及び同期分離回路１９、エラー訂正回路２
０、クロック分周器２６及びＲＦＶＣＯ３１が含まれる
点線で示す領域が１チップで形成することができる範囲
である。訂正ＲＡＭ、ローパスフィルタの抵抗も１チッ
プ内に含めることができる。このように点線で示す領域
を１チップにすると、２つのＶＣＯは同じ半導体基板で
形成されることになる。ＶＣＯ特性は、基板材質にも影
響されるので、基板を同じくして２つのＶＣＯを同じ構
成にすると発振周波数の特性をさらに一致させることが
できる。
に良く使われるディレイラインによるリングオシレータ
タイプのＶＣＯが示されている。ここでは、Ｐチャネル
ＭＯＳトランジスタ（Ｐ−ｃｈ）のゲート電圧は、基準
電圧に固定されており、ＮチャネルＭＯＳトランジスタ
（Ｎ−ｃｈ）のゲート電圧（ＣＯＮＴＶＤ、ＣＯＮＴ
Ｖ）を変化させることにより、この一対のトランジスタ
の等価的なオン抵抗値を変化させ、リングオシレータの
発振周波数を変化させる。リングオシレータは、ソース
／ドレインを接続した１対のＰチャネル／Ｎチャネルト
ランジスタを複数対有し、各対間にインバータが挿入さ
れている。等価的には、上記のＭＯＳ抵抗のオン抵抗値
を変化させることは、可変抵抗器を変化させることに相
当する。なお図１において、データスライス回路１８、
データＰＬＬ及び同期分離回路１９、エラー訂正回路２
０、クロック分周器２６及びＲＦＶＣＯ３１が含まれる
点線で示す領域が１チップで形成することができる範囲
である。訂正ＲＡＭ、ローパスフィルタの抵抗も１チッ
プ内に含めることができる。このように点線で示す領域
を１チップにすると、２つのＶＣＯは同じ半導体基板で
形成されることになる。ＶＣＯ特性は、基板材質にも影
響されるので、基板を同じくして２つのＶＣＯを同じ構
成にすると発振周波数の特性をさらに一致させることが
できる。
【００１８】次に、図５を参照して第２の実施例を説明
する。この実施例は、図１に示すシステムのＲＦアンプ
（ＲＦＡｍｐ）の制御クロックとして、水晶発振器から
生成されたクロック信号Ｘ’ｔａｌを用いることに特徴
がある。ディスク１１からピックアップ１２によって読
み出された信号はＲＦアンプ１５に入力され、ＲＦアン
プ１５からサーボ系信号とＲＦ信号とが出力される。Ｒ
Ｆアンプ（ＲＦＡｍｐ）は、ディスク１１から読み出さ
れたＲＦ信号の高域信号のゲインを上げるイコライジン
グを行う。ＲＦ信号は、データスライス回路１８に入力
され、ＲＦ信号に含まれるＤＳＶの検出による２値化を
行ったディジタル信号ＲＦＤＡＴＡとしてデータＰＬＬ
及び同期分離回路１９へ送られる。この回路では入力デ
ータからビットクロックＰＬＣＫの抽出を行うと共に同
期信号ＰＦＣＫの分離を行う。ここで生成されたビット
クロックＰＬＣＫとデータＤＡＴＡは後段のエラー訂正
回路に送られる。この実施例ではクロック分周器３２と
ＲＦＶＣＯ３１との間に、クロック信号Ｘ’ｔａｌもし
くはＸ’ｔａｌ分周器５１により適宜の周波数に分周し
たクロック信号に切り換えが可能なクロックスイッチＳ
Ｗ５０を接続する。
する。この実施例は、図１に示すシステムのＲＦアンプ
（ＲＦＡｍｐ）の制御クロックとして、水晶発振器から
生成されたクロック信号Ｘ’ｔａｌを用いることに特徴
がある。ディスク１１からピックアップ１２によって読
み出された信号はＲＦアンプ１５に入力され、ＲＦアン
プ１５からサーボ系信号とＲＦ信号とが出力される。Ｒ
Ｆアンプ（ＲＦＡｍｐ）は、ディスク１１から読み出さ
れたＲＦ信号の高域信号のゲインを上げるイコライジン
グを行う。ＲＦ信号は、データスライス回路１８に入力
され、ＲＦ信号に含まれるＤＳＶの検出による２値化を
行ったディジタル信号ＲＦＤＡＴＡとしてデータＰＬＬ
及び同期分離回路１９へ送られる。この回路では入力デ
ータからビットクロックＰＬＣＫの抽出を行うと共に同
期信号ＰＦＣＫの分離を行う。ここで生成されたビット
クロックＰＬＣＫとデータＤＡＴＡは後段のエラー訂正
回路に送られる。この実施例ではクロック分周器３２と
ＲＦＶＣＯ３１との間に、クロック信号Ｘ’ｔａｌもし
くはＸ’ｔａｌ分周器５１により適宜の周波数に分周し
たクロック信号に切り換えが可能なクロックスイッチＳ
Ｗ５０を接続する。
【００１９】前述のように、従来の問題点の１つに、ク
ロック制御によるフィードバックループが非常に不安定
になる現象があり、図３（ｂ）に示すような状態（Ｃ）
に陥ることがある。この実施例ではこの状態に陥った場
合の回避策として前記クロックスイッチＳＷ５０をフィ
ードバックループに挿入する。不安定な状態に落ち込
み、制御周波数が低い方に落ち込むとＲＦアンプ（ＲＦ
Ａｍｐ）の特性が、図４に示す通り、周波数特性が本来
制御する周波数より低い方にシフトする。そして、デー
タスライス回路１８に入力される信号は正しくない状態
になる。このようになるとデータＰＬＬ回路１９の制御
も正しくできず、このクロック制御ループが異常な状態
になって復帰しなくなる。図１に示したシステムにおい
ては、この不安定状態に落ち込む状態を激減させること
は可能であるが、仮に、この状態に落ち込んだ場合は、
やはり、従来と同様の現象が起こり得る。そこでこの状
態に落ち込んだ場合は、システムコントローラが異常状
態を検出し、この検出結果に基づいてクロックスイッチ
ＳＷ５０をＸ’ｔａｌ分周器５１側に切り換える。そし
て本来ＶＣＯが発振すると考えられる周波数に近い周波
数で制御するようにする。これによって異常状態に落ち
込んでも、システムを安定な状態に復帰させることがで
きるようになり、異常状態をさらに減らすことができ
る。
ロック制御によるフィードバックループが非常に不安定
になる現象があり、図３（ｂ）に示すような状態（Ｃ）
に陥ることがある。この実施例ではこの状態に陥った場
合の回避策として前記クロックスイッチＳＷ５０をフィ
ードバックループに挿入する。不安定な状態に落ち込
み、制御周波数が低い方に落ち込むとＲＦアンプ（ＲＦ
Ａｍｐ）の特性が、図４に示す通り、周波数特性が本来
制御する周波数より低い方にシフトする。そして、デー
タスライス回路１８に入力される信号は正しくない状態
になる。このようになるとデータＰＬＬ回路１９の制御
も正しくできず、このクロック制御ループが異常な状態
になって復帰しなくなる。図１に示したシステムにおい
ては、この不安定状態に落ち込む状態を激減させること
は可能であるが、仮に、この状態に落ち込んだ場合は、
やはり、従来と同様の現象が起こり得る。そこでこの状
態に落ち込んだ場合は、システムコントローラが異常状
態を検出し、この検出結果に基づいてクロックスイッチ
ＳＷ５０をＸ’ｔａｌ分周器５１側に切り換える。そし
て本来ＶＣＯが発振すると考えられる周波数に近い周波
数で制御するようにする。これによって異常状態に落ち
込んでも、システムを安定な状態に復帰させることがで
きるようになり、異常状態をさらに減らすことができ
る。
【００２０】次に、図６を参照して第３の実施例を説明
する。この実施例は、図７に示すシステムのＲＦアンプ
（ＲＦＡｍｐ）の制御クロックとして、水晶発振器から
生成されたクロック信号Ｘ’ｔａｌを用いることに特徴
がある。ディスク１１からピックアップ１２によって読
み出された信号は、ＲＦアンプ１５を通じてサーボ系信
号とＲＦ信号とを生成する。ＲＦ信号は、データスライ
ス回路１８に入力され、ＲＦ信号に含まれるＤＳＶの検
出による２値化を行ったディジタル信号ＲＦＤＡＴＡと
してデータＰＬＬ及び同期分離回路１９へ送られる。こ
の回路では、入力データからビットクロックＰＬＣＫの
抽出を行うと共に同期信号ＰＦＣＫの分離を行う。ここ
で生成されたビットクロックＰＬＣＫとデータＤＡＴＡ
は、後段のエラー訂正回路に送られる。この実施例では
クロック分周器２６とデータＰＬＬ回路１９との間に、
クロック信号Ｘ’ｔａｌもしくはＸ’ｔａｌ分周器５１
により適宜の周波数に分周したクロック信号に切り換え
が可能なクロックスイッチＳＷ５０を接続することに特
徴がある。
する。この実施例は、図７に示すシステムのＲＦアンプ
（ＲＦＡｍｐ）の制御クロックとして、水晶発振器から
生成されたクロック信号Ｘ’ｔａｌを用いることに特徴
がある。ディスク１１からピックアップ１２によって読
み出された信号は、ＲＦアンプ１５を通じてサーボ系信
号とＲＦ信号とを生成する。ＲＦ信号は、データスライ
ス回路１８に入力され、ＲＦ信号に含まれるＤＳＶの検
出による２値化を行ったディジタル信号ＲＦＤＡＴＡと
してデータＰＬＬ及び同期分離回路１９へ送られる。こ
の回路では、入力データからビットクロックＰＬＣＫの
抽出を行うと共に同期信号ＰＦＣＫの分離を行う。ここ
で生成されたビットクロックＰＬＣＫとデータＤＡＴＡ
は、後段のエラー訂正回路に送られる。この実施例では
クロック分周器２６とデータＰＬＬ回路１９との間に、
クロック信号Ｘ’ｔａｌもしくはＸ’ｔａｌ分周器５１
により適宜の周波数に分周したクロック信号に切り換え
が可能なクロックスイッチＳＷ５０を接続することに特
徴がある。
【００２１】ビットクロックＰＬＣＫは、クロック分周
回路２６で分周された後、ＲＦアンプ１５へフィードバ
ックされる。ＲＦアンプ１５では、このＲＦ信号のレー
トに同期したクロックから、その時々のＲＦ信号を最適
にイコライジングする特性を実現する。図７に示すシス
テムにおいても、従来からの問題点の１つであるクロッ
ク制御によるフィードバックループが非常に不安定にな
る現象があり、図３（ｂ）に示すＣの状態に陥った場合
の回避策が必要である。不安定な状態に落ち込み、制御
周波数が低い方に落ち込むとＲＦアンプの特性が、図４
のように、周波数特性が本来制御する周波数より低い方
にシフトする。そのためデータスライス回路１８に入力
される信号は正しくない状態になる。このようになると
データＰＬＬ回路１９の制御も正しく制御できず、この
クロック制御ループが異常な状態になって復帰が不可能
になる。そこでこの状態に落ち込んだ場合は、システム
コントローラが異常状態を検出するためクロックスイッ
チＳＷ５０をＸ’ｔａｌ分周器５１側に切り換え、本来
ＶＣＯが発振すると考えられる周波数に近い周波数で制
御するようにする。これによって異常状態に落ち込んで
も、システムを安定な状態に復帰させることができるよ
うになる。
回路２６で分周された後、ＲＦアンプ１５へフィードバ
ックされる。ＲＦアンプ１５では、このＲＦ信号のレー
トに同期したクロックから、その時々のＲＦ信号を最適
にイコライジングする特性を実現する。図７に示すシス
テムにおいても、従来からの問題点の１つであるクロッ
ク制御によるフィードバックループが非常に不安定にな
る現象があり、図３（ｂ）に示すＣの状態に陥った場合
の回避策が必要である。不安定な状態に落ち込み、制御
周波数が低い方に落ち込むとＲＦアンプの特性が、図４
のように、周波数特性が本来制御する周波数より低い方
にシフトする。そのためデータスライス回路１８に入力
される信号は正しくない状態になる。このようになると
データＰＬＬ回路１９の制御も正しく制御できず、この
クロック制御ループが異常な状態になって復帰が不可能
になる。そこでこの状態に落ち込んだ場合は、システム
コントローラが異常状態を検出するためクロックスイッ
チＳＷ５０をＸ’ｔａｌ分周器５１側に切り換え、本来
ＶＣＯが発振すると考えられる周波数に近い周波数で制
御するようにする。これによって異常状態に落ち込んで
も、システムを安定な状態に復帰させることができるよ
うになる。
【００２２】
【発明の効果】本発明によれば、ＣＡＶ再生の際のシー
ク時などデータＰＬＬのＶＣＯクロックの発振が激しく
変動するような場合でも、ＲＦアンプのイコライジング
特性を制御するＲＦＶＣＯの発振周波数はゆっくりと追
従するため、安定にＲＦ信号のイコライジング動作をす
ることができる。またＣＡＶ再生状態でもＲＦ信号のイ
コライジングを過敏に行わないため、エラーレートを悪
化させないでイコライジング動作をすることが可能とな
る。
ク時などデータＰＬＬのＶＣＯクロックの発振が激しく
変動するような場合でも、ＲＦアンプのイコライジング
特性を制御するＲＦＶＣＯの発振周波数はゆっくりと追
従するため、安定にＲＦ信号のイコライジング動作をす
ることができる。またＣＡＶ再生状態でもＲＦ信号のイ
コライジングを過敏に行わないため、エラーレートを悪
化させないでイコライジング動作をすることが可能とな
る。
【図１】第１の実施例のディスク再生装置（ＤＶＤシス
テム）のブロック図。
テム）のブロック図。
【図２】データＰＬＬ・同期分離回路を示した回路図。
【図３】ＣＡＶ再生時におけるデータＰＬＬ回路のＶＣ
Ｏや制御電圧が変動する様子を示したディスクの位置と
ＣＯＮＴＶ・ＰＬＣＫとの関係を示す特性図。
Ｏや制御電圧が変動する様子を示したディスクの位置と
ＣＯＮＴＶ・ＰＬＣＫとの関係を示す特性図。
【図４】ＲＦイコライザ（ＲＦアンプ）の特性図。
【図５】第２の実施例のディスク再生装置（ＤＶＤシス
テム）のブロック図。
テム）のブロック図。
【図６】第３のディスク再生装置（ＤＶＤシステム）の
ブロック図。
ブロック図。
【図７】従来のディスク再生装置（ＤＶＤシステム）の
ブロック図。
ブロック図。
【図８】本発明のディスク再生装置に用いるＶＣＯの構
成図。
成図。
１１・・・ディスク、 １２・・・ピックアップ、
１３・・・ディスクモータ、 １４・・・送りモー
タ、 １５・・・ＲＦアンプ、 １６・・・サーボ
制御回路、 １７、２３・・・ドライバ、 １８・
・・データスライス回路、 １９・・・データＰＬＬ
及び同期分離回路、 ２０・・・エラー訂正回路、
２１・・・訂正ＲＡＭ、 ２２・・・ＭＰＥＧデコ
ーダ回路及びデータバッファ回路、 ２４・・・ディ
スクモータ制御回路、 ２５・・・システムコントロ
ーラ、 ２６、３２・・・クロック分周器、 ２７
・・・スイッチ回路、 ３０・・・ローパスフィル
タ、 ３１・・・電圧制御発振器（ＲＦＶＣＯ）、
４０・・・同期信号分離回路、 ４１・・・位相比
較器、 ４２・・・相対周波数検出器、 ４３・・
・フィルタアンプ、４４・・・電圧制御発振器（ＶＣ
Ｏ）、 ４５、４６、４７、４８・・・分周器、
５０・・・クロックスイッチ、 ５１・・・Ｘ’ｔａ
ｌ分周器、５２、５３、５４・・・バッファ回路。
１３・・・ディスクモータ、 １４・・・送りモー
タ、 １５・・・ＲＦアンプ、 １６・・・サーボ
制御回路、 １７、２３・・・ドライバ、 １８・
・・データスライス回路、 １９・・・データＰＬＬ
及び同期分離回路、 ２０・・・エラー訂正回路、
２１・・・訂正ＲＡＭ、 ２２・・・ＭＰＥＧデコ
ーダ回路及びデータバッファ回路、 ２４・・・ディ
スクモータ制御回路、 ２５・・・システムコントロ
ーラ、 ２６、３２・・・クロック分周器、 ２７
・・・スイッチ回路、 ３０・・・ローパスフィル
タ、 ３１・・・電圧制御発振器（ＲＦＶＣＯ）、
４０・・・同期信号分離回路、 ４１・・・位相比
較器、 ４２・・・相対周波数検出器、 ４３・・
・フィルタアンプ、４４・・・電圧制御発振器（ＶＣ
Ｏ）、 ４５、４６、４７、４８・・・分周器、
５０・・・クロックスイッチ、 ５１・・・Ｘ’ｔａ
ｌ分周器、５２、５３、５４・・・バッファ回路。
Claims (6)
- 【請求項１】 ディスクから情報を読み取る手段と、 前記ディスクから読み取られた情報からＲＦ信号を生成
し、このＲＦ信号の高域信号のゲインを上げるイコライ
ジング手段と、 前記ＲＦ信号をディジタル信号に変換する２値化手段
と、 第１の電圧制御発振器を有し、前記２値化された信号か
らビットクロックを生成するＰＬＬ手段と、 前記第１の電圧制御発振器を制御する電圧の低域成分を
取り出すローパスフィルタと、 前記第１の電圧制御発振器と実質的に同一の構成を有
し、前記ローパスフィルタの出力信号で制御される第２
の電圧制御発振器とを具備し、 前記第２の電圧制御発振器の出力クロックで前記イコラ
イジング手段を制御することを特徴とするディスク再生
装置。 - 【請求項２】 ディスクから情報を読み取る手段と、 前記ディスクから読み取られた情報からＲＦ信号を生成
し、このＲＦ信号の高域信号のゲインを上げるイコライ
ジング手段と、 前記ＲＦ信号をディジタル信号に変換する２値化手段
と、 前記２値化された信号からビットクロックを生成する第
１の電圧制御発振器を有するＰＬＬ手段と、 前記第１の電圧制御発振器を制御する電圧の低域成分を
取り出すローパスフィルタと、 前記第１の電圧制御発振器と実質的に同一の構成を有
し、前記ローパスフィルタの出力信号で制御される第２
の電圧制御発振器とを具備し、 前記第２の電圧制御発振器の出力クロックと、システム
クロック又は前記システムクロックを分周して得られる
クロックとを適宜切り換えて前記イコライジング手段を
制御することを特徴とするディスク再生装置。 - 【請求項３】 ディスクから情報を読み取る手段と、 前記ディスクから読み取られた情報からＲＦ信号を生成
し、このＲＦ信号の高域信号のゲインを上げるイコライ
ジング手段と、 前記ＲＦ信号をディジタル信号に変換する２値化手段
と、 前記２値化された信号からビットクロックを生成するＰ
ＬＬ手段とを具備し、 前記ビットクロックと、システムクロック又は前記シス
テムクロックを分周して得られるクロックとを適宜切り
換えて前記イコライジング手段を制御することを特徴と
するディスク再生装置。 - 【請求項４】 ディスクから読み取られた情報からＲＦ
信号を生成し、このＲＦ信号の高域信号のゲインを上げ
るイコライジング手段と、 前記ＲＦ信号をディジタル信号に変換する２値化手段
と、 第１の電圧制御発振器を有し、前記２値化された信号か
らビットクロックを生成するＰＬＬ手段と、 前記第１の電圧制御発振器を制御する電圧の低域成分を
取り出すローパスフィルタと、 前記第１の電圧制御発振器と実質的に同一の構成を有
し、前記ローパスフィルタの出力信号で制御される第２
の電圧制御発振器とを具備し、 前記第２の電圧制御発振器の出力クロックで前記イコラ
イジング手段を制御することを特徴とするＲＦアンプ制
御装置。 - 【請求項５】 ディスクから読み取られた情報からＲＦ
信号を生成し、このＲＦ信号の高域信号のゲインを上げ
るイコライジング手段と、 前記ＲＦ信号をディジタル信号に変換する２値化手段
と、 前記２値化された信号からビットクロックを生成する第
１の電圧制御発振器を有するＰＬＬ手段と、 前記第１の電圧制御発振器を制御する電圧の低域成分を
取り出すローパスフィルタと、 前記第１の電圧制御発振器と実質的に同一の構成を有
し、前記ローパスフィルタの出力信号で制御される第２
の電圧制御発振器とを具備し、 前記第２の電圧制御発振器の出力クロックと、システム
クロック又は前記システムクロックを分周して得られる
クロックとを適宜切り換えて前記イコライジング手段を
制御することを特徴とするＲＦアンプ制御装置。 - 【請求項６】 ディスクから読み取られた情報からＲＦ
信号を生成し、このＲＦ信号の高域信号のゲインを上げ
るイコライジング手段と、 前記ＲＦ信号をディジタル信号に変換する２値化手段
と、 前記２値化された信号からビットクロックを生成するＰ
ＬＬ手段とを具備し、 前記ビットクロックと、システムクロック又は前記シス
テムクロックを分周して得られるクロックとを適宜切り
換えて前記イコライジング手段を制御することを特徴と
するＲＦアンプ制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10134212A JPH11317018A (ja) | 1998-04-30 | 1998-04-30 | ディスク再生装置及びｒｆアンプ制御回路 |
| TW088106553A TW436859B (en) | 1998-04-30 | 1999-04-23 | Disc regeneration apparatus and RF amplifying control circuit |
| US09/301,598 US6236632B1 (en) | 1998-04-30 | 1999-04-29 | Disk driver |
| KR1019990015569A KR100307125B1 (ko) | 1998-04-30 | 1999-04-30 | 디스크 재생 장치 및 ｒｆ 증폭기 제어 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10134212A JPH11317018A (ja) | 1998-04-30 | 1998-04-30 | ディスク再生装置及びｒｆアンプ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11317018A true JPH11317018A (ja) | 1999-11-16 |
Family
ID=15123055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10134212A Pending JPH11317018A (ja) | 1998-04-30 | 1998-04-30 | ディスク再生装置及びｒｆアンプ制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6236632B1 (ja) |
| JP (1) | JPH11317018A (ja) |
| KR (1) | KR100307125B1 (ja) |
| TW (1) | TW436859B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299272C (zh) * | 2001-04-25 | 2007-02-07 | 联发科技股份有限公司 | 多模式滤波装置及其滤波方法 |
| CN1329888C (zh) * | 2002-08-02 | 2007-08-01 | 联发科技股份有限公司 | 以等角速度进行烧录工作的光碟机系统 |
| JP2010152951A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 光ディスク駆動装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003091931A (ja) * | 2001-09-17 | 2003-03-28 | Matsushita Electric Ind Co Ltd | 信号再生ブロック |
| CN1290096C (zh) * | 2002-08-06 | 2006-12-13 | 皇家飞利浦电子股份有限公司 | 具有非线性控制的放大器的光盘系统 |
| US7053720B2 (en) * | 2002-11-01 | 2006-05-30 | Broadcom Corporation | Configurable voltage controlled oscillator system and method including dividing forming a portion of two or more divider paths |
| US6864752B2 (en) * | 2002-11-01 | 2005-03-08 | Broadcom Corporation | Configurable voltage controlled oscillator system and method |
| KR100614344B1 (ko) * | 2004-08-18 | 2006-08-21 | 주식회사 히타치엘지 데이터 스토리지 코리아 | 기록매체 탐색시의 에러 개선 방법 및 장치 |
| EP2031590A1 (en) * | 2007-08-31 | 2009-03-04 | Deutsche Thomson OHG | Method and apparatus for data detection |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07264057A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Ltd | 位相同期回路および記録再生装置 |
| JPH0982028A (ja) | 1995-09-11 | 1997-03-28 | Toshiba Corp | データ再生回路 |
| JPH1027348A (ja) * | 1996-07-09 | 1998-01-27 | Pioneer Electron Corp | 記録情報再生装置 |
| KR100197619B1 (ko) * | 1996-10-04 | 1999-06-15 | 윤종용 | 가변속 재생이 가능한 광디스크시스템의 등화기특성 보상장치 |
| JP3698836B2 (ja) * | 1996-10-11 | 2005-09-21 | パイオニア株式会社 | ディジタル信号再生装置 |
| JPH10188482A (ja) * | 1996-10-29 | 1998-07-21 | Sony Corp | デジタル信号再生回路およびデジタル信号再生方法 |
| JP3915163B2 (ja) * | 1997-03-18 | 2007-05-16 | ソニー株式会社 | ディジタル信号再生回路 |
-
1998
- 1998-04-30 JP JP10134212A patent/JPH11317018A/ja active Pending
-
1999
- 1999-04-23 TW TW088106553A patent/TW436859B/zh not_active IP Right Cessation
- 1999-04-29 US US09/301,598 patent/US6236632B1/en not_active Expired - Lifetime
- 1999-04-30 KR KR1019990015569A patent/KR100307125B1/ko not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299272C (zh) * | 2001-04-25 | 2007-02-07 | 联发科技股份有限公司 | 多模式滤波装置及其滤波方法 |
| CN1329888C (zh) * | 2002-08-02 | 2007-08-01 | 联发科技股份有限公司 | 以等角速度进行烧录工作的光碟机系统 |
| JP2010152951A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 光ディスク駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100307125B1 (ko) | 2001-09-26 |
| TW436859B (en) | 2001-05-28 |
| KR19990083625A (ko) | 1999-11-25 |
| US6236632B1 (en) | 2001-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4319259B2 (ja) | アクティブ・ワイドレンジｐｌｌ装置、位相ロックループ方法及びディスク再生装置 | |
| KR100502461B1 (ko) | 위상동기루프회로및이것이내장된재생장치 | |
| JPH11317018A (ja) | ディスク再生装置及びｒｆアンプ制御回路 | |
| US6587411B2 (en) | Signal processing circuit having a voltage controlled oscillator capable of continuously changing the center frequency in accordance with a control voltage | |
| US6933790B2 (en) | Phase locked loop circuit | |
| JPH10257041A (ja) | フェイズロックドループ回路及び再生装置 | |
| JP3605023B2 (ja) | クロック生成回路 | |
| US6914465B2 (en) | Voltage-controlled osillator | |
| US6992958B2 (en) | Phase-locked loop circuit for reproducing a channel clock | |
| JP3759650B2 (ja) | マルチ倍速の光ディスク再生装置のスピンドルサーボ回路 | |
| JPH1116293A (ja) | 電圧制御発振回路及びディスク再生装置 | |
| US20060002271A1 (en) | Apparatus for controlling an optical disk drive by calculating a target frequency of a dpll signal | |
| KR100217185B1 (ko) | 다종 디스크 재생장치용 위상동기루프의 전압제어발진기 입력전압 조정장치 | |
| EP1003165B1 (en) | Spindle motor control apparatus for optical disk recording device | |
| JP3689990B2 (ja) | Ｐｌｌ回路 | |
| JP2008159265A (ja) | Ｐｌｌ回路 | |
| JPH0620394A (ja) | 情報記録媒体及び情報記録再生装置 | |
| JP2004152324A (ja) | 光ディスク記録再生装置の記録密度識別方法 | |
| JP2002015504A (ja) | 光ディスク再生装置 | |
| JP2002230914A (ja) | 光ディスク装置 | |
| JP2001236722A (ja) | ディスク再生装置 |