JPH11317071A - 複数の接合部を有する安定した磁気トンネル・デバイス - Google Patents
複数の接合部を有する安定した磁気トンネル・デバイスInfo
- Publication number
- JPH11317071A JPH11317071A JP11026291A JP2629199A JPH11317071A JP H11317071 A JPH11317071 A JP H11317071A JP 11026291 A JP11026291 A JP 11026291A JP 2629199 A JP2629199 A JP 2629199A JP H11317071 A JPH11317071 A JP H11317071A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- region
- tunnel junctions
- forming
- magnetic tunnel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 389
- 230000015654 memory Effects 0.000 claims abstract description 87
- 230000005415 magnetization Effects 0.000 claims abstract description 69
- 230000004044 response Effects 0.000 claims abstract description 48
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 230000000638 stimulation Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 66
- 239000008187 granular material Substances 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 8
- 230000005641 tunneling Effects 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000000696 magnetic material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000889 permalloy Inorganic materials 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 229910020598 Co Fe Inorganic materials 0.000 description 1
- 229910002519 Co-Fe Inorganic materials 0.000 description 1
- 229910002551 Fe-Mn Inorganic materials 0.000 description 1
- 229910018499 Ni—F Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005290 antiferromagnetic effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000036755 cellular response Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000025 interference lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003094 perturbing effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000026280 response to electrical stimulus Effects 0.000 description 1
- 238000004574 scanning tunneling microscopy Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000004936 stimulating effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/08—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting magnetic elements, e.g. toroidal cores
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 平均状態になるように同時に書込み可能な複
数の磁気トンネル接合をその中に有する磁気メモリ・デ
バイスの提供。 【解決手段】 アレイを横切る複数の交差領域を形成す
るそれぞれ複数の第１および第２の交差導電線を有す
る、磁気ランダム・アクセス・メモリアレイを開示す
る。これは、夫々が複数の交差領域の１つに配置された
複数の磁気メモリ・セルを含む。各セルは、夫々の第１
および第２の導線によりそれに印加の電気磁気的な刺激
に応じて、平均状態になるように同時に書込み可能な、
２以上の磁気トンネル接合を包含する。各磁気メモリ・
セル内に設定の２以上の磁気トンネル接合は、アレイを
横切るすべてのセルに予測可能な磁気応答を供給する。
選択領域を形成の第１および第２の導電線の夫々からに
より印加の刺激で選択される交差領域にあるセルのみが
書き込まれる。
数の磁気トンネル接合をその中に有する磁気メモリ・デ
バイスの提供。 【解決手段】 アレイを横切る複数の交差領域を形成す
るそれぞれ複数の第１および第２の交差導電線を有す
る、磁気ランダム・アクセス・メモリアレイを開示す
る。これは、夫々が複数の交差領域の１つに配置された
複数の磁気メモリ・セルを含む。各セルは、夫々の第１
および第２の導線によりそれに印加の電気磁気的な刺激
に応じて、平均状態になるように同時に書込み可能な、
２以上の磁気トンネル接合を包含する。各磁気メモリ・
セル内に設定の２以上の磁気トンネル接合は、アレイを
横切るすべてのセルに予測可能な磁気応答を供給する。
選択領域を形成の第１および第２の導電線の夫々からに
より印加の刺激で選択される交差領域にあるセルのみが
書き込まれる。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気刺激によって
書込み可能な磁気トンネル接合（「ＭＴＪ」）デバイス
から形成された磁気デバイス、たとえば、磁気ランダム
・アクセス・メモリ（「ＭＲＡＭ」）デバイスに関す
る。
書込み可能な磁気トンネル接合（「ＭＴＪ」）デバイス
から形成された磁気デバイス、たとえば、磁気ランダム
・アクセス・メモリ（「ＭＲＡＭ」）デバイスに関す
る。
【０００２】
【従来の技術】米国特許第５，６４０，３４３号および
第５，６５０，９５８号に詳述されているように、適切
に形成された磁気トンネル接合メモリ・セルの電気抵抗
は、その接合部に印加される磁気書込み刺激によって決
まる。セル応答はヒステリシスであり、したがって、セ
ルは印加された磁気書込み刺激をある程度記憶しておく
ことができる。トンネル接合デバイスの残留磁気構成
と、その結果的な電気抵抗値は、電気的にアクセスされ
るＭＲＡＭアレイにこのようなデバイスを応用するため
の基礎である。
第５，６５０，９５８号に詳述されているように、適切
に形成された磁気トンネル接合メモリ・セルの電気抵抗
は、その接合部に印加される磁気書込み刺激によって決
まる。セル応答はヒステリシスであり、したがって、セ
ルは印加された磁気書込み刺激をある程度記憶しておく
ことができる。トンネル接合デバイスの残留磁気構成
と、その結果的な電気抵抗値は、電気的にアクセスされ
るＭＲＡＭアレイにこのようなデバイスを応用するため
の基礎である。
【０００３】単一チップ上に数千個または数百万個のセ
ルを含む大規模かつ確実にアクセスされるＭＲＡＭアレ
イを作成するためには、各セルの磁気応答特性の均一性
および予測精度は非常に重要なことである。しかし、多
くの要因が製造上の不確実性および固有磁気変動に関連
するため、セルごとの応答変動は非常に大きくなる可能
性がある。このセルごとの磁気応答変動は、各セルにア
クセスするために必要な電気および結果的な磁気書込み
刺激に直接影響し、したがって、好ましい一定の電気お
よび結果的な磁気書込み刺激値を使用してアレイ規模の
選択性が発生するのを防止する。
ルを含む大規模かつ確実にアクセスされるＭＲＡＭアレ
イを作成するためには、各セルの磁気応答特性の均一性
および予測精度は非常に重要なことである。しかし、多
くの要因が製造上の不確実性および固有磁気変動に関連
するため、セルごとの応答変動は非常に大きくなる可能
性がある。このセルごとの磁気応答変動は、各セルにア
クセスするために必要な電気および結果的な磁気書込み
刺激に直接影響し、したがって、好ましい一定の電気お
よび結果的な磁気書込み刺激値を使用してアレイ規模の
選択性が発生するのを防止する。
【０００４】一例として、図１および図２を参照する
と、ＭＲＡＭアレイでは、導電線１〜６からなる長方形
グリッド例の交点にセルが位置決めされている。これら
の線は基板の上に配置されて交差し、それにより、セル
が位置決めされる交差領域、たとえば、セル９を形成す
る。以下に詳述するように、各セルは通常、自由磁気領
域２４と基準磁気領域２２とを含む。（基準領域という
用語は、自由または可変性領域と協力して、全体として
デバイスを検出可能状態にするような、いかなるタイプ
の領域も示すように、ここでは広い意味で使用する。）
このタイプのセルが電気的にアクセス可能なデータを格
納できる能力はこの２つの領域間の電子トンネル効果に
よって決まり、その効果はこの２つの領域の相対磁化方
向に依存する。自由領域内の磁化を２通り（おそらく、
それ以上）の選択可能方向の一方に双安定方式で回転す
ると、２進状態がセル内に格納される。その磁化容易軸
（「ＥＡ」）が水平になる向きにセルを向けた場合、垂
直線を流れる書込み電流はセルにＥＡ磁界を印加し、水
平線を流れる電流はセルにハード軸（「ＨＡ」）磁界を
印加する。
と、ＭＲＡＭアレイでは、導電線１〜６からなる長方形
グリッド例の交点にセルが位置決めされている。これら
の線は基板の上に配置されて交差し、それにより、セル
が位置決めされる交差領域、たとえば、セル９を形成す
る。以下に詳述するように、各セルは通常、自由磁気領
域２４と基準磁気領域２２とを含む。（基準領域という
用語は、自由または可変性領域と協力して、全体として
デバイスを検出可能状態にするような、いかなるタイプ
の領域も示すように、ここでは広い意味で使用する。）
このタイプのセルが電気的にアクセス可能なデータを格
納できる能力はこの２つの領域間の電子トンネル効果に
よって決まり、その効果はこの２つの領域の相対磁化方
向に依存する。自由領域内の磁化を２通り（おそらく、
それ以上）の選択可能方向の一方に双安定方式で回転す
ると、２進状態がセル内に格納される。その磁化容易軸
（「ＥＡ」）が水平になる向きにセルを向けた場合、垂
直線を流れる書込み電流はセルにＥＡ磁界を印加し、水
平線を流れる電流はセルにハード軸（「ＨＡ」）磁界を
印加する。
【０００５】ＭＲＡＭセルの一実施態様では、個々のセ
ルに書き込む場合、切替え用アステロイドという概念を
厳守している。単一自由領域の切替えしきい値は、それ
に印加されたＥＡ磁界とＨＡ磁界との組合せによって決
まる。図３に示すこの「Stoner-Wohlfarth」アステロイ
ド・モデルは、印加されたＥＡおよびＨＡ磁界の平面内
のこのようなしきい値を示している。そのセルでのＥＡ
磁界とＨＡ磁界とを組み合わせた結果、アステロイド外
部のベクトルが発生すると、切替えが行われる。アステ
ロイド内部のベクトルは、その電流双安定状態の一方か
らセルを切り替えることはない。このアステロイド・モ
デルは、ＨＡバイアス磁界が存在する場合にデバイスを
切り替えるために必要なＥＡフィールドがどのように低
減されるかも示している。アレイ内での単一セルの選択
切替えは、選択した１対の水平線と垂直線により電流を
印加することによって達成される。このような電流は、
これらの線の交点に位置するセルのみにＥＡ磁界とＨＡ
磁界の組合せを発生し、理論的には近隣セルではなく、
選択したセルを切り替える。
ルに書き込む場合、切替え用アステロイドという概念を
厳守している。単一自由領域の切替えしきい値は、それ
に印加されたＥＡ磁界とＨＡ磁界との組合せによって決
まる。図３に示すこの「Stoner-Wohlfarth」アステロイ
ド・モデルは、印加されたＥＡおよびＨＡ磁界の平面内
のこのようなしきい値を示している。そのセルでのＥＡ
磁界とＨＡ磁界とを組み合わせた結果、アステロイド外
部のベクトルが発生すると、切替えが行われる。アステ
ロイド内部のベクトルは、その電流双安定状態の一方か
らセルを切り替えることはない。このアステロイド・モ
デルは、ＨＡバイアス磁界が存在する場合にデバイスを
切り替えるために必要なＥＡフィールドがどのように低
減されるかも示している。アレイ内での単一セルの選択
切替えは、選択した１対の水平線と垂直線により電流を
印加することによって達成される。このような電流は、
これらの線の交点に位置するセルのみにＥＡ磁界とＨＡ
磁界の組合せを発生し、理論的には近隣セルではなく、
選択したセルを切り替える。
【０００６】水平線に沿ったすべてのセルが同じ印加Ｈ
Ａ磁界を経験することになる。同様に、垂直線に沿った
すべてのセルが同じ印加ＥＡ磁界を経験する。しかし、
これらの線の交点に位置するセルだけは、切替えに必要
な両方の磁界の組合せを経験する。
Ａ磁界を経験することになる。同様に、垂直線に沿った
すべてのセルが同じ印加ＥＡ磁界を経験する。しかし、
これらの線の交点に位置するセルだけは、切替えに必要
な両方の磁界の組合せを経験する。
【０００７】アステロイドのしきい値がセルごとに変動
し、同じセル内のヒステリシス・ループごとに変動する
場合、問題が発生する。この結果、図４に示すように、
アステロイドが広がって、しきい値の帯域ができる。セ
ルを選択的に切り替える能力は、単一の印加ＨＡ磁界ま
たはＥＡ磁界の下では切り替えられない線に沿ったセル
を除く、すべてのセルによって決まるので、このアステ
ロイドの帯域が広くなりすぎる場合、同等の書込み刺激
で個々のセルに選択的に書き込むことは、もはや不可能
である。というのは、この線に沿った他の非選択セルも
切り替わるからである。
し、同じセル内のヒステリシス・ループごとに変動する
場合、問題が発生する。この結果、図４に示すように、
アステロイドが広がって、しきい値の帯域ができる。セ
ルを選択的に切り替える能力は、単一の印加ＨＡ磁界ま
たはＥＡ磁界の下では切り替えられない線に沿ったセル
を除く、すべてのセルによって決まるので、このアステ
ロイドの帯域が広くなりすぎる場合、同等の書込み刺激
で個々のセルに選択的に書き込むことは、もはや不可能
である。というのは、この線に沿った他の非選択セルも
切り替わるからである。
【０００８】図５は、異なるＨＡバイアス磁界（Ｈｈ）
について各デバイスごとに２通りのＥＡ書込みループを
取り、本発明者が実際に測定した１２個の近隣ＭＲＡＭ
デバイスの磁気応答の変動を示している。各図は、所与
のＨＡバイアス磁界ごとに印加したＥＡ磁界（Ｈｅ）に
対する測定抵抗変化（％）を示している。（これらの図
は、セルのヒステリシス応答が印加したＨＡバイアス磁
界にどのように依存するかも示している。交差線を選択
的に使用して前述のセルを提供するためには、一方の線
上の何らかの印加ＨＡバイアス磁界およびもう一方の線
上の印加ＥＡ磁界、すなわち、図３および図４のＨY1お
よびＨX2とともに機能することが望ましい。しかし、印
加したＥＡ磁界とＨＡ磁界を除去したときにセルが引き
続き２通り双安定状態の一方になるように、何らかのヒ
ステリシスを保持することも望ましい。）この変動は、
このようなループのＥＡ保磁界に対するＨＡバイアス磁
界を示す「アステロイド」図に要約することができる
（図６）。この１組のデバイスの場合、散乱が非常に多
いので、このようなセルに有効な印加刺激動作窓が存在
しなくなる。すなわち、それに同時に印加した場合に各
セルを切り替え、別々に印加した場合にいずれのセルも
切り替えないような、印加したＥＡ磁界とＨＡ磁界の組
はまったく存在しなくなる。
について各デバイスごとに２通りのＥＡ書込みループを
取り、本発明者が実際に測定した１２個の近隣ＭＲＡＭ
デバイスの磁気応答の変動を示している。各図は、所与
のＨＡバイアス磁界ごとに印加したＥＡ磁界（Ｈｅ）に
対する測定抵抗変化（％）を示している。（これらの図
は、セルのヒステリシス応答が印加したＨＡバイアス磁
界にどのように依存するかも示している。交差線を選択
的に使用して前述のセルを提供するためには、一方の線
上の何らかの印加ＨＡバイアス磁界およびもう一方の線
上の印加ＥＡ磁界、すなわち、図３および図４のＨY1お
よびＨX2とともに機能することが望ましい。しかし、印
加したＥＡ磁界とＨＡ磁界を除去したときにセルが引き
続き２通り双安定状態の一方になるように、何らかのヒ
ステリシスを保持することも望ましい。）この変動は、
このようなループのＥＡ保磁界に対するＨＡバイアス磁
界を示す「アステロイド」図に要約することができる
（図６）。この１組のデバイスの場合、散乱が非常に多
いので、このようなセルに有効な印加刺激動作窓が存在
しなくなる。すなわち、それに同時に印加した場合に各
セルを切り替え、別々に印加した場合にいずれのセルも
切り替えないような、印加したＥＡ磁界とＨＡ磁界の組
はまったく存在しなくなる。
【０００９】前述のアステロイド選択モデルを使用する
かまたは他の選択モデルを使用するかにかかわらず、有
効セルの選択性を備えたＭＲＡＭアレイの好結果の実施
態様における重要な課題は、ほぼ同一の電気および磁気
特性を備えた多くのメモリ・セルを作成することであ
る。これは、磁気デバイスにとって特に困難なことであ
る。というのは、その応答が局所欠陥だけでなくエッジ
または表面粗さにも敏感であるからである。
かまたは他の選択モデルを使用するかにかかわらず、有
効セルの選択性を備えたＭＲＡＭアレイの好結果の実施
態様における重要な課題は、ほぼ同一の電気および磁気
特性を備えた多くのメモリ・セルを作成することであ
る。これは、磁気デバイスにとって特に困難なことであ
る。というのは、その応答が局所欠陥だけでなくエッジ
または表面粗さにも敏感であるからである。
【００１０】
【発明が解決しようとする課題】既知の磁気トンネル接
合セルの前述の欠点を克服するため、本発明は、複数の
磁気交換減結合トンネル接合を単一の複合磁気デバイス
に結合し、それにより、その構成トンネル接合デバイス
のうちのいずれか１つのそれぞれの応答とは対照的に、
印加した書込み刺激に対するデバイスの応答の品質およ
び均一性において明瞭な利点を発生することに関する。
合セルの前述の欠点を克服するため、本発明は、複数の
磁気交換減結合トンネル接合を単一の複合磁気デバイス
に結合し、それにより、その構成トンネル接合デバイス
のうちのいずれか１つのそれぞれの応答とは対照的に、
印加した書込み刺激に対するデバイスの応答の品質およ
び均一性において明瞭な利点を発生することに関する。
【００１１】
【課題を解決するための手段】この点に関して、本発明
の一態様は、少なくとも１つの電極を使用して動作可能
であり、第１および第２の電極によりそれに印加された
磁気刺激に応じて、平均状態になるように同時に書込み
可能な、少なくとも２つの磁気トンネル接合を含む、磁
気デバイス、たとえば、メモリ・セルに関する。
の一態様は、少なくとも１つの電極を使用して動作可能
であり、第１および第２の電極によりそれに印加された
磁気刺激に応じて、平均状態になるように同時に書込み
可能な、少なくとも２つの磁気トンネル接合を含む、磁
気デバイス、たとえば、メモリ・セルに関する。
【００１２】このデバイスは、メモリ・アレイ内の磁気
メモリ・セルとして使用することができ、アレイを横切
る複数の交差領域を形成するそれぞれ複数の第１および
第２の交差導線を含む。それぞれが複数の交差領域のそ
れぞれ１つに配置された複数の磁気メモリ・セルが設け
られ、各セルは少なくとも２つの磁気トンネル接合をそ
の中に有する。各セル内の少なくとも２つの磁気トンネ
ル接合から得られる予測可能な平均応答の結果、選択し
た交差領域を形成する第１および第２の導線により印加
された磁気刺激によって選択される交差領域にあるセル
のみが書き込まれ、選択した交差領域を形成する第１お
よび第２の導線に沿った他のセルには書き込まれないと
いう特徴が得られる。
メモリ・セルとして使用することができ、アレイを横切
る複数の交差領域を形成するそれぞれ複数の第１および
第２の交差導線を含む。それぞれが複数の交差領域のそ
れぞれ１つに配置された複数の磁気メモリ・セルが設け
られ、各セルは少なくとも２つの磁気トンネル接合をそ
の中に有する。各セル内の少なくとも２つの磁気トンネ
ル接合から得られる予測可能な平均応答の結果、選択し
た交差領域を形成する第１および第２の導線により印加
された磁気刺激によって選択される交差領域にあるセル
のみが書き込まれ、選択した交差領域を形成する第１お
よび第２の導線に沿った他のセルには書き込まれないと
いう特徴が得られる。
【００１３】少なくとも２つの磁気トンネル接合は、磁
気刺激を受け入れるために直列あるいは並列に第１およ
び第２の電極間に配置することができる。
気刺激を受け入れるために直列あるいは並列に第１およ
び第２の電極間に配置することができる。
【００１４】少なくとも２つの磁気トンネル接合のそれ
ぞれは、基準磁化方向を有する第１の領域と、磁気刺激
に応じて変化可能な磁化方向を有する第２の自由領域と
を含むことができる。
ぞれは、基準磁化方向を有する第１の領域と、磁気刺激
に応じて変化可能な磁化方向を有する第２の自由領域と
を含むことができる。
【００１５】少なくとも２つの磁気トンネル接合のそれ
ぞれの第１の基準領域は、基準磁化方向を有する単一の
凝集磁気領域の一部にすることができる。
ぞれの第１の基準領域は、基準磁化方向を有する単一の
凝集磁気領域の一部にすることができる。
【００１６】少なくとも２つの磁気トンネル接合のそれ
ぞれの第２の自由領域は、複数の磁気細粒をその中に有
し、したがって、各磁気細粒がそれぞれの第２の領域を
形成する、磁気媒体タイプの材料からパターン形成した
領域内におそらく配置された磁気細粒を含むことができ
る。
ぞれの第２の自由領域は、複数の磁気細粒をその中に有
し、したがって、各磁気細粒がそれぞれの第２の領域を
形成する、磁気媒体タイプの材料からパターン形成した
領域内におそらく配置された磁気細粒を含むことができ
る。
【００１７】少なくとも２つの磁気トンネル接合のそれ
ぞれの第２の自由領域は、それに印加された電気および
結果的な磁気刺激に応じて同時に変化可能な逆平行磁化
方向をその中に含むことができ、逆平行磁化方向の一方
がそのそれぞれの第１の領域と連絡してセル・トンネル
効果を実施し、逆平行磁化方向が磁気メモリ・セル内の
他の磁気トンネル接合との磁気結合を最小限にするとい
う特徴をもたらす。
ぞれの第２の自由領域は、それに印加された電気および
結果的な磁気刺激に応じて同時に変化可能な逆平行磁化
方向をその中に含むことができ、逆平行磁化方向の一方
がそのそれぞれの第１の領域と連絡してセル・トンネル
効果を実施し、逆平行磁化方向が磁気メモリ・セル内の
他の磁気トンネル接合との磁気結合を最小限にするとい
う特徴をもたらす。
【００１８】ここに開示したデバイス当たり複数の磁気
トンネル接合は、ビット線とワード線により印加された
磁気刺激の定義済み動作窓を使用してメモリ・セルの選
択性がアレイ規模で得られるという利点を磁気メモリに
もたらす。さらに、各セルは複数のトンネル接合から形
成されるので、各セル内のトンネル接合の平均応答を使
用する場合、少数の欠陥トンネル接合によってアレイの
動作が重大な影響を受けることはない。
トンネル接合は、ビット線とワード線により印加された
磁気刺激の定義済み動作窓を使用してメモリ・セルの選
択性がアレイ規模で得られるという利点を磁気メモリに
もたらす。さらに、各セルは複数のトンネル接合から形
成されるので、各セル内のトンネル接合の平均応答を使
用する場合、少数の欠陥トンネル接合によってアレイの
動作が重大な影響を受けることはない。
【００１９】
【発明の実施の形態】本発明者は、複数のトンネル接合
における磁気応答データを平均化することにより、より
適切で予測精度が高い磁気応答が得られることを発見し
た。たとえば、図６の散乱データを平均化すると、図７
の予測精度がいくらか高いアステロイド形状が得られ
る。本発明者は、１つのメモリ・セルとして並列に配置
された８個の磁気トンネル接合を実現し、その応答を測
定し、同じアレイ内に同様の接合部を備えているが互い
に離れて位置している４個のこのような複数接合セルの
応答を測定した。このような測定の結果は図８に示す。
観察した散乱は、取られたループの数が２０まで増加し
たことによるものである。このような複数接合セルの２
０ループ・アステロイド・データ（図９）は個々の接合
部のそれぞれのアステロイドよりかなり改善され、すべ
てのループ、すなわち、すべてのデバイスにおける平均
アステロイド（図１０）は理想的なアステロイド形状に
さらに近くなる。ウェハ全域で接合特性が変動するにも
かかわらず、このような４個の接合部の組合せのアステ
ロイドは、選択切替えが可能になるように動作の窓を提
供する。
における磁気応答データを平均化することにより、より
適切で予測精度が高い磁気応答が得られることを発見し
た。たとえば、図６の散乱データを平均化すると、図７
の予測精度がいくらか高いアステロイド形状が得られ
る。本発明者は、１つのメモリ・セルとして並列に配置
された８個の磁気トンネル接合を実現し、その応答を測
定し、同じアレイ内に同様の接合部を備えているが互い
に離れて位置している４個のこのような複数接合セルの
応答を測定した。このような測定の結果は図８に示す。
観察した散乱は、取られたループの数が２０まで増加し
たことによるものである。このような複数接合セルの２
０ループ・アステロイド・データ（図９）は個々の接合
部のそれぞれのアステロイドよりかなり改善され、すべ
てのループ、すなわち、すべてのデバイスにおける平均
アステロイド（図１０）は理想的なアステロイド形状に
さらに近くなる。ウェハ全域で接合特性が変動するにも
かかわらず、このような４個の接合部の組合せのアステ
ロイドは、選択切替えが可能になるように動作の窓を提
供する。
【００２０】この点に関して、本発明の原理により、単
一磁気デバイス、たとえば、ＭＲＡＭアレイのメモリ・
セル内で複数の磁気トンネル接合を使用する。したがっ
て、その中に複数のトンネル接合を設けることにより、
図１および図２の単一磁気トンネル接合（「ＭＴＪ」）
セル９が改善される。本発明の複数ＭＴＪセルの代替実
施例については図１１〜図１６に関連して以下に述べる
が、さらに紹介するため、ここで図１および図２のアレ
イについて、本出願人に譲渡された前記米国特許第５，
６４０，３４３号および第５，６５０，９５８号により
詳述する。
一磁気デバイス、たとえば、ＭＲＡＭアレイのメモリ・
セル内で複数の磁気トンネル接合を使用する。したがっ
て、その中に複数のトンネル接合を設けることにより、
図１および図２の単一磁気トンネル接合（「ＭＴＪ」）
セル９が改善される。本発明の複数ＭＴＪセルの代替実
施例については図１１〜図１６に関連して以下に述べる
が、さらに紹介するため、ここで図１および図２のアレ
イについて、本出願人に譲渡された前記米国特許第５，
６４０，３４３号および第５，６５０，９５８号により
詳述する。
【００２１】図１を参照すると、ＭＲＡＭアレイの例
は、水平平面内の平行なワード線１、２、３として機能
する１組の導電線と、他の水平平面内の平行なビット線
４、５、６として機能する１組の導電線とを含む。上か
ら見たときに２組の線が交差するように、ビット線は異
なる方向に、たとえば、ワード線に対して直角に向けら
れている。図２に詳細に示す典型的なメモリ・セル９な
どのメモリ・セルは、線同士の間に垂直に間隔をあけた
交差領域内のワード線とビット線との各交差点に位置す
る。図１には３本のワード線と３本のビット線が示され
ているが、線の数は通常、これよりかなり多くなるだろ
う。メモリ・セル９は垂直スタックとして配置され、ダ
イオード７と磁気トンネル接合（「ＭＴＪ」）８とを含
むことができる。アレイの動作中、電流はセル９内を垂
直方向に流れる。電流がメモリ・セルを垂直に通ること
により、メモリ・セルが占有する表面積を非常に小さく
することができる。ワード線との接点、ＭＴＪ、ダイオ
ード、ビット線との接点は、いずれも同じ面積を占有す
る。図１には示されていないが、このアレイは、他の回
路が存在するはずのシリコン基板などの基板上に形成す
ることができる。また、交差領域以外のＭＲＡＭの領域
では、ビット線とワード線との間に通常、絶縁材料の層
が位置する。
は、水平平面内の平行なワード線１、２、３として機能
する１組の導電線と、他の水平平面内の平行なビット線
４、５、６として機能する１組の導電線とを含む。上か
ら見たときに２組の線が交差するように、ビット線は異
なる方向に、たとえば、ワード線に対して直角に向けら
れている。図２に詳細に示す典型的なメモリ・セル９な
どのメモリ・セルは、線同士の間に垂直に間隔をあけた
交差領域内のワード線とビット線との各交差点に位置す
る。図１には３本のワード線と３本のビット線が示され
ているが、線の数は通常、これよりかなり多くなるだろ
う。メモリ・セル９は垂直スタックとして配置され、ダ
イオード７と磁気トンネル接合（「ＭＴＪ」）８とを含
むことができる。アレイの動作中、電流はセル９内を垂
直方向に流れる。電流がメモリ・セルを垂直に通ること
により、メモリ・セルが占有する表面積を非常に小さく
することができる。ワード線との接点、ＭＴＪ、ダイオ
ード、ビット線との接点は、いずれも同じ面積を占有す
る。図１には示されていないが、このアレイは、他の回
路が存在するはずのシリコン基板などの基板上に形成す
ることができる。また、交差領域以外のＭＲＡＭの領域
では、ビット線とワード線との間に通常、絶縁材料の層
が位置する。
【００２２】図２を参照して、メモリ・セル９の構造に
ついて詳細に説明する。メモリ・セル９は、ワード線３
（図１）上およびワード線に接触して形成されている。
メモリ・セル９は、ダイオード状デバイスの垂直スタッ
ク、たとえば、電気的に直列接続になっているシリコン
接合ダイオード７とＭＴＪ８とを含む。ダイオード７
は、ｎ型シリコン層１０とｐ型シリコン層１１とを含む
シリコン接合ダイオードである。ダイオードのｐ型シリ
コン層１１は、タングステン・スタッド１２を介してＭ
ＴＪ８に接続されている。ダイオードのｎ型シリコン層
１０はワード線３に接続されている。
ついて詳細に説明する。メモリ・セル９は、ワード線３
（図１）上およびワード線に接触して形成されている。
メモリ・セル９は、ダイオード状デバイスの垂直スタッ
ク、たとえば、電気的に直列接続になっているシリコン
接合ダイオード７とＭＴＪ８とを含む。ダイオード７
は、ｎ型シリコン層１０とｐ型シリコン層１１とを含む
シリコン接合ダイオードである。ダイオードのｐ型シリ
コン層１１は、タングステン・スタッド１２を介してＭ
ＴＪ８に接続されている。ダイオードのｎ型シリコン層
１０はワード線３に接続されている。
【００２３】ＭＴＪ８は、交互に積み重ねられた一連の
材料層で形成することができる。図２のＭＴＪ８は、Ｐ
ｔなどのテンプレート層１５と、パーマロイ（Ｎｉ−Ｆ
ｅ）などの初期強磁性層１６と、Ｍｎ−Ｆｅなどの反強
磁性層（ＡＦ）１８と、Ｃｏ、Ｆｅ、パーマロイなどの
一定または「固定」型の基準強磁性層（ＦＭＦ）２０
と、アルミナ（Ａｌ2Ｏ3）の薄いトンネル・バリア層２
２と、薄いＣｏ−Ｆｅとパーマロイとのサンドイッチな
どの柔らかい可変性「自由」強磁性層（ＦＭＳ）２４
と、Ｐｔなどの接点層２５とを含む。
材料層で形成することができる。図２のＭＴＪ８は、Ｐ
ｔなどのテンプレート層１５と、パーマロイ（Ｎｉ−Ｆ
ｅ）などの初期強磁性層１６と、Ｍｎ−Ｆｅなどの反強
磁性層（ＡＦ）１８と、Ｃｏ、Ｆｅ、パーマロイなどの
一定または「固定」型の基準強磁性層（ＦＭＦ）２０
と、アルミナ（Ａｌ2Ｏ3）の薄いトンネル・バリア層２
２と、薄いＣｏ−Ｆｅとパーマロイとのサンドイッチな
どの柔らかい可変性「自由」強磁性層（ＦＭＳ）２４
と、Ｐｔなどの接点層２５とを含む。
【００２４】自由層は、磁化容易軸（「ＥＡ」）という
磁化方向のための好ましい軸を有するように作成されて
いる。この磁化容易軸に沿った自由層の磁化方向として
２通りの方向が可能であり、これがメモリ・セルの２通
りの状態を定義する。対照的に、基準層は、その単一方
向異方性方向という好ましい磁化方向を１つだけ有する
ように作成することができ、この方向は自由層の磁化容
易軸に平行である。自由層の所望の磁化容易軸は、ＭＴ
Ｊの固有異方性とひずみ誘導異方性と形状異方性との組
合せによって設定される。図示のＭＴＪと自由層は、長
さがＬで幅がＷの矩形として作成することができ、Ｌは
Ｗより大きい（図２）。自由層の磁気モーメントは、Ｌ
方向に沿って整列される傾向がある。
磁化方向のための好ましい軸を有するように作成されて
いる。この磁化容易軸に沿った自由層の磁化方向として
２通りの方向が可能であり、これがメモリ・セルの２通
りの状態を定義する。対照的に、基準層は、その単一方
向異方性方向という好ましい磁化方向を１つだけ有する
ように作成することができ、この方向は自由層の磁化容
易軸に平行である。自由層の所望の磁化容易軸は、ＭＴ
Ｊの固有異方性とひずみ誘導異方性と形状異方性との組
合せによって設定される。図示のＭＴＪと自由層は、長
さがＬで幅がＷの矩形として作成することができ、Ｌは
Ｗより大きい（図２）。自由層の磁気モーメントは、Ｌ
方向に沿って整列される傾向がある。
【００２５】基準層の単一方向異方性方向は、初期強磁
性層１６上にＦｅ−Ｍｎ ＡＦ層１８を成長させること
によって設定され、初期強磁性層自体は、ＰｔまたはＣ
ｕまたはＴａなどのテンプレート層１５上で成長する。
テンプレート層１５は、初期強磁性層１６内に１１１の
結晶学的組織を誘導する。これらの層は、自由層の所望
の磁化容易軸に平行に向けられた磁界内に付着され、基
準層の所望の固有単一方向異方性方向を作成する。ある
いは、ＡＦ層は、ＡＦ材料の耐ブロッキング温度より高
い温度まで基板を加熱している間に前記磁化容易軸に平
行な十分な大きさの磁界内のテンプレート層上に付着す
ることもできる。この代替実施例では、初期強磁性層１
６は不要である。また、付着中の印加磁界方向に沿って
磁化を整列する磁気異方性を処理中に発生させるために
一定層の磁気ひずみを利用することも可能である。
性層１６上にＦｅ−Ｍｎ ＡＦ層１８を成長させること
によって設定され、初期強磁性層自体は、ＰｔまたはＣ
ｕまたはＴａなどのテンプレート層１５上で成長する。
テンプレート層１５は、初期強磁性層１６内に１１１の
結晶学的組織を誘導する。これらの層は、自由層の所望
の磁化容易軸に平行に向けられた磁界内に付着され、基
準層の所望の固有単一方向異方性方向を作成する。ある
いは、ＡＦ層は、ＡＦ材料の耐ブロッキング温度より高
い温度まで基板を加熱している間に前記磁化容易軸に平
行な十分な大きさの磁界内のテンプレート層上に付着す
ることもできる。この代替実施例では、初期強磁性層１
６は不要である。また、付着中の印加磁界方向に沿って
磁化を整列する磁気異方性を処理中に発生させるために
一定層の磁気ひずみを利用することも可能である。
【００２６】基準層とＡＦ層との間は交換結合になって
いるため、基準層の磁化方向は自由層の磁化方向より変
更するのが難しい。ビット線とワード線を通る電流によ
って印加された磁界の範囲内では、この実施例では基準
層の磁化方向は一定になるかまたは固定される。基準層
の形状異方性は、ＭＴＪの形状異方性に従うものであ
り、一定層の磁化方向の安定性を追加する。メモリ・セ
ルに書き込むために印加された磁界は、基準層の方向で
はなく、自由層の磁化方向を反転させるのに十分な大き
さである。したがって、一定層を磁化しても、ＭＲＡＭ
内のメモリ・セルの動作中に方向を変更することはな
い。
いるため、基準層の磁化方向は自由層の磁化方向より変
更するのが難しい。ビット線とワード線を通る電流によ
って印加された磁界の範囲内では、この実施例では基準
層の磁化方向は一定になるかまたは固定される。基準層
の形状異方性は、ＭＴＪの形状異方性に従うものであ
り、一定層の磁化方向の安定性を追加する。メモリ・セ
ルに書き込むために印加された磁界は、基準層の方向で
はなく、自由層の磁化方向を反転させるのに十分な大き
さである。したがって、一定層を磁化しても、ＭＲＡＭ
内のメモリ・セルの動作中に方向を変更することはな
い。
【００２７】アレイ動作中に、十分な大きさの電流がＭ
ＲＡＭの書込み線とビット線の両方を通過すると、書込
み線とビット線との交点で結合された電流の自己電磁界
は、励起された書込み線とビット線の交点に位置する単
一の特定のＭＴＪの自由層の磁化を回転させることにな
る。電流レベルは、結合された自己電磁界が自由層のス
イッチング磁界を超えるように設計されている。この自
己電磁界は、基準層の磁化を回転させるために必要な磁
界よりかなり小さくなるように設計されている。セル・
アレイ・アーキテクチャは、書込み電流がＭＴＪ自体を
通過しないように設計されている。メモリ・セルは、ダ
イオードとＭＴＪを通って基準層からトンネル接合バリ
アを通り自由層まで（またはその逆）センス電流を垂直
に通過させることによって読み取られる。Ａｌ2Ｏ3トン
ネル・バリアの抵抗はＡｌ2Ｏ3層の厚さに著しく依存
し、この層の厚さに応じてほぼ指数関数的に変化するの
で、これは、電流が主にＡｌ2Ｏ3トンネル・バリアを通
って垂直に流れることを意味する。Ａｌ2Ｏ3の厚さを増
加するにつれて電荷担体がバリアを通り抜ける確率は著
しく低下するので、接合部を通り抜ける唯一の担体は接
合層に対して垂直に移動するものになる。メモリ・セル
の状態は、書込み電流よりかなり小さいセンス電流がＭ
ＴＪを垂直に通過するときにメモリ・セルの抵抗を測定
することによって決まる。このセンス電流または読取り
電流の自己電磁界はごくわずかなので、メモリ・セルの
磁気状態に影響しない。電荷担体がトンネル・バリアを
通り抜ける確率は、自由層と基準層との磁気モーメント
の相対整列に依存する。トンネル電流はスピン偏極さ
れ、強磁性層の１つ、たとえば、一定層から伝わる電流
が主に１つのスピン・タイプ（強磁性層の磁化の配向に
応じて、スピン・アップまたはスピン・ダウン）の電子
から構成されることを意味する。電流のスピン偏極の程
度は、強磁性層とトンネル・バリアとの境界面にある強
磁性層を構成する磁性材料の電子バンド構造によって決
まる。したがって、第１の強磁性層トンネル・バリアは
スピン・フィルタとして動作する。電荷担体が通り抜け
る確率は、第２の強磁性層内の電流のスピン偏極と同じ
スピン偏極の電子状態が得られるかどうかに依存する。
通常、第２の強磁性層の磁気モーメントが第１の強磁性
層の磁気モーメントに整列されると、第２の強磁性層の
磁気モーメントが第１の強磁性層の磁気モーメントに逆
整列されたときより多くの電子状態が得られる。したが
って、電化担体のトンネル確率は、両方の層の磁気モー
メントが整列されたときに最高になり、磁気モーメント
が逆整列されたときに最低になる。整列でも逆整列でも
なく、モーメントが配置されたときに、トンネル確率は
中間値を取る。したがって、セルの電気抵抗は、両方の
強磁性層の電流のスピン偏極と電子状態の両方に依存す
る。その結果、自由層の２通りの磁化方向によって、メ
モリ・セルの２通りのビット状態（０または１）が明確
に定義される。
ＲＡＭの書込み線とビット線の両方を通過すると、書込
み線とビット線との交点で結合された電流の自己電磁界
は、励起された書込み線とビット線の交点に位置する単
一の特定のＭＴＪの自由層の磁化を回転させることにな
る。電流レベルは、結合された自己電磁界が自由層のス
イッチング磁界を超えるように設計されている。この自
己電磁界は、基準層の磁化を回転させるために必要な磁
界よりかなり小さくなるように設計されている。セル・
アレイ・アーキテクチャは、書込み電流がＭＴＪ自体を
通過しないように設計されている。メモリ・セルは、ダ
イオードとＭＴＪを通って基準層からトンネル接合バリ
アを通り自由層まで（またはその逆）センス電流を垂直
に通過させることによって読み取られる。Ａｌ2Ｏ3トン
ネル・バリアの抵抗はＡｌ2Ｏ3層の厚さに著しく依存
し、この層の厚さに応じてほぼ指数関数的に変化するの
で、これは、電流が主にＡｌ2Ｏ3トンネル・バリアを通
って垂直に流れることを意味する。Ａｌ2Ｏ3の厚さを増
加するにつれて電荷担体がバリアを通り抜ける確率は著
しく低下するので、接合部を通り抜ける唯一の担体は接
合層に対して垂直に移動するものになる。メモリ・セル
の状態は、書込み電流よりかなり小さいセンス電流がＭ
ＴＪを垂直に通過するときにメモリ・セルの抵抗を測定
することによって決まる。このセンス電流または読取り
電流の自己電磁界はごくわずかなので、メモリ・セルの
磁気状態に影響しない。電荷担体がトンネル・バリアを
通り抜ける確率は、自由層と基準層との磁気モーメント
の相対整列に依存する。トンネル電流はスピン偏極さ
れ、強磁性層の１つ、たとえば、一定層から伝わる電流
が主に１つのスピン・タイプ（強磁性層の磁化の配向に
応じて、スピン・アップまたはスピン・ダウン）の電子
から構成されることを意味する。電流のスピン偏極の程
度は、強磁性層とトンネル・バリアとの境界面にある強
磁性層を構成する磁性材料の電子バンド構造によって決
まる。したがって、第１の強磁性層トンネル・バリアは
スピン・フィルタとして動作する。電荷担体が通り抜け
る確率は、第２の強磁性層内の電流のスピン偏極と同じ
スピン偏極の電子状態が得られるかどうかに依存する。
通常、第２の強磁性層の磁気モーメントが第１の強磁性
層の磁気モーメントに整列されると、第２の強磁性層の
磁気モーメントが第１の強磁性層の磁気モーメントに逆
整列されたときより多くの電子状態が得られる。したが
って、電化担体のトンネル確率は、両方の層の磁気モー
メントが整列されたときに最高になり、磁気モーメント
が逆整列されたときに最低になる。整列でも逆整列でも
なく、モーメントが配置されたときに、トンネル確率は
中間値を取る。したがって、セルの電気抵抗は、両方の
強磁性層の電流のスピン偏極と電子状態の両方に依存す
る。その結果、自由層の２通りの磁化方向によって、メ
モリ・セルの２通りのビット状態（０または１）が明確
に定義される。
【００２８】本発明により、図１１を参照すると、磁気
メモリ・セル１０９は導線１０３と１０５（あるいはこ
こでは電極と呼ぶが、電極という用語は電気または磁気
刺激を課すことができるものとして広い意味で定義す
る）との間に設けられている。セル１０９は少なくとも
２つの磁気トンネル接合１０８ａおよび１０８ｂを含
む。図１１の実施例は、線１０３および１０５によりそ
れに印加された電気および結果的な磁気刺激を受け入れ
るように並列に配置された磁気トンネル接合１０８ａお
よび１０８ｂを示している。詳細に前述したように、各
磁気トンネル接合は、それぞれの基準領域１２０ａ、１
２０ｂと、それぞれのトンネル領域１２２ａ、１２２ｂ
と、それぞれの自由領域１２４ａ、１２４ｂとを含むこ
とができる。磁気メモリ・セルの書込みは、線１０３お
よび１０５により印加された電気および結果的な磁気刺
激に応じて自由領域内の磁化方向を変更することによっ
て実施されるが、これは基準領域内の単一矢印に対して
自由領域内に描かれた対向する矢印によって記号で表記
されている。
メモリ・セル１０９は導線１０３と１０５（あるいはこ
こでは電極と呼ぶが、電極という用語は電気または磁気
刺激を課すことができるものとして広い意味で定義す
る）との間に設けられている。セル１０９は少なくとも
２つの磁気トンネル接合１０８ａおよび１０８ｂを含
む。図１１の実施例は、線１０３および１０５によりそ
れに印加された電気および結果的な磁気刺激を受け入れ
るように並列に配置された磁気トンネル接合１０８ａお
よび１０８ｂを示している。詳細に前述したように、各
磁気トンネル接合は、それぞれの基準領域１２０ａ、１
２０ｂと、それぞれのトンネル領域１２２ａ、１２２ｂ
と、それぞれの自由領域１２４ａ、１２４ｂとを含むこ
とができる。磁気メモリ・セルの書込みは、線１０３お
よび１０５により印加された電気および結果的な磁気刺
激に応じて自由領域内の磁化方向を変更することによっ
て実施されるが、これは基準領域内の単一矢印に対して
自由領域内に描かれた対向する矢印によって記号で表記
されている。
【００２９】本発明により、アレイ全域で電気および結
果的な磁気刺激の有効動作窓を提供し、さらに有効セル
の選択性を提供するために利用するのは、各セル内のす
べてのトンネル接合の平均応答である。したがって、各
セル内の複数接合部は平均状態を保持するものと見なす
ことができるが、個々の接合部は実際には各セル内の異
なるそれぞれの状態にすることができる。
果的な磁気刺激の有効動作窓を提供し、さらに有効セル
の選択性を提供するために利用するのは、各セル内のす
べてのトンネル接合の平均応答である。したがって、各
セル内の複数接合部は平均状態を保持するものと見なす
ことができるが、個々の接合部は実際には各セル内の異
なるそれぞれの状態にすることができる。
【００３０】さらに、図１１に点線で示すように、基準
領域１２０ａおよび１２０ｂとトンネル領域１２２ａお
よび１２２ｂは実際には単一の凝集層のそれぞれの部分
を含むことができるが、自由領域１２４ａおよび１２４
ｂは別々にする、おそらく磁気絶縁材料によって分離す
る必要があり、それにより、各セル内の少なくとも２つ
のトンネル接合のそれぞれについて別々のそれぞれのト
ンネル動作を実施する。領域１２４ａおよび１２４ｂ
は、磁気的に独立している、たとえば、交換減結合にな
っている必要がある。したがって、複数のトンネル接合
は、本発明による複数の自由領域の存在によって実施さ
れる。
領域１２０ａおよび１２０ｂとトンネル領域１２２ａお
よび１２２ｂは実際には単一の凝集層のそれぞれの部分
を含むことができるが、自由領域１２４ａおよび１２４
ｂは別々にする、おそらく磁気絶縁材料によって分離す
る必要があり、それにより、各セル内の少なくとも２つ
のトンネル接合のそれぞれについて別々のそれぞれのト
ンネル動作を実施する。領域１２４ａおよび１２４ｂ
は、磁気的に独立している、たとえば、交換減結合にな
っている必要がある。したがって、複数のトンネル接合
は、本発明による複数の自由領域の存在によって実施さ
れる。
【００３１】本出願人に譲渡された前記米国特許におい
て磁気メモリ・セルを形成するために使用するのと同じ
技法を使用して、本発明の複数トンネル接合セルを形成
することができる。各セル内の複数トンネル接合は、Ｅ
ビーム・リソグラフィ、干渉リソグラフィ、ＳＴＭリソ
グラフィ、レジストへのスタンピング、または小型デバ
イスを定義するためのその他の既知の技法を使用して、
パターン形成することができる。
て磁気メモリ・セルを形成するために使用するのと同じ
技法を使用して、本発明の複数トンネル接合セルを形成
することができる。各セル内の複数トンネル接合は、Ｅ
ビーム・リソグラフィ、干渉リソグラフィ、ＳＴＭリソ
グラフィ、レジストへのスタンピング、または小型デバ
イスを定義するためのその他の既知の技法を使用して、
パターン形成することができる。
【００３２】図１２を参照すると、磁気メモリ・セル２
０９が、電気および結果的な磁気刺激を受け入れるため
に線２０３と２０５との間に直列に配置された別々のト
ンネル接合２０８ａおよび２０８ｂを含む、本発明の代
替実施例が示されている。この磁気メモリ・セル構造
は、各セル内の追加の磁気トンネル接合を定義するため
に追加の層を追加することにより、本出願人に譲渡され
た前記米国特許に記載された技法により形成することが
できる。
０９が、電気および結果的な磁気刺激を受け入れるため
に線２０３と２０５との間に直列に配置された別々のト
ンネル接合２０８ａおよび２０８ｂを含む、本発明の代
替実施例が示されている。この磁気メモリ・セル構造
は、各セル内の追加の磁気トンネル接合を定義するため
に追加の層を追加することにより、本出願人に譲渡され
た前記米国特許に記載された技法により形成することが
できる。
【００３３】本発明の他の代替実施例では、図１３を参
照すると、その中に複数の磁気トンネル接合３０８ａ〜
３０８ｈを有し、それぞれが互いに磁気的に減結合され
た自由領域３２４ａ〜３２４ｈ（明瞭にするため、その
すべてを示しているわけではない）を有し、単一トンネ
ル層３２２を含む、磁気メモリ・セル３０９が設けられ
ている。この実施例では、単一の凝集磁気固定層を含
む、下にある基準領域例３２０が示されている。この単
一磁気メモリ・セルを形成する複数の減結合磁気「細
粒」は、たとえば、絶縁体の上に磁気細粒を付着させ、
次にそれを非磁性マトリックス、絶縁材料と導電材料の
同時付着、または絶縁粒子に埋め込むことによって形成
することができる。
照すると、その中に複数の磁気トンネル接合３０８ａ〜
３０８ｈを有し、それぞれが互いに磁気的に減結合され
た自由領域３２４ａ〜３２４ｈ（明瞭にするため、その
すべてを示しているわけではない）を有し、単一トンネ
ル層３２２を含む、磁気メモリ・セル３０９が設けられ
ている。この実施例では、単一の凝集磁気固定層を含
む、下にある基準領域例３２０が示されている。この単
一磁気メモリ・セルを形成する複数の減結合磁気「細
粒」は、たとえば、絶縁体の上に磁気細粒を付着させ、
次にそれを非磁性マトリックス、絶縁材料と導電材料の
同時付着、または絶縁粒子に埋め込むことによって形成
することができる。
【００３４】一実施例では、デバイスの自由層は、交互
の磁性材料と非磁性材料（銀など）という少なくとも２
つの薄い層の連続として付着されている。アニールする
と、磁性材料の薄い層は磁気的に減結合した粒子に分離
する。銀は薄い磁気層の粒界に拡散し、それらの間の交
換結合を切断すると考えられている。
の磁性材料と非磁性材料（銀など）という少なくとも２
つの薄い層の連続として付着されている。アニールする
と、磁性材料の薄い層は磁気的に減結合した粒子に分離
する。銀は薄い磁気層の粒界に拡散し、それらの間の交
換結合を切断すると考えられている。
【００３５】他の実施例では、各磁気細粒は、その後、
固定層の上に同時に付着される、取り囲むトンネル接合
層を有する球体として形成できるだろう。
固定層の上に同時に付着される、取り囲むトンネル接合
層を有する球体として形成できるだろう。
【００３６】図１４は、図１３の細粒手法のための他の
潜在的な作成技法を示しているが、同図では、セル領
域、たとえば、その中に細粒４０８ａ〜４０８ｅを有す
るセル領域４０９は、平面磁気媒体に似た層４２４から
パターン形成されている。これに関して、磁気媒体層４
２４を付着させ、その後、パターン形成し、それによ
り、それぞれがその中に複数磁気細粒を有するセル領
域、たとえば、４０９を形成することができる。
潜在的な作成技法を示しているが、同図では、セル領
域、たとえば、その中に細粒４０８ａ〜４０８ｅを有す
るセル領域４０９は、平面磁気媒体に似た層４２４から
パターン形成されている。これに関して、磁気媒体層４
２４を付着させ、その後、パターン形成し、それによ
り、それぞれがその中に複数磁気細粒を有するセル領
域、たとえば、４０９を形成することができる。
【００３７】従来の手法では、トンネル接合デバイスに
基づくメモリ・セルは、通常、連続金属フィルムを使用
している。このようなフィルムは多結晶である場合が多
いが、磁気的に各セルが連続フィルムおよび単一接合デ
バイスとして動作するように、粒子内の磁化は強く交換
結合されている。本発明は、薄膜媒体として磁気記録で
使用するものと同様の粒状フィルムの使用に関する。こ
れらのフィルムは、交換相互作用の観点から磁気的に減
結合された粒子によって作られている。この粒子は交換
結合されていないが、何らかの静磁気相互作用を有する
ことになる。
基づくメモリ・セルは、通常、連続金属フィルムを使用
している。このようなフィルムは多結晶である場合が多
いが、磁気的に各セルが連続フィルムおよび単一接合デ
バイスとして動作するように、粒子内の磁化は強く交換
結合されている。本発明は、薄膜媒体として磁気記録で
使用するものと同様の粒状フィルムの使用に関する。こ
れらのフィルムは、交換相互作用の観点から磁気的に減
結合された粒子によって作られている。この粒子は交換
結合されていないが、何らかの静磁気相互作用を有する
ことになる。
【００３８】本発明のメモリ・セル内の各微粒子または
粒子は個別の接合部である。各微粒子は互いに異なり、
異なる位置にあるので、各接合部はわずかに異なる保磁
界で切り替わることになる。メモリ・セルを動作させる
場合、選択セル内のすべての接合部を切り替える必要は
ないが、読取り中に書き込まれた状態を検出できるよう
に、そのうちの大部分を切り替えることだけが必要であ
る。同様に、非選択セル内のすべての接合部を切り替え
ないのではなく、記憶状態が変更されないように、大部
分の接合部を平静な状態のままにしておくことだけが必
要である。
粒子は個別の接合部である。各微粒子は互いに異なり、
異なる位置にあるので、各接合部はわずかに異なる保磁
界で切り替わることになる。メモリ・セルを動作させる
場合、選択セル内のすべての接合部を切り替える必要は
ないが、読取り中に書き込まれた状態を検出できるよう
に、そのうちの大部分を切り替えることだけが必要であ
る。同様に、非選択セル内のすべての接合部を切り替え
ないのではなく、記憶状態が変更されないように、大部
分の接合部を平静な状態のままにしておくことだけが必
要である。
【００３９】たとえば、「０」状態と「１」状態との間
で切り替わり、もう一度元に戻るようにするために行使
するセルについて検討する。書込みプロセスは完璧では
なく、格納された状態は完全に安定しているわけではな
い。書込み刺激を受けると、接合部の少なくとも９０％
がまず「１」状態に切り替わり、１０％未満は摂動磁界
のために元に戻る。格納された「１」状態から読み戻さ
れた信号は、完全な信号の少なくとも８０％である。同
様に、デバイスを「０」に戻すと、接合部の少なくとも
９０％が切り替わり、１０％未満は他の磁界によって後
で乱される。格納された「０」から読み戻された信号
は、完全な信号の多くても２０％である。
で切り替わり、もう一度元に戻るようにするために行使
するセルについて検討する。書込みプロセスは完璧では
なく、格納された状態は完全に安定しているわけではな
い。書込み刺激を受けると、接合部の少なくとも９０％
がまず「１」状態に切り替わり、１０％未満は摂動磁界
のために元に戻る。格納された「１」状態から読み戻さ
れた信号は、完全な信号の少なくとも８０％である。同
様に、デバイスを「０」に戻すと、接合部の少なくとも
９０％が切り替わり、１０％未満は他の磁界によって後
で乱される。格納された「０」から読み戻された信号
は、完全な信号の多くても２０％である。
【００４０】最終結果として、２通りの格納状態間の分
離は完全な信号の６０％程度にすることができる。この
ような低減と引き替えに、もはや、書込み刺激を受けた
すべての接合部の切替えや摂動磁界を受けたすべての接
合部の安定性を保証する必要はない。
離は完全な信号の６０％程度にすることができる。この
ような低減と引き替えに、もはや、書込み刺激を受けた
すべての接合部の切替えや摂動磁界を受けたすべての接
合部の安定性を保証する必要はない。
【００４１】要約すると、メモリ・セル内の複数交換減
結合粒子は、信号振幅と切替えしきい値の再現性との兼
ね合いを見込んだものである。
結合粒子は、信号振幅と切替えしきい値の再現性との兼
ね合いを見込んだものである。
【００４２】前述のように、このタイプのセルでは下に
ある基準領域４２０とトンネル領域４２２は、単一の凝
集層を含むことができる。さらに、前述のように、各セ
ル領域での書込みおよび読取りのために、上下の交差導
線４０２、４０３、４０５、４０６が設けられている。
ある基準領域４２０とトンネル領域４２２は、単一の凝
集層を含むことができる。さらに、前述のように、各セ
ル領域での書込みおよび読取りのために、上下の交差導
線４０２、４０３、４０５、４０６が設けられている。
【００４３】本発明の他の代替実施例により、図１５を
参照すると、別々のトンネル接合５０８ａ、５０８ｂ、
５０８ｃを含む磁気メモリ・セル５０９が設けられてい
る。この実施例では、各トンネル接合は、それぞれの固
定領域、たとえば、５２０ａと、それぞれのトンネル領
域、たとえば、５２２ａと、変化可能であるが対向する
磁化方向をその中に有する２つの領域を含む、それぞれ
の逆平行自由領域、たとえば、５２４ａとを含む。領域
５２４ａ内の底部磁化領域は、トンネル層５２２ａによ
り固定層５２０ａと連絡してトンネル効果を実施する。
しかし、領域５２４ａ（あるいは固定または基準領域５
２０ａ）内に対向する両方の磁化方向が存在するので、
その結果、正味磁化が低下し、したがって、磁気トンネ
ル接合５０８ａは隣接するトンネル接合５０８ｂおよび
５０８ｃへの磁界結合を低減する。各トンネル接合で逆
平行の自由領域（あるいは固定または基準領域）を使用
すると、トンネル接合間の磁界結合が低減され、したが
って、その磁気独立性が保証される。この逆平行領域
は、参照によりその全体が本明細書に組み込まれる、本
出願人に譲渡された米国特許第５３４１１１８号の原理
により実現することができる。
参照すると、別々のトンネル接合５０８ａ、５０８ｂ、
５０８ｃを含む磁気メモリ・セル５０９が設けられてい
る。この実施例では、各トンネル接合は、それぞれの固
定領域、たとえば、５２０ａと、それぞれのトンネル領
域、たとえば、５２２ａと、変化可能であるが対向する
磁化方向をその中に有する２つの領域を含む、それぞれ
の逆平行自由領域、たとえば、５２４ａとを含む。領域
５２４ａ内の底部磁化領域は、トンネル層５２２ａによ
り固定層５２０ａと連絡してトンネル効果を実施する。
しかし、領域５２４ａ（あるいは固定または基準領域５
２０ａ）内に対向する両方の磁化方向が存在するので、
その結果、正味磁化が低下し、したがって、磁気トンネ
ル接合５０８ａは隣接するトンネル接合５０８ｂおよび
５０８ｃへの磁界結合を低減する。各トンネル接合で逆
平行の自由領域（あるいは固定または基準領域）を使用
すると、トンネル接合間の磁界結合が低減され、したが
って、その磁気独立性が保証される。この逆平行領域
は、参照によりその全体が本明細書に組み込まれる、本
出願人に譲渡された米国特許第５３４１１１８号の原理
により実現することができる。
【００４４】本発明の他の代替実施例では、図１６を参
照すると、磁気メモリ・セル６０９が設けられ、そのセ
ルはワード線６０３とビット線６０５との間に６個のト
ンネル接合６０８ａ〜６０８ｆを含む。この実施例のト
ンネル接合は、線６０５の幅より長くなるように設計さ
れているので、セル動作のために、磁気的により不安定
なその端部部分ではなく、細長い自由領域の中央に向か
うより安定した磁気特性を当てにすることができる。こ
の概念は、米国特許出願第０９／０２１，５６９号によ
り詳細に記載されている。
照すると、磁気メモリ・セル６０９が設けられ、そのセ
ルはワード線６０３とビット線６０５との間に６個のト
ンネル接合６０８ａ〜６０８ｆを含む。この実施例のト
ンネル接合は、線６０５の幅より長くなるように設計さ
れているので、セル動作のために、磁気的により不安定
なその端部部分ではなく、細長い自由領域の中央に向か
うより安定した磁気特性を当てにすることができる。こ
の概念は、米国特許出願第０９／０２１，５６９号によ
り詳細に記載されている。
【００４５】本発明は、各磁気メモリ・セル内に複数の
磁気トンネル接合を設けることにより、それぞれのセル
の応答の予測精度を増大し、したがって、アレイ規模で
セルの選択性をもたらす。詳細に前述したように、印加
した電気刺激およびその結果の磁気刺激の動作窓を使用
できるように各セルの平均応答を予測できるので、セル
の選択性が改善される。したがって、同時に印加した場
合にセルを切り替え、いずれかに別々に印加した場合に
セル、すなわち、アサートしたビット線とワード線との
交点にあるセル以外のアサートしたビット線またはワー
ド線のいずれかに沿ったセルを切り替えないような、１
組の印加した磁化容易軸およびハード軸磁界を識別する
ことができる。
磁気トンネル接合を設けることにより、それぞれのセル
の応答の予測精度を増大し、したがって、アレイ規模で
セルの選択性をもたらす。詳細に前述したように、印加
した電気刺激およびその結果の磁気刺激の動作窓を使用
できるように各セルの平均応答を予測できるので、セル
の選択性が改善される。したがって、同時に印加した場
合にセルを切り替え、いずれかに別々に印加した場合に
セル、すなわち、アサートしたビット線とワード線との
交点にあるセル以外のアサートしたビット線またはワー
ド線のいずれかに沿ったセルを切り替えないような、１
組の印加した磁化容易軸およびハード軸磁界を識別する
ことができる。
【００４６】本発明の他の特徴／利点は、各セル内に複
数の磁気トンネル接合を設けることにより、欠陥接合に
関する内部許容度が得られることである。欠陥接合、た
とえば、印加した電気／磁気刺激に対する応答のないも
のは、アレイの全体的なパフォーマンスに影響しないだ
ろう。というのは、各セルへの状態の格納を実施するの
は、多くの接合部における平均応答であるからである。
対照的に、各セルごとにトンネル接合を１つだけ使用す
る実施例では、欠陥トンネル接合によって、所与のセル
にデータを格納する能力が完全に除去され、したがっ
て、アレイ全体の動作が破壊されることになる。
数の磁気トンネル接合を設けることにより、欠陥接合に
関する内部許容度が得られることである。欠陥接合、た
とえば、印加した電気／磁気刺激に対する応答のないも
のは、アレイの全体的なパフォーマンスに影響しないだ
ろう。というのは、各セルへの状態の格納を実施するの
は、多くの接合部における平均応答であるからである。
対照的に、各セルごとにトンネル接合を１つだけ使用す
る実施例では、欠陥トンネル接合によって、所与のセル
にデータを格納する能力が完全に除去され、したがっ
て、アレイ全体の動作が破壊されることになる。
【００４７】本発明の他の特徴／利点は、各セル内に複
数のトンネル接合を設けることにより、アレイの磁気パ
ラメータのカストマイズを実施するために接合部の数と
それぞれのレイアウトおよび間隔を都合良く調整できる
ことである。たとえば、図１７〜図１８を参照すると、
複数の接合セル７０９は、顕微鏡的かつ微小磁気レベル
で、図示の間隔およびレイアウトでその中に配置された
接合部７０８ａ〜７０８ｊを含むことができる。しか
し、この顕微鏡的かつ微小磁気レベルの刺激磁界形状７
１０は、この間隔およびレイアウトの結果であり、した
がって、特定のシステム要件により必要に応じてカスト
マイズすることができる。
数のトンネル接合を設けることにより、アレイの磁気パ
ラメータのカストマイズを実施するために接合部の数と
それぞれのレイアウトおよび間隔を都合良く調整できる
ことである。たとえば、図１７〜図１８を参照すると、
複数の接合セル７０９は、顕微鏡的かつ微小磁気レベル
で、図示の間隔およびレイアウトでその中に配置された
接合部７０８ａ〜７０８ｊを含むことができる。しか
し、この顕微鏡的かつ微小磁気レベルの刺激磁界形状７
１０は、この間隔およびレイアウトの結果であり、した
がって、特定のシステム要件により必要に応じてカスト
マイズすることができる。
【００４８】ここではＭＲＡＭに関連して本発明を開示
したが、ここに開示した改善策は、このような接合部か
ら作成することができる他のデバイスにも適用可能であ
る。特に、このような改善策は、一般に、論理デバイ
ス、センサ、磁気記録ヘッドを含む、磁気デバイスに適
用できるだろう。
したが、ここに開示した改善策は、このような接合部か
ら作成することができる他のデバイスにも適用可能であ
る。特に、このような改善策は、一般に、論理デバイ
ス、センサ、磁気記録ヘッドを含む、磁気デバイスに適
用できるだろう。
【００４９】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００５０】（１）少なくとも１つの電極を使用して動
作可能であり、前記少なくとも１つの電極によりそれに
印加された磁気刺激に応じて、平均状態になるように同
時に書込み可能な、少なくとも２つの磁気トンネル接合
を含む、磁気デバイス。 （２）メモリ・アレイと組み合わせて、前記磁気デバイ
スが前記メモリ・アレイの磁気メモリ・セルを含み、前
記組合せが、前記アレイを横切る複数の交差領域を形成
するそれぞれ複数の第１および第２の交差導線と、前記
磁気メモリ・セルを含み、それぞれが複数の交差領域の
それぞれ１つに配置された複数の磁気メモリ・セルであ
って、前記複数の磁気メモリ・セルのそれぞれが少なく
とも２つの磁気トンネル接合をその中に有し、したがっ
て、実質的に均一の磁気応答を有し、選択した交差領域
を形成する第１および第２の導線のそれぞれにより印加
された電気および結果的な磁気刺激によって選択される
交差領域にあるセルのみが書き込まれ、前記選択した交
差領域を形成する前記第１および第２の導線に沿ったセ
ル以外のセルには書き込まれないようになっている複数
の磁気メモリ・セルとを含む、上記（１）に記載の磁気
デバイス。 （３）前記少なくとも２つの磁気トンネル接合が、前記
磁気刺激をそこから受け入れるために前記少なくとも１
つの電極のうちの第１および第２の電極間に直列に配置
される、上記（１）に記載の磁気メモリ・セル。 （４）前記少なくとも２つの磁気トンネル接合が、前記
磁気刺激をそこから受け入れるために前記少なくとも１
つの電極のうちの第１および第２の電極間に並列に配置
される、上記（１）に記載の磁気メモリ・セル。 （５）前記少なくとも２つの磁気トンネル接合のそれぞ
れが、基準磁化方向を有する第１の領域と、それに印加
された前記磁気刺激に応じて変化可能な磁化方向を有す
る第２の領域とを含む、上記（１）に記載の磁気デバイ
ス。 （６）前記少なくとも２つの磁気トンネル接合のそれぞ
れの前記第１の領域が、前記基準磁化方向を有する単一
の凝集磁気領域の一部である、上記（５）に記載の磁気
デバイス。 （７）前記少なくとも２つの磁気トンネル接合の前記第
２の領域が、互いに磁気的に減結合されるように形成さ
れる、上記（５）に記載の磁気デバイス。 （８）前記少なくとも２つの磁気トンネル接合の前記第
２の領域が、互いに同一平面になるように配置され、非
磁性材料によって分離されているそれぞれの層を含む、
上記（７）に記載の磁気デバイス。 （９）前記少なくとも２つの磁気トンネル接合のそれぞ
れの前記第２の領域が磁気細粒を含む、上記（７）に記
載の磁気デバイス。 （１０）前記少なくとも２つの磁気トンネル接合の前記
第２の領域が、その中に複数の磁気細粒を有する磁気媒
体からパターン形成した領域を含み、各磁気細粒がそれ
ぞれの第２の領域を形成する、上記（９）に記載の磁気
デバイス。 （１１）前記少なくとも２つの磁気トンネル接合のそれ
ぞれが、基準磁化方向を有する第１の領域と、それに印
加された前記電気および結果的な磁気刺激に応じて同時
に変化可能な逆平行磁化方向をその中に有する第２の領
域であって、前記逆平行磁化方向の一方がそのそれぞれ
の第１の領域と連絡してセル・トンネル効果を実施し、
前記逆平行磁化方向が前記磁気メモリ・セル内の他の磁
気トンネル接合との相互磁気結合を最小限にする第２の
領域とを含む、上記（１）に記載の磁気デバイス。 （１２）少なくとも１つの電極を使用して磁気デバイス
に平均状態を格納するための方法であって、前記少なく
とも１つの電極によりそれに印加された磁気刺激に応じ
て、前記状態になるように同時に書込み可能な、少なく
とも２つの磁気トンネル接合を使用することを含む方
法。 （１３）前記少なくとも２つの磁気トンネル接合が、前
記磁気刺激をそこから受け入れるために前記少なくとも
１つの電極のうちの第１および第２の電極間に直列に配
置される、上記（１２）に記載の方法。 （１４）前記少なくとも２つの磁気トンネル接合が、前
記磁気刺激をそこから受け入れるために前記少なくとも
１つの電極のうちの第１および第２の電極間に並列に配
置される、上記（１２）に記載の方法。 （１５）前記少なくとも２つの磁気トンネル接合のそれ
ぞれが、基準磁化方向を有する第１の領域と、それに印
加された前記磁気刺激に応じて変化可能な磁化方向を有
する第２の領域とを含む、上記（１２）に記載の方法。 （１６）磁気デバイスを形成するための方法であって、
少なくとも１つの電極を設けるステップと、前記少なく
とも１つの電極の最も近くに前記磁気デバイスを形成
し、前記磁気デバイスが前記少なくとも１つの電極によ
りそれに印加された磁気刺激に応じて、平均状態になる
ように同時に書込み可能な、少なくとも２つの磁気トン
ネル接合をその中に含むステップとを含む方法。 （１７）前記磁気デバイスを形成するステップが、前記
磁気刺激をそこから受け入れるために前記少なくとも１
つの電極のそれぞれの第１および第２の電極間に直列に
前記少なくとも２つの磁気トンネル接合を形成すること
を含む、上記（１６）に記載の方法。 （１８）前記磁気デバイスを形成するステップが、前記
磁気刺激をそこから受け入れるために前記少なくとも１
つの電極の第１および第２の電極間に並列に前記少なく
とも２つの磁気トンネル接合を形成することを含む、上
記（１６）に記載の方法。 （１９）前記磁気デバイスを形成するステップが、前記
少なくとも２つの磁気トンネル接合のそれぞれに第１の
領域を形成し、前記第１の領域のそれぞれが基準磁化方
向を有することと、前記少なくとも２つの磁気トンネル
接合のそれぞれに第２の領域を形成し、前記第２の領域
のそれぞれがそれに印加された前記磁気刺激に応じて変
化可能な磁化方向を有することとを含む、上記（１６）
に記載の方法。 （２０）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第１の領域が、前記基準磁化方向を有する単
一の凝集磁気領域から形成される、上記（１９）に記載
の方法。 （２１）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第２の領域が、互いに磁気的に減結合される
ように形成される、上記（１９）に記載の方法。 （２２）前記少なくとも２つの磁気トンネル接合の前記
第２の領域が、互いに同一平面になるように配置され、
磁気絶縁材料によって分離されているそれぞれの層とし
て形成される、上記（２１）に記載の方法。 （２３）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第２の領域が磁気細粒として形成される、上
記（２１）に記載の方法。 （２４）前記少なくとも２つの磁気トンネル接合のそれ
ぞれに第２の領域を形成するステップが、その中に複数
の磁気細粒を有する磁気媒体から前記第２の領域を同時
にパターン形成し、各磁気細粒がそれぞれの第２の領域
を形成することを含む、上記（２３）に記載の方法。 （２５）磁気メモリ・アレイを形成するための方法であ
って、複数の第１の導線と、交差する複数の第２の導線
とを設け、それにより、前記アレイを横切る複数の交差
領域を形成するステップと、前記複数の交差領域の１つ
の交差領域に磁気メモリ・セルを形成し、前記磁気メモ
リ・セルが、前記１つの交差領域を形成する前記それぞ
れの第１および交差する第２の線によりそれに印加され
た磁気刺激に応じて、平均状態になるように同時に書込
み可能な、少なくとも２つの磁気トンネル接合をその中
に含むステップとを含む方法。 （２６）前記磁気メモリ・セルを形成するステップが、
前記磁気刺激をそこから受け入れるために前記それぞれ
の第１および交差する第２の線間に直列に前記少なくと
も２つの磁気トンネル接合を形成することを含む、上記
（２５）に記載の方法。 （２７）前記磁気メモリ・セルを形成するステップが、
前記磁気刺激を受け入れるために前記それぞれの第１お
よび交差する第２の線間に並列に前記少なくとも２つの
磁気トンネル接合を形成することを含む、上記（２５）
に記載の方法。 （２８）前記磁気メモリ・セルを形成するステップが、
前記少なくとも２つの磁気トンネル接合のそれぞれに第
１の領域を形成し、前記第１の領域のそれぞれが基準磁
化方向を有することと、前記少なくとも２つの磁気トン
ネル接合のそれぞれに第２の領域を形成し、前記第２の
領域のそれぞれがそれに印加された前記磁気刺激に応じ
て変化可能な磁化方向を有することとを含む、上記（２
５）に記載の方法。 （２９）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第１の領域が、前記基準磁化方向を有する単
一の凝集磁気領域から形成される、上記（２８）に記載
の方法。 （３０）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第２の領域が、互いに磁気的に減結合される
ように形成される、上記（２８）に記載の方法。 （３１）前記少なくとも２つの磁気トンネル接合の前記
第２の領域が、互いに同一平面になるように配置され、
磁気絶縁材料によって分離されているそれぞれの層とし
て形成される、上記（３０）に記載の方法。 （３２）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第２の領域が磁気細粒として形成される、上
記（３０）に記載の方法。 （３３）前記少なくとも２つの磁気トンネル接合のそれ
ぞれに第２の領域を形成するステップが、その中に複数
の磁気細粒を有する磁気媒体から前記第２の領域を同時
にパターン形成し、各磁気細粒がそれぞれの第２の領域
を形成することを含む、上記（３２）に記載の方法。 （３４）前記磁気メモリ・セルを形成するステップが、
前記少なくとも２つの磁気トンネル接合のそれぞれに第
１の領域を形成し、前記第１の領域のそれぞれが基準磁
化方向を有することと、前記少なくとも２つの磁気トン
ネル接合のそれぞれに第２の領域を形成し、前記第２の
領域のそれぞれがそれに印加された前記磁気刺激に応じ
て同時に変化可能な逆平行磁化方向をその中に有し、前
記逆平行磁化方向の一方がそのそれぞれの第１の領域と
連絡してセル・トンネル効果を実施し、前記逆平行磁化
方向が前記磁気メモリ・セル内の他の磁気トンネル接合
との相互磁気結合を最小限にすることとを含む、上記
（２５）に記載の方法。
作可能であり、前記少なくとも１つの電極によりそれに
印加された磁気刺激に応じて、平均状態になるように同
時に書込み可能な、少なくとも２つの磁気トンネル接合
を含む、磁気デバイス。 （２）メモリ・アレイと組み合わせて、前記磁気デバイ
スが前記メモリ・アレイの磁気メモリ・セルを含み、前
記組合せが、前記アレイを横切る複数の交差領域を形成
するそれぞれ複数の第１および第２の交差導線と、前記
磁気メモリ・セルを含み、それぞれが複数の交差領域の
それぞれ１つに配置された複数の磁気メモリ・セルであ
って、前記複数の磁気メモリ・セルのそれぞれが少なく
とも２つの磁気トンネル接合をその中に有し、したがっ
て、実質的に均一の磁気応答を有し、選択した交差領域
を形成する第１および第２の導線のそれぞれにより印加
された電気および結果的な磁気刺激によって選択される
交差領域にあるセルのみが書き込まれ、前記選択した交
差領域を形成する前記第１および第２の導線に沿ったセ
ル以外のセルには書き込まれないようになっている複数
の磁気メモリ・セルとを含む、上記（１）に記載の磁気
デバイス。 （３）前記少なくとも２つの磁気トンネル接合が、前記
磁気刺激をそこから受け入れるために前記少なくとも１
つの電極のうちの第１および第２の電極間に直列に配置
される、上記（１）に記載の磁気メモリ・セル。 （４）前記少なくとも２つの磁気トンネル接合が、前記
磁気刺激をそこから受け入れるために前記少なくとも１
つの電極のうちの第１および第２の電極間に並列に配置
される、上記（１）に記載の磁気メモリ・セル。 （５）前記少なくとも２つの磁気トンネル接合のそれぞ
れが、基準磁化方向を有する第１の領域と、それに印加
された前記磁気刺激に応じて変化可能な磁化方向を有す
る第２の領域とを含む、上記（１）に記載の磁気デバイ
ス。 （６）前記少なくとも２つの磁気トンネル接合のそれぞ
れの前記第１の領域が、前記基準磁化方向を有する単一
の凝集磁気領域の一部である、上記（５）に記載の磁気
デバイス。 （７）前記少なくとも２つの磁気トンネル接合の前記第
２の領域が、互いに磁気的に減結合されるように形成さ
れる、上記（５）に記載の磁気デバイス。 （８）前記少なくとも２つの磁気トンネル接合の前記第
２の領域が、互いに同一平面になるように配置され、非
磁性材料によって分離されているそれぞれの層を含む、
上記（７）に記載の磁気デバイス。 （９）前記少なくとも２つの磁気トンネル接合のそれぞ
れの前記第２の領域が磁気細粒を含む、上記（７）に記
載の磁気デバイス。 （１０）前記少なくとも２つの磁気トンネル接合の前記
第２の領域が、その中に複数の磁気細粒を有する磁気媒
体からパターン形成した領域を含み、各磁気細粒がそれ
ぞれの第２の領域を形成する、上記（９）に記載の磁気
デバイス。 （１１）前記少なくとも２つの磁気トンネル接合のそれ
ぞれが、基準磁化方向を有する第１の領域と、それに印
加された前記電気および結果的な磁気刺激に応じて同時
に変化可能な逆平行磁化方向をその中に有する第２の領
域であって、前記逆平行磁化方向の一方がそのそれぞれ
の第１の領域と連絡してセル・トンネル効果を実施し、
前記逆平行磁化方向が前記磁気メモリ・セル内の他の磁
気トンネル接合との相互磁気結合を最小限にする第２の
領域とを含む、上記（１）に記載の磁気デバイス。 （１２）少なくとも１つの電極を使用して磁気デバイス
に平均状態を格納するための方法であって、前記少なく
とも１つの電極によりそれに印加された磁気刺激に応じ
て、前記状態になるように同時に書込み可能な、少なく
とも２つの磁気トンネル接合を使用することを含む方
法。 （１３）前記少なくとも２つの磁気トンネル接合が、前
記磁気刺激をそこから受け入れるために前記少なくとも
１つの電極のうちの第１および第２の電極間に直列に配
置される、上記（１２）に記載の方法。 （１４）前記少なくとも２つの磁気トンネル接合が、前
記磁気刺激をそこから受け入れるために前記少なくとも
１つの電極のうちの第１および第２の電極間に並列に配
置される、上記（１２）に記載の方法。 （１５）前記少なくとも２つの磁気トンネル接合のそれ
ぞれが、基準磁化方向を有する第１の領域と、それに印
加された前記磁気刺激に応じて変化可能な磁化方向を有
する第２の領域とを含む、上記（１２）に記載の方法。 （１６）磁気デバイスを形成するための方法であって、
少なくとも１つの電極を設けるステップと、前記少なく
とも１つの電極の最も近くに前記磁気デバイスを形成
し、前記磁気デバイスが前記少なくとも１つの電極によ
りそれに印加された磁気刺激に応じて、平均状態になる
ように同時に書込み可能な、少なくとも２つの磁気トン
ネル接合をその中に含むステップとを含む方法。 （１７）前記磁気デバイスを形成するステップが、前記
磁気刺激をそこから受け入れるために前記少なくとも１
つの電極のそれぞれの第１および第２の電極間に直列に
前記少なくとも２つの磁気トンネル接合を形成すること
を含む、上記（１６）に記載の方法。 （１８）前記磁気デバイスを形成するステップが、前記
磁気刺激をそこから受け入れるために前記少なくとも１
つの電極の第１および第２の電極間に並列に前記少なく
とも２つの磁気トンネル接合を形成することを含む、上
記（１６）に記載の方法。 （１９）前記磁気デバイスを形成するステップが、前記
少なくとも２つの磁気トンネル接合のそれぞれに第１の
領域を形成し、前記第１の領域のそれぞれが基準磁化方
向を有することと、前記少なくとも２つの磁気トンネル
接合のそれぞれに第２の領域を形成し、前記第２の領域
のそれぞれがそれに印加された前記磁気刺激に応じて変
化可能な磁化方向を有することとを含む、上記（１６）
に記載の方法。 （２０）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第１の領域が、前記基準磁化方向を有する単
一の凝集磁気領域から形成される、上記（１９）に記載
の方法。 （２１）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第２の領域が、互いに磁気的に減結合される
ように形成される、上記（１９）に記載の方法。 （２２）前記少なくとも２つの磁気トンネル接合の前記
第２の領域が、互いに同一平面になるように配置され、
磁気絶縁材料によって分離されているそれぞれの層とし
て形成される、上記（２１）に記載の方法。 （２３）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第２の領域が磁気細粒として形成される、上
記（２１）に記載の方法。 （２４）前記少なくとも２つの磁気トンネル接合のそれ
ぞれに第２の領域を形成するステップが、その中に複数
の磁気細粒を有する磁気媒体から前記第２の領域を同時
にパターン形成し、各磁気細粒がそれぞれの第２の領域
を形成することを含む、上記（２３）に記載の方法。 （２５）磁気メモリ・アレイを形成するための方法であ
って、複数の第１の導線と、交差する複数の第２の導線
とを設け、それにより、前記アレイを横切る複数の交差
領域を形成するステップと、前記複数の交差領域の１つ
の交差領域に磁気メモリ・セルを形成し、前記磁気メモ
リ・セルが、前記１つの交差領域を形成する前記それぞ
れの第１および交差する第２の線によりそれに印加され
た磁気刺激に応じて、平均状態になるように同時に書込
み可能な、少なくとも２つの磁気トンネル接合をその中
に含むステップとを含む方法。 （２６）前記磁気メモリ・セルを形成するステップが、
前記磁気刺激をそこから受け入れるために前記それぞれ
の第１および交差する第２の線間に直列に前記少なくと
も２つの磁気トンネル接合を形成することを含む、上記
（２５）に記載の方法。 （２７）前記磁気メモリ・セルを形成するステップが、
前記磁気刺激を受け入れるために前記それぞれの第１お
よび交差する第２の線間に並列に前記少なくとも２つの
磁気トンネル接合を形成することを含む、上記（２５）
に記載の方法。 （２８）前記磁気メモリ・セルを形成するステップが、
前記少なくとも２つの磁気トンネル接合のそれぞれに第
１の領域を形成し、前記第１の領域のそれぞれが基準磁
化方向を有することと、前記少なくとも２つの磁気トン
ネル接合のそれぞれに第２の領域を形成し、前記第２の
領域のそれぞれがそれに印加された前記磁気刺激に応じ
て変化可能な磁化方向を有することとを含む、上記（２
５）に記載の方法。 （２９）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第１の領域が、前記基準磁化方向を有する単
一の凝集磁気領域から形成される、上記（２８）に記載
の方法。 （３０）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第２の領域が、互いに磁気的に減結合される
ように形成される、上記（２８）に記載の方法。 （３１）前記少なくとも２つの磁気トンネル接合の前記
第２の領域が、互いに同一平面になるように配置され、
磁気絶縁材料によって分離されているそれぞれの層とし
て形成される、上記（３０）に記載の方法。 （３２）前記少なくとも２つの磁気トンネル接合のそれ
ぞれの前記第２の領域が磁気細粒として形成される、上
記（３０）に記載の方法。 （３３）前記少なくとも２つの磁気トンネル接合のそれ
ぞれに第２の領域を形成するステップが、その中に複数
の磁気細粒を有する磁気媒体から前記第２の領域を同時
にパターン形成し、各磁気細粒がそれぞれの第２の領域
を形成することを含む、上記（３２）に記載の方法。 （３４）前記磁気メモリ・セルを形成するステップが、
前記少なくとも２つの磁気トンネル接合のそれぞれに第
１の領域を形成し、前記第１の領域のそれぞれが基準磁
化方向を有することと、前記少なくとも２つの磁気トン
ネル接合のそれぞれに第２の領域を形成し、前記第２の
領域のそれぞれがそれに印加された前記磁気刺激に応じ
て同時に変化可能な逆平行磁化方向をその中に有し、前
記逆平行磁化方向の一方がそのそれぞれの第１の領域と
連絡してセル・トンネル効果を実施し、前記逆平行磁化
方向が前記磁気メモリ・セル内の他の磁気トンネル接合
との相互磁気結合を最小限にすることとを含む、上記
（２５）に記載の方法。
【図１】交差するビット線とワード線の交差領域に配置
された磁気メモリ・セルを有するＭＲＡＭアレイを示す
図である。
された磁気メモリ・セルを有するＭＲＡＭアレイを示す
図である。
【図２】図１の磁気メモリ・セルの１つを形成する層の
例を示す図である。
例を示す図である。
【図３】単一の理想的な磁気トンネル接合の磁気応答の
「アステロイド」モデルを示す図である。
「アステロイド」モデルを示す図である。
【図４】各セルが予測不能な応答を有し、したがって、
このようなセルのアレイを効果的に動作させるために可
能な電気および磁気刺激値の動作窓を狭くする、単一磁
気トンネル接合セルの磁気応答の「アステロイド」モデ
ルを示す図である。
このようなセルのアレイを効果的に動作させるために可
能な電気および磁気刺激値の動作窓を狭くする、単一磁
気トンネル接合セルの磁気応答の「アステロイド」モデ
ルを示す図である。
【図５】単一磁気トンネル接合セルの変動応答を示す、
収集したテスト・データを示す図である。
収集したテスト・データを示す図である。
【図６】図５に示すデータを要約した「アステロイド」
図である。
図である。
【図７】図６の平均データの「アステロイド」を示す図
である。
である。
【図８】本発明の原理、すなわち、各メモリ・セル内の
複数の磁気トンネル接合を使用する４個の磁気メモリ・
セルについて収集したテスト・データを示す図である。
複数の磁気トンネル接合を使用する４個の磁気メモリ・
セルについて収集したテスト・データを示す図である。
【図９】図８に示すデータを要約した「アステロイド」
図である。
図である。
【図１０】図９の平均データの「アステロイド」を示す
図である。
図である。
【図１１】磁気トンネル接合が並列に配置された、本発
明の複数磁気トンネル接合セルの第１の実施例を示す図
である。
明の複数磁気トンネル接合セルの第１の実施例を示す図
である。
【図１２】磁気トンネル接合が直列に配置された、本発
明の複数接合セルの第２の実施例を示す図である。
明の複数接合セルの第２の実施例を示す図である。
【図１３】単一セル内の複数の磁気トンネル接合を形成
するために磁気細粒を使用する、本発明の他の実施例を
示す図である。
するために磁気細粒を使用する、本発明の他の実施例を
示す図である。
【図１４】複数磁気細粒セルを形成するための磁気媒体
パターン形成手法を示す図である。
パターン形成手法を示す図である。
【図１５】磁気メモリ・セルが複数の磁気トンネル接合
を含み、それぞれが逆平行磁化方向を備えた層を含む自
由領域を有する、本発明の他の実施例を示す図である。
を含み、それぞれが逆平行磁化方向を備えた層を含む自
由領域を有する、本発明の他の実施例を示す図である。
【図１６】磁気メモリ・セルが複数の細長い磁気トンネ
ル接合をその中に含む、本発明の他の実施例を示す図で
ある。
ル接合をその中に含む、本発明の他の実施例を示す図で
ある。
【図１７】本発明によって得られる磁界形状のカストマ
イズを含む、追加の設計フレキシビリティを示す図であ
る。
イズを含む、追加の設計フレキシビリティを示す図であ
る。
【図１８】本発明によって得られる磁界形状のカストマ
イズを含む、追加の設計フレキシビリティを示す図であ
る。
イズを含む、追加の設計フレキシビリティを示す図であ
る。
１０３ 導線 １０５ 導線 １０８ａ 磁気トンネル接合 １０８ｂ 磁気トンネル接合 １０９ 磁気メモリ・セル １２０ａ 基準領域 １２０ｂ 基準領域 １２２ａ トンネル領域 １２２ｂ トンネル領域 １２４ａ 自由領域 １２４ｂ 自由領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィリアム・ジョーゼフ・ガラガー アメリカ合衆国10502 ニューヨーク州ア ーズリー アッシュフォード・アベニュー 577 (72)発明者 フィリップ・ルイ・トルユー アメリカ合衆国07430 ニュージャージー 州マーワ チェドワース・サークル 1171
Claims (34)
- 【請求項１】少なくとも１つの電極を使用して動作可能
であり、 前記少なくとも１つの電極によりそれに印加された磁気
刺激に応じて、平均状態になるように同時に書込み可能
な、少なくとも２つの磁気トンネル接合を含む、磁気デ
バイス。 - 【請求項２】メモリ・アレイと組み合わせて、前記磁気
デバイスが前記メモリ・アレイの磁気メモリ・セルを含
み、前記組合せが、 前記アレイを横切る複数の交差領域を形成するそれぞれ
複数の第１および第２の交差導線と、 前記磁気メモリ・セルを含み、それぞれが複数の交差領
域のそれぞれ１つに配置された複数の磁気メモリ・セル
であって、前記複数の磁気メモリ・セルのそれぞれが少
なくとも２つの磁気トンネル接合をその中に有し、した
がって、実質的に均一の磁気応答を有し、選択した交差
領域を形成する第１および第２の導線のそれぞれにより
印加された電気および結果的な磁気刺激によって選択さ
れる交差領域にあるセルのみが書き込まれ、前記選択し
た交差領域を形成する前記第１および第２の導線に沿っ
たセル以外のセルには書き込まれないようになっている
複数の磁気メモリ・セルとを含む、請求項１に記載の磁
気デバイス。 - 【請求項３】前記少なくとも２つの磁気トンネル接合
が、前記磁気刺激をそこから受け入れるために前記少な
くとも１つの電極のうちの第１および第２の電極間に直
列に配置される、請求項１に記載の磁気メモリ・セル。 - 【請求項４】前記少なくとも２つの磁気トンネル接合
が、前記磁気刺激をそこから受け入れるために前記少な
くとも１つの電極のうちの第１および第２の電極間に並
列に配置される、請求項１に記載の磁気メモリ・セル。 - 【請求項５】前記少なくとも２つの磁気トンネル接合の
それぞれが、 基準磁化方向を有する第１の領域と、 それに印加された前記磁気刺激に応じて変化可能な磁化
方向を有する第２の領域とを含む、請求項１に記載の磁
気デバイス。 - 【請求項６】前記少なくとも２つの磁気トンネル接合の
それぞれの前記第１の領域が、前記基準磁化方向を有す
る単一の凝集磁気領域の一部である、請求項５に記載の
磁気デバイス。 - 【請求項７】前記少なくとも２つの磁気トンネル接合の
前記第２の領域が、互いに磁気的に減結合されるように
形成される、請求項５に記載の磁気デバイス。 - 【請求項８】前記少なくとも２つの磁気トンネル接合の
前記第２の領域が、互いに同一平面になるように配置さ
れ、非磁性材料によって分離されているそれぞれの層を
含む、請求項７に記載の磁気デバイス。 - 【請求項９】前記少なくとも２つの磁気トンネル接合の
それぞれの前記第２の領域が磁気細粒を含む、請求項７
に記載の磁気デバイス。 - 【請求項１０】前記少なくとも２つの磁気トンネル接合
の前記第２の領域が、その中に複数の磁気細粒を有する
磁気媒体からパターン形成した領域を含み、各磁気細粒
がそれぞれの第２の領域を形成する、請求項９に記載の
磁気デバイス。 - 【請求項１１】前記少なくとも２つの磁気トンネル接合
のそれぞれが、 基準磁化方向を有する第１の領域と、 それに印加された前記電気および結果的な磁気刺激に応
じて同時に変化可能な逆平行磁化方向をその中に有する
第２の領域であって、前記逆平行磁化方向の一方がその
それぞれの第１の領域と連絡してセル・トンネル効果を
実施し、前記逆平行磁化方向が前記磁気メモリ・セル内
の他の磁気トンネル接合との相互磁気結合を最小限にす
る第２の領域とを含む、請求項１に記載の磁気デバイ
ス。 - 【請求項１２】少なくとも１つの電極を使用して磁気デ
バイスに平均状態を格納するための方法であって、 前記少なくとも１つの電極によりそれに印加された磁気
刺激に応じて、前記状態になるように同時に書込み可能
な、少なくとも２つの磁気トンネル接合を使用すること
を含む方法。 - 【請求項１３】前記少なくとも２つの磁気トンネル接合
が、前記磁気刺激をそこから受け入れるために前記少な
くとも１つの電極のうちの第１および第２の電極間に直
列に配置される、請求項１２に記載の方法。 - 【請求項１４】前記少なくとも２つの磁気トンネル接合
が、前記磁気刺激をそこから受け入れるために前記少な
くとも１つの電極のうちの第１および第２の電極間に並
列に配置される、請求項１２に記載の方法。 - 【請求項１５】前記少なくとも２つの磁気トンネル接合
のそれぞれが、 基準磁化方向を有する第１の領域と、 それに印加された前記磁気刺激に応じて変化可能な磁化
方向を有する第２の領域とを含む、請求項１２に記載の
方法。 - 【請求項１６】磁気デバイスを形成するための方法であ
って、 少なくとも１つの電極を設けるステップと、 前記少なくとも１つの電極の最も近くに前記磁気デバイ
スを形成し、前記磁気デバイスが前記少なくとも１つの
電極によりそれに印加された磁気刺激に応じて、平均状
態になるように同時に書込み可能な、少なくとも２つの
磁気トンネル接合をその中に含むステップとを含む方
法。 - 【請求項１７】前記磁気デバイスを形成するステップ
が、 前記磁気刺激をそこから受け入れるために前記少なくと
も１つの電極のそれぞれの第１および第２の電極間に直
列に前記少なくとも２つの磁気トンネル接合を形成する
ことを含む、請求項１６に記載の方法。 - 【請求項１８】前記磁気デバイスを形成するステップ
が、 前記磁気刺激をそこから受け入れるために前記少なくと
も１つの電極の第１および第２の電極間に並列に前記少
なくとも２つの磁気トンネル接合を形成することを含
む、請求項１６に記載の方法。 - 【請求項１９】前記磁気デバイスを形成するステップ
が、 前記少なくとも２つの磁気トンネル接合のそれぞれに第
１の領域を形成し、前記第１の領域のそれぞれが基準磁
化方向を有することと、 前記少なくとも２つの磁気トンネル接合のそれぞれに第
２の領域を形成し、前記第２の領域のそれぞれがそれに
印加された前記磁気刺激に応じて変化可能な磁化方向を
有することとを含む、請求項１６に記載の方法。 - 【請求項２０】前記少なくとも２つの磁気トンネル接合
のそれぞれの前記第１の領域が、前記基準磁化方向を有
する単一の凝集磁気領域から形成される、請求項１９に
記載の方法。 - 【請求項２１】前記少なくとも２つの磁気トンネル接合
のそれぞれの前記第２の領域が、互いに磁気的に減結合
されるように形成される、請求項１９に記載の方法。 - 【請求項２２】前記少なくとも２つの磁気トンネル接合
の前記第２の領域が、互いに同一平面になるように配置
され、磁気絶縁材料によって分離されているそれぞれの
層として形成される、請求項２１に記載の方法。 - 【請求項２３】前記少なくとも２つの磁気トンネル接合
のそれぞれの前記第２の領域が磁気細粒として形成され
る、請求項２１に記載の方法。 - 【請求項２４】前記少なくとも２つの磁気トンネル接合
のそれぞれに第２の領域を形成するステップが、その中
に複数の磁気細粒を有する磁気媒体から前記第２の領域
を同時にパターン形成し、各磁気細粒がそれぞれの第２
の領域を形成することを含む、請求項２３に記載の方
法。 - 【請求項２５】磁気メモリ・アレイを形成するための方
法であって、 複数の第１の導線と、交差する複数の第２の導線とを設
け、それにより、前記アレイを横切る複数の交差領域を
形成するステップと、 前記複数の交差領域の１つの交差領域に磁気メモリ・セ
ルを形成し、前記磁気メモリ・セルが、前記１つの交差
領域を形成する前記それぞれの第１および交差する第２
の線によりそれに印加された磁気刺激に応じて、平均状
態になるように同時に書込み可能な、少なくとも２つの
磁気トンネル接合をその中に含むステップとを含む方
法。 - 【請求項２６】前記磁気メモリ・セルを形成するステッ
プが、 前記磁気刺激をそこから受け入れるために前記それぞれ
の第１および交差する第２の線間に直列に前記少なくと
も２つの磁気トンネル接合を形成することを含む、請求
項２５に記載の方法。 - 【請求項２７】前記磁気メモリ・セルを形成するステッ
プが、 前記磁気刺激を受け入れるために前記それぞれの第１お
よび交差する第２の線間に並列に前記少なくとも２つの
磁気トンネル接合を形成することを含む、請求項２５に
記載の方法。 - 【請求項２８】前記磁気メモリ・セルを形成するステッ
プが、 前記少なくとも２つの磁気トンネル接合のそれぞれに第
１の領域を形成し、前記第１の領域のそれぞれが基準磁
化方向を有することと、 前記少なくとも２つの磁気トンネル接合のそれぞれに第
２の領域を形成し、前記第２の領域のそれぞれがそれに
印加された前記磁気刺激に応じて変化可能な磁化方向を
有することとを含む、請求項２５に記載の方法。 - 【請求項２９】前記少なくとも２つの磁気トンネル接合
のそれぞれの前記第１の領域が、前記基準磁化方向を有
する単一の凝集磁気領域から形成される、請求項２８に
記載の方法。 - 【請求項３０】前記少なくとも２つの磁気トンネル接合
のそれぞれの前記第２の領域が、互いに磁気的に減結合
されるように形成される、請求項２８に記載の方法。 - 【請求項３１】前記少なくとも２つの磁気トンネル接合
の前記第２の領域が、互いに同一平面になるように配置
され、磁気絶縁材料によって分離されているそれぞれの
層として形成される、請求項３０に記載の方法。 - 【請求項３２】前記少なくとも２つの磁気トンネル接合
のそれぞれの前記第２の領域が磁気細粒として形成され
る、請求項３０に記載の方法。 - 【請求項３３】前記少なくとも２つの磁気トンネル接合
のそれぞれに第２の領域を形成するステップが、その中
に複数の磁気細粒を有する磁気媒体から前記第２の領域
を同時にパターン形成し、各磁気細粒がそれぞれの第２
の領域を形成することを含む、請求項３２に記載の方
法。 - 【請求項３４】前記磁気メモリ・セルを形成するステッ
プが、 前記少なくとも２つの磁気トンネル接合のそれぞれに第
１の領域を形成し、前記第１の領域のそれぞれが基準磁
化方向を有することと、 前記少なくとも２つの磁気トンネル接合のそれぞれに第
２の領域を形成し、前記第２の領域のそれぞれがそれに
印加された前記磁気刺激に応じて同時に変化可能な逆平
行磁化方向をその中に有し、前記逆平行磁化方向の一方
がそのそれぞれの第１の領域と連絡してセル・トンネル
効果を実施し、前記逆平行磁化方向が前記磁気メモリ・
セル内の他の磁気トンネル接合との相互磁気結合を最小
限にすることとを含む、請求項２５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/021,342 US6072718A (en) | 1998-02-10 | 1998-02-10 | Magnetic memory devices having multiple magnetic tunnel junctions therein |
| US09/021342 | 1998-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317071A true JPH11317071A (ja) | 1999-11-16 |
| JP3443026B2 JP3443026B2 (ja) | 2003-09-02 |
Family
ID=21803670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02629199A Expired - Fee Related JP3443026B2 (ja) | 1998-02-10 | 1999-02-03 | 複数の接合部を有する安定した磁気トンネル・デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6072718A (ja) |
| EP (1) | EP0936622B1 (ja) |
| JP (1) | JP3443026B2 (ja) |
| KR (1) | KR100339176B1 (ja) |
| DE (1) | DE69903206T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195251A (ja) * | 1998-12-28 | 2000-07-14 | Yamaha Corp | 磁気抵抗ランダムアクセスメモリ |
| US6404673B1 (en) | 2000-07-27 | 2002-06-11 | Fujitsu Limited | Magnetic memory device and method of reading data in magnetic memory device |
| JP2005044950A (ja) * | 2003-07-25 | 2005-02-17 | Tdk Corp | 磁気記憶セル及びこれを用いた磁気メモリデバイス |
| US7382643B2 (en) | 2005-09-16 | 2008-06-03 | Fujitsu Limited | Magnetoresistive effect element and magnetic memory device |
| KR100846542B1 (ko) * | 2000-11-27 | 2008-07-15 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
Families Citing this family (130)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072382A (en) * | 1998-01-06 | 2000-06-06 | Nonvolatile Electronics, Incorporated | Spin dependent tunneling sensor |
| US20040017721A1 (en) * | 1998-10-30 | 2004-01-29 | Schwabe Nikolai Franz Gregoe | Magnetic storage device |
| CN1145168C (zh) * | 1999-01-13 | 2004-04-07 | 因芬尼昂技术股份公司 | 磁阻随机存取存储器的写/读结构 |
| EP1163676B1 (de) * | 1999-03-19 | 2002-12-11 | Infineon Technologies AG | Speicherzellenanordnung und verfahren zu deren herstellung |
| US6381171B1 (en) * | 1999-05-19 | 2002-04-30 | Kabushiki Kaisha Toshiba | Magnetic element, magnetic read head, magnetic storage device, magnetic memory device |
| US6611405B1 (en) * | 1999-09-16 | 2003-08-26 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory device |
| US6727105B1 (en) * | 2000-02-28 | 2004-04-27 | Hewlett-Packard Development Company, L.P. | Method of fabricating an MRAM device including spin dependent tunneling junction memory cells |
| AU2001243503A1 (en) * | 2000-03-09 | 2001-09-17 | Richard M. Lienau | Method and apparatus for reading data from a ferromagnetic memory cell |
| EP1134743A3 (en) | 2000-03-13 | 2002-04-10 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistive device and magneto-resistive effect type storage device |
| US6269018B1 (en) * | 2000-04-13 | 2001-07-31 | International Business Machines Corporation | Magnetic random access memory using current through MTJ write mechanism |
| JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
| JP4149647B2 (ja) * | 2000-09-28 | 2008-09-10 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US6724674B2 (en) * | 2000-11-08 | 2004-04-20 | International Business Machines Corporation | Memory storage device with heating element |
| US6611453B2 (en) * | 2001-01-24 | 2003-08-26 | Infineon Technologies Ag | Self-aligned cross-point MRAM device with aluminum metallization layers |
| US6567297B2 (en) * | 2001-02-01 | 2003-05-20 | Micron Technology, Inc. | Method and apparatus for sensing resistance values of memory cells |
| US6515341B2 (en) * | 2001-02-26 | 2003-02-04 | Motorola, Inc. | Magnetoelectronics element having a stressed over-layer configured for alteration of the switching energy barrier |
| JP4731041B2 (ja) * | 2001-05-16 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP3807254B2 (ja) * | 2001-05-30 | 2006-08-09 | ソニー株式会社 | 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド |
| US7220498B2 (en) | 2001-05-31 | 2007-05-22 | National Institute Of Advanced Industrial Science And Technology | Tunnel magnetoresistance element |
| US6858862B2 (en) * | 2001-06-29 | 2005-02-22 | Intel Corporation | Discrete polymer memory array and method of making same |
| US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| US6960479B2 (en) * | 2001-07-20 | 2005-11-01 | Intel Corporation | Stacked ferroelectric memory device and method of making same |
| US6624457B2 (en) | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
| US7566478B2 (en) | 2001-07-25 | 2009-07-28 | Nantero, Inc. | Methods of making carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6919592B2 (en) | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
| US7259410B2 (en) | 2001-07-25 | 2007-08-21 | Nantero, Inc. | Devices having horizontally-disposed nanofabric articles and methods of making the same |
| US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US6924538B2 (en) | 2001-07-25 | 2005-08-02 | Nantero, Inc. | Devices having vertically-disposed nanofabric articles and methods of making the same |
| US6911682B2 (en) | 2001-12-28 | 2005-06-28 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US6574130B2 (en) | 2001-07-25 | 2003-06-03 | Nantero, Inc. | Hybrid circuit having nanotube electromechanical memory |
| US6835591B2 (en) | 2001-07-25 | 2004-12-28 | Nantero, Inc. | Methods of nanotube films and articles |
| US6869855B1 (en) | 2001-09-02 | 2005-03-22 | Borealis Technical Limited | Method for making electrode pairs |
| US6795281B2 (en) * | 2001-09-25 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Magneto-resistive device including soft synthetic ferrimagnet reference layer |
| KR100402390B1 (ko) * | 2001-10-05 | 2003-10-17 | 삼성전자주식회사 | 다층 터널접합층을 갖는 반도체 기억장치 및 그 제조방법 |
| US6545906B1 (en) | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| KR20030034500A (ko) * | 2001-10-23 | 2003-05-09 | 주식회사 하이닉스반도체 | 마그네틱 램 |
| US6570783B1 (en) * | 2001-11-15 | 2003-05-27 | Micron Technology, Inc. | Asymmetric MRAM cell and bit design for improving bit yield |
| JP3866567B2 (ja) * | 2001-12-13 | 2007-01-10 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP4278325B2 (ja) | 2001-12-19 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6795334B2 (en) * | 2001-12-21 | 2004-09-21 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
| KR100457159B1 (ko) * | 2001-12-26 | 2004-11-16 | 주식회사 하이닉스반도체 | 마그네틱 램 |
| KR100465598B1 (ko) * | 2001-12-26 | 2005-01-13 | 주식회사 하이닉스반도체 | 쇼트키 다이오드를 이용한 마그네틱 램 |
| JP2003197875A (ja) * | 2001-12-28 | 2003-07-11 | Toshiba Corp | 磁気記憶装置 |
| US6784028B2 (en) | 2001-12-28 | 2004-08-31 | Nantero, Inc. | Methods of making electromechanical three-trace junction devices |
| US7176505B2 (en) | 2001-12-28 | 2007-02-13 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US6625059B1 (en) * | 2002-03-06 | 2003-09-23 | Hewlett-Packard Development Company, L.P. | Synthetic ferrimagnet reference layer for a magnetic storage device |
| US7335395B2 (en) | 2002-04-23 | 2008-02-26 | Nantero, Inc. | Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6667897B1 (en) | 2002-06-28 | 2003-12-23 | International Business Machines Corporation | Magnetic tunnel junction containing a ferrimagnetic layer and anti-parallel layer |
| US7095646B2 (en) | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
| JP2004111437A (ja) * | 2002-09-13 | 2004-04-08 | Toshiba Corp | 磁気記憶装置 |
| US6744651B2 (en) * | 2002-09-20 | 2004-06-01 | Taiwan Semiconductor Manufacturing Company | Local thermal enhancement of magnetic memory cell during programming |
| US6775183B2 (en) * | 2002-10-22 | 2004-08-10 | Btg International Ltd. | Magnetic memory device employing giant magnetoresistance effect |
| US6639830B1 (en) | 2002-10-22 | 2003-10-28 | Btg International Ltd. | Magnetic memory device |
| US6890767B2 (en) * | 2002-10-24 | 2005-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to reduce switch threshold of soft magnetic films |
| US6660568B1 (en) | 2002-11-07 | 2003-12-09 | International Business Machines Corporation | BiLevel metallization for embedded back end of the line structures |
| US7023723B2 (en) * | 2002-11-12 | 2006-04-04 | Nve Corporation | Magnetic memory layers thermal pulse transitions |
| US7560136B2 (en) | 2003-01-13 | 2009-07-14 | Nantero, Inc. | Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6909628B2 (en) * | 2003-02-13 | 2005-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | High density magnetic RAM and array architecture using a one transistor, one diode, and one MTJ cell |
| JP2004288311A (ja) * | 2003-03-24 | 2004-10-14 | Toshiba Corp | 半導体記憶装置及びその制御方法 |
| US7916435B1 (en) | 2003-05-02 | 2011-03-29 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic tunnel transistor having a base structure that provides polarization of unpolarized electrons from an emitter based upon a magnetic orientation of a free layer and a self-pinned layer |
| US7230804B2 (en) * | 2003-05-02 | 2007-06-12 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for providing a magnetic tunnel transistor with a self-pinned emitter |
| US6956763B2 (en) | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
| JP4142993B2 (ja) * | 2003-07-23 | 2008-09-03 | 株式会社東芝 | 磁気メモリ装置の製造方法 |
| US6967366B2 (en) | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
| US7536612B2 (en) * | 2003-08-29 | 2009-05-19 | International Business Machines Corporation | Field spike monitor for MRAM |
| US20050073878A1 (en) * | 2003-10-03 | 2005-04-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-sensing level MRAM structure with different magnetoresistance ratios |
| US7611911B2 (en) * | 2003-10-08 | 2009-11-03 | International Business Machines Corporation | Method and system for patterning of magnetic thin films using gaseous transformation to transform a magnetic portion to a non-magnetic portion |
| US20060281258A1 (en) * | 2004-10-06 | 2006-12-14 | Bernard Dieny | Magnetic tunnel junction device and writing/reading method for said device |
| FR2860910B1 (fr) * | 2003-10-10 | 2006-02-10 | Commissariat Energie Atomique | Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif |
| US20050105328A1 (en) * | 2003-11-17 | 2005-05-19 | Ho Chiahua | Perpendicular MRAM with high magnetic transition and low programming current |
| US6925000B2 (en) | 2003-12-12 | 2005-08-02 | Maglabs, Inc. | Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture |
| US7102920B2 (en) * | 2004-03-23 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Soft-reference three conductor magnetic memory storage device |
| US7211446B2 (en) * | 2004-06-11 | 2007-05-01 | International Business Machines Corporation | Method of patterning a magnetic tunnel junction stack for a magneto-resistive random access memory |
| US7061037B2 (en) * | 2004-07-06 | 2006-06-13 | Maglabs, Inc. | Magnetic random access memory with multiple memory layers and improved memory cell selectivity |
| US7072208B2 (en) * | 2004-07-28 | 2006-07-04 | Headway Technologies, Inc. | Vortex magnetic random access memory |
| US7092284B2 (en) * | 2004-08-20 | 2006-08-15 | Infineon Technologies Ag | MRAM with magnetic via for storage of information and field sensor |
| US7075818B2 (en) * | 2004-08-23 | 2006-07-11 | Maglabs, Inc. | Magnetic random access memory with stacked memory layers having access lines for writing and reading |
| US7129098B2 (en) | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
| US7088611B2 (en) * | 2004-11-30 | 2006-08-08 | Infineon Technologies Ag | MRAM with switchable ferromagnetic offset layer |
| US7061797B1 (en) * | 2004-12-30 | 2006-06-13 | Infineon Technologies Ag | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell |
| JP4373938B2 (ja) * | 2005-02-17 | 2009-11-25 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US7635903B2 (en) * | 2005-09-13 | 2009-12-22 | Everspin Technologies, Inc. | Oscillator and method of manufacture |
| JP4997789B2 (ja) * | 2006-02-23 | 2012-08-08 | Ｔｄｋ株式会社 | 磁気メモリ |
| US8363457B2 (en) * | 2006-02-25 | 2013-01-29 | Avalanche Technology, Inc. | Magnetic memory sensing circuit |
| US20070253245A1 (en) * | 2006-04-27 | 2007-11-01 | Yadav Technology | High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory |
| US7732881B2 (en) * | 2006-11-01 | 2010-06-08 | Avalanche Technology, Inc. | Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM) |
| US8063459B2 (en) * | 2007-02-12 | 2011-11-22 | Avalanche Technologies, Inc. | Non-volatile magnetic memory element with graded layer |
| US8018011B2 (en) * | 2007-02-12 | 2011-09-13 | Avalanche Technology, Inc. | Low cost multi-state magnetic memory |
| US20080246104A1 (en) * | 2007-02-12 | 2008-10-09 | Yadav Technology | High Capacity Low Cost Multi-State Magnetic Memory |
| US8084835B2 (en) * | 2006-10-20 | 2011-12-27 | Avalanche Technology, Inc. | Non-uniform switching based non-volatile magnetic based memory |
| US8508984B2 (en) * | 2006-02-25 | 2013-08-13 | Avalanche Technology, Inc. | Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof |
| US8183652B2 (en) * | 2007-02-12 | 2012-05-22 | Avalanche Technology, Inc. | Non-volatile magnetic memory with low switching current and high thermal stability |
| US8058696B2 (en) * | 2006-02-25 | 2011-11-15 | Avalanche Technology, Inc. | High capacity low cost multi-state magnetic memory |
| US8535952B2 (en) * | 2006-02-25 | 2013-09-17 | Avalanche Technology, Inc. | Method for manufacturing non-volatile magnetic memory |
| US8120949B2 (en) * | 2006-04-27 | 2012-02-21 | Avalanche Technology, Inc. | Low-cost non-volatile flash-RAM memory |
| US7508042B2 (en) * | 2006-12-22 | 2009-03-24 | Magic Technologies, Inc. | Spin transfer MRAM device with magnetic biasing |
| US8542524B2 (en) * | 2007-02-12 | 2013-09-24 | Avalanche Technology, Inc. | Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement |
| US7869266B2 (en) * | 2007-10-31 | 2011-01-11 | Avalanche Technology, Inc. | Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion |
| US20090218645A1 (en) * | 2007-02-12 | 2009-09-03 | Yadav Technology Inc. | multi-state spin-torque transfer magnetic random access memory |
| EP2204852A4 (en) * | 2007-10-25 | 2012-02-22 | Fuji Electric Co Ltd | SPIN VALVE ELEMENT AND METHOD FOR ITS MANUFACTURE |
| US8004881B2 (en) * | 2007-12-19 | 2011-08-23 | Qualcomm Incorporated | Magnetic tunnel junction device with separate read and write paths |
| US7936596B2 (en) * | 2008-02-01 | 2011-05-03 | Qualcomm Incorporated | Magnetic tunnel junction cell including multiple magnetic domains |
| US8802451B2 (en) | 2008-02-29 | 2014-08-12 | Avalanche Technology Inc. | Method for manufacturing high density non-volatile magnetic memory |
| US8634231B2 (en) * | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
| US7579197B1 (en) | 2008-03-04 | 2009-08-25 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
| US7781231B2 (en) * | 2008-03-07 | 2010-08-24 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction device |
| US7885105B2 (en) * | 2008-03-25 | 2011-02-08 | Qualcomm Incorporated | Magnetic tunnel junction cell including multiple vertical magnetic domains |
| US8659852B2 (en) * | 2008-04-21 | 2014-02-25 | Seagate Technology Llc | Write-once magentic junction memory array |
| US7852663B2 (en) * | 2008-05-23 | 2010-12-14 | Seagate Technology Llc | Nonvolatile programmable logic gates and adders |
| US7855911B2 (en) * | 2008-05-23 | 2010-12-21 | Seagate Technology Llc | Reconfigurable magnetic logic device using spin torque |
| US7881098B2 (en) | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
| US7985994B2 (en) | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
| US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
| US8089132B2 (en) | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
| US8039913B2 (en) * | 2008-10-09 | 2011-10-18 | Seagate Technology Llc | Magnetic stack with laminated layer |
| US20100102405A1 (en) * | 2008-10-27 | 2010-04-29 | Seagate Technology Llc | St-ram employing a spin filter |
| US8045366B2 (en) | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
| US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
| US7826181B2 (en) * | 2008-11-12 | 2010-11-02 | Seagate Technology Llc | Magnetic memory with porous non-conductive current confinement layer |
| US8289756B2 (en) | 2008-11-25 | 2012-10-16 | Seagate Technology Llc | Non volatile memory including stabilizing structures |
| US7826259B2 (en) | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
| US7999338B2 (en) | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
| US9385308B2 (en) * | 2010-03-26 | 2016-07-05 | Qualcomm Incorporated | Perpendicular magnetic tunnel junction structure |
| US8625337B2 (en) | 2010-05-06 | 2014-01-07 | Qualcomm Incorporated | Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements |
| DE102010055754A1 (de) * | 2010-12-22 | 2012-06-28 | Sensitec Gmbh | Magnetoresistives Sensorelement |
| US9236561B2 (en) | 2011-09-12 | 2016-01-12 | Samsung Electronics Co., Ltd. | Method and system for providing multiple self-aligned logic cells in a single stack |
| US9548095B2 (en) | 2014-08-20 | 2017-01-17 | Everspin Technologies, Inc. | Redundant magnetic tunnel junctions in magnetoresistive memory |
| US11386320B2 (en) | 2019-03-06 | 2022-07-12 | International Business Machines Corporation | Magnetic domain wall-based non-volatile, linear and bi-directional synaptic weight element |
| US11222920B2 (en) * | 2020-02-04 | 2022-01-11 | Western Digital Technologies, Inc. | Magnetic device including multiferroic regions and methods of forming the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1230363B (it) * | 1989-08-01 | 1991-10-18 | Sgs Thomson Microelectronics | Cella di memoria eeprom, con protezione migliorata da errori dovuti a rottura della cella. |
| MY108176A (en) * | 1991-02-08 | 1996-08-30 | Hitachi Global Storage Tech Netherlands B V | Magnetoresistive sensor based on oscillations in the magnetoresistance |
| US5408377A (en) * | 1993-10-15 | 1995-04-18 | International Business Machines Corporation | Magnetoresistive sensor with improved ferromagnetic sensing layer and magnetic recording system using the sensor |
| JP3767930B2 (ja) * | 1995-11-13 | 2006-04-19 | 沖電気工業株式会社 | 情報の記録・再生方法および情報記憶装置 |
| US5659499A (en) * | 1995-11-24 | 1997-08-19 | Motorola | Magnetic memory and method therefor |
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US5650958A (en) * | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US5920500A (en) * | 1996-08-23 | 1999-07-06 | Motorola, Inc. | Magnetic random access memory having stacked memory cells and fabrication method therefor |
| US5768181A (en) * | 1997-04-07 | 1998-06-16 | Motorola, Inc. | Magnetic device having multi-layer with insulating and conductive layers |
-
1998
- 1998-02-10 US US09/021,342 patent/US6072718A/en not_active Expired - Lifetime
-
1999
- 1999-01-15 KR KR1019990001019A patent/KR100339176B1/ko not_active Expired - Fee Related
- 1999-01-20 DE DE69903206T patent/DE69903206T2/de not_active Expired - Lifetime
- 1999-01-20 EP EP99300384A patent/EP0936622B1/en not_active Expired - Lifetime
- 1999-02-03 JP JP02629199A patent/JP3443026B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195251A (ja) * | 1998-12-28 | 2000-07-14 | Yamaha Corp | 磁気抵抗ランダムアクセスメモリ |
| US6404673B1 (en) | 2000-07-27 | 2002-06-11 | Fujitsu Limited | Magnetic memory device and method of reading data in magnetic memory device |
| KR100846542B1 (ko) * | 2000-11-27 | 2008-07-15 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
| JP2005044950A (ja) * | 2003-07-25 | 2005-02-17 | Tdk Corp | 磁気記憶セル及びこれを用いた磁気メモリデバイス |
| US7382643B2 (en) | 2005-09-16 | 2008-06-03 | Fujitsu Limited | Magnetoresistive effect element and magnetic memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6072718A (en) | 2000-06-06 |
| EP0936622A3 (en) | 2000-11-08 |
| JP3443026B2 (ja) | 2003-09-02 |
| DE69903206T2 (de) | 2003-07-10 |
| KR19990072259A (ko) | 1999-09-27 |
| EP0936622A2 (en) | 1999-08-18 |
| DE69903206D1 (de) | 2002-11-07 |
| EP0936622B1 (en) | 2002-10-02 |
| KR100339176B1 (ko) | 2002-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3443026B2 (ja) | 複数の接合部を有する安定した磁気トンネル・デバイス | |
| JP3393823B2 (ja) | 反転用の中心核形成を備えた細長い磁気ｒａｍセル | |
| JP3548036B2 (ja) | 磁気ｒａｍセル内の内部非対称 | |
| KR100333208B1 (ko) | 자기저항성 소자 및 그 형성 방법, 자기저항성 소자 액세스 방법, 자기 메모리 셀 액세스 및 형성 방법, 자기 데이터 저장 매체 액세스 방법 | |
| CN1610949B (zh) | 一种切换磁电阻存储器件的方法和磁电阻阵列 | |
| US6777730B2 (en) | Antiparallel magnetoresistive memory cells | |
| KR100310575B1 (ko) | 비휘발성 자기 메모리 어레이 | |
| US7315470B2 (en) | Data storage device and associated method for writing data to, and reading data from an unpatterned magnetic layer | |
| US5587943A (en) | Nonvolatile magnetoresistive memory with fully closed flux operation | |
| WO2004064073A2 (en) | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization | |
| JP2003124446A (ja) | マルチビット磁気メモリセル | |
| US6597618B2 (en) | Magnetic tunnel junction magnetic random access memory | |
| US20250393218A1 (en) | Voltage-controlled magnetic anisotropy device including an on-chip electromagnet | |
| Vasil'eva et al. | Magnetic random access memory devices | |
| JPH0982901A (ja) | 機能装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |