JPH11317149A

JPH11317149A - 電子放出素子及びその製造方法

Info

Publication number: JPH11317149A
Application number: JP12252898A
Authority: JP
Inventors: Keisuke Yamamoto; 敬介山本; Satoshi Mogi; 聡史茂木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-05-01
Filing date: 1998-05-01
Publication date: 1999-11-16

Abstract

(57)【要約】【課題】表面伝導型電子放出素子に対し、その帯電を
防止でき、かつリーク電流が実質上問題にならないほど
小さい被膜を形成し、かつ、２次電子放出係数の少ない
材料の被膜の膜厚、抵抗値を精度良くコントロールした
状態で均一に形成できる技術を提供する。【解決手段】表面伝導型電子放出素子の絶縁性基体１上
に炭素系薄膜６を形成する。具体的には、炭素系薄膜６
の導電率を１０⁴ Ω／□から１０¹⁰Ω／□としている。
又、前記炭素系薄膜６をアモルファス化させるか、又は
結晶化させている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子およ
びその製造方法に関し、特に、電子放出素子の放電を抑
制するための表面処理に関する。

【０００２】

【従来の技術】従来、電子放出素子としては大別して熱
電子放出素子と冷陰極電子放出素子を用いた２種類のも
のが知られている。冷陰極電子放出素子には電界放出型
（以下、「ＦＥ型」という。）、金属／絶縁層／金属型
（以下、「ＭＩＭ型」という。）や表面伝導型電子放出
素子等がある。ＦＥ型の例としては、W.P.Dyke & W.W.D
olan“Field emission",Advance in Electron Physics,
8,89(1956)あるいはC.A.Spindt,“PHYSICAL Properties
of thin-film field emission cathodes with molybde
num cones",J.Appl.Phys.,４７，５２４８（１９７６）
等に開示されたものが知られている。

【０００３】ＭＩＭ型の例としてはC.A.Mead,“Operati
on of Tunnel-Emission Devices",J.Apply.Phys，３
２，６４６（１９６１）等に開示されたものが知られて
いる。

【０００４】表面伝導型電子放出素子型の例としては、
M.I.Elinson,Radio Eng.Electron Phys.，１０，１２９
０（１９６５）等に開示されたものがある。

【０００５】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるＳｎＯ２薄膜を用いたもの、Ａｕ薄膜によるも
の［G.Dittmer:“Thin Solid Films"，９，３１７（１
９７２）］、Ｉｎ２Ｏ３／ＳｎＯ２薄膜によるもの
［M.Hartwell and C.G.Fonstad:“IEEE Trans.ED Con
f.",５１９（１９７５）］、カーボン薄膜によるもの
［荒木久他：真空、第２６巻、第１号、２２頁（１９
８３）］等が報告されている。

【０００６】これらの表面伝導型電子放出素子の典型的
な例として前述のＭ．ハートウェルの素子構成を図２１
に模式的に示す。同図において１は基板である。４は導
電性薄膜で、Ｈ型形状のパターンに、スパッタで形成さ
れた金属酸化物薄膜等からなり、後述の通電フォーミン
グと呼ばれる通電処理により電子放出部５が形成され。
尚、図中の素子電極間隔Ｌは、０．５〜１ｍｍ、Ｗ′
は、０．１ｍｍで設定されている。

【０００７】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜４を予め通電
フォーミングと呼ばれる通電処理によって電子放出部５
を形成するのが一般的であった。即ち、通電フォーミン
グとは前記導電性薄膜４両端に直流電圧あるいは非常に
ゆっくりとした昇電圧、例えば１Ｖ／分程度を印加通電
し、導電性薄膜を局所的に破壊、変形もしくは変質せし
め、電気的に高抵抗な状態にした電子放出部５を形成す
ることである。尚、電子放出部５は導電性薄膜４の一部
に亀裂が発生しその亀裂付近から電子放出が行われる。
前記通電フォーミング処理をした表面伝導型電子放出素
子は、上述導電性薄膜４に電圧を印加し、素子に電流を
流すことにより、上述電子放出部５より電子を放出せし
めるものである。

【０００８】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数素子
を配列形成できる利点がある。そこで、この特徴を生か
せるようないろいろな応用が研究されている。例えば、
荷電ビーム源、表示装置等があげられる。多数の表面伝
導型放出素子を配列形成した例としては、後述する様
に、並列に表面伝導型電子放出素子を配列し、個々の素
子の両端を配線（共通配線とも呼ぶ）で、それぞれ結線
した行を多数行配列した電子源があげられる（例えば、
特開昭６４−０３１３３２号公報、特開平１−２８３７
４９号公報、２−２５７５５２号公報等）。

【０００９】また、特に表示装置等の画像形成装置にお
いては、近年、液晶を用いた平板型示装置が、ＣＲＴに
替わって、普及してきたが、自発光型でないため、バッ
クライトを持たなければならない等の問題点があり、自
発光型の表示装置の開発が、望まれてきた。自発光型表
示装置としては、表面伝導型放出素子を多数配置した電
子源と電子源より放出された電子によって、可視光を発
光せしめる蛍光体とを組み合わせた表示装置である画像
形成装置が、あげられる（例えば、ＵＳＰ５,０６６,８
８３）。

【００１０】

【発明が解決しようとする課題】しかしながら、薄型画
像形成装置においては、上記電子放出素子は、蛍光体に
加速された電子線を入射させて輝度を得る。これらの電
子放出素子は真空中で取り扱われる。真空中での電子放
出特性の不安定性の一要因として、電子放出部近傍に絶
縁性基板表面が露出していると、その表面の電位が不安
定となるため電子放出が不安定となることが、本出願人
による特開平０２−０７２５３４号公報で述べられてい
る。

【００１１】入力信号に応じて応答する画像形成装置に
おいては、各電子放出素子を電気的に分離する必要があ
るので、絶縁性の基板が通常用いられる。しかし、画像
表示部における蛍光体に高圧をかけると、対向する電子
放出素子の周りの絶縁面は真空と絶縁体の誘電率できま
る容量分割による電位が発生する。この電位は絶縁性が
良好であればあるほど時定数が長く、帯電したままであ
る。

【００１２】更に、この状態で電子放出素子から電子を
放出すると、電子は帯電した絶縁面にも衝突する。電子
が加速されることより、上記絶縁性基板表面に電子、イ
オン等の荷電粒子が注入されると２次電子が発生する。
特に高電界下では異常放電に至るため素子の電子放出特
性が著しく低下し、最悪の場合、素子が破壊することが
実験的に確かめられている。この異常放電現象について
は未だ不明な点があるが、素子から放出された電子、イ
オン等の注入により表面の帯電、あるいは帯電した絶縁
性面で２次電子放出より雷崩的に電子増倍され、放電す
ることが考えられる。

【００１３】これら、真空中での電子放出特性の不安定
性、素子の放電劣化を防止するためには、絶縁性の表面
が露出しないように適当な導電体の被膜（帯電防止膜）
で被覆することが効果的であるが、この被膜によって素
子電極間にリーク電流が流れるので、素子の見かけの効
率が低下する。ここで効率とは、表面伝導型電子放出素
子の一対の対向する素子電極に電圧を印加したとき、流
れる電流（以降素子電流Ｉｆと呼ぶ）に対する真空中に
放出される電流（以降電子放出電流Ｉｅと呼ぶ）との電
流比をさす。

【００１４】つまり、素子電流はできるだけ小さく、放
出電流はできるだけ大きいことが望ましいが、上記帯電
防止膜のリーク電流が素子電流に加算されるため、効率
が低下する。

【００１５】さらに、電荷や電子が注入された場合に放
出される２次電子は材料によって依存し、材料はこの２
次電子放出係数が少ない材料を選択するのが好ましい。

【００１６】これらの問題点を解決するには、帯電を防
止でき、かつリーク電流が実質上問題にならないほど小
さい被膜を形成するのが好ましく、かつ、２次電子放出
係数の少ない材料の被膜の膜厚、抵抗値を精度良くコン
トロールした状態で均一に形成できる技術が望まれてい
る。

【００１７】以上のように電子放出特性の安定性と寿命
の向上がなされれば、例えば蛍光体を画像形成部材とす
る画像形成装置においては、高品位な画像形成装置例え
ば、フラットテレビが、実現される。

【００１８】そこで、本発明は、安定性のよい表面伝導
型電子放出素子の構成と製法及びそれを用いた電子源及
び画像形成装置を提供することを課題としている。

【００１９】

【課題を解決するための手段】上記課題を解決するため
の本発明は、電子放出部周辺の絶縁性基板表面を、炭素
系薄膜に被覆した電子放出素子及びその製造方法であっ
て、詳しくは、絶縁性の基体上に形成された対向する一
対の素子電極と電子放出部を含む導電性薄膜とを有する
表面伝導型電子放出素子において、該表面伝導型電子放
出素子の絶縁性基体上に炭素系薄膜を形成するようにし
ている。

【００２０】更に具体的には、炭素系薄膜の導電率を１
０⁴ Ω／□から１０¹⁰Ω／□としている。

【００２１】又、前記炭素系薄膜をアモルファス化させ
るか、又は結晶化させている。

【００２２】又、本発明では、表面伝導型電子放出素子
を、基板上に複数個設けた電子源を用いて、入力信号に
応じて、画像を形成する装置において、少なくとも蛍光
体と電子源で構成された画像形成装置において、真空を
保持する容器の支持体の壁面に炭素系薄膜をが形成する
ようにしている。

【００２３】又、本発明では、炭素系薄膜を具備する絶
縁性の基体上に形成された対向する一対の素子電極と電
子放出部を含む導電性薄膜とを有する表面伝導型電子放
出素の製造方法において、該炭素系薄膜は有機分子中で
電子放出させ、電子線重合により炭素系薄膜を形成する
ようにしている。

【００２４】又、本発明では、炭素系薄膜を具備する絶
縁性の基体上に形成された対向する一対の素子電極と電
子放出部を含む導電性薄膜とを有する表面伝導型電子放
出素子の製造方法において、絶縁性薄膜に黒鉛状微結晶
を分散させて形成するようにしている。

【００２５】

【発明の実施の形態】以下、図面を参照して、本発明の
実施形態について説明する。

【００２６】図１ａ，ｂは、それぞれ、基本的な表面伝
導型電子放出素子の構成を示す平面図及び断面図であ
る。図１を参照して、本発明に係る素子の基本的な構成
を説明する。図１において１は基板、４と５は素子電
極、３は電子放出部を含む薄膜、２は電子放出部、６は
炭素系薄膜である。ここで電子放出部を含む薄膜３は、
１０７ Ω／□以下のシート抵抗値を示すのが好まし
い。この電子放出部を含む薄膜３のシート抵抗値は、後
述する電子放出部２の形成工程、すなわちフォーミング
工程において、良好な電子放出部の形成できる抵抗値と
して制限される。良好な電子放出部を形成するには、１
０³ Ω／□以上１０⁷ Ω／□以下抵抗値であることが好
ましい。しかしながら、電子放出部２を形成した後は、
素子電極を通じて印加される電圧が十分に電子放出部２
に印加されるのが好ましく、電子放出部を含む薄膜３の
抵抗値はより低いほうが好ましい。このため、詳しくは
後述するが、電子放出部を含む薄膜３は１０³Ω／□以
上１０⁷ Ω／□以下の抵抗値を持つ金属酸化膜半導体薄
膜として形成し、フォーミング後に還元して、より低抵
抗な金属薄膜として用いることができる。したがって、
最終的な状の電子放出部を含む薄膜３の抵抗値の下限は
特に限定されない。なお、ここで言う電子放出部を含む
薄膜３の抵抗値とは、電子放出部２を含まない領域で測
定される抵抗値を意味している。

【００２７】一方、炭素系薄膜６は炭素を主成分とする
炭素系薄膜であり、１０⁴ Ω／□〜１０¹⁰Ω／□の抵抗
であるのが望ましい。これは、後述するように、素子の
電子出特性において、素子電流はできるかぎり小さいほ
うが好ましく、そのため炭系薄膜６の抵抗値は１０⁸ Ω
／□であるのが好ましい。また、炭素系薄膜６が分な２
次電子放出系数を有するためには１０¹⁰Ω／□以下の比
抵抗値であるのが好ましい。

【００２８】なお、図8は、本発明に係る垂直型の表面
伝導型電子放出素子を示す図であり、電子放出部2が基
板1に垂直に形成されている点を除いて、図1の電子放出
素子と同様である。

【００２９】次に、図２を参照して、順を追って製造方
法を説明する。

【００３０】まず、基板１を洗浄し、素子電極４，５を
形成する（図２（ａ））。

【００３１】次に、電子放出部形成用薄膜３を形成する
（図２（ｂ））。

【００３２】次に、炭素系薄膜６を形成する（図２
（ｃ））。炭素系薄膜６の材料としては、２次電子放出
係数の少ない薄膜を容易にかつ大面積に均一な膜が得ら
れるものが好ましく、後述するように炭素材料が好適に
用いることができる。なお、この工程は、電子放出部形
成用薄膜３の形成の前に行ってもよい。一般に、薄膜は
島状な組織になりやすく、所望のシート抵抗値を得るた
めには、連続でかつ一様な薄膜が好ましい。この点で炭
素薄膜は、好都合である。炭素薄膜は膜厚が１ｎｍ以上
あれば、連続膜で一様になることが実験的に確かめられ
ている。さらに炭素は２次電子放出係数も小さいことが
知られている。炭素薄膜の形成方法としては、スパッタ
法、真空蒸着法、塗布法、炭素系ガスによる電子ビーム
による重合法、あるいはプラズマ法、ＣＶＤ法等があげ
られる。これらのどの方法によっても、安定した炭素薄
膜が容易に得られる。なお、詳細な成膜については、実
施例で述べる。

【００３３】次に、フォーミングにより、電子放出部２
を形成し、活性化処理をおこなう（図２（ｄ））。

【００３４】以上、本発明の電子放出素子の製造方法に
ついて説明した。

【００３５】なお、本発明における炭素系薄膜６の形成
によって、電子放出素子の基本的な特性は左右されな
い。これは、炭素系薄膜６の抵抗値が十分に高いため
（１０８Ω／□以上）、炭素系薄膜６を通って流れるリ
ーク電流が、電子放出を行っているときに観測される素
子電流に比べて、十分小さいためである。

【００３６】又、本実施形態に拠れば、絶縁性基板表面
の帯電が防止されるかつ帯電しても２次電子放出係数が
小さいために電子増倍による雷崩的な異常放電を抑制す
ることができる。このため、絶縁性表面の電位不安定性
に起因した電子放出特性の不安定性や、素子近傍とアノ
ード間での放電が抑制されるために、長時間の安定な電
子放出特性が得られる。

【００３７】以上のように本発明に係る電子放出素子
は、長時間にわたって安定な電子放出特性、即ち、素子
電流Ｉｆ、放出電流Ｉｅの素子印加電圧に対する単調増
加特性を有するため、多方面への応用が期待できる。

【００３８】以上、表面伝導型電子放出素子の基本的な
構成、製法について述べたが、本発明の思想によれば、
表面伝導型電子放出素子の特性で３つの特徴を有すれ
ば、上述の構成等に限定されず、後述の電子源、表示装
置等の画像形成装置に於ても適用できる。

【００３９】

【実施例】（実施例１）本発明に係る基本的な表面伝導
型電子放出素子の構成は、図１ａ，ｂの平面図及び断面
図と同様である。

【００４０】本発明に係る表面伝導型電子放出素子の製
造法は、基本的には図２と同様である。以下、図２を参
照して、本発明に係る素子の基本的な構成及び製造法を
説明する。（工程−ａ）清浄化した青板ガラス上に厚さ０．５ミク
ロンのシリコン酸化膜をＣＶＤ法で形成した基板１上
に、素子電極４，５と素子電極間ギャップＧとなるべき
パターンをホトレジスト（ＲＤ−２０００Ｎ−４１日
立化成社製）形成し、真空蒸着法により、厚さ５０オン
グストロームのＴｉ、厚さ１０００オングストロームの
Ｐｔを順次堆積した。ホトレジストパターンを有機溶剤
で溶解し、Ｐｔ／Ｔｉ堆積膜をリフトオフし、素子電極
間隔Ｌ１は１０ミクロンとし、素子電極の幅Ｗ１を３０
０ミクロン、を有する素子電極４，５を形成した。（工程−ｂ）本工程に係る電子放出素子の電子放出部形
成用薄膜３のマスクは、素子間電極ギャップＬ１および
この近傍に開口を有するマスクであり、このマスクによ
り膜厚１０ｎｍのＣｒ膜を真空蒸着により堆積・パター
ニングし、そのうえに有機Ｐｄ（ｃｃｐ４２３０奥野製
薬（株）社製）をスピンナーにより回転塗布、３００℃
で１２分間の加熱焼成処理をした。また、こうして形成
された主元素としてＰｄよりなる微粒子からなる電子放
出部形成用薄膜４の膜厚は１００オングストローム、シ
ート抵抗値は２×１０⁴ Ω／□であった。なおここで述
べる微粒子膜とは、上述したように、複数の微粒子が集
合した膜であり、その微細構造として、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは、重なり合った状態（島状も含む）の膜をさし、
その粒径とは、前記状態で粒子形状が認識可能な微粒子
についての径をいう。（工程−ｃ）Ｃｒ膜および焼成後の電子放出部形成用薄
膜３を酸エッチャントによりエッチングして所望のパタ
ーンを形成した。

【００４１】以上の工程により基板１上に、素子電極
４，５、電子放出部形成用薄膜３等を形成した。（工程−ｄ）素子電極４，５及び電子放出部形成用薄膜
３を形成した基板１を再度洗浄し、乾燥させた後、以下
に述べる方法により、基板１の表面全体を炭素系薄膜６
で被覆した。

【００４２】炭素薄膜は、ＲＦマグネトロンスパッタに
よって形成した。使用したターゲットはＣ（純度９９．
９９％）である。使用したガスはＡｒで、Ａｒ分圧５ｍ
Torrで、スパッタパワーは５Ｗ／□である。なお、膜厚
はスパッタ時間でコントローする。

【００４３】そして、上述と同様に、炭素薄膜をガラス
基板上に、それぞれ１ｎｍ、２ｎｍ、３ｎｍ、５ｎｍ、
１０ｎｍ、２０ｎｍ成膜し、Ｃの薄膜を得た。各層数の
基板のシート抵抗を４探針法により測定したところ、膜
厚１ｎｍのとき、〜５×１０ ⁸ Ω／□、膜厚２ｎｍのと
き、〜１×１０⁸ Ω／□、膜厚３ｎｍのとき、６×１０
⁷ Ω／□、膜厚５ｎｍのとき、４×１０⁷ Ω／□、膜厚
１０ｎｍのとき２×１０⁷ Ω／□、膜厚２０ｎｍのと
き、１×１０⁷ Ω／□であった。なお、これらの炭素系
薄膜の膜厚値と抵抗値の関係は、スパッタ条件を変えた
り、熱処理、雰囲気処理等で変えることもでき、上記関
係は普遍的なものではない。

【００４４】又、炭素系薄膜の帯電の様子を評価するた
めに、図３に示す評価回路をいた。１は絶縁体の基板
で、２０は絶縁体基板の裏面からグランドをとるための
電極、３０は電極でグランドに接地してある。６は炭素
系薄膜である。８０は帯電の様子を見るためのプローブ
電極で、この電位は、表面電位計９０に接続してある。
５０はアノード電極で高圧電源７０と接続してある。こ
のような測定系は基板およびアノード電極は真空容器内
にあり、真空中で測定される。

【００４５】この結果を図４を参照して説明する。ある
時刻に高圧電源６からアノード電圧Ｖａを印加すると、
炭素系薄膜４がない場合、つまり絶縁性基板のみの場
合、プローブ電極の電位は、真空と絶縁基板の誘電率と
空間の距離できまる容量で分割され正の電位に帯電す
る。絶縁性が高ければ高いほどこの正の電位は長く保存
される。また、アノード電圧Ｖａをオフにすると負の電
位に帯電する。

【００４６】たとえば、Ｖａを５ＫＶ程度印加するとプ
ローブ電位は２ＫＶ以上増加することがあり、この場
合、接地してある電極３とプローブ電極間８に高い電圧
がかかり、その結果絶縁破壊し放電することがある。

【００４７】一方、絶縁性基板上に炭素系薄膜を形成す
ると図４のように電位が、ある時定数で減衰する。この
時定数は、同じ構成、つまり容量が同じだとすると炭素
系薄膜の抵抗できまる時定数で減衰し、電位が０Ｖにな
る。電位が０Ｖであれば、各電極とに高い電位差を生じ
ないので絶縁破壊することがない。

【００４８】この測定をもとに上述の炭素系薄膜の膜厚
を１ｎｍ−２０ｎｍにしたときの帯電の様子を計測し
た。この結果、どの膜厚においても帯電は、すぐに減衰
することが分かった。ちなみに１ｎｍのときの減衰時間
は１０ｍｓ程度であった。また、どの膜厚においても、
薄膜の構造は連続膜であり、電気的にも接続が良好であ
った。

【００４９】実験的に炭素系薄膜の導電率が１０⁴ Ω／
□から１０¹⁰Ω／□程度であれば、減衰時間は１ｓ以下
であり、高圧を２０ＫＶ程度あげても絶縁破壊すること
がないことが判明した。

【００５０】上述の検討により、炭素系薄膜の膜厚は１
ｎｍ程度にした。（工程−ｅ）次に、図2に図示しない工程-eにおいて
は、図６に示す測定評価装置に設置し、真空ポンプにて
排気し、２×１０^-5Torrの真空度に達した後、素子に素
子電圧Ｖｆを印加するための電源３１より、素子の素子
電極４，５間に電圧を印加し、通電処理（フォーミング
処理）した。フォーミング処理の電圧波形を図５に示
す。

【００５１】図中、Ｔ１及びＴ２は電圧波形のパルス幅
とパルス間隔であり、本実施例ではＴ１を１ミリ秒、Ｔ
２を１０ミリ秒とし、矩形波の波高値（フォーミング時
のピーク電圧）は０．１Ｖステップで昇圧し、フォーミ
ング処理を行った。また、フォーミング処理中は、同時
に、０．１Ｖの電圧で、Ｔ２間に抵抗測定パルスを挿
し、抵抗を測定した。尚フォーミング処理の終了は、抵
抗測定パルスでの測定値が、約１Ｍオーム以上になった
時とし、同時に、素子への電圧の印加を終了した。この
ときのフォーミング電圧ＶＦは、５．０Ｖであった。

【００５２】この後、素子を真空中に保持したまま、１
５０℃でアニーリングし、電子放出部を含む薄膜３と炭
素薄膜６を同時に還元した。（工程−ｆ）続いて、図2に図示しない工程-fにおいて
は、アセトンをアンプルに封じたものをスローリークバ
ルブを通して真空内に導入し、１．０×１０^-3Torrを維
持した。

【００５３】次にフォーミング処理した素子に、図５に
示す三角波を矩形波に変え、その波高値を１４Ｖとし
て、活性化処理をした。

【００５４】活性化処理においては、図６に示す測定評
価装置内で、素子電極間には、素子電流Ｉｆ及び放出電
流Ｉｅを測定しながら、パルス電圧を印加した。効率η
（Ｉｅ／Ｉｆｘ１００％）が、約３０分で最大になった
ため、通電を停止し、スローリークバルブを閉め、活性
化処理を終了した。（工程−ｇ）こうして、図2に図示しない工程ーｇにお
いては、電子放出部2を形成し電子放出素子８４を作製
し、電子放出特性を評価した。

【００５５】なお、アノード電極と電子放出素子間の距
離を４ｍｍ、アノード電極の電位を５０００Ｖ、電子放
出特性測定時の真空装置内の真空度を１×１０^-8Torrと
した。素子の電極５及び６の間に素子電圧を１４Ｖ印加
したが、電子放出特性は極めて安定で、放電等による素
子の破壊は生じなかった。

【００５６】なお、比較のため炭素系薄膜のないサンプ
ルを評価したところ、電子放出量の時間的変化が大き
く、また５時間以内に放電が生じ素子が破壊した。

【００５７】以上より本発明による炭素系薄膜により、
安定で放電の生じない電子放出特性が得られた。（実施例２）本実施例では、図７に示すように、炭素系
薄膜を基板に最初に形成したサンプルについて述べる。（工程−ａ）清浄化した青板ガラス１上に炭素分散材料
（粒径０．１μｍ）市販のものの水溶液をスピンコート
した。炭素分散材料は黒鉛を主成分として、導電率をさ
げるためにＴｉＯ２を添加されているものを用いた。
スピンコート条件および水溶液濃度により、種々の膜厚
の炭素系薄膜６を形成することができる。この炭素系薄
膜を安定化するために２００℃で熱処理を行った。ここ
で、炭素系薄膜と称しているのは、膜厚と抵抗値の関係
で最適化にするために、炭素に不純物を混合させて抵抗
率を可変させるので、炭素系薄膜と呼んでいる、このよ
うにして作製した炭素系薄膜で被覆された青板ガラス基
板１上に、素子電極４，５と素子電極間ギャップＧとな
るべきパターンをホトレジスト（ＲＤ−２０００Ｎ−４
１日立化成社製）形成し、真空蒸着法により、厚さ５
０ＡのＴｉ、厚さ１０００ＡのＰｔを順次堆積した。ホ
トレジストパターンを有機溶剤で溶解し、Ｐｔ／Ｔｉ堆
積膜をリフトオフし、素子電極間隔Ｌ１は１０ミクロン
とし、素子電極の幅Ｗ１を３００ミクロン、を有する素
子電極４，５を形成した。

【００５８】そして、種々の膜厚に対する基板のシート
抵抗を４探針法により測定したところ、膜厚０．１μｍ
のとき、８×１０⁸ Ω／□、膜厚０．２μｍのとき、１
×１０⁸ Ω／□、膜厚０．４μｍのとき、５×１０⁷ Ω
／□、膜厚０．６μｍのとき、１×１０⁷ Ω／□、膜厚
１．０μｍのとき、２×１０⁷ Ω／□、であった。な
お、これらの膜厚と抵抗値の関係は、黒鉛中の不純物材
料および混合比率を変えたり、スピンコート条件、水溶
液濃度、熱処理条件等で変えることもでき、上記関係は
普遍的なものではない。

【００５９】又、実施例１と同様に種々の膜厚に対する
電位測定を行った。この場合もどの膜厚においても時定
数１０ｍｓ以下で電位は減衰し、０Ｖであることがわか
った。

【００６０】又、作製した炭素系薄膜の結晶性を評価す
るために、Ｘ線回折ならびにラマン分光をおこなった。
その結果、０．４μｍ以下では、アモルファス、０．４
μｍ以上の範囲では、アモルファスと結晶の混合である
ことが判明した。

【００６１】更に、上記各膜厚炭素系薄膜の基板上に電
子線照射を行い、その２次電子放出係数を計測した。電
子線を５ｋＶで入射したとき２次電子放出係数は０．２
μｍ以上の膜厚においては１以下であった。

【００６２】０．１μｍのとき２次電子放出係数は２以
上になり、下地基板の特性に反映する帯電現象が観察さ
れた。

【００６３】以上の二つの検討により本実施例では０．
４μｍの膜厚を持つ炭素系薄膜を用いた。

【００６４】さらに、本実施例では、第一の実施例に記
載の工程−ｅ、工程−ｆ、工程−ｇと同様の工程で、電
子放出素子を作製した。この電子放出素子において、ア
ノード電極と電子放出素子間の距離を２．８ｍｍ、アノ
ード電極の電位を６０００Ｖ、電子放出特性測定時の真
空装置内の真空度を１×１０^-8Torrとし、素子の電極及
び６の間に素子電圧を１４Ｖ印加したが、電子放出特性
は極めて安定で、放電等による素子の破壊は生じなかっ
た。

【００６５】なお、比較のため、炭素系薄膜６を形成し
ない以外は同様に作製したサンプルを評価したところ、
炭素系薄膜のないサンプルは１時間以内に異常放電が生
じ素子が破壊した。

【００６６】以上より本発明による帯電防止膜により、
安定で放電の生じない電子放出特性が得られた。また、
同時に本発明による帯電防止膜は、アモルファスもしく
は、結晶性でもよいことが判明した。（実施例３）本実施例は、多数の表面伝導電子放出素子
を単純マトリクス配置した画像形成装置の例である。

【００６７】電子源の一部の平面図を図１２に示す。ま
た、図中のＡ−Ａ′断面図を図１３に示す。但し図１
２、図１３で、同じ記号を示したものは、同じものを示
す。ここで１は基板、８２は図９のＤｘｎに対応するＸ
方向配線（下配線とも呼ぶ）、８３は図９のＤｙｎに対
応するＹ方向配線（上配線とも呼ぶ）、３は電子放出部
を含む薄膜、４，５は素子電極、６は帯電防止膜、１３
１は層間絶縁層、１５２は、素子電極４，５と下配線８
２との電気的接続のためのコンタクトホールである。

【００６８】次に製造方法を、図1４及び図1５を参照し
て、工程順に従って具体的に説明する。（工程−ａ）清浄化した青板ガラス上に厚さ０．５ミク
ロンのシリコン酸化膜をスパッタ法で形成した基板１上
に、真空蒸着により厚さ５０ＡのＣｒ、厚さ６０００Ａ
のＡｕを順次積層した後、ホトレジスト（ＡＺ１３７０
ヘキスト社製）をスピンナーにより回転塗布、ベークし
た後、ホトマスク像を露光、現像して、下配線８２のレ
ジストパターンを形成し、Ａｕ／Ｃｒ堆積膜をウエット
エッチングして、所望の形状の下配線８２を形成する。（工程−ｂ）次に厚さ１．０ミクロンのシリコン酸化膜
からなる層間絶縁層１５１をＲＦスパッタ法により堆積
する。（工程−ｃ）工程ｂで堆積したシリコン酸化膜にコンタ
クトホール１５２を形成するためのホトレジストパター
ンを作り、これをマスクとして層間絶縁層１５１をエッ
チングしてコンタクトホール１５２を形成する。エッチ
ングはＣＦ４とＨ２ガスを用いたＲＩＥ（Reactive I
on Etching）法によった。（工程−ｄ）その後、素子電極４、５と素子電極間ギャ
ップＧとなるべきパターンをホトレジスト（ＲＤ−２０
００Ｎ−４１日立化成社製）形成し、真空蒸着法によ
り、厚さ５０オングストロームのＴｉ、厚さ１０００オ
ングストロームのＮｉを順次堆積した。ホトレジストパ
ターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフト
オフし、素子電極間隔Ｌ１は３ミクロンとし、素子電極
の幅Ｗ１を３００ミクロン、を有する素子電極４、５を
形成した。（工程−ｅ）素子電極４、５の上に上配線８３のホトレ
ジストパターンを形成した後、厚さ５０オングストロー
ムのＴｉ、厚さ５０００オングストロームのＡｕを順次
真空蒸着により堆積し、リフトオフにより不要の部分を
除去して、所望の形状の上配線８３を形成した。（工程−ｆ）本工程に係る電子放出素子の電子放出部形
成用薄膜２のマスクは、素子間電極ギャップGおよびこ
の近傍に開口を有するマスクであり、このマスクにより
膜厚１０００オングストロームのＣｒ膜１４１を真空蒸
着により堆積・パターニングし、そのうえに有機Ｐｄ
（ｃｃｐ４２３０奥野製薬（株）社製）をスピンナーに
より回転塗布、３００℃で１０分間の加熱焼成処理をし
た。また、こうして形成された主元素としてＰｄよりな
る微粒子からなる電子放出部形成用薄膜３の膜厚は１０
０オングストローム、シート抵抗値は５×１０⁴ Ω／□
であった。なおここで述べる微粒子膜とは、上述したよ
うに、複数の微粒子が集合した膜であり、その微細構造
として、微粒子が個々に分散配置した状態のみならず、
微粒子が互いに隣接、あるいは、重なり合った状態（島
状も含む）の膜をさし、その粒径とは、前記状態で粒子
形状が認識可能な微粒子についての径をいう。（工程−ｇ）Ｃｒ膜１４１および焼成後の電子放出部形
成用薄膜３を酸エッチャントによりエッチングして所望
のパターンを形成した。（工程−ｈ）コンタクトホール１５２部分以外にレジス
トを塗布するようなパターンを形成し、真空蒸着により
厚さ５０オングストロームのＴｉ、厚さ５０００オング
ストロームのＡｕを順次堆積した。リフトオフにより不
要の部分を除去することにより、コンタクトホール１４
２を埋め込んだ。（工程−ｉ）実施例１と同じ工程で炭素系薄膜６を形成
した。

【００６９】以上の工程により絶縁性基板１上に下配線
８２、層間絶縁層１４１、上配線８３、素子電極４、
５、電子放出部形成用薄膜３、炭素系薄膜６等を形成し
た。

【００７０】なお、図８は、図２とほぼ同じ工程で作成
された電子放出素子であって、電子放出部２基板１に垂
直な壁面に形成したものである。ここで、図８中の絶縁
性薄膜３１は、上記の垂直壁面を提供するために設けら
れている。

【００７１】又、基板1上に直接炭素系薄膜６を形成し
た図7の電子放出素子の場合も製造工程は基本的に図14,
15と同じである。

【００７２】次に、以上のようにして作成した電子源を
用いて表示装置を構成した例を、図９乃至図１１を参照
して説明する。

【００７３】以上のようにして多数の平面型表面伝導電
子放出素子を作製した基板１をリアプレート９１上に固
定した後、基板１の５ｍｍ上方に、フェースプレート９
６（ガラス基板９３の内面に蛍光膜９４とメタルバック
９５が形成されて構成される）を支持枠９２を介し配置
し、フェースプレート９６、支持枠９２、リアプレート
９１の接合部にフリットガラスを塗布し、大気中あるい
は窒素雰囲気中で４００℃ないし５００℃で１０分以上
焼成することで封着した。また、支持枠９２においては
通常、絶縁体であるガラスなので、この支持枠の内部に
も帯電させぬように炭素系薄膜を形成してある。

【００７４】また、リアプレート９１への基板１の固定
もフリットガラスで行った。図１０において、８４は
電子放出素子、８２，８３はそれぞれＸ方向及びＹ方向
の素子配線である。

【００７５】蛍光膜９４は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプを形成し、その間
隙部に各色蛍光体を塗布し、蛍光膜９４を作製した。ブ
ラックストライプの材料として通常良く用いられている
黒鉛を主成分とする材料を用いたガラス基板９３に蛍光
体を塗布する方法はスラリー法を用いた。

【００７６】また、蛍光膜９４の内面側には通常メタル
バック９５が設けられる。メタルバックは、蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理（通常フィルミン
グと呼ばれる）を行い、その後、Ａｌを真空蒸着するこ
とで作製した。

【００７７】フェースプレート９６には、更に蛍光膜９
４の導伝性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）が設けられる場合もあるが、本実施例で
は、メタルバックのみで十分な導伝性が得られたので省
略した。

【００７８】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。

【００７９】以上のようにして完成したガラス容器内の
雰囲気を排気管（図示せず）を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Ｄｘｏ１ない
しＤｏｘｍとＤｏｙ１ないしＤｏｙｎを通じ電子放出素
子８４の電極５，６間に電圧を印加し、電子放出部2
を、電子放出部形成用薄膜２をフォーミング処理するこ
とにより作成した。フォーミング処理の電圧波形は、図
５ｂと同様である。

【００８０】本実施例ではＴ１を１ミリ秒、Ｔ２を１０
ミリ秒とし、約１×１０^-5Torrの真空雰囲気下で行っ
た。

【００８１】このように作成された電子放出部2は、パ
ラジウム元素を主成分とする微粒子が分散配置された状
態となり、その微粒子の平均粒径は３０オングストロー
ムであった。

【００８２】次にパネルの排気管よりアセトンをスロー
リークバルブを通してパネル内に導入し、１．０×１０
^-3Torrを維持した。フォーミングと同一の矩形波で、波
高１４Ｖで、真空度２×１０^-5Torrの真空度で、素子電
流Ｉｆ、放出電流Ｉｅを測定しながら、活性化処理を行
った。以上のようにフォーミング、活性化処理を行、電
子放出部2を形成し電子放出素子８４を作製した。

【００８３】次に１０^-6Torr程度の真空度まで、排気
し、不図示の排気管をガスバーナーで熱することで溶着
し外囲器の封止を行った。

【００８４】最後に封止後の真空度を維持するために、
高周波加熱法でゲッター処理を行った。

【００８５】以上のように完成した本発明の画像表示装
置において、各電子放出素子には、容器外端子Ｄｘ１な
いしＤｘｍ，Ｄｙ１ないしＤｙｎを通じ、走査信号及び
変調信号を不図示の信号発生手段よりそれぞれ、印加す
ることにより、電子放出させ、高圧端子Ｈｖを通じ、メ
タルバック０９、あるいは透明電極（不図示）に数ｋＶ
以上の高圧を印加し、電子ビームを加速し、蛍光膜０８
に衝突させ、励起・発光させることで画像を表示した。

【００８６】この場合においても安定した画像を表示
し、支持枠近傍においても、電子ビームの偏向等もおき
ず、放電による破壊等も見られなかった。

【００８７】なお、図1６には電子放出素子をはしご型
に配線した電子源を示したが、この画像表示装置の製造
方法も同様である。

【００８８】図１６は、はしご型配置の電子源の一例を
示す模式図である。図１６においては、電子源基板１上
に、電子放出素子８４が設けられている。共通配線１２
４１２（Ｄｘ１〜Ｄｘ１０）は、電子放出素子８４を接
続するためのものである。子放出素子８４は、基板１上
に、Ｘ方向に並列に複数個配されている（これを素子行
と呼ぶ）。この素子行が複数個配置されて、電子源を構
成している。各素子行の共通配線間に駆動電圧を印加す
ることで、各素子行を独立に駆動させることができる。
即ち、電子ビームを放出させたい素子行には、電子放出
しきい値以上の電圧を、電子ビームを放出しない素子行
には、電子放出しきい値以下の電圧印加する。各素子行
間の共通配線Ｄｘ２〜Ｄｘ９は、例えばＤｘ２、Ｄｘ３
を同一配線とすることもできる。

【００８９】図１７は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す斜視図で
ある。グリッド電極１３２には電子が通過するための空
孔１３３が設けられている。また、Ｄ１，Ｄ２，…Ｄｍ
は容器外端子である。Ｇ１，Ｇ２，…Ｇｎはグリッド電
極１３２に接続された容器外端子である。電子源基板１
においては、各素子行間の共通配線を同一配線としてい
る。図１７において、基板１とフェースプレート９６
の間には、グリッド電極１３２が設けられている。グリ
ッド電極１３２は、表面伝導型放出素子から放出された
電子ビームを変調するためのものであり、はしご型配置
の素子行と直交して設けられたストライプ状の電極に電
子ビームを通過させるため、各素子に対応して１個ずつ
円形の空孔１３３が設けられている。グリッドの形状や
設置位置は図１７に示したものに限定されるものではな
い。例えば、空孔としてメッシュ状に多数の通過口を設
けることもでき、グリッドを表面伝導型放出素子の周囲
や近傍に設けることもできる。

【００９０】容器外端子Ｄ１，Ｄ２，…Ｄｍおよびグリ
ッド容器外端子Ｇ１，Ｇ２，…Ｇｎは、不図示の制御回
路と電気的に接続されている。

【００９１】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）していくのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【００９２】又、本発明に用いる炭素系薄膜は、電子放
出素子のみならず、これを用いた画像形成装置の他の部
品を被覆するにも好適である。

【００９３】図１８は、図１０に示された画像形成装置
に、更に、真空支持体を設けたものである。この真空支
持体２００は、フェースプレーと96の平面性制を保ち、
画像表示パネル111全体の強度を保つために設けられて
いる。すなわち、電子放出を伴いつつ画像表示を行う
と、その電子が、上記真空支持体20０表面にチャージア
ップを引き起こす。かかるチャージアップを防止するた
めにも炭素系薄膜は有用である。（実施例４）次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１９を用いて説明する。図１９において
は、画像表示パネル１１１を駆動するため、走査回路１
１２、制御回路１１３、シフトレジスタ１１４、ライン
メモリ１１５、同期信号分離回路１１６、変調信号発生
器１１７、直流電圧源ＶｘおよびＶａが設けられてい
る。

【００９４】表示パネル１１１は、端子Ｄx１乃至Ｄx
ｍ、端子Ｄｙ１乃至Ｄｙｎ、及び高圧端子Ｈｖを介して
外部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍ
には、表示パネル内に設けられている電子源、即ち、m
行n列の行列状にマトリクス配線された電子放出素子群
を一行（ｎ素子）ずつ順次駆動する為の走査信号が印加
される。

【００９５】端子Ｄｙ１乃至Ｄｙｎには、前記走査信号
により選択された一行の電子放出素子の各素子の出力電
子ビームを制御する為の変調信号が印加される。高圧端
子Ｈｖには、直流電圧源Ｖａより、例えば１０ＫＶの直
流電圧が供給されるが、これは電子放出素子から放出さ
れる電子ビームに蛍光体を励起するのに十分なエネルギ
ーを付与する為の加速電圧である。

【００９６】走査回路１１２について説明する。同回路
は、内部にｍ個のスイッチング素子を備えたもので（図
中、Ｓ１乃至Ｓｍで模式的に示している）ある。各スイ
ッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０
Ｖ（グランドレベル）のいずれか一方を選択し、表示パ
ネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接続され
る。Ｓ１乃至Ｓｍの各スイッチング素子は制御回路１０
３が出力する制御信号Ｔｓｃａｎに基づいて動作するも
のであり、例えばＦＥＴのようなスイッチングを組み合
わせることにより構成することができる。

【００９７】直流電圧源Ｖｘは、本例の場合には電子放
出素子の特性（電子放出しきい値電圧）に基づき走査さ
れていない素子に印加される駆動電圧が電子放出しきい
値電圧以下となるような一定電圧を出力するよう設定さ
れている。

【００９８】制御回路１１３は、外部より入力する画像
信号に基づいて適切な表示が行われるように各部の動作
を整合させる機能を有する。制御回路１１３は、同期信
号分離回路１１６より送られる同期信号Ｔｓｙｎｃに基
づいて、各部に対してＴｓｃａｎおよびＴｓｆｔおよび
Ｔｍｒｙの各制御信号を発生する。

【００９９】同期信号分離回路１１６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝
度信号成分とを分離する為の回路で、一般的な周波数分
離（フィルター）回路等を用いて構成できる。同期信号
分離回路１１６により分離さた同期信号は、垂直同期信
号と水平同期信号より成るが、ここでは説明の便宜Ｔｓ
ｙｎｃ信号として図示した。前記テレビ信号から分離さ
れた画像の輝度信号成分は便宜上ＤＡＴＡ信号と表し
た。前記ＤＡＴＡ信号はシフトレジスタ１１４に入力さ
れる。

【０１００】シフトレジスタ１１４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１１３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであるということもでき
る。）。シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当）のデータ
は、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフ
トレジスタ１０４より出力される。

【０１０１】ラインメモリ１１５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１１３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉ′ｄ１乃至Ｉ′ｄｎとして出力され、変調
信号発生器１１７に入力される。

【０１０２】変調信号発生器１０７は、画像データＩ′
ｄ１乃至Ｉ′ｄｎの各々に応じて電子放出素子の各々を
適切に駆動変調する為の信号源であり、その出力信号
は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パネル１１１内
の電子放出素子に印加される。

【０１０３】前述したように、本発明を適用できる電子
放出素子は放出電流Ｉｅに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖｔｈ
があり、Ｖｔｈ以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出しきい値以下の電圧を印加しても電子放
出は生じないが、電子放出しきい値以上の電圧を印加す
る場合には電子ビームが出力される。その際、パルスの
波高値Ｖｍを変化させる事により出力電子ビームの強度
を制御することが可能である。また、パルスの幅Ｐｗを
変化させることにより出力される電子ビームの電荷の総
量を制御する事が可能である。

【０１０４】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１１７として、一定長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。

【０１０５】パルス幅変調方式を実施するに際しては、
変調信号発生器１０７として、一定の波高値の電圧パル
スを発生し、入力されるデータに応じて適宜電圧パルス
の幅を変調するようなパルス幅変調方式の回路を用いる
ことができる。

【０１０６】シフトレジスタ１１４やラインメモリ１１
５は、デジタル信号式のものをもアナログ信号式のもの
をも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行われれば良いからである。

【０１０７】デジタル信号式を用いる場合には、同期信
号分離回路１１６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには１１６の出力部にＡ／Ｄ変
換器を設ければ良い。これに関連してラインメモリ１１
５の出力信号がデジタル信号かアナログ信号かにより、
変調信号発生器１１７に用いられる回路が若干異なった
ものとなる。即ち、デジタル信号を用いた電圧変調方式
の場合、変調信号発生器１１７には、例えばＤ／Ａ変換
回路を用い、必要に応じて増幅回路などを付加る。パル
ス幅変調方式の場合、変調信号発生器１１７には、例え
ば高速の発振器および発振器の出力する波数を計数する
計数器（カウンタ）及び計数器の出力値と前記メモリの
出力値を比較する比較器（コンパレータ）を組み合せた
回路を用いる。必要に応じて、比較器の出力するパルス
幅変調された変調信号を電子放出素子の駆動電圧にまで
電圧増幅するための増幅器を付加することもできる。

【０１０８】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１１７には、例えばオペアンプなど
を用いた増幅回路を採用でき、必要に応じてレベルシフ
ト回路などを付加することもできる。パルス幅変調方式
の場合には、例えば、電圧制御型発振回路（ＶＣＯ）を
採用でき、必要に応じて電子放出素子の駆動電圧まで電
増幅するための増幅器を付加することもできる。

【０１０９】このような本発明の画像画像形成装置（表
示装置）においては、各電子放出素子に、容器外端子Ｄ
１乃至Ｄｍ、G１乃至Gｎを介して信号電圧及び走査電圧
を印加することにより、電子放出が生ずる。高圧端子Ｈ
ｖを介してメタルバック８５、あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜９４に衝突し、発光が生じて画像が形
成される。

【０１１０】ここで述べた画像形成装置の構成は、本発
明を適用できる画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが、入力信号は、これ
に限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式等の
他、これよりも、多数の走査線からなるＴＶ信号、例え
ば、ＭＵＳＥ方式をはじめとする高品位ＴＶ方式やＡＴ
Ｖ方式をも採用できる。

【０１１１】本発明の画像形成装置は、テレビジョン放
送の画像形成装置（表示装置）、テレビ会議システムや
コンピューター等の画像形成装置（表示装置）の他、感
光性ドラム等を用いて構成された光プリンターとしての
画像形成装置等としても用いることができる。

【０１１２】次に、図２０は、前記説明の表面伝導型放
出素子を電子ビーム源として用いたディスプレイパネル
に、たとえばテレビジョン放送をはじめとする種々の画
像情報源より提供される画像情報を表示できるように構
成した表示装置の一例を示すための図である。図中１８
００はディスプレイパネル、１８０１はディスプレイパ
ネルの駆動回路、１８０２はディスプレイパネルコント
ローラ、１８０３はマルチプレクサ、１８０４はデコー
ダ、１８０５は入出力インターフェース回路、１８０６
はＣＰＵ、１８０７は画像生成回路、１８０８および１
８０９および１８１０は画像メモリーインターフェース
回路、１８１１は画像入力インターフェース回路、１８
１２および１８１３はＴＶ信号受信回路、１８１４は入
力部である。（なお、本表示装置は、たとえばテレビジ
ョン信号のように映像情報と音声情報の両方を含む信号
を受信する場合には、当然映像の表示と同時に音声を再
生るものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生処理、記憶などに関する回路や
スピーカーなどについては説明を省略する。）以下、画
像信号の流れに沿って各部の機能を説明してゆく。

【０１１３】まず、ＴＶ信号受信回路１８１３は、たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるＴＶ画像信号を受信する為の回路である。受
信するＴＶ信号の方式は特に限られるものではなく、た
とえば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式な
どの諸方式でもよい。また、これらよりさらに多数の走
査線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじめ
とするいわゆる高品位Ｖ）は、大面積化や大画素数化に
適した前記ディスプレイパネルの利点を生かのに好適な
信号源である。ＴＶ信号受信回路１８１３で受信された
ＴＶ信号はデコーダ１８０４に出力される。

【０１１４】また、ＴＶ信号受信回路１８１２は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路１８１３と同様に、受
信するＴＶ信号の方式は特に限られるものではなく、ま
た本回路で受信されたＴＶ信号もデコーダ１８０４に出
力される。

【０１１５】また、画像入力インターフェース回路１８
１１は、たとえばＴＶカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で、取り込まれた画像信号はデコーダ１８０
４に出力される。

【０１１６】また、画像メモリーインターフェース回路
１８１０は、ビデオテープレコーダー（以下ＶＴＲと略
す）に記憶されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１８０４に出力さ
れる。

【０１１７】また、画像メモリーインターフェース回路
１８０９は、ビデオディスクに記憶されている画像信号
を取り込むための回路で、取り込まれた画像信号はデコ
ーダ１８０４に出力される。

【０１１８】また、画像メモリーインターフェース回路
１８０８は、いわゆる静止画ディスクのように、静止画
像データを記憶している装置から画像信号を取り込むた
めの回路で、取り込まれた静止画像データはデコーダ１
８０４に入力される。

【０１１９】また、入出力インターフェース回路１８０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンターなどの出力装
置とを接続するための回路である。画像データや文字・
図形情報の入出力を行うのはもちろんのこと、場合によ
っては本表示装置の備えるＣＰＵ１８０６と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。

【０１２０】また、画像生成回路１８０７は、前記入出
力インターフェース回路１８０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
１８０６より出力される画像データや文字・図形情報に
もとづき表示用画像データを生成するための回路であ
る。本回路の内部には、たとえば画像データや文字・図
形情報を蓄積するための書き換え可能メモリーや、文字
コードに対応する画像パターンが記憶されている読み出
し専用メモリーや、画像処理を行うためのプロセッサー
などをはじめとして画像の生成に必要な回路が組み込ま
れている。

【０１２１】本回路により生成された表示用画像データ
は、デコーダ１８０４に出力されるが、場合によっては
前記入出力インターフェース回路１８０５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。

【０１２２】また、ＣＰＵ１８０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に係る
作業を行う。

【０１２３】たとえば、マルチプレクサ１８０３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また、その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ１８０２に対して制御信号を発生し、画面表示周
波数や走査方法（たとえばインターレースかノンインタ
ーレースか）や一画面の走査線の数など表示装置の動作
を適宜制御する。

【０１２４】また、前記画像生成回路１８０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路１８０５を介して外
部のコンピュータやメモリーをアクセスして画像データ
や文字・図形情報を入力する。なお、ＣＰＵ１８０６
は、むろんこれ以外の目的の作業にも係るものであって
良い。たとえば、パーソナルコンピュータやワードプロ
セッサなどのように、情報を生成したり処理する機能に
直接関わっても良い。あるいは、前述したように入出力
インターフェース回路１８０５を介して外部のコンピュ
ータネットワークと接続し、たとえば数値計算などの作
業を外部機器と協同して行っても良い。

【０１２５】また、入力部１８１４は、前記ＣＰＵ１８
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、たとえばキーボードやマ
ウスのほか、ジョイスティック、バーコードリーダー、
音声認識装置など多様な入力機器を用いる事が可能であ
る。

【０１２６】また、デコーダ１８０４は、前記１８０７
ないし１８１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号、Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ１８０４は内部に画像メモリーを備えるのが望ま
しい。これは、たとえばＭＵＳＥ方式をはじめとして、
逆変換するに際して画像メモリーを必要とするようなテ
レビ信号を扱うためである。また、画像メモリーを備え
る事により、静止画の表示が容易になる、あるいは前記
画像生成回路１８０７およびＣＰＵ１８０６と協同して
画像の間引き、補間、拡大、縮小、合成をはじめとする
画像処理や編集が容易に行えるようになるという利点が
生まれるからである。

【０１２７】また、マルチプレクサ１８０３は、前記Ｃ
ＰＵ１８０６より入力される制御信号にもとづき表示画
像を適宜選択するものである。すなわち、マルチプレク
サ１８０３はデコーダ１８０４から入力される逆変換さ
れた画像信号のうちから所望の画像信号を選択して駆動
回路１８０１に出力する。その場合には、一画面表示時
間内で画像信号を切り替えて選択することにより、いわ
ゆる多画面テレビのように、一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。

【０１２８】また、ディスプレイパネルコントローラ１
８０２は、前記ＣＰＵ１８０６より入力される制御信号
にもとづき駆動回路１８０１の動作を制御するための回
路である。

【０１２９】まず、ディスプレイパネルの基本的な動作
に係るものとして、たとえばディスプレイパネルの駆動
用電源（図示せず）の動作シーケンスを制御するための
信号を駆動回路１８０１に対して出力する。また、ディ
スプレイパネルの駆動方法に係るものとして、たとえば
画面表示周波数や走査方法（たとえばインターレースか
ノンインターレースか）を制御するための信号を駆動回
路１８０１に対して出力する。

【０１３０】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
係る制御信号を駆動回路１８０１に対して出力する場合
もある。

【０１３１】また、駆動回路１８０１は、ディスプレイ
パネル１８００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ１８０３から入力される
画像信号と、前記ディスプレイパネルコントローラ１８
０２より入力される制御信号にもとづいて動作するもの
である。

【０１３２】以上各部の機能を説明したが、図１に例示
した構成により、本表示装置においては多様な画像情報
源より入力される画像情報をディスプレイパネル１８０
０に表示する事が可能である。すなわち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ１８０４
において逆変換された後、マルチプレクサ１８０３にお
いて適宜選択され、駆動回路１８０１に入力される。一
方、ディスプレイコントローラ１８０２は、表示する画
像信号に応じて駆動回路１８０１の動作を制御するため
の制御信号を発生する。駆動回路１８０１は、上記画像
信号と制御信号にもとづいてディスプレイパネル１８０
０に駆動信号を印加する。これにより、ディスプレイパ
ネル１８００において画像が表示される。これらの一連
の動作は、ＣＰＵ１８０６により統括的に制御される。

【０１３３】また、本表示装置においては、前記デコー
ダ１８０４に内蔵する画像メモリや、画像生成回路１８
０７および情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、たとえば拡大、縮
小、回転、移動、エッジ強調、間引き、補間、色変換、
画像の縦横比変換などをはじめとする画像処理や、合
成、消去、接続、入れ換え、はめ込みなどをはじめとす
る画像編集を行う事も可能である。また、本実施例の説
明では特に触れなかったが、上記画像処理や画像編集と
同様に、音声情報に関しても処理や編集を行うための専
用回路を設けても良い。

【０１３４】したがって、本表示装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像およ
び動画像を扱う画像編集機器、コンピュータの端末機
器、ワードプロセッサをはじめとする事務用端末機器、
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用あるいは民生用として極めて応用範囲が広い。な
お、同図は、表面伝導型放出素子を電子ビーム源とする
ディスプレイパネルを用いた表示装置の構成の一例を示
したにすぎず、これのみに限定されるものでない事は言
うまでもない。たとえば、図１の構成要素のうち使用目
的上必要のない機能に係る回路は省いても差し支えな
い。またこれとは逆に、使用目的によってはさらに構成
要素を追加しても良い。たとえば、本表示装置をテレビ
電話機として応用する場合には、テレビカメラ、音声マ
イク、照明機、モデムを含む送受信回路などを構成要素
に追加するのが好適である。

【０１３５】本表示装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルの
薄形化が容易なため、表示装置の奥行きを小さくするこ
とができる。

【０１３６】それに加えて、表面伝導型放出素子を電子
ビーム源とするディスプレイパネルは大画面化が容易で
輝度が高く視野角特性にも優れるため、本表示装置は臨
場感にあふれ迫力に富んだ画像を視認性良く表示する事
が可能である。

【０１３７】

【発明の効果】以上説明した様に、本発明によれば、電
子放出素子の電子放出特性が極めて安定となり、また放
電による素子の劣化も防ぐことができた。

【０１３８】さらには、入力信号に応じて電子を放出す
る電子源においては、上記の電子放出素子を、基体上に
複数個配置した電子源を構成することにより、また、個
々の素子の両端を配線に接続した電子放出素子の行を複
数もち、更に、変調手段を有している配置法、あるい
は、基体に、互いに、電気的に、絶縁されたｍ本のＸ方
向配線とｎ本のＹ方向配線とに、該電子放出素子の一対
の素子電極とを接続した電子放出素子を複数個配列した
配置とする電子源とすることで、各電子放出素子が、安
定で、かつ、歩留まりよく製造できるようになった。

【０１３９】また、画像形成装置においては、入力信号
にもとづいて、画像を形成する装置であって、少なくと
も、画像形成部材と前記電子源より構成されたことを特
徴とする画像形成装置であるため、電子放出特性の安定
性と寿命の向上がなされ、例えば蛍光体を画像形成部材
とする画像形成装置においては、高品位な画像形成装置
例えば、カラーフラットテレビが、実現された。

【図面の簡単な説明】

【図１】本発明に係る平面型表面伝導電子放出素子の基
本構成図。

【図２】本発明に係る表面伝導型電子放出素子の製造工
程図。

【図３】本発明に係る帯電の評価回路の概念図。

【図４】プローブ電位を示す図。

【図５】本発明に係るフォーミング電圧波形図。

【図６】本発明に係る表面伝導型電子放出素子の測定評
価装置を示す図。

【図７】本発明に係る表面伝導型電子放出素子を示す
図。

【図８】本発明に係る垂直型の表面伝導型電子放出素子
を示す図。

【図９】本発明の電子源構成図。

【図１０】本発明の画像形成装置の斜視図。

【図１１】蛍光膜の説明図。

【図１２】単純マトリクス型電子源の平面図。

【図１３】単純マトリクス型電子源のA-A'断面図。

【図１４】単純マトリクス型電子源の製造工程（（ａ）
−（ｄ））図。

【図１５】単純マトリクス型電子源の製造工程（（ｅ）
−（ｉ））図。

【図１６】はしご型電子源の平面図。

【図１７】はしご型電子源を用いた画像形成装置の斜視
図。

【図１８】単純マトリクス型電子源を用いた画像形成装
置における真空支持体の斜視図。

【図１９】単純マトリクス型電子源を用いた表示パネル
の駆動回路の構成図。

【図２０】本発明の画像表示装置のブロック図。

【図２１】従来の表面伝導型電子放出素子の平面図。

【符号の説明】

１絶縁性基板２電子放出部３導電性薄膜４，５素子電極６炭素系薄膜５０アノード電極６５測定評価装置６６真空ポンプ７０高圧電源８２下配線８３上配線９３ガラス基板９４蛍光膜９５メタルバック９６フェースプレート１３１創刊絶縁膜１３２グリッド電極１３３空孔１５１コンタクトホール２００真空支持体

Claims

【特許請求の範囲】

【請求項１】絶縁性基板上に形成され、対向する一対
の素子電極と電子放出部を含む導電性薄膜とを有する電
子放出素子であって、前記電子放出素子に対向する位置にアノードを配し、前記電子放出素子の表面又は裏面に炭素系薄膜を形成す
ることを特徴とする電子放出素子。
【請求項2】前記電子放出素子は表面伝導型電子放出
素子であることを特徴とする請求項1記載の電子放出素
子。
【請求項３】前記炭素系薄膜の導電率が１０⁴Ω/□
から１０¹⁰Ω/□であることを特徴とする請求項１又は
２記載の電子放出素子。
【請求項４】前記炭素系薄膜をアモルファス化、又は
結晶化させることを特徴とする請求項１又は2記載の電
子放出素子。
【請求項５】請求項１乃至４のいずれか記載の炭素系
薄膜を有する電子放出素子を、前記基板上に複数個設け
た電子源を備えた画像形成層値であって、前記電子源は、真空中に設置され、前記真空を保持する支持体の表面に前記炭素系薄膜を形
成することを特徴とする画像形成装置。
【請求項６】炭素系薄膜を具備し、絶縁性基板上に形
成された対向する一対の素子電極と、電子放出部を含む
導電性薄膜とを有する電子放出素子の製造方法であっ
て、前記炭素系薄膜は、有機分子中で電子放出させ、電子線
重合させることにより形成することを特徴とする電子放
出素子の製造方法。
【請求項７】炭素系薄膜を具備し、絶縁性基板上に形
成された対向する一対の素子電極と電子放出部を含む導
電性薄膜とを有する電子放出素子の製造方法であって、
前記炭素系薄膜は、絶縁性材料に黒鉛状微結晶を分散さ
せた溶液を塗布することにより形成することを特徴とす
る電子放出素子の製造方法。