JPH11317150A

JPH11317150A - 電界放出デバイス及びその製造方法

Info

Publication number: JPH11317150A
Application number: JP12244298A
Authority: JP
Inventors: Hiroshi Oki; 博大木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-05-01
Filing date: 1998-05-01
Publication date: 1999-11-16

Abstract

(57)【要約】【課題】高精度に放出電流を制御および制限すると共
に電界効果トランジスタの動作と電界放出エミッタの動
作を独立に制御するという高次な機能をも付与するよう
にする。【解決手段】シリコン基板１上に素子分離領域２と不
純物拡散領域３を設け、第１のゲート電極４を具備する
ことにより、電界効果トランジスタ１０を形成してい
る。この電界効果トランジスタ１０のドレイン側に対し
て導電性の円柱状のプラグ５が形成されている。このプ
ラグ５は、第１のゲート電極４により制御されたドレイ
ン電流を、プラグ５の上部に形成されたエミッタ９に供
給するためのバイパスであり、第１の絶縁膜６により周
辺のプラグと絶縁される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成した
多数の電界放出エミッタの先端より電子を放出する電界
放出デバイス及びその製造方法に関するものである。

【０００２】

【従来の技術】電子放出源として用いられる電子放出デ
バイスは、平面型画像表示素子、超高速マイクロ波デバ
イス、センサー等への応用が進められており、微細な電
界放出カソード（以下、エミッタと略す）の形成が可能
となったことから、多数のエミッタを基板上に配列する
ことができるようになった。

【０００３】従来の電界放出デバイスは、支持基板上に
エミッタを形成するか、または、支持基板表面を直接加
工してエミッタを形成した。このようなエミッタを利用
した電界放出デバイスは、放出電流が不安定で再現性も
悪く、放出電流を制御、または、制限することが困難で
あった。

【０００４】近年、電界効果トランジスタ構造を利用し
た電界放出デバイスが提案された。伊藤順司らの提案
（図８参照）によれば、ＩＥＤＭ１９９６（１２．
６．１〜１２．６．４）に示されているように、電界効
果トランジスタのドレイン電極をエミッタで置き換えた
構造とする。ゲート電極の印加電圧Ｖｇを制御すること
により、エミッタからの電流Ｉａの放出機能を高精度化
している。また、特許第２６２０８９５号公報に開示さ
れているように、放出電流制限機構を有する電界放出デ
バイス（図９参照）が知られている。この電界放出デバ
イスは、支持基板５１上に、絶縁膜５２と単結晶シリコ
ン層５３が形成され、単結晶シリコン層５３には電界効
果トランジスタ５６が形成され、単結晶シリコン層５３
がドレインとして機能する。単結晶シリコン層５３上に
エミッタ５４が形成されて、放出電流の制御、制限を可
能にしている。

【０００５】

【発明が解決しようとする課題】しかしながら、ＩＥＤ
Ｍ１９９６（１２．６．１〜１２．６．４）に示され
ている電界効果トランジスタ構造を利用した電界放出デ
バイスは、シリコン半導体プロセスに合致し、大量生産
に有利なものの、平面構造のため使用できる電極数には
限度があり、電界効果トランジスタのゲートと電界放出
エミッタのゲートを共通にせざるを得ない。そのため、
電界効果トランジスタのオンオフと電界放出カソードの
オンオフを独立に制御できないなど、電界放出部とロジ
ック部を独立に動作させるという高次な機能を電界放出
デバイスに付与できないという課題があった。更に、シ
リコン基板に対して平面的にデバイスを形成するため、
配線するスペースが必要であり、デバイス面積が大きく
なるという課題があった。

【０００６】また、特許第２６２０８９５号公報に開示
された電界放出デバイスは、デバイス構造内で容易に放
出電流を制御、制限できるものの、製造方法が複雑、高
価であり、大量生産に不利という課題があった。

【０００７】本発明の目的は、高精度に放出電流を制御
および制限すると共に電界放出デバイスの面積を縮小す
る電界放出デバイスを提供することにある。また、他の
目的は、デバイス内の配線を容易にするとともに、電界
効果トランジスタの動作と電界放出エミッタの動作を独
立に制御するという高次な機能をも付与する電界放出デ
バイスを提供することにある。さらに他の目的は、シリ
コン基板を利用したシリコン半導体プロセスで簡便、且
つ安価な電界放出デバイスの製造方法を提供することに
ある。

【０００８】

【課題を解決するための手段】請求項１〜請求項５の発
明は、基板と、該基板の上方に形成された電界放出エミ
ッタと、該電界放出エミッタ周辺に形成されたエミッタ
ゲート電極からなる電界放出デバイスである。

【０００９】請求項１の発明は、前記電界放出エミッタ
と前記基板とが導電性のプラグを介して導通することを
特徴とする。

【００１０】請求項２の発明は、前記基板上に電界効果
トランジスタが形成されており、該電界効果トランジス
タのドレインと前記電界放出エミッタとが導電性のプラ
グを介して導通されていることを特徴とする。

【００１１】請求項３の発明は、請求項２記載の電界放
出デバイスであって、前記電界効果トランジスタのゲー
ト電極と前記エミッタゲート電極により前記電界効果ト
ランジスタと前記エミッタが各々独立に制御されること
を特徴とする。

【００１２】請求項４の発明は、請求項１、２又は３記
載の電界放出デバイスであって、前記プラグは、不純物
を注入したポリシリコンであり、注入量によって抵抗値
を任意に設定可能としたことを特徴とする。

【００１３】請求項５の発明は、請求項１、２、３及び
４記載の電界放出デバイスであって、前記基板と前記電
界放出エミッタ間であって、プラグ以外の部分に複数の
絶縁膜が形成され、該絶縁膜上に金属配線を１つ以上具
備したことを特徴とする。

【００１４】請求項６〜請求項１３の発明は、基板と、
該基板の上方に形成された電界放出エミッタと、該電界
放出エミッタ周辺に形成されたエミッタゲート電極から
なる電界放出デバイスの製造方法である。

【００１５】請求項６の発明は、前記基板上に絶縁膜を
形成する工程と、該絶縁膜に前記基板に達するホールを
形成する工程と、該ホールに導電性材料を充填して導電
性のプラグを絶縁膜中に形成する工程と、プラグ上に前
記エミッタを形成する工程と、前記エミッタ周辺にゲー
ト電極を形成する工程を含むことを特徴とする。

【００１６】請求項７の発明は、前記基板に電界効果ト
ランジスタを形成する工程と、前記基板上に絶縁膜を形
成する工程と、該絶縁膜に前記電界効果トランジスタの
ドレインに達するホールを形成する工程と、該ホールに
導電性材料を充填して導電性のプラグを絶縁膜中に形成
する工程と、該プラグ上に前記エミッタを形成する工程
と、前記エミッタ周辺にゲート電極を形成する工程を含
むことを特徴とする。

【００１７】請求項１２の発明は、前記基板に電界効果
トランジスタを形成する工程と、前記基板上に絶縁膜を
形成する工程と、前記絶縁膜に前記電界効果トランジス
タの電極に達するコンタクトホールを形成する工程と、
該コンタクトホールに導電性材料を充填する工程と、該
コンタクトホールに接触する金属配線を形成する工程
と、該金属配線上に更に絶縁膜を形成する工程と、前記
絶縁膜に前記電界効果トランジスタのドレインに達する
ホールを形成する工程と、該ホールに導電性材料を充填
して導電性のプラグを絶縁膜中に形成する工程と、該プ
ラグ上に前記エミッタを形成する工程と、前記エミッタ
周辺にゲート電極を形成する工程を含むことを特徴とす
る。

【００１８】請求項９の発明は、請求項６、７及び８記
載の電界放出デバイスの製造方法であって、前記プラグ
形成工程は、前記ホールに導電性材料を充填後、該ホー
ル内以外に堆積した導電性材料を除去する工程を含むこ
とを特徴とする。

【００１９】請求項１０の発明は、請求項９に記載の電
界放出デバイスの製造方法であって、前記絶縁膜平坦化
工程と、前記導電性材料除去工程がＣＭＰ（化学的・機
械的研磨）法によることを特徴とする。

【００２０】請求項１１の発明は、請求項６、７及び８
記載の電界放出デバイスの製造方法であって、前記絶縁
膜がＢＰＳＧ膜であり、該絶縁膜をリフローして平坦化
する工程を含むことを特徴とする。

【００２１】請求項１２の発明は、請求項６、７、又は
８記載の電界放出デバイスの製造方法であって、前記ホ
ールに導電性材料を充填する工程がＣＶＤ法であること
を特徴とする。

【００２２】請求項１３の発明は、請求項１２記載の電
界放出デバイスの製造方法であって、前記コンタクトホ
ールに充填する材料がタングステン又は銅であることを
ことを特徴とする。

【００２３】

【発明の実施の形態】以下、本発明による実施の形態に
ついて、図面を参照して説明する。

【００２４】＜第１の実施形態＞図１は、本発明に係る
三次元電界放出デバイスの第１の実施形態を示す断面図
である。この図面に基づき、本発明の三次元電界放出デ
バイスの構造を説明する。シリコン基板１上に素子分離
領域２と不純物拡散領域３を設け、第１のゲート電極４
を具備することにより、電界効果トランジスタ１０を形
成している。この電界効果トランジスタ１０のドレイン
側に対して導電性の円柱状のプラグ５が形成されてい
る。このプラグ５は、第１のゲート電極４により制御さ
れたドレイン電流を、プラグ５の上部に形成されたエミ
ッタ９に供給するためのバイパスであり、第１の絶縁膜
６により周辺のプラグと絶縁される。このプラグ５の上
部に形成するエミッタ９はＭｏ、Ｗ等の高融点材料蒸着
して形成され、その先端径は２０ｎｍ以下である。

【００２５】エミッタ９の下部においては、第２の絶縁
膜８でその周辺が覆われ、第２の絶縁膜８の上に第２の
ゲート電極７が形成されている。この第２の絶縁膜８の
コンタクト径は２〜０．３μｍであり、膜厚は０．１〜
１μｍである。第２のゲート電極７は、エミッタ９の先
端周辺で、凸の弓形形状に形成される。エミッタ９の先
端部と第２のゲート電極７の距離は、１〜０．１５μｍ
で調節され、エミッタ９の下部とゲート電極４の距離は
３〜２．１５μｍで調節されている。更に、エミッタ９
の先端部分には、低仕事関数材料の薄膜が形成されてい
る。

【００２６】この電界放出デバイスは、第１のゲート電
極により電界効果トランジスタ１０のオン／オフと、第
２のゲート電極７によりエミッタ９のオン／オフとをそ
れぞれ独立に制御可能である。従って、電界効果トラン
ジスタ１０がオンしても、エミッタ９からは電流放出を
させないなど、さらに高次の機能を付加できる。さら
に、電界効果トランジスタ１０のドレイン側に接触する
プラグ５を介してエミッタ９を形成し、電界効果トラン
ジスタ１０による高精度な電流制御を可能とする。特
に、電界効果トランジスタ１０のドレイン電流特性に合
わせてプラグ５の抵抗値を設定することにより、エミッ
タ９の電流放出を高精度化し、電界放出デバイスの動作
出力の安定性、均一性を向上することができる。

【００２７】前記構造の電界放出デバイスの製造方法を
図２〜図４までを用いて説明する。まず、図２（ａ）に
示すように、素子分離領域２を形成する。素子分離領域
２はロコス法、トレンチ法のどちらを用いても構わな
い。第１の実施形態においては、ロコス法を用いてシリ
コン基板１上に素子分離領域２を形成した。即ち、Ｐタ
イプ＜１００＞シリコン基板に対して１００Åのパッド
酸化膜を形成し、窒化シリコンをＬＰＣＶＤで２０００
Å堆積した。これをフォトリソグラフィーとドライエッ
チングで所望の形状にパターニングする。パターニング
した窒化シリコンをマスクとして熱酸化する。この熱酸
化は、一般的にロコス酸化として知られている条件で十
分であり、本実施形態においては、１１００℃のウエッ
ト酸化で、酸化時間は１８分行い、３５００Å程度に熱
酸化形成した。更に微細化するためには、窒化シリコン
のサイドウォール・リセスロコス法（特開平４−１２７
４３３号公報参照）を用いることが好ましく、この方法
によれば、０．５μｍピッチの素子分離が可能である。
次に、１５０℃のリン酸に１２０分浸漬し、パターニン
グした窒化シリコンを除去し、図２（ａ）のような素子
分離領域２を形成した。

【００２８】その後、電界効果トランジスタ１０のチャ
ネル注入を行う。注入条件は、ボロンを注入エネルギ
ー：２０ＫｅＶ、注入量：２×１０¹²ｃｍ^-2でイオン注
入した。シリコン基板上にＣＭＯＳトランジスタを形成
する場合、素子分離領域２形成後、ウエルを形成（チャ
ネル形成を含む）することが望ましい。ウエルの形成は
従来の半導体プロセスに準じて、レトログレードウエ
ル、または、熱拡散ウエルを形成すればよい。

【００２９】次に、シリコン基板１上に電界効果トラン
ジスタ１０のゲート酸化膜を形成した後、第１のゲート
電極４を形成する。第１のゲート電極４は、本実施形態
の場合、２０００ÅのポリシリコンにＮ型の不純物であ
るリンを熱拡散で導入し、所望のパターニングを行って
得た（図２（ｂ））。この第１のゲート電極４は、ポリ
シリコンに限定する必要はなく、ポリサイド、サリサイ
ド等の従来から半導体プロセスで用いられる材料で形成
しても構わない。

【００３０】次に、シリコン基板１上に形成する電界効
果トランジスタ１０の不純物拡散領域３（ソース及びド
レイン）を形成する。この不純物拡散領域３は、ゲート
電極４をマスクとして、イオン注入で行う。本実施形態
では、ヒ素を注入エネルギー：５０ＫｅＶ、注入量：３
×１０¹⁵ｃｍ^-2でイオン注入し、図２（ｃ）のような不
純物拡散領域３を形成し、電界効果トランジスタ１０が
完成する。

【００３１】次に、第１の絶縁膜６を電界効果トランジ
スタ１０の上に堆積し、プラグ用のホール１１を形成す
る。第１の絶縁膜６はＣＶＤ法により、酸化シリコンを
８０００Å堆積して形成した。この際、第１の絶縁膜６
の下に形成した第１のゲート電極４の段差により、第１
の絶縁膜６の平坦度が悪化し、プラグ用のホール１１の
フォト工程が厳しくなることがある。このため、第１の
絶縁膜６を堆積後、ＣＭＰ（化学的・機械的研磨）法で
平坦化することが好ましい。その後、フォトリソグラフ
ィーを行い、ドライエッチングでホール１１の部分の絶
縁膜６を除去すると、図２（ｄ）のようなプラグ用ホー
ル１１が形成できる。このプラグ用のホール１１の径
は、上部に形成するエミッタ９とのアライメント精度と
プラグ５へ埋め込む材料のホール１１への充填率で決定
すべきである。即ち、ホール径が小さいと、上部にある
エミッタ９と位置ズレし、コンタクト抵抗が増大する。
一方、ホール径が大きいと、ホール１１内へ充填する材
料が十分埋め込まれなくなり、プラグ５が形成できな
い。本実施形態では、直径：０．５μｍのエミッタのプ
ラグ５として、０．８μｍのホール１１を形成した。

【００３２】次に、不純物をドープしたポリシリコンを
ホール１１に埋め込む。このとき、ホール１１の底部に
あるシリコン基板表面の自然酸化膜を希フッ酸で除去
し、直ちに第１のポリシリコンをＣＶＤ法で１０００Å
堆積した。その後、熱拡散でリンを第１のポリシリコン
にドープした。引き続き、第２のポリシリコンを４００
０Å堆積し、熱拡散でリンを第２のポリシリコンにドー
プした。第１のポリシリコンの堆積は、堆積前のシリコ
ン基板１上の自然酸化膜の形成を避けるために、ロード
ロック付のＣＶＤ装置に限定することが望ましい。ポリ
シリコンは、ホール内の埋め込み性や研磨・エッチング
等の加工性に優れるので好適である。

【００３３】また、ポリシリコンは予め不純物をドープ
したドープポリシリコンを用いたり、イオン注入法でポ
リシリコンに不純物をドープしても構わない。この不純
物の量によってポリシリコンの抵抗値を任意に設定が可
能である。

【００３４】ホール内以外に堆積充填したポリシリコン
を除去してプラグ５を形成する。ポリシリコンの除去
は、ＣＭＰ法を用いることが望ましい。このようにし
て、図３（ａ）に示すように、プラグ５を形成する。

【００３５】次に、プラグ５上に凸の弓形形状の第２の
ゲート電極７を形成する工程について述べる。まず、図
３（ｂ）に示すように、第２の絶縁膜８を堆積し、第２
の絶縁膜８上にダミー構造物１２を形成する。このダミ
ー構造物１２として用いる材料は第２の絶縁膜とエッチ
ング速度が異なることが望ましい。本実施形態では、第
２の絶縁膜８として、５０００Åの酸化シリコンをＣＶ
Ｄ法で堆積した。また、第２の絶縁膜８上のダミー構造
物１２として用いる材料は、エッチング速度、汎用性を
考慮に入れれば、窒化シリコンが望ましい。ダミー構造
物１２は、１０００Åの窒化シリコン及び１０００Åの
酸化シリコンを堆積した後、フォトリソグラフィーとド
ライエッチングでパターニングし、更に窒化シリコンを
堆積し、エッチバックすることにより形成し、図３
（ｂ）のようなサイドウォール付きダミー構造物１２が
形成できる。このダミー構造物１２は後述のエミッタ９
を形成するためのホール径を決定するものである。本実
施形態においては、０．５μｍのコンタクトホールを形
成するため、０．５μｍの円形パターンを形成したが、
半導体微細化プロセスを利用すれば、０．３μｍ程度ま
で十分可能である。更に、このダミー構造物１２上に第
２のゲート電極７を堆積することにより、図３（ｂ）の
ような第２のゲート電極７を形成する。

【００３６】次に、エミッタを形成するためのホール１
３を前記プラグ５上に形成する。まず、第２の絶縁膜８
上のダミー構造物１２を除去する。本実施形態において
は、リン酸（１５０℃、１２０分浸漬）で第２の絶縁膜
８及び第２のゲート電極層７に対して選択的にダミー構
造物１２をエッチング除去する。更に、ホール１３はフ
ォトレジストを利用することなく、図３（ｂ）で形成し
た第２のゲート電極７をマスクとしてドライエッチング
して形成する。このようにすれば、図３（ｃ）のような
ホール１３がプラグ５上に形成できる。

【００３７】次に、第２のゲート電極層７上にリフトオ
フ層を形成する。本実施形態においては、Ａ１を入射
角：１５°で回転蒸着し、リフトオフ層を形成した（図
４（ａ））。

【００３８】次に、エミッタ９を形成するために、所望
膜厚のエミッタ材料を基板と垂直方向で蒸着する。この
ような蒸着により、コンタクトホール１３内にエミッタ
が形成されることは既に知られている技術である。本実
施形態においては、エミッタ材料としてＭｏを１μｍ蒸
着し、図４（ｂ）のような断面構造を形成した。

【００３９】次に、リフトオフ層をエッチングし、リフ
トオフ層上のＭｏ層をリフトオフし、Ｍｏから形成され
たエミッタ９を得た。リフトオフは、９０℃のリン酸で
行い、図１のような電界放出デバイスが得られる。

【００４０】更に、電界放出デバイスの特性を向上する
ために、低仕事関数材料をコーティングすることが望ま
しい。本実施形態においては、ＬａＢ₆をスパッタ法、
または、蒸着法で１０ｎｍコーティングし、デバイスを
完成した。この低仕事関数は、他にセシウム、ルビジウ
ム、窒化タンタル、バリウム、クロムシリサイド、チタ
ンカーバイド、ハフニウムカーバイド、ジルコンカーバ
イド等の多くの材料がある。このような製造方法は、シ
リコン半導体製造プロセスで行われている材料や工程に
基づいており、簡便に且つ安価に製造できる。

【００４１】前記のような方法で製造した電界放出デバ
イスは、蛍光体を被膜した陽極を設け、電界効果トラン
ジスタ１０からなる陰極配線と、第２のゲート電極７か
らなるゲート配線を制御して、その内部を真空状態にす
れば、高精度に制御した電子が放出され、蛍光体に衝突
し、発光する。このような駆動方法を利用すれば、平面
型画像表示デバイスとして応用できる。更に、他のデバ
イス構造に応用すれば、超高速マイクロ波デバイス、セ
ンサー等の利用も可能となる。

【００４２】＜第２の実施形態＞図５及び図６には、第
２実施形態の電界放出デバイスの製造工程を示す。シリ
コン基板上に形成した電界効果トランジスタと、以下の
ような金属配線を具備することにより、より高精度、多
機能化した三次元電界放出デバイスが形成できる。

【００４３】第１の実施形態のように、シリコン基板１
上に電界効果トランジスタ１０を形成する（図５
（ａ））。電界効果トランジスタ１０上に絶縁膜６ａを
堆積する。この絶縁膜６ａは、従来のシリコン半導体プ
ロセスに従い、酸化シリコンをＣＶＤ法で５０００〜１
００００Å程度堆積する。本実施形態においては、８０
００Åの酸化シリコンをＣＶＤ法で堆積した。その後、
拡散領域に対するコンタクトをフォトリソグラフィーと
ドライエッチングで形成する。更に、ブランケットＷ
（タングステン）とエッチバックを用いることにより、
Ｗは前記コンタクトホールに埋め込まれ、図５（ａ）の
ような断面構造が形成できる。この際、シリコン基板へ
のＷの拡散を防止、及びコンタクト抵抗の低減のため
に、ＴｉＮ（チタンナイトイド）、Ｔｉ（チタン）から
なるバリアメタルを堆積することが望ましい。ＴｉＮ／
Ｔｉは、スパッタ法で５００Å／５００Å堆積した。タ
ングステン以外の材料としては銅が使用できる。

【００４４】次に、金属配線を形成する。金属配線材料
として、本実施形態においては、ＴｉＮ（チタンナイト
イド）Ａｌ−Ｃｕ（アルミニウム−銅）からなる金属を
用いた。即ち、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ＝８００Å
／４０００Å／８００Åからなる金属をスパッタ法で堆
積した。更に、所望の金属配線パターン１２をフォトリ
ソグラフィー及びドライエッチングで形成した（図５
（ｂ））。

【００４５】次に、前記金属配線１２上に絶縁膜６ｂを
堆積し、プラグを形成する。この絶縁膜６ｂは酸化シリ
コンであり、ホール１５の形成以降の工程は、第１の実
施形態に従う。即ち、図５（ｃ）のようなホール１５を
形成し、ポリシリコンを埋め込むことにより、図６
（ａ）のプラグ５を形成する。プラグ５上のには、第１
実施形態と同様に、第２の絶縁膜８、第２のゲート電極
７、エミッタ９を形成、パターニングすると、図６
（ｂ）のような断面構造が形成できる。

【００４６】こうして、電界効果トランジスタ１０の上
方で且つ第２の絶縁膜８の下方に金属配線２を多層化し
て形成したので、各部への配線を容易にするとともに、
デバイス面積も全体として小さくできる。製造に用いて
いる材料や方法は、シリコン半導体製造プロセスに持ち
られている方法なので、簡便に且つ安価に製造が可能で
ある。

【００４７】＜第３の実施形態＞図７には、第３実施形
態の電界放出デバイスの製造工程を示す。本実施形態に
おいては、第１の絶縁膜６を平坦化するのに、ＣＭＰ法
を用いずに、別の簡便な方法で製造できる。即ち、第１
のゲート電極の段差が２０００Å程度であれば、第１の
絶縁膜６として、ＢＰＳＧ膜を堆積し（図７（ａ））、
９００℃及び１０分、または、８５０℃及び３０分のア
ニールすることにより、リフローして平坦化する（図７
（ｂ））。第２実施形態と同様に、電界効果トランジス
タ上に金属配線を形成する（図７（ｃ））。第２の実施
形態と同様なので、以下の工程については図示しない
が、ポリシリコンを堆積した後、ウエハ全面をエッチバ
ックし、プラグにだけポリシリコンを残すことにより、
ポリシリコンのプラグ５を形成する。ポリシリコンのプ
ラグを形成した後の工程は、第１の実施形態に基づき、
エミッタをプラグ上に形成する。

【００４８】上記実施形態は、電界効果トランジスタ上
にプラグとエミッタを形成した構成であるが、電界効果
トランジスタを設けずに基板１にプラグとエミッタを形
成する場合もある。この場合は、エミッタからの放出電
流を制限するため、プラグ５を高抵抗とする。例えば、
プラグ５を形成するポリシリコンに与える不純物を低濃
度として、高抵抗とする。

【００４９】

【発明の効果】請求項１〜５記載の電界放出デバイスに
よれば、電界放出エミッタと基板を抵抗値可変の導電プ
ラグで接続した構造を有することにより、電界放出エミ
ッタの放出電流を制限できる。特に請求項２の発明のよ
うに、基板上の電界効果トランジスタのドレインと電界
放出エミッタをプラグを介して接続することにより、放
出電流をより高精度に制御及び制限することが可能とな
るとともに、電界効果トランジスタの上方に電界放出エ
ミッタ及びエミッタゲート電極を形成することになり、
デバイス面積を縮小した三次元電界放出デバイスが提供
できる。。

【００５０】また、請求項３記載の電界放出デバイスに
よれば、電界効果トランジスタと電界放出エミッタを独
立に制御可能としたことにより、電界効果トランジスタ
がオンしても、電界放出エミッタからは電流放出をさせ
ないなど、さらに高次の機能を付加できる。

【００５１】また、請求項４記載の電界放出デバイスに
よれば、ポリシリコンへの不純物の注入量によりプラグ
の抵抗値を任意に設定できるので、電界放出エミッタの
放出電流制限を可能とする。

【００５２】また、請求項５記載の電界放出デバイスに
よれば、金属配線を多層化できるので、各電極への配線
を容易にするとともに、放出電流を高次に制御及び制限
した三次元電界放出デバイスを提供できる。

【００５３】請求項６〜１３の電界放出デバイスの製造
方法によれば、通常の半導体製造プロセスで用いられる
工程により製造できるので、基板と電界放出エミッタを
縦方向（三次元）に導通するためのプラグを簡便に、且
つ安価にできる。

【００５４】請求項１０の電界放出デバイスの製造方法
によれば、ＣＭＰ法により絶縁膜を平坦化し導電性材料
を除去するので、確実に平坦化及び除去が可能である。

【００５５】請求項１１の電界放出デバイスの製造方法
によれば、絶縁膜をＢＰＳＧ膜とすることで、リフロー
により簡便に平坦化ができる。

【００５６】請求項１２の電界放出デバイスの製造方法
によれば、ＣＶＤ法によりホール又はコンタクトホール
に充填するので、確実にむらなく充填できる。

【００５７】請求項１３の電界放出デバイスの製造方法
によれば、前記コンタクトホールに充填する材料がタン
グステン又は銅とすることにより、より確実にむらなく
充填できる。

【図面の簡単な説明】

【図１】本発明に係る電界放出デバイスの第１の実施形
態における断面図である。

【図２】第１の実施形態の製造を示す断面工程図であ
る。

【図３】図２に続く第１の実施形態の製造を示す断面工
程図である。

【図４】図３に続く第１の実施形態の製造を示す断面工
程図である。

【図５】第２の実施形態の製造を示す工程断面図であ
る。

【図６】図５に続く第２の実施形態の製造を示す工程断
面図である。

【図７】第３の実施形態の製造を示す工程断面図であ
る。

【図８】従来の電界トランジスタ構造を有する電界放出
デバイスの概略図である。

【図９】従来の電界トランジスタ構造を有する他の電界
放出デバイスの概略図である。

【符号の説明】

１基板（シリコン基板）２素子分離領域３不純物拡散領域４第１のゲート電極５プラグ６第１の絶縁膜７第２のゲート電極８第２の絶縁膜９電界放出エミッタ

Claims

【特許請求の範囲】

【請求項１】基板と、該基板の上方に形成された電界
放出エミッタと、該電界放出エミッタ周辺に形成された
エミッタゲート電極からなる電界放出デバイスにおい
て、前記電界放出エミッタと前記基板とが導電性のプラグを
介して導通することを特徴とする電界放出デバイス。
【請求項２】基板と、該基板の上方に形成された電界
放出エミッタと、該電界放出エミッタ周辺に形成された
エミッタゲート電極からなる電界放出デバイスにおい
て、前記基板上に電界効果トランジスタが形成されており、
該電界効果トランジスタのドレインと前記電界放出エミ
ッタとが導電性のプラグを介して導通されていることを
特徴とする電界放出デバイス。
【請求項３】前記電界効果トランジスタのゲート電極
と前記エミッタゲート電極により前記電界効果トランジ
スタと前記電界放出エミッタが各々独立に制御されるこ
とを特徴とする請求項２記載の電界放出デバイス。
【請求項４】前記プラグは、不純物を注入したポリシ
リコンであり、注入量によって抵抗値を任意に設定可能
としたことを特徴とする請求項１、２又は３記載の電界
放出デバイス。
【請求項５】前記基板と前記エミッタ間であって、プ
ラグ以外の部分に複数の絶縁膜が形成され、該絶縁膜の
少なくとも１つに金属配線を１つ以上具備したことを特
徴とする請求項１、２、３及び４記載の電界放出デバイ
ス。
【請求項６】基板と、該基板の上方に形成された電界
放出エミッタと、該電界放出エミッタ周辺に形成された
エミッタゲート電極からなる電界放出デバイスの製造方
法において、前記基板上に絶縁膜を形成する工程と、該絶縁膜に前記
基板に達するホールを形成する工程と、該ホールに導電
性材料を充填して導電性のプラグを絶縁膜中に形成する
工程と、プラグ上に前記エミッタを形成する工程と、前
記エミッタ周辺にゲート電極を形成する工程を含むこと
を特徴とする電界放出デバイスの製造方法。
【請求項７】基板と、該基板の上方に形成された電界
放出エミッタと、該電界放出エミッタ周辺に形成された
エミッタゲート電極からなる電界放出デバイスの製造方
法において、前記基板に電界効果トランジスタを形成する工程と、前
記基板上に絶縁膜を形成する工程と、該絶縁膜に前記電
界効果トランジスタのドレインに達するホールを形成す
る工程と、該ホールに導電性材料を充填して導電性のプ
ラグを絶縁膜中に形成する工程と、該プラグ上に前記エ
ミッタを形成する工程と、前記エミッタ周辺にゲート電
極を形成する工程を含むことを特徴とする電界放出デバ
イスの製造方法。
【請求項８】基板と、該基板の上方に形成された電界
放出エミッタと、該電界放出エミッタ周辺に形成された
エミッタゲート電極からなる電界放出デバイスの製造方
法において、前記基板に電界効果トランジスタを形成する工程と、前
記基板上に絶縁膜を形成する工程と、前記絶縁膜に前記
電界効果トランジスタの電極に達するコンタクトホール
を形成する工程と、該コンタクトホールに導電性材料を
充填する工程と、該コンタクトホールに接触する金属配
線を形成する工程と、該金属配線上に更に絶縁膜を形成
する工程と、前記絶縁膜に前記電界効果トランジスタの
ドレインに達するホールを形成する工程と、該ホールに
導電性材料を充填して導電性のプラグを絶縁膜中に形成
する工程と、該プラグ上に前記エミッタを形成する工程
と、前記エミッタ周辺にゲート電極を形成する工程を含
むことを特徴とする電界放出デバイスの製造方法。
【請求項９】前記絶縁膜形成工程は、前記絶縁膜形成
後、該絶縁膜を平坦化する工程を含み、前記プラグ形成工程は、前記ホールに導電性材料を充填
後、該ホール内以外に堆積した導電性材料を除去する工
程を含むことを特徴とする請求項６、７及び８記載の電
界放出デバイスの製造方法。
【請求項１０】前記絶縁膜平坦化工程と、前記導電性
材料除去工程がＣＭＰ法によることを特徴とする請求項
９に記載の電界放出デバイスの製造方法。
【請求項１１】前記絶縁膜がＢＰＳＧ膜であり、該絶
縁膜をリフローして平坦化する工程を含むことを特徴と
する請求項６、７及び８記載の電界放出デバイスの製造
方法。
【請求項１２】前記ホール又はコンタクトホールに導
電性材料を充填する工程がＣＶＤ法であることを特徴と
する請求項６、７又は８記載の電界放出デバイスの製造
方法。
【請求項１３】前記コンタクトホールに充填する材料
がタングステン又は銅であることをことを特徴とする請
求項１２記載の電界放出デバイスの製造方法。