JPH11317487A - 電子装置及び電子装置の実装方法 - Google Patents
電子装置及び電子装置の実装方法Info
- Publication number
- JPH11317487A JPH11317487A JP10122205A JP12220598A JPH11317487A JP H11317487 A JPH11317487 A JP H11317487A JP 10122205 A JP10122205 A JP 10122205A JP 12220598 A JP12220598 A JP 12220598A JP H11317487 A JPH11317487 A JP H11317487A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bonding
- alloy
- alloy film
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Coating With Molten Metal (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
(57)【要約】
【課題】 Ｐｂの使用を制限し環境保護を図りつつ、実
装基板の電極との間で接合不良や短絡による不良が防止
できる電子装置を提供する。リフロー温度の低温化が実
施できる電子装置の実装方法を提供する。 【解決手段】 電子装置（半導体装置１）の外部端子
（リード３Ｂ）の表面にめっき膜６が形成される。めっ
き膜６はＰｂを含まないＳｎ−Ｂｉ合金膜又はＳｎ−Ｉ
ｎ合金膜で形成される。Ｂｉ、Ｉｎはいずれも合金膜の
融点温度を下げ、めっき膜６はＳｎ−Ｐｂ共晶半田の融
点温度よりも低い融点温度を有する。電子装置は接合用
合金膜２０により実装基板１０に実装される。接合用合
金膜２０にはＰｂを含まないＳｎ−Ａｇ−Ｂｉ合金膜が
使用される。めっき膜６はリフローにより先行溶融し接
合用合金膜２０の濡れ性を向上する。接合用合金膜２０
の再凝固温度はＳｎ−Ｐｂ共晶半田の融点温度よりも高
くなる。
装基板の電極との間で接合不良や短絡による不良が防止
できる電子装置を提供する。リフロー温度の低温化が実
施できる電子装置の実装方法を提供する。 【解決手段】 電子装置（半導体装置１）の外部端子
（リード３Ｂ）の表面にめっき膜６が形成される。めっ
き膜６はＰｂを含まないＳｎ−Ｂｉ合金膜又はＳｎ−Ｉ
ｎ合金膜で形成される。Ｂｉ、Ｉｎはいずれも合金膜の
融点温度を下げ、めっき膜６はＳｎ−Ｐｂ共晶半田の融
点温度よりも低い融点温度を有する。電子装置は接合用
合金膜２０により実装基板１０に実装される。接合用合
金膜２０にはＰｂを含まないＳｎ−Ａｇ−Ｂｉ合金膜が
使用される。めっき膜６はリフローにより先行溶融し接
合用合金膜２０の濡れ性を向上する。接合用合金膜２０
の再凝固温度はＳｎ−Ｐｂ共晶半田の融点温度よりも高
くなる。
Description
【０００１】
【発明の属する技術分野】本発明は電子装置及び電子装
置の実装方法に関する。特に本発明は、実装基板の電極
に接合用合金膜を介して電気的かつ機械的に接続する外
部端子を有する電子装置及びこの電子装置の実装方法に
関する。
置の実装方法に関する。特に本発明は、実装基板の電極
に接合用合金膜を介して電気的かつ機械的に接続する外
部端子を有する電子装置及びこの電子装置の実装方法に
関する。
【０００２】
【従来の技術】半導体装置、抵抗素子、容量素子等の電
子装置は、マザーボード、ドータボード、ベビーボード
等のプリント配線基板に電気的かつ機械的に接続され、
実装される。電気的かつ機械的な接続には接合用半田が
使用される。接合用半田は半田リフロー（熱接合処理）
により電子装置の外部端子とプリント配線基板の電極と
の間を接合する。
子装置は、マザーボード、ドータボード、ベビーボード
等のプリント配線基板に電気的かつ機械的に接続され、
実装される。電気的かつ機械的な接続には接合用半田が
使用される。接合用半田は半田リフロー（熱接合処理）
により電子装置の外部端子とプリント配線基板の電極と
の間を接合する。
【０００３】電子装置、例えば半導体装置はパッケージ
から外部端子としてのアウターリードを引き出した構造
を有する。パッケージ内部にはトランジスタや集積回路
を形成した半導体チップが封止される。アウターリード
表面にはＳｎ−Ｐｂ（錫−鉛）合金めっき膜が形成され
る。このめっき膜は、半田リフローにより接合用半田の
溶融前に溶融して広がり、この後に接合用半田が溶融し
たときの広がりを高め、接合用半田の濡れ性を向上す
る。従って、めっき膜には、通常、接合用半田の融点温
度よりも若干低い融点温度を有する材料が選択される。
例えば、融点温度が約２００℃前後の接合用半田を使用
する場合、半田リフローは約２３０℃で行われ、めっき
膜には融点温度１８３℃のＳｎ−３７％Ｐｂ（共晶半
田）合金膜が使用される。
から外部端子としてのアウターリードを引き出した構造
を有する。パッケージ内部にはトランジスタや集積回路
を形成した半導体チップが封止される。アウターリード
表面にはＳｎ−Ｐｂ（錫−鉛）合金めっき膜が形成され
る。このめっき膜は、半田リフローにより接合用半田の
溶融前に溶融して広がり、この後に接合用半田が溶融し
たときの広がりを高め、接合用半田の濡れ性を向上す
る。従って、めっき膜には、通常、接合用半田の融点温
度よりも若干低い融点温度を有する材料が選択される。
例えば、融点温度が約２００℃前後の接合用半田を使用
する場合、半田リフローは約２３０℃で行われ、めっき
膜には融点温度１８３℃のＳｎ−３７％Ｐｂ（共晶半
田）合金膜が使用される。
【０００４】電子装置としての抵抗素子、容量素子はい
ずれも半導体装置の構造と同様にパッケージから引き出
された外部端子を有し、接合用半田を介してプリント配
線基板に実装される。外部端子表面には濡れ性を向上す
るめっき膜が形成される。
ずれも半導体装置の構造と同様にパッケージから引き出
された外部端子を有し、接合用半田を介してプリント配
線基板に実装される。外部端子表面には濡れ性を向上す
るめっき膜が形成される。
【０００５】
【発明が解決しようとする課題】しかしながら、電子装
置並びにこの電子装置の実装方法においては、以下の点
について配慮がなされていない。
置並びにこの電子装置の実装方法においては、以下の点
について配慮がなされていない。
【０００６】（１）最近、環境保護等の問題から有害物
質であるＰｂの使用を制限する傾向にあり、めっき膜に
はＰｂの代用としてＳｎ又はＰｄが使用され、接合用半
田にはＰｂフリー半田としてＳｎ−Ａｇ−Ｂｉ（錫−銀
−ビスマス）合金が使用される。例えばＳｎ−３％Ａｇ
−４％Ｂｉ合金は約２１０℃の融点温度を有し、約２３
０℃の現状の半田リフローが行えるが、めっき膜である
Ｓｎ単独の融点温度は２３２℃、Ｐｄ単独の融点温度は
１５５４℃と融点温度が非常に高くなる。このため、半
田リフローにおいて接合用半田が先行溶融し、めっき膜
が後から溶融する又はＰｄにおいては溶融しないので、
接合用半田の濡れ性が劣化する。すなわち、プリント配
線基板と電子装置の外部端子との間の接続強度が充分に
確保されず、接合不良が発生する可能性がある。
質であるＰｂの使用を制限する傾向にあり、めっき膜に
はＰｂの代用としてＳｎ又はＰｄが使用され、接合用半
田にはＰｂフリー半田としてＳｎ−Ａｇ−Ｂｉ（錫−銀
−ビスマス）合金が使用される。例えばＳｎ−３％Ａｇ
−４％Ｂｉ合金は約２１０℃の融点温度を有し、約２３
０℃の現状の半田リフローが行えるが、めっき膜である
Ｓｎ単独の融点温度は２３２℃、Ｐｄ単独の融点温度は
１５５４℃と融点温度が非常に高くなる。このため、半
田リフローにおいて接合用半田が先行溶融し、めっき膜
が後から溶融する又はＰｄにおいては溶融しないので、
接合用半田の濡れ性が劣化する。すなわち、プリント配
線基板と電子装置の外部端子との間の接続強度が充分に
確保されず、接合不良が発生する可能性がある。
【０００７】（２）この接合不良を防止するには半田リ
フロー温度を高めることが有効な方法である。例えば、
めっき膜としてＳｎを使用する場合、半田リフロー温度
を約２６０℃に設定すると濡れ性の向上が図れ、この濡
れ性の向上に伴い、接合不良が防止できる。しかしなが
ら、電子装置のパッケージ材料、プリント配線基板の基
板材料には樹脂系材料が使用される場合が多く、高温度
の半田リフローに耐えられない。
フロー温度を高めることが有効な方法である。例えば、
めっき膜としてＳｎを使用する場合、半田リフロー温度
を約２６０℃に設定すると濡れ性の向上が図れ、この濡
れ性の向上に伴い、接合不良が防止できる。しかしなが
ら、電子装置のパッケージ材料、プリント配線基板の基
板材料には樹脂系材料が使用される場合が多く、高温度
の半田リフローに耐えられない。
【０００８】（３）前述のＰｂフリーの接合用半田であ
るＳｎ−Ａｇ−Ｂｉ合金は、融点温度を下げるために、
Ｓｎベースの合金にＢｉを添加する。現状の半田リフロ
ー温度においてＳｎ単独、Ｐｄ単独のめっき膜では充分
な濡れ性が確保できないので、めっき膜にＳｎ−Ｐｂ合
金を使用した場合、半田リフローによりＳｎ−Ｐｂ−Ｂ
ｉ合金が生成される。このＳｎ−Ｐｂ−Ｂｉ合金は約９
０〜１００℃の低い融点温度を有し、プリント配線基板
に実装された電子装置の動作温度で溶融する可能性があ
る。すなわち、電子装置の動作中に接合用半田が溶融
し、溶融した部分にクラックが発生することに起因し
て、プリント配線基板の電極と外部端子との間に接合不
良が発生する。このため、電気的信頼性が低下する。
るＳｎ−Ａｇ−Ｂｉ合金は、融点温度を下げるために、
Ｓｎベースの合金にＢｉを添加する。現状の半田リフロ
ー温度においてＳｎ単独、Ｐｄ単独のめっき膜では充分
な濡れ性が確保できないので、めっき膜にＳｎ−Ｐｂ合
金を使用した場合、半田リフローによりＳｎ−Ｐｂ−Ｂ
ｉ合金が生成される。このＳｎ−Ｐｂ−Ｂｉ合金は約９
０〜１００℃の低い融点温度を有し、プリント配線基板
に実装された電子装置の動作温度で溶融する可能性があ
る。すなわち、電子装置の動作中に接合用半田が溶融
し、溶融した部分にクラックが発生することに起因し
て、プリント配線基板の電極と外部端子との間に接合不
良が発生する。このため、電気的信頼性が低下する。
【０００９】本発明は上記課題を解決するためになされ
たものである。従って、本発明の目的は、Ｐｂの使用を
制限し環境保護を図りつつ、実装基板の電極との間で接
合不良や短絡による不良が防止できる電子装置を提供す
ることである。
たものである。従って、本発明の目的は、Ｐｂの使用を
制限し環境保護を図りつつ、実装基板の電極との間で接
合不良や短絡による不良が防止できる電子装置を提供す
ることである。
【００１０】さらに、本発明の目的は、上記目的を達成
しつつ、リフロー温度の低温化が実施できる電子装置の
実装方法を提供することである。特に、本発明の目的
は、リフロー温度の低温化においても接合用合金膜の濡
れ性を充分に確保し、接合不良を防止して歩留まりが向
上できる電子装置の実装方法を提供することである。
しつつ、リフロー温度の低温化が実施できる電子装置の
実装方法を提供することである。特に、本発明の目的
は、リフロー温度の低温化においても接合用合金膜の濡
れ性を充分に確保し、接合不良を防止して歩留まりが向
上できる電子装置の実装方法を提供することである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、この発明の第１の特徴は、電子装置において、外部
端子表面にＰｂを含まないめっき膜を備えたことであ
る。
に、この発明の第１の特徴は、電子装置において、外部
端子表面にＰｂを含まないめっき膜を備えたことであ
る。
【００１２】電子装置には、ＩＣ、ＬＳＩ、パワートラ
ンジスタのいずれかをパッケージ内部に封止した半導体
装置、抵抗素子、容量素子、コイル素子、リレー素子が
いずれも含まれる。外部端子は実装基板の電極に接合用
合金膜により電気的かつ機械的に接続される。外部端子
は例えばアウターリードである。実装基板には、マザー
ボード、ドータボード、ベビーボード、フレキシブル基
板の各種プリント配線基板が含まれる。基本的には、接
合用合金膜のリフローにより電子装置を実装する配線基
板はすべて含まれる。
ンジスタのいずれかをパッケージ内部に封止した半導体
装置、抵抗素子、容量素子、コイル素子、リレー素子が
いずれも含まれる。外部端子は実装基板の電極に接合用
合金膜により電気的かつ機械的に接続される。外部端子
は例えばアウターリードである。実装基板には、マザー
ボード、ドータボード、ベビーボード、フレキシブル基
板の各種プリント配線基板が含まれる。基本的には、接
合用合金膜のリフローにより電子装置を実装する配線基
板はすべて含まれる。
【００１３】めっき膜は接合用合金膜の融点温度並びに
再凝固温度よりも低い融点温度を有する。プロセス的表
現をすれば、めっき膜は、接合用合金膜のリフロー前に
おいて接合用合金膜の融点温度よりも低い融点温度を有
する合金膜で形成される。接合用合金膜のリフロー後に
は、めっき膜は合金膜よりも高い再凝固温度を有する接
合用合金膜を形成する（リフローによりめっき膜の合金
成分が含まれても接合用合金膜の融点温度は高い状態で
維持される）。
再凝固温度よりも低い融点温度を有する。プロセス的表
現をすれば、めっき膜は、接合用合金膜のリフロー前に
おいて接合用合金膜の融点温度よりも低い融点温度を有
する合金膜で形成される。接合用合金膜のリフロー後に
は、めっき膜は合金膜よりも高い再凝固温度を有する接
合用合金膜を形成する（リフローによりめっき膜の合金
成分が含まれても接合用合金膜の融点温度は高い状態で
維持される）。
【００１４】めっき膜はＳｎとこのＳｎが固溶できる金
属との合金で形成される。好ましくは、めっき膜はＳｎ
と４０〜６０％の範囲内の組成比に設定されたＢｉ、又
は同範囲内の組成比に設定されたＩｎ（インジウム）と
の合金で形成される。Ｂｉ、ＩｎはいずれもＳｎとの合
金膜を生成した時に合金膜の融点温度を下げる働きをす
る。めっき膜に比べて接合用合金膜は体積が大きいの
で、めっき膜が溶融しその合金成分であるＢｉ又はＩｎ
が接合用合金膜に溶け込んでもめっき膜から供給される
Ｂｉ又はＩｎは接合用合金膜においては微量である。従
って、Ｂｉ又はＩｎによる融点温度の低下は極めて小さ
く、接合用合金膜の再凝固温度は合金膜よりも高くな
る。さらに好ましくは、Ｓｎ−４０％Ｂｉ合金、Ｓｎ−
５８％Ｂｉ合金、又はＳｎ−５２％Ｉｎ合金でめっき膜
が形成される。接合用合金膜は、リフロー前において、
例えばＳｎ−３％Ａｇ−４％Ｂｉ合金で形成される。リ
フロー後にはめっき膜の合金成分例えばＢｉが含まれ、
接合用合金膜はＳｎ−３％Ａｇ−５％Ｂｉ合金で形成さ
れる。
属との合金で形成される。好ましくは、めっき膜はＳｎ
と４０〜６０％の範囲内の組成比に設定されたＢｉ、又
は同範囲内の組成比に設定されたＩｎ（インジウム）と
の合金で形成される。Ｂｉ、ＩｎはいずれもＳｎとの合
金膜を生成した時に合金膜の融点温度を下げる働きをす
る。めっき膜に比べて接合用合金膜は体積が大きいの
で、めっき膜が溶融しその合金成分であるＢｉ又はＩｎ
が接合用合金膜に溶け込んでもめっき膜から供給される
Ｂｉ又はＩｎは接合用合金膜においては微量である。従
って、Ｂｉ又はＩｎによる融点温度の低下は極めて小さ
く、接合用合金膜の再凝固温度は合金膜よりも高くな
る。さらに好ましくは、Ｓｎ−４０％Ｂｉ合金、Ｓｎ−
５８％Ｂｉ合金、又はＳｎ−５２％Ｉｎ合金でめっき膜
が形成される。接合用合金膜は、リフロー前において、
例えばＳｎ−３％Ａｇ−４％Ｂｉ合金で形成される。リ
フロー後にはめっき膜の合金成分例えばＢｉが含まれ、
接合用合金膜はＳｎ−３％Ａｇ−５％Ｂｉ合金で形成さ
れる。
【００１５】このように構成される電子装置において
は、接合用合金膜のリフローの際に、接合用合金膜の溶
融に先行して外部端子表面のめっき膜が溶融する。接合
用合金膜が溶融し広がる領域にめっき膜が予め溶融し広
がるので、接合用合金膜の濡れ性が向上できる。めっき
膜が溶融することによりこのめっき膜の合金成分が接合
用合金膜に取り込まれるが、接合用合金膜に比べてめっ
き膜の体積は小さいので、接合用合金膜の再凝固温度は
高い状態で維持できる。従って、電子装置においては、
実装基板との間で充分な濡れ性が確保できるので、接合
不良が防止できる。さらに、電子装置において、接合用
合金膜の再凝固温度が高くなるので、電子装置の動作で
発生する熱による接合用合金膜の溶融が防止でき、接合
不良や隣接外部端子間の短絡を防止して電気的信頼性が
向上できる。さらに、接合用合金膜の濡れ性を確保しつ
つ、電子装置の動作で発生する熱に起因する不良の防止
にはＳｎ、Ｂｉ、Ｉｎ、Ａｇのいずかが使用され、有害
物質であるＰｂが使用されない。すなわち、有害物質の
使用が制限でき、環境保護に寄与できる電子装置が実現
できる。
は、接合用合金膜のリフローの際に、接合用合金膜の溶
融に先行して外部端子表面のめっき膜が溶融する。接合
用合金膜が溶融し広がる領域にめっき膜が予め溶融し広
がるので、接合用合金膜の濡れ性が向上できる。めっき
膜が溶融することによりこのめっき膜の合金成分が接合
用合金膜に取り込まれるが、接合用合金膜に比べてめっ
き膜の体積は小さいので、接合用合金膜の再凝固温度は
高い状態で維持できる。従って、電子装置においては、
実装基板との間で充分な濡れ性が確保できるので、接合
不良が防止できる。さらに、電子装置において、接合用
合金膜の再凝固温度が高くなるので、電子装置の動作で
発生する熱による接合用合金膜の溶融が防止でき、接合
不良や隣接外部端子間の短絡を防止して電気的信頼性が
向上できる。さらに、接合用合金膜の濡れ性を確保しつ
つ、電子装置の動作で発生する熱に起因する不良の防止
にはＳｎ、Ｂｉ、Ｉｎ、Ａｇのいずかが使用され、有害
物質であるＰｂが使用されない。すなわち、有害物質の
使用が制限でき、環境保護に寄与できる電子装置が実現
できる。
【００１６】この発明の第２の特徴は、電子装置の実装
方法において、下記工程を備えたことである。
方法において、下記工程を備えたことである。
【００１７】（１）Ｐｂを含まない第１接合用合金膜の
融点温度よりも低い融点温度を有しＰｂを含まない合金
膜で形成されためっき膜を電子装置の外部端子表面に形
成する工程。
融点温度よりも低い融点温度を有しＰｂを含まない合金
膜で形成されためっき膜を電子装置の外部端子表面に形
成する工程。
【００１８】（２）実装基板の電極と電子装置の外部端
子との間に第１接合用合金膜を形成する工程。
子との間に第１接合用合金膜を形成する工程。
【００１９】（３）リフローを行い、外部端子表面のめ
っき膜を先行溶融させ、引き続き第２接合用合金膜を溶
融し、めっき膜の合金膜成分によりめっき膜の融点温度
よりも高い再凝固温度を有する第２接合用合金膜を形成
する工程。
っき膜を先行溶融させ、引き続き第２接合用合金膜を溶
融し、めっき膜の合金膜成分によりめっき膜の融点温度
よりも高い再凝固温度を有する第２接合用合金膜を形成
する工程。
【００２０】Ｐｂを含まないめっき膜は、好ましくはＳ
ｎ−４０％Ｂｉ合金、Ｓｎ−５８％Ｂｉ合金、又はＳｎ
−５２％Ｉｎ合金である。第１接合用合金膜は好ましく
はＳｎ−３％Ａｇ−４％Ｂｉ合金で形成され、第２接合
用合金膜はＳｎ−３％Ａｇ−５％Ｂｉ合金である。
ｎ−４０％Ｂｉ合金、Ｓｎ−５８％Ｂｉ合金、又はＳｎ
−５２％Ｉｎ合金である。第１接合用合金膜は好ましく
はＳｎ−３％Ａｇ−４％Ｂｉ合金で形成され、第２接合
用合金膜はＳｎ−３％Ａｇ−５％Ｂｉ合金である。
【００２１】このような電子装置の実装方法において
は、有害物質であるＰｂを使用せずに、接合不良が防止
できるので、実装上の歩留まりが向上できる。さらに、
前述のように、めっき膜にはＳｎ−Ｂｉ合金、Ｓｎ−Ｉ
ｎ合金のいずれかが使用され、接合用金属膜にはＳｎ−
Ａｇ−Ｂｉ合金が使用されるので、リフロー温度の低温
化例えば２３０℃以下の低温化が実現できる。リフロー
温度の低温化により樹脂系材料で形成される電子装置や
実装基板に熱的損傷を与えることがなくなるので、実装
上の歩留まりが向上できる。
は、有害物質であるＰｂを使用せずに、接合不良が防止
できるので、実装上の歩留まりが向上できる。さらに、
前述のように、めっき膜にはＳｎ−Ｂｉ合金、Ｓｎ−Ｉ
ｎ合金のいずれかが使用され、接合用金属膜にはＳｎ−
Ａｇ−Ｂｉ合金が使用されるので、リフロー温度の低温
化例えば２３０℃以下の低温化が実現できる。リフロー
温度の低温化により樹脂系材料で形成される電子装置や
実装基板に熱的損傷を与えることがなくなるので、実装
上の歩留まりが向上できる。
【００２２】
【発明の効果】本発明は、Ｐｂの使用を制限し環境保護
を図りつつ、実装基板の電極との間で接合不良や短絡に
よる不良が防止できる電子装置を提供できる。
を図りつつ、実装基板の電極との間で接合不良や短絡に
よる不良が防止できる電子装置を提供できる。
【００２３】さらに、本発明は、リフロー温度の低温化
が実施できる電子装置の実装方法を提供できる。特に、
本発明は、リフロー温度の低温化においても接合用合金
膜の濡れ性を充分に確保し、接合不良を防止して歩留ま
りが向上できる電子装置の実装方法を提供できる。
が実施できる電子装置の実装方法を提供できる。特に、
本発明は、リフロー温度の低温化においても接合用合金
膜の濡れ性を充分に確保し、接合不良を防止して歩留ま
りが向上できる電子装置の実装方法を提供できる。
【００２４】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の実施の形態について説明する。図１は本発明の第１
の実施の形態に係る実装基板に実装した状態（実装後）
の電子装置の断面構造図である。本実施の形態に係る電
子装置はＩＣ、ＬＳＩ、トランジスタのいずれかを搭載
する半導体装置である。図１に示すように、電子装置と
しての半導体装置１は実装基板１０に実装される。
明の実施の形態について説明する。図１は本発明の第１
の実施の形態に係る実装基板に実装した状態（実装後）
の電子装置の断面構造図である。本実施の形態に係る電
子装置はＩＣ、ＬＳＩ、トランジスタのいずれかを搭載
する半導体装置である。図１に示すように、電子装置と
しての半導体装置１は実装基板１０に実装される。
【００２５】半導体装置１は、単結晶珪素からなる半導
体チップ２、半導体チップ２を搭載するタブ部３Ａ、半
導体チップ２と外部機器との間で信号や電源の授受を行
うリード３Ｂ、ボンディングワイヤ４、封止部５を備え
て構成される。
体チップ２、半導体チップ２を搭載するタブ部３Ａ、半
導体チップ２と外部機器との間で信号や電源の授受を行
うリード３Ｂ、ボンディングワイヤ４、封止部５を備え
て構成される。
【００２６】半導体チップ２には、ＩＣ、ＬＳＩ等を構
築する集積回路が、又パワートランジスタが形成され
る。半導体チップ２の表面上にはボンディングパッド２
Ａが配設される。ボンディングパッド２Ａにはボンディ
ングワイヤ４の一端側がボンディングされ、ボンディン
グパッド２Ａとボンディングワイヤ４との間は電気的に
接続される。ボンディングワイヤ４にはＡｕ（金）ワイ
ヤ、Ａｌ（アルミニウム）ワイヤ、Ｃｕ（銅）ワイヤが
実用的に使用できる。
築する集積回路が、又パワートランジスタが形成され
る。半導体チップ２の表面上にはボンディングパッド２
Ａが配設される。ボンディングパッド２Ａにはボンディ
ングワイヤ４の一端側がボンディングされ、ボンディン
グパッド２Ａとボンディングワイヤ４との間は電気的に
接続される。ボンディングワイヤ４にはＡｕ（金）ワイ
ヤ、Ａｌ（アルミニウム）ワイヤ、Ｃｕ（銅）ワイヤが
実用的に使用できる。
【００２７】タブ部３Ａ、リード３Ｂは同一のリードフ
レームから切断され、リード３Ｂは切断後に成型され
る。タブ部３Ａ、リード３ＢにはＦｅ−４２％Ｎｉ（鉄
−ニッケル）合金、Ｆｅ−５０％Ｎｉ合金又はＣｕ合金
が実用的に使用できる。リード３Ｂのインナーリード
（リード３Ｂの封止部５内部に配設された部分）にはボ
ンディングワイヤ４の他端側がボンディングされ、イン
ナーリードとボンディングワイヤ４との間は電気的に接
続される。
レームから切断され、リード３Ｂは切断後に成型され
る。タブ部３Ａ、リード３ＢにはＦｅ−４２％Ｎｉ（鉄
−ニッケル）合金、Ｆｅ−５０％Ｎｉ合金又はＣｕ合金
が実用的に使用できる。リード３Ｂのインナーリード
（リード３Ｂの封止部５内部に配設された部分）にはボ
ンディングワイヤ４の他端側がボンディングされ、イン
ナーリードとボンディングワイヤ４との間は電気的に接
続される。
【００２８】リード３Ｂのアウターリード（リード３Ｂ
の封止部５外部に引き出された部分）はガルウイング形
状で形成され外部端子として使用される。このアウター
リードの表面にはめっき膜６が形成される。めっき膜６
は、リフロー前において接合用合金膜（２０Ａ）の融点
温度よりも低い融点温度を有する合金膜で形成される。
リフロー後には、めっき膜６はこのめっき膜６よりも高
い再凝固温度を有する接合用合金膜（２０）を形成す
る。
の封止部５外部に引き出された部分）はガルウイング形
状で形成され外部端子として使用される。このアウター
リードの表面にはめっき膜６が形成される。めっき膜６
は、リフロー前において接合用合金膜（２０Ａ）の融点
温度よりも低い融点温度を有する合金膜で形成される。
リフロー後には、めっき膜６はこのめっき膜６よりも高
い再凝固温度を有する接合用合金膜（２０）を形成す
る。
【００２９】図２はめっき膜６を形成する合金の融点温
度と合金の組成比との関係を示す図である。横軸はＳｎ
が固溶する金属の組成比（％）を示す。縦軸は合金の融
点温度を示す。めっき膜６はＳｎとこのＳｎが固溶でき
る金属との合金で形成され、このめっき膜６にはＰｂが
含まれない。本実施の形態において、Ｓｎが固溶できる
金属はＢｉ又はＩｎである。Ｂｉ、ＩｎはいずれもＳｎ
との合金膜を生成した時に合金膜の融点温度を下げる働
きをする。
度と合金の組成比との関係を示す図である。横軸はＳｎ
が固溶する金属の組成比（％）を示す。縦軸は合金の融
点温度を示す。めっき膜６はＳｎとこのＳｎが固溶でき
る金属との合金で形成され、このめっき膜６にはＰｂが
含まれない。本実施の形態において、Ｓｎが固溶できる
金属はＢｉ又はＩｎである。Ｂｉ、ＩｎはいずれもＳｎ
との合金膜を生成した時に合金膜の融点温度を下げる働
きをする。
【００３０】Ｓｎ−Ｂｉ合金においては、Ｂｉの組成比
が３５％を超えると、従来使用されていたＳｎ−３７％
Ｐｂ共晶半田の融点温度よりも低い融点温度が得られ
る。Ｓｎ−Ｉｎ合金においては、Ｉｎの組成比が２５％
を超えると、Ｓｎ−３７％Ｐｂ共晶半田の融点温度より
も低い融点温度が得られる。
が３５％を超えると、従来使用されていたＳｎ−３７％
Ｐｂ共晶半田の融点温度よりも低い融点温度が得られ
る。Ｓｎ−Ｉｎ合金においては、Ｉｎの組成比が２５％
を超えると、Ｓｎ−３７％Ｐｂ共晶半田の融点温度より
も低い融点温度が得られる。
【００３１】本実施の形態において、めっき膜６の融点
温度は、半導体装置１の半導体チップ２に形成された集
積回路やトランジスタの動作で発生する熱では溶融せ
ず、かつリフローにおいては接合用合金膜に先行して溶
融する温度範囲内、具体的には１１０〜１８０℃の温度
範囲内に設定される。従って、めっき膜６はＳｎと４０
〜６０％の範囲内の組成比に設定されたＢｉ、又は同範
囲内の組成比に設定されたＩｎとの合金膜で形成される
ことが実用的である。特に本実施の形態において、めっ
き膜６は、Ｓｎ−４０％Ｂｉ合金膜（融点温度１３９〜
１６５℃）、Ｓｎ−５８％Ｂｉ合金膜（融点温度１３９
℃）、又はＳｎ−５２％Ｉｎ合金膜（融点温度１１７
℃）のいずれかを使用する。
温度は、半導体装置１の半導体チップ２に形成された集
積回路やトランジスタの動作で発生する熱では溶融せ
ず、かつリフローにおいては接合用合金膜に先行して溶
融する温度範囲内、具体的には１１０〜１８０℃の温度
範囲内に設定される。従って、めっき膜６はＳｎと４０
〜６０％の範囲内の組成比に設定されたＢｉ、又は同範
囲内の組成比に設定されたＩｎとの合金膜で形成される
ことが実用的である。特に本実施の形態において、めっ
き膜６は、Ｓｎ−４０％Ｂｉ合金膜（融点温度１３９〜
１６５℃）、Ｓｎ−５８％Ｂｉ合金膜（融点温度１３９
℃）、又はＳｎ−５２％Ｉｎ合金膜（融点温度１１７
℃）のいずれかを使用する。
【００３２】めっき膜６は先付けで形成され、封止部５
を形成する前にリードフレームの状態においてリード３
Ｂのアウターリードの表面に形成される。めっき膜６は
電解めっき法、無電解めっき法又はディプ法で形成さ
れ、例えば１〜２０μｍ程度の薄い膜厚で形成される。
なお、めっき膜６は封止部５を形成した後に行う後付け
で形成してもよい。
を形成する前にリードフレームの状態においてリード３
Ｂのアウターリードの表面に形成される。めっき膜６は
電解めっき法、無電解めっき法又はディプ法で形成さ
れ、例えば１〜２０μｍ程度の薄い膜厚で形成される。
なお、めっき膜６は封止部５を形成した後に行う後付け
で形成してもよい。
【００３３】封止部５は本実施の形態においてトランス
ファーモールド法で形成された樹脂パッケージで形成さ
れる。樹脂パッケージにはエポキシ系樹脂が実用的に使
用できる。
ファーモールド法で形成された樹脂パッケージで形成さ
れる。樹脂パッケージにはエポキシ系樹脂が実用的に使
用できる。
【００３４】一方、実装基板１０は基板本体１１上に電
極１２及び図示しない配線を配設する。実装基板１０に
は、マザーボード、ドータボード、ベビーボード、フレ
キシブル基板の各種プリント配線基板が含まれる。基本
的には、接合用合金膜のリフローにより半導体装置１を
実装する配線基板はすべて含まれる。
極１２及び図示しない配線を配設する。実装基板１０に
は、マザーボード、ドータボード、ベビーボード、フレ
キシブル基板の各種プリント配線基板が含まれる。基本
的には、接合用合金膜のリフローにより半導体装置１を
実装する配線基板はすべて含まれる。
【００３５】実装基板１０の基板本体１１は本実施の形
態においてエポキシ系樹脂で形成される。フレキシブル
基板の場合にはポリイミド系樹脂が実用的に使用され
る。電極１２（及び図示しない配線）は例えばＣｕ薄膜
で形成される。
態においてエポキシ系樹脂で形成される。フレキシブル
基板の場合にはポリイミド系樹脂が実用的に使用され
る。電極１２（及び図示しない配線）は例えばＣｕ薄膜
で形成される。
【００３６】前述の半導体装置１のアウターリード（リ
ード３Ｂ）と実装基板１０の電極１２との間は接合用合
金膜２０により電気的に接続されかつ機械的に接合され
る。本実施の形態において、接合用合金膜２０はＰｂを
含まないＳｎ−３％Ａｇ−５％Ｂｉ合金膜（Ｂｉの組成
比はリフロー後の値であり、リフロー前のＢｉの組成比
は４％に設定される。）で形成される。このＳｎ−３％
Ａｇ−５％Ｂｉ合金膜は図２に示すように約２１０℃の
融点温度（再凝固温度）を有し、この融点温度は現状使
用されている２３０℃のリフロー温度よりも低く、Ｓｎ
−３７％Ｐｂ共晶半田の融点温度よりも高い。接合用合
金膜２０は、めっき膜６のリフローで溶融される部分の
体積に比べて大きな体積で形成され、体積で数十倍程度
の膜厚で形成される。接合用合金膜２０は例えばスクリ
ーン印刷により実装基板１０の電極１２上に形成され
る。
ード３Ｂ）と実装基板１０の電極１２との間は接合用合
金膜２０により電気的に接続されかつ機械的に接合され
る。本実施の形態において、接合用合金膜２０はＰｂを
含まないＳｎ−３％Ａｇ−５％Ｂｉ合金膜（Ｂｉの組成
比はリフロー後の値であり、リフロー前のＢｉの組成比
は４％に設定される。）で形成される。このＳｎ−３％
Ａｇ−５％Ｂｉ合金膜は図２に示すように約２１０℃の
融点温度（再凝固温度）を有し、この融点温度は現状使
用されている２３０℃のリフロー温度よりも低く、Ｓｎ
−３７％Ｐｂ共晶半田の融点温度よりも高い。接合用合
金膜２０は、めっき膜６のリフローで溶融される部分の
体積に比べて大きな体積で形成され、体積で数十倍程度
の膜厚で形成される。接合用合金膜２０は例えばスクリ
ーン印刷により実装基板１０の電極１２上に形成され
る。
【００３７】次に、前述の半導体装置１の実装方法につ
いて説明する。図３乃至図５は実装方法を説明するため
の工程図である。
いて説明する。図３乃至図５は実装方法を説明するため
の工程図である。
【００３８】（１）まず、図３に示すように、リード３
Ｂのアウターリード表面にめっき膜６が形成された半導
体装置１を準備する。この実装方法の説明において、め
っき膜６にはＰｂを含まないＳｎ−５８％Ｂｉ合金膜が
使用される。このＳｎ−５８％Ｂｉ合金膜の融点温度は
１３９℃である。
Ｂのアウターリード表面にめっき膜６が形成された半導
体装置１を準備する。この実装方法の説明において、め
っき膜６にはＰｂを含まないＳｎ−５８％Ｂｉ合金膜が
使用される。このＳｎ−５８％Ｂｉ合金膜の融点温度は
１３９℃である。
【００３９】（２）一方、図４に示すように、実装基板
１０の電極１２の表面上に接合用合金膜２０Ａを形成す
る。接合用合金膜２０ＡはＰｂを含まないＳｎ−３％Ａ
ｇ−４％Ｂｉ合金膜で形成される。このＳｎ−３％Ａｇ
−４％Ｂｉ合金膜の融点温度は２１０℃である。
１０の電極１２の表面上に接合用合金膜２０Ａを形成す
る。接合用合金膜２０ＡはＰｂを含まないＳｎ−３％Ａ
ｇ−４％Ｂｉ合金膜で形成される。このＳｎ−３％Ａｇ
−４％Ｂｉ合金膜の融点温度は２１０℃である。
【００４０】（３）図５に示すように、実装基板１０上
に半導体装置１を積載し、位置合わせを行う。実装基板
１０の電極１２上に半導体装置１のアウターリードが配
置され、この電極１２とアウターリードとの間に接合用
合金膜２０Ａ及びめっき膜６が介在する。
に半導体装置１を積載し、位置合わせを行う。実装基板
１０の電極１２上に半導体装置１のアウターリードが配
置され、この電極１２とアウターリードとの間に接合用
合金膜２０Ａ及びめっき膜６が介在する。
【００４１】（４）リフローを行い、前述の図１に示す
ように、めっき膜６及び接合用合金膜２０Ａを溶融し、
これを再凝固させることにより接合用合金膜２０を形成
する。この接合用合金膜２０の形成により電極１２とア
ウターリードとの間が電気的に接続されかつ機械的に接
合される。
ように、めっき膜６及び接合用合金膜２０Ａを溶融し、
これを再凝固させることにより接合用合金膜２０を形成
する。この接合用合金膜２０の形成により電極１２とア
ウターリードとの間が電気的に接続されかつ機械的に接
合される。
【００４２】図６はリフロー時間とリフロー温度との関
係を示す図である。横軸はリフロー時間を示す。縦軸は
リフロー温度を示す。図６に示すように、リフローが開
始されると徐々に温度が上昇し、１３９℃の温度に達し
た時点でアウターリード表面に形成しためっき膜６が先
行して溶融される。めっき膜６の溶融物は接合領域に広
がる。
係を示す図である。横軸はリフロー時間を示す。縦軸は
リフロー温度を示す。図６に示すように、リフローが開
始されると徐々に温度が上昇し、１３９℃の温度に達し
た時点でアウターリード表面に形成しためっき膜６が先
行して溶融される。めっき膜６の溶融物は接合領域に広
がる。
【００４３】さらに温度が上昇し、２１０℃の温度に達
した時点で接合用合金膜２０Ａが溶融される。予めめっ
き膜６が溶融されているので、接合用合金膜２０Ａの溶
融物は容易に広がり、この溶融物の濡れ性は極めて良好
である。
した時点で接合用合金膜２０Ａが溶融される。予めめっ
き膜６が溶融されているので、接合用合金膜２０Ａの溶
融物は容易に広がり、この溶融物の濡れ性は極めて良好
である。
【００４４】そして、一旦、リフローの最高温度２３０
℃まで達した後、徐々に温度を下げる。２１０℃まで温
度が下がると、接合用合金膜２０Ａの溶融物が再凝固
し、めっき膜６の合金成分が吸収された（混合された）
接合用合金膜２０が形成される。接合用合金膜２０はめ
っき膜６の体積に比べて大きい体積を有するので、めっ
き膜６が溶融しその合金成分であるＢｉが接合用合金膜
２０に溶け込んでもめっき膜６から供給されるＢｉ量は
接合用合金膜２０において微量である。具体的には、接
合用合金膜２０はＳｎ−３％Ａｇ−５％Ｂｉ合金膜で形
成され、温度降下を促進するＢｉ量は約１％しか増加し
ない。従って、Ｂｉによる融点温度の低下は極めて小さ
く、接合用合金膜２０の再凝固温度は約２１０℃の温度
で維持されめっき膜６の融点温度に比べて高くなる。
℃まで達した後、徐々に温度を下げる。２１０℃まで温
度が下がると、接合用合金膜２０Ａの溶融物が再凝固
し、めっき膜６の合金成分が吸収された（混合された）
接合用合金膜２０が形成される。接合用合金膜２０はめ
っき膜６の体積に比べて大きい体積を有するので、めっ
き膜６が溶融しその合金成分であるＢｉが接合用合金膜
２０に溶け込んでもめっき膜６から供給されるＢｉ量は
接合用合金膜２０において微量である。具体的には、接
合用合金膜２０はＳｎ−３％Ａｇ−５％Ｂｉ合金膜で形
成され、温度降下を促進するＢｉ量は約１％しか増加し
ない。従って、Ｂｉによる融点温度の低下は極めて小さ
く、接合用合金膜２０の再凝固温度は約２１０℃の温度
で維持されめっき膜６の融点温度に比べて高くなる。
【００４５】再凝固により接合用合金膜２０が形成さ
れ、所定温度まで降下した時点でリフローが終了し、半
導体装置１の実装基板１０への実装が終了する。
れ、所定温度まで降下した時点でリフローが終了し、半
導体装置１の実装基板１０への実装が終了する。
【００４６】このように構成される半導体装置１におい
ては、接合用合金膜２０Ａのリフローの際に、接合用合
金膜２０Ａの溶融に先行してアウターリード表面のめっ
き膜６が溶融する。接合用合金膜２０Ａが溶融し広がる
領域にめっき膜６が予め溶融し広がるので、接合用合金
膜２０Ａの濡れ性が向上できる。めっき膜６が溶融する
ことによりこのめっき膜６の合金成分が凝固後の接合用
合金膜２０に取り込まれるが、接合用合金膜２０Ａの体
積に比べてめっき膜６の体積は小さいので、接合用合金
膜２０の再凝固温度は高い状態で維持できる。従って、
半導体装置１においては、実装基板１０との間で充分な
濡れ性が確保できるので、接合不良が防止できる。さら
に、半導体装置１において、接合用合金膜２０の再凝固
温度が高くなるので、半導体装置１の動作で発生する熱
による接合用合金膜２０の溶融が防止でき、接合不良や
隣接アウターリード間の短絡を防止して電気的信頼性が
向上できる。さらに、接合用合金膜２０Ａの濡れ性を確
保しつつ、半導体装置１の動作で発生する熱に起因する
不良の防止にはＳｎ、Ｂｉ、Ｉｎ、Ａｇのいずれかが使
用され、有害物質であるＰｂが使用されない。すなわ
ち、有害物質の使用が制限でき、環境保護に寄与できる
半導体装置１が実現できる。
ては、接合用合金膜２０Ａのリフローの際に、接合用合
金膜２０Ａの溶融に先行してアウターリード表面のめっ
き膜６が溶融する。接合用合金膜２０Ａが溶融し広がる
領域にめっき膜６が予め溶融し広がるので、接合用合金
膜２０Ａの濡れ性が向上できる。めっき膜６が溶融する
ことによりこのめっき膜６の合金成分が凝固後の接合用
合金膜２０に取り込まれるが、接合用合金膜２０Ａの体
積に比べてめっき膜６の体積は小さいので、接合用合金
膜２０の再凝固温度は高い状態で維持できる。従って、
半導体装置１においては、実装基板１０との間で充分な
濡れ性が確保できるので、接合不良が防止できる。さら
に、半導体装置１において、接合用合金膜２０の再凝固
温度が高くなるので、半導体装置１の動作で発生する熱
による接合用合金膜２０の溶融が防止でき、接合不良や
隣接アウターリード間の短絡を防止して電気的信頼性が
向上できる。さらに、接合用合金膜２０Ａの濡れ性を確
保しつつ、半導体装置１の動作で発生する熱に起因する
不良の防止にはＳｎ、Ｂｉ、Ｉｎ、Ａｇのいずれかが使
用され、有害物質であるＰｂが使用されない。すなわ
ち、有害物質の使用が制限でき、環境保護に寄与できる
半導体装置１が実現できる。
【００４７】さらに、半導体装置１の実装方法において
は、有害物質であるＰｂを使用せずに、接合不良が防止
できるので、実装上の歩留まりが向上できる。さらに、
前述のように、めっき膜にはＳｎ−Ｂｉ合金、Ｓｎ−Ｉ
ｎ合金のいずれかが使用され、接合用金属膜２０Ａには
Ｓｎ−Ａｇ−Ｂｉ合金が使用されるので、リフロー温度
の低温化例えば２３０℃以下の低温化が実現できる。リ
フロー温度の低温化により樹脂系材料で形成される半導
体装置１の封止部５や実装基板１０の基板本体１１に熱
的損傷を与えることがなくなるので、実装上の歩留まり
が向上できる。
は、有害物質であるＰｂを使用せずに、接合不良が防止
できるので、実装上の歩留まりが向上できる。さらに、
前述のように、めっき膜にはＳｎ−Ｂｉ合金、Ｓｎ−Ｉ
ｎ合金のいずれかが使用され、接合用金属膜２０Ａには
Ｓｎ−Ａｇ−Ｂｉ合金が使用されるので、リフロー温度
の低温化例えば２３０℃以下の低温化が実現できる。リ
フロー温度の低温化により樹脂系材料で形成される半導
体装置１の封止部５や実装基板１０の基板本体１１に熱
的損傷を与えることがなくなるので、実装上の歩留まり
が向上できる。
【００４８】（第２の実施の形態）本実施の形態は、他
の外部端子構造を有する半導体装置、抵抗素子、容量素
子、コイル素子、リレー素子のそれぞれに本発明を適用
した例を説明するものである。図７は本発明の第２の実
施の形態に係る半導体装置の構成図、図８は抵抗素子等
の電子装置の構成図である。
の外部端子構造を有する半導体装置、抵抗素子、容量素
子、コイル素子、リレー素子のそれぞれに本発明を適用
した例を説明するものである。図７は本発明の第２の実
施の形態に係る半導体装置の構成図、図８は抵抗素子等
の電子装置の構成図である。
【００４９】図７に示す半導体装置１においては、リー
ド３Ｂのアウターリードが封止部５の表面に沿って引き
出される。前述の第１の実施の形態に係る半導体装置１
と同様に、アウターリード表面にはめっき膜６が形成さ
れる。
ド３Ｂのアウターリードが封止部５の表面に沿って引き
出される。前述の第１の実施の形態に係る半導体装置１
と同様に、アウターリード表面にはめっき膜６が形成さ
れる。
【００５０】図８に示す電子装置３０においては、封止
部３１の外部に外部端子３２が配設される。封止部３１
の内部には、図示しないが、抵抗素子、容量素子、コイ
ル素子、又はリレー素子が封止される。外部端子３２の
表面には、前述の第１の実施の形態に係る半導体装置１
と同様に、めっき膜３３が形成される。
部３１の外部に外部端子３２が配設される。封止部３１
の内部には、図示しないが、抵抗素子、容量素子、コイ
ル素子、又はリレー素子が封止される。外部端子３２の
表面には、前述の第１の実施の形態に係る半導体装置１
と同様に、めっき膜３３が形成される。
【００５１】このように構成される図７に示す半導体装
置１、図８に示す電子装置３０においては、いずれも前
述の第１の実施の形態に係る半導体装置１で得られる効
果と同様の効果が得られる。
置１、図８に示す電子装置３０においては、いずれも前
述の第１の実施の形態に係る半導体装置１で得られる効
果と同様の効果が得られる。
【００５２】（応用例）本発明は前述の実施の形態に限
定されない。例えば、本発明は、実装基板に突起電極
（バンプ電極）を介してフリップチップ方式で実装され
る半導体装置に適用できる。すなわち、前述の図１に示
す半導体チップ２のボンディングパッド（外部端子）２
Ｂにめっき膜６が形成する。めっき膜６にはＰｂを含ま
ないＳｎ−Ｂｉ合金膜又はＳｎ−Ｉｎ合金膜が使用され
る。突起電極にはＰｂを含まないＳｎ−Ａｇ−Ｂｉ合金
が使用される。リフローにより突起電極が溶融するが、
これに先行してめっき膜６が溶融し、突起電極の濡れ性
が向上できる。
定されない。例えば、本発明は、実装基板に突起電極
（バンプ電極）を介してフリップチップ方式で実装され
る半導体装置に適用できる。すなわち、前述の図１に示
す半導体チップ２のボンディングパッド（外部端子）２
Ｂにめっき膜６が形成する。めっき膜６にはＰｂを含ま
ないＳｎ−Ｂｉ合金膜又はＳｎ−Ｉｎ合金膜が使用され
る。突起電極にはＰｂを含まないＳｎ−Ａｇ−Ｂｉ合金
が使用される。リフローにより突起電極が溶融するが、
これに先行してめっき膜６が溶融し、突起電極の濡れ性
が向上できる。
【図１】本発明の第１の実施の形態に係る実装基板に実
装した状態の電子装置の断面構造図である。
装した状態の電子装置の断面構造図である。
【図２】第１の実施の形態に係るめっき膜を形成する合
金の融点温度と合金の組成比との関係を示す図である。
金の融点温度と合金の組成比との関係を示す図である。
【図３】第１の実施の形態に係る実装方法を説明するた
めの工程図である。
めの工程図である。
【図４】第１の実施の形態に係る実装方法を説明するた
めの工程図である。
めの工程図である。
【図５】第１の実施の形態に係る実装方法を説明するた
めの工程図である。
めの工程図である。
【図６】第１の実施の形態に係るリフロー時間とリフロ
ー温度との関係を示す図である。
ー温度との関係を示す図である。
【図７】本発明の第２の実施の形態に係る半導体装置の
構成図である。
構成図である。
【図８】本発明の第２の実施の形態に係る電子装置の構
成図である。
成図である。
１ 半導体装置 ２ 半導体チップ ３Ｂ リード ５，３１ 封止部 ６，３３ めっき膜 １０ 実装基板 １２ 電極 ２０，２０Ａ 接合用合金膜 ３０ 電子装置 ３２ 外部端子
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/24 Ｈ０５Ｋ 3/24 Ｂ
Claims (5)
- 【請求項１】 実装基板の電極に接合用合金膜により電
気的かつ機械的に接続される外部端子と、 前記外部端子表面に形成され、前記接合用合金膜の融点
温度並びに再凝固温度よりも低い融点温度を有し、Ｐｂ
を含まない合金膜で形成されためっき膜と、 を備えたことを特徴とする電子装置。 - 【請求項２】 Ｐｂを含まない第１接合用合金膜の融点
温度よりも低い融点温度を有しかつＰｂを含まない合金
膜で形成されためっき膜を電子装置の外部端子表面に形
成する工程と、 実装基板の電極と前記電子装置の外部端子との間に前記
第１接合用合金膜を形成する工程と、 リフローを行い、前記外部端子表面のめっき膜を先行溶
融させ、引き続き前記第１接合用合金膜を溶融し、前記
めっき膜の合金成分によりめっき膜の融点温度よりも高
い再凝固温度を有する第２接合用合金膜を形成する工程
と、 を備えたことを特徴とする電子装置の実装方法。 - 【請求項３】 前記めっき膜は、 ＳｎとこのＳｎが固溶できる金属との合金で形成された
ことを特徴とする請求項１記載の電子装置。 - 【請求項４】 前記めっき膜は、 Ｓｎと４０〜６０％の範囲内の組成比に設定されたＢ
ｉ、又は同範囲内の組成比に設定されたＩｎとの合金で
形成されたことを特徴とする請求項３に記載の電子装
置。 - 【請求項５】 前記めっき膜は、Ｓｎ−４０％Ｂｉ合
金、Ｓｎ−５８％Ｂｉ合金、又はＳｎ−５２％Ｉｎ合金
で形成され、 前記第１接合用合金膜は、Ｓｎ−３％Ａｇ−４％Ｂｉ合
金で形成され、 前記第２接合用合金膜は、Ｓｎ−３％Ａｇ−５％Ｂｉ合
金で形成されたことを特徴とする請求項４に記載の電子
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10122205A JPH11317487A (ja) | 1998-05-01 | 1998-05-01 | 電子装置及び電子装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10122205A JPH11317487A (ja) | 1998-05-01 | 1998-05-01 | 電子装置及び電子装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11317487A true JPH11317487A (ja) | 1999-11-16 |
Family
ID=14830161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10122205A Pending JPH11317487A (ja) | 1998-05-01 | 1998-05-01 | 電子装置及び電子装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11317487A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005116300A1 (ja) * | 2004-05-25 | 2005-12-08 | Shinko Electric Industries Co., Ltd. | 半導体部品の外装パラジウムめっき構造及び半導体装置の製造方法 |
| JP2006294600A (ja) * | 2005-03-15 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 導電性接着剤 |
| EP2521429A4 (en) * | 2009-12-28 | 2016-08-31 | Senju Metal Industry Co | Method for soldering a surface-mounted component and surface-mounted component |
-
1998
- 1998-05-01 JP JP10122205A patent/JPH11317487A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005116300A1 (ja) * | 2004-05-25 | 2005-12-08 | Shinko Electric Industries Co., Ltd. | 半導体部品の外装パラジウムめっき構造及び半導体装置の製造方法 |
| JP2006294600A (ja) * | 2005-03-15 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 導電性接着剤 |
| EP2521429A4 (en) * | 2009-12-28 | 2016-08-31 | Senju Metal Industry Co | Method for soldering a surface-mounted component and surface-mounted component |
| US10297539B2 (en) | 2009-12-28 | 2019-05-21 | Senju Metal Industry Co., Ltd. | Electronic device including soldered surface-mount component |
| US10354944B2 (en) | 2009-12-28 | 2019-07-16 | Senju Metal Industry Co., Ltd. | Method for soldering surface-mount component and surface-mount component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100724030B1 (ko) | 반도체 모듈 | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| KR100629826B1 (ko) | 접합재 및 이를 이용한 회로 장치 | |
| JP2002301588A (ja) | はんだ箔および半導体装置および電子装置 | |
| KR20030070075A (ko) | 땜납 박 및 반도체 장치 및 전자 장치 | |
| JP2002305213A (ja) | はんだ箔および半導体装置および電子装置 | |
| JP4356581B2 (ja) | 電子部品実装方法 | |
| JP2007273982A (ja) | 半導体モジュールの製造方法 | |
| CN101030546B (zh) | 电容安装方法 | |
| JP2002261104A (ja) | 半導体装置および電子機器 | |
| JP5169354B2 (ja) | 接合材料及びそれを用いた接合方法 | |
| JP4432541B2 (ja) | 電子機器 | |
| JP2005072173A (ja) | 電子部品およびソルダペースト | |
| US7199468B2 (en) | Hybrid integrated circuit device with high melting point brazing material | |
| JP4027534B2 (ja) | 電子部品の実装方法 | |
| JP2001244622A (ja) | 電子回路装置 | |
| JP2000101014A (ja) | 半導体装置 | |
| JP2637863B2 (ja) | 半導体装置 | |
| JP4071049B2 (ja) | 鉛フリー半田ペースト | |
| JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
| JP2001358458A (ja) | Ｐｂフリーはんだ接続を有する電子機器 | |
| JP2003060336A (ja) | 半導体装置及び半導体パッケージの実装方法 | |
| JP2894172B2 (ja) | 半導体装置 | |
| JP2003275891A (ja) | ハンダペーストおよび、このハンダペーストを使用した接続部及びこの接続部を設けた電子装置 | |
| JP2002184932A (ja) | 半導体装置およびその製造方法 |