JPH1131758A - Bga型半導体装置 - Google Patents

Bga型半導体装置

Info

Publication number
JPH1131758A
JPH1131758A JP9186570A JP18657097A JPH1131758A JP H1131758 A JPH1131758 A JP H1131758A JP 9186570 A JP9186570 A JP 9186570A JP 18657097 A JP18657097 A JP 18657097A JP H1131758 A JPH1131758 A JP H1131758A
Authority
JP
Japan
Prior art keywords
bumps
board
solder
screen
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9186570A
Other languages
English (en)
Inventor
Tetsumi Suemoto
哲巳 末本
Shuzo Takeuchi
修三 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP9186570A priority Critical patent/JPH1131758A/ja
Publication of JPH1131758A publication Critical patent/JPH1131758A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465Application of solder
    • H05K3/3485Application of solder paste, slurry or powder
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 この発明は、BGA型半導体装置に関する。 【解決手段】 この発明は、スクリーン印刷方式によっ
て基板面にボールパターンに沿ってクリーム半田を印刷
することにより、基板面に頂面平坦のバンプを印刷形成
し、リフローして製造したことを特徴とするBGA型半
導体装置を提供せんとするものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、BGA型半導体
装置に関する。
【0002】
【従来の技術】従来、BGA型半導体装置100 における
半田ボール101 の付設作業は、図5に示すように、ボー
ルパターンに沿って配設された多数の吸着ノズルを有す
るノズル群102 に半田ボール101 をまず吸着した後(図
5(a) )、半田ボール101 の下面にフラックス103 を塗
布し(図5(b) )、次いで基板104 上のボールパターン
に半田ボール101 を移載して仮固定した後(図5(c),
(d) )、リフローして半田ボール101 の溶着固定を行う
ようにしている。
【0003】
【発明が解決しようとする課題】ところが、かかる半田
ボールの移載作業では、ボール吸着のミスによる半田ボ
ール欠けや、移載時の浮き沈みによる基板面との高低差
が生じ、相手側プリント配線板との半田付不良が生起す
る欠点があり、更には吸着ノズルで移載する作業は一回
のストロークで一個分の半導体の半田ボール移載作業し
か行えず、作業効率が悪いものであった。
【0004】かかる欠点は、吸着ノズルで半田ボールを
吸着して移載するという工程から派生するものであっ
た。
【0005】
【課題を解決するための手段】この発明は、スクリーン
印刷方式によって基板面にボールパターンに沿ってクリ
ーム半田を印刷することにより、基板面に頂面平坦のバ
ンプを印刷形成し、リフローして製造したことを特徴と
するBGA型半導体装置を提供せんとするものである。
【0006】
【発明の実施の形態】この発明では、1ピース毎に切離
する前の集合基板の面上に、各ピース毎のバンプパター
ンと相対した模様を有するスクリーンを重合して、クリ
ーム半田によりスクリーン印刷を行い、集合基板面上
に、頂面平坦のバンプを印刷形成し、リフローして製造
するものであるため、バンプの形成作業を極めて簡単に
行うことができると共に、従来の半田ボールと異なり、
バンプの高さが均一となり、実装時のプリント配線との
半田付が確実に行える。
【0007】また、バンプが頂面平坦電極として形成さ
れたことにより、リフロー時に接触面が大となり、滑動
しやすいボールと異なり、安定した状態でリフロー作業
が行なえ、また特性検査時の電極面積が大となり、正確
な検査が行え、また放熱効率も良好となる。
【0008】
【実施例】以下に、本発明の実施例について、添付図面
を参照して具体的に説明する。
【0009】図1は、本発明に係るBGA型半導体装置
の断面図を示しており、BGA型半導体装置1は、基板
2の表面上にチップ3をAgペースト4を介して固着する
とともに、同チップ3の上部に形成したバンプと基板2
の表面に形成したインナーリード5とをボンディングワ
イヤー6により接続し、さらに、モールド樹脂7でチッ
プ3を密封している。図中、8はレジスト層である。
【0010】また、BGA型半導体装置1は、基板2の
裏面に複数の頂面平坦状のバンプ9を形成し、各バンプ
9とインナーリード5とをそれぞれスルーホール10によ
り接続している。尚、バンプ9を頂面平坦状に形成する
方法については後述する。
【0011】このように、BGA型半導体装置1のバン
プ9を頂面平坦電極として形成しているために、電極面
積が大きくなり、BGA型半導体装置1の特性検査時に
検査電極とバンプ9とを確実に導通させることができる
とともに、電極部の接触抵抗が小さくなり、正確な検査
を行うことができる。
【0012】しかも、BGA型半導体装置1をプリント
配線基板へ実装する際に行うリフロー時においても、プ
リント配線基板に形成した半田付用ランドとバンプ9と
の接触面積が大きくなり、従来の滑動しやすいボールと
異なり、安定した状態でリフロー作業を行うことができ
る。
【0013】さらに、バンプ9と半田付用ランドとの接
触面積が大きくなることにより、BGA型半導体装置1
の放熱効率を向上させることができる。
【0014】次に、バンプ9の形成方法について具体的
に説明する。
【0015】(1) まず、図2に示すように、1ピース毎
の基板2に切離する前の集合基板11を用意する。
【0016】集合基板11の表面には、予め所定数のチッ
プ3を固着し、同チップ3がモールド樹脂7で密封され
ている。
【0017】(2) 次に、集合基板11の裏面上にスクリー
ン12を重合させる。
【0018】スクリーン12には、複数の透孔13を穿設し
て、各ピース毎のバンプパターンと相対した模様14を形
成している。
【0019】(3) 次に、図2〜図4に示すように、スク
リーン12上にクリーム半田15を置き、スキージ16をスク
リーン12の表面に沿わせて移動させ、集合基板11の裏面
に予め形成したパッド17上にクリーム半田15をスクリー
ン印刷して、集合基板11の裏面上に一括して頂面平坦の
クリーム半田15を印刷形成する。
【0020】(4) さらに、集合基板11をリフローして、
パッド17にクリーム半田15を溶融固着させてバンプ9を
形成する。
【0021】尚、スクリーン12の厚みを変更することに
より、集合基板11の裏面に印刷されるクリーム半田15の
量を変更することができ、形成するバンプ9の高さを変
更することができる。
【0022】以上のように、BGA型半導体装置1のバ
ンプ9をスクリーン印刷により形成しているため、複数
の基板2上のバンプ9を一括して形成でき、バンプ9の
形成作業を短時間で、しかも、極めて簡単に行うことが
できる。
【0023】また、スクリーン印刷であるため、スクリ
ーン12の厚みに応じた均一な高さのバンプ9を形成する
ことができ、従来の半田ボールと異なり、バンプ9の高
低差が生起することがない。そのため、プリント配線基
板にBGA型半導体装置1を実装する際に、バンプ9と
プリント配線基板に形成した半田付用ランドとの半田付
けを確実に行うことができ、実装時の半田付不良を防止
することができる。
【0024】
【発明の効果】この発明によれば、スクリーン印刷方式
によって基板面のバンプパターンに沿ってクリーム半田
を印刷することにより、基板面に頂面平坦のバンプを印
刷により形成し、リフローして製造するために、製造が
集合基板毎に簡単に行われ製造コストを安価にすること
ができる効果があり、更にはリフロー時にバンプの接触
面が平坦で大となるため、ボールのように滑動すること
がなく、リフロー時の載置安定性が良好となる効果を有
する。
【0025】また、特性検査時の電極面積も大となり、
正確な検査が行える。
【0026】半田ボールと異なり、スクリーン印刷によ
るバンプに高低差が生起するおそれがなく、実装時の半
田付不良も防止できる効果がある。
【0027】また、バンプの表面積も大きくなり、放熱
効率も高くなる効果を有する。
【図面の簡単な説明】
【図1】本発明装置の断面図。
【図2】本発明装置の製造工程を示す説明図。
【図3】同断面説明図。
【図4】同製造過程を経て製造された半田ボールの断面
拡大説明図。
【図5】従来の半田ボール移載工程の説明図。
【符号の説明】
1 BGA型半導体装置 2 基板 3 チップ 4 Agペースト 5 インナーリード 6 ボンディングワイヤー 7 モールド樹脂 8 レジスト層 9 バンプ 10 スルーホール 11 集合基板 12 スクリーン 13 透孔 14 模様 15 クリーム半田 16 スキージ 17 パッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 スクリーン印刷方式によって基板面にボ
    ールパターンに沿ってクリーム半田を印刷することによ
    り、基板面に頂面平坦のバンプを印刷形成し、リフロー
    して製造したことを特徴とするBGA型半導体装置。
JP9186570A 1997-07-11 1997-07-11 Bga型半導体装置 Pending JPH1131758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9186570A JPH1131758A (ja) 1997-07-11 1997-07-11 Bga型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9186570A JPH1131758A (ja) 1997-07-11 1997-07-11 Bga型半導体装置

Publications (1)

Publication Number Publication Date
JPH1131758A true JPH1131758A (ja) 1999-02-02

Family

ID=16190853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9186570A Pending JPH1131758A (ja) 1997-07-11 1997-07-11 Bga型半導体装置

Country Status (1)

Country Link
JP (1) JPH1131758A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097083A1 (ja) * 2006-02-20 2007-08-30 Konami Digital Entertainment Co., Ltd. ゲームプログラム、ゲーム装置及びゲーム制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097083A1 (ja) * 2006-02-20 2007-08-30 Konami Digital Entertainment Co., Ltd. ゲームプログラム、ゲーム装置及びゲーム制御方法

Similar Documents

Publication Publication Date Title
US5024372A (en) Method of making high density solder bumps and a substrate socket for high density solder bumps
US6657124B2 (en) Advanced electronic package
US5930889A (en) Method for mounting packaged integrated circuit devices to printed circuit boards
US8232144B2 (en) Non-pull back pad package with an additional solder standoff
US6546620B1 (en) Flip chip integrated circuit and passive chip component package fabrication method
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US6165885A (en) Method of making components with solder balls
CN104956477A (zh) 布线基板
CN115119411B (zh) 一种封装体无钢网印刷焊接方法及预制基板
KR940000747B1 (ko) 고밀도 솔더범프 형성 및 솔더범프된 부재 부착방법
CN101400216B (zh) 具有焊料突起的布线基板的制造方法
US6484927B1 (en) Method and apparatus for balling and assembling ball grid array and chip scale array packages
US20070007323A1 (en) Standoff structures for surface mount components
JP2007042762A (ja) 半導体装置およびその実装体
TW564530B (en) Circuit board for flip-chip semiconductor package and fabrication method thereof
KR101776305B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI524442B (zh) 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
KR100426391B1 (ko) 금속 범프의 제조 방법
US20260144081A1 (en) Semiconductor package and method of manufacturing semiconductor package
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
TWI234838B (en) Substrate for solder joint
JP2004259755A (ja) 半導体装置の製造方法
JP2000022321A (ja) ペースト層形成方法、電子部品搭載基板の製造方法
JP2751897B2 (ja) ボールグリッドアレイ実装構造及び実装方法