JPH11317746A - 二重化ａｔｍ交換機の品質監視方法及び品質監視装置 - Google Patents
二重化ａｔｍ交換機の品質監視方法及び品質監視装置Info
- Publication number
- JPH11317746A JPH11317746A JP10123034A JP12303498A JPH11317746A JP H11317746 A JPH11317746 A JP H11317746A JP 10123034 A JP10123034 A JP 10123034A JP 12303498 A JP12303498 A JP 12303498A JP H11317746 A JPH11317746 A JP H11317746A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- stop
- bit
- quality monitoring
- quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0823—Errors, e.g. transmission errors
- H04L43/0829—Packet loss
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 二重化ＡＴＭ交換機の品質監視方法及び品質
監視装置に関し、予備系の品質を含めて簡単な構成で品
質監視を行う。 【解決手段】 加入者インタフェース部１，２と、０系
と１系とのＡＴＭスイッチ部３，４と、制御部５とを含
み、この制御部５からスタート・ストップ設定部６にス
タートビット設定指示を行うと、ＡＴＭセルの付加ヘッ
ダのスタートビットをアクティブ（“１”）とする。ス
タート・ストップ検出部８，１１，１３，１４により
“１”のスタートビットを検出してカウンタ９，１２，
１５，１６のカウントを開始させ、制御部５からストッ
プビット設定指示を行うと、ＡＴＭセルの付加ヘッダの
ストップビットを“１”とし、このストップビットを検
出してカウンタ９，１２，１５，１６のカウントを停止
させ、通過ＡＴＭセル数を求め、それぞれのカウント値
を照合することにより、現用系と予備系とに於けるセル
ロスの有無等の品質監視を行う。
監視装置に関し、予備系の品質を含めて簡単な構成で品
質監視を行う。 【解決手段】 加入者インタフェース部１，２と、０系
と１系とのＡＴＭスイッチ部３，４と、制御部５とを含
み、この制御部５からスタート・ストップ設定部６にス
タートビット設定指示を行うと、ＡＴＭセルの付加ヘッ
ダのスタートビットをアクティブ（“１”）とする。ス
タート・ストップ検出部８，１１，１３，１４により
“１”のスタートビットを検出してカウンタ９，１２，
１５，１６のカウントを開始させ、制御部５からストッ
プビット設定指示を行うと、ＡＴＭセルの付加ヘッダの
ストップビットを“１”とし、このストップビットを検
出してカウンタ９，１２，１５，１６のカウントを停止
させ、通過ＡＴＭセル数を求め、それぞれのカウント値
を照合することにより、現用系と予備系とに於けるセル
ロスの有無等の品質監視を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、二重化ＡＴＭ交換
機の品質監視方法及び品質監視装置に関する。ＡＴＭ
（Ａsynchronous Ｔrasfer Ｍode ；非同期通信モー
ド）交換機は、信頼性向上の為に、二重化構成を採用し
ており、例えば、ＡＴＭスイッチ部を０系，１系（現用
系，予備系）の二重化構成とし、現用系に障害が発生す
ると、予備系に切替えて、ＡＴＭセルの交換処理を継続
することになる。このような場合、予備系に切替えて
も、ユーザセルの損失が発生しないように、交換処理の
品質を維持することが要望されている。
機の品質監視方法及び品質監視装置に関する。ＡＴＭ
（Ａsynchronous Ｔrasfer Ｍode ；非同期通信モー
ド）交換機は、信頼性向上の為に、二重化構成を採用し
ており、例えば、ＡＴＭスイッチ部を０系，１系（現用
系，予備系）の二重化構成とし、現用系に障害が発生す
ると、予備系に切替えて、ＡＴＭセルの交換処理を継続
することになる。このような場合、予備系に切替えて
も、ユーザセルの損失が発生しないように、交換処理の
品質を維持することが要望されている。
【０００２】
【従来の技術】ＡＴＭセルは、５バイトのヘッダと４８
バイトの情報フィールドとによる５３バイト構成であっ
て、標準化されている。このようなＡＴＭセルの交換処
理を行うＡＴＭ交換機は、入力された５３バイト構成の
ＡＴＭセルに、ルーティング用等のタグ或いは付加ヘッ
ダと称される１乃至複数のバイトを付加し、セルフルー
ティングによって出力される時に、タグ或いは付加ヘッ
ダを除去して５３バイト構成のＡＴＭセルとして送出す
る構成が一般的である。
バイトの情報フィールドとによる５３バイト構成であっ
て、標準化されている。このようなＡＴＭセルの交換処
理を行うＡＴＭ交換機は、入力された５３バイト構成の
ＡＴＭセルに、ルーティング用等のタグ或いは付加ヘッ
ダと称される１乃至複数のバイトを付加し、セルフルー
ティングによって出力される時に、タグ或いは付加ヘッ
ダを除去して５３バイト構成のＡＴＭセルとして送出す
る構成が一般的である。
【０００３】又前述のように、ＡＴＭ交換機は、信頼性
向上の為に二重化構成が採用されている。例えば、図５
は二重化構成のＡＴＭ交換機の概要の説明図であり、５
１，５２は加入者インタフェース部、５３，５４は０系
と１系とのＡＴＭスイッチ部を示し、０系ＡＴＭスイッ
チ部５３を現用系（或いは、アクト系，ワーク系）とす
ると、１系ＡＴＭスイッチ部５４は予備系（或いは、ス
タンバイ系，プロテクション系）となる。
向上の為に二重化構成が採用されている。例えば、図５
は二重化構成のＡＴＭ交換機の概要の説明図であり、５
１，５２は加入者インタフェース部、５３，５４は０系
と１系とのＡＴＭスイッチ部を示し、０系ＡＴＭスイッ
チ部５３を現用系（或いは、アクト系，ワーク系）とす
ると、１系ＡＴＭスイッチ部５４は予備系（或いは、ス
タンバイ系，プロテクション系）となる。
【０００４】例えば、加入者インタフェース部５１に入
力されたＡＴＭセルは、０系と１系とのＡＴＭスイッチ
部５３，５４に分配して入力され、ＡＴＭセルのヘッダ
の仮想パス識別子ＶＰＩと仮想チャネル識別子ＶＣＩと
に従ったルーティングが行われ、０系と１系とのＡＴＭ
スイッチ部５３，５４から出力されたＡＴＭセルは、加
入者インタフェース部５２に入力される。
力されたＡＴＭセルは、０系と１系とのＡＴＭスイッチ
部５３，５４に分配して入力され、ＡＴＭセルのヘッダ
の仮想パス識別子ＶＰＩと仮想チャネル識別子ＶＣＩと
に従ったルーティングが行われ、０系と１系とのＡＴＭ
スイッチ部５３，５４から出力されたＡＴＭセルは、加
入者インタフェース部５２に入力される。
【０００５】この加入者インタフェース部５２は、０系
のＡＴＭスイッチ部５３を現用系とすると、この０系Ａ
ＴＭスイッチ部５３からのＡＴＭセルを選択して送出す
ることになる。そして、図示を省略した制御部が、０系
のＡＴＭスイッチ部５３の障害を検出すると、加入者イ
ンタフェース部５２を制御して、１系のＡＴＭスイッチ
部５４からのＡＴＭセルを選択して出力させる。従っ
て、一方のＡＴＭスイッチ部に障害が発生しても、他方
に切替えることにより、交換処理を継続することができ
る。
のＡＴＭスイッチ部５３を現用系とすると、この０系Ａ
ＴＭスイッチ部５３からのＡＴＭセルを選択して送出す
ることになる。そして、図示を省略した制御部が、０系
のＡＴＭスイッチ部５３の障害を検出すると、加入者イ
ンタフェース部５２を制御して、１系のＡＴＭスイッチ
部５４からのＡＴＭセルを選択して出力させる。従っ
て、一方のＡＴＭスイッチ部に障害が発生しても、他方
に切替えることにより、交換処理を継続することができ
る。
【０００６】
【発明が解決しようとする課題】前述のような二重化Ａ
ＴＭ交換機に於いて、例えば、０系のＡＴＭスイッチ部
５３を現用系として交換処理を行っている時に、このＡ
ＴＭスイッチ部５３に障害が発生して、１系のＡＴＭス
イッチ部５４に切替えた時、この１系のＡＴＭスイッチ
部５４の正常性を確認していないことから、軽微なハー
ドウェア障害によるユーザセルの損失が発生する場合が
ある。このように、ユーザセルが損失すると、受信側の
再生音質又は再生画質が劣化する問題がある。又ユーザ
セルの損失発生箇所を短時間で特定することは実際上非
常に困難である。本発明は、簡単な構成により予備系の
構成についての品質を含めて監視できるようにすること
を目的とする。
ＴＭ交換機に於いて、例えば、０系のＡＴＭスイッチ部
５３を現用系として交換処理を行っている時に、このＡ
ＴＭスイッチ部５３に障害が発生して、１系のＡＴＭス
イッチ部５４に切替えた時、この１系のＡＴＭスイッチ
部５４の正常性を確認していないことから、軽微なハー
ドウェア障害によるユーザセルの損失が発生する場合が
ある。このように、ユーザセルが損失すると、受信側の
再生音質又は再生画質が劣化する問題がある。又ユーザ
セルの損失発生箇所を短時間で特定することは実際上非
常に困難である。本発明は、簡単な構成により予備系の
構成についての品質を含めて監視できるようにすること
を目的とする。
【０００７】
【課題を解決するための手段】本発明の二重化ＡＴＭ交
換機の品質監視方法は、（１）二重化ＡＴＭ交換機の少
なくともＡＴＭスイッチ部３，４を含む現用系と予備系
との入力側と出力側とのＡＴＭセルに対して、このＡＴ
Ｍセルに付加したスタートビットの検出によりカウント
を開始し、ストップビットの検出によりカウントを停止
して、現用系と予備系との通過ＡＴＭセル数を求めて、
現用系と予備系との品質を監視する過程を含むものであ
る。即ち、二重化ＡＴＭ交換機は、ホットスタンバイ的
に、現用系と予備系とに同一のＡＴＭセルが通過するか
ら、例えば、監視するパス対応のＡＴＭセルの通過個数
をカウントすることにより、ＡＴＭセルの損失の有無を
判別することができる。
換機の品質監視方法は、（１）二重化ＡＴＭ交換機の少
なくともＡＴＭスイッチ部３，４を含む現用系と予備系
との入力側と出力側とのＡＴＭセルに対して、このＡＴ
Ｍセルに付加したスタートビットの検出によりカウント
を開始し、ストップビットの検出によりカウントを停止
して、現用系と予備系との通過ＡＴＭセル数を求めて、
現用系と予備系との品質を監視する過程を含むものであ
る。即ち、二重化ＡＴＭ交換機は、ホットスタンバイ的
に、現用系と予備系とに同一のＡＴＭセルが通過するか
ら、例えば、監視するパス対応のＡＴＭセルの通過個数
をカウントすることにより、ＡＴＭセルの損失の有無を
判別することができる。
【０００８】又（２）二重化ＡＴＭ交換機に於けるＡＴ
Ｍセルの付加ヘッダに、品質監視開始を示すスタートビ
ット又は品質監視終了を示すストップビットを設定し、
この二重化ＡＴＭ交換機の現用系と予備系とのそれぞれ
の入力側と出力側とに於いてスタートビットを検出し、
このスタートビットが付加されたＡＴＭセルの仮想パス
識別子／仮想チャネル識別子を基に、この仮想パス識別
子／仮想チャネル識別子のＡＴＭセルのカウントを開始
し、又ストップビットを検出してＡＴＭセルのカウント
を停止し、現用系と予備系との通過ＡＴＭセル数の比較
判定により、現用系と予備系との品質を監視する過程を
含むものである。
Ｍセルの付加ヘッダに、品質監視開始を示すスタートビ
ット又は品質監視終了を示すストップビットを設定し、
この二重化ＡＴＭ交換機の現用系と予備系とのそれぞれ
の入力側と出力側とに於いてスタートビットを検出し、
このスタートビットが付加されたＡＴＭセルの仮想パス
識別子／仮想チャネル識別子を基に、この仮想パス識別
子／仮想チャネル識別子のＡＴＭセルのカウントを開始
し、又ストップビットを検出してＡＴＭセルのカウント
を停止し、現用系と予備系との通過ＡＴＭセル数の比較
判定により、現用系と予備系との品質を監視する過程を
含むものである。
【０００９】又本発明の二重化ＡＴＭ交換機の品質監視
装置は、（３）加入者インタフェース部１，２間に、現
用系と予備系とのＡＴＭスイッチ部３，４を有する二重
化ＡＴＭ交換機に於いて、ＡＴＭセルの付加ヘッダにス
タートビット及びストップビットを設定するスタート・
ストップ設定部６と、現用系と予備系とのＡＴＭスイッ
チ部３，４の入力側と出力側とのそれぞれに於けるＡＴ
Ｍセルの付加ヘッダのスタートビット及びストップビッ
トを検出するスタート・ストップ検出部８，１１と、入
力側と出力側とのそれぞれに於けるスタート・ストップ
検出部８，１１によるスタートビットの検出によってＡ
ＴＭセルのカウントを開始し、ストップビットの検出に
よりカウントを停止するカウンタ９，１２と、入力側と
出力側とのそれぞれのカウンタ９，１２のカウント値に
より、現用系と予備系との品質を判定する制御部５とを
有するものである。
装置は、（３）加入者インタフェース部１，２間に、現
用系と予備系とのＡＴＭスイッチ部３，４を有する二重
化ＡＴＭ交換機に於いて、ＡＴＭセルの付加ヘッダにス
タートビット及びストップビットを設定するスタート・
ストップ設定部６と、現用系と予備系とのＡＴＭスイッ
チ部３，４の入力側と出力側とのそれぞれに於けるＡＴ
Ｍセルの付加ヘッダのスタートビット及びストップビッ
トを検出するスタート・ストップ検出部８，１１と、入
力側と出力側とのそれぞれに於けるスタート・ストップ
検出部８，１１によるスタートビットの検出によってＡ
ＴＭセルのカウントを開始し、ストップビットの検出に
よりカウントを停止するカウンタ９，１２と、入力側と
出力側とのそれぞれのカウンタ９，１２のカウント値に
より、現用系と予備系との品質を判定する制御部５とを
有するものである。
【００１０】又（４）前述の品質監視装置は、スタート
ビット及びストップビットが設定されたＡＴＭセルの仮
想パス識別子／仮想チャネル識別子を検出する識別子検
出部と、スタートビット検出後に、識別子検出部により
検出したＡＴＭセルについてストップビット検出までカ
ウントするカウンタとを備えることができる。
ビット及びストップビットが設定されたＡＴＭセルの仮
想パス識別子／仮想チャネル識別子を検出する識別子検
出部と、スタートビット検出後に、識別子検出部により
検出したＡＴＭセルについてストップビット検出までカ
ウントするカウンタとを備えることができる。
【００１１】又（５）前述の品質監視装置の制御部５
は、現用系と予備系とのスタート・ストップ検出部８，
１１の何れか一方のみに於けるスタートビット又はスト
ップビットの検出時のカウンタ９，１２のカウント値は
誤りと判定する構成を備えることができる。
は、現用系と予備系とのスタート・ストップ検出部８，
１１の何れか一方のみに於けるスタートビット又はスト
ップビットの検出時のカウンタ９，１２のカウント値は
誤りと判定する構成を備えることができる。
【００１２】
【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、１，２は加入者インタフェース部、
３，４は０系，１系のＡＴＭスイッチ部、５は制御部、
６はスタート・ストップ設定部、７はカウンタ、８，１
１，１３，１４はスタート・ストップ検出部、９，１
２，１５，１６はカウンタ、１０はスイッチ部、１７は
セレクタを示し、０系，１系のＡＴＭスイッチ部３，４
は同一の構成を有するものである。
の説明図であり、１，２は加入者インタフェース部、
３，４は０系，１系のＡＴＭスイッチ部、５は制御部、
６はスタート・ストップ設定部、７はカウンタ、８，１
１，１３，１４はスタート・ストップ検出部、９，１
２，１５，１６はカウンタ、１０はスイッチ部、１７は
セレクタを示し、０系，１系のＡＴＭスイッチ部３，４
は同一の構成を有するものである。
【００１３】加入者インタフェース部１に入力されるＡ
ＴＭセルは、図示を省略した前段の機能によって付加ヘ
ッダが付けられている。又加入者インタフェース部１か
ら０系と１系とのＡＴＭスイッチ部３，４に同一のＡＴ
Ｍセルが分配して入力され、付加ヘッダの内容に従って
スイッチ部１０に於いてルーティング処理され、出力さ
れたＡＴＭセルは、例えば、０系を現用系とすると、加
入者インタフェース部２のセレクタ１７により０系のＡ
ＴＭスイッチ部３からのＡＴＭセルを選択して送出し、
図示を省略した後段の機能によって付加ヘッダが削除さ
れ、５３バイト構成のＡＴＭセルとして送出する。
ＴＭセルは、図示を省略した前段の機能によって付加ヘ
ッダが付けられている。又加入者インタフェース部１か
ら０系と１系とのＡＴＭスイッチ部３，４に同一のＡＴ
Ｍセルが分配して入力され、付加ヘッダの内容に従って
スイッチ部１０に於いてルーティング処理され、出力さ
れたＡＴＭセルは、例えば、０系を現用系とすると、加
入者インタフェース部２のセレクタ１７により０系のＡ
ＴＭスイッチ部３からのＡＴＭセルを選択して送出し、
図示を省略した後段の機能によって付加ヘッダが削除さ
れ、５３バイト構成のＡＴＭセルとして送出する。
【００１４】又加入者インタフェース部１のスタート・
ストップ設定部６は、制御部５からの指示によって、付
加ヘッダ内に品質監視開始を示すスタートビット及び品
質監視終了を示すストップビットを設定するものであ
る。又カウンタ９，１２，１５，１６は、スタート・ス
トップ検出部８，１１，１３，１４によりスタートビッ
トを検出することによってＡＴＭセルのカウントを開始
し、ストップビットを検出することによって、そのカウ
ントを停止するように制御される。制御部５はカウンタ
７，９，１２，１５，１６のカウント値を読取って、０
系，１系のＡＴＭスイッチ部３，４の品質を監視する。
ストップ設定部６は、制御部５からの指示によって、付
加ヘッダ内に品質監視開始を示すスタートビット及び品
質監視終了を示すストップビットを設定するものであ
る。又カウンタ９，１２，１５，１６は、スタート・ス
トップ検出部８，１１，１３，１４によりスタートビッ
トを検出することによってＡＴＭセルのカウントを開始
し、ストップビットを検出することによって、そのカウ
ントを停止するように制御される。制御部５はカウンタ
７，９，１２，１５，１６のカウント値を読取って、０
系，１系のＡＴＭスイッチ部３，４の品質を監視する。
【００１５】図２はＡＴＭ交換機内のＡＴＭセルのフォ
ーマット説明図であり、標準化されているＡＴＭセル
は、前述のように、５バイトのヘッダと４８バイトの情
報フィールドとからなり、ヘッダのＧＦＣ（Ｇeneric
Ｆlow Ｃontrol）は一般的フロー制御、ＶＰＩ（Ｖirtu
al Ｐath Ｉdentifier ）は仮想パス識別子、ＶＣＩ
（Ｖirtual Ｃhannel Ｉdentifier ）は仮想チャネル
識別子、ＰＴ（ＰayroadＴype ）はペイロード・タイ
プ、ＣＬＰ（Ｃell Ｌoss Ｐriorty）はセル損失優先表
示、ＨＥＣ（Ｈeader Ｅrror Ｃontrol）はヘッダ誤り
制御を示し、ユーザ・ネットワーク・インタフェースの
場合を示し、ネットワーク・ノード・インタフェースの
場合は、前述の一般的フロー制御ＧＦＣを含めて仮想パ
ス識別子ＶＰＩとするものである。
ーマット説明図であり、標準化されているＡＴＭセル
は、前述のように、５バイトのヘッダと４８バイトの情
報フィールドとからなり、ヘッダのＧＦＣ（Ｇeneric
Ｆlow Ｃontrol）は一般的フロー制御、ＶＰＩ（Ｖirtu
al Ｐath Ｉdentifier ）は仮想パス識別子、ＶＣＩ
（Ｖirtual Ｃhannel Ｉdentifier ）は仮想チャネル
識別子、ＰＴ（ＰayroadＴype ）はペイロード・タイ
プ、ＣＬＰ（Ｃell Ｌoss Ｐriorty）はセル損失優先表
示、ＨＥＣ（Ｈeader Ｅrror Ｃontrol）はヘッダ誤り
制御を示し、ユーザ・ネットワーク・インタフェースの
場合を示し、ネットワーク・ノード・インタフェースの
場合は、前述の一般的フロー制御ＧＦＣを含めて仮想パ
ス識別子ＶＰＩとするものである。
【００１６】又付加ヘッダは、１乃至数バイト構成とす
ることができるもので、その中の例えばＡ，Ｂの２ビッ
トを利用し、Ａをスタートビット、Ｂをストップビット
することができる。例えば、品質監視を開始する時の最
初のＡＴＭセルの付加ヘッダのスタートビットＡをアク
ティブ（“１”）とし、所定時間後に品質監視を終了す
る時に、付加ヘッダのストップビットＢをアクティブ
（“１”）とする。このスタートビットＡとストップビ
ットＢとは、付加ヘッダの他の位置とすることも可能で
あり、又他の使用形態を適用することも可能である。例
えば、Ａ＝１の時のＢ＝１をスタート、Ｂ＝０をストッ
プとし、Ａ＝０の時は、ビットＢを無視するような制御
も可能である。
ることができるもので、その中の例えばＡ，Ｂの２ビッ
トを利用し、Ａをスタートビット、Ｂをストップビット
することができる。例えば、品質監視を開始する時の最
初のＡＴＭセルの付加ヘッダのスタートビットＡをアク
ティブ（“１”）とし、所定時間後に品質監視を終了す
る時に、付加ヘッダのストップビットＢをアクティブ
（“１”）とする。このスタートビットＡとストップビ
ットＢとは、付加ヘッダの他の位置とすることも可能で
あり、又他の使用形態を適用することも可能である。例
えば、Ａ＝１の時のＢ＝１をスタート、Ｂ＝０をストッ
プとし、Ａ＝０の時は、ビットＢを無視するような制御
も可能である。
【００１７】図１に於いて、制御部５から加入者インタ
フェース部１のスタート・ストップ設定部６に品質監視
を開始する制御情報ａを加える。この場合に、品質監視
を行うパス（ＶＰＩ，ＶＣＩ）を指定することにより、
スタート・ストップ設定部６は、入力されるＡＴＭセル
のヘッダのＶＰＩ，ＶＣＩを抽出し、指定されたＶＰ
Ｉ，ＶＣＩのＡＴＭセルの付加ヘッダのスタートビット
Ａ（図２参照）をアクティブ（“１”）とし、カウンタ
７に信号ｂを加えて、カウンタ７によるＡＴＭセルのカ
ウントを開始させ、且つスタートビットＡを設定したＡ
ＴＭセルを送出したことを示すフラグ（図示を省略）を
アクティブ（“１”）にする。
フェース部１のスタート・ストップ設定部６に品質監視
を開始する制御情報ａを加える。この場合に、品質監視
を行うパス（ＶＰＩ，ＶＣＩ）を指定することにより、
スタート・ストップ設定部６は、入力されるＡＴＭセル
のヘッダのＶＰＩ，ＶＣＩを抽出し、指定されたＶＰ
Ｉ，ＶＣＩのＡＴＭセルの付加ヘッダのスタートビット
Ａ（図２参照）をアクティブ（“１”）とし、カウンタ
７に信号ｂを加えて、カウンタ７によるＡＴＭセルのカ
ウントを開始させ、且つスタートビットＡを設定したＡ
ＴＭセルを送出したことを示すフラグ（図示を省略）を
アクティブ（“１”）にする。
【００１８】このスタートビットＡをアクティブ
（“１”）としたＡＴＭセルは、０系と１系とのＡＴＭ
スイッチ部３，４に入力され、入力側のスタート・スト
ップ検出部８及び出力側のスタート・ストップ検出部１
１によりスタートビットＡをアクティブ（“１”）とし
たＡＴＭセルを検出すると、そのＡＴＭセルのＶＰＩ，
ＶＣＩを保持し、且つカウンタ９，１２に信号ｅ，ｈを
加える。それによって、カウンタ９，１２のカウントが
開始される。それ以後、保持されているＶＰＩ，ＶＣＩ
のＡＴＭセルを識別すると、カウンタ９，１２はカウン
トアップする。
（“１”）としたＡＴＭセルは、０系と１系とのＡＴＭ
スイッチ部３，４に入力され、入力側のスタート・スト
ップ検出部８及び出力側のスタート・ストップ検出部１
１によりスタートビットＡをアクティブ（“１”）とし
たＡＴＭセルを検出すると、そのＡＴＭセルのＶＰＩ，
ＶＣＩを保持し、且つカウンタ９，１２に信号ｅ，ｈを
加える。それによって、カウンタ９，１２のカウントが
開始される。それ以後、保持されているＶＰＩ，ＶＣＩ
のＡＴＭセルを識別すると、カウンタ９，１２はカウン
トアップする。
【００１９】０系，１系のＡＴＭスイッチ部３，４から
加入者インタフェース部２に入力されるＡＴＭセルにつ
いても、スタート・ストップ検出部１３，１４によりス
タートビットＡがアクティブ（“１”）なＡＴＭセルを
検出すると、カウンタ１５，１６に信号ｋ，ｌを加える
ことにより、カウンタ９，１２と同一のＶＰＩ，ＶＣＩ
のＡＴＭセルのカウントアップを行う。
加入者インタフェース部２に入力されるＡＴＭセルにつ
いても、スタート・ストップ検出部１３，１４によりス
タートビットＡがアクティブ（“１”）なＡＴＭセルを
検出すると、カウンタ１５，１６に信号ｋ，ｌを加える
ことにより、カウンタ９，１２と同一のＶＰＩ，ＶＣＩ
のＡＴＭセルのカウントアップを行う。
【００２０】そして、制御部６は、品質監視を終了する
制御情報ａをスタート・ストップ設定部６に加えると、
先に保持していたＶＰＩ，ＶＣＩのＡＴＭセルが入力さ
れた時に、その付加ヘッダのストップビットＢをアクテ
ィブ（“１”）とし、信号ｂをカウンタ７に加えてカウ
ント動作を停止させ、且つストップビットＢを設定した
ＡＴＭセルを送出したことを示すフラグ（図示を省略）
をアクティブ（“１”）とする。
制御情報ａをスタート・ストップ設定部６に加えると、
先に保持していたＶＰＩ，ＶＣＩのＡＴＭセルが入力さ
れた時に、その付加ヘッダのストップビットＢをアクテ
ィブ（“１”）とし、信号ｂをカウンタ７に加えてカウ
ント動作を停止させ、且つストップビットＢを設定した
ＡＴＭセルを送出したことを示すフラグ（図示を省略）
をアクティブ（“１”）とする。
【００２１】又スタート・ストップ検出部８，１１，１
３，１４に於いてそれぞれストップビットＢをアクティ
ブ（“１”）としたＡＴＭセルを検出すると、信号ｅ，
ｈ，ｋ，ｌをカウンタ９，１２，１５，１６に加えて、
カウント動作を停止させる。制御部５は、加入者インタ
フェース部１に於けるスタートビット設定送出のフラグ
と、ストップビット設定送出のフラグとを確認し、カウ
ンタ７，９，１２，１５，１６に信号ｃ，ｆ，ｉ，ｍ，
ｏを加えて、カウント値ｄ，ｇ，ｊ，ｎ，ｐを読取る。
そして、前述のフラグをリセットすると共に、各カウン
タ７，９，１２，１５，１６をリセットする。
３，１４に於いてそれぞれストップビットＢをアクティ
ブ（“１”）としたＡＴＭセルを検出すると、信号ｅ，
ｈ，ｋ，ｌをカウンタ９，１２，１５，１６に加えて、
カウント動作を停止させる。制御部５は、加入者インタ
フェース部１に於けるスタートビット設定送出のフラグ
と、ストップビット設定送出のフラグとを確認し、カウ
ンタ７，９，１２，１５，１６に信号ｃ，ｆ，ｉ，ｍ，
ｏを加えて、カウント値ｄ，ｇ，ｊ，ｎ，ｐを読取る。
そして、前述のフラグをリセットすると共に、各カウン
タ７，９，１２，１５，１６をリセットする。
【００２２】そして、制御部５に於いて各カウンタ７，
９，１２，１５，１６のカウント値ｄ，ｇ，ｊ，ｎ，ｐ
を比較し、それらがそれぞれ同一であれば、０系と１系
との品質は正常であると判定することができる。その場
合には、０系と１系との相互の切替えによっても、ＡＴ
Ｍ交換機としての品質を維持することができる。
９，１２，１５，１６のカウント値ｄ，ｇ，ｊ，ｎ，ｐ
を比較し、それらがそれぞれ同一であれば、０系と１系
との品質は正常であると判定することができる。その場
合には、０系と１系との相互の切替えによっても、ＡＴ
Ｍ交換機としての品質を維持することができる。
【００２３】図３及び図４は本発明の第２の実施の形態
の要部説明図であり、図３はＡＴＭスイッチ部の前段の
加入者インタフェース部１と、制御部５とについて示
し、加入者インタフェース部１の２１はＶＰＩ／ＶＣＩ
検出部、２２はスタート・ストップ検出部、２３はカウ
ンタ、２４はスタート・ストップ設定部、２５はフラグ
設定等を行うレジスタである。
の要部説明図であり、図３はＡＴＭスイッチ部の前段の
加入者インタフェース部１と、制御部５とについて示
し、加入者インタフェース部１の２１はＶＰＩ／ＶＣＩ
検出部、２２はスタート・ストップ検出部、２３はカウ
ンタ、２４はスタート・ストップ設定部、２５はフラグ
設定等を行うレジスタである。
【００２４】又図４は、図１に於けるＡＴＭスイッチ部
３，４の入力側及び出力側又は加入者インタフェース部
２のカウンタ９，１２，１５，１６の制御構成に相当す
る要部を３０の符号で示し、３１はＶＰＩ／ＶＣＩ検出
部、３２はスタート・ストップ検出部、３３はカウン
タ、３４はスタート・ストップ・フラグを示す。
３，４の入力側及び出力側又は加入者インタフェース部
２のカウンタ９，１２，１５，１６の制御構成に相当す
る要部を３０の符号で示し、３１はＶＰＩ／ＶＣＩ検出
部、３２はスタート・ストップ検出部、３３はカウン
タ、３４はスタート・ストップ・フラグを示す。
【００２５】加入者インタフェース部１のＶＰＩ／ＶＣ
Ｉ検出部２１は、制御部５から信号ｓ１により指示され
たパス対応の仮想パス識別子／仮想チャネル識別子（Ｖ
ＰＩ／ＶＣＩ）のＡＴＭセルを検出するものであり、又
ＶＰＩ／ＶＣＩ検出部３１は、スタート・ストップ検出
部３２による検出信号ｓ１１がスタートビットの検出を
示す時、そのスタートビットが付加されているＡＴＭセ
ルのＶＰＩ／ＶＣＩを記憶し、それ以降、その記憶した
ＶＰＩ／ＶＣＩのＡＴＭセルを検出するものであり、又
検出信号ｓ１１がストップビットの検出を示す時、記憶
されているＶＰＩ／ＶＣＩをクリアする。又カウンタ２
３，３３は、ＶＰＩ／ＶＣＩ検出部２１，３１の検出信
号ｓ８，ｓ１６を、スタート・ストップ検出部２２，３
２からの検出信号ｓ１０，ｓ１８がスタートビット検出
を示す時にカウントを開始し、ストップビット検出を示
す時にカウント停止するものである。
Ｉ検出部２１は、制御部５から信号ｓ１により指示され
たパス対応の仮想パス識別子／仮想チャネル識別子（Ｖ
ＰＩ／ＶＣＩ）のＡＴＭセルを検出するものであり、又
ＶＰＩ／ＶＣＩ検出部３１は、スタート・ストップ検出
部３２による検出信号ｓ１１がスタートビットの検出を
示す時、そのスタートビットが付加されているＡＴＭセ
ルのＶＰＩ／ＶＣＩを記憶し、それ以降、その記憶した
ＶＰＩ／ＶＣＩのＡＴＭセルを検出するものであり、又
検出信号ｓ１１がストップビットの検出を示す時、記憶
されているＶＰＩ／ＶＣＩをクリアする。又カウンタ２
３，３３は、ＶＰＩ／ＶＣＩ検出部２１，３１の検出信
号ｓ８，ｓ１６を、スタート・ストップ検出部２２，３
２からの検出信号ｓ１０，ｓ１８がスタートビット検出
を示す時にカウントを開始し、ストップビット検出を示
す時にカウント停止するものである。
【００２６】又スタート・ストップ設定部２４は、制御
部５からレジスタ２５を介したスタート指示により、Ｖ
ＰＩ／ＶＣＩ検出部２１からの検出信号ｓ７に従ったＡ
ＴＭセルの付加ヘッダのスタートビットＡ（図２参照）
をアクティブ（“１”）とし、制御部５からレジスタ２
５を介したストップ指示により、ＶＰＩ／ＶＣＩ検出部
２１からの検出信号ｓ７に従ったＡＴＭセルの付加ヘッ
ダのストップビットＢ（図２参照）をアクティブ
（“１”）とする。
部５からレジスタ２５を介したスタート指示により、Ｖ
ＰＩ／ＶＣＩ検出部２１からの検出信号ｓ７に従ったＡ
ＴＭセルの付加ヘッダのスタートビットＡ（図２参照）
をアクティブ（“１”）とし、制御部５からレジスタ２
５を介したストップ指示により、ＶＰＩ／ＶＣＩ検出部
２１からの検出信号ｓ７に従ったＡＴＭセルの付加ヘッ
ダのストップビットＢ（図２参照）をアクティブ
（“１”）とする。
【００２７】品質監視を開始する時、制御部５から信号
ｓ１によって監視するパス対応のＶＰＩ／ＶＣＩが指示
され、ＶＰＩ／ＶＣＩ検出部２１は、入力されたＡＴＭ
セルのヘッダのＶＰＩ／ＶＣＩの監視を開始する。又制
御部５からレジスタ２５にスタート指示の信号ｓ４を加
えことにより、レジスタ２５からスタート・ストップ設
定部２４にスタートビットＡの設定の指示信号を加え、
且つスタート・ストップ検出部２２にスタートビット検
出を示す信号ｓ９を加え、それによって、スタート・ス
トップ検出部２２からカウンタ２３へ信号ｓ１０を加え
て、カウンタ２３をイネーブル状態とする。
ｓ１によって監視するパス対応のＶＰＩ／ＶＣＩが指示
され、ＶＰＩ／ＶＣＩ検出部２１は、入力されたＡＴＭ
セルのヘッダのＶＰＩ／ＶＣＩの監視を開始する。又制
御部５からレジスタ２５にスタート指示の信号ｓ４を加
えことにより、レジスタ２５からスタート・ストップ設
定部２４にスタートビットＡの設定の指示信号を加え、
且つスタート・ストップ検出部２２にスタートビット検
出を示す信号ｓ９を加え、それによって、スタート・ス
トップ検出部２２からカウンタ２３へ信号ｓ１０を加え
て、カウンタ２３をイネーブル状態とする。
【００２８】そして、指示されたパス対応のＶＰＩ／Ｖ
ＣＩのＡＴＭセルをＶＰＩ／ＶＣＩ検出部２１に於いて
検出すると、検出信号ｓ７をスタート・ストップ設定部
２４とレジスタ２５とに加え、又検出信号ｓ８をカウン
タ２３に加える。このカウンタ２３は、イネーブル状態
となっているから、指示されたパス対応のＶＰＩ／ＶＣ
Ｉの検出信号ｓ８をカウントアップすることになる。
ＣＩのＡＴＭセルをＶＰＩ／ＶＣＩ検出部２１に於いて
検出すると、検出信号ｓ７をスタート・ストップ設定部
２４とレジスタ２５とに加え、又検出信号ｓ８をカウン
タ２３に加える。このカウンタ２３は、イネーブル状態
となっているから、指示されたパス対応のＶＰＩ／ＶＣ
Ｉの検出信号ｓ８をカウントアップすることになる。
【００２９】又スタート・ストップ設定部２４は、検出
信号ｓ７が得られたＡＴＭセルの付加ヘッダのスタート
ビットＡ（図２参照）をアクティブ（“１”）とし、又
レジスタ２５は、スタートビット・フラグをアクティブ
（“１”）とする。
信号ｓ７が得られたＡＴＭセルの付加ヘッダのスタート
ビットＡ（図２参照）をアクティブ（“１”）とし、又
レジスタ２５は、スタートビット・フラグをアクティブ
（“１”）とする。
【００３０】又スタート・ストップ検出部３２は、ＡＴ
Ｍセルの付加ヘッダを監視し、アクティブ（“１”）の
スタートビットＡ又はストップビットＢを検出する。前
述のように、スタートビットがアクティブ（“１”）と
なったＡＴＭセルが入力されると、スタート・ストップ
検出部３２により検出し、その検出信号ｓ１１をＶＰＩ
／ＶＣＩ検出部３１に加えて、その時のＡＴＭセルのヘ
ッダのＶＰＩ／ＶＣＩを記憶し、又検出信号ｓ１８をカ
ウンタ３３に加えてカウントを開始させ、検出信号ｓ１
７をスタート・ストップ・フラグ３４に加えて、スター
ト・フラグをアクティブ（“１”）とする。
Ｍセルの付加ヘッダを監視し、アクティブ（“１”）の
スタートビットＡ又はストップビットＢを検出する。前
述のように、スタートビットがアクティブ（“１”）と
なったＡＴＭセルが入力されると、スタート・ストップ
検出部３２により検出し、その検出信号ｓ１１をＶＰＩ
／ＶＣＩ検出部３１に加えて、その時のＡＴＭセルのヘ
ッダのＶＰＩ／ＶＣＩを記憶し、又検出信号ｓ１８をカ
ウンタ３３に加えてカウントを開始させ、検出信号ｓ１
７をスタート・ストップ・フラグ３４に加えて、スター
ト・フラグをアクティブ（“１”）とする。
【００３１】カウンタ３３は、それ以降のＶＰＩ／ＶＣ
Ｉ検出部３１からの検出信号ｓ１６をカウントアップす
る。従って、このカウンタ３３を図１のカウンタ９とす
ると、ＡＴＭスイッチ部３，４の入力側のＡＴＭセル数
をカウントすることになり、又カウンタ１２とすると、
ＡＴＭスイッチ部３，４の出力側のＡＴＭセル数をカウ
ントすることになる。又加入者インタフェース部２のカ
ウンタ１５，１６とすると、加入者インタフェース部２
から送出するＡＴＭセル数をカウントすることになる。
Ｉ検出部３１からの検出信号ｓ１６をカウントアップす
る。従って、このカウンタ３３を図１のカウンタ９とす
ると、ＡＴＭスイッチ部３，４の入力側のＡＴＭセル数
をカウントすることになり、又カウンタ１２とすると、
ＡＴＭスイッチ部３，４の出力側のＡＴＭセル数をカウ
ントすることになる。又加入者インタフェース部２のカ
ウンタ１５，１６とすると、加入者インタフェース部２
から送出するＡＴＭセル数をカウントすることになる。
【００３２】制御部５は、所定時間後にストップ指示の
信号ｓ４をレジスタ２５に加えると、レジスタ２５から
スタート・ストップ設定部２４にストップビットＢの設
定指示の信号が加えられる。そして、ＶＰＩ／ＶＣＩ検
出部２１からの検出信号ｓ７がスタート・ストップ設定
部２４とレジスタ２５とに加えられると、スタート・ス
トップ設定部２４に於いて、その時のＡＴＭセルの付加
ヘッダのストップビットＢをアクティブ（“１”）と
し、レジスタ２５のストップビット・フラグをアクティ
ブ（“１”）とし、スタート・ストップ検出部２２にス
トップビット検出を示す信号ｓ９を加え、スタート・ス
トップ検出部２２からの信号ｓ１０によりカウンタ２３
のカウント動作を停止させる。
信号ｓ４をレジスタ２５に加えると、レジスタ２５から
スタート・ストップ設定部２４にストップビットＢの設
定指示の信号が加えられる。そして、ＶＰＩ／ＶＣＩ検
出部２１からの検出信号ｓ７がスタート・ストップ設定
部２４とレジスタ２５とに加えられると、スタート・ス
トップ設定部２４に於いて、その時のＡＴＭセルの付加
ヘッダのストップビットＢをアクティブ（“１”）と
し、レジスタ２５のストップビット・フラグをアクティ
ブ（“１”）とし、スタート・ストップ検出部２２にス
トップビット検出を示す信号ｓ９を加え、スタート・ス
トップ検出部２２からの信号ｓ１０によりカウンタ２３
のカウント動作を停止させる。
【００３３】又ストップビットがアクティブ（“１”）
のＡＴＭセルが入力されて、スタート・ストップ検出部
３２に於いて検出すると、カウンタ３３にカウント動作
停止を示す信号ｓ１８を加え、又スタート・ストップ・
フラグ３４にストップ・フラグをアクティブ（“１”）
にする信号ｓ１７を加える。
のＡＴＭセルが入力されて、スタート・ストップ検出部
３２に於いて検出すると、カウンタ３３にカウント動作
停止を示す信号ｓ１８を加え、又スタート・ストップ・
フラグ３４にストップ・フラグをアクティブ（“１”）
にする信号ｓ１７を加える。
【００３４】制御部５は、信号ｓ５をレジスタ２５に加
えて、レジスタ２５に於けるスタート・フラグ及びスト
ップ・フラグを、信号ｓ６として読取り、又信号ｓ１４
をスタート・ストップ・フラグ３４に加えて、スタート
・フラグ及びストップ・フラグを、信号ｓ１５として読
取る。何れもスタート・フラグとストップ・フラグとが
アクティブ（“１”）の場合、品質監視の制御が終了し
たと判定して、カウンタ２３，３３に対して信号ｓ２，
ｓ１２を加え、信号ｓ３，ｓ１３として示すように、カ
ウント値の読取りを行う。
えて、レジスタ２５に於けるスタート・フラグ及びスト
ップ・フラグを、信号ｓ６として読取り、又信号ｓ１４
をスタート・ストップ・フラグ３４に加えて、スタート
・フラグ及びストップ・フラグを、信号ｓ１５として読
取る。何れもスタート・フラグとストップ・フラグとが
アクティブ（“１”）の場合、品質監視の制御が終了し
たと判定して、カウンタ２３，３３に対して信号ｓ２，
ｓ１２を加え、信号ｓ３，ｓ１３として示すように、カ
ウント値の読取りを行う。
【００３５】そして、総てのカウンタのカウント値が同
一であれば、現用系も予備系も正常な品質を有するもの
と判定することができる。又カウント値が異なる場合、
セルロスが発生していることになり、そのセルロスが発
生したパスを特定することができるから、許容値を超え
るか否かを判定し、許容値を超える場合は、大きな障害
発生となる前に、ユニットの交換等の保守作業を行うこ
とになる。従って、予備系の品質も監視できるから、現
用系から予備系に切替えた時のＡＴＭ交換に於ける品質
を保証することができる。
一であれば、現用系も予備系も正常な品質を有するもの
と判定することができる。又カウント値が異なる場合、
セルロスが発生していることになり、そのセルロスが発
生したパスを特定することができるから、許容値を超え
るか否かを判定し、許容値を超える場合は、大きな障害
発生となる前に、ユニットの交換等の保守作業を行うこ
とになる。従って、予備系の品質も監視できるから、現
用系から予備系に切替えた時のＡＴＭ交換に於ける品質
を保証することができる。
【００３６】又現用側又は予備側の何れかにセルロスが
発生して、スタートビットＡをアクティブ（“１”）と
したＡＴＭセルが出力側に現れない場合、その出力側の
カウンタのカウントは零となる。この場合、出力側のス
タート・フラグがアクティブとなっていないことによ
り、再度品質監視制御を行うことになる。
発生して、スタートビットＡをアクティブ（“１”）と
したＡＴＭセルが出力側に現れない場合、その出力側の
カウンタのカウントは零となる。この場合、出力側のス
タート・フラグがアクティブとなっていないことによ
り、再度品質監視制御を行うことになる。
【００３７】同様に、現用側又は予備側の何れかにセル
ロスが発生して、ストップビットＢをアクティブ
（“１”）としたＡＴＭセルが出力側に現れない場合、
その出力側のカウンタのカウント値は非常に大きい値と
なる。即ち、現用側と予備側との通過ＡＴＭセル数が大
きく相違することになる。しかし、ストップ・フラグが
アクティブとなっていないことにより、誤動作と判定す
ることができるから、再度品質監視制御を行うことにな
る。
ロスが発生して、ストップビットＢをアクティブ
（“１”）としたＡＴＭセルが出力側に現れない場合、
その出力側のカウンタのカウント値は非常に大きい値と
なる。即ち、現用側と予備側との通過ＡＴＭセル数が大
きく相違することになる。しかし、ストップ・フラグが
アクティブとなっていないことにより、誤動作と判定す
ることができるから、再度品質監視制御を行うことにな
る。
【００３８】又指定したパスに対応するＶＰＩ／ＶＣＩ
のＡＴＭセルが全く流入しない場合は、スタートビット
をアクティブとしたＡＴＭセルを通過させることができ
ず、又ストップビットをアクティブとしたＡＴＭセルを
通過させることができないから、現用側も予備側もカウ
ント値は零となる。その場合、現用側と予備側との出力
側のスタート・フラグ又はストップ・フラグがアクティ
ブとならないことにより、品質劣化とは異なることを容
易に判定することができる。
のＡＴＭセルが全く流入しない場合は、スタートビット
をアクティブとしたＡＴＭセルを通過させることができ
ず、又ストップビットをアクティブとしたＡＴＭセルを
通過させることができないから、現用側も予備側もカウ
ント値は零となる。その場合、現用側と予備側との出力
側のスタート・フラグ又はストップ・フラグがアクティ
ブとならないことにより、品質劣化とは異なることを容
易に判定することができる。
【００３９】又制御部５から時刻指定により品質監視を
行う場合、ＡＴＭセルの内部伝送遅延を考慮しないと、
カウンタ７，９，１２，１５，１６（図１参照）のカウ
ント値が異なる場合がある。しかし、前述のように、ス
トップ・フラグがアクティブとなった条件でカウンタの
カウント値を読取ることにより、セルロスがなければ、
入力側の通過ＡＴＭセル数と出力側の通過ＡＴＭセル数
とは同一となる。又ストップ・フラグを考慮しない場
合、上流側のカウンタから順にカウント値を読取ること
により、監視するＡＴＭセルの通過に合わせて、カウン
ト済みの通過ＡＴＭセル数を読取ることができる。
行う場合、ＡＴＭセルの内部伝送遅延を考慮しないと、
カウンタ７，９，１２，１５，１６（図１参照）のカウ
ント値が異なる場合がある。しかし、前述のように、ス
トップ・フラグがアクティブとなった条件でカウンタの
カウント値を読取ることにより、セルロスがなければ、
入力側の通過ＡＴＭセル数と出力側の通過ＡＴＭセル数
とは同一となる。又ストップ・フラグを考慮しない場
合、上流側のカウンタから順にカウント値を読取ること
により、監視するＡＴＭセルの通過に合わせて、カウン
ト済みの通過ＡＴＭセル数を読取ることができる。
【００４０】前述のように、制御部５によるカウンタの
カウント値及びスタート・フラグとストップ・フラグと
のダンプ処理は、制御部５のハードウェアによる機能或
いはソフトウェアによる機能によって実現することがで
きる。又通過ＡＴＭセルをカウントするカウンタ７，
９，１２，１５，１６，２３，３３は、メモリ等を用
い、複数領域により時分割的にカウント動作する構成と
し、複数のパスを指定して、各パス対応の通過ＡＴＭセ
ル数を求める構成とすることも可能である。その場合、
ＶＰＩ／ＶＣＩ検出部２１，３１は、検出したＶＰＩ／
ＶＣＩ情報をカウンタ２３，３３に加えて、ＶＰＩ／Ｖ
ＣＩ対応の領域にカウントアップする。即ち、単一パス
毎に品質を監視する場合は勿論のこと、複数パスを同時
に、或いは時間差をもって品質を監視することも可能と
なる。
カウント値及びスタート・フラグとストップ・フラグと
のダンプ処理は、制御部５のハードウェアによる機能或
いはソフトウェアによる機能によって実現することがで
きる。又通過ＡＴＭセルをカウントするカウンタ７，
９，１２，１５，１６，２３，３３は、メモリ等を用
い、複数領域により時分割的にカウント動作する構成と
し、複数のパスを指定して、各パス対応の通過ＡＴＭセ
ル数を求める構成とすることも可能である。その場合、
ＶＰＩ／ＶＣＩ検出部２１，３１は、検出したＶＰＩ／
ＶＣＩ情報をカウンタ２３，３３に加えて、ＶＰＩ／Ｖ
ＣＩ対応の領域にカウントアップする。即ち、単一パス
毎に品質を監視する場合は勿論のこと、複数パスを同時
に、或いは時間差をもって品質を監視することも可能と
なる。
【００４１】
【発明の効果】以上説明したように、本発明は、二重化
ＡＴＭ交換機に於ける現用系（０系）と予備系（１系）
とを通過するＡＴＭセル数を入力側と出力側とに於いて
カウントし、セルロスが発生しているか否かの品質を監
視することができる。その場合に、ＡＴＭセルの付加ヘ
ッダを利用し、スタートビットＡとストップビットＢと
を設定することにより、品質監視期間を設定することが
でき、現用系と予備系との品質を同時に監視することが
できる。従って、通過ＡＴＭセル数を求める為のシーケ
ンシャル番号を付加する場合に比較して、付加ヘッダ内
で使用するビット数も少なくて済み、品質監視の処理が
容易となる利点がある。又ＶＰＩ／ＶＣＩによるパス対
応の品質監視も容易であり、二重化ＡＴＭ交換機の信頼
性を向上することができる利点がある。
ＡＴＭ交換機に於ける現用系（０系）と予備系（１系）
とを通過するＡＴＭセル数を入力側と出力側とに於いて
カウントし、セルロスが発生しているか否かの品質を監
視することができる。その場合に、ＡＴＭセルの付加ヘ
ッダを利用し、スタートビットＡとストップビットＢと
を設定することにより、品質監視期間を設定することが
でき、現用系と予備系との品質を同時に監視することが
できる。従って、通過ＡＴＭセル数を求める為のシーケ
ンシャル番号を付加する場合に比較して、付加ヘッダ内
で使用するビット数も少なくて済み、品質監視の処理が
容易となる利点がある。又ＶＰＩ／ＶＣＩによるパス対
応の品質監視も容易であり、二重化ＡＴＭ交換機の信頼
性を向上することができる利点がある。
【図１】本発明の第１の実施の形態の説明図である。
【図２】ＡＴＭ交換機内のＡＴＭセルのフォーマット説
明図である。
明図である。
【図３】本発明の第２の実施の形態の要部説明図であ
る。
る。
【図４】本発明の第２の実施の形態の要部説明図であ
る。
る。
【図５】二重化ＡＴＭ交換機の説明図である。
１，２ 加入者インタフェース部 ３，４ ０系，１系のＡＴＭスイッチ部 ５ 制御部 ６ スタート・ストップ設定部 ８，１１，１３，１４ スタート・ストップ検出部 ７，９，１２，１５，１６ カウンタ １０ スイッチ部 １７ セレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉良 正樹 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 鮫島 範子 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (5)
- 【請求項１】 二重化ＡＴＭ交換機の少なくともＡＴＭ
スイッチ部を含む現用系と予備系との入力側と出力側と
のＡＴＭセルに対して、該ＡＴＭセルに付加したスター
トビットの検出によりカウントを開始し、ストップビッ
トの検出によりカウントを停止して、前記現用系と前記
予備系との通過ＡＴＭセル数を求めて、該現用系と該予
備系との品質を監視する過程を含むことを特徴とする二
重化ＡＴＭ交換機の品質監視方法。 - 【請求項２】 二重化ＡＴＭ交換機に於けるＡＴＭセル
の付加ヘッダに、品質監視開始を示すスタートビット又
は品質監視終了を示すストップビットを設定し、該二重
化ＡＴＭ交換機の現用系と予備系とのそれぞれの入力側
と出力側とに於いて前記スタートビットを検出し、該ス
タートビットが付加されたＡＴＭセルの仮想パス識別子
／仮想チャネル識別子を基に、該仮想パス識別子／仮想
チャネル識別子のＡＴＭセルのカウントを開始し、前記
ストップビットを検出してＡＴＭセルのカウントを停止
し、前記現用系と前記予備系との通過ＡＴＭセル数の比
較判定により前記現用系と前記予備系との品質を監視す
る過程を含むことを特徴とする請求項１記載の二重化Ａ
ＴＭ交換機の品質監視方法。 - 【請求項３】 加入者インタフェース部間に、現用系と
予備系とのＡＴＭスイッチ部を有する二重化ＡＴＭ交換
機に於いて、 ＡＴＭセルの付加ヘッダにスタートビット及びストップ
ビットを設定するスタート・ストップ設定部と、 前記現用系と予備系とのＡＴＭスイッチ部の入力側と出
力側とのそれぞれに於けるＡＴＭセルの付加ヘッダのス
タートビット及びストップビットを検出するスタート・
ストップ検出部と、 前記入力側と出力側とのそれぞれに於ける前記スタート
・ストップ検出部によるスタートビットの検出によって
ＡＴＭセルのカウントを開始し、ストップビットの検出
によりカウントを停止するカウンタと、 前記入力側と出力側とのそれぞれのカウンタのカウント
値により前記現用系と前記予備系との品質を判定する制
御部とを有することを特徴とする二重化ＡＴＭ交換機の
品質監視装置。 - 【請求項４】 前記スタートビット及びストップビット
が設定されたＡＴＭセルの仮想パス識別子／仮想チャネ
ル識別子を検出する識別子検出部と、前記スタートビッ
ト検出後に該識別子検出部により検出したＡＴＭセルに
ついてストップビット検出までカウントするカウンタと
を備えたことを特徴とする請求項３記載の二重化ＡＴＭ
交換機の品質監視装置。 - 【請求項５】 前記制御部は、現用系と予備系とのスタ
ート・ストップ検出部の何れか一方のみに於けるスター
トビット又はストップビットの検出時の前記カウンタの
カウント値は誤りと判定する構成を有することを特徴と
する請求項３記載の二重化ＡＴＭ交換機の品質監視装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10123034A JPH11317746A (ja) | 1998-05-06 | 1998-05-06 | 二重化ａｔｍ交換機の品質監視方法及び品質監視装置 |
| US09/260,313 US6477141B1 (en) | 1998-05-06 | 1999-03-02 | Communication path quality monitoring method and quality monitoring apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10123034A JPH11317746A (ja) | 1998-05-06 | 1998-05-06 | 二重化ａｔｍ交換機の品質監視方法及び品質監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11317746A true JPH11317746A (ja) | 1999-11-16 |
Family
ID=14850582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10123034A Withdrawn JPH11317746A (ja) | 1998-05-06 | 1998-05-06 | 二重化ａｔｍ交換機の品質監視方法及び品質監視装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6477141B1 (ja) |
| JP (1) | JPH11317746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081461A1 (en) * | 2004-01-15 | 2005-09-01 | Utstarcom Korea Limited | Apparatus and method for dualizing an asynchronous transfer mode (atm) router in a cdma2000 system |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6183096B1 (en) * | 1994-11-14 | 2001-02-06 | Joseph R. Galicia | Rear view mirror for a vehicle |
| FI108192B (fi) * | 1998-03-19 | 2001-11-30 | Nokia Networks Oy | Menetelmä ja laitteisto palvelun laadun kontrolloimiseksi matkaviestinjärjestelmässä |
| CA2308643A1 (en) * | 1999-10-14 | 2001-04-14 | Alcatel Networks Corporation Societe Par Actions De Regime Federal De Re Seaux Alcatel | Method and apparatus for providing integral cell payload integrity verification and detecting defective modules in telecommunication devices |
| US6639899B1 (en) * | 1999-10-14 | 2003-10-28 | Alcatel Canada Inc. | Method and apparatus for providing integral cell payload integrity verification in ATM Telecommunication devices |
| ATE308841T1 (de) * | 1999-12-16 | 2005-11-15 | Cit Alcatel | Vermittlungsanordnung und verfahren zur prüfung der übertragung von datenzellen in einer asynchronen vermittlungsanordnung |
| US7099327B1 (en) * | 2000-10-12 | 2006-08-29 | Lucent Technologies Inc. | Data communications networks with high performance and reliability |
| US7054263B1 (en) * | 2000-10-16 | 2006-05-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Synchronous change of switchplane |
| US6856626B2 (en) * | 2000-12-18 | 2005-02-15 | Marconi Communications, Inc. | Billing redundant ATM connections |
| JP3896879B2 (ja) * | 2002-03-22 | 2007-03-22 | 日本電気株式会社 | トラヒック監視システム |
| US7782765B2 (en) | 2007-01-22 | 2010-08-24 | Harris Stratex Networks Operating Corporation | Distributed protection switching architecture for point-to-point microwave radio systems |
| US7606143B2 (en) * | 2007-02-28 | 2009-10-20 | Embarq Corporation | System and method for advanced fail-over for packet label swapping |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2824483B2 (ja) | 1991-03-20 | 1998-11-11 | 富士通株式会社 | Ａｔｍ交換機におけるスイッチ診断方式 |
| JP3335646B2 (ja) | 1991-04-08 | 2002-10-21 | ジーイーシー プレッシー テレコミュニケイション リミテッド | 非同期転送モードスイッチの冗長パス結合ユニットにおける有効セル識別方法および装置 |
| JPH07221767A (ja) | 1994-02-04 | 1995-08-18 | Fujitsu Ltd | 二重化ａｔｍ交換機のセル処理装置 |
| JP2655493B2 (ja) * | 1994-11-04 | 1997-09-17 | 日本電気株式会社 | Ａｔｍスイッチシステム |
| JPH09261229A (ja) * | 1996-03-19 | 1997-10-03 | Hitachi Ltd | Ａｔｍ通信装置 |
| JPH10150445A (ja) * | 1996-11-19 | 1998-06-02 | Fujitsu Ltd | セルロス検出方法 |
| US6147972A (en) * | 1997-06-20 | 2000-11-14 | Fujitsu Limited | Method and system for achieving cell diagnosis of continuity in cell exchange |
| JPH11127155A (ja) * | 1997-10-20 | 1999-05-11 | Fujitsu Ltd | 交換機 |
-
1998
- 1998-05-06 JP JP10123034A patent/JPH11317746A/ja not_active Withdrawn
-
1999
- 1999-03-02 US US09/260,313 patent/US6477141B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005081461A1 (en) * | 2004-01-15 | 2005-09-01 | Utstarcom Korea Limited | Apparatus and method for dualizing an asynchronous transfer mode (atm) router in a cdma2000 system |
Also Published As
| Publication number | Publication date |
|---|---|
| US6477141B1 (en) | 2002-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023455A (en) | Loopback cell control system | |
| US5864555A (en) | Method and apparatus for generating a proxy connection endpoint for operation administration and management (OAM) asynchronous transfer mode (ATM) cells | |
| US5659540A (en) | Apparatus and method for detection of operation administration and management (OAM) cell loopback and physical loopbacks in an asynchronous transfer mode (ATM) network | |
| JPH04248729A (ja) | Ａｔｍ交換機 | |
| US6198726B1 (en) | Plural-line terminating apparatus and OAM processing method thereof | |
| JPH06338898A (ja) | Ａｔｍ通信装置および故障検出通知装置 | |
| US6195352B1 (en) | System and method for automatically identifying and analyzing currently active channels in an ATM network | |
| CN1050963A (zh) | 分组交换设备的故障检测和带宽监测装置 | |
| US6477141B1 (en) | Communication path quality monitoring method and quality monitoring apparatus | |
| JP2000059370A (ja) | トラヒック制御装置およびその方法 | |
| JPH10150445A (ja) | セルロス検出方法 | |
| EP0892525A2 (en) | Method of controlling path audit in switches | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| JPH1127282A (ja) | オンライン回線モニタシステム | |
| JPH09247162A (ja) | 伝送品質監視ｏａｍ機能の無瞬断二重化切替回路 | |
| JP3753100B2 (ja) | 系切替システム及び系切替方法 | |
| US7167477B2 (en) | Apparatus and method for recovering abnormal control cells in asynchronous transfer mode exchange subscriber unit | |
| US6674715B1 (en) | Switching of redundant communication channels in ATM switching system | |
| JP3056076B2 (ja) | Ａｔｍセルスイッチング装置 | |
| JP3175571B2 (ja) | Ａｔｍ交換機のセル導通試験方式 | |
| Kou et al. | The architecture and implementation of ATM switch for broadband ISDN | |
| JP2768762B2 (ja) | 交換機 | |
| JP3024631B2 (ja) | Ａｔｍセル帯域保証機能動作確認用セルバッファ制御システム及びその制御方法 | |
| JP3587708B2 (ja) | セル管理処理回路及びネットワークシステム | |
| JPH0449735A (ja) | 迂回切り戻し方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |