JPH1131U - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 立ち上がりも立ち下がりも高速で、低消費電
流のサンプルホールド回路を提供する。 【構成】 入力端子ＩＮに入力された正に変化する電圧
は第１セレクタＳ1 を介して第１コンデンサＣ1 にサン
プルホールドされ第１オペアンプＡＭＰ1 から第２セレ
クタＳ2 を介して出力端子ＯＵＴに出力され、入力端子
ＩＮに入力された負に変化する電圧は第１セレクタＳ1
を介して第２コンデンサＣ2 にサンプルホールドされ第
２オペアンプＡＭＰ2 から第２セレクタＳ2 を介して出
力端子に出力される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は半導体集積回路に関し、特に小さな消費電流で高速動作させるに好 適なサンプルホールド回路を含む半導体集積回路に関する。

【０００２】

【従来の技術】

従来のサンプルホールド回路は、図２に示すように、オペアンプＡＭＰがその 逆相入力端子−と出力間でボルテージホロワ接続され、その正相入力端子＋には 、接地ラインとの間に入力電圧をサンプルホールドするコンデンサＣ1 が接続さ れ、入力端子ＩＮとの間にコントロール端子ＴＳに与えられた信号により駆動す るスイッチＳＷが接続されている。またその出力には出力端子ＯＵＴが接続され ている。出力端子ＯＵＴには容量性負荷Ｃが接続される。

【０００３】 このサンプルホールド回路の動作では、時間と共に変動する電圧が入力端子Ｉ Ｎに入力されると、コントロール端子ＴＳに入力される制御信号によりスイッチ ＳＷが瞬時導通されてコンデンサＣ1 がその時の瞬時値電圧に充電され、その電 圧を保持する。オペアンプＡＭＰはその保持された電圧と同じ電圧を出力し、所 定の周期でこの動作を繰り返す。 ところで、負荷容量Ｃが例えば１００ＰＦ程度と比較的大きい場合はその充放 電、すなわち出力電圧Ｖ_OUT の波形的な傾きの立ち上がり及び立ち下がりに時間 を要し、その周期を速くしにくくする。

【０００４】 ところで上記のオペアンプＡＭＰは例えば図３に示す回路のオペアンプＡＭＰ 1 で構成する。この回路はＰチャンネルＭＯＳトランジスタＱ1 ，Ｑ2 ，Ｎチャ ンネルＭＯＳトランジスタＱ3 ，Ｑ4 ，Ｑ5 により差動アンプを構成し、トラン ジスタＱ3 ，Ｑ4 のそれぞれのゲートを逆相入力端子−，正相入力端子＋とする 。電源ラインＶｃｃと接地ラインＧｎｄの間にＰチャンネルＭＯＳトランジスタ Ｑ6 とＮチャンネルＭＯＳトランジスタＱ7 をドレインどうしで直列接続して配 置し、そのドレインをオペアンプＡＭＰ1 の出力端子ＯＵＴとする。Ｎチャンネ ルＭＯＳトランジスタＱ5 ，Ｑ7 のゲートは共通接続され、一定の電圧Ｖr1が与 えられ、トランジスタＱ5 ，Ｑ7 にはそれぞれのドレインに所定値以上の電圧が 印加されるとき一定の電流Ｉ₁，Ｉ₂が流れ、差動アンプの正相出力でＰチャンネ ルＭＯＳトランジスタＱ6 を駆動して両入力端子＋，−の電圧に応じた電圧を出 力端子ＯＵＴに出力する。

【０００５】 図３の回路の動作において、まずオペアンプＡＭＰ1 の入力端子＋の電圧Ｖ_C1 が低い時、トランジスタＱ4 の抵抗は大きく、そのドレイン電圧は高く、したが ってトランジスタＱ6 の抵抗が大きくなっている。一方トランジスタＱ7 のゲー トには一定の電圧が与えられて、一定の抵抗に保持されて、トランジスタＱ6 − Ｑ7 の接続点、すなわち出力端子ＯＵＴの出力電圧Ｖ_OUTは低くなっている。こ の状態でオペアンプＡＭＰ１の入力端子＋の電圧、すなわちコンデンサＣ1 の電 圧Ｖ_C1が高く変わった際には、トランジスタＱ4 の抵抗は小さくなり、そのドレ イン電圧が低くなり、トランジスタＱ6 の抵抗が低くなり、トランジスタＱ7 に 流れる電流Ｉ₂に加え負荷容量Ｃ（図２参照）を充電する電流が流れ出力電圧Ｖ_{O UT} を比較的急速に高める。 この状態でオペアンプＡＭＰ1 の入力端子＋の電圧Ｖ_C1が低くなると、前記の 通りトランジスタＱ6 の抵抗が高くなり電流は少なくなり、負荷容量Ｃに貯えら れた電荷はトランジスタＱ7 の電流Ｉ₂により放電し、出力電圧Ｖ_OUTは低くなる 。しかしながらトランジスタＱ7 はゲート電圧が一定に保たれているので抵抗が 低く成り得ず、出力電圧Ｖ_OUTの波形的な傾きの立ち下がりは時間がかかる。 そこで出力電圧Ｖ_OUTの波形的な傾きの立ち下がりを速くしようとするとトラン ジスタＱ7 の電流Ｉ₂、すなわちゲート電圧Ｖ_r1を大きくする必要がある。しか しながらこの電流Ｉ₂は常時流れているので回路の消費電流が大きくなる。

【０００６】 一方、出力電圧Ｖ_OUTの波形的な傾きの立ち下がりを速くするオペアンプは、 図４に示す回路のオペアンプＡＭＰ2 がある。この回路は前述の図３に示すオペ アンプＡＭＰ1 のＰチャンネルＭＯＳトランジスタＱ1 ，Ｑ2 ，Ｑ6 にかえてＮ チャンネルＭＯＳトランジスタＱ11，Ｑ12，Ｑ16とし、ＮチャンネルＭＯＳトラ ンジスタＱ3 ，Ｑ4 ，Ｑ5 ，Ｑ7 にかえてＰチャンネルＭＯＳトランジスタＱ13 ，Ｑ14，Ｑ15，Ｑ17で構成する。この回路によればオペアンプＡＭＰ1 において 説明したと同様な理由により出力電圧Ｖ_OUTの波形的な傾きの立ち下がりは速く なるが立ち上がりは遅くなる。かくしてオペアンプＡＭＰ1 のように出力電圧の 波形的な傾きの立ち上がりが速い動作特性を有するオペアンプと、オペアンプＡ ＭＰ2 のように出力電圧の波形的な傾きの立ち下がりの速い動作特性を有するオ ペアンプとが具体的に構成される。

【０００７】

【考案が解決しようとする課題】

上述のように従来のサンプルホールド回路はオペアンプを１つで構成している ので出力電圧の波形的な傾きの立ち上がりと立ち下がりの速いものを得るのは消 費電流を大きくするので容易でなかった。 そこで、この考案は、小さな消費電流で出力電圧の波形的な傾きの立ち上がり 及び立ち下がりとも速い動作を行うサンプルホールド回路を含む半導体集積回路 を提供することを目的とする。

【０００８】

【課題を解決するための手段】

この考案の半導体集積回路は、ボルテージホロワ接続され、入出力端子間で並 列接続された相異なる動作特性を有する一組のオペアンプと、各オペアンプの正 相入力と接地間にそれぞれ挿入したコンデンサと、入力端子と各オペアンプの正 相入力間に挿入した第１セレクタと、各オペアンプの出力と出力端子間に挿入し た第２セレクタとを具備し、オペアンプの一方を出力電圧の波形的な傾きの立ち 上がりが速い動作特性に、他方をその立ち下がりが速い動作特性にしたサンプル ホールド回路を含む。

【０００９】

【考案の実施の形態】

以下、この考案の一実施例の半導体集積回路に含まれるサンプルホールド回路 について、図面を参照して説明する。 このサンプルホールド回路は図１に示すように、入出力端子ＩＮ，ＯＵＴ間で 並列接続され相異なる動作特性を有する第１及び第２オペアンプＡＭＰ１，ＡＭ Ｐ２と、各オペアンプＡＭＰ1 ，ＡＭＰ2 の正相入力と接地間にそれぞれ挿入し た第１及び第２コンデンサＣ1 ，Ｃ2 と、入力端子ＩＮと各オペアンプＡＭＰ1 ，ＡＭＰ2 の正相入力間に挿入した第１セレクタＳ1 と、各オペアンプＡＭＰ1 ，ＡＭＰ2 の出力と出力端子ＯＵＴ間に挿入した第２セレクタＳ2 とで構成され る。オペアンプＡＭＰ1 ，ＡＭＰ2 はそれぞれ、その逆相入力端子−と出力とで ボルテージホロワ接続されている。オペアンプＡＭＰ1 は具体的には図３に示す 回路で構成され出力電圧の波形的な傾きの立ち上がりが速い動作特性を有し、オ ペアンプＡＭＰ2 は具体的には図４に示す回路で構成され出力電圧の波形的な傾 きの立ち下がりが速い動作特性を有する。このサンプルホールド回路の動作では 入力端子ＩＮに入力された正に変化する電圧が第１セレクタＳ1 を介して第１コ ンデンサＣ1 にサンプルホールドされ第１オペアンプＡＭＰ1 から第２セレクタ Ｓ2 を介して出力端子ＯＵＴに出力され、入力端子ＩＮに入力された負に変化す る電圧が第１セレクタＳ1 を介して第２コンデンサＣ2 にサンプルホールドされ 第２オペアンプＡＭＰ2 から第２セレクタＳ2 を介して出力端子に出力される。

【００１０】 次に図１の具体的な回路例を図５を参照して説明する。 図５は図１のセレクタＳ1 、Ｓ2 を具体的なスイッチ回路で示したもので、セ レクタＳ1 は制御端子ＴＳ1 に与えられる信号により駆動するスイッチＳＷ1 と 制御端子ＴＳ2 に与えられる信号により駆動するスイッチＳＷ2 とで構成され、 セレクタＳ2 は制御端子ＴＳ3 に与えられる信号により駆動するスイッチＳＷ3 と制御端子ＴＳ4 に与えられる信号により駆動するスイッチＳＷ4 とで構成され ている。スイッチＳＷ1 は入力端子ＩＮとオペアンプＡＭＰ1 間に接続され、ス イッチＳＷ2 は入力端子ＩＮとオペアンプＡＭＰ2 間に接続されている。また、 スイッチＳＷ3 はオペアンプＡＭＰ1 と出力端子ＯＵＴ間に接続され、スイッチ ＳＷ4 はオペアンプＡＭＰ2 と出力端子ＯＵＴ間に接続されている。

【００１１】 次に図６に示すタイミングチャートも併用して動作を説明する。入力端子ＩＮ には入力電圧Ｖ_INが時間により変化する電圧として与えられる。制御端子ＴＳ1 ，ＴＳ2 にはスイッチＳＷ1 ，ＳＷ2 をコントロールする電圧Ｖ_VS1，Ｖ_VS2が入 力電圧に同期してそれぞれ所定のタイミング信号として与えられ、ハイの時スイ ッチＳＷ1 ，ＳＷ2 をそれぞれＯＮさせる。また、制御端子ＴＳ3 ，ＴＳ4 には スイッチＳＷ3 ，ＳＷ4 をコントロールする電圧Ｖ_TS3，Ｖ_TS4が入力電圧に同期 してそれぞれハイ・ロウ相反対のタイミング信号として与えられ、ハイの時スイ ッチＳＷ3 ，ＳＷ4 をＯＮさせる。時刻Ｔ_１ 前においてスイッチＳＷ1 ，ＳＷ2 はＯＦＦ状態で、コンデンサＣ1 はその電圧ＶC1 として入力電圧Ｖ_IN（＝Ｖ₁ ）を保持している。この時スイッチＳ3 はＯＮ状態で，コンデンサＣ1 の電圧Ｖ_C1 （＝Ｖ₁）をオペアンプＡＭＰ1 から出力電圧Ｖ_OUTとして出力している。

【００１２】 時刻Ｔ_１ においてスイッチＳＷ1 はＯＦＦ状態のまま，スイッチＳＷ2 はＯ Ｎ状態になり，コンデンサＣ2 はその電圧Ｖ_C2してＶ₁より低い入力電圧Ｖ_IN（ ＝Ｖ₂）を保持する。このときスイッチＳＷ4 はＯＦＦ状態である。次に時刻Ｔ2 においてスイッチＳＷ1 ，ＳＷ2 はＯＦＦ状態のまま，スイッチＳＷ3 はＯＦ Ｆ状態，スイッチＳＷ4 はＯＮ状態になり、コンデンサＣ2 の電圧Ｖ_C2（＝Ｖ₂) をオペアンプＡＭＰ2 から出力電圧Ｖ_OUTとして出力する。

【００１３】 同様に時刻Ｔ_３ においてＳＷ1 はＯＮ状態になりコンデンサＣ1 はその電圧 Ｖ_C1としてＶ₂より高い入力電圧Ｖ_IN（＝Ｖ₃）を保持し、時刻Ｔ4 においてＳＷ 3 はＯＮ状態、スイッチＳＷ4 はＯＦＦ状態になり、コンデンサＣ1 の電圧Ｖ_C1 （＝Ｖ₂）をオペアンプＡＭＰ1 から出力電圧として出力し、時刻Ｔ₅においてＳ Ｗ2 はＯＮ状態になり、コンデンサＣ2 はその電圧Ｖ_C2としてＶ₃より低い入力 電圧Ｖ_IN（＝Ｖ₄）を保持し、時刻Ｔ6 においてＳＷ3 はＯＦＦ状態、ＳＷ4 は ＯＮ状態になり、コンデンサＣ2 の電圧Ｖ_C2（＝Ｖ₄）をオペアンプＡＭＰ2 か ら出力電圧として出力する。

【００１４】 このようにＶ₁↓Ｖ₂↑Ｖ₃↓Ｖ₄と交互に上昇，降下を繰り返す出力電圧Ｖ_OUT を出力端子ＯＵＴから出力するとき、上昇、すなわちＶ₂からＶ₃ように出力電圧 の波形の立ち上がりの際には出力電圧の波形的な傾きの立ち上がりの速い動作特 性を有するオペアンプＡＭＰ1 が担当し、降下、すなわちＶ₁からＶ_{2 、}、Ｖ₃か らＶ₄ように出力電圧の波形の立ち下がりの際には出力電圧の波形的な傾きの立 ち下がりの速いオペアンプＡＭＰ2 が担当して立ち上がりと立ち下がり波形の急 峻な出力電圧を出力する。

【００１５】

【考案の効果】

以上説明したように、この考案は、立ち上がりが速くて立ち下がりの遅い動作 特性を有する第１オペアンプと立ち上がりが遅くて立ち下がりの速い動作特性を 有する第２オペアンプとを並列的に接続し、選択して使うことにより、消費電流 を大きくすることなく立ち上がりと立ち下がり波形の急峻な出力をするサンプル ホールド回路とすることができる。また、簡単な回路で構成できるので安価な回 路を提供できる。

【図面の簡単な説明】

【図１】 本考案の一実施例を示すサンプルホールド回
路のブロック図

【図２】 従来のサンプルホールド回路の回路図

【図３】 第１オペアンプの回路図

【図４】 第２オペアンプの回路図

【図５】 図１のサンプルホールド回路の具体的な回路
図

【図６】 図５の回路のタイミングチャート

【符号の説明】

ＡＭＰ1 第１オペアンプ ＡＭＰ2 第２オペアンプ Ｃ1 第１コンデンサ Ｃ2 第２コンデンサ Ｓ1 第１セレクタ Ｓ2 第２セレクタ ＩＮ 入力端子 ＯＵＴ 出力端子

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】ボルテージホロワ接続され、入出力端子間
   で並列接続された相異なる動作特性を有する一組のオペ
   アンプと、前記各オペアンプの正相入力と接地間にそれ
   ぞれ挿入したコンデンサと、前記入力端子と前記各オペ
   アンプの正相入力間に挿入した第１セレクタと、前記各
   オペアンプの出力と前記出力端子間に挿入した第２セレ
   クタとを具備し、前記オペアンプの一方を出力電圧の波
   形的な傾きの立ち上がりが速い動作特性に、他方をその
   立ち下がりが速い動作特性にしたサンプルホールド回路
   を含む集積回路。