JPH1132068A - Fc_alシステム - Google Patents
Fc_alシステムInfo
- Publication number
- JPH1132068A JPH1132068A JP9182885A JP18288597A JPH1132068A JP H1132068 A JPH1132068 A JP H1132068A JP 9182885 A JP9182885 A JP 9182885A JP 18288597 A JP18288597 A JP 18288597A JP H1132068 A JPH1132068 A JP H1132068A
- Authority
- JP
- Japan
- Prior art keywords
- port
- loop
- control information
- bypass control
- port bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 ポートとポートバイアス回路の接続不良が生
じて、パイバス制御信号をポートが受信できなかった
り、ポートからポートバイパス回路を制御できなくなっ
た場合でも、当該ポートの論理的な切離し/接続を可能
にする。 【解決手段】 マスタノード1-1は、スレーブノード1
-2〜1-nのポートに接続されたポートバイパス回路10
-2〜10-nに対するグローバルポートバイパス制御情報
を生成しうるグローバルポートバイパス制御情報生成部
6を具備している。ポートバイパス回路10は、ループ
状の伝送路Lとは独立の伝送路Gを介して自己に対する
グローバルポートバイパス制御情報を受信するデコード
回路12を具備し、受信した自己に対するグローバルポ
ートバイパス制御情報およびローカルポートバイパス制
御情報に基づいて自己に対応するポートをループ状の伝
送路Lから切離し/接続する。 【効果】 物理的な切離し/接続(コネクタの挿抜)を
行うことなく、障害ポートの切離し制御が可能となり、
保守性および可用性を向上することが出来る。
じて、パイバス制御信号をポートが受信できなかった
り、ポートからポートバイパス回路を制御できなくなっ
た場合でも、当該ポートの論理的な切離し/接続を可能
にする。 【解決手段】 マスタノード1-1は、スレーブノード1
-2〜1-nのポートに接続されたポートバイパス回路10
-2〜10-nに対するグローバルポートバイパス制御情報
を生成しうるグローバルポートバイパス制御情報生成部
6を具備している。ポートバイパス回路10は、ループ
状の伝送路Lとは独立の伝送路Gを介して自己に対する
グローバルポートバイパス制御情報を受信するデコード
回路12を具備し、受信した自己に対するグローバルポ
ートバイパス制御情報およびローカルポートバイパス制
御情報に基づいて自己に対応するポートをループ状の伝
送路Lから切離し/接続する。 【効果】 物理的な切離し/接続(コネクタの挿抜)を
行うことなく、障害ポートの切離し制御が可能となり、
保守性および可用性を向上することが出来る。
Description
【0001】
【発明の属する技術分野】本発明は、FC_ALシステ
ムに係り、ポートとポートバイアス回路の接続不良が生
じて、パイバス制御信号をポートが受信できなかった
り、ポートがポートバイパス回路を制御できなくなった
場合でも、当該ポートの論理的な切離し/接続を行える
ようにしたFC_ALシステムおよび障害が発生したル
ープにおけるポートの論理的な切離し/接続を、障害が
発生していない別のループを介して行えるようにしたF
C_ALシステムに関する。
ムに係り、ポートとポートバイアス回路の接続不良が生
じて、パイバス制御信号をポートが受信できなかった
り、ポートがポートバイパス回路を制御できなくなった
場合でも、当該ポートの論理的な切離し/接続を行える
ようにしたFC_ALシステムおよび障害が発生したル
ープにおけるポートの論理的な切離し/接続を、障害が
発生していない別のループを介して行えるようにしたF
C_ALシステムに関する。
【0002】
【従来の技術】図9は、従来のFC_ALシステムを示
すブロック図である。このFC_ALシステム900
は、プラッタボード20上に形成されたループ状の伝送
路Lとポートバイパス回路10-1〜10-nとを介して、
n台のノード1-1〜1-nをループ状に接続した構成であ
る。各ノード1(複数のノードを区別しない場合は添字
を省略する)は、前段のノードからの信号を受信するレ
シーバ部3と、次段のノードに信号を送信するトランシ
ーバ部4と、他のノードから自ポートに対して送信され
たポートバイパス制御信号に基づき自ポートに接続され
たポートバイパス回路10に対するローカルポートバイ
パス制御情報を生成するローカルポートバイパス制御情
報生成部7とを備えたポート2を有している。前段のノ
ードからの信号は、ノード1のレシーバ部3およびポー
トバイパス回路10の選択回路11の第1入力端子に入
力される。また、ノード1が送信する信号は、選択回路
11の第2入力端子に入力される。選択回路11は、対
応するポート2のローカルポートバイパス制御情報生成
部7で生成されるローカルポートバイパス制御情報に基
づいて、第1入力端子または第2入力端子に入力された
信号の一方を選択して次段のノードに送信する。すなわ
ち、通常は、ローカルポートバイパス制御情報生成部7
は、第2入力端子に入力された自ポート2からの信号を
選択して次段のノードに送信するように選択回路11を
制御しているが、ノード障害を検出した他のノードから
の指示であるパイバス制御信号あるいはノード障害であ
るとの自ノード1の判断に基づき、ローカルポートバイ
パス制御情報により、第1入力端子に入力された前段の
ノードからの信号を選択して次段のノードに送信するよ
うに選択回路11を制御する。上記パイバス制御信号
は、Fibre Channel Arbitrated Loop(FC_AL)X3T11/P
roject 960D/Rev. 4.5に、Primitive Sequences(LPE,L
PB)として規定されている。
すブロック図である。このFC_ALシステム900
は、プラッタボード20上に形成されたループ状の伝送
路Lとポートバイパス回路10-1〜10-nとを介して、
n台のノード1-1〜1-nをループ状に接続した構成であ
る。各ノード1(複数のノードを区別しない場合は添字
を省略する)は、前段のノードからの信号を受信するレ
シーバ部3と、次段のノードに信号を送信するトランシ
ーバ部4と、他のノードから自ポートに対して送信され
たポートバイパス制御信号に基づき自ポートに接続され
たポートバイパス回路10に対するローカルポートバイ
パス制御情報を生成するローカルポートバイパス制御情
報生成部7とを備えたポート2を有している。前段のノ
ードからの信号は、ノード1のレシーバ部3およびポー
トバイパス回路10の選択回路11の第1入力端子に入
力される。また、ノード1が送信する信号は、選択回路
11の第2入力端子に入力される。選択回路11は、対
応するポート2のローカルポートバイパス制御情報生成
部7で生成されるローカルポートバイパス制御情報に基
づいて、第1入力端子または第2入力端子に入力された
信号の一方を選択して次段のノードに送信する。すなわ
ち、通常は、ローカルポートバイパス制御情報生成部7
は、第2入力端子に入力された自ポート2からの信号を
選択して次段のノードに送信するように選択回路11を
制御しているが、ノード障害を検出した他のノードから
の指示であるパイバス制御信号あるいはノード障害であ
るとの自ノード1の判断に基づき、ローカルポートバイ
パス制御情報により、第1入力端子に入力された前段の
ノードからの信号を選択して次段のノードに送信するよ
うに選択回路11を制御する。上記パイバス制御信号
は、Fibre Channel Arbitrated Loop(FC_AL)X3T11/P
roject 960D/Rev. 4.5に、Primitive Sequences(LPE,L
PB)として規定されている。
【0003】さらに、従来のFC_ALシステムの他の
例としては、1つのノードに2つのポートを備え、各ポ
ートをそれぞれ別個のループ状の伝送路に接続し、ルー
プを二重化したものが知られている。
例としては、1つのノードに2つのポートを備え、各ポ
ートをそれぞれ別個のループ状の伝送路に接続し、ルー
プを二重化したものが知られている。
【0004】
【発明が解決しようとする課題】FC_ALシステムで
は、ノードの一つに前段のノードからの信号を次段のノ
ードに送信できない障害が発生した場合、当該ループに
接続された全てのノード間の通信が不可能となってしま
う。このような場合、上記FC_ALシステム900で
は、障害を起こしたノードのポートをポートバイパス回
路10によりループから論理的に切り離すことで、一つ
のノードの障害が全体の障害になることを防止してい
る。しかし、一般に、ポート2とポートバイアス回路1
0とはコネクタ接続されることが多いため、ポート2と
ポートバイアス回路10の接続不良が生じやすいが、こ
の接続不良が生じると、他のノードからのパイバス制御
信号をポート2が受信できなかったり、ポート2からポ
ートバイパス回路10を制御できなくなり、障害を起こ
した当該ポートをループから論理的に切り離すことが出
来なくなる。従って、このような場合には、ノードの物
理的な(すなわちコネクタの挿抜による)切離し/接続
が必要となり、必要なポートのみを論理的に切離し/接
続可能にするべく設けられたポートバイパス回路10が
有効に活用されないという問題点がある。
は、ノードの一つに前段のノードからの信号を次段のノ
ードに送信できない障害が発生した場合、当該ループに
接続された全てのノード間の通信が不可能となってしま
う。このような場合、上記FC_ALシステム900で
は、障害を起こしたノードのポートをポートバイパス回
路10によりループから論理的に切り離すことで、一つ
のノードの障害が全体の障害になることを防止してい
る。しかし、一般に、ポート2とポートバイアス回路1
0とはコネクタ接続されることが多いため、ポート2と
ポートバイアス回路10の接続不良が生じやすいが、こ
の接続不良が生じると、他のノードからのパイバス制御
信号をポート2が受信できなかったり、ポート2からポ
ートバイパス回路10を制御できなくなり、障害を起こ
した当該ポートをループから論理的に切り離すことが出
来なくなる。従って、このような場合には、ノードの物
理的な(すなわちコネクタの挿抜による)切離し/接続
が必要となり、必要なポートのみを論理的に切離し/接
続可能にするべく設けられたポートバイパス回路10が
有効に活用されないという問題点がある。
【0005】他方、ループを二重化したFC_ALシス
テムでは、一つのループで障害が発生しても、もう一つ
のループを用いることで通信を継続可能である。しか
し、障害を起こしたループに関しては、前記FC_AL
システム900と同じ問題点がある。
テムでは、一つのループで障害が発生しても、もう一つ
のループを用いることで通信を継続可能である。しか
し、障害を起こしたループに関しては、前記FC_AL
システム900と同じ問題点がある。
【0006】そこで、本発明の第1の目的は、ポートと
ポートバイアス回路の接続不良が生じて、パイバス制御
信号をポートが受信できなかったり、ポートからポート
バイパス回路を制御できなくなった場合でも、当該ポー
トの論理的な切離し/接続を行えるようにしたFC_A
Lシステムを提供することにある。また、本発明の第2
の目的は、ループを二重化したFC_ALシステムにお
いて、障害が発生したループにおけるポートの論理的な
切離し/接続を、障害が発生していないループを介して
行えるようにしたFC_ALシステムを提供することに
ある。
ポートバイアス回路の接続不良が生じて、パイバス制御
信号をポートが受信できなかったり、ポートからポート
バイパス回路を制御できなくなった場合でも、当該ポー
トの論理的な切離し/接続を行えるようにしたFC_A
Lシステムを提供することにある。また、本発明の第2
の目的は、ループを二重化したFC_ALシステムにお
いて、障害が発生したループにおけるポートの論理的な
切離し/接続を、障害が発生していないループを介して
行えるようにしたFC_ALシステムを提供することに
ある。
【0007】
【課題を解決するための手段】第1の観点では、本発明
は、ループ状の伝送路と、対応するポートで生成された
ローカルポートバイパス制御情報に基づいて当該対応す
るポートを前記ループ状の伝送路に対し論理的に切離し
/接続するポートバイパス回路と、前記ループ状の伝送
路を介して転送される信号を受信するレシーバ部と前記
ループ状の伝送路に信号を送出するトランシーバ部と前
記ループ状の伝送路を介して他のノードから自ポートに
対して送信されたポートバイパス制御信号に基づき自ポ
ートに接続されたポートバイパス回路に対するローカル
ポートバイパス制御情報を生成するローカルポートバイ
パス制御情報生成部とを備えたポートをそれぞれ有する
2以上のノードとを具備してなるFC_AL(Fibre
Channel Arbitrated Loop)システムにおいて、前
記ノードの1つ以上は、任意の他のノードのポートに接
続されたポートバイパス回路に対するグローバルポート
バイパス制御情報を生成しうるグローバルポートバイパ
ス制御情報生成部を具備し、前記ポートバイパス回路
は、前記ループ状の伝送路とは独立の伝送路を介して自
己に対する前記グローバルポートバイパス制御情報を受
信するグローバルポートバイパス制御情報受信手段を具
備し、受信した自己に対するグローバルポートバイパス
制御情報および前記ローカルポートバイパス制御情報に
基づいて自己に対応するポートを前記ループ状の伝送路
から切離し/接続することを特徴とするFC_ALシス
テムを提供する。上記第1の観点によるFC_ALシス
テムでは、ノードのポートとポートバイアス回路の接続
不良が生じて、パイバス制御信号をポートが受信できな
かったり、ポートからポートバイパス回路を制御できな
くなった場合でも、各ポートの論理的な切離し/接続
を、グローバルポートバイパス制御情報を用いて行える
ようになる。
は、ループ状の伝送路と、対応するポートで生成された
ローカルポートバイパス制御情報に基づいて当該対応す
るポートを前記ループ状の伝送路に対し論理的に切離し
/接続するポートバイパス回路と、前記ループ状の伝送
路を介して転送される信号を受信するレシーバ部と前記
ループ状の伝送路に信号を送出するトランシーバ部と前
記ループ状の伝送路を介して他のノードから自ポートに
対して送信されたポートバイパス制御信号に基づき自ポ
ートに接続されたポートバイパス回路に対するローカル
ポートバイパス制御情報を生成するローカルポートバイ
パス制御情報生成部とを備えたポートをそれぞれ有する
2以上のノードとを具備してなるFC_AL(Fibre
Channel Arbitrated Loop)システムにおいて、前
記ノードの1つ以上は、任意の他のノードのポートに接
続されたポートバイパス回路に対するグローバルポート
バイパス制御情報を生成しうるグローバルポートバイパ
ス制御情報生成部を具備し、前記ポートバイパス回路
は、前記ループ状の伝送路とは独立の伝送路を介して自
己に対する前記グローバルポートバイパス制御情報を受
信するグローバルポートバイパス制御情報受信手段を具
備し、受信した自己に対するグローバルポートバイパス
制御情報および前記ローカルポートバイパス制御情報に
基づいて自己に対応するポートを前記ループ状の伝送路
から切離し/接続することを特徴とするFC_ALシス
テムを提供する。上記第1の観点によるFC_ALシス
テムでは、ノードのポートとポートバイアス回路の接続
不良が生じて、パイバス制御信号をポートが受信できな
かったり、ポートからポートバイパス回路を制御できな
くなった場合でも、各ポートの論理的な切離し/接続
を、グローバルポートバイパス制御情報を用いて行える
ようになる。
【0008】第2の観点では、本発明は、上記構成のF
C_ALシステムにおいて、前記グローバルポートバイ
パス制御情報生成部を具備する1つ以上のノードは優先
順位を付けられており、それらノードの中で障害が発生
しておらず且つ最も優先順位が高いノードがマスタノー
ドとなってそのグローバルポートバイパス制御情報生成
部を動作させ、残りのノードのグローバルポートバイパ
ス制御情報生成部は休止させることを特徴とするFC_
ALシステムを提供する。上記第2の観点によるFC_
ALシステムでは、グローバルポートバイパス制御情報
を生成するマスタノードに障害が発生した場合でも、次
の優先順位のノードがマスタノードに成るため、支障な
くバイパス制御を継続することが可能となる。
C_ALシステムにおいて、前記グローバルポートバイ
パス制御情報生成部を具備する1つ以上のノードは優先
順位を付けられており、それらノードの中で障害が発生
しておらず且つ最も優先順位が高いノードがマスタノー
ドとなってそのグローバルポートバイパス制御情報生成
部を動作させ、残りのノードのグローバルポートバイパ
ス制御情報生成部は休止させることを特徴とするFC_
ALシステムを提供する。上記第2の観点によるFC_
ALシステムでは、グローバルポートバイパス制御情報
を生成するマスタノードに障害が発生した場合でも、次
の優先順位のノードがマスタノードに成るため、支障な
くバイパス制御を継続することが可能となる。
【0009】第3の観点では、本発明は、上記構成のF
C_ALシステムにおいて、前記マスタノードは、前記
ループ状の伝送路を転送されるポートバイパス制御信号
から障害ノードを検出し、当該障害ノードに対するグロ
ーバルポートバイパス制御情報を生成することを特徴と
するFC_ALシステムを提供する。上記第3の観点に
よるFC_ALシステムでは、ループ上を転送される、
FC_ALで規定するポートバイパス制御用のプリミテ
ィブシーケンス等をモニタし、ポートバイパス制御信号
を検出すると、それから障害ノードのポートを検出し、
グローバルポートバイパス制御情報生成部によるバイパ
ス制御を行う。よって、バイパス制御対象のポートを迅
速に見つけることが出来る。
C_ALシステムにおいて、前記マスタノードは、前記
ループ状の伝送路を転送されるポートバイパス制御信号
から障害ノードを検出し、当該障害ノードに対するグロ
ーバルポートバイパス制御情報を生成することを特徴と
するFC_ALシステムを提供する。上記第3の観点に
よるFC_ALシステムでは、ループ上を転送される、
FC_ALで規定するポートバイパス制御用のプリミテ
ィブシーケンス等をモニタし、ポートバイパス制御信号
を検出すると、それから障害ノードのポートを検出し、
グローバルポートバイパス制御情報生成部によるバイパ
ス制御を行う。よって、バイパス制御対象のポートを迅
速に見つけることが出来る。
【0010】第4の観点では、本発明は、上記構成のF
C_ALシステムにおいて、前記マスタノードが、ルー
プ構成情報制御(管理)機能を有することを特徴とする
FC_ALシステムを提供する。上記第4の観点による
FC_ALシステムでは、障害ノードのポートを切り離
した後のループ初期化処理を不要とすることが可能とな
り、ループ初期化処理のオーバヘッドの削減が可能とな
る。
C_ALシステムにおいて、前記マスタノードが、ルー
プ構成情報制御(管理)機能を有することを特徴とする
FC_ALシステムを提供する。上記第4の観点による
FC_ALシステムでは、障害ノードのポートを切り離
した後のループ初期化処理を不要とすることが可能とな
り、ループ初期化処理のオーバヘッドの削減が可能とな
る。
【0011】第5の観点では、本発明は、上記構成のF
C_ALシステムにおいて、前記ループ状の伝送路と、
前記ポートバイパス回路と、前記ループ状の伝送路と独
立した伝送路と、前記ポートバイパス回路に前記ポート
を接続するためのコネクタ部とが、同一の基板上に実装
されていることを特徴とするFC_ALシステムを提供
する。上記第5の観点によるFC_ALシステムでは、
ポートの切離しでは回復不能なループ障害時には、基板
を交換することによって迅速にループ障害から回復でき
る可能性がある。
C_ALシステムにおいて、前記ループ状の伝送路と、
前記ポートバイパス回路と、前記ループ状の伝送路と独
立した伝送路と、前記ポートバイパス回路に前記ポート
を接続するためのコネクタ部とが、同一の基板上に実装
されていることを特徴とするFC_ALシステムを提供
する。上記第5の観点によるFC_ALシステムでは、
ポートの切離しでは回復不能なループ障害時には、基板
を交換することによって迅速にループ障害から回復でき
る可能性がある。
【0012】第6の観点では、本発明は、上記構成のF
C_ALシステムにおいて、前記ループ状の伝送路を転
送される信号の信号線と、前記グローバルポートバイパ
ス制御情報の信号線とが、同一のコネクタ部に実装され
ていることを特徴とするFC_ALシステムを提供す
る。上記第6の観点によるFC_ALシステムでは、コ
ネクタ部が1つで済むため、構成を簡単化できる。
C_ALシステムにおいて、前記ループ状の伝送路を転
送される信号の信号線と、前記グローバルポートバイパ
ス制御情報の信号線とが、同一のコネクタ部に実装され
ていることを特徴とするFC_ALシステムを提供す
る。上記第6の観点によるFC_ALシステムでは、コ
ネクタ部が1つで済むため、構成を簡単化できる。
【0013】第7の観点では、本発明は、ループ状の伝
送路と、対応するポートで生成されたローカルポートバ
イパス制御情報に基づいて当該対応するポートを前記ル
ープ状の伝送路に対し論理的に切離し/接続するポート
バイパス回路と、前記ループ状の伝送路を介して転送さ
れる信号を受信するレシーバ部と前記ループ状の伝送路
に信号を送出するトランシーバ部と前記ループ状の伝送
路を介して他のノードから自ポートに対して送信された
ポートバイパス制御信号に基づき自ポートに接続された
ポートバイパス回路に対するローカルポートバイパス制
御情報を生成するローカルポートバイパス制御情報生成
部とを備えたポートを有する2以上のノードとを具備し
てなるFC_ALシステムにおいて、前記ポートバイパ
ス回路は、前記ローカルポートバイパス制御情報にかか
わらず強制的に自己に対応するポートを前記ループ状の
伝送路から切り離す操作スイッチを具備することを特徴
とするFC_ALシステムを提供する。上記第7の観点
によるFC_ALシステムでは、ノードのポートとポー
トバイアス回路の接続不良が生じて、パイバス制御信号
をポートが受信できなかったり、ポートからポートバイ
パス回路を制御できなくなった場合でも、各ポートの論
理的な切離し/接続を、操作スイッチを用いて行えるよ
うになる。
送路と、対応するポートで生成されたローカルポートバ
イパス制御情報に基づいて当該対応するポートを前記ル
ープ状の伝送路に対し論理的に切離し/接続するポート
バイパス回路と、前記ループ状の伝送路を介して転送さ
れる信号を受信するレシーバ部と前記ループ状の伝送路
に信号を送出するトランシーバ部と前記ループ状の伝送
路を介して他のノードから自ポートに対して送信された
ポートバイパス制御信号に基づき自ポートに接続された
ポートバイパス回路に対するローカルポートバイパス制
御情報を生成するローカルポートバイパス制御情報生成
部とを備えたポートを有する2以上のノードとを具備し
てなるFC_ALシステムにおいて、前記ポートバイパ
ス回路は、前記ローカルポートバイパス制御情報にかか
わらず強制的に自己に対応するポートを前記ループ状の
伝送路から切り離す操作スイッチを具備することを特徴
とするFC_ALシステムを提供する。上記第7の観点
によるFC_ALシステムでは、ノードのポートとポー
トバイアス回路の接続不良が生じて、パイバス制御信号
をポートが受信できなかったり、ポートからポートバイ
パス回路を制御できなくなった場合でも、各ポートの論
理的な切離し/接続を、操作スイッチを用いて行えるよ
うになる。
【0014】第8の観点では、本発明は、複数のループ
状の伝送路と、対応するポートで生成されたローカルポ
ートバイパス制御情報に基づいて当該対応するポートを
前記ループ状の伝送路の一つに対し論理的に切離し/接
続するポートバイパス回路と、前記ループ状の伝送路の
一つを介して転送される信号を受信するレシーバ部と前
記ループ状の伝送路の一つに信号を送出するトランシー
バ部と前記ループ状の伝送路の一つを介して他のノード
から自ポートに対して送信されたポートバイパス制御信
号に基づき自ポートに接続されたポートバイパス回路に
対するローカルポートバイパス制御情報を生成するロー
カルポートバイパス制御情報生成部とを備えた複数のポ
ートをそれぞれ有する2以上のノードとを具備してなる
FC_ALシステムにおいて、前記ノードは、前記ルー
プ状の伝送路の一つを介して他のノードから自ポートに
対して送信されたクロスポートバイパス制御信号に基づ
き他ポートに接続されたポートバイパス回路に対するク
ロスポートバイパス制御情報を生成するクロスポートバ
イパス制御情報生成部を具備し、前記ポートバイパス回
路は、対応するポート以外のポートから自己に対する前
記クロスポートバイパス制御情報を受信するクロスポー
トバイパス制御情報受信手段を具備し、受信した自己に
対する前記クロスポートバイパス制御情報および前記ロ
ーカルポートバイパス制御情報に基づいて自己に対応す
るポートを自己に対応する前記ループ状の伝送路から切
離し/接続することを特徴とするFC_ALシステムを
提供する。上記第8の観点によるFC_ALシステムで
は、2以上のポートを有するノードの一つのポートとそ
れに対応するポートバイアス回路の接続不良が生じて、
当該ポートでパイバス制御信号を受信できなかったり、
当該ポートからポートバイパス回路を制御できなくなっ
た場合でも、当該ポートが接続されたループからの当該
ポートの論理的な切離し/接続を、他方のポートを用い
て行えるようになり、ノードの物理的な切離し/接続を
行うことなく、障害ポートの切離し制御が可能となる。
状の伝送路と、対応するポートで生成されたローカルポ
ートバイパス制御情報に基づいて当該対応するポートを
前記ループ状の伝送路の一つに対し論理的に切離し/接
続するポートバイパス回路と、前記ループ状の伝送路の
一つを介して転送される信号を受信するレシーバ部と前
記ループ状の伝送路の一つに信号を送出するトランシー
バ部と前記ループ状の伝送路の一つを介して他のノード
から自ポートに対して送信されたポートバイパス制御信
号に基づき自ポートに接続されたポートバイパス回路に
対するローカルポートバイパス制御情報を生成するロー
カルポートバイパス制御情報生成部とを備えた複数のポ
ートをそれぞれ有する2以上のノードとを具備してなる
FC_ALシステムにおいて、前記ノードは、前記ルー
プ状の伝送路の一つを介して他のノードから自ポートに
対して送信されたクロスポートバイパス制御信号に基づ
き他ポートに接続されたポートバイパス回路に対するク
ロスポートバイパス制御情報を生成するクロスポートバ
イパス制御情報生成部を具備し、前記ポートバイパス回
路は、対応するポート以外のポートから自己に対する前
記クロスポートバイパス制御情報を受信するクロスポー
トバイパス制御情報受信手段を具備し、受信した自己に
対する前記クロスポートバイパス制御情報および前記ロ
ーカルポートバイパス制御情報に基づいて自己に対応す
るポートを自己に対応する前記ループ状の伝送路から切
離し/接続することを特徴とするFC_ALシステムを
提供する。上記第8の観点によるFC_ALシステムで
は、2以上のポートを有するノードの一つのポートとそ
れに対応するポートバイアス回路の接続不良が生じて、
当該ポートでパイバス制御信号を受信できなかったり、
当該ポートからポートバイパス回路を制御できなくなっ
た場合でも、当該ポートが接続されたループからの当該
ポートの論理的な切離し/接続を、他方のポートを用い
て行えるようになり、ノードの物理的な切離し/接続を
行うことなく、障害ポートの切離し制御が可能となる。
【0015】
【発明の実施の形態】以下、図を用いて本発明の実施形
態を説明する。なお、これにより本発明が限定されるも
のではない。
態を説明する。なお、これにより本発明が限定されるも
のではない。
【0016】[第一の実施形態]図1〜図3を用いて、
本発明の第一の実施形態を説明する。図1は、本発明の
第一の実施形態のFC_ALシステム100(図2)に
用いるマスタノード1-m,スレーブノード1-sおよびポ
ートバイパス回路10の構成図である。マスタノード1
-mは、前段のノードからの信号を受信するレシーバ部3
と、次段のノードに信号を送信するトランシーバ部4
と、グローバルポートバイパス制御情報生成部6と、ロ
ーカルポートバイパス制御情報生成部7とを備えたポー
ト2-mを有している。前記グローバルポートバイパス制
御情報生成部6は、任意のノードのポートの論理的な切
離し/接続を制御するグローバルポートバイパス制御情
報を生成する。前記ローカルポートバイパス制御情報生
成部7は、FC_ALで規定するループポートバイパス
制御用のプリミティブシーケンスによって、自ポートの
みの論理的な切離し/接続を制御するローカルポートバ
イパス制御情報を生成する。
本発明の第一の実施形態を説明する。図1は、本発明の
第一の実施形態のFC_ALシステム100(図2)に
用いるマスタノード1-m,スレーブノード1-sおよびポ
ートバイパス回路10の構成図である。マスタノード1
-mは、前段のノードからの信号を受信するレシーバ部3
と、次段のノードに信号を送信するトランシーバ部4
と、グローバルポートバイパス制御情報生成部6と、ロ
ーカルポートバイパス制御情報生成部7とを備えたポー
ト2-mを有している。前記グローバルポートバイパス制
御情報生成部6は、任意のノードのポートの論理的な切
離し/接続を制御するグローバルポートバイパス制御情
報を生成する。前記ローカルポートバイパス制御情報生
成部7は、FC_ALで規定するループポートバイパス
制御用のプリミティブシーケンスによって、自ポートの
みの論理的な切離し/接続を制御するローカルポートバ
イパス制御情報を生成する。
【0017】スレーブノード1-sは、前段のノードから
の信号を受信するレシーバ部3と、次段のノードに信号
を送信するトランシーバ部4と、ローカルポートバイパ
ス制御情報生成部7とを備えたポート2-sを有してい
る。
の信号を受信するレシーバ部3と、次段のノードに信号
を送信するトランシーバ部4と、ローカルポートバイパ
ス制御情報生成部7とを備えたポート2-sを有してい
る。
【0018】ポートバイパス回路10は、選択回路11
と、デコード回路12と、選択条件生成部13とを具備
している。前記選択回路11は、前記選択条件生成部1
3により制御され、第1入力端子または第2入力端子に
入力された信号の一方を選択して、次段のノードに送信
する。前記デコード回路12は、前記マスタノード1-m
のグローバルポートバイパス制御情報生成部6から出力
されるグローバルポートバイパス制御情報をデコードし
て自ポートバイパス回路10に対する切離し/接続の指
示か否かを検出し、自ポートバイパス回路10に対する
指示である場合、自ポートバイパス回路10の前記選択
回路11に対するポートバイパス制御情報を生成する。
前記選択条件生成部13は、上記デコード回路12で生
成されるポートバイパス制御情報および前記ローカルポ
ートバイパス制御情報生成部7で生成されるローカルポ
ートバイパス制御情報に基づいて前記選択回路11を制
御し、前記選択回路11の第1入力端子または第2入力
端子に入力された信号の一方を選択して次段のノードに
送信させる。
と、デコード回路12と、選択条件生成部13とを具備
している。前記選択回路11は、前記選択条件生成部1
3により制御され、第1入力端子または第2入力端子に
入力された信号の一方を選択して、次段のノードに送信
する。前記デコード回路12は、前記マスタノード1-m
のグローバルポートバイパス制御情報生成部6から出力
されるグローバルポートバイパス制御情報をデコードし
て自ポートバイパス回路10に対する切離し/接続の指
示か否かを検出し、自ポートバイパス回路10に対する
指示である場合、自ポートバイパス回路10の前記選択
回路11に対するポートバイパス制御情報を生成する。
前記選択条件生成部13は、上記デコード回路12で生
成されるポートバイパス制御情報および前記ローカルポ
ートバイパス制御情報生成部7で生成されるローカルポ
ートバイパス制御情報に基づいて前記選択回路11を制
御し、前記選択回路11の第1入力端子または第2入力
端子に入力された信号の一方を選択して次段のノードに
送信させる。
【0019】図2は、本発明の第一の実施形態のFC_
ALシステム100の構成図である。このFC_ALシ
ステム100は、プラッタボード20上に形成されたル
ープ状の伝送路Lとポートバイパス回路10-1〜10-n
とを介して、1台のマスタノード1-1と、(n−1)台
のスレーブノード1-2〜1-nとを、ループ状に接続した
構成である。前記マスタノード1-1のグローバルポート
バイパス制御情報生成部6で生成されるグローバルポー
トバイパス制御情報が、プラッタボード20上の伝送路
Gを介して、各ポートバイパス回路10-1〜10-nのデ
コード回路12にそれぞれ入力される。また、各ノード
1-1〜1-nのローカルポートバイパス制御情報生成部7
で生成されるローカルポートバイパス制御情報が、対応
するポートバイパス回路10-1〜10-nの選択条件生成
部13に入力される。
ALシステム100の構成図である。このFC_ALシ
ステム100は、プラッタボード20上に形成されたル
ープ状の伝送路Lとポートバイパス回路10-1〜10-n
とを介して、1台のマスタノード1-1と、(n−1)台
のスレーブノード1-2〜1-nとを、ループ状に接続した
構成である。前記マスタノード1-1のグローバルポート
バイパス制御情報生成部6で生成されるグローバルポー
トバイパス制御情報が、プラッタボード20上の伝送路
Gを介して、各ポートバイパス回路10-1〜10-nのデ
コード回路12にそれぞれ入力される。また、各ノード
1-1〜1-nのローカルポートバイパス制御情報生成部7
で生成されるローカルポートバイパス制御情報が、対応
するポートバイパス回路10-1〜10-nの選択条件生成
部13に入力される。
【0020】図3は、マスタノード1-1によるバイパス
制御手順を示すフローチャートである。 ・ループ障害の検出(100):マスタノード1-1は、
タイムアウト等によってループの障害を検出する。 ・全てのスレーブノードのバイパス(101):マスタ
ノード1-1は、グローバルポートバイパス制御情報生成
部6から、全てのスレーブノード1-2〜1-nに対応する
ポートバイパス回路10-2〜10-nに対し、ポートの切
離しを指示するグローバルポートバイパス制御情報を生
成・出力する。これを受信したポートバイパス回路10
-2〜10-nは、対応するスレーブノード1-2〜1-nのポ
ート2-2〜2-nをループから論理的に切り離す。 ・ループ障害の回復チェック(102):マスタノード
1-1は、全てのスレーブノード1-2〜1-nのポート2-2
〜2-nを切り離したループに対して任意の信号を発行・
受領することによって、ループ障害が回復したか否かを
チェックする。回復したならステップ(103)へ進
み、回復しないならステップ(108)へ進む。
制御手順を示すフローチャートである。 ・ループ障害の検出(100):マスタノード1-1は、
タイムアウト等によってループの障害を検出する。 ・全てのスレーブノードのバイパス(101):マスタ
ノード1-1は、グローバルポートバイパス制御情報生成
部6から、全てのスレーブノード1-2〜1-nに対応する
ポートバイパス回路10-2〜10-nに対し、ポートの切
離しを指示するグローバルポートバイパス制御情報を生
成・出力する。これを受信したポートバイパス回路10
-2〜10-nは、対応するスレーブノード1-2〜1-nのポ
ート2-2〜2-nをループから論理的に切り離す。 ・ループ障害の回復チェック(102):マスタノード
1-1は、全てのスレーブノード1-2〜1-nのポート2-2
〜2-nを切り離したループに対して任意の信号を発行・
受領することによって、ループ障害が回復したか否かを
チェックする。回復したならステップ(103)へ進
み、回復しないならステップ(108)へ進む。
【0021】・1ノードづつバイパス解除(103):
マスタノード1-1は、グローバルポートバイパス制御情
報生成部6から、個々のスレーブノード1-2〜1-nに対
応するポートバイパス回路10-2〜10-nに対し、順
に、ポートの接続を指示するグローバルポートバイパス
制御情報を生成・出力する。これを受信した各ポートバ
イパス回路10-2〜10-nは、対応するポート2-2〜2
-nをループに論理的に接続する。 ・障害ノード検出(104):マスタノード1-1は、あ
るスレーブノードのポートをループに接続すると障害が
起こるなら当該スレーブノードは障害ノードであると判
定し、ステップ(105)へ進む。一方、あるスレーブ
ノードのポートをループに接続しても障害が起らないな
ら当該スレーブノードは障害ノードでないと判定し、ス
テップ(106)へ進む。 ・障害ノードバイパス(105):マスタノード1-1
は、グローバルポートバイパス制御情報生成部6から、
検出した障害ノードに対応するポートバイパス回路10
に対し、ポートの切離しを指示するグローバルポートバ
イパス制御情報を生成・出力する。これを受信したポー
トバイパス回路10は、対応するスレーブノードのポー
トをループから論理的に切り離す。なお、障害ノードの
ポートがループから論理的に切り離されたことを保守員
に対して報告することが望ましい。 ・全ノードチェック完了(106):障害ノードか否か
のチェックを全スレーブノード1-2〜1-nに対し行った
ならステップ(107)へ進み、まだ残っているなら前
記ステップ(103)に戻る。 ・ループ初期化起動(107):マスタノード1-1は、
ループの初期化処理を起動する。 ・回復不能ループ障害検出(108):回復不能なルー
プ障害検出時の処理を実行する。例えば、保守員に対し
て回復不能なループ障害検出を報知し、保守員はプラッ
タボード20を交換する。
マスタノード1-1は、グローバルポートバイパス制御情
報生成部6から、個々のスレーブノード1-2〜1-nに対
応するポートバイパス回路10-2〜10-nに対し、順
に、ポートの接続を指示するグローバルポートバイパス
制御情報を生成・出力する。これを受信した各ポートバ
イパス回路10-2〜10-nは、対応するポート2-2〜2
-nをループに論理的に接続する。 ・障害ノード検出(104):マスタノード1-1は、あ
るスレーブノードのポートをループに接続すると障害が
起こるなら当該スレーブノードは障害ノードであると判
定し、ステップ(105)へ進む。一方、あるスレーブ
ノードのポートをループに接続しても障害が起らないな
ら当該スレーブノードは障害ノードでないと判定し、ス
テップ(106)へ進む。 ・障害ノードバイパス(105):マスタノード1-1
は、グローバルポートバイパス制御情報生成部6から、
検出した障害ノードに対応するポートバイパス回路10
に対し、ポートの切離しを指示するグローバルポートバ
イパス制御情報を生成・出力する。これを受信したポー
トバイパス回路10は、対応するスレーブノードのポー
トをループから論理的に切り離す。なお、障害ノードの
ポートがループから論理的に切り離されたことを保守員
に対して報告することが望ましい。 ・全ノードチェック完了(106):障害ノードか否か
のチェックを全スレーブノード1-2〜1-nに対し行った
ならステップ(107)へ進み、まだ残っているなら前
記ステップ(103)に戻る。 ・ループ初期化起動(107):マスタノード1-1は、
ループの初期化処理を起動する。 ・回復不能ループ障害検出(108):回復不能なルー
プ障害検出時の処理を実行する。例えば、保守員に対し
て回復不能なループ障害検出を報知し、保守員はプラッ
タボード20を交換する。
【0022】以上の第一の実施形態によれば、スレーブ
ノード1-2〜1-nのポート2-2〜2-nとポートバイアス
回路10-2〜10-nの接続不良が生じて、パイバス制御
信号をポート2-2〜2-nが受信できなかったり、ポート
2-2〜2-nからポートバイパス回路10-2〜10-nを制
御できなくなった場合でも、各ポート2-2〜2-nの論理
的な切離し/接続をマスタノード1-mによってグローバ
ルポートバイパス制御情報を用いて行えるようになり、
障害を起こしたスレーブノードのポートのみをループか
ら論理的に切り離して、ループ機能を回復することが可
能となる。従って、保守性を向上することが出来る。
ノード1-2〜1-nのポート2-2〜2-nとポートバイアス
回路10-2〜10-nの接続不良が生じて、パイバス制御
信号をポート2-2〜2-nが受信できなかったり、ポート
2-2〜2-nからポートバイパス回路10-2〜10-nを制
御できなくなった場合でも、各ポート2-2〜2-nの論理
的な切離し/接続をマスタノード1-mによってグローバ
ルポートバイパス制御情報を用いて行えるようになり、
障害を起こしたスレーブノードのポートのみをループか
ら論理的に切り離して、ループ機能を回復することが可
能となる。従って、保守性を向上することが出来る。
【0023】また、スレーブノードが複数のポートをも
ち、それらポートが1つのコネクタでポートバイパス回
路と接続される場合(現在規格化が進められているコネ
クタ仕様[SFF-8045 rev3.1,etc:40ピン−SCA
(Single Connector Attach)仕様]では2ポート分
の信号を1つのコネクタで実現する)、一つのポートに
かかるループ障害が起こっても、コネクタの挿抜を行わ
ないで当該ポートの切離し/接続を行えるため、他のポ
ートへ影響を与えないで済む(コネクタの挿抜を行う
と、正常なポートとループも切り離されてしまう)。従
って、可用性の向上が可能となる。
ち、それらポートが1つのコネクタでポートバイパス回
路と接続される場合(現在規格化が進められているコネ
クタ仕様[SFF-8045 rev3.1,etc:40ピン−SCA
(Single Connector Attach)仕様]では2ポート分
の信号を1つのコネクタで実現する)、一つのポートに
かかるループ障害が起こっても、コネクタの挿抜を行わ
ないで当該ポートの切離し/接続を行えるため、他のポ
ートへ影響を与えないで済む(コネクタの挿抜を行う
と、正常なポートとループも切り離されてしまう)。従
って、可用性の向上が可能となる。
【0024】なお、マスタノード1-1がループ構成情報
制御(管理)機能を有することによって、FC_ALで
規定するパイバス制御信号であるLPB/LPE送受信
時のループ初期化処理すなわち前記ステップ(107)
を不要とすることが可能となり、ループ初期化処理のオ
ーバヘッドの削減が可能となる。さらに、ループ回復処
理によって中断された処理の継続が可能となる。つま
り、ループ初期化処理を実行すると、AL_PAが変更
される場合があるため、イクスチェンジ単位でのリトラ
イが必要になり、ループ回復処理によって中断された処
理の継続が不可能となるが、これを回避できる。ここ
で、前記ループ構成情報制御(管理)機能とは、例えば
ループを構成する各ノードに対して一意のAL_PAを
設定する機能である。この機能は、例えば、マスタノー
ドが各ノードに対し一意のハードアドレスを提供する等
によって実現可能である。また、デバイスが接続される
場所によって一意にAL_PAが決定される場合、マス
タノードはデバイスが接続される場所を検出する機能を
有することで、この機能を実現可能である。例えば、デ
ィスクアレイシステムにおいて、アレイを構成するディ
スクの接続にFC_ALが使用され、ディスクを格納す
る場所(スロット)によってAL_PAが一意に決定さ
れる場合である。この場合、マスタノードとなるアレイ
コントローラは、ディスクの格納位置情報,各ディスク
に設定されたAL_PAを容易に検出できる。
制御(管理)機能を有することによって、FC_ALで
規定するパイバス制御信号であるLPB/LPE送受信
時のループ初期化処理すなわち前記ステップ(107)
を不要とすることが可能となり、ループ初期化処理のオ
ーバヘッドの削減が可能となる。さらに、ループ回復処
理によって中断された処理の継続が可能となる。つま
り、ループ初期化処理を実行すると、AL_PAが変更
される場合があるため、イクスチェンジ単位でのリトラ
イが必要になり、ループ回復処理によって中断された処
理の継続が不可能となるが、これを回避できる。ここ
で、前記ループ構成情報制御(管理)機能とは、例えば
ループを構成する各ノードに対して一意のAL_PAを
設定する機能である。この機能は、例えば、マスタノー
ドが各ノードに対し一意のハードアドレスを提供する等
によって実現可能である。また、デバイスが接続される
場所によって一意にAL_PAが決定される場合、マス
タノードはデバイスが接続される場所を検出する機能を
有することで、この機能を実現可能である。例えば、デ
ィスクアレイシステムにおいて、アレイを構成するディ
スクの接続にFC_ALが使用され、ディスクを格納す
る場所(スロット)によってAL_PAが一意に決定さ
れる場合である。この場合、マスタノードとなるアレイ
コントローラは、ディスクの格納位置情報,各ディスク
に設定されたAL_PAを容易に検出できる。
【0025】また、上記説明では、グローバルポートバ
イパス制御情報を共通の信号線で各ポートバイパス回路
10へ伝送するものとしたが、グローバルポートバイパ
ス制御情報を別個の信号線で各ポートバイパス回路10
へ伝送するものとしてもよい。この場合、デコード回路
12が不要になる。
イパス制御情報を共通の信号線で各ポートバイパス回路
10へ伝送するものとしたが、グローバルポートバイパ
ス制御情報を別個の信号線で各ポートバイパス回路10
へ伝送するものとしてもよい。この場合、デコード回路
12が不要になる。
【0026】また、上記説明では、1台のマスタノード
を想定したが、マスタノードにも障害が発生しうること
を考慮すれば、ループ上にマスタノードに成り得るノー
ド(グローバルポートバイパス制御情報生成部を具備す
るノード)を複数存在させ、それらノードに優先順位を
付け、それらノードの中で障害が発生しておらず且つ最
も優先順位が高いノードがマスタノードに成る(そのノ
ードのグローバルポートバイパス制御情報生成部が動作
し、残りのノードのグローバルポートバイパス制御情報
生成部は休止する)ようにするのが好ましい。この場
合、前記マスタノードに成り得るノードは、自ノードの
優先順位を管理する手段と、自ノードの優先順位に基づ
いて自ノードのグローバルポートバイパス制御情報を動
作/休止させる手段とを具備すればよい。ここで、優先
順位の設定およびマスタノードの決定は、上位インタフ
ェースプロトコルのコマンド(例えばSCSIにおける
Mode Select)を用いて実現することが可能である。ま
た、ループ初期化処理として実現することも可能であ
る。さらに、ハードスイッチ等によって実現することも
可能である。
を想定したが、マスタノードにも障害が発生しうること
を考慮すれば、ループ上にマスタノードに成り得るノー
ド(グローバルポートバイパス制御情報生成部を具備す
るノード)を複数存在させ、それらノードに優先順位を
付け、それらノードの中で障害が発生しておらず且つ最
も優先順位が高いノードがマスタノードに成る(そのノ
ードのグローバルポートバイパス制御情報生成部が動作
し、残りのノードのグローバルポートバイパス制御情報
生成部は休止する)ようにするのが好ましい。この場
合、前記マスタノードに成り得るノードは、自ノードの
優先順位を管理する手段と、自ノードの優先順位に基づ
いて自ノードのグローバルポートバイパス制御情報を動
作/休止させる手段とを具備すればよい。ここで、優先
順位の設定およびマスタノードの決定は、上位インタフ
ェースプロトコルのコマンド(例えばSCSIにおける
Mode Select)を用いて実現することが可能である。ま
た、ループ初期化処理として実現することも可能であ
る。さらに、ハードスイッチ等によって実現することも
可能である。
【0027】また、スレーブノード間でのイクスチェン
ジ実行中に一方のスレーブノードで障害が発生し、それ
を他方のスレーブノードでループ障害として検出した場
合、他方のスレーブノードがポートバイパス制御信号を
一方のスレーブノードに対して発行する。そこで、マス
タノード1-1は、ループ上を転送される、FC_ALで
規定するポートバイパス制御用のプリミティブシーケン
ス等をモニタし、ポートバイパス制御信号を検出する
と、グローバルポートバイパス制御情報生成部6によっ
て当該バイパス制御対象のスレーブノードに対するバイ
パス制御を行ってもよい。この場合、マスタノードは、
ループ状の伝送路に接続されるポート毎のアドレス情報
を管理する手段と、前記ループ状の伝送路を介して転送
されるポートバイパス制御信号に基づきバイパス制御対
象のポートを検出する手段と、当該バイパス制御対象の
ポートが接続されるポートバイパス回路に対するグロー
バルポートバイパス制御情報を生成する手段とを具備す
ればよい。
ジ実行中に一方のスレーブノードで障害が発生し、それ
を他方のスレーブノードでループ障害として検出した場
合、他方のスレーブノードがポートバイパス制御信号を
一方のスレーブノードに対して発行する。そこで、マス
タノード1-1は、ループ上を転送される、FC_ALで
規定するポートバイパス制御用のプリミティブシーケン
ス等をモニタし、ポートバイパス制御信号を検出する
と、グローバルポートバイパス制御情報生成部6によっ
て当該バイパス制御対象のスレーブノードに対するバイ
パス制御を行ってもよい。この場合、マスタノードは、
ループ状の伝送路に接続されるポート毎のアドレス情報
を管理する手段と、前記ループ状の伝送路を介して転送
されるポートバイパス制御信号に基づきバイパス制御対
象のポートを検出する手段と、当該バイパス制御対象の
ポートが接続されるポートバイパス回路に対するグロー
バルポートバイパス制御情報を生成する手段とを具備す
ればよい。
【0028】[第二の実施形態]図4を用いて、本発明
の第二の実施形態を説明する。図4は、本発明の第二の
実施形態のFC_ALシステムに用いるノード1および
ポートバイパス回路10の構成図である。ノード1は、
前段のノードからの信号を受信するレシーバ部3と、次
段のノードに信号を送信するトランシーバ部4と、自ポ
ートのみの論理的な切離し/接続を制御するローカルポ
ートバイパス制御情報を生成するローカルポートバイパ
ス制御情報生成部7とを備えたポート2を有している。
の第二の実施形態を説明する。図4は、本発明の第二の
実施形態のFC_ALシステムに用いるノード1および
ポートバイパス回路10の構成図である。ノード1は、
前段のノードからの信号を受信するレシーバ部3と、次
段のノードに信号を送信するトランシーバ部4と、自ポ
ートのみの論理的な切離し/接続を制御するローカルポ
ートバイパス制御情報を生成するローカルポートバイパ
ス制御情報生成部7とを備えたポート2を有している。
【0029】ポートバイパス回路10は、選択回路11
と、切替制御部14とを具備している。前記選択回路1
1は、前記切替制御部14により制御され、第1入力端
子又は第2入力端子に入力された信号の一方を選択して
次段のノードに送信する。前記切替制御部14は、ノー
ド1のポートバイパス制御情報生成部7からのポートバ
イパス制御情報または前記選択回路11の第1入力端子
に入力された信号を選択して次段のノードに送信させる
強制バイパス信号のいずれか一方を操作スイッチ15に
より選択し、前記選択回路11に入力する。
と、切替制御部14とを具備している。前記選択回路1
1は、前記切替制御部14により制御され、第1入力端
子又は第2入力端子に入力された信号の一方を選択して
次段のノードに送信する。前記切替制御部14は、ノー
ド1のポートバイパス制御情報生成部7からのポートバ
イパス制御情報または前記選択回路11の第1入力端子
に入力された信号を選択して次段のノードに送信させる
強制バイパス信号のいずれか一方を操作スイッチ15に
より選択し、前記選択回路11に入力する。
【0030】バイパス制御は、ループ障害の回復検出を
可能とする保守ツールを併用して、次のように行う。 ・ループ障害の検出:保守ツールは、タイムアウト等に
よって、ループの障害を検出し、保守員に報知する。 ・全てのノードのバイパス:保守員は、各ポートに対応
するポートバイパス回路10の切替制御部14の操作ス
イッチ15により強制的に全ポートをループから論理的
に切り離す。 ・ループ障害の回復チェック:保守員は、全てのポート
を切り離したループに対して、保守ツールを用いて、任
意の信号を発行・受領することによって、ループ障害が
回復したか否かをチェックする。ここでは、ポート2と
ポートバイアス回路10の接続不良が生じて、パイバス
制御信号をポート2が受信できなかったり、ポート2か
らポートバイパス回路10を制御できなくなった場合を
想定するから、全てのポートを切り離したループはルー
プ障害を回復する。
可能とする保守ツールを併用して、次のように行う。 ・ループ障害の検出:保守ツールは、タイムアウト等に
よって、ループの障害を検出し、保守員に報知する。 ・全てのノードのバイパス:保守員は、各ポートに対応
するポートバイパス回路10の切替制御部14の操作ス
イッチ15により強制的に全ポートをループから論理的
に切り離す。 ・ループ障害の回復チェック:保守員は、全てのポート
を切り離したループに対して、保守ツールを用いて、任
意の信号を発行・受領することによって、ループ障害が
回復したか否かをチェックする。ここでは、ポート2と
ポートバイアス回路10の接続不良が生じて、パイバス
制御信号をポート2が受信できなかったり、ポート2か
らポートバイパス回路10を制御できなくなった場合を
想定するから、全てのポートを切り離したループはルー
プ障害を回復する。
【0031】・1ノードづつバイパス解除:保守員は、
ポートバイパス回路10の切替制御部14の操作スイッ
チ15を操作し、ポートバイパス制御情報生成部7から
のポートバイパス制御情報を選択回路11に与えて、1
ノードづつポート2をループに再接続する。 ・障害ノード検出:保守員は、任意の1台のノードのポ
ートをループに再接続する毎に、保守ツールを用いて任
意の信号を発行し、当該信号を受領できるか否かによっ
て、障害ノードか否かを検出する。 ・障害ノードバイパス:保守員は、ポートを再接続した
ノードが障害ノードでない場合はループに接続したまま
とし、再接続したノードが障害ノードである場合は当該
ポートに対応するポートバイパス回路10の切替制御部
14の操作スイッチ15を操作して強制的に当該ポート
をループから論理的に切り離す。なお、ポートバイパス
回路10が、ポートをバイパスしているか否かを表示す
るバイパス状態表示機構を有することが望ましい。
ポートバイパス回路10の切替制御部14の操作スイッ
チ15を操作し、ポートバイパス制御情報生成部7から
のポートバイパス制御情報を選択回路11に与えて、1
ノードづつポート2をループに再接続する。 ・障害ノード検出:保守員は、任意の1台のノードのポ
ートをループに再接続する毎に、保守ツールを用いて任
意の信号を発行し、当該信号を受領できるか否かによっ
て、障害ノードか否かを検出する。 ・障害ノードバイパス:保守員は、ポートを再接続した
ノードが障害ノードでない場合はループに接続したまま
とし、再接続したノードが障害ノードである場合は当該
ポートに対応するポートバイパス回路10の切替制御部
14の操作スイッチ15を操作して強制的に当該ポート
をループから論理的に切り離す。なお、ポートバイパス
回路10が、ポートをバイパスしているか否かを表示す
るバイパス状態表示機構を有することが望ましい。
【0032】・ループ初期化起動:保守員は、全ノード
に対して上述の処理を実行した後、保守ツールを用い
て、ループの初期化処理を起動する。なお、各ノードの
ループ構成情報(AL_PA等)が変更されていないな
らば、ループ初期化処理は必須ではない。
に対して上述の処理を実行した後、保守ツールを用い
て、ループの初期化処理を起動する。なお、各ノードの
ループ構成情報(AL_PA等)が変更されていないな
らば、ループ初期化処理は必須ではない。
【0033】以上の第二の実施形態によれば、ノード1
のポート2とポートバイアス回路10の接続不良が生じ
て、パイバス制御信号をポート2が受信できなかった
り、ポート2からポートバイパス回路10を制御できな
くなった場合でも、各ポート2の論理的な切離し/接続
を操作スイッチ15によって行えるようになり、ノード
1の物理的な(すなわちコネクタの挿抜による)切離し
/接続を行うことなく、保守員によるマニュアルでの障
害ノード検出および切離し制御が可能となる。従って、
保守性を向上することが出来る。
のポート2とポートバイアス回路10の接続不良が生じ
て、パイバス制御信号をポート2が受信できなかった
り、ポート2からポートバイパス回路10を制御できな
くなった場合でも、各ポート2の論理的な切離し/接続
を操作スイッチ15によって行えるようになり、ノード
1の物理的な(すなわちコネクタの挿抜による)切離し
/接続を行うことなく、保守員によるマニュアルでの障
害ノード検出および切離し制御が可能となる。従って、
保守性を向上することが出来る。
【0034】また、ノードが複数のポートをもち、それ
らポートが1つのコネクタでポートバイパス回路と接続
される場合、一つのポートにかかるループがループ障害
を起こしても、コネクタの挿抜を行わないで当該ポート
の切離し/接続を行えるため、他のポートへ影響を与え
ないで済む。従って、可用性の向上が可能となる。
らポートが1つのコネクタでポートバイパス回路と接続
される場合、一つのポートにかかるループがループ障害
を起こしても、コネクタの挿抜を行わないで当該ポート
の切離し/接続を行えるため、他のポートへ影響を与え
ないで済む。従って、可用性の向上が可能となる。
【0035】なお、前記第一の実施形態と上記第二の実
施形態とを組み合わせてもよい。すなわち、前記第一の
実施形態の各ポートバイパス回路に切替制御部14を設
け、その切替制御部14の出力信号を前記選択条件生成
部13に入力してもよい。これにより、グローバルポー
トバイパス制御情報,ローカルポートバイパス制御情報
および操作スイッチ15のいずれかによりバイパス制御
が可能となる。
施形態とを組み合わせてもよい。すなわち、前記第一の
実施形態の各ポートバイパス回路に切替制御部14を設
け、その切替制御部14の出力信号を前記選択条件生成
部13に入力してもよい。これにより、グローバルポー
トバイパス制御情報,ローカルポートバイパス制御情報
および操作スイッチ15のいずれかによりバイパス制御
が可能となる。
【0036】[第三の実施形態]図5を用いて、本発明
の第三の実施形態を説明する。図5は、本発明の第三の
実施形態のFC_ALシステムに用いるノード1および
ポートバイパス回路10-a,10-bの構成図である。ノ
ード1は、2つのポート2-a,2-bを有している。各ポ
ート2は、前段のノードからの信号を受信するレシーバ
部3と、次段のノードに信号を送信するトランシーバ部
4と、自ポートが接続されているループからの自ポート
の論理的な切離し/接続を制御するローカルポートバイ
パス制御情報を生成するローカルポートバイパス制御情
報生成部7と、他ポートが接続されているループからの
他ポートの論理的な切離し/接続を制御するクロスポー
トバイパス制御情報を生成するクロスポートバイパス制
御情報生成部8とを備えている。
の第三の実施形態を説明する。図5は、本発明の第三の
実施形態のFC_ALシステムに用いるノード1および
ポートバイパス回路10-a,10-bの構成図である。ノ
ード1は、2つのポート2-a,2-bを有している。各ポ
ート2は、前段のノードからの信号を受信するレシーバ
部3と、次段のノードに信号を送信するトランシーバ部
4と、自ポートが接続されているループからの自ポート
の論理的な切離し/接続を制御するローカルポートバイ
パス制御情報を生成するローカルポートバイパス制御情
報生成部7と、他ポートが接続されているループからの
他ポートの論理的な切離し/接続を制御するクロスポー
トバイパス制御情報を生成するクロスポートバイパス制
御情報生成部8とを備えている。
【0037】ポートバイパス回路10は、選択回路11
と、選択条件生成部13とを具備している。前記選択回
路11は、前記選択条件生成部13により制御され、第
1入力端子または第2入力端子に入力された信号の一方
を選択して、次段のノードに送信する。前記選択条件生
成部13は、自ポートバイパス回路のループに接続され
ていないポートのクロスポートバイパス制御情報生成部
8で生成されるクロスポートバイパス制御情報および自
ポートバイパス回路のループに接続されているポートの
ローカルポートバイパス制御情報生成部7で生成される
ローカルポートバイパス制御情報に基づいて前記選択回
路11を制御し、前記選択回路11の第1入力端子また
は第2入力端子に入力された信号の一方を選択して次段
のノードに送信させる。
と、選択条件生成部13とを具備している。前記選択回
路11は、前記選択条件生成部13により制御され、第
1入力端子または第2入力端子に入力された信号の一方
を選択して、次段のノードに送信する。前記選択条件生
成部13は、自ポートバイパス回路のループに接続され
ていないポートのクロスポートバイパス制御情報生成部
8で生成されるクロスポートバイパス制御情報および自
ポートバイパス回路のループに接続されているポートの
ローカルポートバイパス制御情報生成部7で生成される
ローカルポートバイパス制御情報に基づいて前記選択回
路11を制御し、前記選択回路11の第1入力端子また
は第2入力端子に入力された信号の一方を選択して次段
のノードに送信させる。
【0038】バイパス制御は、例えば次のように行う。 ・ノード間でのイクスチェンジ実行中に一方のノードで
障害が発生し、それを他方のノードでループ障害として
検出した場合、他方のノードがFC_ALで規定するポ
ートバイパス制御用のプリミティブシーケンスを一方の
ノードのポートに対して発行する。これによってもルー
プ障害が回復しなかった場合、他方のノードはFC_A
Lで規定するポートバイパス制御用のプリミティブシー
ケンスと同様のクロスプリミティブシーケンスを一方の
ノードに対してループ障害の無いループのポートから発
行する。 ・ループ障害の無いループのポートでクロスプリミティ
ブシーケンス等を受け取ったノード1は、当該ポートの
クロスポートバイパス制御情報生成部8からクロスポー
トバイパス制御情報を生成する。これにより、当該ポー
トと異なるポートが接続されているループから当該ポー
トが切り離されることとなる。
障害が発生し、それを他方のノードでループ障害として
検出した場合、他方のノードがFC_ALで規定するポ
ートバイパス制御用のプリミティブシーケンスを一方の
ノードのポートに対して発行する。これによってもルー
プ障害が回復しなかった場合、他方のノードはFC_A
Lで規定するポートバイパス制御用のプリミティブシー
ケンスと同様のクロスプリミティブシーケンスを一方の
ノードに対してループ障害の無いループのポートから発
行する。 ・ループ障害の無いループのポートでクロスプリミティ
ブシーケンス等を受け取ったノード1は、当該ポートの
クロスポートバイパス制御情報生成部8からクロスポー
トバイパス制御情報を生成する。これにより、当該ポー
トと異なるポートが接続されているループから当該ポー
トが切り離されることとなる。
【0039】以上の第三の実施形態によれば、ノード1
の一方のポートとそれに対応するポートバイアス回路1
0の接続不良が生じて、当該ポートでパイバス制御信号
を受信できなかったり、当該ポートからポートバイパス
回路10を制御できなくなった場合でも、当該ポートが
接続されたループからの当該ポートの論理的な切離し/
接続を他方のポートを用いて行えるようになり、ノード
1の物理的な(すなわちコネクタの挿抜による)切離し
/接続を行うことなく、障害ポートの切離し制御が可能
となる。従って、保守性を向上することが出来る。ま
た、各ポートが1つのコネクタで各ポートバイパス回路
と接続される場合、一つのポートにかかるループ障害が
起こっても、コネクタの挿抜を行わないで当該ポートの
切離し/接続を行えるため、他のポートへ影響を与えな
いで済む。従って、可用性の向上が可能となる。なお、
本第三の実施形態は、ノードが3つ以上のポートを具備
する場合にも適用し得る。
の一方のポートとそれに対応するポートバイアス回路1
0の接続不良が生じて、当該ポートでパイバス制御信号
を受信できなかったり、当該ポートからポートバイパス
回路10を制御できなくなった場合でも、当該ポートが
接続されたループからの当該ポートの論理的な切離し/
接続を他方のポートを用いて行えるようになり、ノード
1の物理的な(すなわちコネクタの挿抜による)切離し
/接続を行うことなく、障害ポートの切離し制御が可能
となる。従って、保守性を向上することが出来る。ま
た、各ポートが1つのコネクタで各ポートバイパス回路
と接続される場合、一つのポートにかかるループ障害が
起こっても、コネクタの挿抜を行わないで当該ポートの
切離し/接続を行えるため、他のポートへ影響を与えな
いで済む。従って、可用性の向上が可能となる。なお、
本第三の実施形態は、ノードが3つ以上のポートを具備
する場合にも適用し得る。
【0040】[第四の実施形態]図6〜図8を用いて、
本発明の第四の実施形態を説明する。図6は、前記第一
の実施形態のFC_ALシステム100をディスクアレ
イシステムに適用したブロック図である。
本発明の第四の実施形態を説明する。図6は、前記第一
の実施形態のFC_ALシステム100をディスクアレ
イシステムに適用したブロック図である。
【0041】このディスクアレイシステム100’で
は、アレイコントローラ1-1がマスタノードとなり、ハ
ードディスク装置1-2〜1-4がスレーブノードになって
いる。なお、図示していないが、アレイコントローラ1
-1がホストコンピュータに接続されている。プラッタボ
ード20は、ループ状の伝送路Lと、グローバルポート
バイパス制御情報用の伝送路Gと、ポートバイパス制御
部10-1〜10-4と、前記アレイコントローラ1-1用の
コネクタ部30-1と、前記ハードディスク装置1-2〜1
-4用のコネクタ部30-2〜30-4とを、同一基板上に実
装したものである。前記アレイコントローラ1-1は、そ
のコネクタ部31-1により前記プラッタボード20のコ
ネクタ部30-1と接続される。また、前記ハードディス
ク装置1-2〜1-4は、それらのコネクタ部31-2〜31
-4により前記プラッタボード20のコネクタ部30-2〜
30-4と接続される。
は、アレイコントローラ1-1がマスタノードとなり、ハ
ードディスク装置1-2〜1-4がスレーブノードになって
いる。なお、図示していないが、アレイコントローラ1
-1がホストコンピュータに接続されている。プラッタボ
ード20は、ループ状の伝送路Lと、グローバルポート
バイパス制御情報用の伝送路Gと、ポートバイパス制御
部10-1〜10-4と、前記アレイコントローラ1-1用の
コネクタ部30-1と、前記ハードディスク装置1-2〜1
-4用のコネクタ部30-2〜30-4とを、同一基板上に実
装したものである。前記アレイコントローラ1-1は、そ
のコネクタ部31-1により前記プラッタボード20のコ
ネクタ部30-1と接続される。また、前記ハードディス
ク装置1-2〜1-4は、それらのコネクタ部31-2〜31
-4により前記プラッタボード20のコネクタ部30-2〜
30-4と接続される。
【0042】図7は、SFF(Small Form Factor)
-8047 Rev.3.1 に記載されているSCA(Single Con
nector Attach)コネクタのピンアサイン図である。前
記SFF-8047 は、ファイバーチャネルデバイス接続に
関するコネクタ仕様の規定であり、ファイバーチャネル
デバイスデータのシリアル情報の転送,ファイバーチャ
ネルの物理インタフェース,FC_ALで規定される信
号の転送,電源の供給,ESI(Enclosure Service
Interface)情報の転送等を1個のコネクタを介して実
現するものである。図8に、前記ESI情報のフォーマ
ットを示す。前記ESI情報は、SER_RST,SER_RSP,SE
R_OUT,SER_CLKの制御信号に基づき、SER_DATA信号を介
してシリアル情報として転送される。
-8047 Rev.3.1 に記載されているSCA(Single Con
nector Attach)コネクタのピンアサイン図である。前
記SFF-8047 は、ファイバーチャネルデバイス接続に
関するコネクタ仕様の規定であり、ファイバーチャネル
デバイスデータのシリアル情報の転送,ファイバーチャ
ネルの物理インタフェース,FC_ALで規定される信
号の転送,電源の供給,ESI(Enclosure Service
Interface)情報の転送等を1個のコネクタを介して実
現するものである。図8に、前記ESI情報のフォーマ
ットを示す。前記ESI情報は、SER_RST,SER_RSP,SE
R_OUT,SER_CLKの制御信号に基づき、SER_DATA信号を介
してシリアル情報として転送される。
【0043】前記アレイコントローラ1-1は、前記グロ
ーバルポートバイパス制御情報を、上記ESI情報の V
endor Uniqueフィールドまたは Request Code フィール
ドに設定し、前記SER_DATA信号として送出する。これに
よって、新たなコネクタ部を設けることなく、グローバ
ルポートバイパス制御情報の通知が可能となる。
ーバルポートバイパス制御情報を、上記ESI情報の V
endor Uniqueフィールドまたは Request Code フィール
ドに設定し、前記SER_DATA信号として送出する。これに
よって、新たなコネクタ部を設けることなく、グローバ
ルポートバイパス制御情報の通知が可能となる。
【0044】なお、前記SCAコネクタを用いる場合、
リザーブピン(図7のピン番号9,10,38)を用い
て、前記グローバルポートバイパス制御情報を通知して
もよい。これは、SCAコネクタを規定する他の仕様で
あるSFF-8045,SFF-8067においても同様である。
リザーブピン(図7のピン番号9,10,38)を用い
て、前記グローバルポートバイパス制御情報を通知して
もよい。これは、SCAコネクタを規定する他の仕様で
あるSFF-8045,SFF-8067においても同様である。
【0045】以上の第四の実施形態によれば、ハードデ
ィスク装置1-2〜1-4とポートバイアス回路10-2〜1
0-nの接続不良が生じて、パイバス制御信号をハードデ
ィスク装置1-2〜1-4が受信できなかったり、ハードデ
ィスク装置1-2〜1-4がポートバイパス回路10-2〜1
0-nを制御できなくなった場合でも、各ハードディスク
装置1-2〜1-4の論理的な切離し/接続をアレイコント
ローラ1-1によって行えるようになり、障害を起こした
ハードディスク装置のみをループから論理的に切り離し
て、ループ機能を回復することが可能となる。従って、
保守性を向上することが出来る。
ィスク装置1-2〜1-4とポートバイアス回路10-2〜1
0-nの接続不良が生じて、パイバス制御信号をハードデ
ィスク装置1-2〜1-4が受信できなかったり、ハードデ
ィスク装置1-2〜1-4がポートバイパス回路10-2〜1
0-nを制御できなくなった場合でも、各ハードディスク
装置1-2〜1-4の論理的な切離し/接続をアレイコント
ローラ1-1によって行えるようになり、障害を起こした
ハードディスク装置のみをループから論理的に切り離し
て、ループ機能を回復することが可能となる。従って、
保守性を向上することが出来る。
【0046】また、ハードディスク装置が複数のポート
をもち、それらポートが1つのコネクタでポートバイパ
ス回路と接続される場合、一つのポートにかかるループ
障害が起こっても、コネクタの挿抜を行わないでハード
ディスク装置の切離し/接続を行えるため、他のポート
へ影響を与えないで済む(コネクタの挿抜を行うと、正
常なループからもハードディスク装置が切り離されてし
まう)。従って、可用性の向上が可能となる。
をもち、それらポートが1つのコネクタでポートバイパ
ス回路と接続される場合、一つのポートにかかるループ
障害が起こっても、コネクタの挿抜を行わないでハード
ディスク装置の切離し/接続を行えるため、他のポート
へ影響を与えないで済む(コネクタの挿抜を行うと、正
常なループからもハードディスク装置が切り離されてし
まう)。従って、可用性の向上が可能となる。
【0047】
【発明の効果】本発明のFC_ALシステムによれば、
ポートとポートバイアス回路の接続不良が生じて、パイ
バス制御信号をポートが受信できなかったり、ポートか
らポートバイパス回路を制御できなくなった場合でも、
グローバルポートバイパス制御情報を用いて、あるいは
操作スイッチを用いて、あるいは他のポートおよびルー
プを用いて、当該ポートの論理的な切離し/接続を行う
ことが出来る。よって、物理的な(すなわちコネクタの
挿抜による)切離し/接続を行うことなく、障害ポート
の切離し制御が可能となり、保守性および可用性を向上
することが出来る。
ポートとポートバイアス回路の接続不良が生じて、パイ
バス制御信号をポートが受信できなかったり、ポートか
らポートバイパス回路を制御できなくなった場合でも、
グローバルポートバイパス制御情報を用いて、あるいは
操作スイッチを用いて、あるいは他のポートおよびルー
プを用いて、当該ポートの論理的な切離し/接続を行う
ことが出来る。よって、物理的な(すなわちコネクタの
挿抜による)切離し/接続を行うことなく、障害ポート
の切離し制御が可能となり、保守性および可用性を向上
することが出来る。
【図1】第一の実施形態のFC_ALシステムに用いる
マスタノードおよびスレーブノードおよびポートバイパ
ス回路のブロック図である。
マスタノードおよびスレーブノードおよびポートバイパ
ス回路のブロック図である。
【図2】第一の実施形態のFC_ALシステムのブロッ
ク図である。
ク図である。
【図3】第一の実施形態のFC_ALシステムにおける
バイパス回路制御手順の一例を示すフロー図である。
バイパス回路制御手順の一例を示すフロー図である。
【図4】第二の実施形態のFC_ALシステムに用いる
ノードおよびポートバイパス回路のブロック図である。
ノードおよびポートバイパス回路のブロック図である。
【図5】第三の実施形態のFC_ALシステムに用いる
ノードおよびポートバイパス回路のブロック図である。
ノードおよびポートバイパス回路のブロック図である。
【図6】第四の実施形態のFC_ALシステムであるデ
ィスクアレイシステムのブロック図である。
ィスクアレイシステムのブロック図である。
【図7】SCAコネクタのピンアサインを示す図表であ
る。
る。
【図8】ESI情報のフォーマットを示す図表である。
【図9】従来のFC_ALシステムの一例のブロック図
である。
である。
1・・ノード、1-m・・マスタノード、1-s・・スレー
ブノード、2,2-m,2-s・・ポート、3・・レシーバ
部、4・・トランシーバ部、6・・グローバルポートバ
イパス制御情報生成部、7・・ローカルポートバイパス
制御情報生成部、8・・クロスポートバイパス制御情報
生成部、10・・ポートバイパス回路、11・・選択回
路、12・・デコード回路、13・・選択条件生成部。
ブノード、2,2-m,2-s・・ポート、3・・レシーバ
部、4・・トランシーバ部、6・・グローバルポートバ
イパス制御情報生成部、7・・ローカルポートバイパス
制御情報生成部、8・・クロスポートバイパス制御情報
生成部、10・・ポートバイパス回路、11・・選択回
路、12・・デコード回路、13・・選択条件生成部。
フロントページの続き (72)発明者 国崎 修 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 斎木 栄作 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内
Claims (8)
- 【請求項1】 ループ状の伝送路と、対応するポートで
生成されたローカルポートバイパス制御情報に基づいて
当該対応するポートを前記ループ状の伝送路に対し論理
的に切離し/接続するポートバイパス回路と、前記ルー
プ状の伝送路を介して転送される信号を受信するレシー
バ部と前記ループ状の伝送路に信号を送出するトランシ
ーバ部と前記ループ状の伝送路を介して他のノードから
自ポートに対して送信されたポートバイパス制御信号に
基づき自ポートに接続されたポートバイパス回路に対す
るローカルポートバイパス制御情報を生成するローカル
ポートバイパス制御情報生成部とを備えたポートをそれ
ぞれ有する2以上のノードとを具備してなるFC_AL
(Fibre Channel Arbitrated Loop)システムにお
いて、 前記ノードの1つ以上は、任意の他のノードのポートに
接続されたポートバイパス回路に対するグローバルポー
トバイパス制御情報を生成しうるグローバルポートバイ
パス制御情報生成部を具備し、 前記ポートバイパス回路は、前記ループ状の伝送路とは
独立の伝送路を介して自己に対する前記グローバルポー
トバイパス制御情報を受信するグローバルポートバイパ
ス制御情報受信手段を具備し、受信した自己に対するグ
ローバルポートバイパス制御情報および前記ローカルポ
ートバイパス制御情報に基づいて自己に対応するポート
を前記ループ状の伝送路から切離し/接続することを特
徴とするFC_ALシステム。 - 【請求項2】 請求項1に記載のFC_ALシステムに
おいて、前記グローバルポートバイパス制御情報生成部
を具備する1つ以上のノードは優先順位を付けられてお
り、それらノードの中で障害が発生しておらず且つ最も
優先順位が高いノードがマスタノードとなってそのグロ
ーバルポートバイパス制御情報生成部を動作させ、残り
のノードのグローバルポートバイパス制御情報生成部は
休止させることを特徴とするFC_ALシステム。 - 【請求項3】 請求項1または請求項2に記載のFC_
ALシステムにおいて、前記マスタノードは、前記ルー
プ状の伝送路を転送されるポートバイパス制御信号から
障害ノードを検出し、当該障害ノードに対するグローバ
ルポートバイパス制御情報を生成することを特徴とする
FC_ALシステム。 - 【請求項4】 請求項1から請求項3のいずれかに記載
のFC_ALシステムにおいて、前記マスタノードが、
ループ構成情報制御(管理)機能を有することを特徴と
するFC_ALシステム。 - 【請求項5】 請求項1から請求項4のいずれかに記載
のFC_ALシステムにおいて、前記ループ状の伝送路
と、前記ポートバイパス回路と、前記ループ状の伝送路
と独立した伝送路と、前記ポートバイパス回路に前記ポ
ートを接続するためのコネクタ部とが、同一の基板上に
実装されていることを特徴とするFC_ALシステム。 - 【請求項6】 請求項5に記載のFC_ALシステムに
おいて、前記ループ状の伝送路を転送される信号の信号
線と、前記グローバルポートバイパス制御情報の信号線
とが、同一のコネクタ部に実装されていることを特徴と
するFC_ALシステム。 - 【請求項7】 ループ状の伝送路と、対応するポートで
生成されたローカルポートバイパス制御情報に基づいて
当該対応するポートを前記ループ状の伝送路に対し論理
的に切離し/接続するポートバイパス回路と、前記ルー
プ状の伝送路を介して転送される信号を受信するレシー
バ部と前記ループ状の伝送路に信号を送出するトランシ
ーバ部と前記ループ状の伝送路を介して他のノードから
自ポートに対して送信されたポートバイパス制御信号に
基づき自ポートに接続されたポートバイパス回路に対す
るローカルポートバイパス制御情報を生成するローカル
ポートバイパス制御情報生成部とを備えたポートを有す
る2以上のノードとを具備してなるFC_ALシステム
において、 前記ポートバイパス回路は、前記ローカルポートバイパ
ス制御情報にかかわらず強制的に自己に対応するポート
を前記ループ状の伝送路から切り離す操作スイッチを具
備することを特徴とするFC_ALシステム。 - 【請求項8】 複数のループ状の伝送路と、対応するポ
ートで生成されたローカルポートバイパス制御情報に基
づいて当該対応するポートを前記ループ状の伝送路の一
つに対し論理的に切離し/接続するポートバイパス回路
と、前記ループ状の伝送路の一つを介して転送される信
号を受信するレシーバ部と前記ループ状の伝送路の一つ
に信号を送出するトランシーバ部と前記ループ状の伝送
路の一つを介して他のノードから自ポートに対して送信
されたポートバイパス制御信号に基づき自ポートに接続
されたポートバイパス回路に対するローカルポートバイ
パス制御情報を生成するローカルポートバイパス制御情
報生成部とを備えた複数のポートをそれぞれ有する2以
上のノードとを具備してなるFC_ALシステムにおい
て、 前記ノードは、前記ループ状の伝送路の一つを介して他
のノードから自ポートに対して送信されたクロスポート
バイパス制御信号に基づき他ポートに接続されたポート
バイパス回路に対するクロスポートバイパス制御情報を
生成するクロスポートバイパス制御情報生成部を具備
し、 前記ポートバイパス回路は、対応するポート以外のポー
トから自己に対する前記クロスポートバイパス制御情報
を受信するクロスポートバイパス制御情報受信手段を具
備し、受信した自己に対する前記クロスポートバイパス
制御情報および前記ローカルポートバイパス制御情報に
基づいて自己に対応するポートを自己に対応する前記ル
ープ状の伝送路から切離し/接続することを特徴とする
FC_ALシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9182885A JPH1132068A (ja) | 1997-07-08 | 1997-07-08 | Fc_alシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9182885A JPH1132068A (ja) | 1997-07-08 | 1997-07-08 | Fc_alシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1132068A true JPH1132068A (ja) | 1999-02-02 |
Family
ID=16126118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9182885A Pending JPH1132068A (ja) | 1997-07-08 | 1997-07-08 | Fc_alシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1132068A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005165429A (ja) * | 2003-11-28 | 2005-06-23 | Hitachi Ltd | ディスクアレイ装置及びディスクアレイ装置のデータ中継方法 |
| US6980510B1 (en) | 2000-09-12 | 2005-12-27 | International Business Machines Corporation | Host interface adaptive hub storage system |
| JP2008148339A (ja) * | 2007-12-28 | 2008-06-26 | Hitachi Ltd | 記憶装置 |
| US7412628B2 (en) | 2002-12-20 | 2008-08-12 | Fujitsu Limited | Storage system and disconnecting method of a faulty storage device |
| US7808924B2 (en) | 2002-05-24 | 2010-10-05 | Cisco Technology, Inc. | Apparatus and method for preventing disruption of fibre channel fabrics caused by ReConfigure Fabric (RCF) messages |
| CN118779873A (zh) * | 2024-09-11 | 2024-10-15 | 佛山大学 | 一种基于异常预警的大数据安全存储方法 |
-
1997
- 1997-07-08 JP JP9182885A patent/JPH1132068A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6980510B1 (en) | 2000-09-12 | 2005-12-27 | International Business Machines Corporation | Host interface adaptive hub storage system |
| US7808924B2 (en) | 2002-05-24 | 2010-10-05 | Cisco Technology, Inc. | Apparatus and method for preventing disruption of fibre channel fabrics caused by ReConfigure Fabric (RCF) messages |
| US7821969B2 (en) | 2002-05-24 | 2010-10-26 | Cisco Technology, Inc. | Apparatus and method for preventing disruption of fibre channel fabrics caused by reconfigure fabric (RCF) messages |
| US7412628B2 (en) | 2002-12-20 | 2008-08-12 | Fujitsu Limited | Storage system and disconnecting method of a faulty storage device |
| JP2005165429A (ja) * | 2003-11-28 | 2005-06-23 | Hitachi Ltd | ディスクアレイ装置及びディスクアレイ装置のデータ中継方法 |
| JP2008148339A (ja) * | 2007-12-28 | 2008-06-26 | Hitachi Ltd | 記憶装置 |
| CN118779873A (zh) * | 2024-09-11 | 2024-10-15 | 佛山大学 | 一种基于异常预警的大数据安全存储方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7200108B2 (en) | Method and apparatus for recovery from faults in a loop network | |
| US6895528B2 (en) | Method and apparatus for imparting fault tolerance in a switch or the like | |
| EP0282628B1 (en) | Dual path bus structure for computer interconnection | |
| US7609728B2 (en) | Optical transmission switching device | |
| JPH05316136A (ja) | シリアル通信網の故障分離及びバイパス再構成装置 | |
| EP0321907B1 (en) | Duplex system of transmission lines in a loop network | |
| US7518989B2 (en) | Method and apparatus for recovery from faults in a loop network | |
| WO1998021854A1 (en) | Communication network system and rebuilding thereof | |
| US7263060B1 (en) | Multiple switch protected architecture | |
| US6614752B1 (en) | Transitioning a standards-based card into a high availability backplane environment | |
| JPH0779349B2 (ja) | シリアル通信網トポロギ情報生成方法及び装置 | |
| JPH1132068A (ja) | Fc_alシステム | |
| JP4045419B2 (ja) | 伝送経路設定方法、伝送装置およびネットワークシステム | |
| JP4395766B2 (ja) | 障害解析システム及び方法並びにプログラム | |
| JP3121487B2 (ja) | プロセッサモジュール間接続通信システム | |
| US6496514B2 (en) | Old-port node detection and hub port bypass | |
| JP2010136038A (ja) | 伝送装置及び冗長構成部の系切替え方法 | |
| EP1545075B1 (en) | Method and system for seamless dual switching in a port bypass controller | |
| KR0152229B1 (ko) | 시스팀의 이중화를 위한 저가형 이중화 노드 | |
| JP2003216346A (ja) | 外部記憶装置、制御方法、外部記憶装置システム、プログラム、及び記録媒体 | |
| JP2000242520A (ja) | マルチノードコンピュータシステムおよび障害発生原因箇所特定方法 | |
| JPH08320768A (ja) | ディスクアレイ装置 | |
| JP7150334B2 (ja) | 集合型シャーシシステム及び通信システム | |
| JP2001086146A (ja) | Fc_alシステムの制御方法 | |
| JP2004159205A (ja) | サーバのネットワーク接続システム、方法およびバックプレーン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041224 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20050425 |