JPH113225A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH113225A JPH113225A JP9156772A JP15677297A JPH113225A JP H113225 A JPH113225 A JP H113225A JP 9156772 A JP9156772 A JP 9156772A JP 15677297 A JP15677297 A JP 15677297A JP H113225 A JPH113225 A JP H113225A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- unit
- coprocessor
- processing unit
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a secondary processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 従来は、ＡＬＵ実行部の制御が追加した命令
分すべてに必要になり、結局は中央処理装置をすべて設
計し直すのと同じになってしまう。また、追加した命令
に対応して、ＡＬＵデコーダも修正しなければならな
い。 【解決手段】 追加命令変換回路１１０は、未使用のコ
プロセッサに割り当てられた追加命令を入力されて動作
を開始すると、バスインタフェース部１０２へ出力する
停止信号１１１をアクティブとし、バスインタフェース
部１０２からの命令の供給を停止させ、指定された命令
動作を実現する従来の中央処理装置の命令列を発生さ
せ、命令バス１０４へ供給する。命令バス１０４上の命
令列は従来と同様に、ＡＬＵデコーダ１０５等で処理さ
れる。追加命令変換が完了すると、停止信号１１１がイ
ンアクティブに戻り、バスインタフェース部１０２から
次の命令が命令バス１０４へ供給される。
分すべてに必要になり、結局は中央処理装置をすべて設
計し直すのと同じになってしまう。また、追加した命令
に対応して、ＡＬＵデコーダも修正しなければならな
い。 【解決手段】 追加命令変換回路１１０は、未使用のコ
プロセッサに割り当てられた追加命令を入力されて動作
を開始すると、バスインタフェース部１０２へ出力する
停止信号１１１をアクティブとし、バスインタフェース
部１０２からの命令の供給を停止させ、指定された命令
動作を実現する従来の中央処理装置の命令列を発生さ
せ、命令バス１０４へ供給する。命令バス１０４上の命
令列は従来と同様に、ＡＬＵデコーダ１０５等で処理さ
れる。追加命令変換が完了すると、停止信号１１１がイ
ンアクティブに戻り、バスインタフェース部１０２から
次の命令が命令バス１０４へ供給される。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置に係
り、特にコプロセッサを接続できる中央処理装置を備え
た情報処理装置に関する。
り、特にコプロセッサを接続できる中央処理装置を備え
た情報処理装置に関する。
【０００２】
【従来の技術】図５は従来の情報処理装置の一例のブロ
ック図を示す。同図において、システムバス５０１はバ
スインタフェース部（ＢＵＳ＿ＩＮＴ）５０２で制御さ
れ、中央処理装置の外部にある記憶装置や入出力装置
（いずれも図示せず）とデータの交換を行う。データバ
ス５０３はロードストア部（ＬＤ＿ＳＴ）５０７で発生
するデータの記憶装置への書き込みや記憶装置からの読
み込み時のデータ交換の経路である。
ック図を示す。同図において、システムバス５０１はバ
スインタフェース部（ＢＵＳ＿ＩＮＴ）５０２で制御さ
れ、中央処理装置の外部にある記憶装置や入出力装置
（いずれも図示せず）とデータの交換を行う。データバ
ス５０３はロードストア部（ＬＤ＿ＳＴ）５０７で発生
するデータの記憶装置への書き込みや記憶装置からの読
み込み時のデータ交換の経路である。
【０００３】命令バス５０４は、バスインタフェース部
５０２からＡＬＵデコーダ（ＡＬＵ＿ＤＥＣ）５０５へ
送り込まれる命令の経路である。ＡＬＵデコーダ５０５
は命令を解読し、どのような処理を行うかを決定する。
ＡＬＵ実行部（ＡＬＵ＿ＥＸＥ）５０６は、ＡＬＵデコ
ーダ５０５で解読された命令に従った処理を実行する。
命令によって記憶装置や入出力装置とのデータ交換が必
要な場合、ロードストア部５０７で処理され、データ交
換が行われる。この従来の情報処理装置はコプロセッサ
及びキャッシュメモリのいずれも有していない。
５０２からＡＬＵデコーダ（ＡＬＵ＿ＤＥＣ）５０５へ
送り込まれる命令の経路である。ＡＬＵデコーダ５０５
は命令を解読し、どのような処理を行うかを決定する。
ＡＬＵ実行部（ＡＬＵ＿ＥＸＥ）５０６は、ＡＬＵデコ
ーダ５０５で解読された命令に従った処理を実行する。
命令によって記憶装置や入出力装置とのデータ交換が必
要な場合、ロードストア部５０７で処理され、データ交
換が行われる。この従来の情報処理装置はコプロセッサ
及びキャッシュメモリのいずれも有していない。
【０００４】図６は従来の情報処理装置の他の例のブロ
ック図を示す。この従来の情報処理装置はコプロセッサ
とキャッシュメモリをそれぞれ搭載した中央処理装置を
有する。ここで、コプロセッサとは、図５に示した中央
処理装置と同期して命令を取り込み、中央処理装置と独
立して動作し、情報処理を行う装置である。浮動小数点
演算などをコプロセッサとして中央処理装置と分離して
おくことが多い。近年の半導体技術の進歩により集積度
が向上してきたため、コプロセッサを内蔵している中央
処理装置も散見されるようになってきた。また、動作周
波数の向上に伴い、記憶装置の動作速度が中央処理装置
に間に合わず、処理能力が低下するのを防ぐ目的で、動
作速度の速い記憶装置を中央処理装置に装着するキャッ
シュメモリの技術があり、これをも中央処理装置に取り
込んだ装置も出現している。
ック図を示す。この従来の情報処理装置はコプロセッサ
とキャッシュメモリをそれぞれ搭載した中央処理装置を
有する。ここで、コプロセッサとは、図５に示した中央
処理装置と同期して命令を取り込み、中央処理装置と独
立して動作し、情報処理を行う装置である。浮動小数点
演算などをコプロセッサとして中央処理装置と分離して
おくことが多い。近年の半導体技術の進歩により集積度
が向上してきたため、コプロセッサを内蔵している中央
処理装置も散見されるようになってきた。また、動作周
波数の向上に伴い、記憶装置の動作速度が中央処理装置
に間に合わず、処理能力が低下するのを防ぐ目的で、動
作速度の速い記憶装置を中央処理装置に装着するキャッ
シュメモリの技術があり、これをも中央処理装置に取り
込んだ装置も出現している。
【０００５】図６において、システムバス６０１、バス
インタフェース部６０２、ＡＬＵデコーダ６０５、ＡＬ
Ｕ実行部６０６及びロードストア部６０９は図５に示し
たものとと基本的に同じ動作をする。命令バス６０４は
ＡＬＵデコーダ６０５以外にコプロセッサデコーダ（Ｆ
ＰＵ＿ＤＥＣ）６０７への命令を供給している。コプロ
セッサデコーダ６０７で解読されたコプロセッサ命令
は、コプロセッサ実行部（ＦＰＵ＿ＥＸＥ）６０８で処
理され、必要に応じてロードストア部６０９で記憶装置
へのデータ交換が処理される。
インタフェース部６０２、ＡＬＵデコーダ６０５、ＡＬ
Ｕ実行部６０６及びロードストア部６０９は図５に示し
たものとと基本的に同じ動作をする。命令バス６０４は
ＡＬＵデコーダ６０５以外にコプロセッサデコーダ（Ｆ
ＰＵ＿ＤＥＣ）６０７への命令を供給している。コプロ
セッサデコーダ６０７で解読されたコプロセッサ命令
は、コプロセッサ実行部（ＦＰＵ＿ＥＸＥ）６０８で処
理され、必要に応じてロードストア部６０９で記憶装置
へのデータ交換が処理される。
【０００６】命令バス６０４には命令キャッシュ（ＩＣ
ＡＣＨＥ）６１０が、データバス６０３にはデータキャ
ッシュ（ＤＣＡＣＨＥ）６１１が挿入されており、上述
したように処理部と記憶装置の速度差を埋め合わせる動
作をする。
ＡＣＨＥ）６１０が、データバス６０３にはデータキャ
ッシュ（ＤＣＡＣＨＥ）６１１が挿入されており、上述
したように処理部と記憶装置の速度差を埋め合わせる動
作をする。
【０００７】図７は上記のコプロセッサを持つ中央処理
装置の命令の構成例を示す。同図において、命令７０１
は一つの命令を表しており、命令グループフィールド７
０２と命令詳細フィールド７０３から構成されている。
命令グループフィールド７０２は２ビットで構成されて
おり、その２ビットの値が「００」のときＡＬＵ命令
を、「０１」のときコプロセッサ１命令を、「１０」の
ときコプロセッサ２命令を、「１１」のときコプロセッ
サ３命令を表す。
装置の命令の構成例を示す。同図において、命令７０１
は一つの命令を表しており、命令グループフィールド７
０２と命令詳細フィールド７０３から構成されている。
命令グループフィールド７０２は２ビットで構成されて
おり、その２ビットの値が「００」のときＡＬＵ命令
を、「０１」のときコプロセッサ１命令を、「１０」の
ときコプロセッサ２命令を、「１１」のときコプロセッ
サ３命令を表す。
【０００８】図６に示したＡＬＵデコーダ６０５とコプ
ロセッサデコーダ６０７は、同時に命令を解読し、対応
する命令の場合にそれぞれの実行部を動作させ、そうで
ない場合はそれぞれの実行部には何も動作させないよう
に制御する。図６ではコプロセッサ１までしか実装して
いないが、コプロセッサ１と同様にコプロセッサ２、コ
プロセッサ３まで拡張できるように命令グループフィー
ルド７０２に予約部分を定義してある。コプロセッサ２
の命令であれば、ＡＬＵやコプロセッサ１は動作しな
い。
ロセッサデコーダ６０７は、同時に命令を解読し、対応
する命令の場合にそれぞれの実行部を動作させ、そうで
ない場合はそれぞれの実行部には何も動作させないよう
に制御する。図６ではコプロセッサ１までしか実装して
いないが、コプロセッサ１と同様にコプロセッサ２、コ
プロセッサ３まで拡張できるように命令グループフィー
ルド７０２に予約部分を定義してある。コプロセッサ２
の命令であれば、ＡＬＵやコプロセッサ１は動作しな
い。
【０００９】
【発明が解決しようとする課題】ところで、中央処理装
置に命令を追加したい場合として、命令強化と業界標準
への対応などが考えられる。業界標準への対応について
引例して説明する。中央処理装置の命令は、その特徴を
生かすために独自な命令を定義している。これに対し
て、ソフトウェアの効率化などを目的にして業界標準の
命令が定義されたり、実質的に業界標準となる命令など
が存在する。このような業界標準の命令についてＪａｖ
ａを例に図８を用いて説明する。
置に命令を追加したい場合として、命令強化と業界標準
への対応などが考えられる。業界標準への対応について
引例して説明する。中央処理装置の命令は、その特徴を
生かすために独自な命令を定義している。これに対し
て、ソフトウェアの効率化などを目的にして業界標準の
命令が定義されたり、実質的に業界標準となる命令など
が存在する。このような業界標準の命令についてＪａｖ
ａを例に図８を用いて説明する。
【００１０】図８の左半分は開発コンピュータの処理
を、右半分はその実行コンピュータの処理を示す。Ｊａ
ｖａソースプログラム８０１をＪａｖａコンパイラ８０
２でコンパイルすると、Ｊａｖａバイトコード８０３と
呼ばれるＪａｖａの命令が出力される。このバイトコー
ド８０３はＪａｖａ仮想マシンと呼ばれる環境で実行さ
れる。
を、右半分はその実行コンピュータの処理を示す。Ｊａ
ｖａソースプログラム８０１をＪａｖａコンパイラ８０
２でコンパイルすると、Ｊａｖａバイトコード８０３と
呼ばれるＪａｖａの命令が出力される。このバイトコー
ド８０３はＪａｖａ仮想マシンと呼ばれる環境で実行さ
れる。
【００１１】Ｊａｖａの実行環境には種々のものが存
在、開発されているが、その中の一つとしてＪＩＴ（Ju
st In Time)コンパイラ環境では、Ｊａｖａバイトコー
ド８０３がネットワークなどを通じて実行コンピュータ
へ転送される。転送されたＪａｖａバイトコード８０４
はＪＩＴコンパイラ８０５でコンパイルされ、実行コン
ピュータの命令列であるＮａｔｉｖｅコード８０６に変
換され、更にそのＮａｔｉｖｅコード８０６がＪａｖａ
プログラム実行８０７として実行される。このように、
配布されるソフトウェアはＪａｖａバイトコード８０３
として標準のものであるが、実際にコンピュータで実行
するにはそれをＮａｔｉｖｅコード８０６へ変換するソ
フトウェア処理が必要となる。
在、開発されているが、その中の一つとしてＪＩＴ（Ju
st In Time)コンパイラ環境では、Ｊａｖａバイトコー
ド８０３がネットワークなどを通じて実行コンピュータ
へ転送される。転送されたＪａｖａバイトコード８０４
はＪＩＴコンパイラ８０５でコンパイルされ、実行コン
ピュータの命令列であるＮａｔｉｖｅコード８０６に変
換され、更にそのＮａｔｉｖｅコード８０６がＪａｖａ
プログラム実行８０７として実行される。このように、
配布されるソフトウェアはＪａｖａバイトコード８０３
として標準のものであるが、実際にコンピュータで実行
するにはそれをＮａｔｉｖｅコード８０６へ変換するソ
フトウェア処理が必要となる。
【００１２】以上の情報処理装置において、その付加価
値を上げるために上述のような業界標準命令を追加す
る、あるいはより強力な命令を追加する、あるいは顧客
要求のカスタム命令を追加するようなことがしばしば発
生する。その方法としては、命令デコーダや命令実行部
を変更する、コプロセッサを追加するなどの方法があ
る。しかし、これらの方法では、中央処理装置をすべて
設計し直すことと変わりなく、多大な設計工数と評価工
数を必要とすることになる。また、特にコプロセッサを
追加する場合、デコーダ、実行部、ロードストア部の制
御の変更と、回路規模が多くなるという欠点がある。
値を上げるために上述のような業界標準命令を追加す
る、あるいはより強力な命令を追加する、あるいは顧客
要求のカスタム命令を追加するようなことがしばしば発
生する。その方法としては、命令デコーダや命令実行部
を変更する、コプロセッサを追加するなどの方法があ
る。しかし、これらの方法では、中央処理装置をすべて
設計し直すことと変わりなく、多大な設計工数と評価工
数を必要とすることになる。また、特にコプロセッサを
追加する場合、デコーダ、実行部、ロードストア部の制
御の変更と、回路規模が多くなるという欠点がある。
【００１３】そこで、従来より、命令デコード回路のハ
ードウェアを作り直さずに、簡単に追加命令コードのデ
コードが可能な中央処理装置を有する情報処理装置が知
られている（特開平５−８８８８５号公報）。図９はこ
の従来の情報処理装置の一例のブロック図を示す。この
情報処理装置は、システムバス９０１、バスインタフェ
ース部９０２、データバス９０３、命令バス９０４、Ａ
ＬＵデコーダ９０５、ＡＬＵ実行部９０６、ロードスト
ア部９０７に対して、追加命令デコーダ９０８を追加し
た構成である。
ードウェアを作り直さずに、簡単に追加命令コードのデ
コードが可能な中央処理装置を有する情報処理装置が知
られている（特開平５−８８８８５号公報）。図９はこ
の従来の情報処理装置の一例のブロック図を示す。この
情報処理装置は、システムバス９０１、バスインタフェ
ース部９０２、データバス９０３、命令バス９０４、Ａ
ＬＵデコーダ９０５、ＡＬＵ実行部９０６、ロードスト
ア部９０７に対して、追加命令デコーダ９０８を追加し
た構成である。
【００１４】この従来の情報処理装置では、追加命令デ
コーダ９０８には、命令バス９０４から命令が供給さ
れ、それを解読して追加命令であれば、ＡＬＵ実行部９
０６を制御して命令処理を行うようにしたものである。
コーダ９０８には、命令バス９０４から命令が供給さ
れ、それを解読して追加命令であれば、ＡＬＵ実行部９
０６を制御して命令処理を行うようにしたものである。
【００１５】しかるに、この従来の情報処理装置では、
ＡＬＵ実行部９０６の制御が追加した命令分すべてに必
要になり、結局は中央処理装置をすべて設計し直すのと
同じになってしまうという欠点がある。また、通常、Ａ
ＬＵデコーダ９０５は、定義されていない命令を検出す
ると、「不正命令例外」として、実行を中断するように
なっている。従って、図９の従来の情報処理装置は、上
記の方法で追加した命令に対応して、ＡＬＵデコーダ９
０５も修正しなければならないという欠点もある。
ＡＬＵ実行部９０６の制御が追加した命令分すべてに必
要になり、結局は中央処理装置をすべて設計し直すのと
同じになってしまうという欠点がある。また、通常、Ａ
ＬＵデコーダ９０５は、定義されていない命令を検出す
ると、「不正命令例外」として、実行を中断するように
なっている。従って、図９の従来の情報処理装置は、上
記の方法で追加した命令に対応して、ＡＬＵデコーダ９
０５も修正しなければならないという欠点もある。
【００１６】本発明は以上の点に鑑みなされたもので、
命令処理部を変更することなく命令の追加が可能な情報
処理装置を提供することを目的とする。
命令処理部を変更することなく命令の追加が可能な情報
処理装置を提供することを目的とする。
【００１７】また、本発明の他の目的は、ソフトウェア
処理よりも高速に処理を実行できる情報処理装置を提供
することにある。
処理よりも高速に処理を実行できる情報処理装置を提供
することにある。
【００１８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、命令供給部と命令処理部を有する中央処
理装置と同期して動作し、対応する命令である場合にの
み動作し、中央処理装置の機能を補助・拡張するコプロ
セッサを１つ以上有し、かつ、未使用のコプロセッサが
ある情報処理装置において、未使用のコプロセッサの命
令に割り当てた追加命令を入力として受け、追加命令を
命令処理部で処理可能な命令列に変換して命令処理部へ
出力する命令変換手段と、命令変換手段が動作中は、命
令供給部による命令処理部への命令供給を停止させる供
給停止手段とを有する構成としたものである。
め、本発明は、命令供給部と命令処理部を有する中央処
理装置と同期して動作し、対応する命令である場合にの
み動作し、中央処理装置の機能を補助・拡張するコプロ
セッサを１つ以上有し、かつ、未使用のコプロセッサが
ある情報処理装置において、未使用のコプロセッサの命
令に割り当てた追加命令を入力として受け、追加命令を
命令処理部で処理可能な命令列に変換して命令処理部へ
出力する命令変換手段と、命令変換手段が動作中は、命
令供給部による命令処理部への命令供給を停止させる供
給停止手段とを有する構成としたものである。
【００１９】本発明では、追加命令を未使用のコプロセ
ッサに割り当てて、命令処理部で処理可能な命令列に変
換して、その命令列を中央処理装置の命令処理部に処理
させるようにしたため、中央処理装置の心臓部である命
令処理部を変更することなく命令を追加できる。
ッサに割り当てて、命令処理部で処理可能な命令列に変
換して、その命令列を中央処理装置の命令処理部に処理
させるようにしたため、中央処理装置の心臓部である命
令処理部を変更することなく命令を追加できる。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる情報処理装
置の第１の実施の形態のブロック図を示す。同図に示す
ように、第１の実施の形態は、システムバス１０１、バ
スインタフェース部（ＢＵＳ＿ＩＮＴ）１０２、データ
バス１０３、命令バス１０４、ＡＬＵデコーダ（ＡＬＵ
＿ＤＥＣ）１０５、ＡＬＵ実行部（ＡＬＵ＿ＥＸＥ）１
０６、コプロセッサデコーダ（ＦＰＵ＿ＤＥＣ）１０
７、コプロセッサ実行部（ＦＰＵ＿ＥＸＥ）１０８及び
ロードストア部（ＬＤ＿ＳＴ）１０９からなる図５に示
した従来の情報処理装置にコプロセッサ有りとした基本
構成に、追加命令変換回路（ＥＸ＿ＣＯＮＶ）１１０を
設け、これより停止信号１１１をバスインタフェース部
１０２に入力する構成としたものである。停止信号１１
１はアクティブの場合、命令の供給を停止させ、命令バ
ス１０４をハイインピーダンス状態とする。
て図面と共に説明する。図１は本発明になる情報処理装
置の第１の実施の形態のブロック図を示す。同図に示す
ように、第１の実施の形態は、システムバス１０１、バ
スインタフェース部（ＢＵＳ＿ＩＮＴ）１０２、データ
バス１０３、命令バス１０４、ＡＬＵデコーダ（ＡＬＵ
＿ＤＥＣ）１０５、ＡＬＵ実行部（ＡＬＵ＿ＥＸＥ）１
０６、コプロセッサデコーダ（ＦＰＵ＿ＤＥＣ）１０
７、コプロセッサ実行部（ＦＰＵ＿ＥＸＥ）１０８及び
ロードストア部（ＬＤ＿ＳＴ）１０９からなる図５に示
した従来の情報処理装置にコプロセッサ有りとした基本
構成に、追加命令変換回路（ＥＸ＿ＣＯＮＶ）１１０を
設け、これより停止信号１１１をバスインタフェース部
１０２に入力する構成としたものである。停止信号１１
１はアクティブの場合、命令の供給を停止させ、命令バ
ス１０４をハイインピーダンス状態とする。
【００２１】追加命令変換回路１１０は、図７に示した
命令構成の命令グループフィールド７０２を解読し、コ
プロセッサ２命令あるいはコプロセッサ３命令であれ
ば、動作を開始する構成とされている。このときＡＬＵ
デコーダ１０５、コプロセッサデコーダ１０７も命令を
解読しているが、コプロセッサ２命令あるいはコプロセ
ッサ３命令であるため、無動作としてＡＬＵ実行部１０
６及びコプロセッサ実行部１０８へは動作指示が発行さ
れない。
命令構成の命令グループフィールド７０２を解読し、コ
プロセッサ２命令あるいはコプロセッサ３命令であれ
ば、動作を開始する構成とされている。このときＡＬＵ
デコーダ１０５、コプロセッサデコーダ１０７も命令を
解読しているが、コプロセッサ２命令あるいはコプロセ
ッサ３命令であるため、無動作としてＡＬＵ実行部１０
６及びコプロセッサ実行部１０８へは動作指示が発行さ
れない。
【００２２】追加命令変換回路１１０が動作を開始する
と、追加命令変換回路１１０はバスインタフェース部１
０２へ出力する停止信号１１１をアクティブとし、バス
インタフェース部１０２からの命令の供給を停止させ、
図７に示した命令構成の命令詳細フィールド７０２を解
読し、指定された命令動作を実現する従来の中央処理装
置の命令列を発生させ、命令バス１０４へ供給する。
と、追加命令変換回路１１０はバスインタフェース部１
０２へ出力する停止信号１１１をアクティブとし、バス
インタフェース部１０２からの命令の供給を停止させ、
図７に示した命令構成の命令詳細フィールド７０２を解
読し、指定された命令動作を実現する従来の中央処理装
置の命令列を発生させ、命令バス１０４へ供給する。
【００２３】命令バス１０４上の命令列は従来と同様
に、ＡＬＵデコーダ１０５、ＡＬＵ実行部１０６、コプ
ロセッサデコーダ１０７、コプロセッサ実行部１０８、
ロードストア部１０９で処理される。追加命令変換が完
了すると、停止信号１１１がインアクティブに戻り、バ
スインタフェース部１０２から次の命令が命令バス１０
４へ供給されることとなる。命令がコプロセッサ２命令
あるいはコプロセッサ３命令でない場合は、追加命令変
換回路１１０は動作せず、この実施の形態は従来の情報
処理装置と同じ動作をする。
に、ＡＬＵデコーダ１０５、ＡＬＵ実行部１０６、コプ
ロセッサデコーダ１０７、コプロセッサ実行部１０８、
ロードストア部１０９で処理される。追加命令変換が完
了すると、停止信号１１１がインアクティブに戻り、バ
スインタフェース部１０２から次の命令が命令バス１０
４へ供給されることとなる。命令がコプロセッサ２命令
あるいはコプロセッサ３命令でない場合は、追加命令変
換回路１１０は動作せず、この実施の形態は従来の情報
処理装置と同じ動作をする。
【００２４】次に、追加命令変換回路１１０の具体的な
例を図４を用いて説明する。従来の中央処理装置には以
下の命令があるものとする。
例を図４を用いて説明する。従来の中央処理装置には以
下の命令があるものとする。
【００２５】
【表１】 これに対して、図４の例１では３オペランド乗算命令４
１１を、例２では情加算命令４２１を、例３では情減算
命令４３１を、例４では除加算命令４４１をそれぞれ追
加命令としている。それぞれの命令は以下の動作をす
る。
１１を、例２では情加算命令４２１を、例３では情減算
命令４３１を、例４では除加算命令４４１をそれぞれ追
加命令としている。それぞれの命令は以下の動作をす
る。
【００２６】
【表２】 ３オペランド乗算命令４１１は、乗算命令４１２で乗算
を行い、乗除算レジスタ転送命令により、結果をＴＡＲ
レジスタへ格納する２つの命令列へ変換される。乗加算
命令４２１は、乗算命令４２２で乗算を行い、乗除算レ
ジスタ転送命令４２３によりＳＲＣレジスタへ乗算結果
を転送し、加算命令４２４でＴＡＲレジスタを加算し、
結果をＴＡＲレジスタへ格納する３つの命令列へ変換さ
れる。
を行い、乗除算レジスタ転送命令により、結果をＴＡＲ
レジスタへ格納する２つの命令列へ変換される。乗加算
命令４２１は、乗算命令４２２で乗算を行い、乗除算レ
ジスタ転送命令４２３によりＳＲＣレジスタへ乗算結果
を転送し、加算命令４２４でＴＡＲレジスタを加算し、
結果をＴＡＲレジスタへ格納する３つの命令列へ変換さ
れる。
【００２７】また、乗減算命令４３１は、乗算命令４３
２で乗算を行い、乗除算レジスタ転送命令４３３により
ＳＲＣレジスタへ乗算結果を転送し、減算命令４３４で
ＴＡＲレジスタを減算し、結果をＴＡＲレジスタへ格納
する３つの命令列へ変換される。更に、除加算命令４４
１は、乗除算レジスタ転送命令４４２でＳＲＣレジスタ
を乗除算レシスタへ転送し、除算命令４４３でＤＳＴレ
ジスタで除算し、無動作命令４４４と無動作命令４４５
で除算命令４４３の実行完了を待ち合わせ、乗除算レジ
スタ転送命令４４６で除算結果をＳＲＣレジスタへ転送
し、加算命令４４７でＴＡＲレジスタと加算し、結果を
ＴＡＲレジスタへ格納する６つの命令列へ変換される。
２で乗算を行い、乗除算レジスタ転送命令４３３により
ＳＲＣレジスタへ乗算結果を転送し、減算命令４３４で
ＴＡＲレジスタを減算し、結果をＴＡＲレジスタへ格納
する３つの命令列へ変換される。更に、除加算命令４４
１は、乗除算レジスタ転送命令４４２でＳＲＣレジスタ
を乗除算レシスタへ転送し、除算命令４４３でＤＳＴレ
ジスタで除算し、無動作命令４４４と無動作命令４４５
で除算命令４４３の実行完了を待ち合わせ、乗除算レジ
スタ転送命令４４６で除算結果をＳＲＣレジスタへ転送
し、加算命令４４７でＴＡＲレジスタと加算し、結果を
ＴＡＲレジスタへ格納する６つの命令列へ変換される。
【００２８】次に、本発明の第２の実施の形態について
説明する。
説明する。
【００２９】図２は本発明になる情報処理装置の第２の
実施の形態のブロック図を示す。同図に示すように、こ
の実施の形態は、システムバス２０１、バスインタフェ
ース部（ＢＵＳ＿ＩＮＴ）２０２、データバス２０３、
命令バス２０４、ＡＬＵデコーダ（ＡＬＵ＿ＤＥＣ）２
０５、ＡＬＵ実行部（ＡＬＵ＿ＥＸＥ）２０６、コプロ
セッサデコーダ（ＦＰＵ＿ＤＥＣ）２０７、コプロセッ
サ実行部（ＦＰＵ＿ＥＸＥ）２０８、ロードストア部
（ＬＤ＿ＳＴ）２０９、命令キャッシュ（ＩＣＡＣＨ
Ｅ）２１２及びデータキャッシュ（ＤＣＡＣＨＥ）２１
３からなる図６に示した従来の情報処理装置に、追加命
令変換回路（ＥＸ＿ＣＯＮＶ）２１０を設けると共に、
命令キャッシュ２１２を追加命令変換回路２１０からの
停止信号２１１がアクティブのときに出力がハイインピ
ーダンスとなるように構成したものである。
実施の形態のブロック図を示す。同図に示すように、こ
の実施の形態は、システムバス２０１、バスインタフェ
ース部（ＢＵＳ＿ＩＮＴ）２０２、データバス２０３、
命令バス２０４、ＡＬＵデコーダ（ＡＬＵ＿ＤＥＣ）２
０５、ＡＬＵ実行部（ＡＬＵ＿ＥＸＥ）２０６、コプロ
セッサデコーダ（ＦＰＵ＿ＤＥＣ）２０７、コプロセッ
サ実行部（ＦＰＵ＿ＥＸＥ）２０８、ロードストア部
（ＬＤ＿ＳＴ）２０９、命令キャッシュ（ＩＣＡＣＨ
Ｅ）２１２及びデータキャッシュ（ＤＣＡＣＨＥ）２１
３からなる図６に示した従来の情報処理装置に、追加命
令変換回路（ＥＸ＿ＣＯＮＶ）２１０を設けると共に、
命令キャッシュ２１２を追加命令変換回路２１０からの
停止信号２１１がアクティブのときに出力がハイインピ
ーダンスとなるように構成したものである。
【００３０】追加命令変換回路２１０は、図７に示した
命令構成の命令グループフィールド７０２を解読し、コ
プロセッサ２命令あるいはコプロセッサ３命令であれ
ば、動作を開始する構成とされている。このときＡＬＵ
デコーダ２０５、コプロセッサデコーダ２０７も命令を
解読しているが、コプロセッサ２命令あるいはコプロセ
ッサ３命令であるため、無動作としてＡＬＵ実行部２０
６及びコプロセッサ実行部２０８へは動作指示が発行さ
れない。
命令構成の命令グループフィールド７０２を解読し、コ
プロセッサ２命令あるいはコプロセッサ３命令であれ
ば、動作を開始する構成とされている。このときＡＬＵ
デコーダ２０５、コプロセッサデコーダ２０７も命令を
解読しているが、コプロセッサ２命令あるいはコプロセ
ッサ３命令であるため、無動作としてＡＬＵ実行部２０
６及びコプロセッサ実行部２０８へは動作指示が発行さ
れない。
【００３１】追加命令変換回路２１０が動作を開始する
と、追加命令変換回路２１０は命令キャッシュ２１２へ
出力する停止信号２１１をアクティブとし、命令キャッ
シュ２１２の出力をハイインピーダンス状態としてバス
インタフェース部２０２からの命令の供給を停止させ、
図７に示した命令構成の命令詳細フィールド７０２を解
読し、指定された命令動作を実現する従来の中央処理装
置の命令列を発生させ、命令バス２０４へ供給する。
と、追加命令変換回路２１０は命令キャッシュ２１２へ
出力する停止信号２１１をアクティブとし、命令キャッ
シュ２１２の出力をハイインピーダンス状態としてバス
インタフェース部２０２からの命令の供給を停止させ、
図７に示した命令構成の命令詳細フィールド７０２を解
読し、指定された命令動作を実現する従来の中央処理装
置の命令列を発生させ、命令バス２０４へ供給する。
【００３２】命令バス２０４上の命令列は従来と同様
に、ＡＬＵデコーダ２０５、ＡＬＵ実行部２０６、コプ
ロセッサデコーダ２０７、コプロセッサ実行部２０８、
ロードストア部２０９で処理される。追加命令変換が完
了すると、停止信号２１１がインアクティブに戻り、通
常の動作状態に復帰することとなる。
に、ＡＬＵデコーダ２０５、ＡＬＵ実行部２０６、コプ
ロセッサデコーダ２０７、コプロセッサ実行部２０８、
ロードストア部２０９で処理される。追加命令変換が完
了すると、停止信号２１１がインアクティブに戻り、通
常の動作状態に復帰することとなる。
【００３３】次に、本発明の第３の実施の形態について
説明する。
説明する。
【００３４】図３は本発明になる情報処理装置の第３の
実施の形態の処理動作説明図を示す。同図の左半分は開
発コンピュータ処理を示し、右半分は実行コンピュータ
処理を示す。この実施の形態は前記追加命令変換回路１
１０の動作として、図８で説明したＪａｖａアプリケー
ション実行環境に適用した場合を表している。図３にお
いて、Ｊａｖａソースプログラム３０１、Ｊａｖａコン
パイラ３０２、Ｊａｖａバイトコード３０３は開発コン
ピュータ上で処理されることは従来と同様である。
実施の形態の処理動作説明図を示す。同図の左半分は開
発コンピュータ処理を示し、右半分は実行コンピュータ
処理を示す。この実施の形態は前記追加命令変換回路１
１０の動作として、図８で説明したＪａｖａアプリケー
ション実行環境に適用した場合を表している。図３にお
いて、Ｊａｖａソースプログラム３０１、Ｊａｖａコン
パイラ３０２、Ｊａｖａバイトコード３０３は開発コン
ピュータ上で処理されることは従来と同様である。
【００３５】一方、Ｊａｖａバイトコード３０４は、実
行コンピュータにネットワーク転送されてきたＪａｖａ
アプリケーションプログラムで業界標準となっている。
これを命令変換処理３０５でＮａｔｉｖｅコード３０６
へ変換する処理を、追加命令変換回路１１０が実行す
る。Ｎａｔｉｖｅコード３０６は、Ｊａｖａプログラム
３０７実行として、命令バス１０４へ供給され、中央処
理装置で処理される手順は第１の実施の形態で説明した
ものと同じである。
行コンピュータにネットワーク転送されてきたＪａｖａ
アプリケーションプログラムで業界標準となっている。
これを命令変換処理３０５でＮａｔｉｖｅコード３０６
へ変換する処理を、追加命令変換回路１１０が実行す
る。Ｎａｔｉｖｅコード３０６は、Ｊａｖａプログラム
３０７実行として、命令バス１０４へ供給され、中央処
理装置で処理される手順は第１の実施の形態で説明した
ものと同じである。
【００３６】図８と比較するとＪＩＴコンパイラ８０５
で処理する部分が、この実施の形態では命令変換処理３
０５に置き換わっている。これは、従来のＪＩＴ環境で
は、ソフトウェア処理であったものが、この実施の形態
によりハードウェア処理になったことによる。これによ
り、従来に比べて高速にＪａｖａアプリケーションを処
理することができる。
で処理する部分が、この実施の形態では命令変換処理３
０５に置き換わっている。これは、従来のＪＩＴ環境で
は、ソフトウェア処理であったものが、この実施の形態
によりハードウェア処理になったことによる。これによ
り、従来に比べて高速にＪａｖａアプリケーションを処
理することができる。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
追加命令を未使用のコプロセッサに割り当てて、命令処
理部で処理可能な命令列に変換して、その命令列を中央
処理装置の命令処理部に処理させることで、中央処理装
置の命令処理部を変更することなく命令を追加できるよ
うにしたため、設計を効率化できると共に設計期間を短
縮でき、また、カスタム要求にも即応できる。
追加命令を未使用のコプロセッサに割り当てて、命令処
理部で処理可能な命令列に変換して、その命令列を中央
処理装置の命令処理部に処理させることで、中央処理装
置の命令処理部を変更することなく命令を追加できるよ
うにしたため、設計を効率化できると共に設計期間を短
縮でき、また、カスタム要求にも即応できる。
【００３８】また、本発明によれば、Ｊａｖａアプリケ
ーションのような業界標準への即応も可能であり、か
つ、従来のソフトウェア処理よりも高速にアプリケーシ
ョンの処理ができる。
ーションのような業界標準への即応も可能であり、か
つ、従来のソフトウェア処理よりも高速にアプリケーシ
ョンの処理ができる。
【図１】本発明の第１の実施の形態のブロック図であ
る。
る。
【図２】本発明の第２の実施の形態のブロック図であ
る。
る。
【図３】本発明の第３の実施の形態の処理動作説明図で
ある。
ある。
【図４】命令変換の具体例を示す図である。
【図５】従来の一例のブロック図である。
【図６】従来の他の例のブロック図である。
【図７】中央処理装置の命令構成の一例を示す図であ
る。
る。
【図８】従来のＪａｖａアプリケーション開発・実行環
境説明図である。
境説明図である。
【図９】従来の更に他の例のブロック図である。
１０１、２０１ システムバス １０２、２０２ バスインタフェース部（ＢＵＳ＿ＩＮ
Ｔ） １０３、２０３ データバス １０４、２０４ 命令バス １０５、２０５ ＡＬＵデコーダ（ＡＬＵ＿ＤＥＣ） １０６、２０６ ＡＬＵ実行部（ＡＬＵ＿ＥＸＥ） １０７、２０７ コプロセッサデコーダ（ＦＰＵ＿ＤＥ
Ｃ） １０８、２０８ コプロセッサ実行部（ＦＰＵ＿ＥＸ
Ｅ） １０９、２０９ ロードストア部（ＬＤ＿ＳＴ） １１０、２１０ 追加命令変換回路（ＥＸ＿ＣＯＮＶ） １１１、２１１ 停止信号 ２１２ 命令キャッシュ（ＩＣＡＣＨＥ） ２１３ データキャッシュ（ＤＣＡＣＨＥ） ３０１ Ｊａｖａソースプログラム ３０２ Ｊａｖａコンパイラ ３０３、３０４ Ｊａｖａバイトコード ３０５ 命令変換処理 ３０６ Ｎａｔｉｖｅコード ３０７ Ｊａｖａプログラム実行
Ｔ） １０３、２０３ データバス １０４、２０４ 命令バス １０５、２０５ ＡＬＵデコーダ（ＡＬＵ＿ＤＥＣ） １０６、２０６ ＡＬＵ実行部（ＡＬＵ＿ＥＸＥ） １０７、２０７ コプロセッサデコーダ（ＦＰＵ＿ＤＥ
Ｃ） １０８、２０８ コプロセッサ実行部（ＦＰＵ＿ＥＸ
Ｅ） １０９、２０９ ロードストア部（ＬＤ＿ＳＴ） １１０、２１０ 追加命令変換回路（ＥＸ＿ＣＯＮＶ） １１１、２１１ 停止信号 ２１２ 命令キャッシュ（ＩＣＡＣＨＥ） ２１３ データキャッシュ（ＤＣＡＣＨＥ） ３０１ Ｊａｖａソースプログラム ３０２ Ｊａｖａコンパイラ ３０３、３０４ Ｊａｖａバイトコード ３０５ 命令変換処理 ３０６ Ｎａｔｉｖｅコード ３０７ Ｊａｖａプログラム実行
Claims (4)
- 【請求項１】 命令供給部と命令処理部を有する中央処
理装置と同期して動作し、対応する命令である場合にの
み動作し、該中央処理装置の機能を補助・拡張するコプ
ロセッサを１つ以上有し、かつ、未使用のコプロセッサ
がある情報処理装置において、 前記未使用のコプロセッサの命令に割り当てた追加命令
を入力として受け、該追加命令を前記命令処理部で処理
可能な命令列に変換して前記命令処理部へ出力する命令
変換手段と、 前記命令変換手段が動作中は、前記命令供給部による前
記命令処理部への命令供給を停止させる供給停止手段と
を有することを特徴とする情報処理装置。 - 【請求項２】 前記命令変換手段に前記追加命令が入力
されていないときは、前記供給停止手段は前記命令供給
部による前記命令処理部への命令供給の停止を解除する
ことを特徴とする請求項１記載の情報処理装置。 - 【請求項３】 前記供給停止手段は、前記命令変換手段
が動作中は、前記命令供給部を構成するバスインタフェ
ース部から前記命令処理部への命令供給を停止させるこ
とを特徴とする請求項１又は２記載の情報処理装置。 - 【請求項４】 前記供給停止手段は、前記命令変換手段
が動作中は、前記命令供給部を構成する命令キャッシュ
から前記命令処理部への命令供給を停止させることを特
徴とする請求項１又は２記載の情報処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156772A JPH113225A (ja) | 1997-06-13 | 1997-06-13 | 情報処理装置 |
| EP98250207A EP0884677A3 (en) | 1997-06-13 | 1998-06-12 | Data processing apparatus having co-processor |
| KR1019980022139A KR19990006957A (ko) | 1997-06-13 | 1998-06-13 | 보조처리기를 갖는 데이타처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156772A JPH113225A (ja) | 1997-06-13 | 1997-06-13 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113225A true JPH113225A (ja) | 1999-01-06 |
Family
ID=15634986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156772A Pending JPH113225A (ja) | 1997-06-13 | 1997-06-13 | 情報処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0884677A3 (ja) |
| JP (1) | JPH113225A (ja) |
| KR (1) | KR19990006957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7178046B2 (en) | 1999-07-09 | 2007-02-13 | Renesas Technology Corp. | Halting clock signals to input and result latches in processing path upon fetching of instruction not supported |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9920676D0 (en) * | 1999-09-01 | 1999-11-03 | Tao Group Ltd | Translating and executing object-oriented computer programs |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3689595T2 (de) * | 1985-04-08 | 1994-05-19 | Hitachi Ltd | Datenverarbeitungssystem. |
| US4841476A (en) * | 1986-10-06 | 1989-06-20 | International Business Machines Corporation | Extended floating point operations supporting emulation of source instruction execution |
| US5077657A (en) * | 1989-06-15 | 1991-12-31 | Unisys | Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor |
| US5542059A (en) * | 1994-01-11 | 1996-07-30 | Exponential Technology, Inc. | Dual instruction set processor having a pipeline with a pipestage functional unit that is relocatable in time and sequence order |
| US6496922B1 (en) * | 1994-10-31 | 2002-12-17 | Sun Microsystems, Inc. | Method and apparatus for multiplatform stateless instruction set architecture (ISA) using ISA tags on-the-fly instruction translation |
| EP0976029A2 (en) * | 1996-01-24 | 2000-02-02 | Sun Microsystems, Inc. | A processor for executing instruction sets received from a network or from a local memory |
-
1997
- 1997-06-13 JP JP9156772A patent/JPH113225A/ja active Pending
-
1998
- 1998-06-12 EP EP98250207A patent/EP0884677A3/en not_active Withdrawn
- 1998-06-13 KR KR1019980022139A patent/KR19990006957A/ko not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7178046B2 (en) | 1999-07-09 | 2007-02-13 | Renesas Technology Corp. | Halting clock signals to input and result latches in processing path upon fetching of instruction not supported |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990006957A (ko) | 1999-01-25 |
| EP0884677A3 (en) | 1999-07-28 |
| EP0884677A2 (en) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0782071B1 (en) | Data processor | |
| KR100440841B1 (ko) | 마이크로컴퓨터 | |
| US5748950A (en) | Method and apparatus for providing an optimized compare-and-branch instruction | |
| CN1127687C (zh) | 带外部协处理器可访问的上下文切换寄存器组的risc处理器 | |
| US6157997A (en) | Processor and information processing apparatus with a reconfigurable circuit | |
| US4715013A (en) | Coprocessor instruction format | |
| US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US5701442A (en) | Method of modifying an instruction set architecture of a computer processor to maintain backward compatibility | |
| JPS6014341A (ja) | 基本命令セツト計算機システムにおけるトラツプ割込み方式 | |
| KR20070072396A (ko) | 이질적 리소스와의 명령어 세트 아키텍처-기반 시퀀서간통신 | |
| US7574583B2 (en) | Processing apparatus including dedicated issue slot for loading immediate value, and processing method therefor | |
| JPH0758466B2 (ja) | ソース命令実行をエミュレートする装置 | |
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| JPH0135367B2 (ja) | ||
| JPS6184740A (ja) | 汎用オブジエクトコ−ド生成方式 | |
| US7096344B2 (en) | Processor for improving instruction utilization using multiple parallel processors and computer system equipped with the processor | |
| Kawano et al. | Fine-grain multi-thread processor architecture for massively parallel processing | |
| US7266811B2 (en) | Methods, systems, and computer program products for translating machine code associated with a first processor for execution on a second processor | |
| KR19990006957A (ko) | 보조처리기를 갖는 데이타처리장치 | |
| KR20050119125A (ko) | 프로세서 | |
| JP2003208306A (ja) | プロセシングアーキテクチャ、該アーキテクチャ実現システム及び該システムのオペレーション方法 | |
| US6029003A (en) | Method of assigning external variables to memories when compiling source program | |
| EP1235139B1 (en) | System and method for supporting precise exceptions in a data processor having a clustered architecture | |
| JPH03268041A (ja) | キャッシュ操作明示化コンピュータ | |
| JP3729142B2 (ja) | 並列演算処理装置 |