JPH1132479A - 電圧共振型スイッチング電源 - Google Patents
電圧共振型スイッチング電源Info
- Publication number
- JPH1132479A JPH1132479A JP9183499A JP18349997A JPH1132479A JP H1132479 A JPH1132479 A JP H1132479A JP 9183499 A JP9183499 A JP 9183499A JP 18349997 A JP18349997 A JP 18349997A JP H1132479 A JPH1132479 A JP H1132479A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- voltage
- power supply
- main switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】
【課題】 入力電圧や負荷が変動しても発振周波数が固
定化される電圧共振型スイッチング電源を提供するこ
と。 【解決手段】 共振用インダクタＬ１と一次巻線ｎ１の
直列回路を主スイッチング素子Ｑ１に接続すると共に、
この直列回路と並列に接続された第２のコンデンサＣ２
と第２のスイッチング素子Ｑ２の回路と、この主スイッ
チング素子に装着された共振用コンデンサＣ１とを有す
る電圧共振型スイッチング電源において、スイッチング
の１周期を設定するタイマ回路と、このタイマ回路のト
リガ信号によって前記主スイッチング素子をターンオン
すると共に、第２のスイッチング素子をターンオフし、
前記主スイッチング素子のオン期間によって出力電圧の
安定化をする制御回路部とを具備することを特徴として
いる。
定化される電圧共振型スイッチング電源を提供するこ
と。 【解決手段】 共振用インダクタＬ１と一次巻線ｎ１の
直列回路を主スイッチング素子Ｑ１に接続すると共に、
この直列回路と並列に接続された第２のコンデンサＣ２
と第２のスイッチング素子Ｑ２の回路と、この主スイッ
チング素子に装着された共振用コンデンサＣ１とを有す
る電圧共振型スイッチング電源において、スイッチング
の１周期を設定するタイマ回路と、このタイマ回路のト
リガ信号によって前記主スイッチング素子をターンオン
すると共に、第２のスイッチング素子をターンオフし、
前記主スイッチング素子のオン期間によって出力電圧の
安定化をする制御回路部とを具備することを特徴として
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、電圧共振型スイッ
チング電源に関し、特に主スイッチ素子に印加する電圧
を低減するアクティブクランプ回路を有する電圧共振コ
ンバータの動作安定性と損失特性の改良に関する。
チング電源に関し、特に主スイッチ素子に印加する電圧
を低減するアクティブクランプ回路を有する電圧共振コ
ンバータの動作安定性と損失特性の改良に関する。
【０００２】
【従来の技術】従来の電圧共振型スイッチング電源は、
例えば、本出願人の提案にかかる特開平３−２６５４６
５号公報に開示されているように、インダクタとキャパ
シタの共振現象を利用するものである。そして、スイッ
チング素子がターンオン、ターンオフする際に、電圧を
ゼロにすることにより、スイッチング損失を理論的には
ゼロにできるため、スイッチング電源の高周波化技術の
一つとして注目されている。
例えば、本出願人の提案にかかる特開平３−２６５４６
５号公報に開示されているように、インダクタとキャパ
シタの共振現象を利用するものである。そして、スイッ
チング素子がターンオン、ターンオフする際に、電圧を
ゼロにすることにより、スイッチング損失を理論的には
ゼロにできるため、スイッチング電源の高周波化技術の
一つとして注目されている。
【０００３】しかし、電圧を共振させることにより、ス
イッチに印加する電圧がパルス幅制御方式等の他の方式
に比べて非常に高くなる。これを改善するために、アク
ティブクランプ回路と称するキャパシタとスイッチを直
列接続したものを、トランスの巻線若しくは主スイッチ
に並列接続し、主スイッチに印加する電圧を低減してい
る（例えば、"Characterization of an Active Clamp F
lyback Topology forPower Factor Correction Applica
tions",ＩＥＥＥ,Power Electronics,p.412,(1944))。
イッチに印加する電圧がパルス幅制御方式等の他の方式
に比べて非常に高くなる。これを改善するために、アク
ティブクランプ回路と称するキャパシタとスイッチを直
列接続したものを、トランスの巻線若しくは主スイッチ
に並列接続し、主スイッチに印加する電圧を低減してい
る（例えば、"Characterization of an Active Clamp F
lyback Topology forPower Factor Correction Applica
tions",ＩＥＥＥ,Power Electronics,p.412,(1944))。
【０００４】
【発明が解決しようとする課題】ところが、電圧共振型
コンバータも、アクティブクランプ回路付き電圧共振型
コンバータも、入力電圧や負荷に応じて発振周波数が大
きく変動してしまい、ノイズフィルタやトランスの利用
率を低下させてしまうという課題があった。本発明は上
述の課題を解決したもので、入力電圧や負荷が変動して
も発振周波数が固定化される電圧共振型スイッチング電
源を提供することを目的とする。
コンバータも、アクティブクランプ回路付き電圧共振型
コンバータも、入力電圧や負荷に応じて発振周波数が大
きく変動してしまい、ノイズフィルタやトランスの利用
率を低下させてしまうという課題があった。本発明は上
述の課題を解決したもので、入力電圧や負荷が変動して
も発振周波数が固定化される電圧共振型スイッチング電
源を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成する請
求項１記載の電圧共振型スイッチング電源は、共振用イ
ンダクタＬ１と一次巻線ｎ１の直列回路を主スイッチン
グ素子Ｑ１に接続すると共に、この直列回路と並列に接
続された第２のコンデンサＣ２と第２のスイッチング素
子Ｑ２の回路と、この主スイッチング素子に装着された
共振用コンデンサＣ１とを有する電圧共振型スイッチン
グ電源において、スイッチングの１周期を設定するタイ
マ回路と、このタイマ回路のトリガ信号によって前記主
スイッチング素子をターンオンすると共に、第２のスイ
ッチング素子をターンオフし、前記主スイッチング素子
のオン期間によって出力電圧の安定化をする制御回路部
とを具備することを特徴としている。
求項１記載の電圧共振型スイッチング電源は、共振用イ
ンダクタＬ１と一次巻線ｎ１の直列回路を主スイッチン
グ素子Ｑ１に接続すると共に、この直列回路と並列に接
続された第２のコンデンサＣ２と第２のスイッチング素
子Ｑ２の回路と、この主スイッチング素子に装着された
共振用コンデンサＣ１とを有する電圧共振型スイッチン
グ電源において、スイッチングの１周期を設定するタイ
マ回路と、このタイマ回路のトリガ信号によって前記主
スイッチング素子をターンオンすると共に、第２のスイ
ッチング素子をターンオフし、前記主スイッチング素子
のオン期間によって出力電圧の安定化をする制御回路部
とを具備することを特徴としている。
【０００６】本発明の請求項１では、タイマ回路によっ
てスイッチングの１周期を定めており、この周期内で主
スイッチング素子と第２のスイッチング素子がオンオフ
動作を繰り返しているので、発振周波数が固定化でき
る。発振周波数が固定化されると、トランスやノイズフ
ィルタの利用効率の最適化が図れる。電圧共振型スイッ
チング電源の出力電圧の安定化は、主スイッチング素子
のオン期間の調整によって行われる。
てスイッチングの１周期を定めており、この周期内で主
スイッチング素子と第２のスイッチング素子がオンオフ
動作を繰り返しているので、発振周波数が固定化でき
る。発振周波数が固定化されると、トランスやノイズフ
ィルタの利用効率の最適化が図れる。電圧共振型スイッ
チング電源の出力電圧の安定化は、主スイッチング素子
のオン期間の調整によって行われる。
【０００７】この場合、請求項２のように、前記制御回
路部は、前記タイマ回路からの出力信号をセット端子に
入力し、Ｑ出力信号を前記主スイッチング素子の制御端
子に送る第１のフリップフロップ回路と、前記主スイッ
チング素子のターンオフするタイミングを検出して、こ
の第１のフリップフロップ回路のリセット端子に送るタ
イミング検出手段と、前記タイマ回路からの出力信号を
リセット端子に入力し、Ｑ出力信号を前記第２のスイッ
チング素子の制御端子に送ると共に、このタイミング検
出手段からの信号をセット端子に入力する第２のフリッ
プフロップ回路とを有するように構成してもよい。この
ような構成によれば、主スイッチング素子のターンオフ
は、タイミング検出手段によって第１のフリップフロッ
プ回路のリセット端子に送るタイミングでなされるが、
同時に第２のフリップフロップ回路のセット端子にも入
力することで、第２のスイッチング素子をターンオンさ
せる。
路部は、前記タイマ回路からの出力信号をセット端子に
入力し、Ｑ出力信号を前記主スイッチング素子の制御端
子に送る第１のフリップフロップ回路と、前記主スイッ
チング素子のターンオフするタイミングを検出して、こ
の第１のフリップフロップ回路のリセット端子に送るタ
イミング検出手段と、前記タイマ回路からの出力信号を
リセット端子に入力し、Ｑ出力信号を前記第２のスイッ
チング素子の制御端子に送ると共に、このタイミング検
出手段からの信号をセット端子に入力する第２のフリッ
プフロップ回路とを有するように構成してもよい。この
ような構成によれば、主スイッチング素子のターンオフ
は、タイミング検出手段によって第１のフリップフロッ
プ回路のリセット端子に送るタイミングでなされるが、
同時に第２のフリップフロップ回路のセット端子にも入
力することで、第２のスイッチング素子をターンオンさ
せる。
【０００８】請求項３のように、制御回路部は、前記タ
イマ回路と第１のフリップフロップ回路のセット端子と
の間に第１の遅延回路を有し、前記タイミング検出手段
と第２のフリップフロップ回路のセット端子との間に第
２の遅延回路を有するように構成してもよい。すると、
主スイッチング素子と第２のスイッチング素子は、ター
ンオンする前に寄生ダイオードを通して電流が流れるの
で、第１及び第２の遅延回路によってこの期間にゲート
端子に電圧を与え、ターンオンするタイミングを遅延さ
せる。すると、ゼロ電圧ターンオンによってスイッチン
グ損失が発生しなくてすむ。
イマ回路と第１のフリップフロップ回路のセット端子と
の間に第１の遅延回路を有し、前記タイミング検出手段
と第２のフリップフロップ回路のセット端子との間に第
２の遅延回路を有するように構成してもよい。すると、
主スイッチング素子と第２のスイッチング素子は、ター
ンオンする前に寄生ダイオードを通して電流が流れるの
で、第１及び第２の遅延回路によってこの期間にゲート
端子に電圧を与え、ターンオンするタイミングを遅延さ
せる。すると、ゼロ電圧ターンオンによってスイッチン
グ損失が発生しなくてすむ。
【０００９】請求項４のように、前記タイミング検出手
段は、電圧共振型スイッチング電源の出力電圧と基準電
圧とを比較して誤差電圧信号を出力するエラーアンプ
と、前記主スイッチング素子の電流検出抵抗側電位とこ
のエラーアンプの出力信号とを比較するコンパレータ回
路とを有する構成としてもよい。すると、主スイッチン
グ素子のターンオフは、電流波形を検出し、出力電圧信
号でコントロールするエラーアンプの出力電圧と比較し
て、電流波形がエラーアンプ出力電圧レベルを超えたと
きに、第１のフリップフロップ回路のリセット端子に信
号を与えることで、なされる。
段は、電圧共振型スイッチング電源の出力電圧と基準電
圧とを比較して誤差電圧信号を出力するエラーアンプ
と、前記主スイッチング素子の電流検出抵抗側電位とこ
のエラーアンプの出力信号とを比較するコンパレータ回
路とを有する構成としてもよい。すると、主スイッチン
グ素子のターンオフは、電流波形を検出し、出力電圧信
号でコントロールするエラーアンプの出力電圧と比較し
て、電流波形がエラーアンプ出力電圧レベルを超えたと
きに、第１のフリップフロップ回路のリセット端子に信
号を与えることで、なされる。
【００１０】請求項５のように、前記第２のコンデンサ
は前記主スイッチング素子に生成する電圧を所定値以下
にクランプし、前記第２のスイッチング素子はアクティ
ブクランプ回路用とするとよい。すると、第２のコンデ
ンサと第２のスイッチング素子により、主スイッチング
素子に印加される電圧を低減することができる。
は前記主スイッチング素子に生成する電圧を所定値以下
にクランプし、前記第２のスイッチング素子はアクティ
ブクランプ回路用とするとよい。すると、第２のコンデ
ンサと第２のスイッチング素子により、主スイッチング
素子に印加される電圧を低減することができる。
【００１１】
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の適用される電圧共振型スイッチン
グ電源の回路図である。図において、コンバータ部１０
では、商用の交流電源等からの入力電力がＥＭＩノイズ
フィルタ等を介してダイオードブリッジＤＢで整流さ
れ、入力コンデンサＣinで平滑化されている。入力コン
デンサＣinで直流化された入力電圧は、共振用インダク
タＬ１とトランスの一次巻線ｎ１の直列回路を介して主
スイッチング素子Ｑ１に印加される。第２のコンデンサ
Ｃ２と第２のスイッチング素子Ｑ２の回路は、共振用イ
ンダクタＬ１と一次巻線ｎ１の直列回路と並列に接続さ
れている。主スイッチング素子Ｑ１はＭＯＳＦＥＴ等の
スイッチング素子で、ソース・ドレイン端子間には共振
用コンデンサＣ１が接続されると共に、ソース端子には
電流検出抵抗Ｒ１が接続されている。トランスの二次巻
線ｎ２には、整流ダイオードＤ１と出力コンデンサＣou
tが接続されており、直流の出力電圧Ｖoutが負荷に供給
されている。
する。図１は本発明の適用される電圧共振型スイッチン
グ電源の回路図である。図において、コンバータ部１０
では、商用の交流電源等からの入力電力がＥＭＩノイズ
フィルタ等を介してダイオードブリッジＤＢで整流さ
れ、入力コンデンサＣinで平滑化されている。入力コン
デンサＣinで直流化された入力電圧は、共振用インダク
タＬ１とトランスの一次巻線ｎ１の直列回路を介して主
スイッチング素子Ｑ１に印加される。第２のコンデンサ
Ｃ２と第２のスイッチング素子Ｑ２の回路は、共振用イ
ンダクタＬ１と一次巻線ｎ１の直列回路と並列に接続さ
れている。主スイッチング素子Ｑ１はＭＯＳＦＥＴ等の
スイッチング素子で、ソース・ドレイン端子間には共振
用コンデンサＣ１が接続されると共に、ソース端子には
電流検出抵抗Ｒ１が接続されている。トランスの二次巻
線ｎ２には、整流ダイオードＤ１と出力コンデンサＣou
tが接続されており、直流の出力電圧Ｖoutが負荷に供給
されている。
【００１２】制御回路部２０は、コンバータ部１０の出
力電圧Ｖoutが一定電圧に安定化されるように、主スイ
ッチング素子Ｑ１にオンオフ制御信号を送ると共に、第
２のスイッチング素子のオンオフタイミングを制御し
て、主スイッチング素子に過大な電圧が印加されるのを
防止している。タイマ回路２２は、スイッチングの１周
期を設定するもので、この１周期内において主スイッチ
ング素子Ｑ１と第２のスイッチング素子Ｑ２が交互にオ
ンオフ動作する。
力電圧Ｖoutが一定電圧に安定化されるように、主スイ
ッチング素子Ｑ１にオンオフ制御信号を送ると共に、第
２のスイッチング素子のオンオフタイミングを制御し
て、主スイッチング素子に過大な電圧が印加されるのを
防止している。タイマ回路２２は、スイッチングの１周
期を設定するもので、この１周期内において主スイッチ
ング素子Ｑ１と第２のスイッチング素子Ｑ２が交互にオ
ンオフ動作する。
【００１３】第１のフリップフロップ回路Ｆ／Ｆ１は、
タイマ回路２２からの出力信号を第１の遅延回路２６を
介してセット端子に入力し、Ｑ出力信号がアンプ２５を
介して主スイッチング素子Ｑ１のゲート端子に送られて
いる。タイミング検出手段３０は、主スイッチング素子
Ｑ１のターンオフするタイミングを検出して、第１のフ
リップフロップ回路Ｆ／Ｆ１のリセット端子に送もの
で、ここではエラーアンプ３２とコンパレータ３４によ
り構成されている。エラーアンプ３２は、コンバータ部
１０の出力電圧Ｖoutと基準電圧とを比較して誤差電圧
信号を出力する。コンパレータ回路３４は、主スイッチ
ング素子Ｑ１の電流検出抵抗Ｒ１側電位とエラーアンプ
３２の出力信号とを比較して出力する。このように、電
流検出抵抗Ｒ１の電位を出力電圧の安定化のために帰還
する構成を電流モードと呼び、エラーアンプ３２の出力
信号をコンパレータ３４なしでフリップフロップ回路Ｆ
／Ｆに送る電圧モードと比較すると、負荷側に伝達する
電力そのものを帰還しているため、誤差が少なくなると
共に、制御系の遅れが少なくなって出力電圧の安定化が
確実になされるという効果がある。
タイマ回路２２からの出力信号を第１の遅延回路２６を
介してセット端子に入力し、Ｑ出力信号がアンプ２５を
介して主スイッチング素子Ｑ１のゲート端子に送られて
いる。タイミング検出手段３０は、主スイッチング素子
Ｑ１のターンオフするタイミングを検出して、第１のフ
リップフロップ回路Ｆ／Ｆ１のリセット端子に送もの
で、ここではエラーアンプ３２とコンパレータ３４によ
り構成されている。エラーアンプ３２は、コンバータ部
１０の出力電圧Ｖoutと基準電圧とを比較して誤差電圧
信号を出力する。コンパレータ回路３４は、主スイッチ
ング素子Ｑ１の電流検出抵抗Ｒ１側電位とエラーアンプ
３２の出力信号とを比較して出力する。このように、電
流検出抵抗Ｒ１の電位を出力電圧の安定化のために帰還
する構成を電流モードと呼び、エラーアンプ３２の出力
信号をコンパレータ３４なしでフリップフロップ回路Ｆ
／Ｆに送る電圧モードと比較すると、負荷側に伝達する
電力そのものを帰還しているため、誤差が少なくなると
共に、制御系の遅れが少なくなって出力電圧の安定化が
確実になされるという効果がある。
【００１４】第２のフリップフロップ回路Ｆ／Ｆ２は、
タイマ回路２２からの出力信号をリセット端子に入力
し、Ｑ出力信号をアンプＵ１を介して第２のスイッチン
グ素子Ｑ２の制御端子に送ると共に、コンパレータ回路
３４の出力信号を第２の遅延回路２８を介してセット端
子に入力する。
タイマ回路２２からの出力信号をリセット端子に入力
し、Ｑ出力信号をアンプＵ１を介して第２のスイッチン
グ素子Ｑ２の制御端子に送ると共に、コンパレータ回路
３４の出力信号を第２の遅延回路２８を介してセット端
子に入力する。
【００１５】このように構成された装置の動作を次に説
明する。図２は図１の装置の動作を説明する波形図で、
（Ａ）は主スイッチング素子Ｑ１のドレイン電流、
（Ｂ）は主スイッチング素子Ｑ１のドレイン−ソース間
電位、（Ｃ）はタイマ回路２２の出力信号ＯＵＴ、
（Ｄ）はＦ／Ｆ１のセット端子電位、（Ｅ）はＦ／Ｆ１
のリセット端子電位、（Ｆ）は主スイッチング素子Ｑ１
のゲート電位、（Ｇ）は第２のスイッチング素子Ｑ２の
ドレイン電流、（Ｈ）は主スイッチング素子Ｑ１のドレ
イン−ソース間電位、（Ｉ）はＦ／Ｆ２のセット端子電
位、（Ｊ）は第２のスイッチング素子Ｑ２のゲート電位
である。
明する。図２は図１の装置の動作を説明する波形図で、
（Ａ）は主スイッチング素子Ｑ１のドレイン電流、
（Ｂ）は主スイッチング素子Ｑ１のドレイン−ソース間
電位、（Ｃ）はタイマ回路２２の出力信号ＯＵＴ、
（Ｄ）はＦ／Ｆ１のセット端子電位、（Ｅ）はＦ／Ｆ１
のリセット端子電位、（Ｆ）は主スイッチング素子Ｑ１
のゲート電位、（Ｇ）は第２のスイッチング素子Ｑ２の
ドレイン電流、（Ｈ）は主スイッチング素子Ｑ１のドレ
イン−ソース間電位、（Ｉ）はＦ／Ｆ２のセット端子電
位、（Ｊ）は第２のスイッチング素子Ｑ２のゲート電位
である。
【００１６】最初、時刻Ｔ１でタイマ回路２２の出力信
号ＯＵＴがオンすると、先ず主スイッチング素子Ｑ１の
寄生容量の放電がなされて、ドレイン−ソース間電位が
低下してゼロ電位に低下する。時刻Ｔ２で寄生容量の放
電が終了すると、主スイッチング素子Ｑ１のドレイン電
流が当初寄生ダイオードの影響を受けて逆方向に流れ、
その後順方向に流れる三角波電流が発生する。時刻Ｔ３
は、タイマ回路２２の出力信号ＯＵＴがオフした後、第
１の遅延回路２６がタイムアップした時刻で、第１の遅
延回路２６の遅延時間は主スイッチング素子Ｑ１のドレ
イン−ソース間電位がゼロ電位となる時刻Ｔ２以降にタ
イムアップすべく選定されている。時刻Ｔ３では、主ス
イッチング素子Ｑ１のゲート電位がＬからＨになり、タ
ーンオンする。
号ＯＵＴがオンすると、先ず主スイッチング素子Ｑ１の
寄生容量の放電がなされて、ドレイン−ソース間電位が
低下してゼロ電位に低下する。時刻Ｔ２で寄生容量の放
電が終了すると、主スイッチング素子Ｑ１のドレイン電
流が当初寄生ダイオードの影響を受けて逆方向に流れ、
その後順方向に流れる三角波電流が発生する。時刻Ｔ３
は、タイマ回路２２の出力信号ＯＵＴがオフした後、第
１の遅延回路２６がタイムアップした時刻で、第１の遅
延回路２６の遅延時間は主スイッチング素子Ｑ１のドレ
イン−ソース間電位がゼロ電位となる時刻Ｔ２以降にタ
イムアップすべく選定されている。時刻Ｔ３では、主ス
イッチング素子Ｑ１のゲート電位がＬからＨになり、タ
ーンオンする。
【００１７】時刻Ｔ４では、主スイッチング素子Ｑ１の
ターンオフにより、Ｆ／Ｆ１のリセット端子電位にパル
ス信号が発生する。そして、第２の遅延回路２８がタイ
ムアップした時刻で、Ｆ／Ｆ２のセット端子電位にパル
ス信号が発生して、第２のスイッチング素子Ｑ２のゲー
ト電位がＬからＨになり、ターンオンする。ここで、第
２の遅延回路２８の遅延時間は第２のスイッチング素子
Ｑ２のドレイン−ソース間電位がゼロ電位となる時刻以
降にタイムアップすべく選定されている。タイマ回路２
２の出力信号ＯＵＴがオンすると、第２のスイッチング
素子Ｑ２がターンオフすると共に、時刻Ｔ１以降の動作
を繰り返す。
ターンオフにより、Ｆ／Ｆ１のリセット端子電位にパル
ス信号が発生する。そして、第２の遅延回路２８がタイ
ムアップした時刻で、Ｆ／Ｆ２のセット端子電位にパル
ス信号が発生して、第２のスイッチング素子Ｑ２のゲー
ト電位がＬからＨになり、ターンオンする。ここで、第
２の遅延回路２８の遅延時間は第２のスイッチング素子
Ｑ２のドレイン−ソース間電位がゼロ電位となる時刻以
降にタイムアップすべく選定されている。タイマ回路２
２の出力信号ＯＵＴがオンすると、第２のスイッチング
素子Ｑ２がターンオフすると共に、時刻Ｔ１以降の動作
を繰り返す。
【００１８】尚、上記実施例においては、タイミング検
出回路として電流モードの場合を示したが、電圧モード
としても差し支えない。電圧モードでは、コンパレータ
３４を用いなくてすむので、離散的な部品を用いて電源
回路を構成する場合には、部品点数が少なくてすむ。
出回路として電流モードの場合を示したが、電圧モード
としても差し支えない。電圧モードでは、コンパレータ
３４を用いなくてすむので、離散的な部品を用いて電源
回路を構成する場合には、部品点数が少なくてすむ。
【００１９】
【発明の効果】以上説明したように本発明の請求項１記
載の電圧共振型スイッチング電源によれば、タイマ回路
によってスイッチングの１周期を定めており、この周期
内で主スイッチング素子と第２のスイッチング素子がオ
ンオフ動作を繰り返しているので、発振周波数が固定化
でき、トランスやノイズフィルタの利用効率の最適化が
図れる。
載の電圧共振型スイッチング電源によれば、タイマ回路
によってスイッチングの１周期を定めており、この周期
内で主スイッチング素子と第２のスイッチング素子がオ
ンオフ動作を繰り返しているので、発振周波数が固定化
でき、トランスやノイズフィルタの利用効率の最適化が
図れる。
【００２０】請求項２によれば、主スイッチング素子の
ターンオフは、タイミング検出手段によって第１のフリ
ップフロップ回路のリセット端子に送るタイミングでな
されるが、同時に第２のフリップフロップ回路のセット
端子にも入力することで、第２のスイッチング素子をタ
ーンオンさせる。この場合、請求項３のように、第１の
遅延回路と第２の遅延回路を設けると、主スイッチング
素子と第２のスイッチング素子は、ターンオンする前に
寄生ダイオードを通して電流が流れるので、第１及び第
２の遅延回路によってこの期間にゲート端子に電圧を与
え、ターンオンするタイミングを遅延させる。すると、
ゼロ電圧ターンオンによってスイッチング損失が発生し
なくてすむ。
ターンオフは、タイミング検出手段によって第１のフリ
ップフロップ回路のリセット端子に送るタイミングでな
されるが、同時に第２のフリップフロップ回路のセット
端子にも入力することで、第２のスイッチング素子をタ
ーンオンさせる。この場合、請求項３のように、第１の
遅延回路と第２の遅延回路を設けると、主スイッチング
素子と第２のスイッチング素子は、ターンオンする前に
寄生ダイオードを通して電流が流れるので、第１及び第
２の遅延回路によってこの期間にゲート端子に電圧を与
え、ターンオンするタイミングを遅延させる。すると、
ゼロ電圧ターンオンによってスイッチング損失が発生し
なくてすむ。
【００２１】請求項４のように、タイミング検出手段
は、電圧共振型スイッチング電源の出力電圧と基準電圧
とを比較して誤差電圧信号を出力するエラーアンプと、
前記主スイッチング素子の電流検出抵抗側電位とこのエ
ラーアンプの出力信号とを比較するコンパレータ回路と
を有する構成とすると、主スイッチング素子のターンオ
フは電流モードでなされるので、電圧モードに比較する
と、制御系が安定化するという効果がある。
は、電圧共振型スイッチング電源の出力電圧と基準電圧
とを比較して誤差電圧信号を出力するエラーアンプと、
前記主スイッチング素子の電流検出抵抗側電位とこのエ
ラーアンプの出力信号とを比較するコンパレータ回路と
を有する構成とすると、主スイッチング素子のターンオ
フは電流モードでなされるので、電圧モードに比較する
と、制御系が安定化するという効果がある。
【図１】本発明の適用される電圧共振型スイッチング電
源の回路図である。
源の回路図である。
【図２】図１の装置の動作を説明する波形図である。
１０ コンバータ部 ２０ 制御回路部 ２２ タイマ回路 ２６ 遅延回路 ３０ タイミング検出回路 Ｆ／Ｆ フリップフロップ Ｑ１ 主スイッチング素子 Ｑ２ 第２のスイッチング素子
Claims (5)
- 【請求項１】共振用インダクタ（Ｌ１）と一次巻線（ｎ
１）の直列回路を主スイッチング素子（Ｑ１）に接続す
ると共に、この直列回路と並列に接続された第２のコン
デンサ（Ｃ２）と第２のスイッチング素子（Ｑ２）の回
路と、この主スイッチング素子に装着された共振用コン
デンサ（Ｃ１）とを有する電圧共振型スイッチング電源
において、 スイッチングの１周期を設定するタイマ回路（２２）
と、 このタイマ回路のトリガ信号によって前記主スイッチン
グ素子をターンオンすると共に、第２のスイッチング素
子をターンオフし、前記主スイッチング素子のオン期間
によって出力電圧の安定化をする制御回路部（２０）と
を具備することを特徴としている。 - 【請求項２】前記制御回路部は、前記タイマ回路からの
出力信号をセット端子に入力し、Ｑ出力信号を前記主ス
イッチング素子の制御端子に送る第１のフリップフロッ
プ回路と、 前記主スイッチング素子のターンオフするタイミングを
検出して、この第１のフリップフロップ回路のリセット
端子に送るタイミング検出手段（３０）と、 前記タイマ回路からの出力信号をリセット端子に入力
し、Ｑ出力信号を前記第２のスイッチング素子の制御端
子に送ると共に、このタイミング検出手段からの信号を
セット端子に入力する第２のフリップフロップ回路と、 を有することを特徴とする請求項１記載の電圧共振型ス
イッチング電源。 - 【請求項３】前記制御回路部は、前記タイマ回路と第１
のフリップフロップ回路のセット端子との間に第１の遅
延回路を有し、前記タイミング検出手段と第２のフリッ
プフロップ回路のセット端子との間に第２の遅延回路を
有することを特徴とする請求項２記載の電圧共振型スイ
ッチング電源。 - 【請求項４】前記タイミング検出手段は、電圧共振型ス
イッチング電源の出力電圧と基準電圧とを比較して誤差
電圧信号を出力するエラーアンプ（３２）と、前記主ス
イッチング素子の電流検出抵抗側電位とこのエラーアン
プの出力信号とを比較するコンパレータ回路（３４）と
を有することを特徴とする請求項２記載の電圧共振型ス
イッチング電源。 - 【請求項５】前記第２のコンデンサは前記主スイッチン
グ素子に生成する電圧を所定値以下にクランプし、前記
第２のスイッチング素子はアクティブクランプ回路用で
あることを特徴とする請求項１記載の電圧共振型スイッ
チング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18349997A JP3572601B2 (ja) | 1997-07-09 | 1997-07-09 | 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18349997A JP3572601B2 (ja) | 1997-07-09 | 1997-07-09 | 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1132479A true JPH1132479A (ja) | 1999-02-02 |
| JP3572601B2 JP3572601B2 (ja) | 2004-10-06 |
Family
ID=16136902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18349997A Expired - Fee Related JP3572601B2 (ja) | 1997-07-09 | 1997-07-09 | 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572601B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000253656A (ja) * | 1999-02-25 | 2000-09-14 | Nec Ic Microcomput Syst Ltd | スイッチング電源 |
| AT412920B (de) * | 2003-01-07 | 2005-08-25 | Felix Dipl Ing Dr Himmelstoss | Schaltungen zur umformung von wechsel-, gleich oder mischspannungen in wechsel-, gleich oder mischspannungen (ac/ac konverter) |
| JP2009290932A (ja) * | 2008-05-27 | 2009-12-10 | Toyota Industries Corp | スイッチング電源装置 |
| JP2012257454A (ja) * | 2006-12-19 | 2012-12-27 | Allegro Microsyst Inc | コンデンサ充電方法および装置 |
-
1997
- 1997-07-09 JP JP18349997A patent/JP3572601B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000253656A (ja) * | 1999-02-25 | 2000-09-14 | Nec Ic Microcomput Syst Ltd | スイッチング電源 |
| AT412920B (de) * | 2003-01-07 | 2005-08-25 | Felix Dipl Ing Dr Himmelstoss | Schaltungen zur umformung von wechsel-, gleich oder mischspannungen in wechsel-, gleich oder mischspannungen (ac/ac konverter) |
| JP2012257454A (ja) * | 2006-12-19 | 2012-12-27 | Allegro Microsyst Inc | コンデンサ充電方法および装置 |
| JP2009290932A (ja) * | 2008-05-27 | 2009-12-10 | Toyota Industries Corp | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3572601B2 (ja) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9859788B2 (en) | Power factor correction circuit and switching power supply apparatus | |
| CN101019300B (zh) | 绝缘型开关电源装置 | |
| CN112117890A (zh) | 开关电源的控制电路和方法 | |
| US20020021575A1 (en) | Switching power supply apparatus with active clamp circuit | |
| JPH1169811A (ja) | Ｐｆｃコンバータ | |
| EP2101400A2 (en) | Method and apparatus for AC to DC power conversion with reduced harmonic current | |
| US6738266B2 (en) | Switching power supply unit | |
| JPH06165491A (ja) | 電源回路およびこれに用いる制御回路 | |
| CN112953198A (zh) | 开关电源控制器及其控制方法 | |
| US6917528B2 (en) | Switching power transmission device | |
| US5995381A (en) | Pulse width modulation controlled switching regulator | |
| JP3572601B2 (ja) | 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法 | |
| JP3233099B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2003125582A (ja) | 電源装置 | |
| JP4251259B2 (ja) | スイッチング電源装置 | |
| JP4497982B2 (ja) | 電源回路 | |
| JP3191756B2 (ja) | スイッチング電源装置 | |
| JP2002272097A (ja) | スイッチング電源装置 | |
| JP2005295637A (ja) | スイッチング電源装置 | |
| EP0949751A2 (en) | Generator for arc welding machines with forward topology and active clamp | |
| JP2005318224A (ja) | 受信装置 | |
| JPH0767335A (ja) | スイッチング電源装置 | |
| JPH08228478A (ja) | フライバック型ｄｃ−ｄｃコンバ−タ | |
| JPH09140131A (ja) | 共振型コンバータ | |
| JPH09172777A (ja) | 共振型コンバータ用制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040620 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |