JPH11326953A5 - 半導体装置およびその作製方法 - Google Patents

Claims (12)

1. 基板上に形成されたスイッチング素子と、
   前記スイッチング素子と接続された透明性導電膜からなる画素電極と、
   前記画素電極と接して設けられた誘電体多層膜からなる反射膜とを有し、
   前記反射膜は、低屈折率誘電体膜と高屈折率誘電体膜を交互に積層して構成されていることを特徴とする半導体装置。
2. 基板上に形成されたスイッチング素子と、
   前記スイッチング素子と接続された透明性導電膜からなる画素電極と、
   前記画素電極と接して設けられた誘電体多層膜からなる反射膜とを有し、
   前記反射膜は、低屈折率誘電体膜と高屈折率誘電体膜を交互に積層して構成され、
   前記低屈折率誘電体膜として、ＳｉＯ ₂ 、ＭｇＦ ₂ 、Ｎａ ₃ ＡｌＦ ₆ 、アクリル、ポリイミドから選ばれた材料が用いられ、
   前記高屈折率誘電体膜として、ＴｉＯ ₂ 、ＺｒＯ ₂ 、Ｔａ ₂ Ｏ ₅ 、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、Ｓｉ、Ｇｅ、Ｙ ₂ Ｏ ₃ 、Ａｌ ₂ Ｏ ₃ から選ばれた材料が用いられていることを特徴とする半導体装置。
3. 基板上に画素電極と、前記画素電極に接続されているスイッチング素子と、反射膜とを備えた半導体装置であって、
   前記スイッチング素子には、容量が接続され、
   前記容量は、透明性導電膜からなる共通電極と、前記共通電極上の誘電体膜と、前記誘電体膜上の透明性導電膜からなる前記画素電極とで構成され、
   前記共通電極の下方には、誘電体多層膜からなる前記反射膜が設けられ、
   前記反射膜は、低屈折率誘電体膜と高屈折率誘電体膜を交互に積層して構成されていることを特徴とする半導体装置。
4. 請求項３において、前記誘電体膜は、低屈折率誘電体材料で構成され、
   前記共通電極及び前記画素電極は、高屈折率を有する導電材料で構成されていることを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、前記低屈折率誘電体膜の膜厚は７０ｎｍ〜１２２ｎｍであり、前記高屈折率誘電体膜の膜厚は４５．５ｎｍ〜７９．５ｎｍであることを特徴とする半導体装置。
6. 請求項１乃至請求項５のいずれか一において、前記画素電極の膜厚は、５０．５ｎｍ〜８８．４ｎｍであることを特徴とする半導体装置。
7. 請求項１乃至請求項６のいずれか一において、前記半導体装置は、一対の基板間に液晶が封入され、前記画素電極は一方の基板上にマトリクス状に配置されていることを特徴とする半導体装置。
8. 請求項１乃至請求項７のいずれか一において、前記スイッチング素子として、薄膜トランジスタ、薄膜ダイオード、ＭＩＭ素子、またはバリスタ素子を用いることを特徴とする半導体装置。
9. 請求項１乃至請求項８のいずれか一において、前記基板として、ガラス基板、石英基板、セラミックス基板、または半導体基板を用いることを特徴とする半導体装置。
10. 請求項１乃至請求項９のいずれか一に記載の半導体装置を用いることを特徴とするビデ オカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末、または画像再生装置。
11. 基板上にスイッチング素子を形成し、
    前記スイッチング素子を覆って層間絶縁膜を形成し、
    前記層間絶縁膜上に誘電体多層膜からなる反射膜を形成し、
    前記反射膜上に透明性導電膜からなる共通電極を形成し、
    前記共通電極上に低屈折率誘電体膜を形成し、
    前記低屈折率誘電体膜上に、透明性導電膜からなる画素電極を形成し、前記画素電極と前記低屈折率誘電体膜と前記共通電極とからなる補助容量を形成することを特徴とする半導体装置の作製方法。
12. 請求項１１において、スパッタリング法または真空蒸着法を用いて前記誘電体多層膜を形成することを特徴とする半導体装置の作製方法。