JPH11327930A - 複数個のタスクを実行するためのプロセッサおよび方法、マルチタスクコンピュ―タプロセッサ、タスクに各リソ―スを割当てるための回路、複数個のリソ―スを共用するための方法、命令を実行するためのプロセッサ、マルチタスクプロセッサ、コンピュ―タ命令を実行するための方法、ならびにマルチタスク方法 - Google Patents
複数個のタスクを実行するためのプロセッサおよび方法、マルチタスクコンピュ―タプロセッサ、タスクに各リソ―スを割当てるための回路、複数個のリソ―スを共用するための方法、命令を実行するためのプロセッサ、マルチタスクプロセッサ、コンピュ―タ命令を実行するための方法、ならびにマルチタスク方法Info
- Publication number
- JPH11327930A JPH11327930A JP11096570A JP9657099A JPH11327930A JP H11327930 A JPH11327930 A JP H11327930A JP 11096570 A JP11096570 A JP 11096570A JP 9657099 A JP9657099 A JP 9657099A JP H11327930 A JPH11327930 A JP H11327930A
- Authority
- JP
- Japan
- Prior art keywords
- task
- processor
- instruction
- tasks
- resource
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/507—Low-level
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 効率的なパイプラインプロセッサ、マルチタ
スクプロセッサおよびリソースアクセス技術を提供す
る。 【解決手段】 マルチタスクパイプラインプロセッサに
おいて、連続する命令が種々のタスクによって実行さ
れ、前の命令を完了できないときに後の命令の命令実行
パイプラインを取除く必要をなくす。タスクはタスク特
定値をストアするレジスタを共用せず、それによって新
しいタスクが実行のためにスケジュールされるときにレ
ジスタをセーブまたはロードする必要をなくす。命令が
利用不可なリソースにアクセスすれば、その命令はサス
ペンドされ、リソースが利用可となるまで他のタスクの
命令が代わりに実行される。ハードウェアによってタス
クスケジュールが行なわれ、オペレーティングシステム
は必要ではない。
スクプロセッサおよびリソースアクセス技術を提供す
る。 【解決手段】 マルチタスクパイプラインプロセッサに
おいて、連続する命令が種々のタスクによって実行さ
れ、前の命令を完了できないときに後の命令の命令実行
パイプラインを取除く必要をなくす。タスクはタスク特
定値をストアするレジスタを共用せず、それによって新
しいタスクが実行のためにスケジュールされるときにレ
ジスタをセーブまたはロードする必要をなくす。命令が
利用不可なリソースにアクセスすれば、その命令はサス
ペンドされ、リソースが利用可となるまで他のタスクの
命令が代わりに実行される。ハードウェアによってタス
クスケジュールが行なわれ、オペレーティングシステム
は必要ではない。
Description
【０００１】
【関連出願への相互参照】該当なし
【０００２】
【連邦政府資金による研究または開発に関する陳述】該
当せず
当せず
【０００３】
【発明の背景】この発明はデータ処理に関し、より特定
的にはパイプライン化された命令実行、マルチタスキン
グおよびリソースアクセス技術に関する。
的にはパイプライン化された命令実行、マルチタスキン
グおよびリソースアクセス技術に関する。
【０００４】パイプライン化およびマルチタスキングに
よりプロセッサの帯域幅が増加する。これらの技術に伴
う時間および複雑さを低減することが望ましい。
よりプロセッサの帯域幅が増加する。これらの技術に伴
う時間および複雑さを低減することが望ましい。
【０００５】特に、命令実行がパイプライン化される
と、プロセッサは、命令を実行すべきであるかどうかが
わかる前に命令を実行し始めることもあり得る。たとえ
ば、プロセッサが命令Ｉ１を実行し始め、次に、Ｉ１の
実行が完了する前に命令Ｉ２を実行し始めたとする。Ｉ
１の実行が完了できないのであれば、命令Ｉ２を実行す
べきではなく、命令Ｉ２をパイプラインから除去しなけ
ればならない。実際に、どの時点においてもプロセッサ
はパイプラインから除去すべきである２つ以上の命令を
実行しているかもしれない。パイプライン除去に関連す
る回路の複雑さを低減することが望ましい。
と、プロセッサは、命令を実行すべきであるかどうかが
わかる前に命令を実行し始めることもあり得る。たとえ
ば、プロセッサが命令Ｉ１を実行し始め、次に、Ｉ１の
実行が完了する前に命令Ｉ２を実行し始めたとする。Ｉ
１の実行が完了できないのであれば、命令Ｉ２を実行す
べきではなく、命令Ｉ２をパイプラインから除去しなけ
ればならない。実際に、どの時点においてもプロセッサ
はパイプラインから除去すべきである２つ以上の命令を
実行しているかもしれない。パイプライン除去に関連す
る回路の複雑さを低減することが望ましい。
【０００６】また、マルチタスキング環境においてさま
ざまなタスク間での切替えに伴うオーバヘッドを低減す
ることも望ましい。タスクを切替えるには、プロセッサ
により実行されるオペレーティングシステムが、どのタ
スクが次に実行されるべきであるかを定めなければなら
ない。また、オペレーティングシステムは、あるタスク
により用いられたレジスタ値をセーブし、別のタスクに
より用いられる値をレジスタにロードしなければならな
い。これらの機能は相当な数のオペレーティングシステ
ム命令を伴うことがある。こうした動作に関連のある命
令の数を減少することが望ましい。
ざまなタスク間での切替えに伴うオーバヘッドを低減す
ることも望ましい。タスクを切替えるには、プロセッサ
により実行されるオペレーティングシステムが、どのタ
スクが次に実行されるべきであるかを定めなければなら
ない。また、オペレーティングシステムは、あるタスク
により用いられたレジスタ値をセーブし、別のタスクに
より用いられる値をレジスタにロードしなければならな
い。これらの機能は相当な数のオペレーティングシステ
ム命令を伴うことがある。こうした動作に関連のある命
令の数を減少することが望ましい。
【０００７】また、利用可能でないかもしれないリソー
スへのアクセスを改善することが望ましい。そのような
リソースの一例としては、プロセッサが読もうとする際
には空であり、またはプロセッサが書こうとする際には
一杯であるかもしれないＦＩＦＯが挙げられる。ＦＩＦ
Ｏにアクセスする前に、プロセッサはＦＩＦＯが利用可
能であるかどうかを示すフラグを調べる。利用可能でな
いかもしれないリソースにアクセスする速度を改善する
ことが望ましい。
スへのアクセスを改善することが望ましい。そのような
リソースの一例としては、プロセッサが読もうとする際
には空であり、またはプロセッサが書こうとする際には
一杯であるかもしれないＦＩＦＯが挙げられる。ＦＩＦ
Ｏにアクセスする前に、プロセッサはＦＩＦＯが利用可
能であるかどうかを示すフラグを調べる。利用可能でな
いかもしれないリソースにアクセスする速度を改善する
ことが望ましい。
【０００８】また、複数のタスクによるコンピュータリ
ソースの利用を同期化するための単純な同期化方法を提
供し、リソースが別のタスクによりアクセスされるよう
設定されている際に、あるタスクがそのリソースにアク
セスすることによって生じ得るエラーを回避することが
望ましい。
ソースの利用を同期化するための単純な同期化方法を提
供し、リソースが別のタスクによりアクセスされるよう
設定されている際に、あるタスクがそのリソースにアク
セスすることによって生じ得るエラーを回避することが
望ましい。
【０００９】
【発明の概要】この発明はいくつかの実施例において、
効率のよいパイプラインプロセッサ、マルチタスキング
プロセッサおよびリソースアクセス技術を提供する。
効率のよいパイプラインプロセッサ、マルチタスキング
プロセッサおよびリソースアクセス技術を提供する。
【００１０】いくつかの命令実行パイプライン実施例に
おいて、パイプライン除去オーバヘッドはプロセッサが
どのタスクに対しても続けて実行できる命令の数を制限
することによって低減または消去される。このため、い
くつかの実施例では、連続した命令は別々のタスクによ
り実行される。そのため、命令を実行できない場合で
も、次の命令は異なるタスクに属するため当該次の命令
は依然として実行されなければならない。このため、次
の命令はパイプラインから除去されない。
おいて、パイプライン除去オーバヘッドはプロセッサが
どのタスクに対しても続けて実行できる命令の数を制限
することによって低減または消去される。このため、い
くつかの実施例では、連続した命令は別々のタスクによ
り実行される。そのため、命令を実行できない場合で
も、次の命令は異なるタスクに属するため当該次の命令
は依然として実行されなければならない。このため、次
の命令はパイプラインから除去されない。
【００１１】いくつかの実施例では、同じタスクのどの
２つの命令の間でも、プロセッサは別のタスクからの十
分な数の命令を実行してパイプライン除去の必要をなく
している。
２つの命令の間でも、プロセッサは別のタスクからの十
分な数の命令を実行してパイプライン除去の必要をなく
している。
【００１２】タスク切替えに関連するオーバヘッドを低
減するため、いくつかの実施例では各々のタスクに対す
る別個のレジスタが含まれており、レジスタ値がタスク
切替え動作においてセーブされたり、またはリストアさ
れたりする必要がないようにする。特に、いくつかの実
施例では、各タスクは別個のプログラムカウンタ（Ｐ
Ｃ）レジスタおよび別個のフラグを有する。いくつかの
実施例において、タスク切替えはハードウェアによって
１クロックサイクルで行なわれる。
減するため、いくつかの実施例では各々のタスクに対す
る別個のレジスタが含まれており、レジスタ値がタスク
切替え動作においてセーブされたり、またはリストアさ
れたりする必要がないようにする。特に、いくつかの実
施例では、各タスクは別個のプログラムカウンタ（Ｐ
Ｃ）レジスタおよび別個のフラグを有する。いくつかの
実施例において、タスク切替えはハードウェアによって
１クロックサイクルで行なわれる。
【００１３】いくつかの実施例において、プロセッサ
は、リソースが利用可能であるかどうかを予めチェック
することなくリソースにアクセスすることができる。プ
ロセッサがリソースにアクセスする命令を実行する際に
リソースが利用可能でない場合、プロセッサはその命令
をサスペンドする。その命令を実行するはずであったプ
ロセッサ回路は、たとえば別のタスクの命令など、別の
命令を実行するのに利用可能となる。
は、リソースが利用可能であるかどうかを予めチェック
することなくリソースにアクセスすることができる。プ
ロセッサがリソースにアクセスする命令を実行する際に
リソースが利用可能でない場合、プロセッサはその命令
をサスペンドする。その命令を実行するはずであったプ
ロセッサ回路は、たとえば別のタスクの命令など、別の
命令を実行するのに利用可能となる。
【００１４】そのため、いくつかの実施例では、プロセ
ッサはすべてのリソース（たとえばＦＩＦＯなど）の状
態を追跡する。（特に断っていない限り、ここで用いて
いる術語「リソース」はある時点において利用可能であ
るかもしれない、または利用可能でないかもしれない何
かを意味する。）生成される信号は各リソースの状態を
示しており、特にどのリソースがどのタスクに利用可能
であるのかを示す。あるタスクが利用可能でないリソー
スにアクセスを試みた場合、そのタスクはサスペンドさ
れ、プロセッサは本来そのサスペンドされたタスクが利
用できたはずのタイムスロット内で他のタスクを実行で
きる。リソースが利用可能となると、そのサスペンドさ
れたタスクは再開され、そのリソースにアクセスする命
令が再実行される。
ッサはすべてのリソース（たとえばＦＩＦＯなど）の状
態を追跡する。（特に断っていない限り、ここで用いて
いる術語「リソース」はある時点において利用可能であ
るかもしれない、または利用可能でないかもしれない何
かを意味する。）生成される信号は各リソースの状態を
示しており、特にどのリソースがどのタスクに利用可能
であるのかを示す。あるタスクが利用可能でないリソー
スにアクセスを試みた場合、そのタスクはサスペンドさ
れ、プロセッサは本来そのサスペンドされたタスクが利
用できたはずのタイムスロット内で他のタスクを実行で
きる。リソースが利用可能となると、そのサスペンドさ
れたタスクは再開され、そのリソースにアクセスする命
令が再実行される。
【００１５】複数のタスクが１つ以上のリソースを共用
する際の同期エラーを避けるため、いくつかの実施例で
は、あるタスクがリソースのいずれか１つにアクセスし
終わると、そのタスクは、そのリソースを共用する他の
すべてのタスクがそのリソースにアクセスし終わるまで
そのリソースにアクセスすることができない。このた
め、いくつかのネットワーク実施例では、さまざまなタ
スクがＦＩＦＯリソースを共用してデータフレームを処
理する。各タスクは別個のデータフレームを処理する。
フレームを処理するには、タスクは「リクエスト」ＦＩ
ＦＯからフレームアドレスを読む。次に、タスクはコマ
ンドＦＩＦＯに、チャネルプロセッサがフレームを処理
するようにというチャネルプロセッサへのコマンドを書
込む。２つ目のタスクは異なるフレームに対して同様の
動作を行なう。始めのタスクは再び、さらに別のフレー
ムに対して同じ動作を行なう。あるフレームに対して書
かれたコマンドが別のフレームに誤って適用された場
合、フレームは誤って処理される可能性がある。
する際の同期エラーを避けるため、いくつかの実施例で
は、あるタスクがリソースのいずれか１つにアクセスし
終わると、そのタスクは、そのリソースを共用する他の
すべてのタスクがそのリソースにアクセスし終わるまで
そのリソースにアクセスすることができない。このた
め、いくつかのネットワーク実施例では、さまざまなタ
スクがＦＩＦＯリソースを共用してデータフレームを処
理する。各タスクは別個のデータフレームを処理する。
フレームを処理するには、タスクは「リクエスト」ＦＩ
ＦＯからフレームアドレスを読む。次に、タスクはコマ
ンドＦＩＦＯに、チャネルプロセッサがフレームを処理
するようにというチャネルプロセッサへのコマンドを書
込む。２つ目のタスクは異なるフレームに対して同様の
動作を行なう。始めのタスクは再び、さらに別のフレー
ムに対して同じ動作を行なう。あるフレームに対して書
かれたコマンドが別のフレームに誤って適用された場
合、フレームは誤って処理される可能性がある。
【００１６】この可能性をなくし、リクエストＦＩＦＯ
におけるフレームアドレスとコマンドＦＩＦＯにおける
コマンドとを正確に一致させるため、以下の技術が用い
られる。まず、あるタスク（たとえばＴ１）がリクエス
トＦＩＦＯおよびコマンドＦＩＦＯの双方にアクセスを
許されるが、他のどのタスクもこれらのリソースにアク
セスすることを許されない。一旦タスクＴ１がいずれか
のリソースにアクセスし終わると、そのリソースに別の
タスクがアクセスすることが許可され、さらにタスクＴ
１は、そのリソースを共用する他のすべてのタスクがそ
のリソースにアクセスし終わるまでは再びそのリソース
にアクセスすることを許されない。このため、リクエス
トＦＩＦＯにおけるフレームアドレスの順序はコマンド
ＦＩＦＯにおけるコマンドの順序と対応しており、チャ
ネルがフレームアドレスとコマンドとを正確に一致させ
ることができるようにする。この一致を確立するのに特
殊なタグは何ら必要ではなく、この一致は単純なデータ
構造であるＦＩＦＯを用いて確立される。
におけるフレームアドレスとコマンドＦＩＦＯにおける
コマンドとを正確に一致させるため、以下の技術が用い
られる。まず、あるタスク（たとえばＴ１）がリクエス
トＦＩＦＯおよびコマンドＦＩＦＯの双方にアクセスを
許されるが、他のどのタスクもこれらのリソースにアク
セスすることを許されない。一旦タスクＴ１がいずれか
のリソースにアクセスし終わると、そのリソースに別の
タスクがアクセスすることが許可され、さらにタスクＴ
１は、そのリソースを共用する他のすべてのタスクがそ
のリソースにアクセスし終わるまでは再びそのリソース
にアクセスすることを許されない。このため、リクエス
トＦＩＦＯにおけるフレームアドレスの順序はコマンド
ＦＩＦＯにおけるコマンドの順序と対応しており、チャ
ネルがフレームアドレスとコマンドとを正確に一致させ
ることができるようにする。この一致を確立するのに特
殊なタグは何ら必要ではなく、この一致は単純なデータ
構造であるＦＩＦＯを用いて確立される。
【００１７】いくつかの実施例では、プロセッサはネッ
トワークのデータフローを処理するいくつかのタスクを
実行する。プロセッサは高い帯域幅をもたらすのに、上
述のパイプラインおよびタスク切替え技術を用いる。
トワークのデータフローを処理するいくつかのタスクを
実行する。プロセッサは高い帯域幅をもたらすのに、上
述のパイプラインおよびタスク切替え技術を用いる。
【００１８】他の実施例および変更例を以下に説明す
る。この発明は添付の特許請求の範囲により規定され
る。
る。この発明は添付の特許請求の範囲により規定され
る。
【００１９】
【好ましい実施例の説明】図１には、パイプライン化さ
れたマルチタスキングプロセッサ（マイクロコントロー
ラ）１６０を含むポートインターフェイス（ＰＩＦ）回
路１１０が示される。ポートインターフェイス１１０
は、４つの全二重ポートを含み、これらはＡＴＭスイッ
チ１２０とそれぞれ対応の４つのイーサネットセグメン
ト（図示せず）との間でインターフェイスをもたらし、
４つのイーサネットセグメントの各々は対応するＭＡＣ
１３０．０−１３０．３に接続される。各ポート「ｘ」
（ｘ＝０，１，２，３）において、イーサネットセグメ
ントとＡＴＭスイッチ１２０との間のデータは、対応す
るＭＡＣ１３０．ｘおよび対応するスライサ１４０．ｘ
を通って流れる。スライサは周知のＡＴＭ ＳＡＲ機能
を実行し、イーサネットフレームをＡＴＭセルに分割
し、ＡＴＭへ向かう途中でセルにＡＴＭヘッダを付加
し、イーサネットへ向かう途中でセルからフレームをア
センブルする。いくつかの実施例では、ＰＩＦ１１０へ
のＡＴＭスイッチインターフェイスはフレームモードで
動作し、このモードにおいてはＡＴＭスイッチは、間に
介在するセルのない状態でセルのフレームをスライサ１
４０に送る。スライサ１４０はＡＡＬ−５プロトコルを
用いる。フレームモードはたとえば、Ａ．ヨッフェ（Jo
ffe ）他による１９９６年８月３０日出願の「ＡＴＭス
イッチにおけるセルキューイング」（“Cell Queuing i
n ATM Switches”）と題された米国特許出願第０８／７
０６，１０４号に記述される。また、１９９７年８月２
８日出願の、ここに引用により援用されるＰＣＴ出願Ｐ
ＣＴ／ＵＳ９７／１４８２１を参照されたい。
れたマルチタスキングプロセッサ（マイクロコントロー
ラ）１６０を含むポートインターフェイス（ＰＩＦ）回
路１１０が示される。ポートインターフェイス１１０
は、４つの全二重ポートを含み、これらはＡＴＭスイッ
チ１２０とそれぞれ対応の４つのイーサネットセグメン
ト（図示せず）との間でインターフェイスをもたらし、
４つのイーサネットセグメントの各々は対応するＭＡＣ
１３０．０−１３０．３に接続される。各ポート「ｘ」
（ｘ＝０，１，２，３）において、イーサネットセグメ
ントとＡＴＭスイッチ１２０との間のデータは、対応す
るＭＡＣ１３０．ｘおよび対応するスライサ１４０．ｘ
を通って流れる。スライサは周知のＡＴＭ ＳＡＲ機能
を実行し、イーサネットフレームをＡＴＭセルに分割
し、ＡＴＭへ向かう途中でセルにＡＴＭヘッダを付加
し、イーサネットへ向かう途中でセルからフレームをア
センブルする。いくつかの実施例では、ＰＩＦ１１０へ
のＡＴＭスイッチインターフェイスはフレームモードで
動作し、このモードにおいてはＡＴＭスイッチは、間に
介在するセルのない状態でセルのフレームをスライサ１
４０に送る。スライサ１４０はＡＡＬ−５プロトコルを
用いる。フレームモードはたとえば、Ａ．ヨッフェ（Jo
ffe ）他による１９９６年８月３０日出願の「ＡＴＭス
イッチにおけるセルキューイング」（“Cell Queuing i
n ATM Switches”）と題された米国特許出願第０８／７
０６，１０４号に記述される。また、１９９７年８月２
８日出願の、ここに引用により援用されるＰＣＴ出願Ｐ
ＣＴ／ＵＳ９７／１４８２１を参照されたい。
【００２０】ＰＩＦ１１０の他の実施例では、必ずしも
ＡＴＭまたはイーサネットではない他のネットワーク間
でインターフェイスがもたらされる。いくつかの実施例
では、スライサ１４０は適当なＭＡＣで置換えられる。
ＡＴＭまたはイーサネットではない他のネットワーク間
でインターフェイスがもたらされる。いくつかの実施例
では、スライサ１４０は適当なＭＡＣで置換えられる。
【００２１】プロトコル変換（たとえば、ＡＴＭ／イー
サネット変換）を実行するのに加えて、ＰＩＦ１１０は
ＩＰルーティング、レイヤー２スイッチングまたは、Ｐ
ＩＦマイクロコントローラ１６０により実行されるソフ
トウェアにより定められる他の処理を行なうことができ
る。図３、図４に関連して以下の説明を参照されたい。
また、本出願と同日出願のＡ．ヨッフェ他による「ネッ
トワークでデータを転送するためのネットワークプロセ
ッサシステムおよび方法」（“SYSTEMS AND METHODS FO
R DATA TRANSFORMATION AND TRANSFER IN NETWORKS”）
と題された米国特許出願（代理人事件番号Ｍ−４８５５
ＵＳ）も参照されたい。これもここに引用により援用
される。
サネット変換）を実行するのに加えて、ＰＩＦ１１０は
ＩＰルーティング、レイヤー２スイッチングまたは、Ｐ
ＩＦマイクロコントローラ１６０により実行されるソフ
トウェアにより定められる他の処理を行なうことができ
る。図３、図４に関連して以下の説明を参照されたい。
また、本出願と同日出願のＡ．ヨッフェ他による「ネッ
トワークでデータを転送するためのネットワークプロセ
ッサシステムおよび方法」（“SYSTEMS AND METHODS FO
R DATA TRANSFORMATION AND TRANSFER IN NETWORKS”）
と題された米国特許出願（代理人事件番号Ｍ−４８５５
ＵＳ）も参照されたい。これもここに引用により援用
される。
【００２２】ＰＩＦ１１０はさほど速くないクロック速
度においてであってもスループットが高い。そのため、
いくつかの実施例では、ＰＩＦ１１０はわずか５０ＭＨ
ｚのクロック速度において４つの１００ＭＢ／秒イーサ
ネットポートおよびそれぞれ対応の４つの１５５ＭＢ／
秒ＡＴＭポートに対してＩＰルーティングを行なうこと
ができる。
度においてであってもスループットが高い。そのため、
いくつかの実施例では、ＰＩＦ１１０はわずか５０ＭＨ
ｚのクロック速度において４つの１００ＭＢ／秒イーサ
ネットポートおよびそれぞれ対応の４つの１５５ＭＢ／
秒ＡＴＭポートに対してＩＰルーティングを行なうこと
ができる。
【００２３】図１では、各スライサ１４０．ｘとその対
応するＭＡＣ１３０．ｘとの間のデータフローは対応す
るチャネル１５０．ｘ（以下、チャネル「ｘ」、すなわ
ちチャネル０，１，２または３、とも称される）により
制御される。チャネル１５０はマイクロコントローラ１
６０からのコマンドを実行する。いくつかの実施例で
は、４つのチャネル１５０．ｘは、時分割多重方式を用
いて４つのチャネル１５０の機能を果たす１つのチャネ
ル回路により実現される。ここに引用により援用される
前述の米国特許出願代理人事件番号Ｍ−４８５５ ＵＳ
「ネットワークでデータを転送するためのネットワーク
プロセッサシステムおよび方法」を参照されたい。
応するＭＡＣ１３０．ｘとの間のデータフローは対応す
るチャネル１５０．ｘ（以下、チャネル「ｘ」、すなわ
ちチャネル０，１，２または３、とも称される）により
制御される。チャネル１５０はマイクロコントローラ１
６０からのコマンドを実行する。いくつかの実施例で
は、４つのチャネル１５０．ｘは、時分割多重方式を用
いて４つのチャネル１５０の機能を果たす１つのチャネ
ル回路により実現される。ここに引用により援用される
前述の米国特許出願代理人事件番号Ｍ−４８５５ ＵＳ
「ネットワークでデータを転送するためのネットワーク
プロセッサシステムおよび方法」を参照されたい。
【００２４】チャネル、マイクロコントローラ、スライ
サ１４０およびＭＡＣ１３０はメモリ１６４を介して通
信し、メモリ１６４は以下に説明する内部メモリ（「フ
レームおよびコマンドメモリ」）１７０およびＦＩＦＯ
２３０、２４０を含む。
サ１４０およびＭＡＣ１３０はメモリ１６４を介して通
信し、メモリ１６４は以下に説明する内部メモリ（「フ
レームおよびコマンドメモリ」）１７０およびＦＩＦＯ
２３０、２４０を含む。
【００２５】いくつかのイーサネットの実施例では、マ
イクロコントローラはＭＩＩ（メディア独立インターフ
ェイス）管理回路１８０に接続され、ＭＩＩ管理回路１
８０は当該技術分野において公知であるイーサネット物
理層装置に接続される。
イクロコントローラはＭＩＩ（メディア独立インターフ
ェイス）管理回路１８０に接続され、ＭＩＩ管理回路１
８０は当該技術分野において公知であるイーサネット物
理層装置に接続される。
【００２６】サーチマシン（ＳＭ）１９０はメモリ２０
０内にアドレス導出データベースを保持し、ＩＰルーテ
ィングまたはソフトウェアにより定められる他の処理を
行なう。ＳＭ１９０はまた、メモリ２００内に（たとえ
ばＶＬＡＮまたはアクセス制御リストを規定することに
よって）ネットワーク接続性を制限するデータベースを
保持する。サーチマシンはマイクロコントローラ１６０
により提示されるキー（たとえばイーサネットまたはＩ
Ｐアドレス）を探索することができ、学習アルゴリズム
を実行してそのアドレスがデータベースにない場合にレ
イヤー２またはレイヤー３アドレスを学習する。サーチ
マシン１９０はいくつかの実施例ではソフトウェアプロ
グラマブルではないが、サーチマシンはフレキシブルな
データベースノード構造をサポートしており、このた
め、サーチマシンは異なる機能（たとえばＩＰルーティ
ング、レイヤー２スイッチングなど）にたやすく適合で
きる。サーチマシン１９０は、サーチ、インサート、デ
リートなどのマイクロコントローラからのコマンドを実
行する。サーチマシンはまた、マイクロコントローラに
メモリ２００への直接のアクセスを与える。サーチマシ
ンについては、追補８に記載する。
０内にアドレス導出データベースを保持し、ＩＰルーテ
ィングまたはソフトウェアにより定められる他の処理を
行なう。ＳＭ１９０はまた、メモリ２００内に（たとえ
ばＶＬＡＮまたはアクセス制御リストを規定することに
よって）ネットワーク接続性を制限するデータベースを
保持する。サーチマシンはマイクロコントローラ１６０
により提示されるキー（たとえばイーサネットまたはＩ
Ｐアドレス）を探索することができ、学習アルゴリズム
を実行してそのアドレスがデータベースにない場合にレ
イヤー２またはレイヤー３アドレスを学習する。サーチ
マシン１９０はいくつかの実施例ではソフトウェアプロ
グラマブルではないが、サーチマシンはフレキシブルな
データベースノード構造をサポートしており、このた
め、サーチマシンは異なる機能（たとえばＩＰルーティ
ング、レイヤー２スイッチングなど）にたやすく適合で
きる。サーチマシン１９０は、サーチ、インサート、デ
リートなどのマイクロコントローラからのコマンドを実
行する。サーチマシンはまた、マイクロコントローラに
メモリ２００への直接のアクセスを与える。サーチマシ
ンについては、追補８に記載する。
【００２７】いくつかの実施例では、メモリ２００はフ
ロースルー動作モードにおいてシンクロナススタティッ
クＲＡＭを用いて実現される。いくつかの実施例では複
数のメモリバンクが用いられている。
ロースルー動作モードにおいてシンクロナススタティッ
クＲＡＭを用いて実現される。いくつかの実施例では複
数のメモリバンクが用いられている。
【００２８】いくつかの実施例では、ＰＩＦ１１０は集
積回路である。メモリ２００は集積回路の一部ではない
ため「外部」と称される。しかしながら、他の実施例で
は、メモリ２００は同じ集積回路の一部である。この発
明はいかなる特定の集積方式によっても限定されるもの
ではない。
積回路である。メモリ２００は集積回路の一部ではない
ため「外部」と称される。しかしながら、他の実施例で
は、メモリ２００は同じ集積回路の一部である。この発
明はいかなる特定の集積方式によっても限定されるもの
ではない。
【００２９】ＰＩＦ１１０はまた、シリアル読出専用メ
モリ（ＲＯＭ）２０４（いくつかの実施例ではシリアル
ＥＰＲＯＭ）に接続され、ブート時にＲＯＭ２０４から
マイクロコントローラへソフトウェア（「ファームウェ
ア」）がロードされるようにする。
モリ（ＲＯＭ）２０４（いくつかの実施例ではシリアル
ＥＰＲＯＭ）に接続され、ブート時にＲＯＭ２０４から
マイクロコントローラへソフトウェア（「ファームウェ
ア」）がロードされるようにする。
【００３０】図２には、メモリ１６４内の１つのチャネ
ル１５０．ｘおよびその関連のＦＩＦＯリソースが示さ
れる。チャネルは以下の２つの類似した部分に分割され
る。すなわち、対応するＭＡＣ１３０から対応するスラ
イサ１４０へのデータフローを制御する入ってくる（イ
ングレス）サブチャネル１５０Ｉと、スライサ１４０か
らＭＩＣ１３０へのデータフローを制御する出ていく
（イーグレス）サブチャネル１５０Ｅとである。特に断
っていない限り、参照番号においてサフィックス「Ｉ」
はイングレスサブチャネルに属する回路を示し、サフィ
ックス「Ｅ」はイーグレスサブチャネルに属する回路を
示す。
ル１５０．ｘおよびその関連のＦＩＦＯリソースが示さ
れる。チャネルは以下の２つの類似した部分に分割され
る。すなわち、対応するＭＡＣ１３０から対応するスラ
イサ１４０へのデータフローを制御する入ってくる（イ
ングレス）サブチャネル１５０Ｉと、スライサ１４０か
らＭＩＣ１３０へのデータフローを制御する出ていく
（イーグレス）サブチャネル１５０Ｅとである。特に断
っていない限り、参照番号においてサフィックス「Ｉ」
はイングレスサブチャネルに属する回路を示し、サフィ
ックス「Ｅ」はイーグレスサブチャネルに属する回路を
示す。
【００３１】各サブチャネル１５０Ｉ、１５０Ｅにおい
てデータ処理は以下のステップを含む。
てデータ処理は以下のステップを含む。
【００３２】（１） 対応する入力制御ブロック２１０
（すなわち２１０Ｉまたは２１０Ｅ）は対応するデータ
ＦＩＦＯ２２０に入来データをストアする。マイクロコ
ントローラがアドレス変換または他の処理を開始できる
ようにするのに十分なデータフレームの部分が受取られ
ると（たとえばＩＰルーティング実施例ではＩＰアドレ
スおよびホップカウントが受取られると）、入力制御２
１０はそれぞれ対応のリクエストＦＩＦＯ２３０にリク
エストを書く。リクエストがＦＩＦＯ２３０に書かれる
前に受取られるフレームバイトの数は、前述の米国特許
出願代理人事件番号Ｍ−４８５５ ＵＳに説明されるよ
うにマイクロコントローラにより書込可能なレジスタに
より規定される。
（すなわち２１０Ｉまたは２１０Ｅ）は対応するデータ
ＦＩＦＯ２２０に入来データをストアする。マイクロコ
ントローラがアドレス変換または他の処理を開始できる
ようにするのに十分なデータフレームの部分が受取られ
ると（たとえばＩＰルーティング実施例ではＩＰアドレ
スおよびホップカウントが受取られると）、入力制御２
１０はそれぞれ対応のリクエストＦＩＦＯ２３０にリク
エストを書く。リクエストがＦＩＦＯ２３０に書かれる
前に受取られるフレームバイトの数は、前述の米国特許
出願代理人事件番号Ｍ−４８５５ ＵＳに説明されるよ
うにマイクロコントローラにより書込可能なレジスタに
より規定される。
【００３３】（２） マイクロコントローラ１６０はリ
クエストを読み、対応するデータＦＩＦＯ２２０から適
当なパラメータ（たとえばイングレス側での発信元およ
び行先アドレスまたはイーグレス側でのＶＰＩ／ＶＣ
Ｉ）を読み、適当な処理を行なう。マイクロコントロー
ラはたとえばアドレス導出探索を行なうため、必要に応
じてサーチマシン１９０を用いる。
クエストを読み、対応するデータＦＩＦＯ２２０から適
当なパラメータ（たとえばイングレス側での発信元およ
び行先アドレスまたはイーグレス側でのＶＰＩ／ＶＣ
Ｉ）を読み、適当な処理を行なう。マイクロコントロー
ラはたとえばアドレス導出探索を行なうため、必要に応
じてサーチマシン１９０を用いる。
【００３４】（３） サーチマシン１９０がマイクロコ
ントローラ１６０に探索結果を返すと、マイクロコント
ローラはそれぞれ対応のコマンドＦＩＦＯ２６０に１つ
以上のチャネルコマンドを書き、これはフレームをどの
ように出力装置（ＭＡＣ１３０またはスライサ１４０）
に転送するべきであるかを特定する。
ントローラ１６０に探索結果を返すと、マイクロコント
ローラはそれぞれ対応のコマンドＦＩＦＯ２６０に１つ
以上のチャネルコマンドを書き、これはフレームをどの
ように出力装置（ＭＡＣ１３０またはスライサ１４０）
に転送するべきであるかを特定する。
【００３５】（４） フレーム全体が受取られた後、入
力制御２１０はそれぞれ対応のステータスＦＩＦＯ２４
０にステータス情報を書く。ステータスＦＩＦＯはマイ
クロコントローラ１６０により読まれる。ステータスに
よりフレームが不良であることが示されると（たとえば
チェックサムが不良である場合）、マイクロコントロー
ラはコマンドＦＩＦＯ２６０に「破棄」コマンドを書い
て出力制御２５０がそのフレームを破棄するようにさせ
る。
力制御２１０はそれぞれ対応のステータスＦＩＦＯ２４
０にステータス情報を書く。ステータスＦＩＦＯはマイ
クロコントローラ１６０により読まれる。ステータスに
よりフレームが不良であることが示されると（たとえば
チェックサムが不良である場合）、マイクロコントロー
ラはコマンドＦＩＦＯ２６０に「破棄」コマンドを書い
て出力制御２５０がそのフレームを破棄するようにさせ
る。
【００３６】ステップ（２）、ステップ（３）およびス
テップ（４）は図３、図４に関連して以下に説明する他
の処理を含んでいてもよい。
テップ（４）は図３、図４に関連して以下に説明する他
の処理を含んでいてもよい。
【００３７】（５） 出力制御２５０はそれぞれ対応の
コマンドＦＩＦＯ２６０からのコマンドを実行する。
コマンドＦＩＦＯ２６０からのコマンドを実行する。
【００３８】いくつかの実施例では、データＦＩＦＯ２
２０およびコマンドＦＩＦＯ２６０は内部メモリ１７０
内にストアされる。リクエストＦＩＦＯ２３０およびス
テータスＦＩＦＯ２４０はメモリ２３０、２４０（図
１）内にストアされる。
２０およびコマンドＦＩＦＯ２６０は内部メモリ１７０
内にストアされる。リクエストＦＩＦＯ２３０およびス
テータスＦＩＦＯ２４０はメモリ２３０、２４０（図
１）内にストアされる。
【００３９】イーグレス出力制御ブロック２５０Ｅの出
力はマイクロコントローラに接続され、ＡＴＭスイッチ
１２０がプログラム（「アプレット」）をマイクロコン
トローラにロードして実行できるようにする。アプレッ
トはまず、他のフレームと類似した態様でイーグレス側
に転送されるが、これらのアプレットのＶＰＩ／ＶＣＩ
パラメータはマイクロコントローラを示している。そこ
で、アプレットはＭＡＣ１３０には転送されない。代わ
りに、アプレットは回路２５０Ｅの出力からマイクロコ
ントローラプログラムメモリ３１４（図６）にＤＭＡ転
送によりロードされる。
力はマイクロコントローラに接続され、ＡＴＭスイッチ
１２０がプログラム（「アプレット」）をマイクロコン
トローラにロードして実行できるようにする。アプレッ
トはまず、他のフレームと類似した態様でイーグレス側
に転送されるが、これらのアプレットのＶＰＩ／ＶＣＩ
パラメータはマイクロコントローラを示している。そこ
で、アプレットはＭＡＣ１３０には転送されない。代わ
りに、アプレットは回路２５０Ｅの出力からマイクロコ
ントローラプログラムメモリ３１４（図６）にＤＭＡ転
送によりロードされる。
【００４０】マイクロコントローラ１６０はまた、それ
自身のフレームを発生し、これをいずれかのデータＦＩ
ＦＯ２２０へ書き、対応するコマンドＦＩＦＯ２６０へ
コマンドを書くことができる。対応する出力制御２５０
はそのコマンドにより特定されるとおりにフレームを転
送する。
自身のフレームを発生し、これをいずれかのデータＦＩ
ＦＯ２２０へ書き、対応するコマンドＦＩＦＯ２６０へ
コマンドを書くことができる。対応する出力制御２５０
はそのコマンドにより特定されるとおりにフレームを転
送する。
【００４１】マイクロコントローラはまた、コマンドＦ
ＩＦＯ２６０に、各サブチャネル１５０Ｉ、１５０Ｅの
ための別個のメモリ（図示せず）にストアされる統計情
報を転送するコマンドを書くことができる。
ＩＦＯ２６０に、各サブチャネル１５０Ｉ、１５０Ｅの
ための別個のメモリ（図示せず）にストアされる統計情
報を転送するコマンドを書くことができる。
【００４２】いくつかの実施例では、マイクロコントロ
ーラ１６０は費用のかかるリソースである。注目すべき
ことは、いくつかの実施例においてマイクロコントロー
ラ命令実行ユニット（図６において３１０として示され
以下に説明される）がＰＩＦ１１０のゲートカウントの
約７０％を占めることである。このため、マイクロコン
トローラを常に稼動させることが望ましい。以下のよう
に適当なマルチタスキングによって完全稼動させること
ができる。
ーラ１６０は費用のかかるリソースである。注目すべき
ことは、いくつかの実施例においてマイクロコントロー
ラ命令実行ユニット（図６において３１０として示され
以下に説明される）がＰＩＦ１１０のゲートカウントの
約７０％を占めることである。このため、マイクロコン
トローラを常に稼動させることが望ましい。以下のよう
に適当なマルチタスキングによって完全稼動させること
ができる。
【００４３】マイクロコントローラは、各ポート０、
１、２、３につき１つずつの、４つの「ハードウェアタ
スク」ＨＴ０、ＨＴ１、ＨＴ２、ＨＴ３を実行する。ハ
ードウェアタスクは以下の表に示すように時分割多重方
式で実行される。
１、２、３につき１つずつの、４つの「ハードウェアタ
スク」ＨＴ０、ＨＴ１、ＨＴ２、ＨＴ３を実行する。ハ
ードウェアタスクは以下の表に示すように時分割多重方
式で実行される。
【００４４】
【表１】
【００４５】ハードウェアタスクが利用可能でない場合
（たとえば、ハードウェアタスクがサーチマシンを待っ
ているためなど）、それぞれのクロックサイクルにおい
てどのマイクロコントローラ命令も開始されない。
（たとえば、ハードウェアタスクがサーチマシンを待っ
ているためなど）、それぞれのクロックサイクルにおい
てどのマイクロコントローラ命令も開始されない。
【００４６】各ハードウェアタスクは１つ以上のソフト
ウェアタスクを含む。各ソフトウェアタスクはフレーム
全体を処理するコードを含む。イングレス側のフレーム
とイーグレス側のフレームとが並列に到着し得るため、
いくつかの実施例では各ハードウェアタスクは少なくと
も２つのソフトウェアタスクを含んでおり少なくとも２
つのフレームを並列処理できるようにする。いくつかの
実施例では、異なるソフトウェアタスクがイングレス側
とイーグレス側とに提供される。イングレスソフトウェ
アタスクが、たとえばマイクロコントローラがサーチマ
シンを待っているため実行できない場合、マイクロコン
トローラはイーグレスソフトウェアタスクを実行でき
る。また、その逆も可能である。
ウェアタスクを含む。各ソフトウェアタスクはフレーム
全体を処理するコードを含む。イングレス側のフレーム
とイーグレス側のフレームとが並列に到着し得るため、
いくつかの実施例では各ハードウェアタスクは少なくと
も２つのソフトウェアタスクを含んでおり少なくとも２
つのフレームを並列処理できるようにする。いくつかの
実施例では、異なるソフトウェアタスクがイングレス側
とイーグレス側とに提供される。イングレスソフトウェ
アタスクが、たとえばマイクロコントローラがサーチマ
シンを待っているため実行できない場合、マイクロコン
トローラはイーグレスソフトウェアタスクを実行でき
る。また、その逆も可能である。
【００４７】以下、術語「タスク」は、特に「ハードウ
ェアタスク」と記載しない限り、ソフトウェアタスクを
意味するものとする。
ェアタスク」と記載しない限り、ソフトウェアタスクを
意味するものとする。
【００４８】図３には、イングレスタスクによる１つの
フレームのレイヤー３処理が示される。ステージ２９０
ＤＡでは、サブステージ２９０ＤＡ．１においてマイク
ロコントローラはフレームから、イーサネット（ＭＡ
Ｃ）行先アドレスＤＡを読む。マイクロコントローラは
このアドレスをサーチマシン１９０に供給し、サーチマ
シン１９０はサブステージ２９０ＤＡ．２において探索
を行なう。
フレームのレイヤー３処理が示される。ステージ２９０
ＤＡでは、サブステージ２９０ＤＡ．１においてマイク
ロコントローラはフレームから、イーサネット（ＭＡ
Ｃ）行先アドレスＤＡを読む。マイクロコントローラは
このアドレスをサーチマシン１９０に供給し、サーチマ
シン１９０はサブステージ２９０ＤＡ．２において探索
を行なう。
【００４９】サブステージ２９０ＤＡ．３において、マ
イクロコントローラは探索結果を調べる。ＤＡが見つか
らなかった場合、フレームは捨てられるか、またはブロ
ードキャストされる。ＤＡが見つかり、サーチマシンが
そのＤＡを最終行先ステーションのアドレスであると認
識した場合、探索結果は、フレームが最終行先に送られ
ることとなる仮装接続（ＶＣ）のＶＰＩ／ＶＣＩを含む
ことになる。この場合、ＩＰステージ２９０ＩＰはスキ
ップされる。探索結果からＤＡがＩＰルーティングエン
ティティに割当てられたアドレスであることが示される
と、ＩＰ処理がステージ２９０ＩＰにおいて行なわれ
る。
イクロコントローラは探索結果を調べる。ＤＡが見つか
らなかった場合、フレームは捨てられるか、またはブロ
ードキャストされる。ＤＡが見つかり、サーチマシンが
そのＤＡを最終行先ステーションのアドレスであると認
識した場合、探索結果は、フレームが最終行先に送られ
ることとなる仮装接続（ＶＣ）のＶＰＩ／ＶＣＩを含む
ことになる。この場合、ＩＰステージ２９０ＩＰはスキ
ップされる。探索結果からＤＡがＩＰルーティングエン
ティティに割当てられたアドレスであることが示される
と、ＩＰ処理がステージ２９０ＩＰにおいて行なわれ
る。
【００５０】そのステージでは、サブステージ２９０Ｉ
Ｐ．１においてマイクロコントローラはフレームからＩ
Ｐ行先アドレスを読む。サーチマシンはステージ２９０
ＩＰ．２においてそのアドレスに対して探索を行なう。
マイクロコントローラはサブステージ２９０ＩＰ．３に
おいて探索結果を調べる。結果にはＶＰＩ／ＶＣＩが含
まれ、またアクセス制御制約が含まれることもある。サ
ブステージ２９０ＩＰ．３において、マイクロコントロ
ーラはアクセス制御制約をＩＰ発信元アドレスと突き合
わせ、フレームが許可されるかどうかを判定する。許可
されない場合、フレームは捨てられる。
Ｐ．１においてマイクロコントローラはフレームからＩ
Ｐ行先アドレスを読む。サーチマシンはステージ２９０
ＩＰ．２においてそのアドレスに対して探索を行なう。
マイクロコントローラはサブステージ２９０ＩＰ．３に
おいて探索結果を調べる。結果にはＶＰＩ／ＶＣＩが含
まれ、またアクセス制御制約が含まれることもある。サ
ブステージ２９０ＩＰ．３において、マイクロコントロ
ーラはアクセス制御制約をＩＰ発信元アドレスと突き合
わせ、フレームが許可されるかどうかを判定する。許可
されない場合、フレームは捨てられる。
【００５１】ステージ２９０ＳＡにおいて、イーサネッ
ト発信元アドレスＳＡは処理され、アドレス学習アルゴ
リズムを実現し、またＶＬＡＮを実現する。より特定的
には、サブステージ２９０ＳＡ．１において、サーチマ
シンはＳＡに対して探索を行なう。サーチマシンは学習
アルゴリズムがリクエストするのであればＳＡデータを
挿入または修正する。サブステージ２９０ＳＡ．２にお
いて、サーチマシンは、ＳＡが属するＶＬＡＮを戻す。
サブステージ２９０ＳＡ．３において、マイクロコント
ローラはそのＶＬＡＮをステージ２９０ＤＡ．２におい
てサーチマシンが返したＤＡ ＶＬＡＮと比較する。イ
ーサネット発信元および行先アドレスが異なるＶＬＡＮ
に属する場合、フレームは捨てられる。
ト発信元アドレスＳＡは処理され、アドレス学習アルゴ
リズムを実現し、またＶＬＡＮを実現する。より特定的
には、サブステージ２９０ＳＡ．１において、サーチマ
シンはＳＡに対して探索を行なう。サーチマシンは学習
アルゴリズムがリクエストするのであればＳＡデータを
挿入または修正する。サブステージ２９０ＳＡ．２にお
いて、サーチマシンは、ＳＡが属するＶＬＡＮを戻す。
サブステージ２９０ＳＡ．３において、マイクロコント
ローラはそのＶＬＡＮをステージ２９０ＤＡ．２におい
てサーチマシンが返したＤＡ ＶＬＡＮと比較する。イ
ーサネット発信元および行先アドレスが異なるＶＬＡＮ
に属する場合、フレームは捨てられる。
【００５２】サブステージ２９０ＤＡ．３、２９０Ｉ
Ｐ．３、２９０ＳＡ．３のうちの１つまたは２つ以上に
おいて、マイクロコントローラはそれぞれ対応のデータ
フロー（すなわちそれぞれ対応のサブチャネル）に対し
てコマンドＦＩＦＯ２６０Ｉへコマンドを書く。コマン
ドはチャネル１５０がフレームを捨てるように指示して
も、またはフレームをそれぞれ対応のスライサ１４０に
転送するように指示してもよい。フレームが転送される
場合、チャネルは、コマンドの指示に従い、スライサに
ＶＰＩ／ＶＣＩを供給したり、また、ＩＰホップカウン
トをインクリメントしたり、および／または発信元アド
レスをそれぞれ対応のＭＡＣ１３０のアドレスで置換え
たりする。
Ｐ．３、２９０ＳＡ．３のうちの１つまたは２つ以上に
おいて、マイクロコントローラはそれぞれ対応のデータ
フロー（すなわちそれぞれ対応のサブチャネル）に対し
てコマンドＦＩＦＯ２６０Ｉへコマンドを書く。コマン
ドはチャネル１５０がフレームを捨てるように指示して
も、またはフレームをそれぞれ対応のスライサ１４０に
転送するように指示してもよい。フレームが転送される
場合、チャネルは、コマンドの指示に従い、スライサに
ＶＰＩ／ＶＣＩを供給したり、また、ＩＰホップカウン
トをインクリメントしたり、および／または発信元アド
レスをそれぞれ対応のＭＡＣ１３０のアドレスで置換え
たりする。
【００５３】図４には、１つのフレームに対してイーグ
レスタスクにより行なわれる処理が示される。ステージ
２９４ＶＣにおいて、タスクはＶＰＩ／ＶＣＩを調べて
フレームがアプレットであるかどうかを判定する。もし
そうであれば、タスクはそのフレームをマイクロコント
ローラプログラムメモリ（以下に説明する図６において
３１４として示される）にロードし、アプレットを実行
する。ステージ２９４ＩＰはスキップされる。
レスタスクにより行なわれる処理が示される。ステージ
２９４ＶＣにおいて、タスクはＶＰＩ／ＶＣＩを調べて
フレームがアプレットであるかどうかを判定する。もし
そうであれば、タスクはそのフレームをマイクロコント
ローラプログラムメモリ（以下に説明する図６において
３１４として示される）にロードし、アプレットを実行
する。ステージ２９４ＩＰはスキップされる。
【００５４】代わりに、ＶＰＩ／ＶＣＩはフレームがＡ
ＴＭスイッチ１２０からの情報リクエストであることを
示していてもよい。そのようなリクエストの例として
は、ＰＩＦ１１０内のレジスタを読むリクエスト、また
は統計情報を読むリクエストが含まれる。イーグレスタ
スクがそのリクエストを行なう。それが情報のリクエス
トであれば、イーグレスタスクは、イーグレスタスクを
実行するのと同じハードウェアタスクのイングレスコマ
ンドＦＩＦＯ２６０Ｉに１つ以上のコマンドを書く。こ
れらのコマンドにより、チャネルがその情報をスイッチ
に送ることになる。ステージ２９４ＩＰはスキップされ
る。
ＴＭスイッチ１２０からの情報リクエストであることを
示していてもよい。そのようなリクエストの例として
は、ＰＩＦ１１０内のレジスタを読むリクエスト、また
は統計情報を読むリクエストが含まれる。イーグレスタ
スクがそのリクエストを行なう。それが情報のリクエス
トであれば、イーグレスタスクは、イーグレスタスクを
実行するのと同じハードウェアタスクのイングレスコマ
ンドＦＩＦＯ２６０Ｉに１つ以上のコマンドを書く。こ
れらのコマンドにより、チャネルがその情報をスイッチ
に送ることになる。ステージ２９４ＩＰはスキップされ
る。
【００５５】ＶＩＰ／ＶＣＩがスイッチ１２０からのど
の管理リクエスト（情報のリクエストなど）をも示さな
い場合、ステージ２９４ＩＰが行なわれる。サブステー
ジ２９４ＩＰ．１において、タスク（すなわちマイクロ
コントローラ）はフレームからＩＰ行先アドレスを読
み、そのアドレスをサーチマシンに供給する。ステージ
２９４ＩＰ．２において、サーチマシンは探索を行な
い、イーサネット行先アドレスを返し、場合によっては
アクセス制御情報をも返す。ステージ２９４ＩＰ．３に
おいて、タスクはそのイーグレスコマンドＦＩＦＯ２６
０Ｅへコマンドを書き、フレームのイーサネット行先ア
ドレスをサーチマシンがもたらすアドレスで置換えさ
せ、イーサネット発信元アドレスをそれぞれ対応のＭＡ
Ｃ１３０．ｘのアドレスで置換えさせ、フレームをＭＡ
Ｃへ転送させる。また、タスクソフトウェアに応じて他
の種類の処理が行なわれてもよい。
の管理リクエスト（情報のリクエストなど）をも示さな
い場合、ステージ２９４ＩＰが行なわれる。サブステー
ジ２９４ＩＰ．１において、タスク（すなわちマイクロ
コントローラ）はフレームからＩＰ行先アドレスを読
み、そのアドレスをサーチマシンに供給する。ステージ
２９４ＩＰ．２において、サーチマシンは探索を行な
い、イーサネット行先アドレスを返し、場合によっては
アクセス制御情報をも返す。ステージ２９４ＩＰ．３に
おいて、タスクはそのイーグレスコマンドＦＩＦＯ２６
０Ｅへコマンドを書き、フレームのイーサネット行先ア
ドレスをサーチマシンがもたらすアドレスで置換えさ
せ、イーサネット発信元アドレスをそれぞれ対応のＭＡ
Ｃ１３０．ｘのアドレスで置換えさせ、フレームをＭＡ
Ｃへ転送させる。また、タスクソフトウェアに応じて他
の種類の処理が行なわれてもよい。
【００５６】マイクロコントローラがステージ２９０Ｄ
Ａ．２、２９０ＩＰ．２、２９０ＩＳＡ．２、２９４Ｉ
Ｐ．２においてサーチマシンを待っている間、マイクロ
コントローラは同じまたは別のハードウェアタスクにお
ける別のソフトウェアタスクを実行するのに利用可能で
ある。
Ａ．２、２９０ＩＰ．２、２９０ＩＳＡ．２、２９４Ｉ
Ｐ．２においてサーチマシンを待っている間、マイクロ
コントローラは同じまたは別のハードウェアタスクにお
ける別のソフトウェアタスクを実行するのに利用可能で
ある。
【００５７】いくつかの実施例では、各イングレスフロ
ーおよび各イーグレスフローに対して１つのタスクを有
しているだけではマイクロコントローラを完全に稼動さ
せることにならず、そのため、各半二重データフローに
対して２つ以上のタスクが提供され、マイクロコントロ
ーラが各データフローにおいて２つ以上のフレームを並
列に処理できるようにする。このことは以下を考慮する
ことによって説明される。イーサネットフレームが短い
ときにマイクロコントローラの速度が最もリクエストさ
れる。なぜなら、図３、図４に示される同じ処理を短い
フレームと長いフレームとの双方に対して行なわなけれ
ばならないからである。最も短いイーサネットフレーム
は６４バイトを有する。たとえば、４つのイーサネット
ポートが１００ＭＢ／秒ポートであり、ＡＴＭポートが
１５５ＭＢ／秒であるとする。１００ＭＢ／秒では、最
も短いフレームはイーサネットポートを５．１２マイク
ロ秒で通過する。このため、マイクロコントローラおよ
びサーチマシンはフレームを５．１２＋１．６＝６．７
２マイクロ秒で処理しなければならない（１．６マイク
ロ秒はフレーム間ギャップである）。
ーおよび各イーグレスフローに対して１つのタスクを有
しているだけではマイクロコントローラを完全に稼動さ
せることにならず、そのため、各半二重データフローに
対して２つ以上のタスクが提供され、マイクロコントロ
ーラが各データフローにおいて２つ以上のフレームを並
列に処理できるようにする。このことは以下を考慮する
ことによって説明される。イーサネットフレームが短い
ときにマイクロコントローラの速度が最もリクエストさ
れる。なぜなら、図３、図４に示される同じ処理を短い
フレームと長いフレームとの双方に対して行なわなけれ
ばならないからである。最も短いイーサネットフレーム
は６４バイトを有する。たとえば、４つのイーサネット
ポートが１００ＭＢ／秒ポートであり、ＡＴＭポートが
１５５ＭＢ／秒であるとする。１００ＭＢ／秒では、最
も短いフレームはイーサネットポートを５．１２マイク
ロ秒で通過する。このため、マイクロコントローラおよ
びサーチマシンはフレームを５．１２＋１．６＝６．７
２マイクロ秒で処理しなければならない（１．６マイク
ロ秒はフレーム間ギャップである）。
【００５８】５０ＭＨｚのマイクロコントローラクロッ
ク速度を仮定しよう。これは信頼性のある動作を確実に
するためのかなり遅いクロック速度である。他の実施例
ではより速い速度（たとえば１００ＭＨｚ）が用いられ
る。５０ＭＨｚにおいて、６．７２マイクロ秒は３３６
クロックサイクルである。このため、１つのハードウェ
アタスクのイングレスおよびイーグレスタスクのための
クロックサイクル割当は３３６／４＝８４クロックサイ
クルである。
ク速度を仮定しよう。これは信頼性のある動作を確実に
するためのかなり遅いクロック速度である。他の実施例
ではより速い速度（たとえば１００ＭＨｚ）が用いられ
る。５０ＭＨｚにおいて、６．７２マイクロ秒は３３６
クロックサイクルである。このため、１つのハードウェ
アタスクのイングレスおよびイーグレスタスクのための
クロックサイクル割当は３３６／４＝８４クロックサイ
クルである。
【００５９】フレームの処理はマイクロコントローラと
サーチマシンとで分けられているが、これらは必ずしも
同じフレームに対して並列に作業する訳ではないため、
同じハードウェアタスク内の１つのイングレスフレーム
と１つのイーグレスフレームとに対する処理レイテンシ
は結線速度での処理においてさえ、８４サイクルより長
くてよい。処理するのに８４サイクルよりも長くかか
り、６４バイトのフレームがイングレス側およびイーグ
レス側において連続して到着する場合、同じデータフロ
ーにおける前のフレームが処理される前に次のフレーム
が到着し始めることがあり得る。このため、マイクロコ
ントローラが、同じデータフローにおける前のフレーム
の処理が完了する前に次のフレームを処理し始めること
ができるようにすることが望ましい。同じデータフロー
における複数のフレームのこのような並列処理を実現す
るために、各データフローに対して２つ以上のソフトウ
ェアタスクが提供される。
サーチマシンとで分けられているが、これらは必ずしも
同じフレームに対して並列に作業する訳ではないため、
同じハードウェアタスク内の１つのイングレスフレーム
と１つのイーグレスフレームとに対する処理レイテンシ
は結線速度での処理においてさえ、８４サイクルより長
くてよい。処理するのに８４サイクルよりも長くかか
り、６４バイトのフレームがイングレス側およびイーグ
レス側において連続して到着する場合、同じデータフロ
ーにおける前のフレームが処理される前に次のフレーム
が到着し始めることがあり得る。このため、マイクロコ
ントローラが、同じデータフローにおける前のフレーム
の処理が完了する前に次のフレームを処理し始めること
ができるようにすることが望ましい。同じデータフロー
における複数のフレームのこのような並列処理を実現す
るために、各データフローに対して２つ以上のソフトウ
ェアタスクが提供される。
【００６０】このように、いくつかの実施例では、各ハ
ードウェアタスクＨＴｘは２つのイングレスタスクＩＧ
ｘ．０、ＩＧｘ．１および２つのイーグレスタスクＥＧ
ｘ．０、ＥＧｘ．１を含む。たとえば、ハードウェアタ
スクＨＴ１はイングレスタスクＩＧ１．０、ＩＧ１．１
およびイーグレスタスクＥＧ１．０、ＥＧ１．１を含
む。各タスクは以下のものを含む４ビットのタスク番号
により識別される。
ードウェアタスクＨＴｘは２つのイングレスタスクＩＧ
ｘ．０、ＩＧｘ．１および２つのイーグレスタスクＥＧ
ｘ．０、ＥＧｘ．１を含む。たとえば、ハードウェアタ
スクＨＴ１はイングレスタスクＩＧ１．０、ＩＧ１．１
およびイーグレスタスクＥＧ１．０、ＥＧ１．１を含
む。各タスクは以下のものを含む４ビットのタスク番号
により識別される。
【００６１】ＣＨＩＤ−−それぞれ対応のポート０、
１、２、３に対してのチャネルＩＤ（２ビット）＝０、
１、２、または３ ＳＮ−−シーケンス番号（ＩＧｘ．０、ＥＧｘ．０では
０、ＩＧｘ．１、ＥＧｘ．１では１） Ｉ／Ｅ−−イングレスには０、イーグレスには１ タスクの総数はすなわち１６である。
１、２、３に対してのチャネルＩＤ（２ビット）＝０、
１、２、または３ ＳＮ−−シーケンス番号（ＩＧｘ．０、ＥＧｘ．０では
０、ＩＧｘ．１、ＥＧｘ．１では１） Ｉ／Ｅ−−イングレスには０、イーグレスには１ タスクの総数はすなわち１６である。
【００６２】１つのフレームは１つのタスクにより処理
される。フレームがアプレットである場合、そのアプレ
ットは同じタスクにより実行される。
される。フレームがアプレットである場合、そのアプレ
ットは同じタスクにより実行される。
【００６３】マイクロコントローラ命令実行はパイプラ
イン化される。このため、上記の表１では、それぞれ対
応のハードウェアタスクに対して新しい命令が開始され
るクロックサイクルが示される。たとえば、サイクル１
では、ハードウェアタスクＨＴ０に対して命令実行が開
始される。命令実行は後続のサイクルにおいても続く。
イン化される。このため、上記の表１では、それぞれ対
応のハードウェアタスクに対して新しい命令が開始され
るクロックサイクルが示される。たとえば、サイクル１
では、ハードウェアタスクＨＴ０に対して命令実行が開
始される。命令実行は後続のサイクルにおいても続く。
【００６４】各サブチャネルにおけるＦＩＦＯ２３０、
２４０、２６０へのタスクのアクセスは図５の論理図に
示される態様で制御される。図５では、「タスク０」お
よび「タスク１」は同じサブチャネルに対する２つのタ
スクであり、たとえばチャネル１５０．１のサブチャネ
ル１５０Ｉに対するイングレスタスクＩＧ１．０、ＩＧ
１．１である。始めはタスク０のみがサブチャネルＦＩ
ＦＯ２３０、２４０、２６０へのアクセスを有する。タ
スク０がリクエストＦＩＦＯ２３０にアクセスすると、
スイッチ「ａ」が切替えられ、リクエストＦＩＦＯをタ
スク１に接続する。タスク０はタスク１がリクエストＦ
ＩＦＯを読むまでリクエストＦＩＦＯを読むことが許さ
れない。
２４０、２６０へのタスクのアクセスは図５の論理図に
示される態様で制御される。図５では、「タスク０」お
よび「タスク１」は同じサブチャネルに対する２つのタ
スクであり、たとえばチャネル１５０．１のサブチャネ
ル１５０Ｉに対するイングレスタスクＩＧ１．０、ＩＧ
１．１である。始めはタスク０のみがサブチャネルＦＩ
ＦＯ２３０、２４０、２６０へのアクセスを有する。タ
スク０がリクエストＦＩＦＯ２３０にアクセスすると、
スイッチ「ａ」が切替えられ、リクエストＦＩＦＯをタ
スク１に接続する。タスク０はタスク１がリクエストＦ
ＩＦＯを読むまでリクエストＦＩＦＯを読むことが許さ
れない。
【００６５】スイッチ「ｂ」はコマンドＦＩＦＯ２６０
へのタスクのアクセスを制御する。スイッチ「ｂ」は、
タスク０によってあるフレームに対するすべてのコマン
ドが書かれた際に切替えられる。
へのタスクのアクセスを制御する。スイッチ「ｂ」は、
タスク０によってあるフレームに対するすべてのコマン
ドが書かれた際に切替えられる。
【００６６】ステータスＦＩＦＯ２４０へのタスクのア
クセスを制御するスイッチ「ｃ」はステータスＦＩＦＯ
がタスク０により読まれた際に切替えられる。
クセスを制御するスイッチ「ｃ」はステータスＦＩＦＯ
がタスク０により読まれた際に切替えられる。
【００６７】サーチマシンへのタスクのアクセスを同期
化するため、サーチマシン１９０は次々にコマンドを実
行し、結果を同じ順序でもたらす。
化するため、サーチマシン１９０は次々にコマンドを実
行し、結果を同じ順序でもたらす。
【００６８】各命令において、実行のためのタスクを選
択するのには１クロックサイクルしか要さない（以下に
説明する図７におけるパイプラインステージＴＳ）。さ
らに、タスクの選択はパイプライン化されており、その
ためスループットに影響を及ぼさない。タスクの選択は
ハードウェアにより行なわれる。マイクロコントローラ
においてオペレーティングシステムは用いられない。こ
のため、低いレイテンシが達成される。
択するのには１クロックサイクルしか要さない（以下に
説明する図７におけるパイプラインステージＴＳ）。さ
らに、タスクの選択はパイプライン化されており、その
ためスループットに影響を及ぼさない。タスクの選択は
ハードウェアにより行なわれる。マイクロコントローラ
においてオペレーティングシステムは用いられない。こ
のため、低いレイテンシが達成される。
【００６９】どの時点においても、各タスクは３つの状
態、すなわち、アクティブ、レディまたはサスペンド、
のうちの１つにある。アクティブ状態では、タスクは実
行されている状態である。最も多くて４つのタスク（各
ハードウェアタスクにつき１つ）が同時にアクティブで
あり得る。各アクティブタスクは４クロックサイクルご
とに実行がスケジュールされる（上の表１を参照のこ
と）。
態、すなわち、アクティブ、レディまたはサスペンド、
のうちの１つにある。アクティブ状態では、タスクは実
行されている状態である。最も多くて４つのタスク（各
ハードウェアタスクにつき１つ）が同時にアクティブで
あり得る。各アクティブタスクは４クロックサイクルご
とに実行がスケジュールされる（上の表１を参照のこ
と）。
【００７０】アクティブタスクは、タスクが利用可能で
ないリソースにアクセスを試みるとサスペンド状態に移
行する。リソースは追補２に記載される。リソースが利
用可能となるとタスクはレディ状態に入る。
ないリソースにアクセスを試みるとサスペンド状態に移
行する。リソースは追補２に記載される。リソースが利
用可能となるとタスクはレディ状態に入る。
【００７１】アクティブタスクがサスペンドされると、
同じチャネルにおけるレディ状態にあるタスクのうちの
１つがタスク制御３２０（図６）により実行のため選択
され、アクティブ状態に移行する。
同じチャネルにおけるレディ状態にあるタスクのうちの
１つがタスク制御３２０（図６）により実行のため選択
され、アクティブ状態に移行する。
【００７２】図６はマイクロコントローラ１６０のブロ
ック図である。実行ユニット３１０はプログラムメモリ
３１４にストアされるプログラムを実行する。プログラ
ムはブートの間に、ＲＯＭ２０４（図１）からダウンロ
ードされる。さらに、上述のようにアプレットをロード
して動的に実行することもできる。アプレットは実行さ
れた後に破棄されてもよく、またはアプレットはメモリ
３１４に残されてもよい。
ック図である。実行ユニット３１０はプログラムメモリ
３１４にストアされるプログラムを実行する。プログラ
ムはブートの間に、ＲＯＭ２０４（図１）からダウンロ
ードされる。さらに、上述のようにアプレットをロード
して動的に実行することもできる。アプレットは実行さ
れた後に破棄されてもよく、またはアプレットはメモリ
３１４に残されてもよい。
【００７３】実行ユニット３１０は、汎用レジスタを有
するレジスタファイル３１２、特殊レジスタブロック３
１５およびデータメモリ３１６を含む。レジスタファイ
ル３１２は、それぞれ対応のバスsa＿bus 、sb＿bus に
接続される２つの３２ビット出力を含み、バスsa＿bus
、sb＿bus はＡＬＵ３１８の入力に接続される。デー
タメモリ３１６および特殊レジスタブロック３１５の３
２ビット出力はsa＿busに接続される。バスsa＿bus に
別個に接続されているのは特殊レジスタ「ヌル」および
「ワン」の出力であり（追補６、表Ａ６−１）、特殊レ
ジスタは定数値をストアする（これらのレジスタは図６
において「定数レジスタ」と記される）。
するレジスタファイル３１２、特殊レジスタブロック３
１５およびデータメモリ３１６を含む。レジスタファイ
ル３１２は、それぞれ対応のバスsa＿bus 、sb＿bus に
接続される２つの３２ビット出力を含み、バスsa＿bus
、sb＿bus はＡＬＵ３１８の入力に接続される。デー
タメモリ３１６および特殊レジスタブロック３１５の３
２ビット出力はsa＿busに接続される。バスsa＿bus に
別個に接続されているのは特殊レジスタ「ヌル」および
「ワン」の出力であり（追補６、表Ａ６−１）、特殊レ
ジスタは定数値をストアする（これらのレジスタは図６
において「定数レジスタ」と記される）。
【００７４】バスsa＿bus はまた、プログラムメモリ３
１４から読まれる命令の即値フィールド「ｉｍｍ」を受
取る。
１４から読まれる命令の即値フィールド「ｉｍｍ」を受
取る。
【００７５】ＡＬＵ３１８の６４ビット出力は６４ビッ
トバスres ＿bus に接続され、６４ビットバスres ＿bu
s はレジスタファイル３１２、データメモリ３１６およ
び特殊レジスタブロック３１５の入力に接続される。
トバスres ＿bus に接続され、６４ビットバスres ＿bu
s はレジスタファイル３１２、データメモリ３１６およ
び特殊レジスタブロック３１５の入力に接続される。
【００７６】レジスタファイル３１２、データメモリ３
１６および特殊レジスタ３１５は追補６に記載される。
そこに記載されるように、レジスタおよびデータメモリ
はタスク間で分けられているため、タスクが再スケジュ
ールされる際にセーブ／リストア動作は必要ではない。
特に、特殊レジスタ３１５は各タスクにつき１つずつの
１６個のＰＣ（プログラムカウンタ）レジスタを含む。
１６および特殊レジスタ３１５は追補６に記載される。
そこに記載されるように、レジスタおよびデータメモリ
はタスク間で分けられているため、タスクが再スケジュ
ールされる際にセーブ／リストア動作は必要ではない。
特に、特殊レジスタ３１５は各タスクにつき１つずつの
１６個のＰＣ（プログラムカウンタ）レジスタを含む。
【００７７】ロード／ストアユニット（ＬＳＵ）３３０
は実行ユニット３１０、サーチマシン１９０および内部
メモリ１７０の間でインターフェイスをもたらす。ＬＳ
Ｕ３３０は、メモリからレジスタをロードするか、また
はレジスタ内容をメモリにストアするためのロードおよ
びストアリクエストの待ち行列を維持する。ＬＳＵ３３
０の入力はres ＿bus に接続され、またＬＳＵ３３０の
６４ビットの出力ｒｆｉはレジスタファイル３１２の入
力に接続される。
は実行ユニット３１０、サーチマシン１９０および内部
メモリ１７０の間でインターフェイスをもたらす。ＬＳ
Ｕ３３０は、メモリからレジスタをロードするか、また
はレジスタ内容をメモリにストアするためのロードおよ
びストアリクエストの待ち行列を維持する。ＬＳＵ３３
０の入力はres ＿bus に接続され、またＬＳＵ３３０の
６４ビットの出力ｒｆｉはレジスタファイル３１２の入
力に接続される。
【００７８】ＤＭＡブロック３４０の入力はバスres ＿
bus に接続され、実行ユニット３１０がＤＭＡ３４０を
プログラムできるようにする。ＤＭＡ３４０はアプレッ
トをプログラムメモリにロードすることができる。
bus に接続され、実行ユニット３１０がＤＭＡ３４０を
プログラムできるようにする。ＤＭＡ３４０はアプレッ
トをプログラムメモリにロードすることができる。
【００７９】図７には命令実行パイプラインが示され
る。パイプラインには７つのステージがある。
る。パイプラインには７つのステージがある。
【００８０】（１） タスクセレクト（ＴＳ）ステージ
ｔ０。このステージでは、アクティブタスクがタスク制
御３２０によってそれぞれ対応のチャネル１５０．ｘに
対して選択される。いくつかの実施例では、タスク制御
ブロックは固定優先順位機構を実現しており、タスクＩ
Ｇｘ．０が最高優先順位を有し、次にＩＧｘ．１、その
次にＥＧｘ．０、そしてその次にＥＧｘ．１となる。
ｔ０。このステージでは、アクティブタスクがタスク制
御３２０によってそれぞれ対応のチャネル１５０．ｘに
対して選択される。いくつかの実施例では、タスク制御
ブロックは固定優先順位機構を実現しており、タスクＩ
Ｇｘ．０が最高優先順位を有し、次にＩＧｘ．１、その
次にＥＧｘ．０、そしてその次にＥＧｘ．１となる。
【００８１】いくつかの実施例では、タスクは一度アク
ティブにされると、より高い優先順位のタスクがランす
る用意ができたというだけではサスペンドされない。そ
の優先順位のより低いタスクは利用可能でないリソース
にアクセスを試みるまでアクティブのままである。
ティブにされると、より高い優先順位のタスクがランす
る用意ができたというだけではサスペンドされない。そ
の優先順位のより低いタスクは利用可能でないリソース
にアクセスを試みるまでアクティブのままである。
【００８２】（２） フェッチ（Ｆ）ステージｔ１にお
いて、タスク制御ブロック３２０は実行ユニット３１０
に対してアクティブタスク番号信号task# ＿t1（追補１
の表Ａ１−１におけるtsk ＿taskNumt1 と同じ）を駆動
する。信号task# ＿t1は特殊レジスタ３１５内の１６個
のＰＣ値のうちの１つを選択する。
いて、タスク制御ブロック３２０は実行ユニット３１０
に対してアクティブタスク番号信号task# ＿t1（追補１
の表Ａ１−１におけるtsk ＿taskNumt1 と同じ）を駆動
する。信号task# ＿t1は特殊レジスタ３１５内の１６個
のＰＣ値のうちの１つを選択する。
【００８３】どのタスクもアクティブではない場合、タ
スク制御ブロック３２０は実行ユニット３１０に「アイ
ドル」信号をアサートする。この信号は表Ａ１−１にお
いて「tsk ＿idle」と表わされている。「アイドル」が
アサートされると、task# ＿t1は「ドントケア」であ
り、命令実行ユニット３１０は残りのパイプラインステ
ージにおいてＮＯＰ（ノーオペレーション）命令を実行
する。
スク制御ブロック３２０は実行ユニット３１０に「アイ
ドル」信号をアサートする。この信号は表Ａ１−１にお
いて「tsk ＿idle」と表わされている。「アイドル」が
アサートされると、task# ＿t1は「ドントケア」であ
り、命令実行ユニット３１０は残りのパイプラインステ
ージにおいてＮＯＰ（ノーオペレーション）命令を実行
する。
【００８４】「アイドル」がデアサートされると、特殊
レジスタブロック３１５においてtask# ＿t1により選択
されたＰＣレジスタ値はプログラムメモリ３１４に与え
られる。選択されたＰＣにより示される命令がメモリか
ら実行ユニット３１０へ読出される。
レジスタブロック３１５においてtask# ＿t1により選択
されたＰＣレジスタ値はプログラムメモリ３１４に与え
られる。選択されたＰＣにより示される命令がメモリか
ら実行ユニット３１０へ読出される。
【００８５】（３） デコード（Ｄ）ステージｔ２にお
いて、命令は実行ユニットによりデコードされる。
いて、命令は実行ユニットによりデコードされる。
【００８６】（４） 読出（Ｒ）ステージｔ３におい
て、レジスタファイル３１２および／または特殊レジス
タ３１５および／またはデータメモリ３１６から命令オ
ペランドが読まれ、ＡＬＵ３１８に提示される。
て、レジスタファイル３１２および／または特殊レジス
タ３１５および／またはデータメモリ３１６から命令オ
ペランドが読まれ、ＡＬＵ３１８に提示される。
【００８７】また、このステージにおいて、以下に図８
から図１５に関連してより詳しく説明するように、タス
ク制御３２０は配線４１０（図６）上にサスペンド信号
（表Ａ１−１におけるtsk ＿susp）を発生する。サスペ
ンド信号がアサートされると、タスクはサスペンドさ
れ、命令実行はアボートされ、タスクのＰＣレジスタは
凍結される。後にタスクがアクティブにされると、同じ
命令が再実行されることになる。
から図１５に関連してより詳しく説明するように、タス
ク制御３２０は配線４１０（図６）上にサスペンド信号
（表Ａ１−１におけるtsk ＿susp）を発生する。サスペ
ンド信号がアサートされると、タスクはサスペンドさ
れ、命令実行はアボートされ、タスクのＰＣレジスタは
凍結される。後にタスクがアクティブにされると、同じ
命令が再実行されることになる。
【００８８】また、このステージにおいて、実行ユニッ
ト３１０はウェイト信号を発生する。ウェイト信号がア
サートされると、命令実行は完了させられずＰＣレジス
タは凍結するが、タスクはアクティブのままであり、次
のクロックサイクルから命令は再び実行される。たとえ
ば、図７の命令１が、サイクル３においてアサートされ
るウェイト信号によって遅延された場合、同じ命令はサ
イクル４において開始される命令番号５として再実行さ
れることになる。
ト３１０はウェイト信号を発生する。ウェイト信号がア
サートされると、命令実行は完了させられずＰＣレジス
タは凍結するが、タスクはアクティブのままであり、次
のクロックサイクルから命令は再び実行される。たとえ
ば、図７の命令１が、サイクル３においてアサートされ
るウェイト信号によって遅延された場合、同じ命令はサ
イクル４において開始される命令番号５として再実行さ
れることになる。
【００８９】ウェイト信号は、命令を妨害している条件
が、同じハードウェアタスクが再スケジュールされるこ
ろまでにはなくなりそうである場合にアサートされる。
ウェイト条件は追補３に記載される。
が、同じハードウェアタスクが再スケジュールされるこ
ろまでにはなくなりそうである場合にアサートされる。
ウェイト条件は追補３に記載される。
【００９０】サスペンド信号およびウェイト信号がデア
サートされると、ＰＣレジスタは次の命令を指すように
変えられる。
サートされると、ＰＣレジスタは次の命令を指すように
変えられる。
【００９１】（５） 実行（Ｅ）ステージｔ４におい
て、命令は実行される。 （６） ライトバック（ＷＢ）ステージｔ５において、
実行ステージの結果は行先がレジスタファイル３１２内
にある場合を除いて、その行先に書かれる。
て、命令は実行される。 （６） ライトバック（ＷＢ）ステージｔ５において、
実行ステージの結果は行先がレジスタファイル３１２内
にある場合を除いて、その行先に書かれる。
【００９２】（７） レジスタ書込（ＷＲ）ステージに
おいて、実行ステージの結果は必要であればレジスタフ
ァイル３１２に書込まれる。
おいて、実行ステージの結果は必要であればレジスタフ
ァイル３１２に書込まれる。
【００９３】注目すべきなのは、各命令のＷＲステージ
（たとえばサイクル６の命令１）が同じハードウェアタ
スクの次の命令のＲステージの前に起こることである
（サイクル７の命令５を参照のこと）。そのため、たと
えば命令５が命令１の結果を用いるとすると、その結果
は命令５がそれをサイクル７において読む前にレジスタ
ファイルまたは特殊レジスタに書かれることになる。
（たとえばサイクル６の命令１）が同じハードウェアタ
スクの次の命令のＲステージの前に起こることである
（サイクル７の命令５を参照のこと）。そのため、たと
えば命令５が命令１の結果を用いるとすると、その結果
は命令５がそれをサイクル７において読む前にレジスタ
ファイルまたは特殊レジスタに書かれることになる。
【００９４】図７に示したように、（Ｒステージにおい
て）命令がアボートされると、パイプラインはすでに開
始された他の命令から除去されなくてもよい。なぜな
ら、これらの命令は他のタスク（さらには他のハードウ
ェアタスク）に属するからである。たとえば、命令１を
アボートしなければならない場合、命令１のＲステージ
において、またはその前に開始された他の命令とは命令
２、３および４だけである。これらの命令は他のタスク
によって実行されるため、除去されなくてもよい。
て）命令がアボートされると、パイプラインはすでに開
始された他の命令から除去されなくてもよい。なぜな
ら、これらの命令は他のタスク（さらには他のハードウ
ェアタスク）に属するからである。たとえば、命令１を
アボートしなければならない場合、命令１のＲステージ
において、またはその前に開始された他の命令とは命令
２、３および４だけである。これらの命令は他のタスク
によって実行されるため、除去されなくてもよい。
【００９５】所与のハードウェアタスクに関して、対応
する４つのソフトウェアタスクの間で切替えをするの
に、タスク切替えがオペレーティングシステムソフトウ
ェアにより行なわれる場合とは異なり、別個の命令を実
行することは必要ではない。このため、高いスループッ
トが達成される。
する４つのソフトウェアタスクの間で切替えをするの
に、タスク切替えがオペレーティングシステムソフトウ
ェアにより行なわれる場合とは異なり、別個の命令を実
行することは必要ではない。このため、高いスループッ
トが達成される。
【００９６】図８には、１つのリクエストＦＩＦＯ２３
０またはステータスＦＩＦＯ２４０に関するタスク同期
化のバブル図が示される。下方のダイアグラム７０４で
は、「タスク０」および「タスク１」は図５と同じ意味
を有する。より特定的には、これらはリクエストまたは
ステータスＦＩＦＯを共用する２つのソフトウェアタス
クである。いくつかの実施例では、タスク０はイングレ
スサブチャネルに対するＩＧｉ．０またはイーグレスサ
ブチャネルに対するＥＧｉ．０である。
０またはステータスＦＩＦＯ２４０に関するタスク同期
化のバブル図が示される。下方のダイアグラム７０４で
は、「タスク０」および「タスク１」は図５と同じ意味
を有する。より特定的には、これらはリクエストまたは
ステータスＦＩＦＯを共用する２つのソフトウェアタス
クである。いくつかの実施例では、タスク０はイングレ
スサブチャネルに対するＩＧｉ．０またはイーグレスサ
ブチャネルに対するＥＧｉ．０である。
【００９７】ダイアグラム７０４はＦＩＦＯの所有権を
示す状態機械である。ＲＥＳＥＴにおいて、ＦＩＦＯは
状態７１０ＲＳ．０によって示されるようにタスク０に
より所有される。
示す状態機械である。ＲＥＳＥＴにおいて、ＦＩＦＯは
状態７１０ＲＳ．０によって示されるようにタスク０に
より所有される。
【００９８】タスク０がＦＩＦＯを読むのに成功する
と、ＦＩＦＯは状態７１０ＲＳ．１により示されるよう
に、タスク１により所有されることになる。ＦＩＦＯを
読むことは図５の「ａ」または「ｃ」スイッチを切替え
ることに等しい。タスク１がＦＩＦＯを読むのに成功す
ると、状態機械は状態７１０ＲＳ．０に戻る。
と、ＦＩＦＯは状態７１０ＲＳ．１により示されるよう
に、タスク１により所有されることになる。ＦＩＦＯを
読むことは図５の「ａ」または「ｃ」スイッチを切替え
ることに等しい。タスク１がＦＩＦＯを読むのに成功す
ると、状態機械は状態７１０ＲＳ．０に戻る。
【００９９】ＦＩＦＯ読出動作は条件mfsel[x] & ffrd
により示される。信号mfsel は追補４に記載される。信
号ffrdは、マイクロコントローラによりいずれかのリク
エストまたはステータスＦＩＦＯが読まれると、ステー
ジｔ３において実行ユニットによりアサートされる。別
個のffrdバージョンが各リクエストおよびステータスＦ
ＩＦＯに対して生成される（ＦＩＦＯ読出が成功する
と、追補４の信号mfrdがステージｔ５においてアサート
される）。
により示される。信号mfsel は追補４に記載される。信
号ffrdは、マイクロコントローラによりいずれかのリク
エストまたはステータスＦＩＦＯが読まれると、ステー
ジｔ３において実行ユニットによりアサートされる。別
個のffrdバージョンが各リクエストおよびステータスＦ
ＩＦＯに対して生成される（ＦＩＦＯ読出が成功する
と、追補４の信号mfrdがステージｔ５においてアサート
される）。
【０１００】リクエストおよびステータスＦＩＦＯは１
６個ある。これらＦＩＦＯの各々は０から１５までの一
意の数「ｘ」により識別される。ＦＩＦＯ「ｘ」が読ま
れている際、図８のmfsel[x]により示されるように、そ
の数「ｘ」はラインmfsel 上に駆動される。
６個ある。これらＦＩＦＯの各々は０から１５までの一
意の数「ｘ」により識別される。ＦＩＦＯ「ｘ」が読ま
れている際、図８のmfsel[x]により示されるように、そ
の数「ｘ」はラインmfsel 上に駆動される。
【０１０１】ダイアグラム７２０および７４０はタスク
０およびタスク１がＦＩＦＯに関連してどのように状態
を変化させるかを示している。上に示したように、各タ
スクには３つの状態、すなわちレディ（「ＲＤＹ」）、
アクティブおよびサスペンドがある。ＲＥＳＥＴにおい
て、すべてのタスクはレディとなる。タスクはパイプラ
インステージｔ０において選択されるとアクティブとな
る。
０およびタスク１がＦＩＦＯに関連してどのように状態
を変化させるかを示している。上に示したように、各タ
スクには３つの状態、すなわちレディ（「ＲＤＹ」）、
アクティブおよびサスペンドがある。ＲＥＳＥＴにおい
て、すべてのタスクはレディとなる。タスクはパイプラ
インステージｔ０において選択されるとアクティブとな
る。
【０１０２】ここで説明する実施例では、タスクは直接
アクティブ状態からレディ状態へ移行することができな
いが、これは他の実施例では可能である。
アクティブ状態からレディ状態へ移行することができな
いが、これは他の実施例では可能である。
【０１０３】ここで説明する実施例では、各タスクは
「サスペンド」条件７３０が生ずるとアクティブ状態か
らサスペンド状態へ移行する。サスペンドされたタスク
はリリース条件７３４が生ずるとレディとなる。可能な
サスペンド条件を追補１の表Ａ１−２に列挙する。リリ
ース条件は表Ａ１−３に列挙する。
「サスペンド」条件７３０が生ずるとアクティブ状態か
らサスペンド状態へ移行する。サスペンドされたタスク
はリリース条件７３４が生ずるとレディとなる。可能な
サスペンド条件を追補１の表Ａ１−２に列挙する。リリ
ース条件は表Ａ１−３に列挙する。
【０１０４】ダイアグラム７２０では、サスペンド条件
７３０は、タスク０がＦＩＦＯが利用可能でないときに
ＦＩＦＯにアクセスを試みる際に生じる。より特定的に
は、条件７３０とは以下のとおりである。
７３０は、タスク０がＦＩＦＯが利用可能でないときに
ＦＩＦＯにアクセスを試みる際に生じる。より特定的に
は、条件７３０とは以下のとおりである。
【０１０５】（１） タスクがパイプラインステージｔ
３にあること（実行ユニット３１０により生成される信
号「Ｔ３」により示される）。
３にあること（実行ユニット３１０により生成される信
号「Ｔ３」により示される）。
【０１０６】（２） ffrdがアサートされ、ＦＩＦＯ読
出動作を示していること。 （３） mfsel がＦＩＦＯ「ｘ」を識別していること。
また、 （４） ＦＩＦＯがタスク１により所有されている（状
態機械７０４が状態７１０ＲＳ．１にある）か、または
信号cfifordy[x] がローであり、ＦＩＦＯ「ｘ」が空で
あることを示していること。（信号cfifordyは追補４に
記載される。この信号は４つ目のサイクルごとにサンプ
リングされ、サンプリングされる際には有効である。） ＦＩＦＯがタスク０によって読まれておりそれ以外のど
のタスクによっても読まれているのではないことは、タ
スク０がパイプラインステージｔ３にあることにより確
証される。
出動作を示していること。 （３） mfsel がＦＩＦＯ「ｘ」を識別していること。
また、 （４） ＦＩＦＯがタスク１により所有されている（状
態機械７０４が状態７１０ＲＳ．１にある）か、または
信号cfifordy[x] がローであり、ＦＩＦＯ「ｘ」が空で
あることを示していること。（信号cfifordyは追補４に
記載される。この信号は４つ目のサイクルごとにサンプ
リングされ、サンプリングされる際には有効である。） ＦＩＦＯがタスク０によって読まれておりそれ以外のど
のタスクによっても読まれているのではないことは、タ
スク０がパイプラインステージｔ３にあることにより確
証される。
【０１０７】タスク１に対する条件７３０（ダイアグラ
ム７４０）も同様である。ダイアグラム７２０、７４０
における条件７３０は表Ａ１−２（追補１）において、
各種類のタスク（イングレスタスク０、イングレスタス
ク１、イーグレスタスク０、イーグレスタスク１）およ
び各種類のＦＩＦＯ（リクエストおよびステータス）に
ついて別々に示される。リクエストＦＩＦＯ条件は４つ
のセクション「イングレスタスク０」、「イングレスタ
スク１」、「イーグレスタスク０」、「イーグレスタス
ク１」の各々において条件番号１として列挙されてい
る。すなわち、イングレスタスク０についての条件は、
exe ＿RfifoRd & mfsel[x] &（Ireqf ｜〜cfifordy[x]
）である。
ム７４０）も同様である。ダイアグラム７２０、７４０
における条件７３０は表Ａ１−２（追補１）において、
各種類のタスク（イングレスタスク０、イングレスタス
ク１、イーグレスタスク０、イーグレスタスク１）およ
び各種類のＦＩＦＯ（リクエストおよびステータス）に
ついて別々に示される。リクエストＦＩＦＯ条件は４つ
のセクション「イングレスタスク０」、「イングレスタ
スク１」、「イーグレスタスク０」、「イーグレスタス
ク１」の各々において条件番号１として列挙されてい
る。すなわち、イングレスタスク０についての条件は、
exe ＿RfifoRd & mfsel[x] &（Ireqf ｜〜cfifordy[x]
）である。
【０１０８】信号exe ＿RfifoRd はffrdと同じである。
Ireqf はＦＩＦＯがイングレスタスク１により所有され
ていることを示す。表Ａ１−２のすべての信号はステー
ジｔ３においてサンプリングされるため、「ｔ３」は表
中の条件のいくつかでは省いてある。イーグレスタスク
０に関して、信号Ereqf はそれぞれ対応のリクエストＦ
ＩＦＯがイーグレスタスク１により所有されていること
を示す。すなわち、Ereqf がIreqf と入れ代わってい
る。タスク制御３２０は各リクエストＦＩＦＯに対して
別個の信号Ireqf またはEreqf を発生する。
Ireqf はＦＩＦＯがイングレスタスク１により所有され
ていることを示す。表Ａ１−２のすべての信号はステー
ジｔ３においてサンプリングされるため、「ｔ３」は表
中の条件のいくつかでは省いてある。イーグレスタスク
０に関して、信号Ereqf はそれぞれ対応のリクエストＦ
ＩＦＯがイーグレスタスク１により所有されていること
を示す。すなわち、Ereqf がIreqf と入れ代わってい
る。タスク制御３２０は各リクエストＦＩＦＯに対して
別個の信号Ireqf またはEreqf を発生する。
【０１０９】追補１において、信号の否定は（〜cfifor
dyのように）信号名称の前の「〜」により示されるか、
または（イーグレスタスク１に対する条件１のEreqf ＿
のように）信号名称の後に続く下線によって示される。
dyのように）信号名称の前の「〜」により示されるか、
または（イーグレスタスク１に対する条件１のEreqf ＿
のように）信号名称の後に続く下線によって示される。
【０１１０】ステータスＦＩＦＯに関して、サスペンド
条件７３０は表Ａ１−２において２と番号のつけられた
条件である。信号exe ＿SfifoRd はステータスＦＩＦＯ
に対するffrdバージョンである。ステータスＦＩＦＯを
識別する番号は「ｘ」ではなく「ｙ」で示される。
条件７３０は表Ａ１−２において２と番号のつけられた
条件である。信号exe ＿SfifoRd はステータスＦＩＦＯ
に対するffrdバージョンである。ステータスＦＩＦＯを
識別する番号は「ｘ」ではなく「ｙ」で示される。
【０１１１】ダイアグラム７２０におけるリリース条件
７３４は、タスク０がＦＩＦＯを所有している（状態機
械７０４が状態７１０ＲＳ．０にある）ことと、cfifor
dy[x] がハイでありＦＩＦＯが空ではないことを示して
いることである。タスク１に対するリリース条件７３４
（ダイアグラム７４０）は同様である。
７３４は、タスク０がＦＩＦＯを所有している（状態機
械７０４が状態７１０ＲＳ．０にある）ことと、cfifor
dy[x] がハイでありＦＩＦＯが空ではないことを示して
いることである。タスク１に対するリリース条件７３４
（ダイアグラム７４０）は同様である。
【０１１２】リリース条件は追補１の表Ａ１−３に示さ
れている。各リリース条件は表Ａ１−２の同じスロット
内のサスペンド条件に対応する。たとえば、表Ａ１−３
における「イングレスタスク０」セクションのリリース
条件１は、タスクが表Ａ１−２における「イングレスタ
スク０」セクションのサスペンド条件１によりサスペン
ドされた場合にそのタスクをレディ状態にリリースす
る。このように、表Ａ１−３におけるリリース条件１お
よび２は、リクエストおよびステータスＦＩＦＯに対す
るダイアグラム７２０および７４０でのリリース条件７
３４に対応する。
れている。各リリース条件は表Ａ１−２の同じスロット
内のサスペンド条件に対応する。たとえば、表Ａ１−３
における「イングレスタスク０」セクションのリリース
条件１は、タスクが表Ａ１−２における「イングレスタ
スク０」セクションのサスペンド条件１によりサスペン
ドされた場合にそのタスクをレディ状態にリリースす
る。このように、表Ａ１−３におけるリリース条件１お
よび２は、リクエストおよびステータスＦＩＦＯに対す
るダイアグラム７２０および７４０でのリリース条件７
３４に対応する。
【０１１３】図９には、サブチャネルコマンドＦＩＦＯ
２６０（すなわち２６０Ｉ）に関するイングレスサブチ
ャネルにおけるタスク同期化が示される。下部のダイア
グラム８０４には、イングレスコマンドＦＩＦＯのため
の状態機械が示される。このＦＩＦＯはイングレスタス
クおよびイーグレスタスクの双方により所有され得る。
ＲＥＳＥＴにおいて、状態機械は状態Ｓ０にある。この
状態において、ＦＩＦＯはイングレスタスク０により所
有されている。イングレスタスク０が、（図５のスイッ
チ「ｂ」を切替えて）ＦＩＦＯをロックすることなく１
つのワードをＦＩＦＯに書くと、ＦＩＦＯは状態Ｓ１に
移行し、この状態ではＦＩＦＯはイングレスタスク１に
より所有される。書込動作は信号IcmdFifoWr[x] により
示され、ここで「ｘ」はイングレスコマンドＦＩＦＯに
書くことができる４つのイングレスおよびイーグレスタ
スクのうちの１つを特定する。（IcmdFifoWr[x] がステ
ージｔ３において実行ユニットによりアサートされる
と、対応するmfloadビット（追補４）がステージｔ５に
おいてアサートされる。）信号IcmdFifoWr[x] は、それ
ぞれ対応のタスクがＦＩＦＯに書くたびに適当な「ｘ」
に対してアサートされる。
２６０（すなわち２６０Ｉ）に関するイングレスサブチ
ャネルにおけるタスク同期化が示される。下部のダイア
グラム８０４には、イングレスコマンドＦＩＦＯのため
の状態機械が示される。このＦＩＦＯはイングレスタス
クおよびイーグレスタスクの双方により所有され得る。
ＲＥＳＥＴにおいて、状態機械は状態Ｓ０にある。この
状態において、ＦＩＦＯはイングレスタスク０により所
有されている。イングレスタスク０が、（図５のスイッ
チ「ｂ」を切替えて）ＦＩＦＯをロックすることなく１
つのワードをＦＩＦＯに書くと、ＦＩＦＯは状態Ｓ１に
移行し、この状態ではＦＩＦＯはイングレスタスク１に
より所有される。書込動作は信号IcmdFifoWr[x] により
示され、ここで「ｘ」はイングレスコマンドＦＩＦＯに
書くことができる４つのイングレスおよびイーグレスタ
スクのうちの１つを特定する。（IcmdFifoWr[x] がステ
ージｔ３において実行ユニットによりアサートされる
と、対応するmfloadビット（追補４）がステージｔ５に
おいてアサートされる。）信号IcmdFifoWr[x] は、それ
ぞれ対応のタスクがＦＩＦＯに書くたびに適当な「ｘ」
に対してアサートされる。
【０１１４】ロックされていないことは「アンロック」
信号により示され、「アンロック」信号は、コマンドＦ
ＩＦＯを書くのに用いられるマイクロコントローラ命令
「ＣＭＤ」（追補７）のＬフラグから実行ユニット３１
０によって生成される。
信号により示され、「アンロック」信号は、コマンドＦ
ＩＦＯを書くのに用いられるマイクロコントローラ命令
「ＣＭＤ」（追補７）のＬフラグから実行ユニット３１
０によって生成される。
【０１１５】イングレスタスク１が、コマンドＦＩＦＯ
をロックすることなく（「ｘ」がイングレスタスク１を
示しているIcmdFifoWr[x] により示されるように）その
コマンドＦＩＦＯに書くと、状態機械は状態Ｓ０に戻
る。
をロックすることなく（「ｘ」がイングレスタスク１を
示しているIcmdFifoWr[x] により示されるように）その
コマンドＦＩＦＯに書くと、状態機械は状態Ｓ０に戻
る。
【０１１６】イングレスタスク０が状態Ｓ０にあるＦＩ
ＦＯに書き、「ロック」信号がアサートされてそのＦＩ
ＦＯをロックすべきであることを示すと、状態機械は状
態Ｓ２に移行する。この状態においては、ＦＩＦＯは依
然としてイングレスタスク０により所有されている。ロ
ック信号は、マイクロコントローラ命令ＣＭＤ（追補
７）におけるＬフラグから実行ユニット３１０により生
成される。ＦＩＦＯは、イングレスタスク０が「アンロ
ック」信号がアサートされている状態でＦＩＦＯに書く
まで状態Ｓ２に留まる。書かれた時点でＦＩＦＯは状態
Ｓ１に移行する。
ＦＯに書き、「ロック」信号がアサートされてそのＦＩ
ＦＯをロックすべきであることを示すと、状態機械は状
態Ｓ２に移行する。この状態においては、ＦＩＦＯは依
然としてイングレスタスク０により所有されている。ロ
ック信号は、マイクロコントローラ命令ＣＭＤ（追補
７）におけるＬフラグから実行ユニット３１０により生
成される。ＦＩＦＯは、イングレスタスク０が「アンロ
ック」信号がアサートされている状態でＦＩＦＯに書く
まで状態Ｓ２に留まる。書かれた時点でＦＩＦＯは状態
Ｓ１に移行する。
【０１１７】同様に、イングレスタスク１が「ロック」
がアサートされている状態で状態Ｓ１にあるＦＩＦＯに
書くと、ＦＩＦＯは状態Ｓ３に移行する。この状態にお
いてＦＩＦＯは依然としてイングレスタスク１により所
有されている。ＦＩＦＯは、イングレスタスク１が「ア
ンロック」がアサートされた状態でＦＩＦＯに書くまで
状態Ｓ３に留まる。書かれた時点でＦＩＦＯは状態Ｓ０
に移行する。
がアサートされている状態で状態Ｓ１にあるＦＩＦＯに
書くと、ＦＩＦＯは状態Ｓ３に移行する。この状態にお
いてＦＩＦＯは依然としてイングレスタスク１により所
有されている。ＦＩＦＯは、イングレスタスク１が「ア
ンロック」がアサートされた状態でＦＩＦＯに書くまで
状態Ｓ３に留まる。書かれた時点でＦＩＦＯは状態Ｓ０
に移行する。
【０１１８】状態機械が状態Ｓ０またはＳ１にあり、イ
ーグレスタスクがコマンドＦＩＦＯをロックすることな
くそのコマンドＦＩＦＯに書く場合、状態遷移は起こら
ない。イーグレスタスク０が状態Ｓ０にあるＦＩＦＯを
ロックしてＦＩＦＯに書くと、ＦＩＦＯは状態Ｓ４に移
行する。この状態において、コマンドＦＩＦＯはイーグ
レスタスク０により所有される。状態機械は、イーグレ
スタスク０が「アンロック」がアサートされている状態
でコマンドＦＩＦＯに書くまで状態Ｓ４に留まる。書い
た時点で、状態機械は状態Ｓ０に戻る。
ーグレスタスクがコマンドＦＩＦＯをロックすることな
くそのコマンドＦＩＦＯに書く場合、状態遷移は起こら
ない。イーグレスタスク０が状態Ｓ０にあるＦＩＦＯを
ロックしてＦＩＦＯに書くと、ＦＩＦＯは状態Ｓ４に移
行する。この状態において、コマンドＦＩＦＯはイーグ
レスタスク０により所有される。状態機械は、イーグレ
スタスク０が「アンロック」がアサートされている状態
でコマンドＦＩＦＯに書くまで状態Ｓ４に留まる。書い
た時点で、状態機械は状態Ｓ０に戻る。
【０１１９】状態Ｓ５はＳ４に類似しているが、イーグ
レスタスク１がコマンドＦＩＦＯに書込をしこれを所有
することを表わす。
レスタスク１がコマンドＦＩＦＯに書込をしこれを所有
することを表わす。
【０１２０】状態Ｓ６およびＳ７はそれぞれ対応の状態
Ｓ４およびＳ５に類似しているが、状態Ｓ６およびＳ７
には状態Ｓ０ではなくＳ１から入る。
Ｓ４およびＳ５に類似しているが、状態Ｓ６およびＳ７
には状態Ｓ０ではなくＳ１から入る。
【０１２１】ダイアグラム８２０および８４０には、コ
マンドＦＩＦＯに関するそれぞれ対応のイングレスタス
ク０および１の状態遷移が示される。サスペンド条件７
３０は表Ａ１−２において番号が３の条件である。信号
IcmdFifoWr[x] はイングレスタスク０および１に対する
条件３におけるexe ＿IcmdFifoWr[x] と同じである。表
Ａ１−２における信号task# ＿t3はダイアグラム８２０
および８４０における「Ｔ３」と同じである。信号ccmd
full[x] は、コマンドＦＩＦＯ「ｘ」が一杯であるとい
う信号である（追補４を参照のこと）。この信号はステ
ージｔ３において有効である。信号IcmdfOwnedByI0は、
コマンドＦＩＦＯがイングレスタスク０により所有され
ていることを示す（すなわち、状態機械８０４は状態Ｓ
０またはＳ２にある）。信号IcmdfOwnedByI1は、コマン
ドＦＩＦＯがイングレスタスク１により所有されている
ことを示す（ダイアグラム８０４における状態Ｓ１、Ｓ
３）。
マンドＦＩＦＯに関するそれぞれ対応のイングレスタス
ク０および１の状態遷移が示される。サスペンド条件７
３０は表Ａ１−２において番号が３の条件である。信号
IcmdFifoWr[x] はイングレスタスク０および１に対する
条件３におけるexe ＿IcmdFifoWr[x] と同じである。表
Ａ１−２における信号task# ＿t3はダイアグラム８２０
および８４０における「Ｔ３」と同じである。信号ccmd
full[x] は、コマンドＦＩＦＯ「ｘ」が一杯であるとい
う信号である（追補４を参照のこと）。この信号はステ
ージｔ３において有効である。信号IcmdfOwnedByI0は、
コマンドＦＩＦＯがイングレスタスク０により所有され
ていることを示す（すなわち、状態機械８０４は状態Ｓ
０またはＳ２にある）。信号IcmdfOwnedByI1は、コマン
ドＦＩＦＯがイングレスタスク１により所有されている
ことを示す（ダイアグラム８０４における状態Ｓ１、Ｓ
３）。
【０１２２】イーグレスタスクに関して、イングレスコ
マンドＦＩＦＯに書込むことにより生じたサスペンド条
件は表Ａ１−２の条件８である。信号IcmdfOwnedByE0
は、コマンドＦＩＦＯがイーグレスタスク０により所有
されていることを示す（ダイアグラム８０４における状
態Ｓ４、Ｓ６）。信号IcmdfOwnedByE1は、コマンドＦＩ
ＦＯがイーグレスタスク１により所有されていることを
示す（ダイアグラム８０４における状態Ｓ５、Ｓ３）。
マンドＦＩＦＯに書込むことにより生じたサスペンド条
件は表Ａ１−２の条件８である。信号IcmdfOwnedByE0
は、コマンドＦＩＦＯがイーグレスタスク０により所有
されていることを示す（ダイアグラム８０４における状
態Ｓ４、Ｓ６）。信号IcmdfOwnedByE1は、コマンドＦＩ
ＦＯがイーグレスタスク１により所有されていることを
示す（ダイアグラム８０４における状態Ｓ５、Ｓ３）。
【０１２３】リリース条件７３４（図９）は表Ａ１−３
におけるイングレスタスクに対する条件３である。
におけるイングレスタスクに対する条件３である。
【０１２４】イーグレスコマンドＦＩＦＯに関するイー
グレスタスク同期化も同様である。イーグレスＦＩＦＯ
については、状態Ｓ４、Ｓ５、Ｓ６、Ｓ７は存在しな
い。表Ａ１−２およびＡ１−３において、関係のある条
件は番号が３である条件である。信号exe ＿EcmdFifoWr
がexe ＿IcmdFifoWrと置換わり、イーグレスＦＩＦＯへ
の書込動作を示す。信号Ecmdf1は、ＦＩＦＯがイーグレ
スタスク１により所有されていることを示す。
グレスタスク同期化も同様である。イーグレスＦＩＦＯ
については、状態Ｓ４、Ｓ５、Ｓ６、Ｓ７は存在しな
い。表Ａ１−２およびＡ１−３において、関係のある条
件は番号が３である条件である。信号exe ＿EcmdFifoWr
がexe ＿IcmdFifoWrと置換わり、イーグレスＦＩＦＯへ
の書込動作を示す。信号Ecmdf1は、ＦＩＦＯがイーグレ
スタスク１により所有されていることを示す。
【０１２５】図１０には、ＤＭＡリソースに関するイー
グレスタスク同期化が示される。下部のダイアグラム９
０４には、ＤＭＡ状態機械が示される。ＲＥＳＥＴにお
いて、ＤＭＡはＩＤＬＥである。図１０において「dmaa
＿wr」により示されるように、イーグレスタスクがＤＭ
Ａアドレス（プログラムメモリ３１４におけるＤＭＡ転
送先アドレス）をＤＭＡ３４０（図６）のＤＭＡアドレ
スレジスタＤＭＡＡ（追補６）へ書くと、そのタスクは
ＤＭＡ所有者となり、ＤＭＡ３４０がアクティブとなり
内部メモリ１７０からＤＭＡ転送を開始する。図１０の
例において、ＤＭＡ所有者はイーグレスタスク０であ
る。
グレスタスク同期化が示される。下部のダイアグラム９
０４には、ＤＭＡ状態機械が示される。ＲＥＳＥＴにお
いて、ＤＭＡはＩＤＬＥである。図１０において「dmaa
＿wr」により示されるように、イーグレスタスクがＤＭ
Ａアドレス（プログラムメモリ３１４におけるＤＭＡ転
送先アドレス）をＤＭＡ３４０（図６）のＤＭＡアドレ
スレジスタＤＭＡＡ（追補６）へ書くと、そのタスクは
ＤＭＡ所有者となり、ＤＭＡ３４０がアクティブとなり
内部メモリ１７０からＤＭＡ転送を開始する。図１０の
例において、ＤＭＡ所有者はイーグレスタスク０であ
る。
【０１２６】図１０の「last＿word」により示されるよ
うに、転送が完了すると、ＤＭＡはレディ（「ＲＤ
Ｙ」）となる。
うに、転送が完了すると、ＤＭＡはレディ（「ＲＤ
Ｙ」）となる。
【０１２７】ＤＭＡがレディ状態にあり、ＤＭＡ所有者
タスクがＤＭＡアドレスレジスタを読むと（図１０にお
いて「dmaa＿rd」として示される）、ＤＭＡは実行状態
に移行する。ＤＭＡ所有者はＤＭＡレディ状態において
しかアドレスレジスタを読むことが許されない。非所有
者タスクはどのＤＭＡ状態においてもＤＭＡアドレスレ
ジスタを読むことが許される。
タスクがＤＭＡアドレスレジスタを読むと（図１０にお
いて「dmaa＿rd」として示される）、ＤＭＡは実行状態
に移行する。ＤＭＡ所有者はＤＭＡレディ状態において
しかアドレスレジスタを読むことが許されない。非所有
者タスクはどのＤＭＡ状態においてもＤＭＡアドレスレ
ジスタを読むことが許される。
【０１２８】ＤＭＡが実行状態にあると、ＤＭＡ所有者
タスクはＤＭＡによりロードされるアプレットを実行す
る。新たなＤＭＡアクセスは許されない。
タスクはＤＭＡによりロードされるアプレットを実行す
る。新たなＤＭＡアクセスは許されない。
【０１２９】ＤＭＡ所有者タスクがリリースコード１１
１をＤＭＡＡレジスタ（追補１）のＯＰフィールドに書
込むと、ＤＭＡはアイドル状態に戻る。
１をＤＭＡＡレジスタ（追補１）のＯＰフィールドに書
込むと、ＤＭＡはアイドル状態に戻る。
【０１３０】ダイアグラム９２０、９３０には、必ずし
も同じハードウェアタスクにあるわけではない２つのイ
ーグレスタスク、すなわちタスク０、タスクＮ、に対す
る状態遷移が示される。条件７３０は表Ａ１−２におけ
るイーグレスタスクに対する条件７である。表におい
て、exe ＿dmaaRdは図１０のdmaa＿rdと同じであり、ex
e ＿dmaaWrはdmaa＿wrと同じである。図１０の「dmaa＿
rd,wr 」は「dmaa＿rdまたはdmaa＿wr」という意味であ
る。信号exe ＿dmaaRd、exe ＿dmaaWrは実行ユニット３
１０により生成される。
も同じハードウェアタスクにあるわけではない２つのイ
ーグレスタスク、すなわちタスク０、タスクＮ、に対す
る状態遷移が示される。条件７３０は表Ａ１−２におけ
るイーグレスタスクに対する条件７である。表におい
て、exe ＿dmaaRdは図１０のdmaa＿rdと同じであり、ex
e ＿dmaaWrはdmaa＿wrと同じである。図１０の「dmaa＿
rd,wr 」は「dmaa＿rdまたはdmaa＿wr」という意味であ
る。信号exe ＿dmaaRd、exe ＿dmaaWrは実行ユニット３
１０により生成される。
【０１３１】このように、ＤＭＡ所有者タスクは、この
ＤＭＡ所有者タスクが、ＤＭＡがアクティブである間に
ステージｔ３においてＤＭＡアドレスレジスタを読もう
と試みるか、またはＤＭＡアドレスレジスタに書こうと
試みる際にサスペンドされる。所有者タスクはＤＭＡが
レディとなるとリリースされる。非所有者タスクはＤＭ
Ａがレディである間にステージｔ３においてＤＭＡレジ
スタに書こうと試みる際にサスペンドされる。非所有者
タスクはＤＭＡがアイドルとなるとリリースされる。
ＤＭＡ所有者タスクが、ＤＭＡがアクティブである間に
ステージｔ３においてＤＭＡアドレスレジスタを読もう
と試みるか、またはＤＭＡアドレスレジスタに書こうと
試みる際にサスペンドされる。所有者タスクはＤＭＡが
レディとなるとリリースされる。非所有者タスクはＤＭ
Ａがレディである間にステージｔ３においてＤＭＡレジ
スタに書こうと試みる際にサスペンドされる。非所有者
タスクはＤＭＡがアイドルとなるとリリースされる。
【０１３２】リリース条件７３４は表Ａ１−２において
イーグレスタスク０および１に対する条件７において
「clast ＿word」として示される。
イーグレスタスク０および１に対する条件７において
「clast ＿word」として示される。
【０１３３】図１１には、セマフォレジスタｓｅｍｒ
（追補２、６）に関するタスク同期化が示される。サス
ペンド条件７３０は表Ａ１−２において条件５として示
される。各サスペンド条件は以下のとおりである。すな
わち、（１）タスクがパイプラインステージｔ３にある
ことと、（２）ＢＩＴＣまたはＢＩＴＣＩ命令がタスク
により実行され、そのターゲットのオペランドがセマフ
ォレジスタであり、その命令が、その命令の以前からセ
マフォレジスタビットが有していた値と同じ値をセマフ
ォレジスタビットに書こうとしているためアボートされ
なければならないこと（これは表Ａ１−２の信号exe ＿
bitcSemRegにより示されており、「exe ＿」で始まる信
号名称はすべて実行ユニット３１０により生成される信
号を表わしている）とである。サスペンドが生じると、
タスク制御ブロック３２０はフラグＳＰｘを１に設定
し、ここで「ｘ」はタスク番号（０−１５）である。
（追補２、６）に関するタスク同期化が示される。サス
ペンド条件７３０は表Ａ１−２において条件５として示
される。各サスペンド条件は以下のとおりである。すな
わち、（１）タスクがパイプラインステージｔ３にある
ことと、（２）ＢＩＴＣまたはＢＩＴＣＩ命令がタスク
により実行され、そのターゲットのオペランドがセマフ
ォレジスタであり、その命令が、その命令の以前からセ
マフォレジスタビットが有していた値と同じ値をセマフ
ォレジスタビットに書こうとしているためアボートされ
なければならないこと（これは表Ａ１−２の信号exe ＿
bitcSemRegにより示されており、「exe ＿」で始まる信
号名称はすべて実行ユニット３１０により生成される信
号を表わしている）とである。サスペンドが生じると、
タスク制御ブロック３２０はフラグＳＰｘを１に設定
し、ここで「ｘ」はタスク番号（０−１５）である。
【０１３４】リリース条件７３０はフラグＳＰｘがクリ
アされる（すなわち０に設定される）ことである。タス
ク制御ブロック３２０は以下の２つの条件のうちのいず
れか１つでも生じるとすべてのフラグＳＰｘをクリアす
る。すなわち、 （１） パイプラインステージｔ３において、命令ＢＩ
ＴＣまたはＢＩＴＣＩの実行がどれか他のタスクＹによ
って成功したこと。この条件は表Ａ１−３におけるリリ
ース条件５の信号exe ＿bitcSemAccにより示される。
アされる（すなわち０に設定される）ことである。タス
ク制御ブロック３２０は以下の２つの条件のうちのいず
れか１つでも生じるとすべてのフラグＳＰｘをクリアす
る。すなわち、 （１） パイプラインステージｔ３において、命令ＢＩ
ＴＣまたはＢＩＴＣＩの実行がどれか他のタスクＹによ
って成功したこと。この条件は表Ａ１−３におけるリリ
ース条件５の信号exe ＿bitcSemAccにより示される。
【０１３５】（２） チャネル１５０がセマフォレジス
タに書くこと。これはcstrobe がアサートされており
（追補４における表Ａ４−１）、ｃｓｅｍ［５］が１に
あることによって示される。チャネルは、チャネルコマ
ンドによりコマンドされると、セマフォレジスタにアク
セスしてマイクロコントローラ１６０に表示を送る。こ
こに引用により援用される、上記の米国特許出願代理人
事件番号Ｍ−４８５５ＵＳ「ネットワークでデータを転
送するためのネットワークプロセッサシステムおよび方
法」を参照されたい。
タに書くこと。これはcstrobe がアサートされており
（追補４における表Ａ４−１）、ｃｓｅｍ［５］が１に
あることによって示される。チャネルは、チャネルコマ
ンドによりコマンドされると、セマフォレジスタにアク
セスしてマイクロコントローラ１６０に表示を送る。こ
こに引用により援用される、上記の米国特許出願代理人
事件番号Ｍ−４８５５ＵＳ「ネットワークでデータを転
送するためのネットワークプロセッサシステムおよび方
法」を参照されたい。
【０１３６】図１２には、サーチマシン１９０に関する
タスク状態遷移が示される。サスペンド条件７３０（表
Ａ１−２における条件４）は以下の条件（１）および
（２）の両方が真であることである。すなわち、 （１） タスクがパイプラインステージＴ３にあり、そ
のタスクがサーチマシンにコマンドを書くという命令を
実行する（表Ａ１−２においてexe ＿scmdWrとして示さ
れる、信号scmd＿wr）か、またはサーチマシンから結果
を読むという命令を実行すること（表Ａ１−２において
exe ＿scmdRdとして示される、信号sres＿rd）。追補７
のマイクロコントローラ命令ＳＭＷＲ（サーチマシンコ
マンド書込）および追補６のレジスタscmd、scmde の記
載を参照されたい。
タスク状態遷移が示される。サスペンド条件７３０（表
Ａ１−２における条件４）は以下の条件（１）および
（２）の両方が真であることである。すなわち、 （１） タスクがパイプラインステージＴ３にあり、そ
のタスクがサーチマシンにコマンドを書くという命令を
実行する（表Ａ１−２においてexe ＿scmdWrとして示さ
れる、信号scmd＿wr）か、またはサーチマシンから結果
を読むという命令を実行すること（表Ａ１−２において
exe ＿scmdRdとして示される、信号sres＿rd）。追補７
のマイクロコントローラ命令ＳＭＷＲ（サーチマシンコ
マンド書込）および追補６のレジスタscmd、scmde の記
載を参照されたい。
【０１３７】（２） 信号task＿ownbit[x] が０である
こと（「ｘ」はタスク番号）により示されるように、サ
ーチマシンリソースがタスクによって利用可能でないこ
と。この信号は追補１の表Ａ１−１およびＡ１−２では
sm＿task＿ownbitとして示される。名称が「sm＿」で始
まる信号はサーチマシン１９０により生成される。サー
チマシンリソースおよびサスペンド条件は追補２に記載
される。
こと（「ｘ」はタスク番号）により示されるように、サ
ーチマシンリソースがタスクによって利用可能でないこ
と。この信号は追補１の表Ａ１−１およびＡ１−２では
sm＿task＿ownbitとして示される。名称が「sm＿」で始
まる信号はサーチマシン１９０により生成される。サー
チマシンリソースおよびサスペンド条件は追補２に記載
される。
【０１３８】リリース条件７３４とはそれぞれ対応のta
sk＿ownbit[x] が１であることである。
sk＿ownbit[x] が１であることである。
【０１３９】図１３には、メモリ１７０におけるフリー
リストのスクラッチバッファ１６１０（図１８および追
補５）に関するタスク同期化が示される。サスペンド条
件７３０（表Ａ１−２での条件６）は、以下のすべてが
真であることである。すなわち、 （１） タスクがパイプラインステージｔ３にあるこ
と。
リストのスクラッチバッファ１６１０（図１８および追
補５）に関するタスク同期化が示される。サスペンド条
件７３０（表Ａ１−２での条件６）は、以下のすべてが
真であることである。すなわち、 （１） タスクがパイプラインステージｔ３にあるこ
と。
【０１４０】（２） 実行ユニットにより生成される信
号ifreel＿rdにより示されるように、タスクが内部フリ
ーリストレジスタＩＦＲＥＥＬ（追補６）を読んでいる
こと。この信号は表Ａ１−２においてはexu ＿ifreelRd
と表わされる。ＩＦＲＥＥＬレジスタが読まれてフリー
バッファ番号が得られる。
号ifreel＿rdにより示されるように、タスクが内部フリ
ーリストレジスタＩＦＲＥＥＬ（追補６）を読んでいる
こと。この信号は表Ａ１−２においてはexu ＿ifreelRd
と表わされる。ＩＦＲＥＥＬレジスタが読まれてフリー
バッファ番号が得られる。
【０１４１】（３） 「no＿free＿buffers 」（「no＿
free＿buf 」）信号が特殊レジスタブロック３１５によ
りアサートされ、フリーバッファがないことを示してい
ること。
free＿buf 」）信号が特殊レジスタブロック３１５によ
りアサートされ、フリーバッファがないことを示してい
ること。
【０１４２】リリース条件７３４は、以下の３つの条件
のうちのいずれかが真となることである。すなわち、 （１） cstrobe （追補４における表Ａ４−１）がチャ
ネル１５０によりアサートされ、ｃｓｅｍ［５］が０で
あり、チャネル１５０が、信号ｃｓｅｍ［４：０］によ
り特定されるスクラッチバッファ１６１０を内部フリー
リストに戻そうとしていることを示していること。
のうちのいずれかが真となることである。すなわち、 （１） cstrobe （追補４における表Ａ４−１）がチャ
ネル１５０によりアサートされ、ｃｓｅｍ［５］が０で
あり、チャネル１５０が、信号ｃｓｅｍ［４：０］によ
り特定されるスクラッチバッファ１６１０を内部フリー
リストに戻そうとしていることを示していること。
【０１４３】（２） 信号IfreelWr（表Ａ１−３におけ
るexu ＿ifreelWr）は実行ユニットによりアサートさ
れ、マイクロコントローラがＩＦＲＥＥＬレジスタ（追
補６）へ書いていることを示していること。このレジス
タには、フリーとなったスクラッチバッファの番号が書
込まれる。
るexu ＿ifreelWr）は実行ユニットによりアサートさ
れ、マイクロコントローラがＩＦＲＥＥＬレジスタ（追
補６）へ書いていることを示していること。このレジス
タには、フリーとなったスクラッチバッファの番号が書
込まれる。
【０１４４】（３） 信号IfreerWr（exu ＿ifreerWr）
が実行ユニットによりアサートされ、マイクロコントロ
ーラがＩＦＲＥＥＲレジスタへ書いていることを示して
いること。
が実行ユニットによりアサートされ、マイクロコントロ
ーラがＩＦＲＥＥＲレジスタへ書いていることを示して
いること。
【０１４５】図１４はタスク制御ブロック３２０のブロ
ック図である。タスク制御３２０は、４つの同じラッチ
のブロック１３０４．０、１３０４．１、１３０４．
２、１３０４．３を含む。ラッチ１３０４．０はパイプ
ラインステージｔ０（ＴＳ）におけるハードウェアタス
クに関する情報をストアする。その情報はラッチ１３０
４．１の入力に与えられる。ラッチ１３０４．１はパイ
プラインステージｔ１におけるハードウェアタスクに関
する情報をストアする。同様にラッチ１３０４．２、１
３０４．３はそれぞれ対応のステージｔ２、ｔ３におけ
るハードウェアタスクに関する情報をストアする。ラッ
チ１３０４．１の出力はラッチ１３０４．２のそれぞれ
対応の入力に接続される。ラッチ１３０４．２の出力は
ラッチ１３０４．３のそれぞれ対応の入力に接続され
る。ラッチ１３０４．３の出力は、パイプラインステー
ジｔ３におけるソフトウェアタスクがサスペンドされる
べきであるかどうかを判定するのに用いられ、また、以
下に説明するようにそれぞれ対応のハードウェアタスク
に対するソフトウェアタスクの状態を判定するのに用い
られる。
ック図である。タスク制御３２０は、４つの同じラッチ
のブロック１３０４．０、１３０４．１、１３０４．
２、１３０４．３を含む。ラッチ１３０４．０はパイプ
ラインステージｔ０（ＴＳ）におけるハードウェアタス
クに関する情報をストアする。その情報はラッチ１３０
４．１の入力に与えられる。ラッチ１３０４．１はパイ
プラインステージｔ１におけるハードウェアタスクに関
する情報をストアする。同様にラッチ１３０４．２、１
３０４．３はそれぞれ対応のステージｔ２、ｔ３におけ
るハードウェアタスクに関する情報をストアする。ラッ
チ１３０４．１の出力はラッチ１３０４．２のそれぞれ
対応の入力に接続される。ラッチ１３０４．２の出力は
ラッチ１３０４．３のそれぞれ対応の入力に接続され
る。ラッチ１３０４．３の出力は、パイプラインステー
ジｔ３におけるソフトウェアタスクがサスペンドされる
べきであるかどうかを判定するのに用いられ、また、以
下に説明するようにそれぞれ対応のハードウェアタスク
に対するソフトウェアタスクの状態を判定するのに用い
られる。
【０１４６】すべてのラッチは同じクロック（図示せ
ず）によりクロックされる。各ブロック１３０４におい
て、ラッチ１３２０はそれぞれ対応のハードウェアタス
ク番号ＨＴ＃（上のＣＨＩＤと同じ）をストアする。ラ
ッチ１３２２はハードウェアタスクに対するアクティブ
なソフトウェアタスク番号ST#=<SN,I/E>をストアする。
そのハードウェアタスクに対していずれのタスクもアク
ティブではない場合、ラッチ１３２２の出力は「ドント
ケア」である。
ず）によりクロックされる。各ブロック１３０４におい
て、ラッチ１３２０はそれぞれ対応のハードウェアタス
ク番号ＨＴ＃（上のＣＨＩＤと同じ）をストアする。ラ
ッチ１３２２はハードウェアタスクに対するアクティブ
なソフトウェアタスク番号ST#=<SN,I/E>をストアする。
そのハードウェアタスクに対していずれのタスクもアク
ティブではない場合、ラッチ１３２２の出力は「ドント
ケア」である。
【０１４７】このように、ブロック１３０４．１のラッ
チ１３２０、１３２２の出力は信号task# ＿t1を形成し
（図６）、ブロック１３０４．２のラッチ１３２０、１
３２２の出力は信号task# ＿t2を形成する。ブロック１
３０４．３のラッチ１３２０、１３２２の出力はラッチ
回路１３６０の入力に接続され、ラッチ回路１３６０の
出力はラッチ回路１３６２の入力に接続される。回路１
３６２の出力は信号task# ＿t5をもたらす（図６）。
チ１３２０、１３２２の出力は信号task# ＿t1を形成し
（図６）、ブロック１３０４．２のラッチ１３２０、１
３２２の出力は信号task# ＿t2を形成する。ブロック１
３０４．３のラッチ１３２０、１３２２の出力はラッチ
回路１３６０の入力に接続され、ラッチ回路１３６０の
出力はラッチ回路１３６２の入力に接続される。回路１
３６２の出力は信号task# ＿t5をもたらす（図６）。
【０１４８】ブロック１３０４．３のラッチ１３２０の
出力はブロック１３０４．０のラッチ１３２０の入力に
接続される。
出力はブロック１３０４．０のラッチ１３２０の入力に
接続される。
【０１４９】各ブロック１３０４は、４つのソフトウェ
アタスクＩＧｘ．０（図１４において「Ｉ０」とも示さ
れる）、ＩＧｘ．１（「Ｉ１」）、ＥＧｘ．０（「Ｅ
０」）およびＥＧｘ．１（「Ｅ１」）の各々につき１つ
ずつの４つのラッチ回路１３３０を含み、ここで「ｘ」
はそれぞれ対応のラッチ１３２０にストアされるハード
ウェアタスク番号である。各ラッチ回路１３３０は２つ
のラッチ１３３０Ｓ、１３３０Ｃを含み、これらは簡単
にするためタスクＥ１に対してのみ示される。回路１３
３０Ｓはタスクの状態（すなわちレディ、アクティブま
たはサスペンド）をストアする。回路１３３０Ｃはタス
クをレディ状態に移行させるのに必要であるリリース条
件７３４をストアする。リリース条件は（表Ａ１−３に
あるように）１から７まで、または０から６までのイン
デックスの形でストアされる。各種のタスク（Ｉ０、Ｉ
１、Ｅ０、Ｅ１）に対する可能なリリース条件のインデ
ックスは追補１の表Ａ１−３の左の欄に示される。
アタスクＩＧｘ．０（図１４において「Ｉ０」とも示さ
れる）、ＩＧｘ．１（「Ｉ１」）、ＥＧｘ．０（「Ｅ
０」）およびＥＧｘ．１（「Ｅ１」）の各々につき１つ
ずつの４つのラッチ回路１３３０を含み、ここで「ｘ」
はそれぞれ対応のラッチ１３２０にストアされるハード
ウェアタスク番号である。各ラッチ回路１３３０は２つ
のラッチ１３３０Ｓ、１３３０Ｃを含み、これらは簡単
にするためタスクＥ１に対してのみ示される。回路１３
３０Ｓはタスクの状態（すなわちレディ、アクティブま
たはサスペンド）をストアする。回路１３３０Ｃはタス
クをレディ状態に移行させるのに必要であるリリース条
件７３４をストアする。リリース条件は（表Ａ１−３に
あるように）１から７まで、または０から６までのイン
デックスの形でストアされる。各種のタスク（Ｉ０、Ｉ
１、Ｅ０、Ｅ１）に対する可能なリリース条件のインデ
ックスは追補１の表Ａ１−３の左の欄に示される。
【０１５０】ラッチ１３３０Ｃにある情報は、それぞれ
対応のラッチ１３３０Ｓにストアされる状態が「サスペ
ンド」である場合にしか意味をもたない。レディおよび
アクティブ状態に対しては、ラッチ１３３０Ｃにある情
報は「ドントケア」である。
対応のラッチ１３３０Ｓにストアされる状態が「サスペ
ンド」である場合にしか意味をもたない。レディおよび
アクティブ状態に対しては、ラッチ１３３０Ｃにある情
報は「ドントケア」である。
【０１５１】各ブロック１３０４は６つのラッチ１３５
０を含み、６つのラッチ１３５０は対応するハードウェ
アタスクに対する６つのそれぞれ対応のリクエスト、ス
テータスおよびコマンドＦＩＦＯの状態をストアする。
可能な状態はダイヤグラム７０４（図８）および８０４
（図９）に示され、上に説明したとおりである。
０を含み、６つのラッチ１３５０は対応するハードウェ
アタスクに対する６つのそれぞれ対応のリクエスト、ス
テータスおよびコマンドＦＩＦＯの状態をストアする。
可能な状態はダイヤグラム７０４（図８）および８０４
（図９）に示され、上に説明したとおりである。
【０１５２】ブロック１３０４．３のラッチ回路１３３
０、１３５０の出力は次の状態および条件発生器１３５
４に接続される。回路１３５４はタスクとリクエスト、
ステータスおよびコマンドＦＩＦＯとの次の状態を生成
し、また次のリリース条件値を生成する。これらの状態
および条件信号はバス１３５８を介してブロック１３０
４．０の回路１３３０、１３５０の入力へ与えられる。
０、１３５０の出力は次の状態および条件発生器１３５
４に接続される。回路１３５４はタスクとリクエスト、
ステータスおよびコマンドＦＩＦＯとの次の状態を生成
し、また次のリリース条件値を生成する。これらの状態
および条件信号はバス１３５８を介してブロック１３０
４．０の回路１３３０、１３５０の入力へ与えられる。
【０１５３】図１５には回路１３５４がより詳しく示さ
れる。回路１３５４において、リソース次ステージ発生
器１３８０はブロック１３０４．３のラッチ回路１３５
０からリクエスト、ステータスおよびコマンドＦＩＦＯ
の状態を受取る。発生器１３８０はまた、いずれかのリ
ソース、ステータスおよびコマンドＦＩＦＯの状態遷移
を引き起こし得る、ダイヤグラム７０４および８０４に
関連して上に説明した信号のすべてを受取る。発生器１
３８０はダイヤグラム７０４および８０４に従ってＦＩ
ＦＯの次の状態を計算し、次の状態を同じクロックサイ
クルｔ３においてラッチブロック１３０４．０のラッチ
回路１３５０へ与える。
れる。回路１３５４において、リソース次ステージ発生
器１３８０はブロック１３０４．３のラッチ回路１３５
０からリクエスト、ステータスおよびコマンドＦＩＦＯ
の状態を受取る。発生器１３８０はまた、いずれかのリ
ソース、ステータスおよびコマンドＦＩＦＯの状態遷移
を引き起こし得る、ダイヤグラム７０４および８０４に
関連して上に説明した信号のすべてを受取る。発生器１
３８０はダイヤグラム７０４および８０４に従ってＦＩ
ＦＯの次の状態を計算し、次の状態を同じクロックサイ
クルｔ３においてラッチブロック１３０４．０のラッチ
回路１３５０へ与える。
【０１５４】各ラッチ回路１３３０の出力はそれぞれ対
応の回路１３９０の入力に接続される。簡単にするた
め、タスクＥ１のための回路１３９０のみが詳しく示さ
れる。タスクＥ１に関して、ラッチ１３３０Ｃのリリー
ス条件出力はマルチプレクサ１３９４のセレクト入力に
接続される。マルチプレクサ１３９４のデータ入力はタ
スクＥ１に対する７つの可能なリリース条件７３４を受
取る（表Ａ１−３「イーグレスタスク１」のセクショ
ン）。マルチプレクサ１３９４に入力される各データ
は、対応するリリース条件が真である場合にはアサート
され条件が偽である場合にはデアサートされる１ビット
信号である。
応の回路１３９０の入力に接続される。簡単にするた
め、タスクＥ１のための回路１３９０のみが詳しく示さ
れる。タスクＥ１に関して、ラッチ１３３０Ｃのリリー
ス条件出力はマルチプレクサ１３９４のセレクト入力に
接続される。マルチプレクサ１３９４のデータ入力はタ
スクＥ１に対する７つの可能なリリース条件７３４を受
取る（表Ａ１−３「イーグレスタスク１」のセクショ
ン）。マルチプレクサ１３９４に入力される各データ
は、対応するリリース条件が真である場合にはアサート
され条件が偽である場合にはデアサートされる１ビット
信号である。
【０１５５】マルチプレクサ１３９４により選択される
リリース条件信号（すなわち、ブロック１３０４．３の
ラッチ１３３０Ｃにストアされるリリース条件に対応す
る信号）はタスク次状態発生器１３９８に与えられる。
発生器１３９８はまた、タスクの現在の状態をラッチ１
３３０Ｓから受取り、配線４１０上のサスペンド信号を
以下に説明するサスペンド論理およびリリース条件発生
器１４０１から受取る。タスク次状態発生器１３９８
は、タスクがサスペンドされたままであるかどうか、ま
たは代わりにタスクが同じクロックサイクル内にアクテ
ィブになれるかどうかを示す信号Ａを発生する。信号Ａ
は以下の表２に従って生成される。
リリース条件信号（すなわち、ブロック１３０４．３の
ラッチ１３３０Ｃにストアされるリリース条件に対応す
る信号）はタスク次状態発生器１３９８に与えられる。
発生器１３９８はまた、タスクの現在の状態をラッチ１
３３０Ｓから受取り、配線４１０上のサスペンド信号を
以下に説明するサスペンド論理およびリリース条件発生
器１４０１から受取る。タスク次状態発生器１３９８
は、タスクがサスペンドされたままであるかどうか、ま
たは代わりにタスクが同じクロックサイクル内にアクテ
ィブになれるかどうかを示す信号Ａを発生する。信号Ａ
は以下の表２に従って生成される。
【０１５６】
【表２】
【０１５７】アービタ１４０３は４つの回路１３９０か
らＡ出力を受取り、これらからバス１３５８上に以下の
信号を発生する。すなわち、（１）ブロック１３０４．
０のそれぞれ対応のラッチ１３３０Ｓに対する各タスク
の次のステージと、（２）配線１４０４上のアクティブ
ソフトウェアタスク番号ＳＴ＃とである。ソフトウェア
タスク番号はブロック１３０４．０のラッチ１３２２へ
送られる。
らＡ出力を受取り、これらからバス１３５８上に以下の
信号を発生する。すなわち、（１）ブロック１３０４．
０のそれぞれ対応のラッチ１３３０Ｓに対する各タスク
の次のステージと、（２）配線１４０４上のアクティブ
ソフトウェアタスク番号ＳＴ＃とである。ソフトウェア
タスク番号はブロック１３０４．０のラッチ１３２２へ
送られる。
【０１５８】アービタ１４０３はまた、信号「アイド
ル」を発生し、これはアサートされるとどのタスクもア
クティブではないことを示す（図６も参照のこと）。
ル」を発生し、これはアサートされるとどのタスクもア
クティブではないことを示す（図６も参照のこと）。
【０１５９】タスクＩ０、Ｉ１、Ｅ０に対する各回路１
３９０は、マルチプレクサへのリリース条件入力を、そ
れぞれ対応のタスク（イングレスタスク０、イングレス
タスク１またはイーグレスタスク０）に対応する表Ａ１
−３のセクションから取っていることを除いて、タスク
Ｅ１のためのタスク次状態発生器１３９８およびマルチ
プレクサ１３９４と同じである信号Ａ発生論理を含む。
３９０は、マルチプレクサへのリリース条件入力を、そ
れぞれ対応のタスク（イングレスタスク０、イングレス
タスク１またはイーグレスタスク０）に対応する表Ａ１
−３のセクションから取っていることを除いて、タスク
Ｅ１のためのタスク次状態発生器１３９８およびマルチ
プレクサ１３９４と同じである信号Ａ発生論理を含む。
【０１６０】サスペンド論理およびリリース条件発生器
１４０１はブロック１３０４．３のラッチ回路１３５０
の出力を受取り、また、サスペンド条件７３０（図８か
ら図１３および追補１の表Ａ１−２）を計算するのに必
要である信号のすべて（たとえばcfifordy、mfsel な
ど）を受取る。ブロック１４０１は、ブロック１３０
４．３のラッチ１３２２の出力により識別されるアクテ
ィブタスクに対するサスペンド条件を計算する。サスペ
ンド論理１４０１は配線４１０上に、タスク次状態発生
器１３９８と他の３つの回路１３９０内の同様の発生器
とへサスペンド信号をもたらす。
１４０１はブロック１３０４．３のラッチ回路１３５０
の出力を受取り、また、サスペンド条件７３０（図８か
ら図１３および追補１の表Ａ１−２）を計算するのに必
要である信号のすべて（たとえばcfifordy、mfsel な
ど）を受取る。ブロック１４０１は、ブロック１３０
４．３のラッチ１３２２の出力により識別されるアクテ
ィブタスクに対するサスペンド条件を計算する。サスペ
ンド論理１４０１は配線４１０上に、タスク次状態発生
器１３９８と他の３つの回路１３９０内の同様の発生器
とへサスペンド信号をもたらす。
【０１６１】さらに、サスペンド論理１４０１は各マル
チプレクサ１３９４と他の３つのブロック１３９０内の
同様のマルチプレクサ（図示せず）とに対するリリース
条件データ入力７３４を生成する。リリース条件は表Ａ
１−３の式に従って生成される。
チプレクサ１３９４と他の３つのブロック１３９０内の
同様のマルチプレクサ（図示せず）とに対するリリース
条件データ入力７３４を生成する。リリース条件は表Ａ
１−３の式に従って生成される。
【０１６２】さらに、サスペンド論理１４０１はブロッ
ク１３０４．３におけるすべての状態ラッチ１３３０Ｓ
の状態出力を受取る。各タスクについて、（１）状態出
力がアクティブ状態を示し、かつ（２）タスクに対する
サスペンド条件のうちの１つが真である場合、サスペン
ド論理１４０１は、そのタスクをレディにするのに必要
なリリース条件のインデックス７３４＿ｉｎを発生す
る。別個のインデックス７３４＿ｉｎが表Ａ１−３のそ
れぞれ対応のセクションに従って各タスクに対して生成
される。図１５にはタスクＥ１のためだけのインデック
ス７３４＿ｉｎが示される。
ク１３０４．３におけるすべての状態ラッチ１３３０Ｓ
の状態出力を受取る。各タスクについて、（１）状態出
力がアクティブ状態を示し、かつ（２）タスクに対する
サスペンド条件のうちの１つが真である場合、サスペン
ド論理１４０１は、そのタスクをレディにするのに必要
なリリース条件のインデックス７３４＿ｉｎを発生す
る。別個のインデックス７３４＿ｉｎが表Ａ１−３のそ
れぞれ対応のセクションに従って各タスクに対して生成
される。図１５にはタスクＥ１のためだけのインデック
ス７３４＿ｉｎが示される。
【０１６３】これ以外のすべての場合において（すなわ
ち、タスクに対する状態出力が「アクティブ」ではない
か、または状態出力はアクティブであるがタスクに対す
るサスペンド条件のいずれも真ではない場合）、タスク
に対するリリースインデックス７３４＿ｉｎは「ドント
ケア」である。
ち、タスクに対する状態出力が「アクティブ」ではない
か、または状態出力はアクティブであるがタスクに対す
るサスペンド条件のいずれも真ではない場合）、タスク
に対するリリースインデックス７３４＿ｉｎは「ドント
ケア」である。
【０１６４】タスクＥ１に対するリリースインデックス
７３４＿ｉｎはマルチプレクサ１４０６の１つのデータ
入力に与えられる。マルチプレクサの他方のデータ入力
はタスクＥ１のためのブロック１３０４．３のラッチ１
３３０Ｃからの条件出力を受取る。セレクト入力はタス
クＥ１に対するブロック１３０４．３のラッチ１３３０
Ｓの状態出力から「ａｃｔ」ビットを受取る。状態出力
は２ビットを有する。ビット「ａｃｔ」は２ビットのう
ちの１ビットである。ビット「ａｃｔ」は状態が「アク
ティブ」であるかどうかを示す。「ａｃｔ」がアクティ
ブ状態を示す場合、マルチプレクサ１４０６はリリース
インデックス７３４＿ｉｎを選択する。「ａｃｔ」が非
アクティブ状態を示す場合、マルチプレクサ１４０６は
条件ラッチ１３３０Ｃの出力を選択する。選択された信
号はバス１３５８に与えられ、バス１３５８はその信号
をブロック１３０４．０におけるタスクＥ１に対するラ
ッチ１３３０Ｃへ供給する。
７３４＿ｉｎはマルチプレクサ１４０６の１つのデータ
入力に与えられる。マルチプレクサの他方のデータ入力
はタスクＥ１のためのブロック１３０４．３のラッチ１
３３０Ｃからの条件出力を受取る。セレクト入力はタス
クＥ１に対するブロック１３０４．３のラッチ１３３０
Ｓの状態出力から「ａｃｔ」ビットを受取る。状態出力
は２ビットを有する。ビット「ａｃｔ」は２ビットのう
ちの１ビットである。ビット「ａｃｔ」は状態が「アク
ティブ」であるかどうかを示す。「ａｃｔ」がアクティ
ブ状態を示す場合、マルチプレクサ１４０６はリリース
インデックス７３４＿ｉｎを選択する。「ａｃｔ」が非
アクティブ状態を示す場合、マルチプレクサ１４０６は
条件ラッチ１３３０Ｃの出力を選択する。選択された信
号はバス１３５８に与えられ、バス１３５８はその信号
をブロック１３０４．０におけるタスクＥ１に対するラ
ッチ１３３０Ｃへ供給する。
【０１６５】同様に、各タスクのための各回路１３９０
は以下のものを選択する同様なマルチプレクサ１４０６
（図示せず）を含む。すなわち、同様なマルチプレクサ
１４０６は（１）それぞれ対応のタスクに対するブロッ
ク１３０４．３のラッチ回路１３３０からの出力「ａｃ
ｔ」がアクティブ状態を示す場合には、サスペンド論理
１４０１からのそれぞれ対応のタスクに対するリリース
条件インデックス７３４＿ｉｎを選択し、また、（２）
「ａｃｔ」が非アクティブ状態を示す場合には、それぞ
れ対応のタスクに対するブロック１３０４．３のラッチ
１３３０の条件出力を選択する。選択された条件インデ
ックスはブロック１３０４．０におけるそれぞれ対応の
ラッチ１３３０の入力に与えられる。
は以下のものを選択する同様なマルチプレクサ１４０６
（図示せず）を含む。すなわち、同様なマルチプレクサ
１４０６は（１）それぞれ対応のタスクに対するブロッ
ク１３０４．３のラッチ回路１３３０からの出力「ａｃ
ｔ」がアクティブ状態を示す場合には、サスペンド論理
１４０１からのそれぞれ対応のタスクに対するリリース
条件インデックス７３４＿ｉｎを選択し、また、（２）
「ａｃｔ」が非アクティブ状態を示す場合には、それぞ
れ対応のタスクに対するブロック１３０４．３のラッチ
１３３０の条件出力を選択する。選択された条件インデ
ックスはブロック１３０４．０におけるそれぞれ対応の
ラッチ１３３０の入力に与えられる。
【０１６６】いくつかの実施例では、１つのタスクがサ
スペンドされると、タスク特有の値を有するレジスタは
セーブされない。特に、各タスクは、タスクＰＣおよび
フラグを有するそれ自体のＰＣレジスタを有する（追補
６を参照のこと）。さらに、レジスタファイル３１２は
８つのバンクに分割される。各バンクは、同じチャネル
からのイングレスタスクおよびイーグレスタスクの対の
専用のものである。タスク対により実行されるソフトウ
ェアは、その対の間に共通のレジスタがないような態様
で書かれる。このため、レジスタファイルレジスタはタ
スク特有の値をストアするのだが、これらのレジスタを
セーブしたりリストアしたりする必要はない。
スペンドされると、タスク特有の値を有するレジスタは
セーブされない。特に、各タスクは、タスクＰＣおよび
フラグを有するそれ自体のＰＣレジスタを有する（追補
６を参照のこと）。さらに、レジスタファイル３１２は
８つのバンクに分割される。各バンクは、同じチャネル
からのイングレスタスクおよびイーグレスタスクの対の
専用のものである。タスク対により実行されるソフトウ
ェアは、その対の間に共通のレジスタがないような態様
で書かれる。このため、レジスタファイルレジスタはタ
スク特有の値をストアするのだが、これらのレジスタを
セーブしたりリストアしたりする必要はない。
【０１６７】ここで説明する実施例はこの発明を限定す
るものではない。特に、この発明はポートの数によって
も、ポートが全二重または半二重であるということによ
っても、いかなるタイミング、信号、コマンドまたは命
令によっても限定されない。いくつかの実施例では、マ
イクロコントローラは、図７のパイプラインまたは何ら
かの別のパイプラインを有する複数の実行ユニットを含
む。いくつかの実施例では、１つ以上のマイクロコント
ローラが、スーパースカラまたはＶＬＩＷ（very large
instruction word ）プロセッサに存在するような複数
の実行ユニットを含む。いくつかの実施例では、マイク
ロコントローラは複数の集積回路で実現されるプロセッ
サにより置換えられる。ここで用いた術語「タスク」に
はプロセスおよびスレッドも含まれる。他の実施例およ
び変更例も、添付の特許請求の範囲に記載されるこの発
明の範囲内に含まれる。
るものではない。特に、この発明はポートの数によって
も、ポートが全二重または半二重であるということによ
っても、いかなるタイミング、信号、コマンドまたは命
令によっても限定されない。いくつかの実施例では、マ
イクロコントローラは、図７のパイプラインまたは何ら
かの別のパイプラインを有する複数の実行ユニットを含
む。いくつかの実施例では、１つ以上のマイクロコント
ローラが、スーパースカラまたはＶＬＩＷ（very large
instruction word ）プロセッサに存在するような複数
の実行ユニットを含む。いくつかの実施例では、マイク
ロコントローラは複数の集積回路で実現されるプロセッ
サにより置換えられる。ここで用いた術語「タスク」に
はプロセスおよびスレッドも含まれる。他の実施例およ
び変更例も、添付の特許請求の範囲に記載されるこの発
明の範囲内に含まれる。
【０１６８】追補１ タスク制御ブロック
【０１６９】
【表３】
【０１７０】
【表４】
【０１７１】
【表５】
【０１７２】追補２ リソース 全リソースは特殊レジスタまたは専用マイクロコントロ
ーラコマンドによってアクセスされる。
ーラコマンドによってアクセスされる。
【０１７３】サーチマシン サーチマシンは、マイクロコントローラによって書込ま
れるコマンドと結果との２個のリソースを有する。
れるコマンドと結果との２個のリソースを有する。
【０１７４】書込専用のコマンドリソースは１６個ある
（タスクごとに１個）。このリソースが利用可でない唯
一の場合は、同じタスクからの先のコマンドが完了され
ていないときである。
（タスクごとに１個）。このリソースが利用可でない唯
一の場合は、同じタスクからの先のコマンドが完了され
ていないときである。
【０１７５】読出専用の結果リソースは１６個ある（タ
スクごとに１個）。あるコマンドがサーチマシンに通知
されると、そのコマンドが実行されるまで結果が利用不
可となる。いくつかのコマンド（たとえば、インサート
またはデリート）は結果を持たない。
スクごとに１個）。あるコマンドがサーチマシンに通知
されると、そのコマンドが実行されるまで結果が利用不
可となる。いくつかのコマンド（たとえば、インサート
またはデリート）は結果を持たない。
【０１７６】チャネル制御 チャネル制御はコマンドＦＩＦＯ２６０、リクエストＦ
ＩＦＯ２３０およびステータスＦＩＦＯ２４０との３種
のリソースを有する。
ＩＦＯ２３０およびステータスＦＩＦＯ２４０との３種
のリソースを有する。
【０１７７】コマンドリソースは以下の２つの場合利用
不可である。 ａ．リソースが別のタスクに属する。この場合、他のタ
スクがそのリソースをリリースすると、それはこのタス
クに対して利用可となる。
不可である。 ａ．リソースが別のタスクに属する。この場合、他のタ
スクがそのリソースをリリースすると、それはこのタス
クに対して利用可となる。
【０１７８】ｂ．コマンドＦＩＦＯがフルである。この
場合、コマンドＦＩＦＯがフルでなくなると、タスクは
このリソースを使用し続けることができる。
場合、コマンドＦＩＦＯがフルでなくなると、タスクは
このリソースを使用し続けることができる。
【０１７９】コマンドリソースはセッション保護を有す
る（すなわち、いくつかのコマンドがあるタスクによっ
て書込まれ得るのはリソースが別のタスクに渡される前
である）。これは、最初のアクセスの間にリソースをロ
ックし、最後のアクセスの際にそれをアンロックするこ
とによって達成される。コマンドリソースがロックされ
ると、他のどのタスクもこのリソースにアクセスできな
い。
る（すなわち、いくつかのコマンドがあるタスクによっ
て書込まれ得るのはリソースが別のタスクに渡される前
である）。これは、最初のアクセスの間にリソースをロ
ックし、最後のアクセスの際にそれをアンロックするこ
とによって達成される。コマンドリソースがロックされ
ると、他のどのタスクもこのリソースにアクセスできな
い。
【０１８０】チャネル１５０．ｘのイーグレスタスクＥ
Ｇｘは、メッセージをスイッチ１２０に送るために同じ
チャネル１５０．ｘのイングレスコマンドＦＩＦＯ２６
０Ｉにコマンドを書込むことができる。イングレスコマ
ンドＦＩＦＯがアンロックされるたびにイーグレスタス
クがイングレスコマンドＦＩＦＯに書込まれ得る。イー
グレスタスクがその最初のコマンドをイングレスコマン
ドＦＩＦＯ２６０Ｉに書込むと、イーグレスタスクから
の最後のコマンドが書込まれるまでコマンドＦＩＦＯが
ロックされた状態となる。
Ｇｘは、メッセージをスイッチ１２０に送るために同じ
チャネル１５０．ｘのイングレスコマンドＦＩＦＯ２６
０Ｉにコマンドを書込むことができる。イングレスコマ
ンドＦＩＦＯがアンロックされるたびにイーグレスタス
クがイングレスコマンドＦＩＦＯに書込まれ得る。イー
グレスタスクがその最初のコマンドをイングレスコマン
ドＦＩＦＯ２６０Ｉに書込むと、イーグレスタスクから
の最後のコマンドが書込まれるまでコマンドＦＩＦＯが
ロックされた状態となる。
【０１８１】リクエストまたはステータスＦＩＦＯリソ
ースは以下の２つの場合利用可でない。
ースは以下の２つの場合利用可でない。
【０１８２】ａ．リソースが別のタスクに属する。この
場合、他のタスクがＦＩＦＯを読出すと、リソースはこ
のタスクに対して利用可となる。
場合、他のタスクがＦＩＦＯを読出すと、リソースはこ
のタスクに対して利用可となる。
【０１８３】ｂ．ＦＩＦＯが空である。この場合、ＦＩ
ＦＯがレディになると、タスクはこのリソースを使用し
続けることができる。
ＦＯがレディになると、タスクはこのリソースを使用し
続けることができる。
【０１８４】ＤＭＡ データＦＩＦＯからのアプレットをプログラムメモリ３
１４にダウンロードするのはＤＭＡブロックである。こ
のリソースは、転送前にＤＭＡアドレスをセットし、転
送完了時に最後のワードアドレスを読出すイーグレスタ
スクによって用いられる。転送の間に最後のワードアド
レスが読出されると、最後のワードが転送されるまでタ
スクがサスペンドされる。また、最初の転送が完了して
いないときに別のイーグレスタスクによって新しいＤＭ
Ａアドレスを書込む試みもタスクサスペンドを引き起こ
す。
１４にダウンロードするのはＤＭＡブロックである。こ
のリソースは、転送前にＤＭＡアドレスをセットし、転
送完了時に最後のワードアドレスを読出すイーグレスタ
スクによって用いられる。転送の間に最後のワードアド
レスが読出されると、最後のワードが転送されるまでタ
スクがサスペンドされる。また、最初の転送が完了して
いないときに別のイーグレスタスクによって新しいＤＭ
Ａアドレスを書込む試みもタスクサスペンドを引き起こ
す。
【０１８５】内部メモリ１７０管理 内部メモリにおけるスクラッチパッドエリア内のフリー
バッファ１６１０（図１７）を管理するのは内部メモリ
管理である。メモリには３２個のフリーバッファがあ
る。タスクは、次の利用可能なフリーバッファを得るこ
とを望むとき、フリーリスト（ＦｒｅｅＬ）リソース
（追補６のレジスタＩＦＲＥＥＬ）にアクセスする。バ
ッファが残されていなければ、このタスクはサスペンド
される。このバッファを用いたチャネルコマンドによっ
てバッファがリリースされるべきだと示されると、バッ
ファはリリースされてフリーリストに戻る。
バッファ１６１０（図１７）を管理するのは内部メモリ
管理である。メモリには３２個のフリーバッファがあ
る。タスクは、次の利用可能なフリーバッファを得るこ
とを望むとき、フリーリスト（ＦｒｅｅＬ）リソース
（追補６のレジスタＩＦＲＥＥＬ）にアクセスする。バ
ッファが残されていなければ、このタスクはサスペンド
される。このバッファを用いたチャネルコマンドによっ
てバッファがリリースされるべきだと示されると、バッ
ファはリリースされてフリーリストに戻る。
【０１８６】セマフォ セマフォレジスタｓｅｍｒは３２ビットを有する。その
各々がマイクロコントローラの即値ビット変更（ＢＩＴ
ＣＩ）およびＢＩＴＣコマンドを用いて直接的にアクセ
ス可能である。セマフォは保護とタスク間の通信とのた
めに用いられる。
各々がマイクロコントローラの即値ビット変更（ＢＩＴ
ＣＩ）およびＢＩＴＣコマンドを用いて直接的にアクセ
ス可能である。セマフォは保護とタスク間の通信とのた
めに用いられる。
【０１８７】ＢＩＴＣＩまたはＢＩＴＣコマンドが同じ
値を現在のビット値としてこのビットに書込もうと試み
る場合、それはアボートされ、そのタスクがサスペンド
される。その後、セマフォレジスタが変更される（レジ
スタにおける何らかのビットが変更される）と、セマフ
ォを待っている全タスクがレディとなり、Ｂｉｔ＿ｃｈ
ａｎｇｅ＿Ｉｍｍｅｄｉａｔｅ（即値ビット変更）コマ
ンドを再び実行しようとする。
値を現在のビット値としてこのビットに書込もうと試み
る場合、それはアボートされ、そのタスクがサスペンド
される。その後、セマフォレジスタが変更される（レジ
スタにおける何らかのビットが変更される）と、セマフ
ォを待っている全タスクがレディとなり、Ｂｉｔ＿ｃｈ
ａｎｇｅ＿Ｉｍｍｅｄｉａｔｅ（即値ビット変更）コマ
ンドを再び実行しようとする。
【０１８８】セマフォレジスタのビット３１−２４はＰ
ＩＦ１１０のそれぞれの予め定められた外部ピン（図示
せず）を０から１に変更することによってセットされ得
る。
ＩＦ１１０のそれぞれの予め定められた外部ピン（図示
せず）を０から１に変更することによってセットされ得
る。
【０１８９】追補３ タスクウェイト条件 ウエイト信号をアサートできる条件は２つある。 （１） レジスタスコアボード マイクロコントローラにおけるレジスタごとに、そのス
テータスを表示する１スコアボードビットがある。この
ビットがセットされていれば、レジスタはダーティであ
り、すなわち、データがＬＳＵ３３０によってロードさ
れるのを待っている。起こり得るシナリオは以下のとお
りである。
テータスを表示する１スコアボードビットがある。この
ビットがセットされていれば、レジスタはダーティであ
り、すなわち、データがＬＳＵ３３０によってロードさ
れるのを待っている。起こり得るシナリオは以下のとお
りである。
【０１９０】（ａ） タスクがＬＳＵによるレジスタの
ロードをリクエストする。 （ｂ） タスクがソースとしてのこのレジスタの使用を
リクエストする。しかしながら、スコアボードはダーテ
ィである。したがって、ウエイト信号がアサートされ
る。
ロードをリクエストする。 （ｂ） タスクがソースとしてのこのレジスタの使用を
リクエストする。しかしながら、スコアボードはダーテ
ィである。したがって、ウエイト信号がアサートされ
る。
【０１９１】（ｃ） 次に、ＬＳＵがレジスタをロード
する。 （ｄ） タスクがソースとしてのこのレジスタの使用を
再びリクエストする。今回は使用が許可される。 （２） ＬＳＵ ＦＩＦＯフル これはウエイト信号を発生するための別の条件である。
ロード・ストアリクエストを待ち行列に格納しているＬ
ＳＵ ＦＩＦＯが一旦レディとなると、この条件はクリ
アされる。
する。 （ｄ） タスクがソースとしてのこのレジスタの使用を
再びリクエストする。今回は使用が許可される。 （２） ＬＳＵ ＦＩＦＯフル これはウエイト信号を発生するための別の条件である。
ロード・ストアリクエストを待ち行列に格納しているＬ
ＳＵ ＦＩＦＯが一旦レディとなると、この条件はクリ
アされる。
【０１９２】追補４ 以下の表はチャネル／マイクロコントローラインターフ
ェイスにおいて用いられるいくつかの信号をリストにし
て挙げる。「Ｉ」は信号がチャネルのための入力である
ことを意味する。「Ｏ」は信号がチャネル出力であるこ
とを意味する。
ェイスにおいて用いられるいくつかの信号をリストにし
て挙げる。「Ｉ」は信号がチャネルのための入力である
ことを意味する。「Ｏ」は信号がチャネル出力であるこ
とを意味する。
【０１９３】
【表６】
【０１９４】追補５ メモリ 内部メモリ１７０のマップ 内部メモリマップを図１６に示す。
【０１９５】データエリア１５１０（アドレス００００
−１ＦＦＦ １６進法） このエリアはスクラッチパッド１６１０、データＦＩＦ
ＯおよびコマンドＦＩＦＯのために用いられる。このエ
リアは相対アドレスを用いてアクセスされる。データエ
リアメモリマップを図１７に示す。
−１ＦＦＦ １６進法） このエリアはスクラッチパッド１６１０、データＦＩＦ
ＯおよびコマンドＦＩＦＯのために用いられる。このエ
リアは相対アドレスを用いてアクセスされる。データエ
リアメモリマップを図１７に示す。
【０１９６】図１７において、「ＤＢＡＳＥ＿Ｉ」はイ
ングレス側のための（後述する）ＣＦＧＲレジスタの
「ＤＢＡＳＥ」フィールドである。同様に、ＤＬＥＮ、
ＣＢＡＳＥ、ＣＬＥＮは対応のＣＦＧＲレジスタのフィ
ールドである。サフィックス「＿Ｉ」はイングレスを表
わし、「＿Ｅ」はイーグレスを表わす。
ングレス側のための（後述する）ＣＦＧＲレジスタの
「ＤＢＡＳＥ」フィールドである。同様に、ＤＬＥＮ、
ＣＢＡＳＥ、ＣＬＥＮは対応のＣＦＧＲレジスタのフィ
ールドである。サフィックス「＿Ｉ」はイングレスを表
わし、「＿Ｅ」はイーグレスを表わす。
【０１９７】各チャネルのための制御エリア１５２０ このエリアにおけるレジスタタイプの１つは以下のとお
りである。
りである。
【０１９８】ＣＦＧＲ−チャネルコンフィギュレーショ
ンレジスタ（イングレスおよびイーグレス） 各チャネルの方向ごとに１個、８個のＣＦＧＲレジスタ
がある。それらのフィールドは以下のとおりである。
ンレジスタ（イングレスおよびイーグレス） 各チャネルの方向ごとに１個、８個のＣＦＧＲレジスタ
がある。それらのフィールドは以下のとおりである。
【０１９９】ＤＢＡＳＥ （９ビット） データバッフ
ァベースポインタ（６４バイト整列） ＤＬＥＮ （７ビット） データバッファ長（６４バイ
ト粒度） ＣＢＡＳＥ （９ビット） コマンドバッファベースポ
インタ（６４バイト整列） ＣＬＥＮ （３ビット） コマンドバッファ長（６４バ
イト粒度） ＧＡＰ （４ビット） フレーム制御ワードが無効であ
るときのデータ読出ポインタとデータ書込ポインタとの
間の最小ギャップ（８バイト粒度）。
ァベースポインタ（６４バイト整列） ＤＬＥＮ （７ビット） データバッファ長（６４バイ
ト粒度） ＣＢＡＳＥ （９ビット） コマンドバッファベースポ
インタ（６４バイト整列） ＣＬＥＮ （３ビット） コマンドバッファ長（６４バ
イト粒度） ＧＡＰ （４ビット） フレーム制御ワードが無効であ
るときのデータ読出ポインタとデータ書込ポインタとの
間の最小ギャップ（８バイト粒度）。
【０２００】データエリア１５３０（アドレス４０００
−５ＦＦＦ １６進法） このエリアは上述の米国特許出願出願人書類番号Ｍ−４
８５５ ＵＳに説明される。
−５ＦＦＦ １６進法） このエリアは上述の米国特許出願出願人書類番号Ｍ−４
８５５ ＵＳに説明される。
【０２０１】追補６ マイクロコントローラレジスタ レジスタファイルマップ レジスタファイル３１２は８個のバンクへと分割される
（図１８）。各バンクは同じチャネル１５０．ｘからの
１対のイングレスタスクとイーグレスタスクとの専用の
ものである。いくつかの実施例では、イングレス処理の
方がより複雑なのでイングレスタスクがイーグレスタス
クよりも多くのレジスタを用いる。また、いくつかの実
施例では、タスクソフトウェアは、２つのタスク間に共
通のレジスタがないようなものである。
（図１８）。各バンクは同じチャネル１５０．ｘからの
１対のイングレスタスクとイーグレスタスクとの専用の
ものである。いくつかの実施例では、イングレス処理の
方がより複雑なのでイングレスタスクがイーグレスタス
クよりも多くのレジスタを用いる。また、いくつかの実
施例では、タスクソフトウェアは、２つのタスク間に共
通のレジスタがないようなものである。
【０２０２】各レジスタｒ０．０−ｒ７．７は１バイト
の幅である。連続する８バイトがレジスタファイルから
並列に読出され得る。７ビットレジスタアドレスを形成
するために、レジスタ番号（０から６３）が、それ自体
チャネルＩＤ「ＣＨＩＤ」とタスク対番号（０または
１）とを連結したものであるバンクＩＤと連結され、ア
ドレスＭＳＢが（特殊レジスタ３１４に対して）レジス
タファイル３１２を表示するために０となる。
の幅である。連続する８バイトがレジスタファイルから
並列に読出され得る。７ビットレジスタアドレスを形成
するために、レジスタ番号（０から６３）が、それ自体
チャネルＩＤ「ＣＨＩＤ」とタスク対番号（０または
１）とを連結したものであるバンクＩＤと連結され、ア
ドレスＭＳＢが（特殊レジスタ３１４に対して）レジス
タファイル３１２を表示するために０となる。
【０２０３】マイクロコントローラレジスタマップ マイクロコントローラにおける全レジスタがマイクロコ
ントローラコマンドによって直接的にアクセス可能であ
る。レジスタマップはレジスタファイル３１２および特
殊レジスタ３１５という２領域に分割される。レジスタ
アドレスは７ビットからなる。特殊レジスタ３１５では
アドレスＭＳＢが１であり、レジスタファイル３１２で
はＭＳＢが０である。
ントローラコマンドによって直接的にアクセス可能であ
る。レジスタマップはレジスタファイル３１２および特
殊レジスタ３１５という２領域に分割される。レジスタ
アドレスは７ビットからなる。特殊レジスタ３１５では
アドレスＭＳＢが１であり、レジスタファイル３１２で
はＭＳＢが０である。
【０２０４】データメモリ３１６ データメモリ３１６（図１９）は変数の一時記憶と後述
するいくつかのパラメータとのために用いられる。
するいくつかのパラメータとのために用いられる。
【０２０５】したがって、データメモリ３１６は以下の
３領域に分割される。 ａ．タスクごとのタスクレジスタｔｒ０−ｔｒ５（タス
クごとに６個）。これらのレジスタはそれぞれのタスク
専用である。
３領域に分割される。 ａ．タスクごとのタスクレジスタｔｒ０−ｔｒ５（タス
クごとに６個）。これらのレジスタはそれぞれのタスク
専用である。
【０２０６】ｂ．チャネルレジスタｃｒ０−ｃｒ３（チ
ャネル１５０．ｘごとに４個）。これらのレジスタはハ
ードウェアタスク専用である。同じチャネルの全タスク
（２個のイングレスタスクおよび２個のイーグレスタス
ク）がこれらのレジスタにアクセスする。
ャネル１５０．ｘごとに４個）。これらのレジスタはハ
ードウェアタスク専用である。同じチャネルの全タスク
（２個のイングレスタスクおよび２個のイーグレスタス
ク）がこれらのレジスタにアクセスする。
【０２０７】ｃ．グローバルレジスタｇｒ（１６個のレ
ジスタ）。これらのレジスタは全タスクに対してグロー
バルである。
ジスタ）。これらのレジスタは全タスクに対してグロー
バルである。
【０２０８】データメモリ３１６は３２ビットの１２８
ワードである。データメモリ３１６のための７ビットア
ドレス発生方式を図２０に示す。
ワードである。データメモリ３１６のための７ビットア
ドレス発生方式を図２０に示す。
【０２０９】ｔｒはタスクレジスタ番号（０−５）であ
る。ｔｎはタスク番号（０−１５）である（ｔｒおよび
ｔｎがタスクレジスタアドレスを形成する）。
る。ｔｎはタスク番号（０−１５）である（ｔｒおよび
ｔｎがタスクレジスタアドレスを形成する）。
【０２１０】ｃｒはチャネルレジスタ番号である（０−
３；「１１０」、ｃｒおよびｃｎがチャネルレジスタア
ドレスを形成する）。
３；「１１０」、ｃｒおよびｃｎがチャネルレジスタア
ドレスを形成する）。
【０２１１】ｃｎはチャネル番号（０−３）である。ｇ
ｒはグローバルレジスタ番号（０−１５）である。
ｒはグローバルレジスタ番号（０−１５）である。
【０２１２】特殊レジスタ（ＳＲ）３１５（以下の表Ａ
６−１参照）は（レジスタファイルと同様に）マイクロ
コントローラコマンドによって直接的にアクセス可能で
ある。特殊レジスタ３１５は以下の３タイプに分割でき
る。
６−１参照）は（レジスタファイルと同様に）マイクロ
コントローラコマンドによって直接的にアクセス可能で
ある。特殊レジスタ３１５は以下の３タイプに分割でき
る。
【０２１３】ａ．タスクに属するレジスタ、たとえば、
プログラムカウンタ（ＰＣ）、タスク番号（ＴＩＮ）
等。
プログラムカウンタ（ＰＣ）、タスク番号（ＴＩＮ）
等。
【０２１４】ｂ．リソースレジスタ、たとえば、リクエ
ストＦＩＦＯ（ｒｅｑｆ）、ステータスＦＩＦＯ（ｓｔ
ｔｆ）、サーチマシンコマンド（ｓｃｍｄ）等（追補２
参照）。
ストＦＩＦＯ（ｒｅｑｆ）、ステータスＦＩＦＯ（ｓｔ
ｔｆ）、サーチマシンコマンド（ｓｃｍｄ）等（追補２
参照）。
【０２１５】ｃ．データメモリ３１６レジスタ、たとえ
ば、タスクレジスタ（ｔｒ）、チャネルレジスタ（ｃ
ｒ）およびグローバルレジスタ（ｇｒ）。
ば、タスクレジスタ（ｔｒ）、チャネルレジスタ（ｃ
ｒ）およびグローバルレジスタ（ｇｒ）。
【０２１６】リソースおよびデータメモリ３１６（タイ
プ（ｂ）および（ｃ））はそのアクセスを簡単にするた
めに特殊レジスタにマッピングされる。
プ（ｂ）および（ｃ））はそのアクセスを簡単にするた
めに特殊レジスタにマッピングされる。
【０２１７】適切な特殊レジスタを以下の表に手短に述
べる。
べる。
【０２１８】
【表７】
【０２１９】いくつかの特殊レジスタのレジスタフィー
ルは以下のとおりである。 ＰＣ−プログラムカウンタおよびフラグ ＰＣ （１０ビット） プログラムカウンタ Ｇ （１ビット） フラグ−より大きい Ｌ （１ビット） フラグ−より小さい Ｅ （１ビット） フラグ−等しい Ｃ （１ビット） フラグ−桁上げ Ｇ、Ｌ、ＥおよびＣは読出専用である。
ルは以下のとおりである。 ＰＣ−プログラムカウンタおよびフラグ ＰＣ （１０ビット） プログラムカウンタ Ｇ （１ビット） フラグ−より大きい Ｌ （１ビット） フラグ−より小さい Ｅ （１ビット） フラグ−等しい Ｃ （１ビット） フラグ−桁上げ Ｇ、Ｌ、ＥおよびＣは読出専用である。
【０２２０】ＴＮ−タスク番号 ＣＨＩＤ （２ビット） チャネルＩｄ ＳＮ （１ビット） シーケンス番号 Ｉ／Ｅ （１ビット） イングレス（０）／イーグレス
（１）。
（１）。
【０２２１】ＳＣＭＤ、ＳＣＭＤＥ−コマンドおよびコ
マンド拡張 書込動作の間、これらの３２ビットレジスタはサーチマ
シンのためのコマンドを形成する。読出動作の間、これ
らのレジスタは結果を与える。ＳＣＭＤＥはＳＣＭＤの
前に書込まれるべきである。
マンド拡張 書込動作の間、これらの３２ビットレジスタはサーチマ
シンのためのコマンドを形成する。読出動作の間、これ
らのレジスタは結果を与える。ＳＣＭＤＥはＳＣＭＤの
前に書込まれるべきである。
【０２２２】ＸＦＲＥＥＬ−外部フリーリスト このレジスタへの書込によって、１ブロックが外部メモ
リ２００におけるフリーリストスタックに付加される。
このレジスタからの読出によって、１ブロックがスタッ
クから取除かれ得る。
リ２００におけるフリーリストスタックに付加される。
このレジスタからの読出によって、１ブロックがスタッ
クから取除かれ得る。
【０２２３】１チャネルごとに１個のフリーリストスタ
ックがある。各レジスタはスタックの先頭を指す１６ビ
ットポインタを含む。
ックがある。各レジスタはスタックの先頭を指す１６ビ
ットポインタを含む。
【０２２４】ＴＩＭＥＲ−汎用タイマ Ｔｉｍｅｒ （３２ビット） タイマ値。タイマはシス
テムクロックが８計時するごとに進む自走カウンタであ
る。
テムクロックが８計時するごとに進む自走カウンタであ
る。
【０２２５】ＮＸＴＥ （１６ビット） エイジングが
あるか調べるための次エントリを指すポインタ。このフ
ィールドは書込専用である。リセット後に初期化される
べきである。
あるか調べるための次エントリを指すポインタ。このフ
ィールドは書込専用である。リセット後に初期化される
べきである。
【０２２６】ＥＴ （１ビット） タイマ更新イネーブ
ル。このフィールドは書込動作の間に用いられる。ＥＴ
＝１であれば、タイマは書込まれた値をとる。ＥＴ＝０
であれば、タイマカウンタは書込によって影響を与えら
れない。
ル。このフィールドは書込動作の間に用いられる。ＥＴ
＝１であれば、タイマは書込まれた値をとる。ＥＴ＝０
であれば、タイマカウンタは書込によって影響を与えら
れない。
【０２２７】ＥＮ （１ビット） 次エントリ更新イネ
ーブル。このフィールドは書込動作の間に用いられる。
ＥＮ＝１であれば、次ポインタが新しい値を得る。ＥＮ
＝０であれば、ＮＸＴＥフィールドが無効である。
ーブル。このフィールドは書込動作の間に用いられる。
ＥＮ＝１であれば、次ポインタが新しい値を得る。ＥＮ
＝０であれば、ＮＸＴＥフィールドが無効である。
【０２２８】ＳＭＣＮＴＬ−サーチマシン制御レジスタ Ｐｏｉｎｔｅｒ （１６ビット） ノードエリア開始ポ
インタ。このポインタはサーチノードエリアを定義する
（このエリアの後部が０ｘＦＦＦＦである）。自動エイ
ジング機構はこのエリア内でのみ実行される。
インタ。このポインタはサーチノードエリアを定義する
（このエリアの後部が０ｘＦＦＦＦである）。自動エイ
ジング機構はこのエリア内でのみ実行される。
【０２２９】ＡＧＥ （１ビット） エイジングイネー
ブル（０−ディセーブル；１−イネーブル）。
ブル（０−ディセーブル；１−イネーブル）。
【０２３０】ＦＬＣＮＴ−フリーリストカウンタ この読出専用レジスタはメモリ１７０のスクラッチパッ
ドエリアにおけるフリーリスト内のエントリ数を含む。
ドエリアにおけるフリーリスト内のエントリ数を含む。
【０２３１】Ｃｏｕｎｔ （１７ビット）カウンタ（最
大値は０ｘ１００００である）。 ＡＧＥＬ０、ＡＧＥＬ１−エイジリスト０、１の先頭 これらは読出専用レジスタである（チャネルごとに２
個）。各々がエイジリストの先頭を含む（チャネルごと
に２個のエイジリストがある）。これらのレジスタのど
の１つからの読出もレジスタをクリアさせる。ここで、
ノード（追補８）におけるＴＳＴＭＰ（タイムスタン
プ）がこのリストにおけるノードを互いにリンクするた
めに用いられる。レジスタが０なら、リストは空であ
る。
大値は０ｘ１００００である）。 ＡＧＥＬ０、ＡＧＥＬ１−エイジリスト０、１の先頭 これらは読出専用レジスタである（チャネルごとに２
個）。各々がエイジリストの先頭を含む（チャネルごと
に２個のエイジリストがある）。これらのレジスタのど
の１つからの読出もレジスタをクリアさせる。ここで、
ノード（追補８）におけるＴＳＴＭＰ（タイムスタン
プ）がこのリストにおけるノードを互いにリンクするた
めに用いられる。レジスタが０なら、リストは空であ
る。
【０２３２】Ｐｏｉｎｔｅｒ （１６ビット） リスト
ポインタの先頭。 しきい値０、しきい値１−しきい値レジスタ これらのレジスタの各々は対応のエイジリストと関連し
たしきい値を含む。
ポインタの先頭。 しきい値０、しきい値１−しきい値レジスタ これらのレジスタの各々は対応のエイジリストと関連し
たしきい値を含む。
【０２３３】｜current ＿time-timestamp｜＞しきい値
であり、かつエントリがＬＲＮＤ（学習されたエント
リ）のタイプであると、エントリはエイジリストに付加
される。
であり、かつエントリがＬＲＮＤ（学習されたエント
リ）のタイプであると、エントリはエイジリストに付加
される。
【０２３４】ｔｈｒｅｓｈｏｌｄ （１６ビット）しき
い値。 ＭＳＧＲ−メッセージレジスタはマイクロコントローラ
とスイッチ１２０ＣＰＵ（図示せず）との間でメッセー
ジを転送するために用いられる。メッセージはヘッダラ
インによって転送される。
い値。 ＭＳＧＲ−メッセージレジスタはマイクロコントローラ
とスイッチ１２０ＣＰＵ（図示せず）との間でメッセー
ジを転送するために用いられる。メッセージはヘッダラ
インによって転送される。
【０２３５】ＭＳＧＡ （１６ビット） ＭＳＧＲに書
込むときはＣＰＵへの、レジスタを読出すときはＣＰＵ
からのメッセージ。このフィールドは読出の後にクリア
される。
込むときはＣＰＵへの、レジスタを読出すときはＣＰＵ
からのメッセージ。このフィールドは読出の後にクリア
される。
【０２３６】ＭＳＧＢ （１６ビット） レジスタを
（テストのために）読出すときのＣＰＵへのメッセー
ジ。
（テストのために）読出すときのＣＰＵへのメッセー
ジ。
【０２３７】 ＤＭＡＡ−ＤＭＡアドレス ＯＰ （３ビット） 動作 ０００−ｎｏｐ ００１−ＥＰＲＯＭ２０４からのロード ０１０−スイッチ１２０からのロード １１１−リリース ＥＰＡ （１３ビット） ＥＰＲＯＭ開始アドレス ＬＥＲ （１ビット） ロードエラー ＰＭＡ （１０ビット） プログラムメモリアドレス。
【０２３８】ＳＥＭＲ−セマフォレジスタ Ｓ［ｉ］ （１ビット） セマフォビット「ｉ」。
【０２３９】ＩＦＲＥＥＲ−内部フリーレジスタ（１６
ビット） Ｆ［ｉ］ （１ビット） メモリ１７０のスクラッチパ
ッドエリアにおけるブロック「ｉ」がフリーであるかど
うかを示す。
ビット） Ｆ［ｉ］ （１ビット） メモリ１７０のスクラッチパ
ッドエリアにおけるブロック「ｉ」がフリーであるかど
うかを示す。
【０２４０】ＩＦＲＥＥＬ−内部フリーリスト ＢＬＫＮ （５ビット） フリーブロック番号（すなわ
ち、スクラッチバッファ番号：図１７参照）。このレジ
スタの読出によってスクラッチバッファＢＬＫＮがフリ
ーリストから取除かれる。このレジスタへの書込によっ
て、書込まれるＢＬＫＮ値によって特定されるバッファ
がフリーリストに戻される。
ち、スクラッチバッファ番号：図１７参照）。このレジ
スタの読出によってスクラッチバッファＢＬＫＮがフリ
ーリストから取除かれる。このレジスタへの書込によっ
て、書込まれるＢＬＫＮ値によって特定されるバッファ
がフリーリストに戻される。
【０２４１】ＭＩＲ−ＭＩＩ制御レジスタ このレジスタはＭＩＩ制御インターフェイスによってイ
ーサネットＰＨＹ装置と通信するために用いられる。
ーサネットＰＨＹ装置と通信するために用いられる。
【０２４２】ＢＳＹ （１ビット） ビジー。新しいコ
マンドでセットされ、コマンド完了時にリセットされ
る。
マンドでセットされ、コマンド完了時にリセットされ
る。
【０２４３】 ＮＶ （１ビット） 有効でない。ＰＨＹからのデータ
が有効でないときにセットされる。
が有効でないときにセットされる。
【０２４４】 ＦＩＡＤ （５ビット） ＰＨＹアドレス ＲＧＡＤ （５ビット） レジスタアドレス Ｄａｔａ （１６ビット） データ。
【０２４５】追補７ マイクロコントローラ命令 ３オペランド命令 これらの命令はオペランド＿A とオペランド＿B との間
で算術論理演算を行なう。結果はオペランド＿C に書込
まれる。命令は以下のとおりである。
で算術論理演算を行なう。結果はオペランド＿C に書込
まれる。命令は以下のとおりである。
【０２４６】ＡＤＤ−加算 ＳＵＢ−減算 ＯＲ−論理ＯＲ ＡＮＤ−論理ＡＮＤ ＸＯＲ−論理ＸＯＲ ＳＨＬ−左シフト ＳＨＲ−右シフト ＢＩＴＣ−ビット変更 命令サイズフィールドがオペランドサイズを特定する。
【０２４７】命令における２ビット「ｄｔ」フィールド
（行先タイプ）が以下のようにオペランド＿C のタイプ
を特定する。
（行先タイプ）が以下のようにオペランド＿C のタイプ
を特定する。
【０２４８】ｄｔ＝００−オペランド＿C はレジスタフ
ァイル３１２または特殊レジスタ３１５におけるレジス
タである。
ァイル３１２または特殊レジスタ３１５におけるレジス
タである。
【０２４９】ｄｔ＝１０−オペランド＿C はメモリ１７
０内にある。オペランド＿C フィールドはアドレス発生
のためにロード／ストアユニットにおいて７ビット即値
として用いられる。
０内にある。オペランド＿C フィールドはアドレス発生
のためにロード／ストアユニットにおいて７ビット即値
として用いられる。
【０２５０】ｄｔ＝ｘ１−オペランド＿C は外部メモリ
２００内にある。オペランド＿C フィールドはｄｔ
［１］ビットとともにアドレス発生のためにロード／ス
トアユニットにおいて８ビット即値として用いられる。
２００内にある。オペランド＿C フィールドはｄｔ
［１］ビットとともにアドレス発生のためにロード／ス
トアユニットにおいて８ビット即値として用いられる。
【０２５１】ここで、非ゼロｄｔを有する命令はそのオ
ペランドとしてリソースを用いることができない。
ペランドとしてリソースを用いることができない。
【０２５２】即値バイトでの２オペランド命令これらの
命令はオペランド＿A と即値バイトとの間で算術論理演
算を行なう。結果はオペランド＿C に書込まれる。命令
は以下のとおりである。
命令はオペランド＿A と即値バイトとの間で算術論理演
算を行なう。結果はオペランド＿C に書込まれる。命令
は以下のとおりである。
【０２５３】ＡＤＩ−即値加算 ＳＢＩ−即値減算 ＯＲＩ−即値論理ＯＲ ＡＮＤＩ−即値論理ＡＮＤ ＸＯＲＩ−即値論理ＸＯＲ ＳＨＬＩ−即値左シフト ＳＨＲＩ−即値右シフト ＢＩＴＣＩ−即値ビット変更 サイズフィールドがオペランドのサイズを特定する。
【０２５４】命令の２ビット「ｄｔ」フィールド（行先
タイプ）が３オペランド命令におけるようにオペランド
＿C フィールドのタイプを特定する。
タイプ）が３オペランド命令におけるようにオペランド
＿C フィールドのタイプを特定する。
【０２５５】２オペランド命令 これらの命令は２つのオペランドの間で移動演算および
比較演算を行なう。命令は以下のとおりである。
比較演算を行なう。命令は以下のとおりである。
【０２５６】ＭＯＶＥ−オペランドＡをオペランドＣに
移動させる ＣＭＰ−オペランドＣとオペランドＡとを比較する 命令のサイズフィールドがオペランドのサイズを特定す
る。
移動させる ＣＭＰ−オペランドＣとオペランドＡとを比較する 命令のサイズフィールドがオペランドのサイズを特定す
る。
【０２５７】即値での１オペランド命令 これらの命令はオペランドと即値フィールドとの間で移
動演算および比較演算を行なう。命令は以下のとおりで
ある。
動演算および比較演算を行なう。命令は以下のとおりで
ある。
【０２５８】ＭＶＩＷ−即値ワードを移動させる ＭＶＩＢ−即値バイトを移動させる ＣＰＩＢ−即値バイトを比較する ＣＰＩＷ−即値ワードを比較する 命令のサイズフィールドがオペランド＿C のサイズを特
定する。
定する。
【０２５９】即値フィールドでの特殊１オペランド命令 これらの命令は以下のようにオペランドＣに対して演算
を行なう。
を行なう。
【０２６０】ＳＭＷＲ−サーチマシン書込 ＣＭＤ−チャネルコマンド書込 ＣＡＳＥ−ケースステートメント ＢＴＪ−ビットテストおよびジャンプ。
【０２６１】ロードおよびストア命令 これらの命令はオペランドＡとメモリ１７０または２０
０との間でロードおよびストア演算を行なう。命令は以
下のとおりである。
０との間でロードおよびストア演算を行なう。命令は以
下のとおりである。
【０２６２】 ＬＯＡＤ ＳＴＯＲＥ 「ｄｔ」フィールド（行先タイプ）が以下のように行先
のタイプを特定する。
のタイプを特定する。
【０２６３】ｄｔ＝１０−行先がメモリ１７０である。
即値フィールドはアドレス発生のためのロード／ストア
ユニットにおいて７ビット即値として用いられる。
即値フィールドはアドレス発生のためのロード／ストア
ユニットにおいて７ビット即値として用いられる。
【０２６４】ｄｔ＝ｘ１−行先がメモリ２００である。
即値フィールドはｄｔ「１」ビットとともにアドレス発
生のためのロード／ストアユニットにおいて８ビット即
値として用いられる。
即値フィールドはｄｔ「１」ビットとともにアドレス発
生のためのロード／ストアユニットにおいて８ビット即
値として用いられる。
【０２６５】特殊即値命令 この命令はＣＭＤＩ（即値コマンド）である。これはコ
マンドＦＩＦＯに書込むために用いられる。
マンドＦＩＦＯに書込むために用いられる。
【０２６６】選択された命令 ＡＤＤ、ＳＵＢ、ＡＤＩ、ＳＢＩ フラグ：Ｅは結果が０に等しいときにセットされる Ｃは（ＡＤＤ、ＡＤＩのための）キャリーまたは（ＳＵ
Ｂ、ＳＢＩのための）ボローが（オペランドｏｐＣのサ
イズに基づいて）発生されたときにセットされる。
Ｂ、ＳＢＩのための）ボローが（オペランドｏｐＣのサ
イズに基づいて）発生されたときにセットされる。
【０２６７】ＯＲ、ＡＮＤ、ＸＯＲ、ＳＨＬ、ＳＨＲ、
ＯＲＩ、ＡＮＤＩ、ＸＯＲＩ、ＳＨＬＩ、ＳＨＲＩ フラグ：Ｅは結果が０に等しいときにセットされる。
ＯＲＩ、ＡＮＤＩ、ＸＯＲＩ、ＳＨＬＩ、ＳＨＲＩ フラグ：Ｅは結果が０に等しいときにセットされる。
【０２６８】ＢＩＴＣ−ビット変更 オペランド：ビット［３１：２５］＝ｏｐＣ、［２４：
１８］＝ｏｐＡ、［１７：１６］＝ｄｔ、［１４：８］
＝ｏｐＢ、［７］＝ｖ 演算：opC<-opA[opB]<-v（すなわち、ｏｐＣにおけるビ
ット番号ｏｐＢがｖにセットされること以外では、ｏｐ
ＣがｏｐＡの値を受取る） フラグ：Ｅは（ｏｐＡ［ｏｐＢ］＝＝ｖ）であるときに
セットされる。
１８］＝ｏｐＡ、［１７：１６］＝ｄｔ、［１４：８］
＝ｏｐＢ、［７］＝ｖ 演算：opC<-opA[opB]<-v（すなわち、ｏｐＣにおけるビ
ット番号ｏｐＢがｖにセットされること以外では、ｏｐ
ＣがｏｐＡの値を受取る） フラグ：Ｅは（ｏｐＡ［ｏｐＢ］＝＝ｖ）であるときに
セットされる。
【０２６９】ＢＩＴＣＩ−即値ビット変更 オペランド：ビット［３１：２５］＝ｏｐＣ、［２４：
１８］＝ｏｐＡ、［１７：１６］＝ｄｔ、［１２：８］
＝ｉｍｍ、［７］＝ｖ 演算：opC<-opA[imm]<-v フラグ：Ｅは（ｏｐＡ［ｉｍｍ］＝＝ｖ）であるときに
セットされる。
１８］＝ｏｐＡ、［１７：１６］＝ｄｔ、［１２：８］
＝ｉｍｍ、［７］＝ｖ 演算：opC<-opA[imm]<-v フラグ：Ｅは（ｏｐＡ［ｉｍｍ］＝＝ｖ）であるときに
セットされる。
【０２７０】ＣＭＰ−比較 オペランド；ビット［３１：２５］＝ｏｐＣ、［２４：
１８］＝ｏｐＡ、［７：５］＝オペランドサイズ 演算：ｏｐＣ？ｏｐＡ フラグ：Ｅは（ｏｐＣ＝＝ｏｐＡ）であるときにセット
される Ｇは（ｏｐＣ＞ｏｐＡ）であるときにセットされる Ｌは（ｏｐＣ＜ｏｐＡ）であるときにセットされる。
１８］＝ｏｐＡ、［７：５］＝オペランドサイズ 演算：ｏｐＣ？ｏｐＡ フラグ：Ｅは（ｏｐＣ＝＝ｏｐＡ）であるときにセット
される Ｇは（ｏｐＣ＞ｏｐＡ）であるときにセットされる Ｌは（ｏｐＣ＜ｏｐＡ）であるときにセットされる。
【０２７１】ＣＰＩＷ−即値ワード比較 オペランド：ビット［３１：２５］＝ｏｐＣ、［２３：
８］＝ｉｍｍ 演算：ｏｐＣ？ｉｍｍ フラグ：Ｅは（ｏｐＣ＝＝ｉｍｍ）であるときにセット
される Ｇは（ｏｐＣ＞ｉｍｍ）であるときにセットされる Ｌは（ｏｐＣ＜ｉｍｍ）であるときにセットされる。
８］＝ｉｍｍ 演算：ｏｐＣ？ｉｍｍ フラグ：Ｅは（ｏｐＣ＝＝ｉｍｍ）であるときにセット
される Ｇは（ｏｐＣ＞ｉｍｍ）であるときにセットされる Ｌは（ｏｐＣ＜ｉｍｍ）であるときにセットされる。
【０２７２】ＣＰＩＢ−即値バイト比較 オペランド：バイト［３１：２５］＝ｏｐＣ、［２３：
１６］＝bit ＿mask、［１５：８］＝ｉｍｍ 演算：（bit ＿mask & opC）？ｉｍｍ フラグ：Ｅは（（bit ＿mask & opC）＝＝ｉｍｍ）であ
るときにセットされる Ｇは（（bit ＿mask & opC）＞ｉｍｍ）であるときにセ
ットされる Ｌは（（bit ＿mask & opC）＜ｉｍｍ）であるときにセ
ットされる。
１６］＝bit ＿mask、［１５：８］＝ｉｍｍ 演算：（bit ＿mask & opC）？ｉｍｍ フラグ：Ｅは（（bit ＿mask & opC）＝＝ｉｍｍ）であ
るときにセットされる Ｇは（（bit ＿mask & opC）＞ｉｍｍ）であるときにセ
ットされる Ｌは（（bit ＿mask & opC）＜ｉｍｍ）であるときにセ
ットされる。
【０２７３】ＬＯＡＤ−内部メモリまたは外部メモリか
らのロード オペランド：ビット［３１：２５］＝ａｏｐ、［２４：
１８］＝ｏｐＡ、［１７：１６］＝ｄｔ、［７］＝ｉ、
［６］＝ｆ 演算： if [dt==10] opA<-IM[｛aop,imp ｝] ; imp=imp+i ; if [dt==x1] opA<-XM[｛aop,xmp ｝] ; xmp=xmp+i ; ＩＭは内部メモリ１７０であり、ｉｍｐは内部メモリポ
インタレジスタ（表Ａ６−１）であり、ＸＭは外部メモ
リ２００であり、ｘｐｍは外部メモリポインタレジスタ
（表Ａ６−１）である。
らのロード オペランド：ビット［３１：２５］＝ａｏｐ、［２４：
１８］＝ｏｐＡ、［１７：１６］＝ｄｔ、［７］＝ｉ、
［６］＝ｆ 演算： if [dt==10] opA<-IM[｛aop,imp ｝] ; imp=imp+i ; if [dt==x1] opA<-XM[｛aop,xmp ｝] ; xmp=xmp+i ; ＩＭは内部メモリ１７０であり、ｉｍｐは内部メモリポ
インタレジスタ（表Ａ６−１）であり、ＸＭは外部メモ
リ２００であり、ｘｐｍは外部メモリポインタレジスタ
（表Ａ６−１）である。
【０２７４】ｆビットがセットされると、ロード命令の
実行は同じチャネルからの先のストア演算が完了してい
なければ遅延される。
実行は同じチャネルからの先のストア演算が完了してい
なければ遅延される。
【０２７５】ａｏｐはｉｍｐまたはｘｍｐと連結される
アドレスビットである（「｛｝」は連結を示す）。
アドレスビットである（「｛｝」は連結を示す）。
【０２７６】ＳＴＯＲＥ−内部メモリまたは外部メモリ
へのストア オペランド：ビット[31:25] = aop, [24:18] = opA, [1
7:16] = dt, [7]= i 演算： if [dt==10] opA->IM[｛aop,imp ｝] ; imp=imp+i ; if [dt==x1] opA->XM[｛aop,xmp ｝] ; xmp=xmp+i ; ＩＭ、ＸＭ、ｉｍｐ、ｘｍｐおよびａｏｐがＬＯＡＤ命
令と同じ意味を有する。
へのストア オペランド：ビット[31:25] = aop, [24:18] = opA, [1
7:16] = dt, [7]= i 演算： if [dt==10] opA->IM[｛aop,imp ｝] ; imp=imp+i ; if [dt==x1] opA->XM[｛aop,xmp ｝] ; xmp=xmp+i ; ＩＭ、ＸＭ、ｉｍｐ、ｘｍｐおよびａｏｐがＬＯＡＤ命
令と同じ意味を有する。
【０２７７】ＳＭＷＲ−サーチマシンコマンド書込 オペランド：ビット[31:25] = opC, [23:8] = imm 演算：scmd<-｛opC[63:16], imm ｝。
【０２７８】ＣＭＤＩ−チャネルへの即値コマンド オペランド：ビット[31:8] = imm, [7] = L, [6] = P 演算： Command ＿port <- ｛40'b0, imm｝ ここで４０′ｂ０は４０個の２進零を示す。
【０２７９】 ifＰ＝０, Command ＿port = cmd＿i ; （イングレスコマンド） ifＰ＝１, Command ＿port = cmd＿e ; （イーグレスコマンド） 命令Ｌフラグ（１ビット）はロック／アンロック制御で
ある（セットされると、命令のロック状態が変更され
る）。
ある（セットされると、命令のロック状態が変更され
る）。
【０２８０】ＣＭＤ−チャネルへのコマンド オペランド：ビット[31:25] = opC, [23:8] = imm, [7]
= L, [6] = P 演算： Command ＿port <- ｛opC[63:16],imm｝ ifＰ＝０, Command ＿port = cmd＿i ; （イングレスコマンド） ifＰ＝１, Command ＿port = cmd＿e ; （イーグレスコマンド） 命令における１ビットＬフラグがロック／アンロック制
御である（セットされると、ロック状態が変更され
る）。
= L, [6] = P 演算： Command ＿port <- ｛opC[63:16],imm｝ ifＰ＝０, Command ＿port = cmd＿i ; （イングレスコマンド） ifＰ＝１, Command ＿port = cmd＿e ; （イーグレスコマンド） 命令における１ビットＬフラグがロック／アンロック制
御である（セットされると、ロック状態が変更され
る）。
【０２８１】ＣＡＳＥ オペランド：ビット[31:25] = opC, [23:16] = bit＿ma
sk, [12:8] =シフト 演算：PC<-PC+ （（opC&bit ＿mask）>>シフト）+1。
sk, [12:8] =シフト 演算：PC<-PC+ （（opC&bit ＿mask）>>シフト）+1。
【０２８２】ＢＴＪ−ビットテストおよびジャンプ オペランド：ビット[31:25] = opC, [24:13] = addr,
[12:8] = ビット, [7]= v 演算：if（opC[bit]==v ）then PC<-addr 。
[12:8] = ビット, [7]= v 演算：if（opC[bit]==v ）then PC<-addr 。
【０２８３】追補８ サーチマシン サーチマシンは周知のパトリシアツリー構造を用いる
（１９９６年８月１３日にG. C. Stone に発行され、引
用によりここに援用される米国特許第５，５４６，３９
０号「基数判定パケット処理のための方法および装置」
（“Method and Apparatus for Radix Decision Packet
Processing ”）を参照されたい。
（１９９６年８月１３日にG. C. Stone に発行され、引
用によりここに援用される米国特許第５，５４６，３９
０号「基数判定パケット処理のための方法および装置」
（“Method and Apparatus for Radix Decision Packet
Processing ”）を参照されたい。
【０２８４】図２１はツリーノード２４００を示す。各
ノードは６４ビットの４ワードの長さである。ノードフ
ォーマットは以下のとおりである。
ノードは６４ビットの４ワードの長さである。ノードフ
ォーマットは以下のとおりである。
【０２８５】
【表８】
【０２８６】
【表９】
【０２８７】
【表１０】
【０２８８】
【表１１】
【０２８９】
【表１２】
【０２９０】
【表１３】
【０２９１】
【表１４】
【０２９２】
【表１５】
【０２９３】
【表１６】
【図１】この発明によるプロセッサを含むシステムのブ
ロック図である。
ロック図である。
【図２】図１のシステムにおけるリソースを示すブロッ
ク図である。
ク図である。
【図３】図１のシステムにおけるデータフレーム処理を
示すタイミング図である。
示すタイミング図である。
【図４】図１のシステムにおけるデータフレーム処理を
示すタイミング図である。
示すタイミング図である。
【図５】図１のシステムにおいて異なるタスクがどのよ
うに共用されるリソースにアクセスするのかを示す論理
図である。
うに共用されるリソースにアクセスするのかを示す論理
図である。
【図６】図１のシステムにおいて用いられるプロセッサ
のブロック図である。
のブロック図である。
【図７】図６のプロセッサの命令実行パイプラインを示
す図である。
す図である。
【図８】図１のシステムにおけるタスクおよびリソース
状態遷移を示す図である。
状態遷移を示す図である。
【図９】図１のシステムにおけるタスクおよびリソース
状態遷移を示す図である。
状態遷移を示す図である。
【図１０】図１のシステムにおけるタスクおよびリソー
ス状態遷移を示す図である。
ス状態遷移を示す図である。
【図１１】図１のシステムにおけるタスクおよびリソー
ス状態遷移を示す図である。
ス状態遷移を示す図である。
【図１２】図１のシステムにおけるタスクおよびリソー
ス状態遷移を示す図である。
ス状態遷移を示す図である。
【図１３】図１のシステムにおけるタスクおよびリソー
ス状態遷移を示す図である。
ス状態遷移を示す図である。
【図１４】図６のプロセッサのタスク制御ブロック回路
のブロック図である。
のブロック図である。
【図１５】図６のプロセッサのタスク制御ブロック回路
のブロック図である。
のブロック図である。
【図１６】図１のシステムのためのメモリマップの図で
ある。
ある。
【図１７】図１のシステムのためのデータエリアメモリ
マップの図である。
マップの図である。
【図１８】図１のプロセッサのためのレジスタファイル
マップの図である。
マップの図である。
【図１９】図１のプロセッサのためのデータメモリマッ
プの図である。
プの図である。
【図２０】図１９のデータメモリのためのアドレス発生
を示す図である。
を示す図である。
【図２１】図１のシステムにより用いられるアドレス導
出データベースにおけるツリーノードを示す図である。
出データベースにおけるツリーノードを示す図である。
１１０ ポートインターフェイス（ＰＩＦ）回路、１２
０ ＡＴＭスイッチ、１３０ ＭＡＣ、１４０ スライ
サ、１５０ チャネル、１６０ マイクロコントロー
ラ、１７０ 内部メモリ、１９０ サーチマシン（Ｓ
Ｍ）、２００ 外部メモリ、２１０ 入力制御ブロッ
ク、２２０ データＦＩＦＯ、２３０ リクエストＦＩ
ＦＯ、２４０ ステータスＦＩＦＯ、２５０ 出力制
御、２６０ コマンドＦＩＦＯ、３１０ マイクロコン
トローラ命令実行ユニット、３１２ レジスタファイ
ル、３１４ マイクロコントローラプログラムメモリ、
３１５ 特殊レジスタブロック、３１６ データメモ
リ、３１８ ＡＬＵ、３２０ タスク制御ブロック、３
３０ ロード／ストアユニット（ＬＳＵ）、３４０ Ｄ
ＭＡブロック、４１０ 配線、７０４、７２０、７４
０、８０４、８２０、８４０、９２０、９３０ ダイヤ
グラム、７３０ サスペンド条件、７３４ リリース条
件、１３０４、１３２０、１３２２、１３３０、１３５
０、１３６０、１３６２ ラッチ、１３５４ 次の状態
および条件発生器、１３５８ バス、１３８０ リソー
ス次ステージ発生器、１３９０ 回路、１３９４、１４
０６ マルチプレクサ、１３９８ タスク次状態発生
器、１４０１ サスペンド論理およびリリース条件発生
器、１４０３ アービタ、１４０４ 配線、１６１０
スクラッチバッファ。
０ ＡＴＭスイッチ、１３０ ＭＡＣ、１４０ スライ
サ、１５０ チャネル、１６０ マイクロコントロー
ラ、１７０ 内部メモリ、１９０ サーチマシン（Ｓ
Ｍ）、２００ 外部メモリ、２１０ 入力制御ブロッ
ク、２２０ データＦＩＦＯ、２３０ リクエストＦＩ
ＦＯ、２４０ ステータスＦＩＦＯ、２５０ 出力制
御、２６０ コマンドＦＩＦＯ、３１０ マイクロコン
トローラ命令実行ユニット、３１２ レジスタファイ
ル、３１４ マイクロコントローラプログラムメモリ、
３１５ 特殊レジスタブロック、３１６ データメモ
リ、３１８ ＡＬＵ、３２０ タスク制御ブロック、３
３０ ロード／ストアユニット（ＬＳＵ）、３４０ Ｄ
ＭＡブロック、４１０ 配線、７０４、７２０、７４
０、８０４、８２０、８４０、９２０、９３０ ダイヤ
グラム、７３０ サスペンド条件、７３４ リリース条
件、１３０４、１３２０、１３２２、１３３０、１３５
０、１３６０、１３６２ ラッチ、１３５４ 次の状態
および条件発生器、１３５８ バス、１３８０ リソー
ス次ステージ発生器、１３９０ 回路、１３９４、１４
０６ マルチプレクサ、１３９８ タスク次状態発生
器、１４０１ サスペンド論理およびリリース条件発生
器、１４０３ アービタ、１４０４ 配線、１６１０
スクラッチバッファ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年４月２８日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図５】
【図２】
【図４】
【図７】
【図２０】
【図３】
【図６】
【図１１】
【図８】
【図１２】
【図１３】
【図９】
【図１８】
【図１０】
【図２１】
【図１４】
【図１５】
【図１６】
【図１７】
【図１９】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドゥミトゥリー・ビシェツキー アメリカ合衆国、95014 カリフォルニア 州、クペルティーノ、セダー・スプリン グ・コート、11627 (54)【発明の名称】 複数個のタスクを実行するためのプロセッサおよび方法、マルチタスクコンピュ―タプロセッ サ、タスクに各リソ―スを割当てるための回路、複数個のリソ―スを共用するための方法、命令 を実行するためのプロセッサ、マルチタスクプロセッサ、コンピュ―タ命令を実行するための方 法、ならびにマルチタスク方法
Claims (29)
- 【請求項１】 各々が１個以上のコンピュータ命令を実
行する複数個のタスクを実行するためのプロセッサであ
って、通常動作においては、プロセッサ実行ユニットは
任意の所与のタスクからの最大Ｎ個の命令の実行を任意
の他のタスクからの間に介在するどのような命令も実行
開始せずに開始し、前記Ｎ個の命令の後、前記実行ユニ
ットは別のタスクが実行のために利用可であれば別のタ
スクの命令を実行開始する、プロセッサ。 - 【請求項２】 Ｎ＝１である、請求項１に記載のプロセ
ッサ。 - 【請求項３】 前記命令の実行はパイプライン化され
る、請求項２に記載のプロセッサ。 - 【請求項４】 各タスクはネットワーク間のデータフロ
ーに対して処理を行ない、任意の所与のデータフローに
対する処理を行なう任意のタスクの任意の所与の命令の
実行開始の後、前記実行ユニットは、他のタスクが実行
のために利用可であれば、異なるデータフローに対する
処理を行なう別のタスクの命令を実行開始する、請求項
２に記載のプロセッサ。 - 【請求項５】 複数個のタスクを実行するための方法で
あって、 実行ユニットが任意の所与のタスクからの最大Ｎ個の命
令の実行を任意の他のタスクからの任意の命令を実行開
始せずに開始するステップを含み、Ｎは予め定められた
数であり、さらに、 任意の所与のタスクからの最大Ｎ個の命令の実行開始の
後、別のタスクが実行のために利用可であれば別のタス
クの命令を実行開始するステップを含む、方法。 - 【請求項６】 Ｎ＝１である、請求項５に記載の方法。
- 【請求項７】 タスク特有の値をストアする１個以上の
レジスタをタスクごとに含み、前記１個以上のレジスタ
のどの１個もタスクが実行のためにスケジュールされて
いるときはセーブもリストアもされる必要はない、マル
チタスクコンピュータプロセッサ。 - 【請求項８】 前記１個以上のレジスタはタスクごとに
プログラムカウンタレジスタを含む、請求項７に記載の
プロセッサ。 - 【請求項９】 前記タスクは１個以上のタスクの組に細
分割され、前記プロセッサは前記組のタスクのタスク特
有の値をストアするための１個以上のレジスタを組ごと
に含む、請求項７に記載のプロセッサ。 - 【請求項１０】 コンピュータプロセッサによって複数
個のタスクを実行するための方法であって、前記方法は
タスクを実行するステップを含み、前記タスクはタスク
特有の値をストアする１個以上のレジスタを用いるが異
なるタスクは前記１個以上のレジスタの異なるものを用
い、したがって、あるタスクの実行を中断して別のタス
クの実行を開始するためには、前記１個以上のレジスタ
の値をセーブすることも前記１個以上のレジスタの値を
リストアすることも必要ない、方法。 - 【請求項１１】 複数個のタスクによって共用されるべ
き複数個のリソースを含むマルチタスクコンピュータシ
ステムにおいて、データユニットを処理する際に前記タ
スクのあるものが前記リソースのあるものへのアクセス
を終えた後に、他の前記タスクがいずれも前記リソース
へのアクセスを終えるまで前記タスクが同じリソースに
アクセスしないように、前記タスクに各リソースを割当
てるための回路。 - 【請求項１２】 少なくとも１個のリソースに対して、
各タスクは前記リソースをロックしてそれを他のどのタ
スクに対しても利用不可にすることによって前記リソー
スへのアクセスを開始し、前記タスクは前記リソースを
アンロックすることによって前記リソースへのアクセス
を終了する、請求項１１に記載の回路。 - 【請求項１３】 複数個のコンピュータタスクによって
複数個のリソースを共用するための方法であって、 前記タスクの１つであるタスクＴ１に前記リソースのす
べてにアクセスさせ、他のタスクに前記リソースのどの
１つへもアクセスさせないステップと、 リソースごとに、前記タスクＴ１が前記リソースへのア
クセスを終了した後、別のタスクに前記リソースにアク
セスさせ、前記リソースを共用する他のいずれのタスク
も前記リソースへのアクセスを終了するまで前記タスク
Ｔ１に前記リソースへアクセスさせないステップとを含
む、方法。 - 【請求項１４】 プロセッサが利用不可のリソースにア
クセスする第１の命令を実行するときに、前記プロセッ
サが前記第１の命令をサスペンドし、前記第１の命令を
実行しようとしたプロセッサ回路が１個以上の他の命令
を実行するよう動作可能となるように命令を実行するた
めのプロセッサ。 - 【請求項１５】 前記リソースが利用可となると前記プ
ロセッサは前記第１の命令の実行を完了する、請求項１
４に記載のプロセッサ。 - 【請求項１６】 前記第１の命令がサスペンドされる
と、前記第１の命令はキャンセルされ、前記第１の命令
は前記リソースが利用可となるときに再び実行される、
請求項１４に記載のプロセッサ。 - 【請求項１７】 前記プロセッサはマルチタスクを行な
い、前記第１の命令を実行するタスクは前記第１の命令
がサスペンドされるとサスペンドされ、前記タスクがサ
スペンドされている間、前記第１の命令を実行しようと
した前記プロセッサ回路は１個以上の他のタスクを実行
するよう動作可能となる、請求項１４に記載のプロセッ
サ。 - 【請求項１８】 プロセッサによって実行されるタスク
ＴＡ１が利用不可なリソースにアクセスしようと試みる
ときに、少なくとも前記リソースが利用可となるまでタ
スクスケジューリング回路が前記タスクＴＡ１をサスペ
ンドし、前記リソースが前記タスクＴＡ１に対して利用
不可であるときに前記タスクＴＡ１の代わりに別のタス
クＴＡ２が実行の準備ができていれば、前記タスクスケ
ジューリング回路が前記タスクＴＡ１をスケジュールす
るような、タスクスケジューリング回路を含むマルチタ
スクプロセッサであって、 前記タスクスケジューリング回路の動作は前記プロセッ
サによる命令実行を必要としない、マルチタスクプロセ
ッサ。 - 【請求項１９】 タスクサスペンド条件が真であるかど
うかを示す第１の信号を発生するための第１の回路と、 前記第１の信号に応答して実行のために単数または複数
のタスクをスケジュールするための第２の回路とを含
む、マルチタスクプロセッサ。 - 【請求項２０】 前記サスペンド条件からタスクをリリ
ースするためのリリース条件が真であるかどうかを示す
リリース信号を発生するための第３の回路をさらに含
み、 前記第２の回路は、前記第２の回路が実行のために単数
または複数のタスクをスケジュールするときに前記リリ
ース信号に応答する、請求項１９に記載のプロセッサ。 - 【請求項２１】 前記タスクが実行の準備ができている
かどうかを示す信号ＳＩＧ１を発生するための別個の回
路をタスクごとにさらに含み、前記第２の回路は実行の
ために単数または複数のタスクをスケジュールする際に
１個以上の信号ＳＩＧ１に応答する、請求項１９に記載
のプロセッサ。 - 【請求項２２】 前記プロセッサが何らかの命令を実行
しようとするたびに、前記命令を実行するタスクをスケ
ジュールするためのタスクスケジューリングを前記第２
の回路が行なうように、前記第２の回路は前記プロセッ
サによって実行される各命令ごとに、単数または複数の
タスクを実行のためにスケジュールする、請求項１９に
記載のプロセッサ。 - 【請求項２３】 コンピュータ命令を実行するための方
法であって、 コンピュータリソースにアクセスする第１の命令を実行
するステップと、 前記リソースが利用不可であれば、前記第１の命令をサ
スペンドし、前記第１の命令を実行しようとした回路に
よって１個以上の他の命令を実行するステップとを含
む、方法。 - 【請求項２４】 前記リソースが利用可となると前記第
１の命令の実行を完了するステップをさらに含む、請求
項２３に記載の方法。 - 【請求項２５】 前記第１の命令を実行する前記ステッ
プは第１のタスクによって前記第１の命令を実行するス
テップを含み、 前記第１の命令がサスペンドされていると、前記第１の
タスクがサスペンドされ、前記１個以上の他の命令が１
個以上の他のタスクの実行を含む、請求項２３に記載の
方法。 - 【請求項２６】 タスクサスペンド条件が真であるかど
うかを示す第１の信号を発生するステップと、 前記第１の信号に応答して単数または複数のタスクを実
行のためにスケジュールするステップとを含む、マルチ
タスク方法。 - 【請求項２７】 前記サスペンド条件からタスクをリリ
ースするためのリリース条件が真であるかどうかを示す
リリース信号を発生するステップをさらに含み、 単数または複数のタスクを実行のためにスケジュールす
る前記ステップは前記リリース信号に応答して行なわれ
る、請求項２６に記載の方法。 - 【請求項２８】 前記タスクが実行の準備ができている
かどうかを示す別個の信号をタスクごとに発生するステ
ップをさらに含む、請求項２６に記載の方法。 - 【請求項２９】 命令が実行されようとするたびに、前
記命令を実行するタスクをスケジュールするようにタス
クスケジュールが行なわれるように、単数または複数の
タスクを実行のためにスケジュールする前記ステップは
前記タスクの任意の１つによって実行される各命令ごと
に行なわれる、請求項２６に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/055,033 US6330584B1 (en) | 1998-04-03 | 1998-04-03 | Systems and methods for multi-tasking, resource sharing and execution of computer instructions |
| US09/055033 | 1998-04-03 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004225517A Division JP4263147B2 (ja) | 1998-04-03 | 2004-08-02 | コンピュータプロセッサを含む装置、複数の所定のグループのタスクを実行するステップを含む方法、ネットワークデータを処理するステップを含む方法、複数のソフトウェアタスクを実行するための方法およびコンピュータプロセッサを含むネットワーク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11327930A true JPH11327930A (ja) | 1999-11-30 |
| JP3670160B2 JP3670160B2 (ja) | 2005-07-13 |
Family
ID=21995128
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09657099A Expired - Fee Related JP3670160B2 (ja) | 1998-04-03 | 1999-04-02 | タスクに各リソースを割当てるための回路、複数のリソースを共用するための方法、命令を実行するためのプロセッサ、マルチタスクプロセッサ、コンピュータ命令を実行するための方法、マルチタスク方法、コンピュータプロセッサを含む装置、複数の所定のグループのタスクを実行するステップを含む方法、ネットワークデータを処理するステップを含む方法、複数のソフトウェアタスクを実行するための方法およびコンピュータプロセッサを含むネットワーク装置 |
| JP2004225517A Expired - Fee Related JP4263147B2 (ja) | 1998-04-03 | 2004-08-02 | コンピュータプロセッサを含む装置、複数の所定のグループのタスクを実行するステップを含む方法、ネットワークデータを処理するステップを含む方法、複数のソフトウェアタスクを実行するための方法およびコンピュータプロセッサを含むネットワーク装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004225517A Expired - Fee Related JP4263147B2 (ja) | 1998-04-03 | 2004-08-02 | コンピュータプロセッサを含む装置、複数の所定のグループのタスクを実行するステップを含む方法、ネットワークデータを処理するステップを含む方法、複数のソフトウェアタスクを実行するための方法およびコンピュータプロセッサを含むネットワーク装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6330584B1 (ja) |
| EP (1) | EP0947926A3 (ja) |
| JP (2) | JP3670160B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507805A (ja) * | 2003-10-01 | 2007-03-29 | インテル・コーポレーション | マルチスレッド・コンピュータ・システムにおいてスレッドの実行をイネーブルにするための方法および装置 |
| US8006244B2 (en) | 2000-04-04 | 2011-08-23 | International Business Machines Corporation | Controller for multiple instruction thread processors |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7643481B2 (en) * | 1999-03-17 | 2010-01-05 | Broadcom Corporation | Network switch having a programmable counter |
| US7184441B1 (en) | 1999-03-17 | 2007-02-27 | Broadcom Corporation | Network switch stacking configuration |
| US6535905B1 (en) * | 1999-04-29 | 2003-03-18 | Intel Corporation | Method and apparatus for thread switching within a multithreaded processor |
| WO2001001272A2 (en) * | 1999-06-30 | 2001-01-04 | Apptitude, Inc. | Method and apparatus for monitoring traffic in a network |
| US6985431B1 (en) * | 1999-08-27 | 2006-01-10 | International Business Machines Corporation | Network switch and components and method of operation |
| AU2134301A (en) * | 1999-12-08 | 2001-06-18 | University Of British Columbia, The | Weighted fair queuing scheduler |
| US7856633B1 (en) | 2000-03-24 | 2010-12-21 | Intel Corporation | LRU cache replacement for a partitioned set associative cache |
| JP3475900B2 (ja) * | 2000-03-29 | 2003-12-10 | 日本電気株式会社 | 調停方式及びそれを用いたアービタ回路 |
| US7237022B1 (en) * | 2000-06-29 | 2007-06-26 | Microsoft Corporation | Suspension and reinstatement of reference handles |
| US7847803B1 (en) * | 2000-07-26 | 2010-12-07 | Ati Technologies Ulc | Method and apparatus for interleaved graphics processing |
| US6591358B2 (en) * | 2001-01-26 | 2003-07-08 | Syed Kamal H. Jaffrey | Computer system with operating system functions distributed among plural microcontrollers for managing device resources and CPU |
| US7130916B2 (en) * | 2001-02-23 | 2006-10-31 | International Business Machines Corporation | Linking frame data by inserting qualifiers in control blocks |
| US6990101B1 (en) * | 2001-03-23 | 2006-01-24 | Advanced Micro Devices, Inc. | System and method for performing layer 3 switching in a network device |
| US20060218556A1 (en) * | 2001-09-28 | 2006-09-28 | Nemirovsky Mario D | Mechanism for managing resource locking in a multi-threaded environment |
| SG155038A1 (en) * | 2001-09-28 | 2009-09-30 | Consentry Networks Inc | A multi-threaded packet processing engine for stateful packet processing |
| US8782287B2 (en) * | 2001-12-21 | 2014-07-15 | Agere Systems Llc | Methods and apparatus for using multiple reassembly memories for performing multiple functions |
| US7421693B1 (en) | 2002-04-04 | 2008-09-02 | Applied Micro Circuits Corporation | Logic for synchronizing multiple tasks at multiple locations in an instruction stream |
| US6820170B1 (en) | 2002-06-24 | 2004-11-16 | Applied Micro Circuits Corporation | Context based cache indexing |
| US7372864B1 (en) | 2002-08-01 | 2008-05-13 | Applied Micro Circuits Corporation | Reassembly of data fragments in fixed size buffers |
| US6912596B2 (en) * | 2002-08-02 | 2005-06-28 | Texas Instruments Incorporated | Automatic resume from suspend for IEEE-1394 PHY |
| US7254696B2 (en) * | 2002-12-12 | 2007-08-07 | Alacritech, Inc. | Functional-level instruction-set computer architecture for processing application-layer content-service requests such as file-access requests |
| US20040123298A1 (en) * | 2002-12-20 | 2004-06-24 | Shebanow Michael C. | Distributed resource allocation mechanism |
| US7337438B1 (en) | 2003-03-31 | 2008-02-26 | Applied Micro Circuits Corporation | Macros to support structures for an assembler that does not support structures |
| US7558890B1 (en) | 2003-12-19 | 2009-07-07 | Applied Micro Circuits Corporation | Instruction set for programmable queuing |
| US7457241B2 (en) * | 2004-02-05 | 2008-11-25 | International Business Machines Corporation | Structure for scheduler pipeline design for hierarchical link sharing |
| US9189230B2 (en) | 2004-03-31 | 2015-11-17 | Intel Corporation | Method and system to provide concurrent user-level, non-privileged shared resource thread creation and execution |
| US7827558B2 (en) * | 2004-06-30 | 2010-11-02 | Devicevm, Inc. | Mechanism for enabling a program to be executed while the execution of an operating system is suspended |
| US8745627B2 (en) | 2005-06-27 | 2014-06-03 | Qualcomm Incorporated | System and method of controlling power in a multi-threaded processor |
| US7823158B2 (en) * | 2005-08-18 | 2010-10-26 | International Business Machines Corporation | Adaptive scheduling and management of work processing in a target context in resource contention |
| US9059946B2 (en) * | 2005-09-29 | 2015-06-16 | Broadcom Corporation | Passive optical network (PON) packet processor |
| US7643753B2 (en) | 2005-09-29 | 2010-01-05 | Broadlight Ltd. | Enhanced passive optical network (PON) processor |
| US7861060B1 (en) * | 2005-12-15 | 2010-12-28 | Nvidia Corporation | Parallel data processing systems and methods using cooperative thread arrays and thread identifier values to determine processing behavior |
| US7865894B1 (en) * | 2005-12-19 | 2011-01-04 | Nvidia Corporation | Distributing processing tasks within a processor |
| US8645955B2 (en) * | 2006-06-12 | 2014-02-04 | Samsung Electronics Co., Ltd. | Multitasking method and apparatus for reconfigurable array |
| JP5573038B2 (ja) * | 2009-07-23 | 2014-08-20 | 日本電気株式会社 | マルチスレッドプロセッサ及びプログラム |
| DE102010003565A1 (de) * | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Zyklischer Priorisierungswechsel bei einer Datenverarbeitung |
| DE102010003512A1 (de) * | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Geteilte zentrale Verarbeitung von Daten |
| US8817799B2 (en) | 2011-04-14 | 2014-08-26 | Broadcom Corporation | Network processor for supporting residential gateway applications |
| US9141438B2 (en) | 2011-06-30 | 2015-09-22 | Net Navigation Systems, Llc | Logic for synchronizing multiple tasks |
| US9465670B2 (en) | 2011-12-16 | 2016-10-11 | Intel Corporation | Generational thread scheduler using reservations for fair scheduling |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2686844A (en) | 1953-04-13 | 1954-08-17 | Bell Telephone Labor Inc | Telephone set |
| FR2616604B1 (fr) | 1987-06-15 | 1989-09-22 | Lespagnol Albert | Equipement de reconstitution et multiplexage de trames d'origines diverses constituees de paquets de longueur fixe en nombre variable |
| US5058144A (en) | 1988-04-29 | 1991-10-15 | Xerox Corporation | Search tree data structure encoding for textual substitution data compression systems |
| JP2860661B2 (ja) | 1989-03-14 | 1999-02-24 | 国際電信電話 株式会社 | Ａｔｍ交換機 |
| JPH03150637A (ja) * | 1989-11-08 | 1991-06-27 | Oki Electric Ind Co Ltd | パイプライン対応のレジスタ割付け方式 |
| US5233606A (en) | 1991-08-02 | 1993-08-03 | At&T Bell Laboratories | Arrangement for controlling shared-buffer-memory overflow in a multi-priority environment |
| DE69129851T2 (de) | 1991-09-13 | 1999-03-25 | International Business Machines Corp., Armonk, N.Y. | Konfigurierbare gigabit/s Vermittlunganpassungseinrichtung |
| US5983004A (en) * | 1991-09-20 | 1999-11-09 | Shaw; Venson M. | Computer, memory, telephone, communications, and transportation system and methods |
| US5357617A (en) * | 1991-11-22 | 1994-10-18 | International Business Machines Corporation | Method and apparatus for substantially concurrent multiple instruction thread processing by a single pipeline processor |
| JPH05207062A (ja) | 1992-01-27 | 1993-08-13 | Nec Corp | パケット交換方式 |
| SE515178C2 (sv) | 1992-03-20 | 2001-06-25 | Ericsson Telefon Ab L M | Förfaranden och anordningar för prioritering vid bufferthantering i paketnät |
| US5457687A (en) | 1993-09-02 | 1995-10-10 | Network Equipment Technologies, Inc. | Method and apparatus for backward explicit congestion notification (BECN) in an ATM network |
| JP2639335B2 (ja) | 1993-12-22 | 1997-08-13 | 日本電気株式会社 | Ａｔｍ網における輻輳制御方式 |
| GB9401092D0 (en) | 1994-01-21 | 1994-03-16 | Newbridge Networks Corp | A network management system |
| EP0680173B1 (en) | 1994-04-28 | 2003-09-03 | Hewlett-Packard Company, A Delaware Corporation | Multicasting apparatus |
| FI98774C (fi) | 1994-05-24 | 1997-08-11 | Nokia Telecommunications Oy | Menetelmä ja laitteisto liikenteen priorisoimiseksi ATM-verkossa |
| US5633867A (en) | 1994-07-01 | 1997-05-27 | Digital Equipment Corporation | Local memory buffers management for an ATM adapter implementing credit based flow control |
| IT1266895B1 (it) | 1994-07-26 | 1997-01-21 | Cselt Centro Studi Lab Telecom | Procedimento per l'allocazione ottimale delle risorse per il trasporto di flussi informativi a banda variabile su reti in tecnica atm, e nodo |
| US5528588A (en) | 1994-09-14 | 1996-06-18 | Fore Systems, Inc. | Multicast shared memory |
| US5633859A (en) | 1994-09-16 | 1997-05-27 | The Ohio State University | Method and apparatus for congestion management in computer networks using explicit rate indication |
| EP0705006B1 (en) | 1994-09-28 | 1999-09-01 | Siemens Aktiengesellschaft | ATM communication system for statistical multiplexing of cells |
| US5541912A (en) | 1994-10-04 | 1996-07-30 | At&T Corp. | Dynamic queue length thresholds in a shared memory ATM switch |
| US5517495A (en) | 1994-12-06 | 1996-05-14 | At&T Corp. | Fair prioritized scheduling in an input-buffered switch |
| EP0717532A1 (en) | 1994-12-13 | 1996-06-19 | International Business Machines Corporation | Dynamic fair queuing to support best effort traffic in an ATM network |
| US5546390A (en) | 1994-12-29 | 1996-08-13 | Storage Technology Corporation | Method and apparatus for radix decision packet processing |
| US5583863A (en) | 1995-01-31 | 1996-12-10 | Bell Atlantic Network Services, Inc. | Full service network using asynchronous transfer mode multiplexing |
| JP2723071B2 (ja) | 1995-03-31 | 1998-03-09 | 日本電気株式会社 | Ａｔｍ−ｌａｎ接続装置及びａｔｍ−ｌａｎ |
| US5809024A (en) | 1995-07-12 | 1998-09-15 | Bay Networks, Inc. | Memory architecture for a local area network module in an ATM switch |
| US5787086A (en) | 1995-07-19 | 1998-07-28 | Fujitsu Network Communications, Inc. | Method and apparatus for emulating a circuit connection in a cell based communications network |
| US5751951A (en) | 1995-10-30 | 1998-05-12 | Mitsubishi Electric Information Technology Center America, Inc. | Network interface |
| US5689508A (en) | 1995-12-21 | 1997-11-18 | Xerox Corporation | Reservation ring mechanism for providing fair queued access in a fast packet switch networks |
| US5944816A (en) * | 1996-05-17 | 1999-08-31 | Advanced Micro Devices, Inc. | Microprocessor configured to execute multiple threads including interrupt service routines |
| US6128278A (en) | 1996-08-30 | 2000-10-03 | Mmc Networks, Inc. | Cell queuing in ATM switches |
| US6233590B1 (en) * | 1996-12-13 | 2001-05-15 | Venson M. Shaw | Server apparatus for distributed communications supporting multiple user/application environment |
| US6018759A (en) * | 1997-12-22 | 2000-01-25 | International Business Machines Corporation | Thread switch tuning tool for optimal performance in a computer processor |
-
1998
- 1998-04-03 US US09/055,033 patent/US6330584B1/en not_active Expired - Lifetime
-
1999
- 1999-03-23 EP EP99302248A patent/EP0947926A3/en not_active Withdrawn
- 1999-04-02 JP JP09657099A patent/JP3670160B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-02 JP JP2004225517A patent/JP4263147B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8006244B2 (en) | 2000-04-04 | 2011-08-23 | International Business Machines Corporation | Controller for multiple instruction thread processors |
| JP2007507805A (ja) * | 2003-10-01 | 2007-03-29 | インテル・コーポレーション | マルチスレッド・コンピュータ・システムにおいてスレッドの実行をイネーブルにするための方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0947926A2 (en) | 1999-10-06 |
| EP0947926A3 (en) | 2006-10-11 |
| JP2004342132A (ja) | 2004-12-02 |
| US6330584B1 (en) | 2001-12-11 |
| JP4263147B2 (ja) | 2009-05-13 |
| JP3670160B2 (ja) | 2005-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3670160B2 (ja) | タスクに各リソースを割当てるための回路、複数のリソースを共用するための方法、命令を実行するためのプロセッサ、マルチタスクプロセッサ、コンピュータ命令を実行するための方法、マルチタスク方法、コンピュータプロセッサを含む装置、複数の所定のグループのタスクを実行するステップを含む方法、ネットワークデータを処理するステップを含む方法、複数のソフトウェアタスクを実行するための方法およびコンピュータプロセッサを含むネットワーク装置 | |
| US9110714B2 (en) | Systems and methods for multi-tasking, resource sharing, and execution of computer instructions | |
| CN100535850C (zh) | 用于在编程引擎之间传送数据的方法和装置 | |
| US20060143415A1 (en) | Managing shared memory access | |
| US7873817B1 (en) | High speed multi-threaded reduced instruction set computer (RISC) processor with hardware-implemented thread scheduler | |
| US6665755B2 (en) | External memory engine selectable pipeline architecture | |
| US6829697B1 (en) | Multiple logical interfaces to a shared coprocessor resource | |
| US8762581B2 (en) | Multi-thread packet processor | |
| US5784630A (en) | Method and apparatus for processing data in multiple modes in accordance with parallelism of program by using cache memory | |
| CN100367257C (zh) | 并行处理器体系结构的sdram控制器 | |
| US20050060705A1 (en) | Optimizing critical section microblocks by controlling thread execution | |
| EP1217795A2 (en) | Route switch packet architecture | |
| EP1217530A2 (en) | Global access bus architecture | |
| CN107077390A (zh) | 一种任务处理方法以及网卡 | |
| GB2380834A (en) | Thread ending method | |
| WO2007015900A2 (en) | Lock sequencing | |
| US20030159021A1 (en) | Selected register decode values for pipeline stage register addressing | |
| WO2005048113A2 (en) | Dynamically caching engine instructions for on demand program execution | |
| CN112306703B (zh) | 一种numa系统中的临界区执行方法及装置 | |
| US7437535B1 (en) | Method and apparatus for issuing a command to store an instruction and load resultant data in a microcontroller | |
| US20150279465A1 (en) | Systems and methods for order scope transitions using cam | |
| US7441245B2 (en) | Phasing for a multi-threaded network processor | |
| US11409553B1 (en) | System and method for isolating work within a virtualized scheduler using tag-spaces | |
| CN113703841A (zh) | 一种寄存器数据读取的优化方法、装置及介质 | |
| EP2860643A2 (en) | Collective communications apparatus and method for parallel systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040220 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |