JPH11328039A - メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 - Google Patents
メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体Info
- Publication number
- JPH11328039A JPH11328039A JP10137844A JP13784498A JPH11328039A JP H11328039 A JPH11328039 A JP H11328039A JP 10137844 A JP10137844 A JP 10137844A JP 13784498 A JP13784498 A JP 13784498A JP H11328039 A JPH11328039 A JP H11328039A
- Authority
- JP
- Japan
- Prior art keywords
- data
- importance
- setting
- memory
- category
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 書き込みが必要なカテゴリのデータのみを、
きめ細かくデバイスヘ書き込むことができ、書き込み回
数と、バッファ上のデータが書き込まれていないことに
よるデータ損失の危険性を同時に最小化することであ
る。 【解決手段】 バッファメモリ領域にカテゴリを設定
し、かつ、各カテゴリ毎に書込まれる各データの重要度
をＣＰＵ１が設定し、該設定された重要度に応じて各デ
ータから変換される冗長データのＥＥＰＲＯＭ４に対し
て書込む内容を変更する構成を特徴とする。
きめ細かくデバイスヘ書き込むことができ、書き込み回
数と、バッファ上のデータが書き込まれていないことに
よるデータ損失の危険性を同時に最小化することであ
る。 【解決手段】 バッファメモリ領域にカテゴリを設定
し、かつ、各カテゴリ毎に書込まれる各データの重要度
をＣＰＵ１が設定し、該設定された重要度に応じて各デ
ータから変換される冗長データのＥＥＰＲＯＭ４に対し
て書込む内容を変更する構成を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、種別の異なるメモ
リ媒体を介してデータ処理を行うためのメモリアクセス
を制御するメモリ制御装置およびメモリ制御方法および
コンピュータが読み出し可能なプログラムを格納した記
憶媒体に関するものである。
リ媒体を介してデータ処理を行うためのメモリアクセス
を制御するメモリ制御装置およびメモリ制御方法および
コンピュータが読み出し可能なプログラムを格納した記
憶媒体に関するものである。
【０００２】
【従来の技術】従来、記憶媒体、特に、電源が遮断され
ても記憶内容が保持でき、内容の書き換えも可能なメモ
リとしてＥＥＰＲＯＭ（電気的に消去書込み可能な読み
出し専用メモリ）が種種のデータ処理装置や電子機器に
利用されている。
ても記憶内容が保持でき、内容の書き換えも可能なメモ
リとしてＥＥＰＲＯＭ（電気的に消去書込み可能な読み
出し専用メモリ）が種種のデータ処理装置や電子機器に
利用されている。
【０００３】一般に、ＥＥＰＲＯＭは安価である反面、
書込み時間が比較的長く（ｌｍｓ程度）、１記憶セルあ
たりの書込み回数は、１０００００回程度の制限があ
る。
書込み時間が比較的長く（ｌｍｓ程度）、１記憶セルあ
たりの書込み回数は、１０００００回程度の制限があ
る。
【０００４】また、ＥＥＰＲＯＭはデータ書き込み中に
電源が切られると、記憶内容が破壊されてしまうので、
このような事態を完全に防止するためには、電源断状態
を検知して未書き込みのデータをデバイスに書き込む必
要がある。
電源が切られると、記憶内容が破壊されてしまうので、
このような事態を完全に防止するためには、電源断状態
を検知して未書き込みのデータをデバイスに書き込む必
要がある。
【０００５】しかし、そのためには電源断状態を検知し
てその状態を通知する手段と、全データを書き込むのに
十分な時間だけ電圧を維持できる電源が必要となるの
で、コストがかさみＥＥＰＲＯＭを使用したことによる
メリットが薄れてしまう。
てその状態を通知する手段と、全データを書き込むのに
十分な時間だけ電圧を維持できる電源が必要となるの
で、コストがかさみＥＥＰＲＯＭを使用したことによる
メリットが薄れてしまう。
【０００６】そこで、ある程度のデータ破壊は不可避で
あるとの前提に立ち、冗長コードを付加したり、複数書
き込みを行うなどエラー検出および訂正が可能な構成が
従来より知られている。
あるとの前提に立ち、冗長コードを付加したり、複数書
き込みを行うなどエラー検出および訂正が可能な構成が
従来より知られている。
【０００７】ところが、冗長コードを付加すると、たっ
た１ワードのデータを更新しただけでも冗長コードは必
ず更新しなくてはならないので、冗長コードを記憶する
セルに書き込みが集中してしまう。
た１ワードのデータを更新しただけでも冗長コードは必
ず更新しなくてはならないので、冗長コードを記憶する
セルに書き込みが集中してしまう。
【０００８】その結果、データを記録するセルの書き込
み回数が上限に達していないにもかかわらず、冗長コー
ドを記憶するセルに書き込みのために、書き込み回数の
上限に達してしまうという問題が生じる。
み回数が上限に達していないにもかかわらず、冗長コー
ドを記憶するセルに書き込みのために、書き込み回数の
上限に達してしまうという問題が生じる。
【０００９】これを回避するために、書込み回数そのも
のをＥＥＰＲＯＭに記録して、上限に達した記憶セルに
対して代替記憶領域を割り付ける構成、あるいはＥＥＰ
ＲＯＭの特定の記憶セルにのみ書き込みが集中しないよ
うに定期的に書き込み位置を変更する構成などが知られ
ている。
のをＥＥＰＲＯＭに記録して、上限に達した記憶セルに
対して代替記憶領域を割り付ける構成、あるいはＥＥＰ
ＲＯＭの特定の記憶セルにのみ書き込みが集中しないよ
うに定期的に書き込み位置を変更する構成などが知られ
ている。
【００１０】
【発明が解決しようとする課題】しかしながら、エラー
検出およびエラー訂正が可能で、かつ書き込み回数の制
限にかからないＥＥＰＲＯＭ書き込み装置を実現するこ
とは可能であるが、代替となる記憶領域が必要であるた
め、ＥＥＰＲＯＭの使用効率が低くなってしまうという
問題がある。
検出およびエラー訂正が可能で、かつ書き込み回数の制
限にかからないＥＥＰＲＯＭ書き込み装置を実現するこ
とは可能であるが、代替となる記憶領域が必要であるた
め、ＥＥＰＲＯＭの使用効率が低くなってしまうという
問題がある。
【００１１】また、安価な電子機器で多く使用されてい
るシリアル接続タイプのＥＥＰＲＯＭデバイスの記憶容
量は最大でも数ｋｂｉｔ程度にすぎず、記憶項目の多い
電子機器においては特にＥＥＰＲＯＭの使用効率の低下
がコストアップの要因となってしまう等の問題点があっ
た。
るシリアル接続タイプのＥＥＰＲＯＭデバイスの記憶容
量は最大でも数ｋｂｉｔ程度にすぎず、記憶項目の多い
電子機器においては特にＥＥＰＲＯＭの使用効率の低下
がコストアップの要因となってしまう等の問題点があっ
た。
【００１２】本発明は上記の問題点を解消するためにな
されたもので、本発明の目的は、バッファメモリにカテ
ゴリを設定し、かつ、各カテゴリ毎に書込まれる各デー
タの重要度を設定し、該設定された重要度に応じて各デ
ータから変換される冗長データを不揮発性メモリに対し
て書込むことにより、書込みが必要なカテゴリのデータ
のみを、きめ細かくデバイスヘ書き込むことができ、書
き込み回数と、バッファ上のデータが書き込まれていな
いことによるデータ損失の危険性を同時に最小化できる
メモリ制御を自在に行えるメモリ制御装置およびメモリ
制御方法およびコンピュータが読み出し可能なプログラ
ムを格納した記憶媒体を提供することである。
されたもので、本発明の目的は、バッファメモリにカテ
ゴリを設定し、かつ、各カテゴリ毎に書込まれる各デー
タの重要度を設定し、該設定された重要度に応じて各デ
ータから変換される冗長データを不揮発性メモリに対し
て書込むことにより、書込みが必要なカテゴリのデータ
のみを、きめ細かくデバイスヘ書き込むことができ、書
き込み回数と、バッファ上のデータが書き込まれていな
いことによるデータ損失の危険性を同時に最小化できる
メモリ制御を自在に行えるメモリ制御装置およびメモリ
制御方法およびコンピュータが読み出し可能なプログラ
ムを格納した記憶媒体を提供することである。
【００１３】
【課題を解決するための手段】本発明に係る第１の発明
は、書き換え可能な不揮発性メモリと、前記不揮発性メ
モリに書き込むためのデータを記憶するバッファメモリ
と、前記バッファメモリのアドレス毎にデータを書き込
むバッファ書き込み手段と、前記バッファメモリのアド
レス毎にカテゴリを設定する第１の設定手段と、前記第
１の設定手段により設定された各カテゴリ毎に前記バッ
ファメモリに書き込まれる各データの重要度を設定する
第２の設定手段と、前記バッファメモリに書き込まれる
各データを前記第２の設定手段により設定された各重要
度に応じた冗長度を持つ冗長データにそれぞれ変換する
変換手段と、前記変換手段により変換された各冗長デー
タを格納する前記不揮発性メモリ上の格納アドレスを設
定する第３の設定手段と、前記第３の設定手段により設
定された格納アドレスに基づいて各冗長データを前記不
揮発性メモリ上に書き込むバッファフラッシュ手段とを
有するものである。
は、書き換え可能な不揮発性メモリと、前記不揮発性メ
モリに書き込むためのデータを記憶するバッファメモリ
と、前記バッファメモリのアドレス毎にデータを書き込
むバッファ書き込み手段と、前記バッファメモリのアド
レス毎にカテゴリを設定する第１の設定手段と、前記第
１の設定手段により設定された各カテゴリ毎に前記バッ
ファメモリに書き込まれる各データの重要度を設定する
第２の設定手段と、前記バッファメモリに書き込まれる
各データを前記第２の設定手段により設定された各重要
度に応じた冗長度を持つ冗長データにそれぞれ変換する
変換手段と、前記変換手段により変換された各冗長デー
タを格納する前記不揮発性メモリ上の格納アドレスを設
定する第３の設定手段と、前記第３の設定手段により設
定された格納アドレスに基づいて各冗長データを前記不
揮発性メモリ上に書き込むバッファフラッシュ手段とを
有するものである。
【００１４】本発明に係る第２の発明は、前記第２の設
定手段は、エラー検出およびエラー訂正が不要な第１の
重要度，エラー検出のみ必要な第２の重要度，エラー検
出およびエラー訂正がともに必要な第３の重要度とする
ものである。
定手段は、エラー検出およびエラー訂正が不要な第１の
重要度，エラー検出のみ必要な第２の重要度，エラー検
出およびエラー訂正がともに必要な第３の重要度とする
ものである。
【００１５】本発明に係る第３の発明は、前記変換手段
は、エラー検出およびエラー訂正が不要な第１の重要度
のカテゴリに対してはデータブロックを冗長度とする冗
長データに変換するものである。
は、エラー検出およびエラー訂正が不要な第１の重要度
のカテゴリに対してはデータブロックを冗長度とする冗
長データに変換するものである。
【００１６】本発明に係る第４の発明は、前記変換手段
は、エラー検出のみ必要な第２の重要度のカテゴリに対
してはチェックサムコードないしＣＲＣコードを付加し
たデータブロックを冗長度とする冗長データに変換する
ものである。
は、エラー検出のみ必要な第２の重要度のカテゴリに対
してはチェックサムコードないしＣＲＣコードを付加し
たデータブロックを冗長度とする冗長データに変換する
ものである。
【００１７】本発明に係る第５の発明は、前記変換手段
は、エラー検出およびエラー訂正がともに必要な第３の
重要度のカテゴリに対してはチェックサムコードないし
ＣＲＣコードを付加したデータブロックを二重化したも
のを冗長度とする冗長データに変換するものである。
は、エラー検出およびエラー訂正がともに必要な第３の
重要度のカテゴリに対してはチェックサムコードないし
ＣＲＣコードを付加したデータブロックを二重化したも
のを冗長度とする冗長データに変換するものである。
【００１８】本発明に係る第６の発明は、書き換え可能
な不揮発性メモリと不揮発性メモリに書き込むためのデ
ータを記憶するバッファメモリとに対するアクセスを制
御するメモリ制御方法であって、前記バッファメモリの
アドレス毎にデータを書き込むバッファ書き込み工程
と、前記バッファメモリのアドレス毎にカテゴリを設定
する第１の設定工程と、前記第１の設定工程により設定
された各カテゴリ毎に前記バッファメモリに書き込まれ
る各データの重要度を設定する第２の設定工程と、前記
バッファメモリに書き込まれる各データを前記第２の設
定工程により設定された各重要度に応じた冗長度を持つ
冗長データにそれぞれ変換する変換工程と、前記変換工
程により変換された各冗長データを格納する前記不揮発
性メモリ上の格納アドレスを設定する第３の設定工程
と、前記第３の設定工程により設定された格納アドレス
に基づいて各冗長データを前記不揮発性メモリ上に書き
込むバッファフラッシュ工程とを有するものである。
な不揮発性メモリと不揮発性メモリに書き込むためのデ
ータを記憶するバッファメモリとに対するアクセスを制
御するメモリ制御方法であって、前記バッファメモリの
アドレス毎にデータを書き込むバッファ書き込み工程
と、前記バッファメモリのアドレス毎にカテゴリを設定
する第１の設定工程と、前記第１の設定工程により設定
された各カテゴリ毎に前記バッファメモリに書き込まれ
る各データの重要度を設定する第２の設定工程と、前記
バッファメモリに書き込まれる各データを前記第２の設
定工程により設定された各重要度に応じた冗長度を持つ
冗長データにそれぞれ変換する変換工程と、前記変換工
程により変換された各冗長データを格納する前記不揮発
性メモリ上の格納アドレスを設定する第３の設定工程
と、前記第３の設定工程により設定された格納アドレス
に基づいて各冗長データを前記不揮発性メモリ上に書き
込むバッファフラッシュ工程とを有するものである。
【００１９】本発明に係る第７の発明は、前記第２の設
定工程は、エラー検出およびエラー訂正が不要な第１の
重要度，エラー検出のみ必要な第２の重要度，エラー検
出およびエラー訂正がともに必要な第３の重要度とする
ものである。
定工程は、エラー検出およびエラー訂正が不要な第１の
重要度，エラー検出のみ必要な第２の重要度，エラー検
出およびエラー訂正がともに必要な第３の重要度とする
ものである。
【００２０】本発明に係る第８の発明は、前記変換工程
は、エラー検出およびエラー訂正が不要な第１の重要度
のカテゴリに対してはデータブロックを冗長度とする冗
長データに変換するものである。
は、エラー検出およびエラー訂正が不要な第１の重要度
のカテゴリに対してはデータブロックを冗長度とする冗
長データに変換するものである。
【００２１】本発明に係る第９の発明は、前記変換工程
は、エラー検出のみ必要な第２の重要度のカテゴリに対
してはチェックサムコードないしＣＲＣコードを付加し
たデータブロックを冗長度とする冗長データに変換する
ものである。
は、エラー検出のみ必要な第２の重要度のカテゴリに対
してはチェックサムコードないしＣＲＣコードを付加し
たデータブロックを冗長度とする冗長データに変換する
ものである。
【００２２】本発明に係る第１０の発明は、前記変換工
程は、エラー検出およびエラー訂正がともに必要な第３
の重要度のカテゴリに対してはチェックサムコードない
しＣＲＣコードを付加したデータブロックを二重化した
ものを冗長度とする冗長データに変換するものである。
程は、エラー検出およびエラー訂正がともに必要な第３
の重要度のカテゴリに対してはチェックサムコードない
しＣＲＣコードを付加したデータブロックを二重化した
ものを冗長度とする冗長データに変換するものである。
【００２３】本発明に係る第１１の発明は、書き換え可
能な不揮発性メモリと不揮発性メモリに書き込むための
データを記憶するバッファメモリとを介してデータ処理
を行うデータ処理装置を制御するコンピュータが読み出
し可能なプログラムを格納した記憶媒体であって、前記
バッファメモリのアドレス毎にデータを書き込むバッフ
ァ書き込み工程と、前記バッファメモリのアドレス毎に
カテゴリを設定する第１の設定工程と、前記第１の設定
工程により設定された各カテゴリ毎に前記バッファメモ
リに書き込まれる各データの重要度を設定する第２の設
定工程と、前記バッファメモリに書き込まれる各データ
を前記第２の設定工程により設定された各重要度に応じ
た冗長度を持つ冗長データにそれぞれ変換する変換工程
と、前記変換工程により変換された各冗長データを格納
する前記不揮発性メモリ上の格納アドレスを設定する第
３の設定工程と、前記第３の設定工程により設定された
格納アドレスに基づいて各冗長データを前記不揮発性メ
モリ上に書き込むバッファフラッシュ工程とを有するコ
ンピュータが読み出し可能なプログラムを記憶媒体に格
納したものである。
能な不揮発性メモリと不揮発性メモリに書き込むための
データを記憶するバッファメモリとを介してデータ処理
を行うデータ処理装置を制御するコンピュータが読み出
し可能なプログラムを格納した記憶媒体であって、前記
バッファメモリのアドレス毎にデータを書き込むバッフ
ァ書き込み工程と、前記バッファメモリのアドレス毎に
カテゴリを設定する第１の設定工程と、前記第１の設定
工程により設定された各カテゴリ毎に前記バッファメモ
リに書き込まれる各データの重要度を設定する第２の設
定工程と、前記バッファメモリに書き込まれる各データ
を前記第２の設定工程により設定された各重要度に応じ
た冗長度を持つ冗長データにそれぞれ変換する変換工程
と、前記変換工程により変換された各冗長データを格納
する前記不揮発性メモリ上の格納アドレスを設定する第
３の設定工程と、前記第３の設定工程により設定された
格納アドレスに基づいて各冗長データを前記不揮発性メ
モリ上に書き込むバッファフラッシュ工程とを有するコ
ンピュータが読み出し可能なプログラムを記憶媒体に格
納したものである。
【００２４】本発明に係る第１２の発明は、前記第２の
設定工程は、エラー検出およびエラー訂正が不要な第１
の重要度，エラー検出のみ必要な第２の重要度，エラー
検出およびエラー訂正がともに必要な第３の重要度とす
るコンピュータが読み出し可能なプログラムを記憶媒体
に格納したものである。
設定工程は、エラー検出およびエラー訂正が不要な第１
の重要度，エラー検出のみ必要な第２の重要度，エラー
検出およびエラー訂正がともに必要な第３の重要度とす
るコンピュータが読み出し可能なプログラムを記憶媒体
に格納したものである。
【００２５】本発明に係る第１３の発明は、前記変換工
程は、エラー検出およびエラー訂正が不要な第１の重要
度のカテゴリに対してはデータブロックを冗長度とする
冗長データに変換するコンピュータが読み出し可能なプ
ログラムを記憶媒体に格納したものである。
程は、エラー検出およびエラー訂正が不要な第１の重要
度のカテゴリに対してはデータブロックを冗長度とする
冗長データに変換するコンピュータが読み出し可能なプ
ログラムを記憶媒体に格納したものである。
【００２６】本発明に係る第１４の発明は、前記変換工
程は、エラー検出のみ必要な第２の重要度のカテゴリに
対してはチェックサムコードないしＣＲＣコードを付加
したデータブロックを冗長度とする冗長データに変換す
るコンピュータが読み出し可能なプログラムを記憶媒体
に格納したものである。
程は、エラー検出のみ必要な第２の重要度のカテゴリに
対してはチェックサムコードないしＣＲＣコードを付加
したデータブロックを冗長度とする冗長データに変換す
るコンピュータが読み出し可能なプログラムを記憶媒体
に格納したものである。
【００２７】本発明に係る第１５の発明は、前記変換工
程は、エラー検出およびエラー訂正がともに必要な第３
の重要度のカテゴリに対してはチェックサムコードない
しＣＲＣコードを付加したデータブロックを二重化した
ものを冗長度とする冗長データに変換するコンピュータ
が読み出し可能なプログラムを記憶媒体に格納したもの
である。
程は、エラー検出およびエラー訂正がともに必要な第３
の重要度のカテゴリに対してはチェックサムコードない
しＣＲＣコードを付加したデータブロックを二重化した
ものを冗長度とする冗長データに変換するコンピュータ
が読み出し可能なプログラムを記憶媒体に格納したもの
である。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。
施形態を詳細に説明する。
【００２９】図１は、本発明の一実施形態を説明するメ
モリ制御装置を適用可能なデータ処理装置の構成を説明
するブロック図である。
モリ制御装置を適用可能なデータ処理装置の構成を説明
するブロック図である。
【００３０】図において、１はＣＰＵで、ＥＥＰＲＯＭ
４，ＲＯＭ２に記憶される制御プログラム，データに基
づいて所定のデータ処理を行う。３はＲＡＭで、ＣＰＵ
１のワークメモリとして機能する。なお、ＥＥＰＲＯＭ
４とＣＰＵ１とはシリアルポートを介して接続されてい
る。また、ＣＰＵ１とＲＯＭ２，ＲＡＭ３とはバス接続
されている。また、ＲＯＭ２には本発明のアルゴリズム
がプログラムの一部として格納されており、ＲＡＭ３は
プログラムのワークエリアおよびバッファメモリとして
用いられる。
４，ＲＯＭ２に記憶される制御プログラム，データに基
づいて所定のデータ処理を行う。３はＲＡＭで、ＣＰＵ
１のワークメモリとして機能する。なお、ＥＥＰＲＯＭ
４とＣＰＵ１とはシリアルポートを介して接続されてい
る。また、ＣＰＵ１とＲＯＭ２，ＲＡＭ３とはバス接続
されている。また、ＲＯＭ２には本発明のアルゴリズム
がプログラムの一部として格納されており、ＲＡＭ３は
プログラムのワークエリアおよびバッファメモリとして
用いられる。
【００３１】図２は、図１に示したＥＥＰＲＯＭ４とＲ
ＡＭ３とのデータアクセス状態を説明する模式図であ
り、図１と同一のものには同一の符号を付してある。
ＡＭ３とのデータアクセス状態を説明する模式図であ
り、図１と同一のものには同一の符号を付してある。
【００３２】図において、３ａ〜３ｃはバッファメモリ
で、カテゴリａ，ｂ，ｃに分割されて確保されている。
５ａ〜５ｃは書込みデータで、各カテゴリａ，ｂ，ｃ毎
のバッファメモリ３ａ〜３ｃに書き込まれる。
で、カテゴリａ，ｂ，ｃに分割されて確保されている。
５ａ〜５ｃは書込みデータで、各カテゴリａ，ｂ，ｃ毎
のバッファメモリ３ａ〜３ｃに書き込まれる。
【００３３】６ａ〜６ｃは重要度設定値で、各カテゴリ
毎に設定される。７ａ〜７ｃは冗長データ生成装置で、
重要度設定値６ａ〜６ｃに応じた冗長データを生成す
る。８ａ〜８ｃは各カテゴリ毎の冗長データで、ＥＥＰ
ＲＯＭ４上に書き込まれる。
毎に設定される。７ａ〜７ｃは冗長データ生成装置で、
重要度設定値６ａ〜６ｃに応じた冗長データを生成す
る。８ａ〜８ｃは各カテゴリ毎の冗長データで、ＥＥＰ
ＲＯＭ４上に書き込まれる。
【００３４】なお、カテゴリａ，ｂ，ｃヘの分割は、デ
ータを更新すべきタイミングの相関が高いデータが同一
のカテゴリａ，ｂ，ｃを構成するように決定する。本実
施形態では、カテゴリ数は３であるが、もちろんカテゴ
リ数はいくつであってもよい。
ータを更新すべきタイミングの相関が高いデータが同一
のカテゴリａ，ｂ，ｃを構成するように決定する。本実
施形態では、カテゴリ数は３であるが、もちろんカテゴ
リ数はいくつであってもよい。
【００３５】一方、データの重要度は、データ損失によ
るユーザの金銭的・時間的損害の大きさに比例するよう
に決定する。ただし、データを更新すべきタイミングの
相関が高いデータであっても、重要度が異なれば、異な
るカテゴリに分割しなければならない。
るユーザの金銭的・時間的損害の大きさに比例するよう
に決定する。ただし、データを更新すべきタイミングの
相関が高いデータであっても、重要度が異なれば、異な
るカテゴリに分割しなければならない。
【００３６】データ重要度の定量的な定義は困難である
ので、概略実用的な範囲で、例えば３段階に分類し、重
要度と実際のデータの特徴を以下のように関連付ける。
ので、概略実用的な範囲で、例えば３段階に分類し、重
要度と実際のデータの特徴を以下のように関連付ける。
【００３７】まず、重要度「０」はエラー検出および訂
正ともに不要なレベルで、単に機器のサービス時に参照
される稼動履歴などの情報に設定される重要度に対応す
る。重要度「１」はエラー検出が必要で、エラー訂正が
不要なレベルであり、ユーザが自分で設定することの出
来る情報で、破壊されても容易に再設定できる情報や、
機器が自動で計測を行うなどして設定する情報で、破壊
されても再計測することが容易な情報に設定される重要
度に対応する。
正ともに不要なレベルで、単に機器のサービス時に参照
される稼動履歴などの情報に設定される重要度に対応す
る。重要度「１」はエラー検出が必要で、エラー訂正が
不要なレベルであり、ユーザが自分で設定することの出
来る情報で、破壊されても容易に再設定できる情報や、
機器が自動で計測を行うなどして設定する情報で、破壊
されても再計測することが容易な情報に設定される重要
度に対応する。
【００３８】さらに、重要度「２」はエラー検出および
エラー訂正ともに必要なレベルの重要度であり、ともに
工場出荷時に設定され、破壊されるとユーザが再設定す
ることのできない情報や、ユーザが自分で設定すること
の出来る情報で、破壊されると再設定に煩雑な手順を要
する情報に設定される重要度に対応する。
エラー訂正ともに必要なレベルの重要度であり、ともに
工場出荷時に設定され、破壊されるとユーザが再設定す
ることのできない情報や、ユーザが自分で設定すること
の出来る情報で、破壊されると再設定に煩雑な手順を要
する情報に設定される重要度に対応する。
【００３９】一方、冗長データ生成装置７ａ〜７ｃは、
重要度「０」〜「２」に応じて冗長データ８ａ〜８ｃを
以下の手順で生成する。
重要度「０」〜「２」に応じて冗長データ８ａ〜８ｃを
以下の手順で生成する。
【００４０】まず、重要度「０」の場合は、冗長データ
生成装置７ａ〜７ｃによりデータブロックそのものが生
成され、必要な不揮発性メモリ容量はデータブロックサ
イズに一致する。
生成装置７ａ〜７ｃによりデータブロックそのものが生
成され、必要な不揮発性メモリ容量はデータブロックサ
イズに一致する。
【００４１】一方、重要度「１」の場合は、冗長データ
生成装置７ａ〜７ｃによりデータブロックにチェックサ
ムコードを付加したものが生成される。なお、チェック
サムはワード単位での加算結果の下位１ワードとし、必
要な不揮発性メモリ容量はデータブロックサイズ＋２バ
イトとした値となる。
生成装置７ａ〜７ｃによりデータブロックにチェックサ
ムコードを付加したものが生成される。なお、チェック
サムはワード単位での加算結果の下位１ワードとし、必
要な不揮発性メモリ容量はデータブロックサイズ＋２バ
イトとした値となる。
【００４２】一方、重要度「２」の場合は、冗長データ
生成装置７ａ〜７ｃにより、データブロックにチェック
サムコードを付加し、それを二重化ものが生成される。
なお、必要な不揮発性メモリ容量は、データブロックサ
イズ＋２バイトしたものを２倍した値となる。
生成装置７ａ〜７ｃにより、データブロックにチェック
サムコードを付加し、それを二重化ものが生成される。
なお、必要な不揮発性メモリ容量は、データブロックサ
イズ＋２バイトしたものを２倍した値となる。
【００４３】次に、本実施形態におけるバッファ書き込
み手段およびバッファフラッシュ手段を、例えばＣ言語
プログラムインタフェースで以下のように定義する。
み手段およびバッファフラッシュ手段を、例えばＣ言語
プログラムインタフェースで以下のように定義する。
【００４４】バッファ書き込み手段を「ｉｎｔ ｂｕｆ
＿ｇｒｐ＿ｗｒｉｔｅ（ｉｎｔ ｇｒｐ，ｉｎｔ ｏｆ
ｆｓｅｔ，ｕｎｓｉｇｎｅｄ ｓｈｏｒｔ ｗｏｒｄ＿
ｄａｔａ）」と定義する。
＿ｇｒｐ＿ｗｒｉｔｅ（ｉｎｔ ｇｒｐ，ｉｎｔ ｏｆ
ｆｓｅｔ，ｕｎｓｉｇｎｅｄ ｓｈｏｒｔ ｗｏｒｄ＿
ｄａｔａ）」と定義する。
【００４５】ここで、ｇｒｐはカテゴリ指定子、ｏｆｆ
ｓｅｔは該カテゴリ内でのアドレス指定子、ｗｏｒｄ＿
ｄａｔａは書き込みデータである。
ｓｅｔは該カテゴリ内でのアドレス指定子、ｗｏｒｄ＿
ｄａｔａは書き込みデータである。
【００４６】実際のＲＡＭ３上でのバッファの構成は各
カテゴリａ，ｂ，ｃ内でデータが連続するように配置す
る。この関数をプログラム中で呼び出すと、バッファメ
モリ上で指定のカテゴリとアドレスで示されるデータ内
容が更新される。
カテゴリａ，ｂ，ｃ内でデータが連続するように配置す
る。この関数をプログラム中で呼び出すと、バッファメ
モリ上で指定のカテゴリとアドレスで示されるデータ内
容が更新される。
【００４７】バッファフラッシュ手段を「ｉｎｔ ｄｅ
ｖ＿ｇｒｐ＿ｆｌｕｓｈ（ｉｎｔｇｒｐ）」と定義す
る。ここで、ｇｒｐはカテゴリ指定子である。この関数
をプログラム中で呼び出すと、バッファメモリ上の指定
のカテゴリの内容が冗長データに変換されて、不揮発性
メモリ上に実際に書き込まれる。より好ましくは実際に
更新があったデータのみを実際にデバイスに書き込むよ
うに構成する。
ｖ＿ｇｒｐ＿ｆｌｕｓｈ（ｉｎｔｇｒｐ）」と定義す
る。ここで、ｇｒｐはカテゴリ指定子である。この関数
をプログラム中で呼び出すと、バッファメモリ上の指定
のカテゴリの内容が冗長データに変換されて、不揮発性
メモリ上に実際に書き込まれる。より好ましくは実際に
更新があったデータのみを実際にデバイスに書き込むよ
うに構成する。
【００４８】図２において、ＲＡＭ３は、データＤａ，
データＤｂ，データＤｃの格納領域（バッファメモリ領
域３ａ，３ｂ，３ｃ）に分割されており、それぞれカテ
ゴリａ，ｂ，ｃに分割されている。また、重要度設定値
６ａ，６ｂ，６ｃには、それぞれ重要度「０」，重要度
「１」，重要度「２」が設定されている。不揮発性メモ
リの内容も、データａ，データｂ，データｃの重要度に
応じた冗長データを格納するように分割されている。こ
れにより、いわゆるライトキャッシュが構成されること
となる。
データＤｂ，データＤｃの格納領域（バッファメモリ領
域３ａ，３ｂ，３ｃ）に分割されており、それぞれカテ
ゴリａ，ｂ，ｃに分割されている。また、重要度設定値
６ａ，６ｂ，６ｃには、それぞれ重要度「０」，重要度
「１」，重要度「２」が設定されている。不揮発性メモ
リの内容も、データａ，データｂ，データｃの重要度に
応じた冗長データを格納するように分割されている。こ
れにより、いわゆるライトキャッシュが構成されること
となる。
【００４９】なお、ライトキャッシュにおいては、フラ
ッシュタイミングを決定するアルゴリズムが重要である
が、本発明の内容は特定のアルゴリズムを規定するもの
ではなく、柔軟に適用可能である。目的に応じて様々な
構成が知られているので以下に例示しておく。
ッシュタイミングを決定するアルゴリズムが重要である
が、本発明の内容は特定のアルゴリズムを規定するもの
ではなく、柔軟に適用可能である。目的に応じて様々な
構成が知られているので以下に例示しておく。
【００５０】例えば、ディスク型記憶装置などに用いら
れるアルゴリズムは、ＬＲＵ方式や、周期書き込み方式
など、経過時間を判断基準にした方式である。これは、
要書き込みデータ発生頻度，発生時間間隔などの書き込
みデータ発生源となるアプリケーションの特性を特に想
定せずとも包括的に有効なアルゴリズムである。
れるアルゴリズムは、ＬＲＵ方式や、周期書き込み方式
など、経過時間を判断基準にした方式である。これは、
要書き込みデータ発生頻度，発生時間間隔などの書き込
みデータ発生源となるアプリケーションの特性を特に想
定せずとも包括的に有効なアルゴリズムである。
【００５１】しかし、ディスク型記憶装置という書き込
み回数に制限がなくアクセス時間が非常に遅いデバイス
の、見かけ上のアクセス時間を短縮することが目的であ
り、本発明の目的とするところとは自ずから異なってい
る。
み回数に制限がなくアクセス時間が非常に遅いデバイス
の、見かけ上のアクセス時間を短縮することが目的であ
り、本発明の目的とするところとは自ずから異なってい
る。
【００５２】本発明においては、書き込みデータの発生
源の特性が明らかである場合に、それを最大限に活用し
て、書き込み回数を増やさずにデータの信頼性を向上さ
せることが主限である。
源の特性が明らかである場合に、それを最大限に活用し
て、書き込み回数を増やさずにデータの信頼性を向上さ
せることが主限である。
【００５３】これは、組み込み用途のプログラムにおい
ては不揮発記憶を利用するアプリケーションを自ら作成
することが多いため、リーズナブルな要請である。
ては不揮発記憶を利用するアプリケーションを自ら作成
することが多いため、リーズナブルな要請である。
【００５４】一般に、アプリケーションの特性は千差万
別であるため、バッファフラッシュタイミングを明示的
に定式化することは難しいが、概略以下の原則に従うこ
とが望ましい。
別であるため、バッファフラッシュタイミングを明示的
に定式化することは難しいが、概略以下の原則に従うこ
とが望ましい。
【００５５】各カテゴリのデータ更新の必要が発生した
ら、できるだけ連続してバッファ書き込みを行い、該カ
テゴリのデータ更新が引き続き数秒以上発生しないこと
が明らかな場合はバッファフラッシュを行う。
ら、できるだけ連続してバッファ書き込みを行い、該カ
テゴリのデータ更新が引き続き数秒以上発生しないこと
が明らかな場合はバッファフラッシュを行う。
【００５６】また、重要度の高いデータほどこまめにバ
ッファフラッシュを行い、終了処理が存在するならば、
その際に全てのカテゴリのバッファフラッシュを行う。
ッファフラッシュを行い、終了処理が存在するならば、
その際に全てのカテゴリのバッファフラッシュを行う。
【００５７】以上の要請は、プログラム作成時にあらか
じめ判明している事項なので、プログラム中に静的に埋
め込むことが出来る。
じめ判明している事項なので、プログラム中に静的に埋
め込むことが出来る。
【００５８】以下、本実施形態の特徴的構成について図
１，図２等を参照して説明する。
１，図２等を参照して説明する。
【００５９】上記のように構成された前記不揮発性メモ
リに書き込むためのデータを記憶するバッファメモリ
（ＲＡＭ３）と、前記バッファメモリのアドレス毎にデ
ータを書き込むバッファ書き込み手段（ＣＰＵ１がＲＯ
Ｍ２等に記憶された制御プログラムを実行して書込み処
理する）と、前記バッファメモリのアドレス毎にカテゴ
リを設定する第１の設定手段（ＣＰＵ１がＲＯＭ２等に
記憶された制御プログラムを実行してカテゴリを設定処
理する）と、前記第１の設定手段により設定された各カ
テゴリ毎に前記バッファメモリに書き込まれる各データ
の重要度を設定する第２の設定手段（ＣＰＵ１がＲＯＭ
２等に記憶された制御プログラムを実行して重要度を設
定処理する）と、前記バッファメモリに書き込まれる各
データを前記第２の設定手段により設定された各重要度
に応じた冗長度を持つ冗長データにそれぞれ変換する変
換手段（冗長データ生成装置７ａ〜７ｃ）と、前記変換
手段により変換された各冗長データを格納する前記不揮
発性メモリ上の格納アドレスを設定する第３の設定手段
（ＣＰＵ１がＲＯＭ２等に記憶された制御プログラムを
実行してＥＥＰＲＯＭ４に対するアドレスを設定処理す
る）と、前記第３の設定手段により設定された格納アド
レスに基づいて各冗長データを前記不揮発性メモリ上に
書き込むバッファフラッシュ手段（ＣＰＵ１がＲＯＭ２
等に記憶された制御プログラムを実行してデータ，冗長
データを図２に示すように書込み処理する）とを有する
ものである。
リに書き込むためのデータを記憶するバッファメモリ
（ＲＡＭ３）と、前記バッファメモリのアドレス毎にデ
ータを書き込むバッファ書き込み手段（ＣＰＵ１がＲＯ
Ｍ２等に記憶された制御プログラムを実行して書込み処
理する）と、前記バッファメモリのアドレス毎にカテゴ
リを設定する第１の設定手段（ＣＰＵ１がＲＯＭ２等に
記憶された制御プログラムを実行してカテゴリを設定処
理する）と、前記第１の設定手段により設定された各カ
テゴリ毎に前記バッファメモリに書き込まれる各データ
の重要度を設定する第２の設定手段（ＣＰＵ１がＲＯＭ
２等に記憶された制御プログラムを実行して重要度を設
定処理する）と、前記バッファメモリに書き込まれる各
データを前記第２の設定手段により設定された各重要度
に応じた冗長度を持つ冗長データにそれぞれ変換する変
換手段（冗長データ生成装置７ａ〜７ｃ）と、前記変換
手段により変換された各冗長データを格納する前記不揮
発性メモリ上の格納アドレスを設定する第３の設定手段
（ＣＰＵ１がＲＯＭ２等に記憶された制御プログラムを
実行してＥＥＰＲＯＭ４に対するアドレスを設定処理す
る）と、前記第３の設定手段により設定された格納アド
レスに基づいて各冗長データを前記不揮発性メモリ上に
書き込むバッファフラッシュ手段（ＣＰＵ１がＲＯＭ２
等に記憶された制御プログラムを実行してデータ，冗長
データを図２に示すように書込み処理する）とを有する
ものである。
【００６０】また、前記第２の設定手段は、エラー検出
およびエラー訂正が不要な第１の重要度，エラー検出の
み必要な第２の重要度，エラー検出およびエラー訂正が
ともに必要な第３の重要度とするものである。
およびエラー訂正が不要な第１の重要度，エラー検出の
み必要な第２の重要度，エラー検出およびエラー訂正が
ともに必要な第３の重要度とするものである。
【００６１】さらに、前記変換手段は、エラー検出およ
びエラー訂正が不要な第１の重要度のカテゴリに対して
はデータブロックを冗長度とする冗長データに変換する
ものである。
びエラー訂正が不要な第１の重要度のカテゴリに対して
はデータブロックを冗長度とする冗長データに変換する
ものである。
【００６２】また、前記変換手段は、エラー検出のみ必
要な第２の重要度のカテゴリに対してはチェックサムコ
ードないしＣＲＣコードを付加したデータブロックを冗
長度とする冗長データに変換するものである。
要な第２の重要度のカテゴリに対してはチェックサムコ
ードないしＣＲＣコードを付加したデータブロックを冗
長度とする冗長データに変換するものである。
【００６３】さらに、前記変換手段は、エラー検出およ
びエラー訂正がともに必要な第３の重要度のカテゴリに
対してはチェックサムコードないしＣＲＣコードを付加
したデータブロックを二重化したものを冗長度とする冗
長データに変換するものである。
びエラー訂正がともに必要な第３の重要度のカテゴリに
対してはチェックサムコードないしＣＲＣコードを付加
したデータブロックを二重化したものを冗長度とする冗
長データに変換するものである。
【００６４】図３は、本発明に係るメモリ制御装置のデ
ータ処理手順の一例を示すフローチャートである。な
お、（１）〜（７）は各ステップを示す。また、該手順
はＲＯＭ２に記憶されるものであっても、他の記憶媒
体，例えばフラッシュＲＯＭ等に外部よりダウンロード
されて実行されるものであってもよい。また、該メモリ
制御装置は、種種のデータ処理装置および種種の電子機
器であって、ＥＥＰＲＯＭ等の不揮発性記憶媒体を利用
するシステムに適用可能である。
ータ処理手順の一例を示すフローチャートである。な
お、（１）〜（７）は各ステップを示す。また、該手順
はＲＯＭ２に記憶されるものであっても、他の記憶媒
体，例えばフラッシュＲＯＭ等に外部よりダウンロード
されて実行されるものであってもよい。また、該メモリ
制御装置は、種種のデータ処理装置および種種の電子機
器であって、ＥＥＰＲＯＭ等の不揮発性記憶媒体を利用
するシステムに適用可能である。
【００６５】まず、ＣＰＵ１は、ＲＯＭ２よりプログラ
ムを読み出して（１）、ＲＡＭ３の所定エリアにロード
する。次に、プログラムカウンタ等の指示するコマンド
を読み出して、重要度，カテゴリを設定する（２）。
ムを読み出して（１）、ＲＡＭ３の所定エリアにロード
する。次に、プログラムカウンタ等の指示するコマンド
を読み出して、重要度，カテゴリを設定する（２）。
【００６６】そして、次コマンドがバッファメモリ３に
対するデータ書込み指示かどうかを判定して（３）、Ｎ
Ｏならばステップ（６）へ進み、ＹＥＳならばバッファ
メモリにデータを書込む（４）。
対するデータ書込み指示かどうかを判定して（３）、Ｎ
Ｏならばステップ（６）へ進み、ＹＥＳならばバッファ
メモリにデータを書込む（４）。
【００６７】次に、次コマンドを実行し（５）、該コマ
ンドがＥＥＰＲＯＭ４に対するデータ書込み指示かどう
かを判定して（６）、ＮＯならばリターンし、ＹＥＳな
らば重要度に応じた冗長データに変換してＥＥＰＲＯＭ
４上に確保される特定領域に書込み（７）、処理をリタ
ーンする。
ンドがＥＥＰＲＯＭ４に対するデータ書込み指示かどう
かを判定して（６）、ＮＯならばリターンし、ＹＥＳな
らば重要度に応じた冗長データに変換してＥＥＰＲＯＭ
４上に確保される特定領域に書込み（７）、処理をリタ
ーンする。
【００６８】以下、本実施形態の特徴的構成について更
に説明する。
に説明する。
【００６９】上記のように構成された書き換え可能な不
揮発性メモリと不揮発性メモリ（ＥＥＰＲＯＭ４）に書
き込むためのデータを記憶するバッファメモリ（ＲＡＭ
３）とに対するアクセスを制御するメモリ制御方法であ
って、あるいは書き換え可能な不揮発性メモリ３と不揮
発性メモリ（ＥＥＰＲＯＭ４）に書き込むためのデータ
を記憶するバッファメモリとを介してデータ処理を行う
データ処理装置を制御するコンピュータが読み出し可能
なプログラムを格納した記憶媒体であって、前記バッフ
ァメモリのアドレス毎にデータを書き込むバッファ書き
込み工程（図３のステップ（３），（４））と、前記バ
ッファメモリのアドレス毎にカテゴリを設定する第１の
設定工程（図３のステップ（２））と、前記第１の設定
工程により設定された各カテゴリ毎に前記バッファメモ
リに書き込まれる各データの重要度を設定する第２の設
定工程（図３のステップ（２））と、前記バッファメモ
リに書き込まれる各データを前記第２の設定工程により
設定された各重要度に応じた冗長度を持つ冗長データに
それぞれ変換する変換工程（図３のステップ（７））
と、前記変換工程により変換された各冗長データを格納
する前記不揮発性メモリ上の格納アドレスを設定する第
３の設定工程（図示しない）と、前記第３の設定工程に
より設定された格納アドレスに基づいて各冗長データを
前記不揮発性メモリ上に書き込むバッファフラッシュ工
程（図３のステップ（７））とを有するものである。
揮発性メモリと不揮発性メモリ（ＥＥＰＲＯＭ４）に書
き込むためのデータを記憶するバッファメモリ（ＲＡＭ
３）とに対するアクセスを制御するメモリ制御方法であ
って、あるいは書き換え可能な不揮発性メモリ３と不揮
発性メモリ（ＥＥＰＲＯＭ４）に書き込むためのデータ
を記憶するバッファメモリとを介してデータ処理を行う
データ処理装置を制御するコンピュータが読み出し可能
なプログラムを格納した記憶媒体であって、前記バッフ
ァメモリのアドレス毎にデータを書き込むバッファ書き
込み工程（図３のステップ（３），（４））と、前記バ
ッファメモリのアドレス毎にカテゴリを設定する第１の
設定工程（図３のステップ（２））と、前記第１の設定
工程により設定された各カテゴリ毎に前記バッファメモ
リに書き込まれる各データの重要度を設定する第２の設
定工程（図３のステップ（２））と、前記バッファメモ
リに書き込まれる各データを前記第２の設定工程により
設定された各重要度に応じた冗長度を持つ冗長データに
それぞれ変換する変換工程（図３のステップ（７））
と、前記変換工程により変換された各冗長データを格納
する前記不揮発性メモリ上の格納アドレスを設定する第
３の設定工程（図示しない）と、前記第３の設定工程に
より設定された格納アドレスに基づいて各冗長データを
前記不揮発性メモリ上に書き込むバッファフラッシュ工
程（図３のステップ（７））とを有するものである。
【００７０】また、前記第２の設定工程は、エラー検出
およびエラー訂正が不要な第１の重要度，エラー検出の
み必要な第２の重要度，エラー検出およびエラー訂正が
ともに必要な第３の重要度とするものである。
およびエラー訂正が不要な第１の重要度，エラー検出の
み必要な第２の重要度，エラー検出およびエラー訂正が
ともに必要な第３の重要度とするものである。
【００７１】さらに、前記変換工程は、エラー検出およ
びエラー訂正が不要な第１の重要度のカテゴリに対して
はデータブロックを冗長度とする冗長データに変換する
ものである。
びエラー訂正が不要な第１の重要度のカテゴリに対して
はデータブロックを冗長度とする冗長データに変換する
ものである。
【００７２】また、前記変換工程は、エラー検出のみ必
要な第２の重要度のカテゴリに対してはチェックサムコ
ードないしＣＲＣコードを付加したデータブロックを冗
長度とする冗長データに変換するものである。
要な第２の重要度のカテゴリに対してはチェックサムコ
ードないしＣＲＣコードを付加したデータブロックを冗
長度とする冗長データに変換するものである。
【００７３】さらに、前記変換工程は、エラー検出およ
びエラー訂正がともに必要な第３の重要度のカテゴリに
対してはチェックサムコードないしＣＲＣコードを付加
したデータブロックを二重化したものを冗長度とする冗
長データに変換するものである。
びエラー訂正がともに必要な第３の重要度のカテゴリに
対してはチェックサムコードないしＣＲＣコードを付加
したデータブロックを二重化したものを冗長度とする冗
長データに変換するものである。
【００７４】以下、図４に示すメモリマップを参照して
本発明を適用可能なデータ処理装置で読み出し可能なデ
ータ処理プログラムの構成について説明する。
本発明を適用可能なデータ処理装置で読み出し可能なデ
ータ処理プログラムの構成について説明する。
【００７５】図４は、本発明を適用可能なデータ処理装
置で読み出し可能な各種データ処理プログラムを格納す
る記憶媒体のメモリマップを説明する図である。
置で読み出し可能な各種データ処理プログラムを格納す
る記憶媒体のメモリマップを説明する図である。
【００７６】なお、特に図示しないが、記憶媒体に記憶
されるプログラム群を管理する情報、例えばバージョン
情報，作成者等も記憶され、かつ、プログラム読み出し
側のＯＳ等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
されるプログラム群を管理する情報、例えばバージョン
情報，作成者等も記憶され、かつ、プログラム読み出し
側のＯＳ等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
【００７７】さらに、各種プログラムに従属するデータ
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
【００７８】本実施形態における図３に示す機能が外部
からインストールされるプログラムによって、ホストコ
ンピュータにより遂行されていてもよい。そして、その
場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ等の記憶
媒体により、あるいはネットワークを介して外部の記憶
媒体から、プログラムを含む情報群を出力装置に供給さ
れる場合でも本発明は適用されるものである。
からインストールされるプログラムによって、ホストコ
ンピュータにより遂行されていてもよい。そして、その
場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ等の記憶
媒体により、あるいはネットワークを介して外部の記憶
媒体から、プログラムを含む情報群を出力装置に供給さ
れる場合でも本発明は適用されるものである。
【００７９】以上のように、前述した実施形態の機能を
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ（またはＣＰＵやＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ（またはＣＰＵやＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
【００８０】この場合、記憶媒体から読み出されたプロ
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
【００８１】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピーディスク，ハードディ
スク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，Ｃ
Ｄ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯ
Ｍ，ＥＥＰＲＯＭ等を用いることができる。
体としては、例えば、フロッピーディスク，ハードディ
スク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，Ｃ
Ｄ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯ
Ｍ，ＥＥＰＲＯＭ等を用いることができる。
【００８２】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【００８３】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵ等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵ等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
【００８４】上記実施形態によれば、不揮発性メモリに
記憶すべき内容を、その更新すべきタイミングに着目し
てカテゴリ分けし、各カテゴリ毎にデータ損失による損
害の大きさに比例して重要度を設定する。各カテゴリ毎
にバッファメモリの内容の重要度に応じた冗長コードを
付加して不揮発性メモリデバイスに必要に応じてフラッ
シュするので、書き込みが必要なカテゴリのデータのみ
を、きめ細かくデバイスヘ書き込むことができ、書き込
み回数と、バッファ上のデータが書き込まれていないこ
とによるデータ損失の危険性を同時に最小化できる。
記憶すべき内容を、その更新すべきタイミングに着目し
てカテゴリ分けし、各カテゴリ毎にデータ損失による損
害の大きさに比例して重要度を設定する。各カテゴリ毎
にバッファメモリの内容の重要度に応じた冗長コードを
付加して不揮発性メモリデバイスに必要に応じてフラッ
シュするので、書き込みが必要なカテゴリのデータのみ
を、きめ細かくデバイスヘ書き込むことができ、書き込
み回数と、バッファ上のデータが書き込まれていないこ
とによるデータ損失の危険性を同時に最小化できる。
【００８５】
【発明の効果】以上説明したように、本発明に係る第１
〜第１５の発明によれば、バッファメモリに対するデー
タ書込みが頻繁に実行される際に、各データの重要度に
応じて各データに対する冗長データが不揮発性メモリに
書込まれるため、さほど重要でないが、頻繁に書込まれ
るデータに対して冗長データの更新が制限され、かつ、
重要度は高いがデータ書込みが少ないデータに対する冗
長データは確実に不揮発性メモリに書込むメモリアクセ
ス環境を保証でき、安価ではあるが、不揮発性メモリに
対するアクセス回数が制限されるメモリ媒体を有効に利
用するメモリシステムを自在に構築することができる。
〜第１５の発明によれば、バッファメモリに対するデー
タ書込みが頻繁に実行される際に、各データの重要度に
応じて各データに対する冗長データが不揮発性メモリに
書込まれるため、さほど重要でないが、頻繁に書込まれ
るデータに対して冗長データの更新が制限され、かつ、
重要度は高いがデータ書込みが少ないデータに対する冗
長データは確実に不揮発性メモリに書込むメモリアクセ
ス環境を保証でき、安価ではあるが、不揮発性メモリに
対するアクセス回数が制限されるメモリ媒体を有効に利
用するメモリシステムを自在に構築することができる。
【００８６】従って、書き込みが必要なカテゴリのデー
タのみを、きめ細かくデバイスヘ書き込むことができ、
書き込み回数と、バッファ上のデータが書き込まれてい
ないことによるデータ損失の危険性を同時に最小化でき
るメモリ制御を自在に行える等の効果を奏する。
タのみを、きめ細かくデバイスヘ書き込むことができ、
書き込み回数と、バッファ上のデータが書き込まれてい
ないことによるデータ損失の危険性を同時に最小化でき
るメモリ制御を自在に行える等の効果を奏する。
【図１】本発明の一実施形態を説明するメモリ制御装置
を適用可能なデータ処理装置の構成を説明するブロック
図である。
を適用可能なデータ処理装置の構成を説明するブロック
図である。
【図２】図１に示したＥＥＰＲＯＭとＲＡＭとのデータ
アクセス状態を説明する模式図である。
アクセス状態を説明する模式図である。
【図３】本発明に係るメモリ制御装置のデータ処理手順
の一例を示すフローチャートである。
の一例を示すフローチャートである。
【図４】本発明を適用可能なデータ処理装置で読み出し
可能な各種データ処理プログラムを格納する記憶媒体の
メモリマップを説明する図である。
可能な各種データ処理プログラムを格納する記憶媒体の
メモリマップを説明する図である。
ｌ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ３ａ〜３ｃ バッファメモリ領域 ４ ＥＥＰＲ０Ｍ ５ａ，５ｂ，５ｃ バッファメモリヘの書き込みデータ ６ａ，６ｂ，６ｃ 重要度設定値 ７ａ，７ｂ，７ｃ 冗長データ生成装置 ８ａ，８ｂ，８ｃ 冗長データ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０６Ｆ 11/16 ３１０ Ｇ０６Ｆ 11/16 ３１０Ｈ
Claims (15)
- 【請求項１】 書き換え可能な不揮発性メモリと、 前記不揮発性メモリに書き込むためのデータを記憶する
バッファメモリと、 前記バッファメモリのアドレス毎にデータを書き込むバ
ッファ書き込み手段と、 前記バッファメモリのアドレス毎にカテゴリを設定する
第１の設定手段と、 前記第１の設定手段により設定された各カテゴリ毎に前
記バッファメモリに書き込まれる各データの重要度を設
定する第２の設定手段と、 前記バッファメモリに書き込まれる各データを前記第２
の設定手段により設定された各重要度に応じた冗長度を
持つ冗長データにそれぞれ変換する変換手段と、 前記変換手段により変換された各冗長データを格納する
前記不揮発性メモリ上の格納アドレスを設定する第３の
設定手段と、 前記第３の設定手段により設定された格納アドレスに基
づいて各冗長データを前記不揮発性メモリ上に書き込む
バッファフラッシュ手段と、を有することを特徴とする
メモリ制御装置。 - 【請求項２】 前記第２の設定手段は、エラー検出およ
びエラー訂正が不要な第１の重要度，エラー検出のみ必
要な第２の重要度，エラー検出およびエラー訂正がとも
に必要な第３の重要度とすることを特徴とする請求項１
記載のメモリ制御装置。 - 【請求項３】 前記変換手段は、エラー検出およびエラ
ー訂正が不要な第１の重要度のカテゴリに対してはデー
タブロックを冗長度とする冗長データに変換することを
特徴とする請求項１記載のメモリ制御装置。 - 【請求項４】 前記変換手段は、エラー検出のみ必要な
第２の重要度のカテゴリに対してはチェックサムコード
ないしＣＲＣコードを付加したデータブロックを冗長度
とする冗長データに変換することを特徴とする請求項１
記載のメモリ制御装置。 - 【請求項５】 前記変換手段は、エラー検出およびエラ
ー訂正がともに必要な第３の重要度のカテゴリに対して
はチェックサムコードないしＣＲＣコードを付加したデ
ータブロックを二重化したものを冗長度とする冗長デー
タに変換することを特徴とする請求項１記載のメモリ制
御装置。 - 【請求項６】 書き換え可能な不揮発性メモリと不揮発
性メモリに書き込むためのデータを記憶するバッファメ
モリとに対するアクセスを制御するメモリ制御方法であ
って、 前記バッファメモリのアドレス毎にデータを書き込むバ
ッファ書き込み工程と、 前記バッファメモリのアドレス毎にカテゴリを設定する
第１の設定工程と、 前記第１の設定工程により設定された各カテゴリ毎に前
記バッファメモリに書き込まれる各データの重要度を設
定する第２の設定工程と、 前記バッファメモリに書き込まれる各データを前記第２
の設定工程により設定された各重要度に応じた冗長度を
持つ冗長データにそれぞれ変換する変換工程と、 前記変換工程により変換された各冗長データを格納する
前記不揮発性メモリ上の格納アドレスを設定する第３の
設定工程と、 前記第３の設定工程により設定された格納アドレスに基
づいて各冗長データを前記不揮発性メモリ上に書き込む
バッファフラッシュ工程と、を有することを特徴とする
メモリ制御方法。 - 【請求項７】 前記第２の設定工程は、エラー検出およ
びエラー訂正が不要な第１の重要度，エラー検出のみ必
要な第２の重要度，エラー検出およびエラー訂正がとも
に必要な第３の重要度とすることを特徴とする請求項６
記載のメモリ制御方法。 - 【請求項８】 前記変換工程は、エラー検出およびエラ
ー訂正が不要な第１の重要度のカテゴリに対してはデー
タブロックを冗長度とする冗長データに変換することを
特徴とする請求項６記載のメモリ制御方法。 - 【請求項９】 前記変換工程は、エラー検出のみ必要な
第２の重要度のカテゴリに対してはチェックサムコード
ないしＣＲＣコードを付加したデータブロックを冗長度
とする冗長データに変換することを特徴とする請求項６
記載のメモリ制御方法。 - 【請求項１０】 前記変換工程は、エラー検出およびエ
ラー訂正がともに必要な第３の重要度のカテゴリに対し
てはチェックサムコードないしＣＲＣコードを付加した
データブロックを二重化したものを冗長度とする冗長デ
ータに変換することを特徴とする請求項６記載のメモリ
制御方法。 - 【請求項１１】 書き換え可能な不揮発性メモリと不揮
発性メモリに書き込むためのデータを記憶するバッファ
メモリとを介してデータ処理を行うデータ処理装置を制
御するコンピュータが読み出し可能なプログラムを格納
した記憶媒体であって、 前記バッファメモリのアドレス毎にデータを書き込むバ
ッファ書き込み工程と、 前記バッファメモリのアドレス毎にカテゴリを設定する
第１の設定工程と、 前記第１の設定工程により設定された各カテゴリ毎に前
記バッファメモリに書き込まれる各データの重要度を設
定する第２の設定工程と、 前記バッファメモリに書き込まれる各データを前記第２
の設定工程により設定された各重要度に応じた冗長度を
持つ冗長データにそれぞれ変換する変換工程と、 前記変換工程により変換された各冗長データを格納する
前記不揮発性メモリ上の格納アドレスを設定する第３の
設定工程と、 前記第３の設定工程により設定された格納アドレスに基
づいて各冗長データを前記不揮発性メモリ上に書き込む
バッファフラッシュ工程と、を有することを特徴とする
コンピュータが読み出し可能なプログラムを格納した記
憶媒体。 - 【請求項１２】 前記第２の設定工程は、エラー検出お
よびエラー訂正が不要な第１の重要度，エラー検出のみ
必要な第２の重要度，エラー検出およびエラー訂正がと
もに必要な第３の重要度とすることを特徴とする請求項
１１記載のコンピュータが読み出し可能なプログラムを
格納した記憶媒体。 - 【請求項１３】 前記変換工程は、エラー検出およびエ
ラー訂正が不要な第１の重要度のカテゴリに対してはデ
ータブロックを冗長度とする冗長データに変換すること
を特徴とする請求項１１記載のコンピュータが読み出し
可能なプログラムを格納した記憶媒体。 - 【請求項１４】 前記変換工程は、エラー検出のみ必要
な第２の重要度のカテゴリに対してはチェックサムコー
ドないしＣＲＣコードを付加したデータブロックを冗長
度とする冗長データに変換することを特徴とする請求項
１１記載のコンピュータが読み出し可能なプログラムを
格納した記憶媒体。 - 【請求項１５】 前記変換工程は、エラー検出およびエ
ラー訂正がともに必要な第３の重要度のカテゴリに対し
てはチェックサムコードないしＣＲＣコードを付加した
データブロックを二重化したものを冗長度とする冗長デ
ータに変換することを特徴とする請求項１１記載のコン
ピュータが読み出し可能なプログラムを格納した記憶媒
体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10137844A JPH11328039A (ja) | 1998-05-20 | 1998-05-20 | メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10137844A JPH11328039A (ja) | 1998-05-20 | 1998-05-20 | メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11328039A true JPH11328039A (ja) | 1999-11-30 |
Family
ID=15208144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10137844A Pending JPH11328039A (ja) | 1998-05-20 | 1998-05-20 | メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11328039A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009214596A (ja) * | 2008-03-07 | 2009-09-24 | Nissan Diesel Motor Co Ltd | 車両用電子制御ユニット |
| JP2011210277A (ja) * | 2011-06-20 | 2011-10-20 | Toshiba Corp | 情報処理装置および情報処理方法 |
| JP2011210023A (ja) * | 2010-03-30 | 2011-10-20 | Toshiba Corp | 情報処理装置および情報処理方法 |
| JP2024050199A (ja) * | 2022-09-29 | 2024-04-10 | アズビル株式会社 | 制御装置、制御方法及び制御プログラム |
-
1998
- 1998-05-20 JP JP10137844A patent/JPH11328039A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009214596A (ja) * | 2008-03-07 | 2009-09-24 | Nissan Diesel Motor Co Ltd | 車両用電子制御ユニット |
| JP2011210023A (ja) * | 2010-03-30 | 2011-10-20 | Toshiba Corp | 情報処理装置および情報処理方法 |
| JP2011210277A (ja) * | 2011-06-20 | 2011-10-20 | Toshiba Corp | 情報処理装置および情報処理方法 |
| JP2024050199A (ja) * | 2022-09-29 | 2024-04-10 | アズビル株式会社 | 制御装置、制御方法及び制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5522076A (en) | Computer system having BIOS (basic input/output system)-ROM (Read Only Memory) writing function | |
| EP1548602B1 (en) | Non-volatile storage device control method | |
| JP4668416B2 (ja) | ブート・ブロックへの書き込みアクセスを可能にする時のブート・ブロック・コードの保護 | |
| KR100572328B1 (ko) | 배드 블록 관리부를 포함하는 플래시 메모리 시스템 | |
| EP0442651B1 (en) | Apparatus and method for background memory test during system start up | |
| JP3268130B2 (ja) | フラッシュｅｅｐｒｏｍを用いたデータ処理装置 | |
| JP3472008B2 (ja) | フラッシュメモリ管理方法 | |
| KR100370893B1 (ko) | 일괄 소거형 비휘발성 메모리 장치 | |
| JPH10124381A (ja) | 半導体記憶装置 | |
| JP3576625B2 (ja) | フラッシュメモリカードのデータ管理方法およびそのデータ管理方法を使用したデータ処理装置 | |
| RU2248627C2 (ru) | Способ и устройство для изменения содержимого запоминающих устройств блоков управления | |
| US10579300B2 (en) | Information handling system firmware persistent memory runtime reclaim | |
| JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| US6216225B1 (en) | PC system having flash-ROM controlling device and method for protecting BIOS stored in flash-ROM | |
| JPH11328039A (ja) | メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
| JP4794530B2 (ja) | 半導体装置および携帯電話 | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| US7849279B2 (en) | Method for the secure updating data areas in non volatile memory, device to perform such a method | |
| JPH07122087A (ja) | Ｅｅｐｒｏｍエラーチェック方式 | |
| JP3166659B2 (ja) | 記憶装置 | |
| JP3314719B2 (ja) | フラッシュｅｅｐｒｏｍとその試験方法 | |
| JPH08286948A (ja) | ソフトウエア開発支援装置および方法 | |
| JP4575112B2 (ja) | ファームウェアの書換方法、ディスクドライブ装置、及び情報処理システム | |
| JP2000163321A (ja) | データ処理方法および装置および記憶媒体 | |
| JPH06139064A (ja) | 電子機器のバグ対策装置 |