JPH11330232A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JPH11330232A JPH11330232A JP12547398A JP12547398A JPH11330232A JP H11330232 A JPH11330232 A JP H11330232A JP 12547398 A JP12547398 A JP 12547398A JP 12547398 A JP12547398 A JP 12547398A JP H11330232 A JPH11330232 A JP H11330232A
- Authority
- JP
- Japan
- Prior art keywords
- passivation film
- film
- lower electrode
- circuit device
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000002161 passivation Methods 0.000 claims abstract description 72
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 239000005380 borophosphosilicate glass Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体基板に形成された配線と、その上層の
パッシベーション膜上に形成されるコンデンサとの間の
寄生容量を低減することを可能にした半導体集積回路装
置及びその製造方法を提供する。 【解決手段】 半導体素子及び配線１３，１４が形成さ
れた半導体基板１１上にパッシベーション膜１５が形成
され、前記パッシベーション膜１５上に下部電極１６、
容量絶縁膜１７、上部電極１８が順次形成されてコンデ
ンサ１９が形成される。前記下部電極１６の直下にパッ
シベーション膜１５に設けた凹溝３１からなる複数のエ
アギャップ（空洞）２３が所要の間隔で配列される。こ
のエアギャップ２３により生じる空気層によりパッシベ
ーション膜１５の全体の誘電率が低下され、下部電極１
６と配線１３との間の寄生容量を低減する。その一方
で、下部電極１６はエアギャップ２３以外の領域におい
てパッシベーション膜１５によって支持されるため、機
械的な強度の低下が防止され、信頼性の高い半導体集積
回路装置が構成される。
パッシベーション膜上に形成されるコンデンサとの間の
寄生容量を低減することを可能にした半導体集積回路装
置及びその製造方法を提供する。 【解決手段】 半導体素子及び配線１３，１４が形成さ
れた半導体基板１１上にパッシベーション膜１５が形成
され、前記パッシベーション膜１５上に下部電極１６、
容量絶縁膜１７、上部電極１８が順次形成されてコンデ
ンサ１９が形成される。前記下部電極１６の直下にパッ
シベーション膜１５に設けた凹溝３１からなる複数のエ
アギャップ（空洞）２３が所要の間隔で配列される。こ
のエアギャップ２３により生じる空気層によりパッシベ
ーション膜１５の全体の誘電率が低下され、下部電極１
６と配線１３との間の寄生容量を低減する。その一方
で、下部電極１６はエアギャップ２３以外の領域におい
てパッシベーション膜１５によって支持されるため、機
械的な強度の低下が防止され、信頼性の高い半導体集積
回路装置が構成される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
に関し、特に半導体基板に形成された半導体素子の上層
にコンデンサが形成されている半導体集積回路装置及び
その製造方法に関する。
に関し、特に半導体基板に形成された半導体素子の上層
にコンデンサが形成されている半導体集積回路装置及び
その製造方法に関する。
【０００２】
【従来の技術】一般に半導体集積回路装置において目的
とする回路を構成する場合に、半導体基板上に能動素子
と受動素子とを形成することが要求される場合がある。
この場合、コンデンサ（キャパシタ）は半導体基板とそ
の上に形成された配線層との間、あるいは半導体基板上
に積層構造とされた複数の配線層との間に生じる静電容
量を利用した構成か用いられる。このような半導体集積
回路装置において、大容量のコンデンサが要求されるこ
とがあり、その場合には、必要な容量を満たすために半
導体基板上のパッシベーション膜上にコンデンサを構成
する対をなす電極を形成することが行われている。図５
はその一例を示す断面図であり、半導体基板１１１には
所要の素子が形成され、かつ半導体基板１１１上には層
間絶縁膜１１２及び所要の信号配線１１３及び電源配線
１１４が形成される。さらに、前記各配線を覆うように
パッシベーション膜１１５が被着され、このパッシベー
ション膜１１５上に下部電極１１６が形成され、さらに
その上に容量絶縁膜１１７を介して上部電極１１８が形
成され、これら下部電極１１６、容量絶縁膜１１７、上
部電極１１８によりコンデンサ１１９が構成される。な
お、ここでは前記下部電極１１６を構成する導電膜の一
部でボンディングパッド１２０が形成され、さらに全面
に最上パッシベーション膜１２５が形成されている。
とする回路を構成する場合に、半導体基板上に能動素子
と受動素子とを形成することが要求される場合がある。
この場合、コンデンサ（キャパシタ）は半導体基板とそ
の上に形成された配線層との間、あるいは半導体基板上
に積層構造とされた複数の配線層との間に生じる静電容
量を利用した構成か用いられる。このような半導体集積
回路装置において、大容量のコンデンサが要求されるこ
とがあり、その場合には、必要な容量を満たすために半
導体基板上のパッシベーション膜上にコンデンサを構成
する対をなす電極を形成することが行われている。図５
はその一例を示す断面図であり、半導体基板１１１には
所要の素子が形成され、かつ半導体基板１１１上には層
間絶縁膜１１２及び所要の信号配線１１３及び電源配線
１１４が形成される。さらに、前記各配線を覆うように
パッシベーション膜１１５が被着され、このパッシベー
ション膜１１５上に下部電極１１６が形成され、さらに
その上に容量絶縁膜１１７を介して上部電極１１８が形
成され、これら下部電極１１６、容量絶縁膜１１７、上
部電極１１８によりコンデンサ１１９が構成される。な
お、ここでは前記下部電極１１６を構成する導電膜の一
部でボンディングパッド１２０が形成され、さらに全面
に最上パッシベーション膜１２５が形成されている。
【０００３】前記した従来の半導体集積回路装置では、
前記コンデンサ１１９を構成する下部電極１１６と上部
電極１１８は、要求される容量を満たすために前記信号
配線１１３の上方を覆う平面領域にわたって形成されて
いる。このため、下部電極１１６と信号配線１１３とは
パッシベーション膜１１５を挟んで対向配置されること
になり、パッシベーション膜１１５を容量絶縁膜とする
コンデンサが寄生されてしまうことになる。したがっ
て、信号配線１１３においては、下部電極１１６との間
に生じる寄生容量によって配線容量が増大され、信号配
線１１３での信号の伝送速度が低下され、高速動作を可
能にした半導体集積回路装置を実現することが困難なも
のとなる。
前記コンデンサ１１９を構成する下部電極１１６と上部
電極１１８は、要求される容量を満たすために前記信号
配線１１３の上方を覆う平面領域にわたって形成されて
いる。このため、下部電極１１６と信号配線１１３とは
パッシベーション膜１１５を挟んで対向配置されること
になり、パッシベーション膜１１５を容量絶縁膜とする
コンデンサが寄生されてしまうことになる。したがっ
て、信号配線１１３においては、下部電極１１６との間
に生じる寄生容量によって配線容量が増大され、信号配
線１１３での信号の伝送速度が低下され、高速動作を可
能にした半導体集積回路装置を実現することが困難なも
のとなる。
【０００４】このような、絶縁膜を介して上下に対向配
置される電極、配線間の寄生容量を低減するために、従
来ではエアブリッジ構造が提案されている。例えば、特
開平７−１９３１２５号公報では、互いに立体交差され
る配線間の容量を低減するために、配線間を空洞構造と
し、空気の誘電率が低いことを利用して交差配線間の容
量の低減を図っている。又、特開平５−３４３５４３号
公報では、半導体基板上に形成される配線と、その上に
わたって延設される電源配線との間を空洞とし、両配線
間の寄生容量の低減を図っている。
置される電極、配線間の寄生容量を低減するために、従
来ではエアブリッジ構造が提案されている。例えば、特
開平７−１９３１２５号公報では、互いに立体交差され
る配線間の容量を低減するために、配線間を空洞構造と
し、空気の誘電率が低いことを利用して交差配線間の容
量の低減を図っている。又、特開平５−３４３５４３号
公報では、半導体基板上に形成される配線と、その上に
わたって延設される電源配線との間を空洞とし、両配線
間の寄生容量の低減を図っている。
【０００５】
【発明が解決しようとする課題】しかしながら、前記し
た従来のエアブリッジ構造は、半導体基板上で立体交差
される配線間に空洞を設けるための構造として、上側の
配線をブリッジ構造としているため、機械的な強度の点
で問題がある。特に、後者の公報の技術では、上層の配
線を電気接続部分でのみ支持しているため、配線長が長
くなったときには中間部が変形され易いものとなり、信
頼性に欠けるものとなる。この点、前者の公報の技術で
は、配線の複数箇所を絶縁膜で支持しているため、中間
部の変形を防止する上では有効である。しかしながら、
この構成は配線を形成する際に同時に支持用の絶縁膜を
選択的に残す技術であるため、コンデンサのように広い
面積にわたって電極が形成される構造の場合には、コン
デンサの下部電極の下側に空洞を形成することが難し
く、適用することが困難である。
た従来のエアブリッジ構造は、半導体基板上で立体交差
される配線間に空洞を設けるための構造として、上側の
配線をブリッジ構造としているため、機械的な強度の点
で問題がある。特に、後者の公報の技術では、上層の配
線を電気接続部分でのみ支持しているため、配線長が長
くなったときには中間部が変形され易いものとなり、信
頼性に欠けるものとなる。この点、前者の公報の技術で
は、配線の複数箇所を絶縁膜で支持しているため、中間
部の変形を防止する上では有効である。しかしながら、
この構成は配線を形成する際に同時に支持用の絶縁膜を
選択的に残す技術であるため、コンデンサのように広い
面積にわたって電極が形成される構造の場合には、コン
デンサの下部電極の下側に空洞を形成することが難し
く、適用することが困難である。
【０００６】本発明の目的は、コンデンサを構成する電
極と、半導体基板に形成された配線との間にエアギャッ
プを設け、前記電極と配線との間の寄生容量を低減する
ことを可能にした半導体集積回路装置及びその製造方法
を提供することにある。
極と、半導体基板に形成された配線との間にエアギャッ
プを設け、前記電極と配線との間の寄生容量を低減する
ことを可能にした半導体集積回路装置及びその製造方法
を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、半導体素子が
形成された半導体基板上にパッシベーション膜が形成さ
れ、前記パッシベーション膜上に下部電極、容量絶縁
膜、上部電極が順次積層されたコンデンサを備える半導
体集積回路装置において、前記下部電極の直下に前記パ
ッシベーション膜に設けた凹溝からなる複数のエアギャ
ップが配列形成されていることを特徴とする。例えば、
前記エアギャップは、前記パッシベーション膜をストラ
イプ状の平面パターンとして選択除去して形成される。
ここで、前記パッシベーション膜の前記エアギャップ間
に存在する領域は前記下部電極の下面に接触される。
形成された半導体基板上にパッシベーション膜が形成さ
れ、前記パッシベーション膜上に下部電極、容量絶縁
膜、上部電極が順次積層されたコンデンサを備える半導
体集積回路装置において、前記下部電極の直下に前記パ
ッシベーション膜に設けた凹溝からなる複数のエアギャ
ップが配列形成されていることを特徴とする。例えば、
前記エアギャップは、前記パッシベーション膜をストラ
イプ状の平面パターンとして選択除去して形成される。
ここで、前記パッシベーション膜の前記エアギャップ間
に存在する領域は前記下部電極の下面に接触される。
【０００８】また、本発明の半導体集積回路装置の製造
方法としては、半導体素子が形成された半導体基板上に
パッシベーション膜を形成する工程と、前記パッシベー
ション膜を選択的にエッチングして所要領域に所要間隔
をおいて複数の凹溝を形成する工程と、前記パッシベー
ション膜及び凹溝の表面にストッパ絶縁膜を形成する工
程と、前記凹溝内に前記ストッパ絶縁膜とはエッチング
選択比のある材料を埋設する工程と、前記パッシベーシ
ョン膜及び前記埋設した材料の表面上に下部電極、容量
絶縁膜、上部電極を形成してコンデンサを形成する工程
と、前記凹溝内に埋設した材料を選択的にエッチング除
去する工程とを含む方法が採用される。ここで、前記し
たパッシベーション膜及び凹溝の表面にストッパ絶縁膜
を形成する工程と、前記凹溝内に前記ストッパ絶縁膜と
はエッチング選択比のある材料で埋設する工程に換え
て、凹溝内にパッシベーション膜とはエッチング選択比
のある材料で埋設する工程を備える方法としてもよい。
方法としては、半導体素子が形成された半導体基板上に
パッシベーション膜を形成する工程と、前記パッシベー
ション膜を選択的にエッチングして所要領域に所要間隔
をおいて複数の凹溝を形成する工程と、前記パッシベー
ション膜及び凹溝の表面にストッパ絶縁膜を形成する工
程と、前記凹溝内に前記ストッパ絶縁膜とはエッチング
選択比のある材料を埋設する工程と、前記パッシベーシ
ョン膜及び前記埋設した材料の表面上に下部電極、容量
絶縁膜、上部電極を形成してコンデンサを形成する工程
と、前記凹溝内に埋設した材料を選択的にエッチング除
去する工程とを含む方法が採用される。ここで、前記し
たパッシベーション膜及び凹溝の表面にストッパ絶縁膜
を形成する工程と、前記凹溝内に前記ストッパ絶縁膜と
はエッチング選択比のある材料で埋設する工程に換え
て、凹溝内にパッシベーション膜とはエッチング選択比
のある材料で埋設する工程を備える方法としてもよい。
【０００９】このように、コンデンサの下部電極の直下
のパッシベーション膜に複数のエアギャップを配列する
ことにより、下部電極の直下におけるパッシベーション
膜は、エアギャップが形成された領域が空洞に置き換え
られるため、パッシベーションの実質的な面積が低減さ
れてパッシベーション膜全体としての誘電率が低下され
る。このため、下部電極と信号配線との間の寄生容量が
低減され、信号配線における信号伝送速度が向上され、
半導体集積回路装置の高速動作が可能となる。また、下
部電極はエアギャップ以外の領域においてパッシベーシ
ョン膜によって支持されるため、機械的な強度が低下さ
れることはなく、信頼性の高い半導体集積回路装置とし
て構成される。
のパッシベーション膜に複数のエアギャップを配列する
ことにより、下部電極の直下におけるパッシベーション
膜は、エアギャップが形成された領域が空洞に置き換え
られるため、パッシベーションの実質的な面積が低減さ
れてパッシベーション膜全体としての誘電率が低下され
る。このため、下部電極と信号配線との間の寄生容量が
低減され、信号配線における信号伝送速度が向上され、
半導体集積回路装置の高速動作が可能となる。また、下
部電極はエアギャップ以外の領域においてパッシベーシ
ョン膜によって支持されるため、機械的な強度が低下さ
れることはなく、信頼性の高い半導体集積回路装置とし
て構成される。
【００１０】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の実施形態の平面図と
そのＡＡ線断面図である。半導体基板１１の主面には図
示を省略する種々の半導体素子が形成されており、その
上に層間絶縁膜１２が形成され、複数本の信号配線１３
及び電源配線１４が所要のパターンに形成されている。
そして、前記信号配線１３及び電源配線１４を覆うよう
にシリコン酸化膜からなるパッシベーション膜１５が被
着されており、このパッシベーション膜１５上にアルミ
ニウム等の金属膜からなる下部電極１６が所要のパター
ンに形成され、その上にシリコン酸化膜或いはシリコン
窒化膜からなる容量絶縁膜１７が形成され、さらにその
上にアルミニウム等の金属膜からなる上部電極１８が前
記下部電極１６と対向配置されるように形成されてお
り、これら下部電極１６、容量絶縁膜１７、上部電極１
８でコンデンサ１９が形成されている。また、前記下部
電極１６を構成する金属膜の一部でボンディングパッド
２０が形成されている。さらに、前記パッシベーション
膜１５にはスルーホール２１，２２が開口されており、
前記下部電極１６及び上部電極１８は前記スルーホール
２１，２２を通して前記電源配線１４を構成するＧＮＤ
配線及びＶＤＤ配線にそれぞれ接続されている。そし
て、前記下部電極１６の直下の領域の前記パッシベーシ
ョン膜１５には、平面形状がストライプ状をした凹溝が
形成され、この凹溝によって空洞化されたエアギャップ
２３が形成されている。なお、この実施形態では前記エ
アギャップ２３の表面にはシリコン窒化膜２４が被着さ
れている。また、前記上部電極１８上には、最上パッシ
ベーション膜２５が被着されている。
参照して説明する。図１は本発明の実施形態の平面図と
そのＡＡ線断面図である。半導体基板１１の主面には図
示を省略する種々の半導体素子が形成されており、その
上に層間絶縁膜１２が形成され、複数本の信号配線１３
及び電源配線１４が所要のパターンに形成されている。
そして、前記信号配線１３及び電源配線１４を覆うよう
にシリコン酸化膜からなるパッシベーション膜１５が被
着されており、このパッシベーション膜１５上にアルミ
ニウム等の金属膜からなる下部電極１６が所要のパター
ンに形成され、その上にシリコン酸化膜或いはシリコン
窒化膜からなる容量絶縁膜１７が形成され、さらにその
上にアルミニウム等の金属膜からなる上部電極１８が前
記下部電極１６と対向配置されるように形成されてお
り、これら下部電極１６、容量絶縁膜１７、上部電極１
８でコンデンサ１９が形成されている。また、前記下部
電極１６を構成する金属膜の一部でボンディングパッド
２０が形成されている。さらに、前記パッシベーション
膜１５にはスルーホール２１，２２が開口されており、
前記下部電極１６及び上部電極１８は前記スルーホール
２１，２２を通して前記電源配線１４を構成するＧＮＤ
配線及びＶＤＤ配線にそれぞれ接続されている。そし
て、前記下部電極１６の直下の領域の前記パッシベーシ
ョン膜１５には、平面形状がストライプ状をした凹溝が
形成され、この凹溝によって空洞化されたエアギャップ
２３が形成されている。なお、この実施形態では前記エ
アギャップ２３の表面にはシリコン窒化膜２４が被着さ
れている。また、前記上部電極１８上には、最上パッシ
ベーション膜２５が被着されている。
【００１１】この構成によれば、下部電極１６の直下に
おけるパッシベーション膜１５は、エアギャップ２３が
形成された領域が空洞、すなわち空気層で構成されるた
め、パッシベーション膜が存在される面積が低減されて
パッシベーション膜１５全体としての誘電率が低下され
る。このため、下部電極１６と信号配線１３との間の寄
生容量が低減され、信号配線における信号伝送速度が向
上され、高速動作の可能な半導体集積回路装置を得るこ
とが可能となる。因みに、エアギャップ２３を０．５μ
ｍ幅にしたときには、３０％程度の寄生容量を低減する
ことが可能とされている。また、その一方で、この構造
では、下部電極１６はエアギャップ２３以外の領域にお
いては、その下面がパッシベーション膜１５の表面に接
触されてパッシベーション膜によって支持されるため、
下部電極１６ないしコンデンサ１９機械的な強度が低下
されることはなく、信頼性の高い半導体集積回路装置と
して構成される。
おけるパッシベーション膜１５は、エアギャップ２３が
形成された領域が空洞、すなわち空気層で構成されるた
め、パッシベーション膜が存在される面積が低減されて
パッシベーション膜１５全体としての誘電率が低下され
る。このため、下部電極１６と信号配線１３との間の寄
生容量が低減され、信号配線における信号伝送速度が向
上され、高速動作の可能な半導体集積回路装置を得るこ
とが可能となる。因みに、エアギャップ２３を０．５μ
ｍ幅にしたときには、３０％程度の寄生容量を低減する
ことが可能とされている。また、その一方で、この構造
では、下部電極１６はエアギャップ２３以外の領域にお
いては、その下面がパッシベーション膜１５の表面に接
触されてパッシベーション膜によって支持されるため、
下部電極１６ないしコンデンサ１９機械的な強度が低下
されることはなく、信頼性の高い半導体集積回路装置と
して構成される。
【００１２】図２ないし図４は図１の半導体集積回路装
置の製造方法を工程順に示す図である。なお、各図にお
いて（ａ）は平面図、（ｂ）はそのＢＢ線断面図であ
る。先ず、図２（ａ），（ｂ）のように、半導体基板１
１上に図外の半導体素子を形成し、かつその上に層間絶
縁膜１２及び電源配線１３と信号配線１４を形成した
後、これらの配線を覆うようにパッシベーション膜１５
を形成する。次いで、パッシベーション膜１５上にフォ
トレジスト膜３０を形成し、このフォトレジスト膜３０
をストライプ状に開口する。しかる上で、前記フォトレ
ジスト３０をマクスとしてパッシベーション膜１５を選
択エッチングすることにより、パッシベーション膜１５
にストライプ状の凹溝３１を開口する。
置の製造方法を工程順に示す図である。なお、各図にお
いて（ａ）は平面図、（ｂ）はそのＢＢ線断面図であ
る。先ず、図２（ａ），（ｂ）のように、半導体基板１
１上に図外の半導体素子を形成し、かつその上に層間絶
縁膜１２及び電源配線１３と信号配線１４を形成した
後、これらの配線を覆うようにパッシベーション膜１５
を形成する。次いで、パッシベーション膜１５上にフォ
トレジスト膜３０を形成し、このフォトレジスト膜３０
をストライプ状に開口する。しかる上で、前記フォトレ
ジスト３０をマクスとしてパッシベーション膜１５を選
択エッチングすることにより、パッシベーション膜１５
にストライプ状の凹溝３１を開口する。
【００１３】次いで、図３（ａ），（ｂ）のように、前
記パッシベーション膜１５上に薄くストッパ絶縁膜とし
てのシリコン窒化膜２４を形成し、しかる上で全面にＢ
ＰＳＧ膜３２を塗布して前記凹溝３１を覆う。その後、
前記ＢＰＳＧ膜３２をエッチングバックして表面を平坦
化することで、前記凹溝３１の内部にのみＢＰＳＧ膜３
２を残す。このとき、前記シリコン窒化膜２４は前記パ
ッシベーション膜１５上に残している。
記パッシベーション膜１５上に薄くストッパ絶縁膜とし
てのシリコン窒化膜２４を形成し、しかる上で全面にＢ
ＰＳＧ膜３２を塗布して前記凹溝３１を覆う。その後、
前記ＢＰＳＧ膜３２をエッチングバックして表面を平坦
化することで、前記凹溝３１の内部にのみＢＰＳＧ膜３
２を残す。このとき、前記シリコン窒化膜２４は前記パ
ッシベーション膜１５上に残している。
【００１４】次いで、図４（ａ），（ｂ）のように、図
外のフォトレジストを利用して前記パッシベーション膜
１５の所要箇所にスルーホール２１，２２を開口した
後、アルミニウム膜を蒸着し、かつこれを所要のパター
ンに形成して下部電極１６を形成する。また、これと同
時に前記アルミニウム膜の一部でボンディングパッド２
０を形成する。このとき前記スルーホール２１，２２内
には前記アルミニウムが埋設され、スルーホール２１を
介して下部電極１６は電源配線１４に電気接続される。
さらに、その上にシリコン窒化膜を形成して前記下部電
極１６を覆うパターン形状に選択エッチングして容量絶
縁膜１７を形成し、さらに、その上に上部電極となるア
ルミニウム膜を蒸着し、かつこのアルミニウム膜をパタ
ーン形成することで上部電極１８を形成し、コンデンサ
１９を形成する。このとき、上部電極１８は前記スルー
ホール２２を通して電源配線１４に接続される。
外のフォトレジストを利用して前記パッシベーション膜
１５の所要箇所にスルーホール２１，２２を開口した
後、アルミニウム膜を蒸着し、かつこれを所要のパター
ンに形成して下部電極１６を形成する。また、これと同
時に前記アルミニウム膜の一部でボンディングパッド２
０を形成する。このとき前記スルーホール２１，２２内
には前記アルミニウムが埋設され、スルーホール２１を
介して下部電極１６は電源配線１４に電気接続される。
さらに、その上にシリコン窒化膜を形成して前記下部電
極１６を覆うパターン形状に選択エッチングして容量絶
縁膜１７を形成し、さらに、その上に上部電極となるア
ルミニウム膜を蒸着し、かつこのアルミニウム膜をパタ
ーン形成することで上部電極１８を形成し、コンデンサ
１９を形成する。このとき、上部電極１８は前記スルー
ホール２２を通して電源配線１４に接続される。
【００１５】しかる上で、前記ＢＰＳＧ膜３２を、シリ
コン窒化膜２４に対してエッチング選択比が大きくなる
条件でウェットエッチングする。これにより、前記凹溝
３１内のＢＰＳＧ膜３２がエッチング除去される。この
とき、前記下部電極１６の直下においても、凹溝３１の
両端部を通してエッチング液が凹溝３１内にまで浸入さ
れるため、下部電極１６の直下のＢＰＳＧ膜３２もエッ
チング除去されることになり、その結果、図１に示した
ように、下部電極１６の直下に凹溝３１からなるエアギ
ャップ２３が形成されることになる。その後、最上パッ
シベーション膜２５を堆積させるが、この際には前記下
部電極１６の直下には最上パッシベーション膜２５が堆
積されることはなく、エアギャップ２３は保持される。
コン窒化膜２４に対してエッチング選択比が大きくなる
条件でウェットエッチングする。これにより、前記凹溝
３１内のＢＰＳＧ膜３２がエッチング除去される。この
とき、前記下部電極１６の直下においても、凹溝３１の
両端部を通してエッチング液が凹溝３１内にまで浸入さ
れるため、下部電極１６の直下のＢＰＳＧ膜３２もエッ
チング除去されることになり、その結果、図１に示した
ように、下部電極１６の直下に凹溝３１からなるエアギ
ャップ２３が形成されることになる。その後、最上パッ
シベーション膜２５を堆積させるが、この際には前記下
部電極１６の直下には最上パッシベーション膜２５が堆
積されることはなく、エアギャップ２３は保持される。
【００１６】ここで、前記エアギャップの平面形状は、
前記したストライプ状に限られるものではなく、凹溝３
１内に埋設したＢＰＳＧ膜３２等に対して下部電極１６
の直下にまでエッチング液が浸入可能な構成であれば、
例えば格子状に形成してもよい。また、エアギャップ２
３の面積を可及的に大きなものとするために、凹溝の長
さ方向に沿う複数箇所の幅寸法を拡幅し、この拡幅部に
おいてエアギャップを構成するようにしてもよい。この
拡幅部の形状としては、矩形あるいは円形に形成しても
よい。また、エアギャップをなるべく配線の直上に配置
するように構成すれば、エアギャップ効果をより高める
ことが可能となる。
前記したストライプ状に限られるものではなく、凹溝３
１内に埋設したＢＰＳＧ膜３２等に対して下部電極１６
の直下にまでエッチング液が浸入可能な構成であれば、
例えば格子状に形成してもよい。また、エアギャップ２
３の面積を可及的に大きなものとするために、凹溝の長
さ方向に沿う複数箇所の幅寸法を拡幅し、この拡幅部に
おいてエアギャップを構成するようにしてもよい。この
拡幅部の形状としては、矩形あるいは円形に形成しても
よい。また、エアギャップをなるべく配線の直上に配置
するように構成すれば、エアギャップ効果をより高める
ことが可能となる。
【００１７】また、前記実施形態では、凹溝３１内に埋
設したＢＰＳＧ膜３２をパッシベーション膜１５に対し
て選択的にエッチング除去するために、パッシベーショ
ン膜１５及び凹溝３１の表面にストッパ膜としてシリコ
ン窒化膜２４を形成しているが、凹溝３１内にパッシベ
ーション膜１５とはエッチング選択比の大きな材料を埋
設すれば、前記ストッパ膜２４を省略することも可能で
ある。なお、本発明におけるパッシベーション膜は必ず
しも素子を封止するために設けられる膜に限られるもの
ではなく、いわゆる層間絶縁膜と称される上下の配線あ
るいは導電層間を絶縁膜するための絶縁膜をも含むもの
であることは言うまでもない。
設したＢＰＳＧ膜３２をパッシベーション膜１５に対し
て選択的にエッチング除去するために、パッシベーショ
ン膜１５及び凹溝３１の表面にストッパ膜としてシリコ
ン窒化膜２４を形成しているが、凹溝３１内にパッシベ
ーション膜１５とはエッチング選択比の大きな材料を埋
設すれば、前記ストッパ膜２４を省略することも可能で
ある。なお、本発明におけるパッシベーション膜は必ず
しも素子を封止するために設けられる膜に限られるもの
ではなく、いわゆる層間絶縁膜と称される上下の配線あ
るいは導電層間を絶縁膜するための絶縁膜をも含むもの
であることは言うまでもない。
【００１８】
【発明の効果】以上説明したように本発明は、コンデン
サの下部電極の直下のパッシベーション膜に複数のエア
ギャップを配列することにより、下部電極の直下におけ
るパッシベーション膜は、エアギャップが形成された領
域が空洞に置き換えられるため、パッシベーションの実
質的な面積が低減されてパッシベーション膜全体として
の誘電率が低下される。このため、半導体素子に接続さ
れる配線と、その上に形成されるコンデンサを構成する
下部電極との間のパッシベーション膜における全体的な
誘電率を低下させ、下部電極と配線との間の寄生容量を
低減することができる。また、その一方で、下部電極は
エアギャップ以外の領域においてパッシベーション膜に
よって支持されるため、機械的な強度の低下が防止で
き、信頼性の高い半導体集積回路装置が構成できる。
サの下部電極の直下のパッシベーション膜に複数のエア
ギャップを配列することにより、下部電極の直下におけ
るパッシベーション膜は、エアギャップが形成された領
域が空洞に置き換えられるため、パッシベーションの実
質的な面積が低減されてパッシベーション膜全体として
の誘電率が低下される。このため、半導体素子に接続さ
れる配線と、その上に形成されるコンデンサを構成する
下部電極との間のパッシベーション膜における全体的な
誘電率を低下させ、下部電極と配線との間の寄生容量を
低減することができる。また、その一方で、下部電極は
エアギャップ以外の領域においてパッシベーション膜に
よって支持されるため、機械的な強度の低下が防止で
き、信頼性の高い半導体集積回路装置が構成できる。
【図１】本発明の半導体集積回路装置の一実施形態の平
面図とそのＡＡ線断面図である。
面図とそのＡＡ線断面図である。
【図２】図１の半導体集積回路装置の製造方法を工程順
に示す平面図とそのＢＢ線断面図のその１である。
に示す平面図とそのＢＢ線断面図のその１である。
【図３】図１の半導体集積回路装置の製造方法を工程順
に示す平面図とそのＢＢ線断面図のその２である。
に示す平面図とそのＢＢ線断面図のその２である。
【図４】図１の半導体集積回路装置の製造方法を工程順
に示す平面図とそのＢＢ線断面図のその３である。
に示す平面図とそのＢＢ線断面図のその３である。
【図５】従来の半導体集積回路装置の断面図である。
【符号の説明】 １１ 半導体基板 １２ 層間絶縁膜 １３ 信号配線 １４ 電源配線 １５ パッシベーション膜 １６ 下部電極 １７ 容量絶縁膜 １８ 上部電極 １９ コンデンサ ２１，２２ スルーホール ２３ エアギャップ ２４ シリコン窒化膜 ２５ 最上パッシベーション膜 ３１ 凹溝 ３２ ＢＰＳＧ膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年７月１３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 半導体集積回路装置及びその製造方法
Claims (5)
- 【請求項１】 半導体素子が形成された半導体基板上に
パッシベーション膜が形成され、前記パッシベーション
膜上に下部電極、容量絶縁膜、上部電極が順次積層され
たコンデンサを備える半導体集積回路装置において、前
記下部電極の直下領域に前記パッシベーション膜に設け
た凹溝からなる複数のエアギャップが配列形成されてい
ることを特徴とする半導体集積回路装置。 - 【請求項２】 前記エアギャップは、前記パッシベーシ
ョン膜をストライプ状の平面パターンとして選択除去し
て形成されている請求項１に記載の半導体集積回路装
置。 - 【請求項３】 前記パッシベーション膜の前記エアギャ
ップ間に存在する領域は前記下部電極の下面に接触され
ている請求項１又は２に記載の半導体集積回路装置。 - 【請求項４】 半導体素子が形成された半導体基板上に
パッシベーション膜を形成する工程と、前記パッシベー
ション膜を選択的にエッチングして所要領域に所要間隔
をおいて複数の凹溝を形成する工程と、前記パッシベー
ション膜及び凹溝の表面にストッパ絶縁膜を形成する工
程と、前記凹溝内に前記ストッパ絶縁膜とはエッチング
選択比のある材料を埋設する工程と、前記パッシベーシ
ョン膜及び前記埋設した材料の表面上に下部電極、容量
絶縁膜、上部電極を形成してコンデンサを形成する工程
と、前記凹溝内に埋設した材料を選択的にエッチング除
去する工程とを含むことを特徴とする半導体集積回路装
置の製造方法。 - 【請求項５】 半導体素子が形成された半導体基板上に
パッシベーション膜を形成する工程と、前記パッシベー
ション膜を選択的にエッチングして所要領域に所要間隔
をおいて複数の凹溝を形成する工程と、前記凹溝内に前
記パッシベーション膜とはエッチング選択比のある材料
を埋設する工程と、前記パッシベーション膜及び前記埋
設した材料の表面上に下部電極、容量絶縁膜、上部電極
を形成してコンデンサを形成する工程と、前記凹溝内に
埋設した材料を選択的にエッチング除去する工程とを含
むことを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125473A JP3129284B2 (ja) | 1998-05-08 | 1998-05-08 | 半導集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10125473A JP3129284B2 (ja) | 1998-05-08 | 1998-05-08 | 半導集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330232A true JPH11330232A (ja) | 1999-11-30 |
| JP3129284B2 JP3129284B2 (ja) | 2001-01-29 |
Family
ID=14910968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10125473A Expired - Fee Related JP3129284B2 (ja) | 1998-05-08 | 1998-05-08 | 半導集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3129284B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465339B2 (en) * | 1997-12-19 | 2002-10-15 | Texas Instruments Incorporated | Technique for intralevel capacitive isolation of interconnect paths |
| JP2004335993A (ja) * | 2002-10-17 | 2004-11-25 | Samsung Electronics Co Ltd | 集積回路キャパシタ構造 |
| JP2010283307A (ja) * | 2009-06-08 | 2010-12-16 | Canon Inc | 半導体装置、及び半導体装置の製造方法 |
-
1998
- 1998-05-08 JP JP10125473A patent/JP3129284B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465339B2 (en) * | 1997-12-19 | 2002-10-15 | Texas Instruments Incorporated | Technique for intralevel capacitive isolation of interconnect paths |
| JP2004335993A (ja) * | 2002-10-17 | 2004-11-25 | Samsung Electronics Co Ltd | 集積回路キャパシタ構造 |
| JP2010283307A (ja) * | 2009-06-08 | 2010-12-16 | Canon Inc | 半導体装置、及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3129284B2 (ja) | 2001-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736791A (en) | Semiconductor device and bonding pad structure therefor | |
| US8592925B2 (en) | Functional device with functional structure of a microelectromechanical system disposed in a cavity of a substrate, and manufacturing method thereof | |
| US6163065A (en) | Energy-absorbing stable guard ring | |
| KR100390594B1 (ko) | 캐비티 구조물 및 반도체 장치 | |
| JP4567126B2 (ja) | 集積デバイスの製造方法および集積デバイス | |
| KR920005453B1 (ko) | 반도체 접속장치 형성방법 | |
| US11011548B2 (en) | Electronic device and method of manufacturing the same | |
| JP3129284B2 (ja) | 半導集積回路装置の製造方法 | |
| JP4248355B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9923336B2 (en) | Laser diode and method of manufacturing laser diode | |
| KR20060037655A (ko) | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. | |
| JPWO2003012859A1 (ja) | 電極構造、薄膜構造体の製造方法 | |
| JP7530238B2 (ja) | 半導体光素子及びその製造方法 | |
| JP3974537B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US5880528A (en) | Energy absorbing structures to prevent damage to an integrated circuit | |
| US7495301B2 (en) | Thin film accelerometer | |
| TWI571978B (zh) | A method of manufacturing a microelement with a support structure | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| KR19990078099A (ko) | 반도체장치 및 그 제조방법 | |
| JPS6265346A (ja) | 半導体装置の製造方法 | |
| JPH08306784A (ja) | 半導体装置およびその製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP3342778B2 (ja) | 半導体装置の製造方法 | |
| JPS6239823B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |