JPH11330389A - 誘電体メモリの製造方法 - Google Patents
誘電体メモリの製造方法Info
- Publication number
- JPH11330389A JPH11330389A JP10133153A JP13315398A JPH11330389A JP H11330389 A JPH11330389 A JP H11330389A JP 10133153 A JP10133153 A JP 10133153A JP 13315398 A JP13315398 A JP 13315398A JP H11330389 A JPH11330389 A JP H11330389A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- lower electrode
- manufacturing
- liquid phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Conductive Materials (AREA)
Abstract
(57)【要約】
【課題】 ＤＲＡＭやＦＲＡＭなどの誘電体メモリにお
いて、例えばセルサイズを50μm 角以下とするような場
合においても、誘電体膜のウエハ面内での電気的特性の
均一性を高め、信頼性に優れる誘電体メモリを高歩留り
で作製することを可能にする。 【解決手段】 基板上１に、ＸＲｕＯ3 （Ｘ：Ｃａ、Ｓ
ｒおよびＢａから選ばれる少なくとも 1種）膜や（Ｌａ
0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる下部電極２を、ゾル
ゲル法、ＭＯＤ法、水熱合成法などの液相を用いた成膜
方法を適用して形成する。この下部電極２上に、ペロブ
スカイト構造を有する酸化物からなる誘電体膜４を同様
に液相を用いて成膜し、この誘電体膜４上に上部電極５
を成膜する。
いて、例えばセルサイズを50μm 角以下とするような場
合においても、誘電体膜のウエハ面内での電気的特性の
均一性を高め、信頼性に優れる誘電体メモリを高歩留り
で作製することを可能にする。 【解決手段】 基板上１に、ＸＲｕＯ3 （Ｘ：Ｃａ、Ｓ
ｒおよびＢａから選ばれる少なくとも 1種）膜や（Ｌａ
0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる下部電極２を、ゾル
ゲル法、ＭＯＤ法、水熱合成法などの液相を用いた成膜
方法を適用して形成する。この下部電極２上に、ペロブ
スカイト構造を有する酸化物からなる誘電体膜４を同様
に液相を用いて成膜し、この誘電体膜４上に上部電極５
を成膜する。
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体メモリの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】現在広く用いられているＤＲＡＭ（ダイ
ナミック・ランダム・アクセス・メモリ）のＩＣメモリ
では、集積度の向上に伴ってメモリセルの微小化が進め
られていること。このため、十分な電荷を蓄積するため
に、誘電率の高いＢａＴｉ０3や（Ｂａx Ｓｒ1-x ）Ｔ
ｉＯ3 （ＢＳＴＯ）などからなる誘電体の使用が検討さ
れている。
ナミック・ランダム・アクセス・メモリ）のＩＣメモリ
では、集積度の向上に伴ってメモリセルの微小化が進め
られていること。このため、十分な電荷を蓄積するため
に、誘電率の高いＢａＴｉ０3や（Ｂａx Ｓｒ1-x ）Ｔ
ｉＯ3 （ＢＳＴＯ）などからなる誘電体の使用が検討さ
れている。
【０００３】一方、現在のＤＲＡＭは電気的に書込み・
消去ができるものの、電源を切ると記憶データが消えて
しまうという大きな欠点を有している。このため、ＤＲ
ＡＭと同様に、高速、大容量、低消費電力を保ちなが
ら、電源を切っても記憶されたデータが消えない不揮発
性を備えた強誘電体メモリ（ＦＲＡＭ（フェロエレクト
リック・ランダム・アクセス・メモリ）が注目されてい
る。
消去ができるものの、電源を切ると記憶データが消えて
しまうという大きな欠点を有している。このため、ＤＲ
ＡＭと同様に、高速、大容量、低消費電力を保ちなが
ら、電源を切っても記憶されたデータが消えない不揮発
性を備えた強誘電体メモリ（ＦＲＡＭ（フェロエレクト
リック・ランダム・アクセス・メモリ）が注目されてい
る。
【０００４】ＦＲＡＭはＤＲＡＭのキャパシタ部分を強
誘電体で置き換え、記憶機能を持たせたものである。図
６に示すようなヒステリシスを有する強誘電体は、自発
的な電気分極を有し、その自発分極が電場をかけること
により方向が反転する結晶である。このような強誘電体
においては、かける電圧の正負を切り換えることによ
り、＋または−の電荷を結晶表面に誘起することができ
る。電圧を切っても、この＋または−の電荷は保持され
るため、不揮発性とすることができる。この状態を 0と
1に対応させてメモリを構成している。メモリセルは、
例えばシリコン基板上に形成されたＣＭＯＳトランジス
タと、その上に形成された強誘電体キャパシタとから構
成される。
誘電体で置き換え、記憶機能を持たせたものである。図
６に示すようなヒステリシスを有する強誘電体は、自発
的な電気分極を有し、その自発分極が電場をかけること
により方向が反転する結晶である。このような強誘電体
においては、かける電圧の正負を切り換えることによ
り、＋または−の電荷を結晶表面に誘起することができ
る。電圧を切っても、この＋または−の電荷は保持され
るため、不揮発性とすることができる。この状態を 0と
1に対応させてメモリを構成している。メモリセルは、
例えばシリコン基板上に形成されたＣＭＯＳトランジス
タと、その上に形成された強誘電体キャパシタとから構
成される。
【０００５】ＦＲＡＭ用の強誘電体としては、電圧を切
ったときの電荷（残留分極Ｐr)が大きいことから、例え
ばジルコンチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ：ＰＺ
Ｔ）やＢｉ化合物であるＢｉ4 Ｔｉ3 Ｏ12、ＳｒＢｉ2
Ｔａ2 Ｏ9 などの強誘電性を示すペロブスカイト型酸化
物が用いられている。また、ペロブスカイト型酸化物か
らなる強誘電体膜の上下に配置される電極には、Ｐｔ、
Ｉｒ、Ｒｕ、Ｒｈなどの貴金属またはこれらの合金や、
強誘電体膜と同一の結晶構造を有する導電性ペロブスカ
イト型酸化物、例えばＳｒＲｕＯ3 や（Ｌａ0.5 Ｓｒ
0.5 ）ＣｏＯ3 などを用いることが検討されている。
ったときの電荷（残留分極Ｐr)が大きいことから、例え
ばジルコンチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ：ＰＺ
Ｔ）やＢｉ化合物であるＢｉ4 Ｔｉ3 Ｏ12、ＳｒＢｉ2
Ｔａ2 Ｏ9 などの強誘電性を示すペロブスカイト型酸化
物が用いられている。また、ペロブスカイト型酸化物か
らなる強誘電体膜の上下に配置される電極には、Ｐｔ、
Ｉｒ、Ｒｕ、Ｒｈなどの貴金属またはこれらの合金や、
強誘電体膜と同一の結晶構造を有する導電性ペロブスカ
イト型酸化物、例えばＳｒＲｕＯ3 や（Ｌａ0.5 Ｓｒ
0.5 ）ＣｏＯ3 などを用いることが検討されている。
【０００６】上述したような下部電極、誘電体膜および
上部電極の成膜方法としては、スパッタ法が一般的に採
用されている。ここで、スパッタ法ではターゲットから
スパッタにより叩き出された元素が基板上に堆積する
が、例えばＳｒとＲｕではスパッタされる程度（スパッ
タ速度など）が異なるため、完全に量論組成のＳｒＲｕ
Ｏ3 とはならず、局所的に分析するとＳｒが過剰な部分
やＲｕが過剰な部分が形成されてしまう。過剰なＳｒが
存在した場合、例えばＰＺＴの結晶化熱処理により、こ
のＳｒはＰＺＴと反応してＰＺＴ中に固溶し、（Ｐｂ，
Ｓｒ)(Ｚｒ，Ｔｉ）Ｏ3 を形成する。その結果、キュリ
ー点の低下や残留分極を低下させるというような重大な
結果を招いてしまう。
上部電極の成膜方法としては、スパッタ法が一般的に採
用されている。ここで、スパッタ法ではターゲットから
スパッタにより叩き出された元素が基板上に堆積する
が、例えばＳｒとＲｕではスパッタされる程度（スパッ
タ速度など）が異なるため、完全に量論組成のＳｒＲｕ
Ｏ3 とはならず、局所的に分析するとＳｒが過剰な部分
やＲｕが過剰な部分が形成されてしまう。過剰なＳｒが
存在した場合、例えばＰＺＴの結晶化熱処理により、こ
のＳｒはＰＺＴと反応してＰＺＴ中に固溶し、（Ｐｂ，
Ｓｒ)(Ｚｒ，Ｔｉ）Ｏ3 を形成する。その結果、キュリ
ー点の低下や残留分極を低下させるというような重大な
結果を招いてしまう。
【０００７】このような問題はＰＺＴに限らず、上記し
たＢｉ化合物などの強誘電体やＢａＴｉＯ3 を主体とし
た誘電体においても、キュリー点の変化、誘電率の減
少、残留分極の減少など、電気的特性に悪影響を及ぼし
ている。さらに、電極構成材料としてＢａＲｕＯ3 、Ｃ
ａＲｕＯ3 、（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 などを用い
た場合にも同様であり、ＢａＲｕＯ3 やＣａＲｕＯ3 で
は未反応のＢａやＣａが、また（Ｌａ0.5 Ｓｒ0.5 ）Ｃ
ｏＯ3 では未反応のＬａ、Ｓｒ、Ｃｏが誘電体の電気特
性に悪影響を及ぼす。
たＢｉ化合物などの強誘電体やＢａＴｉＯ3 を主体とし
た誘電体においても、キュリー点の変化、誘電率の減
少、残留分極の減少など、電気的特性に悪影響を及ぼし
ている。さらに、電極構成材料としてＢａＲｕＯ3 、Ｃ
ａＲｕＯ3 、（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 などを用い
た場合にも同様であり、ＢａＲｕＯ3 やＣａＲｕＯ3 で
は未反応のＢａやＣａが、また（Ｌａ0.5 Ｓｒ0.5 ）Ｃ
ｏＯ3 では未反応のＬａ、Ｓｒ、Ｃｏが誘電体の電気特
性に悪影響を及ぼす。
【０００８】電極面積が 100μm 角を超える比較的大き
なキャパシタを形成する場合には、上記した組成のミク
ロな不均一性はそれほど問題にはならないが、セルサイ
ズが小さくなるほど問題が顕著に現われる。特に、セル
サイズが50μm 角以下のキャパシタセルを作製した場
合、組成のばらつきは大きな問題となり、具体的には残
留分極、リーク電流、疲労特性、誘電率などの電気的特
性がウエハ面内で不均一となる。実際に用いられるＤＲ
ＡＭやＦＲＡＭのセルサイズは10μm 角以下であり、こ
れは深刻な問題である。
なキャパシタを形成する場合には、上記した組成のミク
ロな不均一性はそれほど問題にはならないが、セルサイ
ズが小さくなるほど問題が顕著に現われる。特に、セル
サイズが50μm 角以下のキャパシタセルを作製した場
合、組成のばらつきは大きな問題となり、具体的には残
留分極、リーク電流、疲労特性、誘電率などの電気的特
性がウエハ面内で不均一となる。実際に用いられるＤＲ
ＡＭやＦＲＡＭのセルサイズは10μm 角以下であり、こ
れは深刻な問題である。
【０００９】さらに、ＰＺＴやＢａＴｉＯ3 などの誘電
体をスパッタ法で成膜する場合においても、誘電体を構
成する元素のスパッタされる速度が異なるため、基板表
面に堆積する誘電体膜の組成が不均一になるという問題
がある。このような誘電体膜の組成のばらつきも電気的
特性の不均一の原因となる。
体をスパッタ法で成膜する場合においても、誘電体を構
成する元素のスパッタされる速度が異なるため、基板表
面に堆積する誘電体膜の組成が不均一になるという問題
がある。このような誘電体膜の組成のばらつきも電気的
特性の不均一の原因となる。
【００１０】
【発明が解決しようとする課題】上述したように、電極
としてのＸＲｕＯ3 （ＸはＣａ、ＳｒおよびＢａから選
ばれる少なくとも 1種）膜や（Ｌａ0.5 Ｓｒ0.5 ）Ｃｏ
Ｏ3 膜をスパッタ法で成膜した場合、特にセル面積を50
μm 角以下というように微小化する際に、ペロブスカイ
ト構造を構成しない未反応な成分などが誘電体膜中に固
溶して、誘電体膜の電気的特性がウエハ面内で不均一に
なるというような問題が生じている。さらに、ＰＺＴや
ＢａＴｉＯ3 などの誘電体をスパッタ法で成膜する場合
においても、誘電体膜の組成にばらつきが生じ、これも
ウエハ面内での電気的特性の不均一の原因となる。
としてのＸＲｕＯ3 （ＸはＣａ、ＳｒおよびＢａから選
ばれる少なくとも 1種）膜や（Ｌａ0.5 Ｓｒ0.5 ）Ｃｏ
Ｏ3 膜をスパッタ法で成膜した場合、特にセル面積を50
μm 角以下というように微小化する際に、ペロブスカイ
ト構造を構成しない未反応な成分などが誘電体膜中に固
溶して、誘電体膜の電気的特性がウエハ面内で不均一に
なるというような問題が生じている。さらに、ＰＺＴや
ＢａＴｉＯ3 などの誘電体をスパッタ法で成膜する場合
においても、誘電体膜の組成にばらつきが生じ、これも
ウエハ面内での電気的特性の不均一の原因となる。
【００１１】本発明は、このような課題に対処するため
になされたもので、例えばセルサイズを50μm 角以下と
するような場合においても、誘電体膜のウエハ面内での
電気的特性の均一性を高めることができ、信頼性に優れ
る誘電体メモリを高歩留りで作製することを可能にした
誘電体メモリの製造方法を提供することを目的としてい
る。
になされたもので、例えばセルサイズを50μm 角以下と
するような場合においても、誘電体膜のウエハ面内での
電気的特性の均一性を高めることができ、信頼性に優れ
る誘電体メモリを高歩留りで作製することを可能にした
誘電体メモリの製造方法を提供することを目的としてい
る。
【００１２】
【課題を解決するための手段】本発明の誘電体メモリの
製造方法は、請求項１に記載したように、基板上にＸＲ
ｕＯ3 （ただし、ＸはＣａ、ＳｒおよびＢａから選ばれ
る少なくとも 1種の元素を示す）および（Ｌａ0.5 Ｓｒ
0.5 ）ＣｏＯ3 から選ばれる少なくとも 1種の導電性酸
化物を用いた下部電極を、液相を用いることにより成膜
する工程と、前記下部電極上に誘電体膜を成膜する工程
とを具備することを特徴としている。
製造方法は、請求項１に記載したように、基板上にＸＲ
ｕＯ3 （ただし、ＸはＣａ、ＳｒおよびＢａから選ばれ
る少なくとも 1種の元素を示す）および（Ｌａ0.5 Ｓｒ
0.5 ）ＣｏＯ3 から選ばれる少なくとも 1種の導電性酸
化物を用いた下部電極を、液相を用いることにより成膜
する工程と、前記下部電極上に誘電体膜を成膜する工程
とを具備することを特徴としている。
【００１３】本発明の誘電体メモリの製造方法は、さら
に請求項２に記載したように、前記誘電体膜を液相を用
いることにより成膜することを特徴としている。またさ
らに、請求項３に記載したように、ＸＲｕＯ3 （ただ
し、ＸはＣａ、ＳｒおよびＢａから選ばれる少なくとも
1種の元素を示す）および（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ
3 から選ばれる少なくとも 1種の導電性酸化物を用いた
上部電極を、前記誘電体膜上に液相を用いることにより
成膜する工程を具備することを特徴としている。
に請求項２に記載したように、前記誘電体膜を液相を用
いることにより成膜することを特徴としている。またさ
らに、請求項３に記載したように、ＸＲｕＯ3 （ただ
し、ＸはＣａ、ＳｒおよびＢａから選ばれる少なくとも
1種の元素を示す）および（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ
3 から選ばれる少なくとも 1種の導電性酸化物を用いた
上部電極を、前記誘電体膜上に液相を用いることにより
成膜する工程を具備することを特徴としている。
【００１４】本発明の誘電体メモリの製造方法におい
て、液相を用いた成膜工程は例えば請求項６に記載した
ように、例えばゾルゲル法、ＭＯＤ（メタル・オーガニ
ック・デポジション）法または水熱合成法を適用して実
施される。また、請求項７に記載したように、前記下部
電極を構成する導電性酸化物は厚さが 100nm以下である
ことが好ましい。
て、液相を用いた成膜工程は例えば請求項６に記載した
ように、例えばゾルゲル法、ＭＯＤ（メタル・オーガニ
ック・デポジション）法または水熱合成法を適用して実
施される。また、請求項７に記載したように、前記下部
電極を構成する導電性酸化物は厚さが 100nm以下である
ことが好ましい。
【００１５】本発明者等は導電性酸化物膜や誘電体膜の
組成の均一性に着目して研究を重ねた結果、ＸＲｕＯ3
膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる電極を、
液相を用いることにより成膜した場合、その上に形成し
たキャパシタセルの電気的特性がウエハ面内で均一にな
ることを見出した。一般に、液相の中では構成される元
素が分子レベルのオーダで混合されている。従って、基
板上に液相をコーティングした場合、スパッタ法やＣＶ
Ｄ法とは異なり、組成ずれを生じさせることなく、所望
の膜を均一に成膜することができる。
組成の均一性に着目して研究を重ねた結果、ＸＲｕＯ3
膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる電極を、
液相を用いることにより成膜した場合、その上に形成し
たキャパシタセルの電気的特性がウエハ面内で均一にな
ることを見出した。一般に、液相の中では構成される元
素が分子レベルのオーダで混合されている。従って、基
板上に液相をコーティングした場合、スパッタ法やＣＶ
Ｄ法とは異なり、組成ずれを生じさせることなく、所望
の膜を均一に成膜することができる。
【００１６】例えば、スパッタ法でＳｒＲｕＯ3 を成膜
した場合、 6インチウエハ面内でのＡサイトのＳｒとＢ
サイトのＲｕのモル比Ａ／Ｂは、局所的には0.90から1.
40まで変化するが、本発明を適用して液相を用いて成膜
した場合Ａ／Ｂ比の変動は少なく、0.95≦Ａ／Ｂ≦1.15
と安定している。また、同様な理由でＰＺＴやＢＳＴＯ
などの誘電体膜も液相を用いて成膜することにより、組
成ずれを生じさせることなく、均一に成膜することがで
きる。また、特に蒸気圧の高いＰｂを含有するＰＺＴを
スパッタ法で成膜した場合、 6インチウエハ面内でのＡ
／Ｂ比は局所的には0.85から1.70まで変化するが、本発
明を適用して液相を用いて成膜した場合Ａ／Ｂ比の変動
は少なく、0.99≦Ａ／Ｂ≦1.15と安定している。これは
前述したように液相をコーティングした状態において、
ＰＺＴの分子は分子レべルで均一にウエハ面内に存在し
ているため、結晶化熱処理により瞬時にペロブスカイト
構造に変化するためと考えられる。
した場合、 6インチウエハ面内でのＡサイトのＳｒとＢ
サイトのＲｕのモル比Ａ／Ｂは、局所的には0.90から1.
40まで変化するが、本発明を適用して液相を用いて成膜
した場合Ａ／Ｂ比の変動は少なく、0.95≦Ａ／Ｂ≦1.15
と安定している。また、同様な理由でＰＺＴやＢＳＴＯ
などの誘電体膜も液相を用いて成膜することにより、組
成ずれを生じさせることなく、均一に成膜することがで
きる。また、特に蒸気圧の高いＰｂを含有するＰＺＴを
スパッタ法で成膜した場合、 6インチウエハ面内でのＡ
／Ｂ比は局所的には0.85から1.70まで変化するが、本発
明を適用して液相を用いて成膜した場合Ａ／Ｂ比の変動
は少なく、0.99≦Ａ／Ｂ≦1.15と安定している。これは
前述したように液相をコーティングした状態において、
ＰＺＴの分子は分子レべルで均一にウエハ面内に存在し
ているため、結晶化熱処理により瞬時にペロブスカイト
構造に変化するためと考えられる。
【００１７】上述したように、ＸＲｕＯ3 膜や（Ｌａ
0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる下部電極の組成均一
性を高めることによって、過剰なＳｒ、Ｂａ、Ｃａ、Ｌ
ａなどと誘電体との反応に起因する誘電体膜の電気特性
の低下を抑制することができる。これは誘電体膜のウエ
ハ面内での電気的特性の均一性向上に大きく寄与する。
0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる下部電極の組成均一
性を高めることによって、過剰なＳｒ、Ｂａ、Ｃａ、Ｌ
ａなどと誘電体との反応に起因する誘電体膜の電気特性
の低下を抑制することができる。これは誘電体膜のウエ
ハ面内での電気的特性の均一性向上に大きく寄与する。
【００１８】さらに、誘電体膜自体の組成均一性を高め
ることによっても、ウエハ面内での電気的特性の均一性
が向上する。従って、本発明の誘電体メモリの製造方法
によれば、信頼性に優れる誘電体メモリを高歩留りで作
製することが可能となる。
ることによっても、ウエハ面内での電気的特性の均一性
が向上する。従って、本発明の誘電体メモリの製造方法
によれば、信頼性に優れる誘電体メモリを高歩留りで作
製することが可能となる。
【００１９】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
態について説明する。
【００２０】図１は本発明の誘電体メモリの製造方法の
一実施形態による要部製造工程を示す断面図であり、Ｄ
ＲＡＭやＦＲＡＭなどの誘電体メモリの電荷蓄積部（薄
膜キャパシタ）の製造工程を示している。同図におい
て、１は熱酸化ＳｉＯ2 膜を形成したＳｉ基板などの半
導体基板、もしくはＭｇＯ単結晶基板やＳｒＴｉＯ3 単
結晶基板などからなる基板である。
一実施形態による要部製造工程を示す断面図であり、Ｄ
ＲＡＭやＦＲＡＭなどの誘電体メモリの電荷蓄積部（薄
膜キャパシタ）の製造工程を示している。同図におい
て、１は熱酸化ＳｉＯ2 膜を形成したＳｉ基板などの半
導体基板、もしくはＭｇＯ単結晶基板やＳｒＴｉＯ3 単
結晶基板などからなる基板である。
【００２１】まず、図１（ａ）に示すように、基板１の
上側にＸＲｕＯ3 （ただし、ＸはＣａ、ＳｒおよびＢａ
から選ばれる少なくとも 1種の元素を示す）、および
（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 から選ばれる少なくとも
1種の導電性ペロブスカイト型酸化物からなる下部電極
２を成膜する。下部電極２の成膜は、液相を用いた成膜
プロセスにより実施される。
上側にＸＲｕＯ3 （ただし、ＸはＣａ、ＳｒおよびＢａ
から選ばれる少なくとも 1種の元素を示す）、および
（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 から選ばれる少なくとも
1種の導電性ペロブスカイト型酸化物からなる下部電極
２を成膜する。下部電極２の成膜は、液相を用いた成膜
プロセスにより実施される。
【００２２】液相を用いた成膜プロセスは、特に限定さ
れるものではないが、ゾルゲル法、ＭＯＤ（Metalorgan
ic Decomposition（メタルオーガニック・デポジショ
ン))法、水熱合成法などが適用される。ゾルゲル法やＭ
ＯＤ法は、スピンコーティング、ディップコーティン
グ、スプレーコーティング（噴霧コーティング）などの
コーティング方法と組み合わせて利用される。
れるものではないが、ゾルゲル法、ＭＯＤ（Metalorgan
ic Decomposition（メタルオーガニック・デポジショ
ン))法、水熱合成法などが適用される。ゾルゲル法やＭ
ＯＤ法は、スピンコーティング、ディップコーティン
グ、スプレーコーティング（噴霧コーティング）などの
コーティング方法と組み合わせて利用される。
【００２３】ゾルゲル法とＭＯＤ法はよく似たプロセス
であるが、これらの違いは反応過程の違いであり、ゾル
ゲル法では加水分解縮重合反応を用い、ＭＯＤ法では熱
分解反応が用いられる。ゾルゲル法の場合には、まず液
体状の原料（ゾル）を基板１上にコーティングして縮重
合反応させ、脱水反応および脱アルコール反応によりＭ
−Ｏ−Ｍの架橋構造が形成される。ＭＯＤ法の場合には
加水分解反応は起こさず、有機金属化合物を有機溶剤に
溶解させた原料溶液はその状態（混合状態）で基板１上
に塗布される。
であるが、これらの違いは反応過程の違いであり、ゾル
ゲル法では加水分解縮重合反応を用い、ＭＯＤ法では熱
分解反応が用いられる。ゾルゲル法の場合には、まず液
体状の原料（ゾル）を基板１上にコーティングして縮重
合反応させ、脱水反応および脱アルコール反応によりＭ
−Ｏ−Ｍの架橋構造が形成される。ＭＯＤ法の場合には
加水分解反応は起こさず、有機金属化合物を有機溶剤に
溶解させた原料溶液はその状態（混合状態）で基板１上
に塗布される。
【００２４】ＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）Ｃｏ
Ｏ3 膜からなる下部電極２の成膜に、ゾルゲル法とスピ
ンコーティング法の組み合わせを適用する場合につい
て、図２を参照して説明する。まず、液体状の原料（ゾ
ル溶液）を調製する（図２-101）。ゾル溶液としては、
例えばＳｒＲｕＯ3 膜を形成する場合、ＳｒとＲｕのア
ルコキサイドと溶媒として2-メトキシエタノールなどが
用いられる。
Ｏ3 膜からなる下部電極２の成膜に、ゾルゲル法とスピ
ンコーティング法の組み合わせを適用する場合につい
て、図２を参照して説明する。まず、液体状の原料（ゾ
ル溶液）を調製する（図２-101）。ゾル溶液としては、
例えばＳｒＲｕＯ3 膜を形成する場合、ＳｒとＲｕのア
ルコキサイドと溶媒として2-メトキシエタノールなどが
用いられる。
【００２５】上記したような原料としてのゾル溶液を基
板１上に滴下し、スピンコータにより原料溶液の均一な
被膜を形成する（図２-102）。スピンコーティングで
は、一般に回転数 100〜500rpm程度の低速回転と回転数
3000〜 5000rpm程度の高速回転が用いられる。すなわ
ち、ゾル溶液を滴下した基板を 100〜500rpm程度の低速
回転で 1〜10秒程度回転させることにより、ゾル溶液を
基板表面全体に行き渡らせる。次いで、3000〜 5000rpm
程度の高速回転で10〜30秒程度回転させることにより厚
さの均一な被膜とする。
板１上に滴下し、スピンコータにより原料溶液の均一な
被膜を形成する（図２-102）。スピンコーティングで
は、一般に回転数 100〜500rpm程度の低速回転と回転数
3000〜 5000rpm程度の高速回転が用いられる。すなわ
ち、ゾル溶液を滴下した基板を 100〜500rpm程度の低速
回転で 1〜10秒程度回転させることにより、ゾル溶液を
基板表面全体に行き渡らせる。次いで、3000〜 5000rpm
程度の高速回転で10〜30秒程度回転させることにより厚
さの均一な被膜とする。
【００２６】次に、原料中に含まれる溶剤成分を除去す
るために、 150〜 200℃程度の温度で乾燥させる（図２
-103）。さらに、原料溶液中に含まれる有機成分を除去
するために、 300〜 500℃程度の温度で加熱処理する
（図２-104）。膜厚を厚くする場合には、スピンコート
と有機物除去の加熱処理とを交互に繰り返し行う。この
後、酸素中にて 500〜 700℃程度の温度で 1〜60分程度
熱処理することにより結晶化させ（図２-105）、ＳｒＲ
ｕＯ3 膜などのＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）Ｃ
ｏＯ3 膜からなる下部電極２を得る。
るために、 150〜 200℃程度の温度で乾燥させる（図２
-103）。さらに、原料溶液中に含まれる有機成分を除去
するために、 300〜 500℃程度の温度で加熱処理する
（図２-104）。膜厚を厚くする場合には、スピンコート
と有機物除去の加熱処理とを交互に繰り返し行う。この
後、酸素中にて 500〜 700℃程度の温度で 1〜60分程度
熱処理することにより結晶化させ（図２-105）、ＳｒＲ
ｕＯ3 膜などのＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）Ｃ
ｏＯ3 膜からなる下部電極２を得る。
【００２７】また、ＸＲｕＯ3 膜や（Ｌａ0.5 Ｓ
ｒ0.5 ）ＣｏＯ3 膜からなる下部電極２の成膜に、ＭＯ
Ｄ法とスピンコーティング法の組み合わせを適用する場
合には、まず上記した導電性ペロブスカイト型酸化物を
構成する各金属元素を含む有機金属化合物を、それぞれ
有機溶剤に溶解させてＭＯＤ用原料溶液を調製する。Ｍ
ＯＤ用原料溶液としては、例えばＳｒＲｕＯ3 膜を形成
する場合、ＳｒおよびＲｕの2-エチルヘキサン酸塩やカ
ルボン酸塩などをそれぞれキシレンなどの有機溶剤に所
定の比率で溶解させたものが用いられる。
ｒ0.5 ）ＣｏＯ3 膜からなる下部電極２の成膜に、ＭＯ
Ｄ法とスピンコーティング法の組み合わせを適用する場
合には、まず上記した導電性ペロブスカイト型酸化物を
構成する各金属元素を含む有機金属化合物を、それぞれ
有機溶剤に溶解させてＭＯＤ用原料溶液を調製する。Ｍ
ＯＤ用原料溶液としては、例えばＳｒＲｕＯ3 膜を形成
する場合、ＳｒおよびＲｕの2-エチルヘキサン酸塩やカ
ルボン酸塩などをそれぞれキシレンなどの有機溶剤に所
定の比率で溶解させたものが用いられる。
【００２８】上記したようなＭＯＤ用原料溶液を基板１
上に滴下し、スピンコータにより原料溶液の均一な被膜
を形成する。スピンコーティングの条件は、ゾルゲル法
の場合と同様に、 100〜500rpm程度の低速回転と3000〜
5000rpm程度の高速回転とを順に実施して均一な被膜を
形成することが好ましい。ＭＯＤ法の場合は加水分解反
応は起こさず、その状態（混合状態）で基板１上に塗布
する。
上に滴下し、スピンコータにより原料溶液の均一な被膜
を形成する。スピンコーティングの条件は、ゾルゲル法
の場合と同様に、 100〜500rpm程度の低速回転と3000〜
5000rpm程度の高速回転とを順に実施して均一な被膜を
形成することが好ましい。ＭＯＤ法の場合は加水分解反
応は起こさず、その状態（混合状態）で基板１上に塗布
する。
【００２９】基板１上にＭＯＤ用原料溶液の被膜を形成
した後、 150〜 250℃程度の低温で乾燥および脱溶剤を
行う。さらに、原料溶液中に含まれる有機成分を除去す
るために、 300〜 500℃程度の温度で加熱処理する。膜
厚を厚くする場合には、スピンコートと有機物除去の加
熱処理とを交互に繰り返し行う。
した後、 150〜 250℃程度の低温で乾燥および脱溶剤を
行う。さらに、原料溶液中に含まれる有機成分を除去す
るために、 300〜 500℃程度の温度で加熱処理する。膜
厚を厚くする場合には、スピンコートと有機物除去の加
熱処理とを交互に繰り返し行う。
【００３０】この後、酸素中にて 500〜 700℃程度の温
度で 1〜60分程度熱処理することにより結晶化させ、Ｓ
ｒＲｕＯ3 膜などのＸＲｕＯ3 膜や（Ｌａ0.5 Ｓ
ｒ0.5 ）ＣｏＯ3 膜からなる下部電極２を得る。なお、
ＭＯＤ法では原料がＣ、Ｈ、Ｏを多く含むため、結晶化
時の膜の収縮が大きい。従って、比較的厚い膜を形成す
る場合には、原料溶液のコーティング工程と結晶化工程
とを繰り返し実施することが好ましい。
度で 1〜60分程度熱処理することにより結晶化させ、Ｓ
ｒＲｕＯ3 膜などのＸＲｕＯ3 膜や（Ｌａ0.5 Ｓ
ｒ0.5 ）ＣｏＯ3 膜からなる下部電極２を得る。なお、
ＭＯＤ法では原料がＣ、Ｈ、Ｏを多く含むため、結晶化
時の膜の収縮が大きい。従って、比較的厚い膜を形成す
る場合には、原料溶液のコーティング工程と結晶化工程
とを繰り返し実施することが好ましい。
【００３１】ゾルゲル法やＭＯＤ法を適用した場合のＸ
ＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜の結晶化
は、後述する誘電体膜４の形成原料を例えばスピンコー
ティングした後、その結晶化と同時に行ってもよいが、
誘電体として例えばＰＺＴをスピンオンする場合には、
ＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜を予め
結晶化しておくことが好ましい。
ＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜の結晶化
は、後述する誘電体膜４の形成原料を例えばスピンコー
ティングした後、その結晶化と同時に行ってもよいが、
誘電体として例えばＰＺＴをスピンオンする場合には、
ＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜を予め
結晶化しておくことが好ましい。
【００３２】なお、上記した成膜工程はゾルゲル法やＭ
ＯＤ法をスピンコーティングと組み合わせた場合につい
て説明したが、各原料溶液のコーティングには前述した
ように、ディップコーティング、スプレーコーティング
などを適用することもできる。ただし、原料溶液の被膜
の均一性、ひいてはＸＲｕＯ3 膜や（Ｌａ0.5 Ｓ
ｒ0. 5 ）ＣｏＯ3 膜の膜厚などの均一性という点から、
スピンコーティングを適用することが望ましい。
ＯＤ法をスピンコーティングと組み合わせた場合につい
て説明したが、各原料溶液のコーティングには前述した
ように、ディップコーティング、スプレーコーティング
などを適用することもできる。ただし、原料溶液の被膜
の均一性、ひいてはＸＲｕＯ3 膜や（Ｌａ0.5 Ｓ
ｒ0. 5 ）ＣｏＯ3 膜の膜厚などの均一性という点から、
スピンコーティングを適用することが望ましい。
【００３３】水熱合成法を適用してＸＲｕＯ3 膜からな
る下部電極２を成膜する場合には、Ｒｕ膜やＲｕＯ2 膜
を具備する基板１を高圧反応容器オートクレーブを用い
て、例えばＳｒ（ＯＨ）2 ・ 8Ｈ2 Ｏ溶液中に保持し、
140℃以上で反応させることによって、ＳｒＲｕＯ3 が
合成される。あるいは、Ｒｕ膜やＲｕＯ2 膜を具備する
基板１をＳｒ2+イオンを含有する溶液中に保持し、Ｒｕ
膜やＲｕＯ2 膜を負極とすると共に、正極を例えばＰｔ
とし、 120〜 200℃の温度において、これら電極間に1m
A/cm2 程度の電流を流すことによって、負極のＲｕ膜ま
たはＲｕＯ2 膜上にＳｒＲｕＯ3 が形成される。Ｘ元素
がＣａやＢａの場合あるいは（Ｌａ0.5Ｓｒ0.5 ）Ｃｏ
Ｏ3 膜についても、同様な手法で成膜することができ
る。
る下部電極２を成膜する場合には、Ｒｕ膜やＲｕＯ2 膜
を具備する基板１を高圧反応容器オートクレーブを用い
て、例えばＳｒ（ＯＨ）2 ・ 8Ｈ2 Ｏ溶液中に保持し、
140℃以上で反応させることによって、ＳｒＲｕＯ3 が
合成される。あるいは、Ｒｕ膜やＲｕＯ2 膜を具備する
基板１をＳｒ2+イオンを含有する溶液中に保持し、Ｒｕ
膜やＲｕＯ2 膜を負極とすると共に、正極を例えばＰｔ
とし、 120〜 200℃の温度において、これら電極間に1m
A/cm2 程度の電流を流すことによって、負極のＲｕ膜ま
たはＲｕＯ2 膜上にＳｒＲｕＯ3 が形成される。Ｘ元素
がＣａやＢａの場合あるいは（Ｌａ0.5Ｓｒ0.5 ）Ｃｏ
Ｏ3 膜についても、同様な手法で成膜することができ
る。
【００３４】上述したように、液相を用いた成膜法でＸ
ＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜を下部電
極２として成膜することによって、液相内での分子レベ
ルのオーダでの均一な混合状態に基づいて、組成ずれを
生じさせることなく、膜組成の均一性に優れた下部電極
２が得られる。具体的には、ＡＢＯ3 で表されるペロブ
スカイト構造を有するＸＲｕＯ3 または（Ｌａ0.5 Ｓｒ
0.5 ）ＣｏＯ3 のＡサイト元素とＢサイト元素のモル比
Ａ／Ｂを、0.95≦Ａ／Ｂ≦1.15の範囲とすることができ
る。これはＳｒ、Ｂａ、Ｃａ、Ｌａなどの過剰部分もし
くは未反応部分の発生が抑制されることを意味する。従
って、その上に形成される誘電体膜４との反応が防止さ
れ、結果的に誘電体膜の電気特性の低下、例えば残留分
極の減少、リーク電流の増大、疲労特性の劣化、誘電率
の減少などを抑制することが可能となる。
ＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜を下部電
極２として成膜することによって、液相内での分子レベ
ルのオーダでの均一な混合状態に基づいて、組成ずれを
生じさせることなく、膜組成の均一性に優れた下部電極
２が得られる。具体的には、ＡＢＯ3 で表されるペロブ
スカイト構造を有するＸＲｕＯ3 または（Ｌａ0.5 Ｓｒ
0.5 ）ＣｏＯ3 のＡサイト元素とＢサイト元素のモル比
Ａ／Ｂを、0.95≦Ａ／Ｂ≦1.15の範囲とすることができ
る。これはＳｒ、Ｂａ、Ｃａ、Ｌａなどの過剰部分もし
くは未反応部分の発生が抑制されることを意味する。従
って、その上に形成される誘電体膜４との反応が防止さ
れ、結果的に誘電体膜の電気特性の低下、例えば残留分
極の減少、リーク電流の増大、疲労特性の劣化、誘電率
の減少などを抑制することが可能となる。
【００３５】ここで、ＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ
0.5 ）ＣｏＯ3 膜からなる下部電極２の膜厚は 100nm以
下とすることが好ましい。すなわち、液相を用いて成膜
したＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜上
に、例えば液相を用いてＰＺＴのような誘電体膜４を成
膜、結晶化した場合、下部電極２としての導電性酸化物
と誘電体の結晶化による収縮率が異なるため、例えばＳ
ｒＲｕＯ3 （ＳＲＯ）などの導電性酸化物の膜厚が 100
nmより厚いと、導電性酸化物と誘電体の双方の膜に大き
な残留応力が発生し、膜はがれが生じるおそれが強ま
る。キャパシタ部分の成膜時に膜はがれが生じなくと
も、それ以降のインテグレーションにおいて加工時には
がれが生じるおそれが大きい。
0.5 ）ＣｏＯ3 膜からなる下部電極２の膜厚は 100nm以
下とすることが好ましい。すなわち、液相を用いて成膜
したＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜上
に、例えば液相を用いてＰＺＴのような誘電体膜４を成
膜、結晶化した場合、下部電極２としての導電性酸化物
と誘電体の結晶化による収縮率が異なるため、例えばＳ
ｒＲｕＯ3 （ＳＲＯ）などの導電性酸化物の膜厚が 100
nmより厚いと、導電性酸化物と誘電体の双方の膜に大き
な残留応力が発生し、膜はがれが生じるおそれが強ま
る。キャパシタ部分の成膜時に膜はがれが生じなくと
も、それ以降のインテグレーションにおいて加工時には
がれが生じるおそれが大きい。
【００３６】スパッタなどの液相を用いないで成膜した
導電性酸化物では、このような問題は生じないが、液相
を用いて成膜した導電性酸化物膜上に液相を用いて誘電
体膜を成膜した場合には顕著に現れる。その理由は、ス
パッタ成膜では通常基板加熱しながらＳＲＯなどを成膜
するために結晶化熱処理を必要としないか、あるいは室
温でスパッタした後に結晶化熱処理を施しても収縮率は
10%程度以下であるのに対し、液相を用いた場合には収
縮率が 20%程度と大きくなり、さらに大きい場合には 3
0%以上になるためである。
導電性酸化物では、このような問題は生じないが、液相
を用いて成膜した導電性酸化物膜上に液相を用いて誘電
体膜を成膜した場合には顕著に現れる。その理由は、ス
パッタ成膜では通常基板加熱しながらＳＲＯなどを成膜
するために結晶化熱処理を必要としないか、あるいは室
温でスパッタした後に結晶化熱処理を施しても収縮率は
10%程度以下であるのに対し、液相を用いた場合には収
縮率が 20%程度と大きくなり、さらに大きい場合には 3
0%以上になるためである。
【００３７】図３に、ＳＲＯ／ＰＺＴ界面の剥離箇所の
割合の一例を示す。剥離個所は100ケ所の薄膜断面をＳ
ＥＭにより観察し、剥離している個所の割合で定義し
た。ＳＲＯの膜厚が 100nm以下で剥離箇所が大幅に減少
し、50nmではさらに減少し、30nm以下でより一層減少し
ていることが分かる。従って、ＸＲｕＯ3 膜や（Ｌａ
0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる下部電極２の膜厚は
100nm以下とすることが好ましく、さらに50nm以下とす
ることが好ましく、30nm以下とすることがより一層望ま
しい。
割合の一例を示す。剥離個所は100ケ所の薄膜断面をＳ
ＥＭにより観察し、剥離している個所の割合で定義し
た。ＳＲＯの膜厚が 100nm以下で剥離箇所が大幅に減少
し、50nmではさらに減少し、30nm以下でより一層減少し
ていることが分かる。従って、ＸＲｕＯ3 膜や（Ｌａ
0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる下部電極２の膜厚は
100nm以下とすることが好ましく、さらに50nm以下とす
ることが好ましく、30nm以下とすることがより一層望ま
しい。
【００３８】また、ＸＲｕＯ3 膜や（Ｌａ0.5 Ｓ
ｒ0.5 ）ＣｏＯ3 膜の加工の難しさから、これらの膜を
薄くする場合には、ＸＲｕＯ3 膜や（Ｌａ0.5 Ｓ
ｒ0.5 ）ＣｏＯ3膜のシート抵抗が高くなり、下部電極
２として良好に動作しなくなるおそれがある。このよう
な場合には、図１（ａ）に示したように、ＸＲｕＯ3 膜
や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜の下地として、Ｐ
ｔ、Ｒｕ、Ｉｒ、Ｒｈ、ＲｕＯ2 、ＩｒＯ2 などからな
る導電層３を形成することができる。
ｒ0.5 ）ＣｏＯ3 膜の加工の難しさから、これらの膜を
薄くする場合には、ＸＲｕＯ3 膜や（Ｌａ0.5 Ｓ
ｒ0.5 ）ＣｏＯ3膜のシート抵抗が高くなり、下部電極
２として良好に動作しなくなるおそれがある。このよう
な場合には、図１（ａ）に示したように、ＸＲｕＯ3 膜
や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜の下地として、Ｐ
ｔ、Ｒｕ、Ｉｒ、Ｒｈ、ＲｕＯ2 、ＩｒＯ2 などからな
る導電層３を形成することができる。
【００３９】導電層３にＷやＭｏを用いることも可能で
あるが、ＸＲｕＯ3 膜や（Ｌａ0.5Ｓｒ0.5 ）ＣｏＯ3
膜をＷ膜やＭｏ膜上に直接成膜すると、Ｗ膜やＭｏ膜が
酸化されるため、その上にＴｉＮ、ＴｉＡｌＮ、ＴｉＳ
ｉＮなどのバリヤ性を有する膜を形成した後に、ＸＲｕ
Ｏ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる下部
電極２を成膜することが好ましい。
あるが、ＸＲｕＯ3 膜や（Ｌａ0.5Ｓｒ0.5 ）ＣｏＯ3
膜をＷ膜やＭｏ膜上に直接成膜すると、Ｗ膜やＭｏ膜が
酸化されるため、その上にＴｉＮ、ＴｉＡｌＮ、ＴｉＳ
ｉＮなどのバリヤ性を有する膜を形成した後に、ＸＲｕ
Ｏ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる下部
電極２を成膜することが好ましい。
【００４０】次に、図１（ｂ）に示すように、ＸＲｕＯ
3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる下部電
極２上に誘電体膜４を成膜する。誘電体膜４には強誘電
性または高誘電性を示す酸化物、例えばＡＢＯ3 で表さ
れるペロブスカイト構造を有する酸化物が用いられる。
誘電体膜４としてのペロブスカイト型酸化物には、薄膜
キャパシタの使用目的に応じて、誘電体として機能する
種々のぺロブスカイト型酸化物を用いることができる。
3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる下部電
極２上に誘電体膜４を成膜する。誘電体膜４には強誘電
性または高誘電性を示す酸化物、例えばＡＢＯ3 で表さ
れるペロブスカイト構造を有する酸化物が用いられる。
誘電体膜４としてのペロブスカイト型酸化物には、薄膜
キャパシタの使用目的に応じて、誘電体として機能する
種々のぺロブスカイト型酸化物を用いることができる。
【００４１】例えば、ＦＲＡＭに適用する場合には、例
えばＰｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）や（Ｐｂ，Ｌ
ａ）（Ｚｒ，Ｔｉ）Ｏ3 （ＰＬＺＴ）などのＰｂ−Ｚｒ
−Ｔｉ−Ｏ系酸化物、あるいはＳｒＢｉ2 Ｔａ2 Ｏ9 な
どのＳｒ−Ｂｉ−Ｔａ−Ｏ系酸化物、Ｂｉ4 Ｔｉ3 Ｏ12
などのＢｉ−Ｔｉ−Ｏ系酸化物、Ｂｉ−Ｓｒ−Ｔｉ−Ｏ
系酸化物などの強誘電性ペロブスカイト型酸化物が用い
られる。また、ＢａリッチなＢａ1-x Ｓｒx ＴｉＯ3 や
ＢａＴｉＯ3 などのペロブスカイト型酸化物を用い、下
部電極２との格子ミスマッチに起因する歪誘起強誘電性
を利用して、ＦＲＡＭの電荷蓄積部を構成することもで
きる。一方、ＤＲＡＭとする場合には、Ｂａ1-x Ｓｒx
ＴｉＯ3 （ＢＳＴＯ）、ＳｒＴｉＯ3 （ＳＴＯ）、Ｃａ
ＴｉＯ3 、ＰｂＴｉＯ3 、ＢａＺｒＯ3 、ＢａＳｎ
Ｏ3 、ＰｂＺｒＯ3 などの高誘電性ペロブスカイト型酸
化物が用いられる。
えばＰｂ（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）や（Ｐｂ，Ｌ
ａ）（Ｚｒ，Ｔｉ）Ｏ3 （ＰＬＺＴ）などのＰｂ−Ｚｒ
−Ｔｉ−Ｏ系酸化物、あるいはＳｒＢｉ2 Ｔａ2 Ｏ9 な
どのＳｒ−Ｂｉ−Ｔａ−Ｏ系酸化物、Ｂｉ4 Ｔｉ3 Ｏ12
などのＢｉ−Ｔｉ−Ｏ系酸化物、Ｂｉ−Ｓｒ−Ｔｉ−Ｏ
系酸化物などの強誘電性ペロブスカイト型酸化物が用い
られる。また、ＢａリッチなＢａ1-x Ｓｒx ＴｉＯ3 や
ＢａＴｉＯ3 などのペロブスカイト型酸化物を用い、下
部電極２との格子ミスマッチに起因する歪誘起強誘電性
を利用して、ＦＲＡＭの電荷蓄積部を構成することもで
きる。一方、ＤＲＡＭとする場合には、Ｂａ1-x Ｓｒx
ＴｉＯ3 （ＢＳＴＯ）、ＳｒＴｉＯ3 （ＳＴＯ）、Ｃａ
ＴｉＯ3 、ＰｂＴｉＯ3 、ＢａＺｒＯ3 、ＢａＳｎ
Ｏ3 、ＰｂＺｒＯ3 などの高誘電性ペロブスカイト型酸
化物が用いられる。
【００４２】なお、上記したようなペロブスカイト型酸
化物に、Ｃａ、Ｓｒ、Ｌａ、Ｎｂ、Ｍｎなどを添加した
場合においても、同等な効果が得られることは言うまで
もない。また、誘電体膜４の膜厚は特に限定されるもの
ではなく、通常の誘電体メモリと同様に10〜 300nm程度
とすることができる。
化物に、Ｃａ、Ｓｒ、Ｌａ、Ｎｂ、Ｍｎなどを添加した
場合においても、同等な効果が得られることは言うまで
もない。また、誘電体膜４の膜厚は特に限定されるもの
ではなく、通常の誘電体メモリと同様に10〜 300nm程度
とすることができる。
【００４３】上述したようなペロブスカイト構造を有す
る誘電性酸化物からなる誘電体膜４についても、下部電
極２と同様に、ゾルゲル法、ＭＯＤ法、水熱合成法など
の液相を用いた成膜プロセスを適用して成膜することが
好ましい。ゾルゲル法やＭＯＤ法は前述したように、ス
ピンコーティング、ディップコーティング、スプレーコ
ーティングなどのコーティング方法と組み合わせて利用
される。
る誘電性酸化物からなる誘電体膜４についても、下部電
極２と同様に、ゾルゲル法、ＭＯＤ法、水熱合成法など
の液相を用いた成膜プロセスを適用して成膜することが
好ましい。ゾルゲル法やＭＯＤ法は前述したように、ス
ピンコーティング、ディップコーティング、スプレーコ
ーティングなどのコーティング方法と組み合わせて利用
される。
【００４４】ゾルゲル法とスピンコーティング法を組み
合わせて誘電体膜４を成膜する場合には、まず液体状の
原料（ゾル溶液）を調製する。代表的な強誘電体である
ＰＺＴでは、例えばＰｂの出発原料として酢酸鉛３水和
物、Ｚｒの出発原料としてジルコニウムテトラプロポキ
シド、Ｔｉの出発原料としてチタンテトライソプロポキ
シドを用い、これらを有機溶剤としての2-メトキシエタ
ノールに所定の比率で溶解させてゾル溶液を調製する。
合わせて誘電体膜４を成膜する場合には、まず液体状の
原料（ゾル溶液）を調製する。代表的な強誘電体である
ＰＺＴでは、例えばＰｂの出発原料として酢酸鉛３水和
物、Ｚｒの出発原料としてジルコニウムテトラプロポキ
シド、Ｔｉの出発原料としてチタンテトライソプロポキ
シドを用い、これらを有機溶剤としての2-メトキシエタ
ノールに所定の比率で溶解させてゾル溶液を調製する。
【００４５】上記したようなゾル溶液を下部電極２を形
成した基板１上に滴下し、スピンコータにより原料溶液
の均一な被膜を形成する。スピンコーティングの条件
は、下部電極２の成膜と同様とすることが好ましい。次
いで、原料中に含まれる溶剤成分を除去するために、 1
50〜 200℃程度の温度で乾燥させる。さらに、原料溶液
中に含まれる有機成分を除去するために、 300〜 500℃
程度の温度で加熱処理する。膜厚を厚くする場合には、
スピンコートと有機物除去の加熱処理とを交互に繰り返
し行う。この後、酸素中にて 500〜 700℃程度の温度で
1〜60分程度熱処理することにより結晶化させて、誘電
体膜４を得る。この際の結晶化は、ＲＴＡ（Rapid Ther
mal Annealing:高速熱処理）を適用してもよいし、また
通常の電気炉熱処理でもかまわない。
成した基板１上に滴下し、スピンコータにより原料溶液
の均一な被膜を形成する。スピンコーティングの条件
は、下部電極２の成膜と同様とすることが好ましい。次
いで、原料中に含まれる溶剤成分を除去するために、 1
50〜 200℃程度の温度で乾燥させる。さらに、原料溶液
中に含まれる有機成分を除去するために、 300〜 500℃
程度の温度で加熱処理する。膜厚を厚くする場合には、
スピンコートと有機物除去の加熱処理とを交互に繰り返
し行う。この後、酸素中にて 500〜 700℃程度の温度で
1〜60分程度熱処理することにより結晶化させて、誘電
体膜４を得る。この際の結晶化は、ＲＴＡ（Rapid Ther
mal Annealing:高速熱処理）を適用してもよいし、また
通常の電気炉熱処理でもかまわない。
【００４６】また、ＭＯＤ法とスピンコーティング法を
組み合わせて誘電体膜４を成膜する場合には、まず上述
したようなペロブスカイト構造を有する誘電性酸化物を
構成する各金属元素を含む有機金属化合物を、それぞれ
有機溶剤に溶解させたＭＯＤ用原料溶液を調製する。Ｍ
ＯＤ用原料溶液としては、例えばＰＺＴを形成する場
合、Ｐｂ、Ｚｒ、Ｔｉの2-エチルヘキサン酸塩などを使
用し、有機溶剤としてキシレンなどが用いられる。
組み合わせて誘電体膜４を成膜する場合には、まず上述
したようなペロブスカイト構造を有する誘電性酸化物を
構成する各金属元素を含む有機金属化合物を、それぞれ
有機溶剤に溶解させたＭＯＤ用原料溶液を調製する。Ｍ
ＯＤ用原料溶液としては、例えばＰＺＴを形成する場
合、Ｐｂ、Ｚｒ、Ｔｉの2-エチルヘキサン酸塩などを使
用し、有機溶剤としてキシレンなどが用いられる。
【００４７】このようなＭＯＤ用原料溶液を基板１上に
滴下し、スピンコータにより原料溶液の均一な被膜を形
成する。スピンコーティングの条件は、下部電極２の成
膜と同様とすることが好ましい。次いで、基板１上に形
成したＭＯＤ用原料溶液の被膜に対して、 150〜 250℃
程度の低温で乾燥および脱溶剤を行う。さらに、原料溶
液中に含まれる有機成分を除去するために、 300〜 500
℃程度の温度で加熱処理する。膜厚を厚くする場合に
は、スピンコートと有機物除去の加熱処理とを交互に繰
り返し行う。この後、酸素中にて 500〜 700℃程度の温
度で 1〜60分程度熱処理することにより結晶化させて、
誘電体膜４を得る。結晶化にはＲＴＡを適用することが
好ましい。
滴下し、スピンコータにより原料溶液の均一な被膜を形
成する。スピンコーティングの条件は、下部電極２の成
膜と同様とすることが好ましい。次いで、基板１上に形
成したＭＯＤ用原料溶液の被膜に対して、 150〜 250℃
程度の低温で乾燥および脱溶剤を行う。さらに、原料溶
液中に含まれる有機成分を除去するために、 300〜 500
℃程度の温度で加熱処理する。膜厚を厚くする場合に
は、スピンコートと有機物除去の加熱処理とを交互に繰
り返し行う。この後、酸素中にて 500〜 700℃程度の温
度で 1〜60分程度熱処理することにより結晶化させて、
誘電体膜４を得る。結晶化にはＲＴＡを適用することが
好ましい。
【００４８】上述したように、液相を用いた成膜法でペ
ロブスカイト構造を有する誘電性酸化物からなる誘電体
膜４を成膜することによって、液相内での分子レベルの
オーダでの均一な混合状態に基づいて、組成ずれを生じ
させることなく、膜組成の均一性に優れた誘電体膜４が
得られる。具体的には、ＡＢＯ3 で表されるペロブスカ
イト構造を有する誘電性酸化物のＡサイト元素とＢサイ
ト元素のモル比Ａ／Ｂを、0.99≦Ａ／Ｂ≦1.15の範囲と
することができる。このように、誘電体膜４の組成均一
性を高めることによって、ウエハ面内での誘電体膜４の
電気特性の均一性を向上させることが可能となる。ま
た、誘電体膜４のＡ／Ｂ比を0.99以上1.15以下の範囲と
することによって、結晶化熱処理に伴なう膜はがれの発
生をより一層効果的に抑制することができる。
ロブスカイト構造を有する誘電性酸化物からなる誘電体
膜４を成膜することによって、液相内での分子レベルの
オーダでの均一な混合状態に基づいて、組成ずれを生じ
させることなく、膜組成の均一性に優れた誘電体膜４が
得られる。具体的には、ＡＢＯ3 で表されるペロブスカ
イト構造を有する誘電性酸化物のＡサイト元素とＢサイ
ト元素のモル比Ａ／Ｂを、0.99≦Ａ／Ｂ≦1.15の範囲と
することができる。このように、誘電体膜４の組成均一
性を高めることによって、ウエハ面内での誘電体膜４の
電気特性の均一性を向上させることが可能となる。ま
た、誘電体膜４のＡ／Ｂ比を0.99以上1.15以下の範囲と
することによって、結晶化熱処理に伴なう膜はがれの発
生をより一層効果的に抑制することができる。
【００４９】次に、図１（ｃ）に示すように、誘電体膜
４上に上部電極５を成膜することによって、ＤＲＡＭや
ＦＲＡＭなどの誘電体メモリの電荷蓄積部（薄膜キャパ
シタ）６が作製される。なお、上部電極５にはフォトエ
ッチングプロセス（ＰＥＰ）などにより電極パターンを
形成する。
４上に上部電極５を成膜することによって、ＤＲＡＭや
ＦＲＡＭなどの誘電体メモリの電荷蓄積部（薄膜キャパ
シタ）６が作製される。なお、上部電極５にはフォトエ
ッチングプロセス（ＰＥＰ）などにより電極パターンを
形成する。
【００５０】上部電極５は、下部電極２と同様にＸＲｕ
Ｏ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜で構成しても
よいし、またＰｔ、Ｒｕ、Ｉｒ、Ｒｈ、ＲｕＯ2 、Ｉｒ
Ｏ2などを使用することも可能である。特に、上部電極
５についても下部電極２と同様に、液相を用いて成膜す
ることが好ましい。上部電極５を液相を用いて成膜する
ことによって、下部電極２と同様に組成均一性に優れる
ＸＲｕＯ3 電極や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 電極が
得られるため、基板１上に形成した微小なキャパシタセ
ルの電気的特性の面内均一性をさらに高めることができ
る。
Ｏ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜で構成しても
よいし、またＰｔ、Ｒｕ、Ｉｒ、Ｒｈ、ＲｕＯ2 、Ｉｒ
Ｏ2などを使用することも可能である。特に、上部電極
５についても下部電極２と同様に、液相を用いて成膜す
ることが好ましい。上部電極５を液相を用いて成膜する
ことによって、下部電極２と同様に組成均一性に優れる
ＸＲｕＯ3 電極や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 電極が
得られるため、基板１上に形成した微小なキャパシタセ
ルの電気的特性の面内均一性をさらに高めることができ
る。
【００５１】上部電極５を液相を用いて成膜する場合の
条件は、前述した下部電極２の成膜条件と同様とする。
上部電極５をＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）Ｃｏ
Ｏ3膜で構成する場合、その厚さは下部電極２と同様に
膜はがれを抑制するために、100nm以下とすることが好
ましく、さらに50nm以下とすることが好ましく、望まし
くは30nm以下である。
条件は、前述した下部電極２の成膜条件と同様とする。
上部電極５をＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）Ｃｏ
Ｏ3膜で構成する場合、その厚さは下部電極２と同様に
膜はがれを抑制するために、100nm以下とすることが好
ましく、さらに50nm以下とすることが好ましく、望まし
くは30nm以下である。
【００５２】本発明の誘電体メモリの製造方法において
は、前述したように液相を用いた成膜法に基づいて、Ｘ
ＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる
下部電極２の膜組成の均一性を大幅に高めることがで
き、さらには誘電体膜４自体の組成均一性をも高めるこ
とができる。これら各構成膜の組成均一性を向上させる
ことによって、ウエハ面内での電気的特性の均一性を大
幅に高めることが可能となる。特に、下部電極２の膜組
成の均一性の向上は、Ｓｒ、Ｂａ、Ｃａ、Ｌａなどの過
剰部分もしくは未反応部分と誘電体膜４との反応を抑制
し、これにより残留分極の減少というような重大な問題
の発生が回避される。
は、前述したように液相を用いた成膜法に基づいて、Ｘ
ＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 膜からなる
下部電極２の膜組成の均一性を大幅に高めることがで
き、さらには誘電体膜４自体の組成均一性をも高めるこ
とができる。これら各構成膜の組成均一性を向上させる
ことによって、ウエハ面内での電気的特性の均一性を大
幅に高めることが可能となる。特に、下部電極２の膜組
成の均一性の向上は、Ｓｒ、Ｂａ、Ｃａ、Ｌａなどの過
剰部分もしくは未反応部分と誘電体膜４との反応を抑制
し、これにより残留分極の減少というような重大な問題
の発生が回避される。
【００５３】本発明における各膜の組成均一性の向上
は、例えばセルサイズを50μm 角以下、さらには10μm
角以下というように微小化する場合に対して特に効果的
である。そして、電極２、５および誘電体膜４の組成均
一性に基づいて、残留分極、リーク電流、疲労特性、誘
電率などの薄膜キャパシタの電気的特性のウエハ面内で
の均一性を高めることができ、よってそれを用いたＤＲ
ＡＭやＦＲＡＭなどの誘電体メモリの信頼性や特性など
を向上させることが可能となると共に、誘電体メモリの
製造歩留りを高めることができる。
は、例えばセルサイズを50μm 角以下、さらには10μm
角以下というように微小化する場合に対して特に効果的
である。そして、電極２、５および誘電体膜４の組成均
一性に基づいて、残留分極、リーク電流、疲労特性、誘
電率などの薄膜キャパシタの電気的特性のウエハ面内で
の均一性を高めることができ、よってそれを用いたＤＲ
ＡＭやＦＲＡＭなどの誘電体メモリの信頼性や特性など
を向上させることが可能となると共に、誘電体メモリの
製造歩留りを高めることができる。
【００５４】上述した実施形態では誘電体メモリの電荷
蓄積部（薄膜キャパシタ）についてのみ説明したが、上
述した実施形態による薄膜キャパシタは例えば図４に示
すように、トランジスタと共にＤＲＡＭやＦＲＡＭなど
の誘電体メモリを構成するものである。図４は 1ビット
分のＦＲＡＭ用メモリセルの一構成例を示している。ま
た、図５はその等価回路図である。
蓄積部（薄膜キャパシタ）についてのみ説明したが、上
述した実施形態による薄膜キャパシタは例えば図４に示
すように、トランジスタと共にＤＲＡＭやＦＲＡＭなど
の誘電体メモリを構成するものである。図４は 1ビット
分のＦＲＡＭ用メモリセルの一構成例を示している。ま
た、図５はその等価回路図である。
【００５５】図４において、１１はｐまたはｎウェル１
２を有するシリコン基板であり、このシリコン基板１１
上にはソース１３およびドレイン１４が設けられ、さら
にゲート酸化膜１５を介してゲート電極１６が設けられ
ており、これらによってトランジスタ１７が構成されて
いる。このトランジスタ１７と、トランジスタ１７の導
電型チャンネルの図示せぬトランジスタとによって、Ｃ
ＭＯＳトランジスタ層が構成される。図中１８は酸化膜
である。
２を有するシリコン基板であり、このシリコン基板１１
上にはソース１３およびドレイン１４が設けられ、さら
にゲート酸化膜１５を介してゲート電極１６が設けられ
ており、これらによってトランジスタ１７が構成されて
いる。このトランジスタ１７と、トランジスタ１７の導
電型チャンネルの図示せぬトランジスタとによって、Ｃ
ＭＯＳトランジスタ層が構成される。図中１８は酸化膜
である。
【００５６】このようなトランジスタ１７上に絶縁層１
９を介して、電荷蓄積部（薄膜キャパシタ）２０が形成
されている。薄膜キャパシタ２０は前述した実施形態の
製造工程に基づいて作製されたものであり、例えば絶縁
層１９上にＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ
3 膜からなる下部電極２、ペロブスカイト構造を有する
誘電性酸化物からなる誘電体膜４、および下部電極２と
同様な酸化物膜からなる上部電極５が順に形成されてい
る。なお、図中２１は絶縁層、２２は金属配線層であ
る。
９を介して、電荷蓄積部（薄膜キャパシタ）２０が形成
されている。薄膜キャパシタ２０は前述した実施形態の
製造工程に基づいて作製されたものであり、例えば絶縁
層１９上にＸＲｕＯ3 膜や（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ
3 膜からなる下部電極２、ペロブスカイト構造を有する
誘電性酸化物からなる誘電体膜４、および下部電極２と
同様な酸化物膜からなる上部電極５が順に形成されてい
る。なお、図中２１は絶縁層、２２は金属配線層であ
る。
【００５７】上述したようなトランジスタ１７および電
荷蓄積部（薄膜キャパシタ）２０は、図５に示すよう
に、ビット線２３とワード線２４により接続され、 1ビ
ット分のＦＲＡＭ用メモリセルを構成するものである。
荷蓄積部（薄膜キャパシタ）２０は、図５に示すよう
に、ビット線２３とワード線２４により接続され、 1ビ
ット分のＦＲＡＭ用メモリセルを構成するものである。
【００５８】なお、トランジスタ１７と薄膜キャパシタ
２０との位置関係は特に限定されるものではなく、薄膜
キャパシタ２０の上方にトランジスタ１７を配置するこ
とも可能である。
２０との位置関係は特に限定されるものではなく、薄膜
キャパシタ２０の上方にトランジスタ１７を配置するこ
とも可能である。
【００５９】
【実施例】次に、本発明の具体的な実施例およびその評
価結果について述べる。
価結果について述べる。
【００６０】実施例１ 表面に厚さ 100nmの熱酸化ＳｉＯ2 膜を形成した 6イン
チＳｉ基板上に、ＳｒＲｕＯ3 のゾルゲル用原料溶液と
スピナーとを用いて、ＳｒＲｕＯ3 電極（下部電極）を
形成した。原料溶液には市販の濃度 9重量% のＳｒＲｕ
Ｏ3 スピンオン溶液を使用した。スピンコーティングは
500rpm×3sec＋ 3000rpm× 15secの条件で行った。
チＳｉ基板上に、ＳｒＲｕＯ3 のゾルゲル用原料溶液と
スピナーとを用いて、ＳｒＲｕＯ3 電極（下部電極）を
形成した。原料溶液には市販の濃度 9重量% のＳｒＲｕ
Ｏ3 スピンオン溶液を使用した。スピンコーティングは
500rpm×3sec＋ 3000rpm× 15secの条件で行った。
【００６１】次いで、スピンコーティングにより形成し
たＳｒＲｕＯ3 原料溶液の被膜を、400℃× 10minの条
件で熱処理して有機成分を除去した。この後 500℃× 6
0minの条件で結晶化熱処理を行うことにより、ＳｒＲｕ
Ｏ3 下部電極を形成した。膜厚は約80nmであり、またＳ
ｒとＲｕのモル比（Ａ／Ｂ比）は1.00であった。
たＳｒＲｕＯ3 原料溶液の被膜を、400℃× 10minの条
件で熱処理して有機成分を除去した。この後 500℃× 6
0minの条件で結晶化熱処理を行うことにより、ＳｒＲｕ
Ｏ3 下部電極を形成した。膜厚は約80nmであり、またＳ
ｒとＲｕのモル比（Ａ／Ｂ比）は1.00であった。
【００６２】次に、結晶化したＳｒＲｕＯ3 膜上に、Ｐ
ｂ（Ｚｒ0.52Ｔｉ0.48）Ｏ3 をスピンオンにより成膜し
た。成膜にはＰｂ1.08（Ｚｒ0.52Ｔｉ0.48）Ｏ3 のスピ
ンオン溶液を用いた。スピンコーティングと 400℃× 1
0minの熱処理を 2回繰り返した後、 600℃× 10minの条
件で結晶化熱処理を行うことによって、ＰＺＴ誘電体膜
を形成した。膜厚は約80nmであり、またＰｂと（Ｚｒ＋
Ｔｉ）のモル比（Ａ／Ｂ比）は1.05であった。
ｂ（Ｚｒ0.52Ｔｉ0.48）Ｏ3 をスピンオンにより成膜し
た。成膜にはＰｂ1.08（Ｚｒ0.52Ｔｉ0.48）Ｏ3 のスピ
ンオン溶液を用いた。スピンコーティングと 400℃× 1
0minの熱処理を 2回繰り返した後、 600℃× 10minの条
件で結晶化熱処理を行うことによって、ＰＺＴ誘電体膜
を形成した。膜厚は約80nmであり、またＰｂと（Ｚｒ＋
Ｔｉ）のモル比（Ａ／Ｂ比）は1.05であった。
【００６３】さらに、Ｐｂ（Ｚｒ0.52Ｔｉ0.48）Ｏ3 膜
上に、下部電極と同様にして、ＳｒＲｕＯ3 原料溶液の
スピンコーティングと 400℃× 10minの熱処理を行った
後、600℃× 60minの条件で結晶化熱処理を行うことに
よって、ＳｒＲｕＯ3 膜を形成した。膜厚は約80nmであ
った。
上に、下部電極と同様にして、ＳｒＲｕＯ3 原料溶液の
スピンコーティングと 400℃× 10minの熱処理を行った
後、600℃× 60minの条件で結晶化熱処理を行うことに
よって、ＳｒＲｕＯ3 膜を形成した。膜厚は約80nmであ
った。
【００６４】上記した上部電極としてのＳｒＲｕＯ3 膜
上に、ＣＶＤ（化学気相蒸着）法により厚さ 500nmのＳ
ｉＯ2 膜を形成した後、フォトレジストを用いてＰＥＰ
で上部電極パターンを形成した。ＲＩＥで余分なＳｒＲ
ｕＯ3 膜を除去した後、レジストをアッシングにより除
去して、50μm 角の上部電極を形成した。
上に、ＣＶＤ（化学気相蒸着）法により厚さ 500nmのＳ
ｉＯ2 膜を形成した後、フォトレジストを用いてＰＥＰ
で上部電極パターンを形成した。ＲＩＥで余分なＳｒＲ
ｕＯ3 膜を除去した後、レジストをアッシングにより除
去して、50μm 角の上部電極を形成した。
【００６５】このようにして得た薄膜キャパシタの電気
的特性としてリーク電流、残留分極、疲労特性を、測定
電圧3Vで測定、評価した。疲労特性は電圧±3V、パルス
幅 5μsec の矩形波パルスを印加して、1010サイクル後
の 2Ｐｒの変化率として求めた。キャパシタセル100pの
電気的特性を評価したところ、リーク電流は(3.1±0.5)
×10-6A/cm2 、残留分極 2Ｐｒは25± 2μC/cm2 、疲労
特性はいずれも0%であった。このように、実施例１によ
る薄膜キャパシタは、特性およびその信頼性に優れるも
のであることが確認された。
的特性としてリーク電流、残留分極、疲労特性を、測定
電圧3Vで測定、評価した。疲労特性は電圧±3V、パルス
幅 5μsec の矩形波パルスを印加して、1010サイクル後
の 2Ｐｒの変化率として求めた。キャパシタセル100pの
電気的特性を評価したところ、リーク電流は(3.1±0.5)
×10-6A/cm2 、残留分極 2Ｐｒは25± 2μC/cm2 、疲労
特性はいずれも0%であった。このように、実施例１によ
る薄膜キャパシタは、特性およびその信頼性に優れるも
のであることが確認された。
【００６６】一方、本発明との比較例１として、下部電
極および上部電極としてのＳｒＲｕＯ3 膜と誘電体膜と
してのＰｂ（Ｚｒ0.52Ｔｉ0.48）Ｏ3 膜をスパッタ法に
より成膜した後、実施例１と同様なプロセスで上部電極
を50μm 角にパターニングした。この比較例１のキャパ
シタセル100pの電気的特性を、実施例１と同様にして測
定、評価したところ、リーク電流は10-4〜10-6A/cm2 、
残留分極 2Ｐｒは16±5μC/cm2 、疲労特性はいずれも
0〜 -51% であり、実施例１に比べて特性が劣ると共
に、そのばらつきも大きいことが確認された。
極および上部電極としてのＳｒＲｕＯ3 膜と誘電体膜と
してのＰｂ（Ｚｒ0.52Ｔｉ0.48）Ｏ3 膜をスパッタ法に
より成膜した後、実施例１と同様なプロセスで上部電極
を50μm 角にパターニングした。この比較例１のキャパ
シタセル100pの電気的特性を、実施例１と同様にして測
定、評価したところ、リーク電流は10-4〜10-6A/cm2 、
残留分極 2Ｐｒは16±5μC/cm2 、疲労特性はいずれも
0〜 -51% であり、実施例１に比べて特性が劣ると共
に、そのばらつきも大きいことが確認された。
【００６７】実施例２ 表面に厚さ 100nmの熱酸化ＳｉＯ2 膜を形成した 6イン
チＳｉ基板上に、実施例１と同様にして、厚さ80nmのＳ
ｒＲｕＯ3 膜からなる下部電極を形成した。
チＳｉ基板上に、実施例１と同様にして、厚さ80nmのＳ
ｒＲｕＯ3 膜からなる下部電極を形成した。
【００６８】次に、結晶化したＳｒＲｕＯ3 膜上に、Ｓ
ｒＢｉ2.1 Ｔａ2 Ｏ9 （以下、ＳＢＴと略す）をスピン
オンにより成膜した。成膜にはＳＢＴの市販のスピンオ
ン溶液を用いた。スピンコーティングを500rpm×3sec＋
1500rpm× 30secの条件で行った後、 150℃×5minの条
件で乾燥を行った。さらに、 400℃× 10minの条件でベ
ーキングした後、再度スピンコーティングと乾燥および
ベーキングを行った。この後、酸素中にて 800℃× 1時
間の条件で結晶化熱処理を行うことによって、ＳＢＴ誘
電体膜を形成した。膜厚は約90nmであった。
ｒＢｉ2.1 Ｔａ2 Ｏ9 （以下、ＳＢＴと略す）をスピン
オンにより成膜した。成膜にはＳＢＴの市販のスピンオ
ン溶液を用いた。スピンコーティングを500rpm×3sec＋
1500rpm× 30secの条件で行った後、 150℃×5minの条
件で乾燥を行った。さらに、 400℃× 10minの条件でベ
ーキングした後、再度スピンコーティングと乾燥および
ベーキングを行った。この後、酸素中にて 800℃× 1時
間の条件で結晶化熱処理を行うことによって、ＳＢＴ誘
電体膜を形成した。膜厚は約90nmであった。
【００６９】さらに、ＳＢＴ誘電体膜上に実施例１と同
様にして、厚さ80nmのＳｒＲｕＯ3膜を形成した。この
上部電極としてのＳｒＲｕＯ3 膜に対して、実施例１と
同様にしてＰＥＰおよびＲＩＥを施し、50μm 角の上部
電極を形成した。
様にして、厚さ80nmのＳｒＲｕＯ3膜を形成した。この
上部電極としてのＳｒＲｕＯ3 膜に対して、実施例１と
同様にしてＰＥＰおよびＲＩＥを施し、50μm 角の上部
電極を形成した。
【００７０】このようにして得た薄膜キャパシタの電気
的特性としてリーク電流、残留分極、疲労特性を、実施
例１と同様にして測定、評価した。キャパシタセル100p
の電気的特性を測定、評価したところ、リーク電流は
(2.5±0.5)×10-7A/cm2 、残留分極 2Ｐｒは15± 2μC/
cm2 、疲労特性はいずれも0%であった。このように、実
施例２による薄膜キャパシタは、特性およびその信頼性
に優れるものであることが確認された。
的特性としてリーク電流、残留分極、疲労特性を、実施
例１と同様にして測定、評価した。キャパシタセル100p
の電気的特性を測定、評価したところ、リーク電流は
(2.5±0.5)×10-7A/cm2 、残留分極 2Ｐｒは15± 2μC/
cm2 、疲労特性はいずれも0%であった。このように、実
施例２による薄膜キャパシタは、特性およびその信頼性
に優れるものであることが確認された。
【００７１】一方、比較例２として、下部電極および上
部電極としてのＳｒＲｕＯ3 膜と誘電体膜としてのＳＢ
Ｔ膜をスパッタ法により成膜した後、実施例２と同様な
プロセスで上部電極を50μm 角にパターニングした。こ
の比較例２のキャパシタセル100pの電気的特性を、実施
例２と同様にして測定、評価したところ、リーク電流は
10-3〜10-7A/cm2 、残留分極 2Ｐｒは10± 5μC/cm2 、
疲労特性はいずれも 0〜 -28% であり、実施例２に比べ
て特性が劣ると共に、そのばらつきも大きいことが確認
された。
部電極としてのＳｒＲｕＯ3 膜と誘電体膜としてのＳＢ
Ｔ膜をスパッタ法により成膜した後、実施例２と同様な
プロセスで上部電極を50μm 角にパターニングした。こ
の比較例２のキャパシタセル100pの電気的特性を、実施
例２と同様にして測定、評価したところ、リーク電流は
10-3〜10-7A/cm2 、残留分極 2Ｐｒは10± 5μC/cm2 、
疲労特性はいずれも 0〜 -28% であり、実施例２に比べ
て特性が劣ると共に、そのばらつきも大きいことが確認
された。
【００７２】実施例３ 表面に厚さ 100nmの熱酸化ＳｉＯ2 膜を形成した 6イン
チＳｉ基板上に、実施例１と同様にして、厚さ80nmのＳ
ｒＲｕＯ3 膜からなる下部電極を形成した。
チＳｉ基板上に、実施例１と同様にして、厚さ80nmのＳ
ｒＲｕＯ3 膜からなる下部電極を形成した。
【００７３】次に、結晶化したＳｒＲｕＯ3 膜上に、
（Ｂａ0.5 Ｓｒ0.5 ）ＴｉＯ3 （以下、ＢＳＴと略す）
をスピンオンにより成膜した。成膜にはＢＳＴの市販の
スピンオン溶液を用いた。スピンコーティングを500rpm
×3sec＋ 3000rpm× 20secの条件で行った後、 150℃×
5minの条件で乾燥を行った。さらに、 400℃× 10minの
条件でベーキングした後、再度スピンコーティングと乾
燥およびベーキングを行った。この後、酸素中にて 700
℃× 1時間の条件で結晶化熱処理を行うことによって、
ＢＳＴ誘電体膜を形成した。膜厚は約80nmであり、また
（Ｂａ＋Ｓｒ）とＴｉのモル比（Ａ／Ｂ比）は 0.995で
あった。
（Ｂａ0.5 Ｓｒ0.5 ）ＴｉＯ3 （以下、ＢＳＴと略す）
をスピンオンにより成膜した。成膜にはＢＳＴの市販の
スピンオン溶液を用いた。スピンコーティングを500rpm
×3sec＋ 3000rpm× 20secの条件で行った後、 150℃×
5minの条件で乾燥を行った。さらに、 400℃× 10minの
条件でベーキングした後、再度スピンコーティングと乾
燥およびベーキングを行った。この後、酸素中にて 700
℃× 1時間の条件で結晶化熱処理を行うことによって、
ＢＳＴ誘電体膜を形成した。膜厚は約80nmであり、また
（Ｂａ＋Ｓｒ）とＴｉのモル比（Ａ／Ｂ比）は 0.995で
あった。
【００７４】さらに、ＢＳＴ誘電体膜上に実施例１と同
様にして、厚さ60nmのＳｒＲｕＯ3膜を形成した。この
上部電極としてのＳｒＲｕＯ3 膜に対して、実施例１と
同様にＰＥＰおよびＲＩＥを施し、50μm 角の上部電極
を形成した。
様にして、厚さ60nmのＳｒＲｕＯ3膜を形成した。この
上部電極としてのＳｒＲｕＯ3 膜に対して、実施例１と
同様にＰＥＰおよびＲＩＥを施し、50μm 角の上部電極
を形成した。
【００７５】このようにして得た薄膜キャパシタの電気
的特性として、測定電圧1Vでのリーク電流と比誘電率を
測定、評価した。キャパシタセル100pの電気的特性を測
定、評価したところ、リーク電流は(1.5±0.5)×10-8A/
cm2 、比誘電率は 300±5 であった。このように、実施
例３による薄膜キャパシタは、特性およびその信頼性に
優れるものであることが確認された。
的特性として、測定電圧1Vでのリーク電流と比誘電率を
測定、評価した。キャパシタセル100pの電気的特性を測
定、評価したところ、リーク電流は(1.5±0.5)×10-8A/
cm2 、比誘電率は 300±5 であった。このように、実施
例３による薄膜キャパシタは、特性およびその信頼性に
優れるものであることが確認された。
【００７６】一方、比較例３として、下部電極および上
部電極としてのＳｒＲｕＯ3 膜と誘電体膜としてのＢＳ
Ｔ膜をスパッタ法により成膜した後、実施例３と同様な
プロセスで上部電極を50μm 角にパターニングした。こ
の比較例３のキャパシタセル100pの電気的特性を、実施
例３と同様にして測定、評価したところ、リーク電流は
10-6〜10-8A/cm2 、比誘電率は 250±50であり、実施例
３に比べて特性が劣ると共に、そのばらつきも大きいこ
とが確認された。
部電極としてのＳｒＲｕＯ3 膜と誘電体膜としてのＢＳ
Ｔ膜をスパッタ法により成膜した後、実施例３と同様な
プロセスで上部電極を50μm 角にパターニングした。こ
の比較例３のキャパシタセル100pの電気的特性を、実施
例３と同様にして測定、評価したところ、リーク電流は
10-6〜10-8A/cm2 、比誘電率は 250±50であり、実施例
３に比べて特性が劣ると共に、そのばらつきも大きいこ
とが確認された。
【００７７】実施例４ 表面に厚さ 100nmの熱酸化ＳｉＯ2 膜を形成した 6イン
チＳｉ基板上に、まずスパッタ法で厚さ 100nmのＰｔ膜
を形成した。次いで、実施例１と同様に、市販の濃度 3
重量% のＳｒＲｕＯ3 スピンオン溶液とスピナーとを用
いて、Ｐｔ膜上にＳｒＲｕＯ3 膜を形成した。スピンコ
ーティングは500rpm×3sec＋ 3000rpm×15secの条件で
行った。 400℃× 10minの条件で熱処理して有機成分を
除去した後、 600℃× 30minの条件で結晶化熱処理を行
うことにより、下部電極を形成した。膜厚は約20nmであ
った。
チＳｉ基板上に、まずスパッタ法で厚さ 100nmのＰｔ膜
を形成した。次いで、実施例１と同様に、市販の濃度 3
重量% のＳｒＲｕＯ3 スピンオン溶液とスピナーとを用
いて、Ｐｔ膜上にＳｒＲｕＯ3 膜を形成した。スピンコ
ーティングは500rpm×3sec＋ 3000rpm×15secの条件で
行った。 400℃× 10minの条件で熱処理して有機成分を
除去した後、 600℃× 30minの条件で結晶化熱処理を行
うことにより、下部電極を形成した。膜厚は約20nmであ
った。
【００７８】次に、結晶化したＳｒＲｕＯ3 膜上に、Ｐ
ｂ（Ｚｒ0.52Ｔｉ0.48）Ｏ3 をスピンオンにより成膜し
た。成膜にはＰｂ1.08（Ｚｒ0.52Ｔｉ0.48）Ｏ3 のスピ
ンオン溶液を用いた。スピンコーティングと 400℃× 1
0minの熱処理を 2回繰り返した後、 600℃× 10minの条
件で結晶化熱処理を行うことによって、ＰＺＴ誘電体膜
を形成した。膜厚は約80nmであった。
ｂ（Ｚｒ0.52Ｔｉ0.48）Ｏ3 をスピンオンにより成膜し
た。成膜にはＰｂ1.08（Ｚｒ0.52Ｔｉ0.48）Ｏ3 のスピ
ンオン溶液を用いた。スピンコーティングと 400℃× 1
0minの熱処理を 2回繰り返した後、 600℃× 10minの条
件で結晶化熱処理を行うことによって、ＰＺＴ誘電体膜
を形成した。膜厚は約80nmであった。
【００７９】さらに、Ｐｂ（Ｚｒ0.52Ｔｉ0.48）Ｏ3 膜
上に、下部電極と同様にして、ＳｒＲｕＯ3 原料溶液の
スピンコーティングと 400℃× 10minの熱処理を行った
後、600℃× 60minの条件で結晶化熱処理を行うことに
よって、ＳｒＲｕＯ3 膜を形成した。膜厚は約20nmであ
った。さらに、このＳｒＲｕＯ3 膜上にスパッタ法で膜
厚 100nmのＰｔ膜を成膜した。
上に、下部電極と同様にして、ＳｒＲｕＯ3 原料溶液の
スピンコーティングと 400℃× 10minの熱処理を行った
後、600℃× 60minの条件で結晶化熱処理を行うことに
よって、ＳｒＲｕＯ3 膜を形成した。膜厚は約20nmであ
った。さらに、このＳｒＲｕＯ3 膜上にスパッタ法で膜
厚 100nmのＰｔ膜を成膜した。
【００８０】そして、ＣＶＤ法により厚さ 500nmのＳｉ
Ｏ2 膜を形成した後、フォトレジストを用いてＰＥＰで
上部電極パターンを形成した。ＲＩＥで余分なＳｒＲｕ
Ｏ3膜を除去した後、レジストをアッシングにより除去
して、50μm 角の上部電極を形成した。
Ｏ2 膜を形成した後、フォトレジストを用いてＰＥＰで
上部電極パターンを形成した。ＲＩＥで余分なＳｒＲｕ
Ｏ3膜を除去した後、レジストをアッシングにより除去
して、50μm 角の上部電極を形成した。
【００８１】このようにして得た薄膜キャパシタの電気
的特性としてリーク電流、残留分極、疲労特性を、測定
電圧3Vで測定、評価した。疲労特性は電圧±3V、パルス
幅 5μsec の矩形波パルスを印加して、1010サイクル後
の 2Ｐｒの変化率として求めた。キャパシタセル100pの
電気的特性を評価したところ、リーク電流は(3.0±0.5)
×10-6A/cm2 、残留分極 2Ｐｒは26± 2μC/cm2 、疲労
特性はいずれも0%であった。このように、ＳＲＯ膜を薄
くした場合でも、実施例１と同様な特性を示すことが確
認された。
的特性としてリーク電流、残留分極、疲労特性を、測定
電圧3Vで測定、評価した。疲労特性は電圧±3V、パルス
幅 5μsec の矩形波パルスを印加して、1010サイクル後
の 2Ｐｒの変化率として求めた。キャパシタセル100pの
電気的特性を評価したところ、リーク電流は(3.0±0.5)
×10-6A/cm2 、残留分極 2Ｐｒは26± 2μC/cm2 、疲労
特性はいずれも0%であった。このように、ＳＲＯ膜を薄
くした場合でも、実施例１と同様な特性を示すことが確
認された。
【００８２】
【発明の効果】以上説明したように、本発明の誘電体メ
モリの製造方法によれば、ＸＲｕＯ3膜や（Ｌａ0.5 Ｓ
ｒ0.5 ）ＣｏＯ3 膜からなる下部電極の組成の面内均一
性を高めることができる。従って、信頼性に優れる誘電
体メモリを高歩留りで作製することが可能となる。
モリの製造方法によれば、ＸＲｕＯ3膜や（Ｌａ0.5 Ｓ
ｒ0.5 ）ＣｏＯ3 膜からなる下部電極の組成の面内均一
性を高めることができる。従って、信頼性に優れる誘電
体メモリを高歩留りで作製することが可能となる。
【図１】 本発明の誘電体メモリの製造方法の一実施形
態による要部製造工程を示す断面図である。
態による要部製造工程を示す断面図である。
【図２】 下部電極の成膜にゾルゲル法とスピンコーテ
ィング法の組み合わせを使用した場合の工程を示す図で
ある。
ィング法の組み合わせを使用した場合の工程を示す図で
ある。
【図３】 ＳｒＲｕＯ3 （ＳＲＯ）膜の膜厚とＳＲＯ／
ＰＺＴ界面の剥離箇所の割合との関係の一例を示す図で
ある。
ＰＺＴ界面の剥離箇所の割合との関係の一例を示す図で
ある。
【図４】 トランジスタと薄膜キャパシタとで構成した
誘電体メモリの 1ビット分のメモリセルの一構成例を示
す断面図である。
誘電体メモリの 1ビット分のメモリセルの一構成例を示
す断面図である。
【図５】 図４に示すメモリセルの等価回路図である。
【図６】 強誘電体のＰ−Ｅヒステリシス曲線を示す図
である。
である。
１……基板 ２……下部電極 ３……導電層 ４……誘電体膜 ５……上部電極
Claims (7)
- 【請求項１】 基板上に、ＸＲｕＯ3 （ただし、ＸはＣ
ａ、ＳｒおよびＢａから選ばれる少なくとも 1種の元素
を示す）および（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 から選ば
れる少なくとも 1種の導電性酸化物を用いた下部電極
を、液相を用いることにより成膜する工程と、 前記下部電極上に誘電体膜を成膜する工程とを具備する
ことを特徴とする誘電体メモリの製造方法。 - 【請求項２】 請求項１記載の誘電体メモリの製造方法
において、 前記誘電体膜を液相を用いることにより成膜することを
特徴とする誘電体メモリの製造方法。 - 【請求項３】 請求項１または請求項２記載の誘電体メ
モリの製造方法において、 さらに、ＸＲｕＯ3 （ただし、ＸはＣａ、ＳｒおよびＢ
ａから選ばれる少なくとも 1種の元素を示す）および
（Ｌａ0.5 Ｓｒ0.5 ）ＣｏＯ3 から選ばれる少なくとも
1種の導電性酸化物を用いた上部電極を、前記誘電体膜
上に液相を用いることにより成膜する工程を具備するこ
とを特徴とする誘電体メモリの製造方法。 - 【請求項４】 請求項１記載の誘電体メモリの製造方法
において、 前記下部電極として、前記ＸＲｕＯ3 および（Ｌａ0.5
Ｓｒ0.5 ）ＣｏＯ3 から選ばれる少なくとも 1種からな
り、かつそのＡサイト元素のモル数とＢサイト元素のモ
ル数との比Ａ／Ｂが0.95〜1.15の範囲である導電性酸化
物膜を成膜することを特徴とする誘電体メモリの製造方
法。 - 【請求項５】 請求項２記載の誘電体メモリの製造方法
において、 前記誘電体膜として、ＡＢＯ3 で表されるペロブスカイ
ト構造を有する酸化物からなり、かつそのＡサイト元素
のモル数とＢサイト元素のモル数との比Ａ／Ｂが0.99〜
1.15の範囲である誘電性酸化物膜を成膜することを特徴
とする誘電体メモリの製造方法。 - 【請求項６】 請求項１、請求項２または請求項３記載
の誘電体メモリの製造方法において、 前記液相を用いた成膜工程は、ゾルゲル法、ＭＯＤ法ま
たは水熱合成法を適用して実施されることを特徴とする
誘電体メモリの製造方法。 - 【請求項７】 請求項１記載の誘電体メモリの製造方法
において、 前記下部電極を構成する導電性酸化物は厚さが 100nm以
下であることを特徴とする誘電体メモリの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13315398A JP3363091B2 (ja) | 1998-05-15 | 1998-05-15 | 誘電体メモリの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13315398A JP3363091B2 (ja) | 1998-05-15 | 1998-05-15 | 誘電体メモリの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330389A true JPH11330389A (ja) | 1999-11-30 |
| JP3363091B2 JP3363091B2 (ja) | 2003-01-07 |
Family
ID=15097956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13315398A Expired - Fee Related JP3363091B2 (ja) | 1998-05-15 | 1998-05-15 | 誘電体メモリの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3363091B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351542B1 (ko) * | 2000-10-09 | 2002-09-05 | 학교법인대우학원 | Ｃｈｓ 공정에 의한 ｂｔｏ계 유전체 박막 제조 방법 |
| JP2012129382A (ja) * | 2010-12-16 | 2012-07-05 | Ricoh Co Ltd | 圧電体素子とプリンターヘッドとインクジェットプリンター |
| JP2012134245A (ja) * | 2010-12-20 | 2012-07-12 | Ricoh Co Ltd | 電気機械変換素子、電気機械変換素子の製造方法、液滴吐出ヘッド、及び液滴吐出装置 |
| JP2013055174A (ja) * | 2011-09-02 | 2013-03-21 | Ricoh Co Ltd | 酸化物導電性薄膜の処理方法、該処理方法を用いて製造した電子デバイス、液滴吐出ヘッド及び液滴吐出装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102656062B1 (ko) * | 2018-09-19 | 2024-04-11 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20230099536A (ko) | 2021-12-27 | 2023-07-04 | 삼성전자주식회사 | 배선 구조체 및 이를 포함하는 장치 |
-
1998
- 1998-05-15 JP JP13315398A patent/JP3363091B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351542B1 (ko) * | 2000-10-09 | 2002-09-05 | 학교법인대우학원 | Ｃｈｓ 공정에 의한 ｂｔｏ계 유전체 박막 제조 방법 |
| JP2012129382A (ja) * | 2010-12-16 | 2012-07-05 | Ricoh Co Ltd | 圧電体素子とプリンターヘッドとインクジェットプリンター |
| JP2012134245A (ja) * | 2010-12-20 | 2012-07-12 | Ricoh Co Ltd | 電気機械変換素子、電気機械変換素子の製造方法、液滴吐出ヘッド、及び液滴吐出装置 |
| JP2013055174A (ja) * | 2011-09-02 | 2013-03-21 | Ricoh Co Ltd | 酸化物導電性薄膜の処理方法、該処理方法を用いて製造した電子デバイス、液滴吐出ヘッド及び液滴吐出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3363091B2 (ja) | 2003-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188179B2 (ja) | 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法 | |
| KR100329533B1 (ko) | 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터 | |
| JP4299959B2 (ja) | 半導体装置の製造方法 | |
| CN1265224A (zh) | 层状超晶格材料和abo3型金属氧化物的制备方法和在不暴露于氧气下制备包括这些材料的电元件的方法 | |
| KR19980703182A (ko) | 성층 초격자 재료 및 이를 포함하는 전자 소자 제조를 위한저온 처리 | |
| KR100932573B1 (ko) | 강유전체 캐패시터, 강유전체 캐패시터의 제조 방법, 및강유전체 메모리 | |
| JP3363091B2 (ja) | 誘電体メモリの製造方法 | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| US20010053740A1 (en) | Bismuth lanthanum titanate (BLT), BLT thin film, and electronic device including the BLT thin film | |
| US6309896B1 (en) | Method of manufacturing a ferroelectric film | |
| JP3105081B2 (ja) | 強誘電体薄膜の製造方法 | |
| JP3292795B2 (ja) | 半導体メモリ素子の製造方法 | |
| JPH0969614A (ja) | 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法 | |
| US6857172B2 (en) | Method of manufacturing ferroelectric capacitor | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| JP4438963B2 (ja) | 強誘電体キャパシタ | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JP3543916B2 (ja) | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 | |
| JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| US6358811B1 (en) | Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode | |
| JP4245116B2 (ja) | セラミックスの原料液、セラミックス膜および強誘電体メモリ装置 | |
| JP2002343791A (ja) | 誘電体薄膜の製造方法並びに強誘電体装置 | |
| KR100248810B1 (ko) | 강유전체 캐패시터 및 그 제조 방법 | |
| JP2001094065A (ja) | 強誘電体メモリ及びその製造方法 | |
| JP2001048645A (ja) | 強誘電体薄膜及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |