JPH11330408A - 薄膜キャパシタの製造方法 - Google Patents
薄膜キャパシタの製造方法Info
- Publication number
- JPH11330408A JPH11330408A JP10127983A JP12798398A JPH11330408A JP H11330408 A JPH11330408 A JP H11330408A JP 10127983 A JP10127983 A JP 10127983A JP 12798398 A JP12798398 A JP 12798398A JP H11330408 A JPH11330408 A JP H11330408A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- capacitor
- thin film
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 専有面積が小さく、かつ容量の大きな薄膜キ
ャパシタを提供する。 【解決手段】 ＴｉＮ下部電極上に成膜されたＴａ2 Ｏ
5 誘電体膜を窒素雰囲気中で熱処理することにより、Ｔ
ｉをＴａ2 Ｏ5 誘電体膜中に拡散させることにより比誘
電率を向上させ、かつ、誘電体膜を結晶化させることを
特徴とする薄膜キャパシタの製法。
ャパシタを提供する。 【解決手段】 ＴｉＮ下部電極上に成膜されたＴａ2 Ｏ
5 誘電体膜を窒素雰囲気中で熱処理することにより、Ｔ
ｉをＴａ2 Ｏ5 誘電体膜中に拡散させることにより比誘
電率を向上させ、かつ、誘電体膜を結晶化させることを
特徴とする薄膜キャパシタの製法。
Description
【０００１】
【発明の属する技術分野】本発明は専有面積が小さく、
かつ容量の大きな半導体装置用薄膜キャパシタの製造方
法に関する。
かつ容量の大きな半導体装置用薄膜キャパシタの製造方
法に関する。
【０００２】
【従来の技術】ＤＲＡＭ等の半導体集積回路の高集積化
に伴い、キャパシタについても必要とされる容量を有し
つつも、より小面積のものが求められている。この要求
に対処するためにこれまでに下記のような各種の対応策
が取られてきた。単位面積当たりの容量は容量膜の膜厚
に反比例する。従って、容量膜の膜厚を薄くするのもそ
の一法である。例えば、１６K のＤＲＡＭでは８０ｎｍ
の膜厚のＳｉＯ2 容量膜が用いられていたが、高集積化
に伴い、２５６ＫのＤＲＡＭでは１０ｎｍの膜厚のＳｉ
Ｏ2 容量膜が用いられている。しかし薄膜化に伴い、リ
ーク電流が増大するため、必要とされる耐電圧が確保で
きなくなるという問題がある。
に伴い、キャパシタについても必要とされる容量を有し
つつも、より小面積のものが求められている。この要求
に対処するためにこれまでに下記のような各種の対応策
が取られてきた。単位面積当たりの容量は容量膜の膜厚
に反比例する。従って、容量膜の膜厚を薄くするのもそ
の一法である。例えば、１６K のＤＲＡＭでは８０ｎｍ
の膜厚のＳｉＯ2 容量膜が用いられていたが、高集積化
に伴い、２５６ＫのＤＲＡＭでは１０ｎｍの膜厚のＳｉ
Ｏ2 容量膜が用いられている。しかし薄膜化に伴い、リ
ーク電流が増大するため、必要とされる耐電圧が確保で
きなくなるという問題がある。
【０００３】別の手法としては、キャパシタの形状を凹
凸のあるものとし、単位面積あたりの実面積を増大させ
る方法もある。トレンチ構造や、クラウン構造などが、
その代表例であり、また容量膜の表面を数十ｎｍ程度の
微細な凹凸を持つように処理することにより実面積を
１．５倍程度にするＨＳＧ（Hemi Spherical Grain）法
もその考えに基づく。
凸のあるものとし、単位面積あたりの実面積を増大させ
る方法もある。トレンチ構造や、クラウン構造などが、
その代表例であり、また容量膜の表面を数十ｎｍ程度の
微細な凹凸を持つように処理することにより実面積を
１．５倍程度にするＨＳＧ（Hemi Spherical Grain）法
もその考えに基づく。
【０００４】また、単位面積当たりの容量は容量膜の比
誘電率に比例するため、容量膜を形成する誘電体に比誘
電率の高いものを適用する方法もある。従来用いられて
きたＳｉＯ2 の比誘電率は３．７程度であるが、４Ｍ以
上のＤＲＡＭにはより高い比誘電率（７程度）を有する
Ｓｉ3 Ｎ4 とＳｉＯ2 の複合膜が適用されている。さら
に集積化を進める上でＳｉ3 Ｎ4 よりさらに比誘電率が
２０以上と高いＴａ2Ｏ5 や、比誘電率が数百以上と非
常に大きな（Ｂａ、Ｓｒ）ＴｉＯ3 や（Ｐｂ、Ｚｒ）Ｔ
ｉＯ3 などの容量膜への適用が検討されている。
誘電率に比例するため、容量膜を形成する誘電体に比誘
電率の高いものを適用する方法もある。従来用いられて
きたＳｉＯ2 の比誘電率は３．７程度であるが、４Ｍ以
上のＤＲＡＭにはより高い比誘電率（７程度）を有する
Ｓｉ3 Ｎ4 とＳｉＯ2 の複合膜が適用されている。さら
に集積化を進める上でＳｉ3 Ｎ4 よりさらに比誘電率が
２０以上と高いＴａ2Ｏ5 や、比誘電率が数百以上と非
常に大きな（Ｂａ、Ｓｒ）ＴｉＯ3 や（Ｐｂ、Ｚｒ）Ｔ
ｉＯ3 などの容量膜への適用が検討されている。
【０００５】半導体回路の集積化には上述の手法が、単
独で、あるいはさまざまに組み合わされて検討、あるい
は使用されてきた。またＴａ2 Ｏ5 については、Ｔｉを
添加したセラミック焼結体の比誘電率が増加することが
報告されている（Nature vol.377 21 september 1995
p.215）。この論文によると（Ｔａ2 Ｏ5 ）1-x （Ｔｉ
Ｏ2 ）x の系で、ｘ＝０．０８のときに比誘電率が１２
６まで向上することが示されている。
独で、あるいはさまざまに組み合わされて検討、あるい
は使用されてきた。またＴａ2 Ｏ5 については、Ｔｉを
添加したセラミック焼結体の比誘電率が増加することが
報告されている（Nature vol.377 21 september 1995
p.215）。この論文によると（Ｔａ2 Ｏ5 ）1-x （Ｔｉ
Ｏ2 ）x の系で、ｘ＝０．０８のときに比誘電率が１２
６まで向上することが示されている。
【０００６】
【発明が解決しようとする課題】Ｔａ2 Ｏ5 をＤＲＡＭ
等に適用しようとする場合、成膜手法としては段差被覆
性、量産性に優れるＣＶＤ法にて成膜する事が望まし
い。但し、ＣＶＤ法で成膜した場合、得られるＴａ2 Ｏ
5 誘電体層は非晶質であり、熱的に不安定である。ま
た、原料中の炭素原子や酸素原子等が不純物として含ま
れているためにリーク電流が大きいという欠点がある。
これに対し成膜後に酸素雰囲気等で熱処理等を行うこと
により、結晶化を促し、かつ不純物を排除し、リーク電
流を低減する措置を講ずる方法が提案されている。しか
し、その際に下部電極が酸化されてしまうことにより誘
電体層が新たに形成され、実質的なキャパシタ容量が低
下するという問題があった。この問題を解決するため
に、下部電極の酸化を防ぎ、容量を低下させることな
く、さらにはより高い比誘電率を有する容量膜を適用し
たキャパシタの構造やその製法が求められている。
等に適用しようとする場合、成膜手法としては段差被覆
性、量産性に優れるＣＶＤ法にて成膜する事が望まし
い。但し、ＣＶＤ法で成膜した場合、得られるＴａ2 Ｏ
5 誘電体層は非晶質であり、熱的に不安定である。ま
た、原料中の炭素原子や酸素原子等が不純物として含ま
れているためにリーク電流が大きいという欠点がある。
これに対し成膜後に酸素雰囲気等で熱処理等を行うこと
により、結晶化を促し、かつ不純物を排除し、リーク電
流を低減する措置を講ずる方法が提案されている。しか
し、その際に下部電極が酸化されてしまうことにより誘
電体層が新たに形成され、実質的なキャパシタ容量が低
下するという問題があった。この問題を解決するため
に、下部電極の酸化を防ぎ、容量を低下させることな
く、さらにはより高い比誘電率を有する容量膜を適用し
たキャパシタの構造やその製法が求められている。
【０００７】この課題に対しこれまで、容量膜と下部電
極の間に相互拡散を防ぐ目的でＳｉ 3 Ｎ4 などのバリア
膜を成膜する方法、下部電極をＲｕＯ2 などの導電性酸
化膜とし、酸化の影響を受けないようにする方法、下部
電極の性能を損なうことなくリーク電流を低減するため
に低温でプラズマ処理を行う方法などが提案されてい
る。Ｓｉ3 Ｎ4 をバリア膜に使用した場合には、Ｓｉ3
Ｎ4 が絶縁膜であるため換算膜厚が厚くなることにより
容量が低下することは避けられない。ＲｕＯ2 はエッチ
ングが困難であり後工程が難しくなる。また低温プラズ
マ処理を行った場合、Ｔａ2 Ｏ5 が結晶化しないという
欠点がそれぞれある。
極の間に相互拡散を防ぐ目的でＳｉ 3 Ｎ4 などのバリア
膜を成膜する方法、下部電極をＲｕＯ2 などの導電性酸
化膜とし、酸化の影響を受けないようにする方法、下部
電極の性能を損なうことなくリーク電流を低減するため
に低温でプラズマ処理を行う方法などが提案されてい
る。Ｓｉ3 Ｎ4 をバリア膜に使用した場合には、Ｓｉ3
Ｎ4 が絶縁膜であるため換算膜厚が厚くなることにより
容量が低下することは避けられない。ＲｕＯ2 はエッチ
ングが困難であり後工程が難しくなる。また低温プラズ
マ処理を行った場合、Ｔａ2 Ｏ5 が結晶化しないという
欠点がそれぞれある。
【０００８】また、上述したようにＴａ2 Ｏ5 にＴｉを
数％添加することにより容量の増大が期待される。容量
膜のＴａ2 Ｏ5 にＴｉを添加する方法としては、これま
でに特公平６−２７３２８があるが、この方法は容量膜
のＣＶＤによる成膜時にそれぞれＴａとＴｉを含む複数
の原料を用いる方法であり、ＣＶＤに複数の原料供給を
行わなければならず、製造コストがかかる。
数％添加することにより容量の増大が期待される。容量
膜のＴａ2 Ｏ5 にＴｉを添加する方法としては、これま
でに特公平６−２７３２８があるが、この方法は容量膜
のＣＶＤによる成膜時にそれぞれＴａとＴｉを含む複数
の原料を用いる方法であり、ＣＶＤに複数の原料供給を
行わなければならず、製造コストがかかる。
【０００９】本発明は上記の事情に基づいてなされたも
のであり、専有面積が小さく、且つ比誘電率が高く、リ
ーク電流が少ない薄膜キャパシタの製造方法を提供する
ことを目的とするものである。
のであり、専有面積が小さく、且つ比誘電率が高く、リ
ーク電流が少ない薄膜キャパシタの製造方法を提供する
ことを目的とするものである。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めの本発明にかかる薄膜キャパシタの製造方法は、たと
えば、ＴｉＮからなる下部電極層とＴａ2 Ｏ5 からなる
誘電体層を、不活性ガス雰囲気、例えば窒素雰囲気中で
熱処理することにより、誘電体層のリーク電流を低減し
つつも、誘電体層中のＯや下部電極層中のＮを拡散させ
ることなく、下部電極層中のＴｉを誘電体層に拡散させ
ることにより誘電体層の比誘電率を向上させることがで
きる。
めの本発明にかかる薄膜キャパシタの製造方法は、たと
えば、ＴｉＮからなる下部電極層とＴａ2 Ｏ5 からなる
誘電体層を、不活性ガス雰囲気、例えば窒素雰囲気中で
熱処理することにより、誘電体層のリーク電流を低減し
つつも、誘電体層中のＯや下部電極層中のＮを拡散させ
ることなく、下部電極層中のＴｉを誘電体層に拡散させ
ることにより誘電体層の比誘電率を向上させることがで
きる。
【００１１】これにより単位面積当たりの容量の大きな
キャパシタを得ることができる。不活性ガスとしては、
廉価で利用しやすい窒素を用いることが望ましい。
キャパシタを得ることができる。不活性ガスとしては、
廉価で利用しやすい窒素を用いることが望ましい。
【００１２】
【発明の実施の形態】図１に本発明の薄膜キャパシタの
製造工程を示す。まずシリコン基板上に下部電極の密着
性をよくする目的でＴｉを中間層としてスパッタ法にて
成膜した。その上に下部電極としてＴｉＮをＣＶＤ法に
て成膜した。これはＴｉＣｌ4 およびＮＨ3 を原料と
し、６００℃にて１００ｎｍの膜厚に成膜を行った。
尚、この成膜方法は他にスパッター法、蒸着法、Ｔｉを
成膜した後の表面窒化などの方法でもかまわない。次に
下部電極上に誘電体層としてＴａ2 Ｏ5 をＭＯＣＶＤ法
にて成膜した。この成膜条件を図２に示す。
製造工程を示す。まずシリコン基板上に下部電極の密着
性をよくする目的でＴｉを中間層としてスパッタ法にて
成膜した。その上に下部電極としてＴｉＮをＣＶＤ法に
て成膜した。これはＴｉＣｌ4 およびＮＨ3 を原料と
し、６００℃にて１００ｎｍの膜厚に成膜を行った。
尚、この成膜方法は他にスパッター法、蒸着法、Ｔｉを
成膜した後の表面窒化などの方法でもかまわない。次に
下部電極上に誘電体層としてＴａ2 Ｏ5 をＭＯＣＶＤ法
にて成膜した。この成膜条件を図２に示す。
【００１３】上記の膜に対して各種の条件で急速熱処理
を行った。熱処理条件を図３に示す。熱処理雰囲気が窒
素のものは本発明の実施例であり、熱処理雰囲気が酸素
のもの、及び、熱処理なしのものは比較例である。昇温
速度は５℃／秒、降温速度は１０℃／秒とした。得られ
た膜の結晶性を評価するために、Ｘ線回折法によりＴａ
2 Ｏ5 の結晶性を測定した。その結果、結晶化には７２
５℃以上の熱処理が必要なことが判った。得られたＸ線
回折図の例を図４に示す。
を行った。熱処理条件を図３に示す。熱処理雰囲気が窒
素のものは本発明の実施例であり、熱処理雰囲気が酸素
のもの、及び、熱処理なしのものは比較例である。昇温
速度は５℃／秒、降温速度は１０℃／秒とした。得られ
た膜の結晶性を評価するために、Ｘ線回折法によりＴａ
2 Ｏ5 の結晶性を測定した。その結果、結晶化には７２
５℃以上の熱処理が必要なことが判った。得られたＸ線
回折図の例を図４に示す。
【００１４】次に得られた膜の電気的な特性を評価する
ために、それぞれの条件で処理された膜に上部電極とし
て直径１ｍｍのＡｌ膜を真空蒸着法にて成膜し、容量素
子を作製した。尚、上部電極の材料はＡｌに限らず導電
性を有するものであればどのようなものでもよい。ま
た、成膜方法も真空蒸着法に限らず、スパッター法、Ｃ
ＶＤ法などの方法でもよい。
ために、それぞれの条件で処理された膜に上部電極とし
て直径１ｍｍのＡｌ膜を真空蒸着法にて成膜し、容量素
子を作製した。尚、上部電極の材料はＡｌに限らず導電
性を有するものであればどのようなものでもよい。ま
た、成膜方法も真空蒸着法に限らず、スパッター法、Ｃ
ＶＤ法などの方法でもよい。
【００１５】得られた容量素子のＳｉＯ2 換算膜厚とリ
ーク電流値を図５、６に示す。ＳｉＯ2 換算膜厚は１Ｍ
Ｈｚにて測定し、リーク電流は上部電極に＋１．５Ｖお
よび−１．５Ｖを印加したときの電流密度を測定した。
図６には＋１．５Ｖおよび−１．５Ｖを印加したときの
電流密度の大きい方の値を記してある。図５が示すよう
に、比較例として示した酸素中の熱処理では、いずれの
温度においてもＳｉＯ2 換算膜厚が増大している。これ
は下部電極が酸素と反応しＴｉＯ2 となり、生成された
ＴｉＯ2 が誘電体であるため、実質的な容量膜厚が増加
したためである。図７に示す二次イオン質量分析の結果
がそれを裏付けている。酸素中で７２５℃で３０秒保持
したときのＯ、Ｔｉの深さ方向の分布が示されており、
Ｏが下部電極中に拡散している様子が示されている。従
って、酸素中の熱処理はＳｉＯ2 換算膜厚の増大、即
ち、容量の低下をもたらし望ましくないことが判った。
ーク電流値を図５、６に示す。ＳｉＯ2 換算膜厚は１Ｍ
Ｈｚにて測定し、リーク電流は上部電極に＋１．５Ｖお
よび−１．５Ｖを印加したときの電流密度を測定した。
図６には＋１．５Ｖおよび−１．５Ｖを印加したときの
電流密度の大きい方の値を記してある。図５が示すよう
に、比較例として示した酸素中の熱処理では、いずれの
温度においてもＳｉＯ2 換算膜厚が増大している。これ
は下部電極が酸素と反応しＴｉＯ2 となり、生成された
ＴｉＯ2 が誘電体であるため、実質的な容量膜厚が増加
したためである。図７に示す二次イオン質量分析の結果
がそれを裏付けている。酸素中で７２５℃で３０秒保持
したときのＯ、Ｔｉの深さ方向の分布が示されており、
Ｏが下部電極中に拡散している様子が示されている。従
って、酸素中の熱処理はＳｉＯ2 換算膜厚の増大、即
ち、容量の低下をもたらし望ましくないことが判った。
【００１６】これに対し、本発明の実施例として示した
窒素中で熱処理された試料のＯ、Ｔｉの深さ方向の分布
を二次イオン質量分析した結果を同じく図７に示す。こ
れによるとＯが酸素中では７２５℃で拡散していたのに
対し、窒素中では８００℃で３０秒保持したにも関わら
ずＯの拡散は見られずＴｉＯ2 層は生成されなかった。
また図５に示すようにＳｉＯ2 換算膜厚が減少した。こ
れは下部電極中のＴｉがＴａ2 Ｏ5 容量膜中に拡散して
おり、このため比誘電率が増大したためと考えられる。
これは図７からも確かめられている。ＸＰＳにより拡散
量を測定したところ、Ｔｉは１．５atm ％がＴａ2 Ｏ5
容量膜中に拡散していた。これは（Ｔａ 2 Ｏ5 ）
1-x （ＴｉＯ2 ）x の系で、ｘ＝０．０９９に相当す
る。またこの場合、図６が示すように窒素中で８００℃
にて３０秒保持した場合にはリーク電流も減少してお
り、熱処理による効果が有効に働いていることが示され
た。
窒素中で熱処理された試料のＯ、Ｔｉの深さ方向の分布
を二次イオン質量分析した結果を同じく図７に示す。こ
れによるとＯが酸素中では７２５℃で拡散していたのに
対し、窒素中では８００℃で３０秒保持したにも関わら
ずＯの拡散は見られずＴｉＯ2 層は生成されなかった。
また図５に示すようにＳｉＯ2 換算膜厚が減少した。こ
れは下部電極中のＴｉがＴａ2 Ｏ5 容量膜中に拡散して
おり、このため比誘電率が増大したためと考えられる。
これは図７からも確かめられている。ＸＰＳにより拡散
量を測定したところ、Ｔｉは１．５atm ％がＴａ2 Ｏ5
容量膜中に拡散していた。これは（Ｔａ 2 Ｏ5 ）
1-x （ＴｉＯ2 ）x の系で、ｘ＝０．０９９に相当す
る。またこの場合、図６が示すように窒素中で８００℃
にて３０秒保持した場合にはリーク電流も減少してお
り、熱処理による効果が有効に働いていることが示され
た。
【００１７】以上のことから窒素中の７２５℃以上の熱
処理により、ＴｉがＴａ2 Ｏ5 容量膜中に拡散し、また
容量膜が結晶化することにより、高容量かつ安定な薄膜
キャパシタが得られることが判った。また、リーク電流
密度低減のためには窒素中で８００℃にてある程度の時
間、例えば３０〜６０秒間保持することが好ましいこと
がわかった。
処理により、ＴｉがＴａ2 Ｏ5 容量膜中に拡散し、また
容量膜が結晶化することにより、高容量かつ安定な薄膜
キャパシタが得られることが判った。また、リーク電流
密度低減のためには窒素中で８００℃にてある程度の時
間、例えば３０〜６０秒間保持することが好ましいこと
がわかった。
【００１８】なお、本発明は上記の実施例に限定される
ものではなく、その要旨の範囲内において、種々の変形
が可能である。例えば、不活性ガスは、窒素に限られる
ものではなく、アルゴン、ヘリウム又はこれらの混合ガ
ス等であっても良い。
ものではなく、その要旨の範囲内において、種々の変形
が可能である。例えば、不活性ガスは、窒素に限られる
ものではなく、アルゴン、ヘリウム又はこれらの混合ガ
ス等であっても良い。
【００１９】
【発明の効果】以上説明したように、本発明により、高
い比誘電率を持ちかつリーク電流の少ない容量膜を得る
ことができ、キャパシタの小型化が可能となる。
い比誘電率を持ちかつリーク電流の少ない容量膜を得る
ことができ、キャパシタの小型化が可能となる。
【図１】本発明の薄膜キャパシタの製造工程を示す図で
ある。
ある。
【図２】本実施例の成膜条件を示す図である。
【図３】本実施例の熱処理条件を示す図である。
【図４】酸素中６０秒間６５０〜８００℃にて熱処理し
たＴａ2 Ｏ5 膜のＸ線回折図である。
たＴａ2 Ｏ5 膜のＸ線回折図である。
【図５】容量素子のＳｉＯ2 換算膜厚の測定結果を示す
図である。
図である。
【図６】容量素子のリーク電流密度の測定結果を示す図
である。
である。
【図７】酸素中では７２５℃３０秒間、窒素中では８０
０℃３０秒間保持した試料の二次イオン質量分析による
の深さ方向のイオン強度プロファイル測定結果を示す図
である。
０℃３０秒間保持した試料の二次イオン質量分析による
の深さ方向のイオン強度プロファイル測定結果を示す図
である。
Claims (3)
- 【請求項１】 Ｔｉを含む導電性の窒化物からなる下部
電極層とその上に作製した酸化タンタルからなる誘電体
層を不活性ガス雰囲気中で熱処理することにより、下部
電極層中のＴｉを誘電体層に拡散させつつ誘電体層を結
晶化させることを特徴とする薄膜キャパシタの製造方
法。 - 【請求項２】 前記不活性ガスは、窒素であることを特
徴とする請求項１記載の薄膜キャパシタの製造方法。 - 【請求項３】 Ｔｉを含む導電性の窒化物からなる下部
電極層とその上に作製した酸化タンタルからなる誘電体
層とを有し、前記下部電極層中のＴｉを誘電体層に拡散
させ且つ前記誘電体層を結晶化させたことを特徴とする
薄膜キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10127983A JPH11330408A (ja) | 1998-05-11 | 1998-05-11 | 薄膜キャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10127983A JPH11330408A (ja) | 1998-05-11 | 1998-05-11 | 薄膜キャパシタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11330408A true JPH11330408A (ja) | 1999-11-30 |
Family
ID=14973549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10127983A Withdrawn JPH11330408A (ja) | 1998-05-11 | 1998-05-11 | 薄膜キャパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11330408A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020002156A (ko) * | 2000-06-29 | 2002-01-09 | 박종섭 | 커패시터 제조방법 |
| KR100321178B1 (ko) * | 1999-12-30 | 2002-03-18 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
-
1998
- 1998-05-11 JP JP10127983A patent/JPH11330408A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321178B1 (ko) * | 1999-12-30 | 2002-03-18 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR20020002156A (ko) * | 2000-06-29 | 2002-01-09 | 박종섭 | 커패시터 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100403611B1 (ko) | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 | |
| US6759705B2 (en) | Platinum-rhodium stack as an oxygen barrier in an integrated circuit capacitor | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| EP1383162A2 (en) | Deposition method of dielectric layer | |
| JP2000049285A (ja) | 薄膜キャパシタおよびその製造方法 | |
| GB2362032A (en) | Method for fabricating capacitors of a semiconductor device | |
| US6376299B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JP2005150228A (ja) | 半導体装置の製造方法 | |
| KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| US6171941B1 (en) | Method for fabricating capacitor of semiconductor memory device using titanium aluminum nitride as diffusion-inhibiting layer | |
| US6828190B2 (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
| US6740553B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| US6777740B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| KR100293713B1 (ko) | 메모리소자의 커패시터 제조방법 | |
| GB2358958A (en) | Capacitor for memory device with amorphous tantalum oxide nitride TaON dielectric layer | |
| US7335550B2 (en) | Methods for forming semiconductor devices including thermal processing | |
| JP2001036042A (ja) | 誘電体素子とその製造方法及び半導体装置 | |
| JPH11330408A (ja) | 薄膜キャパシタの製造方法 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
| KR100503961B1 (ko) | 커패시터 제조 방법 | |
| KR100293721B1 (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 | |
| JP2000307069A (ja) | 半導体装置の製造方法 | |
| JP3302917B2 (ja) | 半導体装置の製造方法 | |
| KR19990055176A (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |