JPH11330460A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11330460A
JPH11330460A JP12743898A JP12743898A JPH11330460A JP H11330460 A JPH11330460 A JP H11330460A JP 12743898 A JP12743898 A JP 12743898A JP 12743898 A JP12743898 A JP 12743898A JP H11330460 A JPH11330460 A JP H11330460A
Authority
JP
Japan
Prior art keywords
insulating film
film
substrate
forming
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12743898A
Other languages
English (en)
Inventor
Akira Nishiyama
彰 西山
Masahiro Koike
正浩 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12743898A priority Critical patent/JPH11330460A/ja
Publication of JPH11330460A publication Critical patent/JPH11330460A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 MOSトランジスタのゲート酸化膜に高誘電
体絶縁膜を用いた場合においても、ゲート絶縁膜のCや
Hの不純物汚染を無くすことができ、不純物の混入や付
着によるリークの発生等を抑制できる。 【解決手段】 Si基板101の主表面上にガスの分解
を利用してゲート酸化膜103を形成する工程と、ゲー
ト酸化膜103上にゲート電極104を形成する工程と
を含むMOSトランジスタの製造方法において、ゲート
酸化膜103の材料として光触媒反応を示すTiO2
用い、該ゲート酸化膜103を形成する際に基板表面に
紫外光を照射することにより、光触媒反応を起こさせて
TiO2 中に通常残留してくるCやHを除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に高誘電体膜をゲート絶縁膜として用
いたMIS型半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、MOSトランジスタの微細化はと
どまるところを知らず、0.1μmのゲート長を目前に
している。このような微細化に伴い、MOSトランジス
タのゲート絶縁膜の材料として、SiO2 に代わりTa
25 やTiO2 等の金属酸化膜を用いることが検討さ
れている。これらの材料は、比誘電率が約30,90と
高いために、比誘電率が3.9のSiO2 に比べ同じゲ
ート容量を得るのに膜厚を7倍,20倍程度まで厚くす
ることができる。このため、スケーリング則に従って素
子を微細化した場合にも、膜中の直接トンネリングによ
るゲート/基板間のリーク電流増加を抑えられる有望な
材料と考えられている。
【0003】ところが、これらの高誘電体材料を通常の
成膜方法を用いて形成した場合に、どうしても膜中に炭
素(C)や水素(H)などの不純物が混入し、それがリ
ークの発生源になることが知られている。図11は一例
として、Ti(OC374 (Tetra-iso-propyltita
nate:TPT)と酸素の混合ガスの380℃でのMOC
VD反応によるTiO2 膜56nmのリーク特性を示す
ものである。堆積直後ではリーク量がかなり高く、それ
が高温での酸素中アニールにより次第に減少してくるの
が示されている。
【0004】このことは、上のMOCVD反応により取
り込まれる膜中のHやCが、その後の酸素アニールによ
り減少するためと理解される。しかし、ここで用いられ
ている900℃,1時間という熱処理は、熱履歴として
は0.1μmの素子プロセスとしては非常に大きく、特
にチャネルの不純物プロファイル保持のためには不適当
なものである。また、900℃の熱処理を経たものでも
未だに10-5A/cm2 ものリークがあることから、膜
中のHやCは完全に除去されてないことが想像される。
【0005】そして、これらのCやHは、膜中の固定電
荷或いはゲート電極信頼性(TDDB)等の信頼性を劣
化させる原因となる。有機系のソースガスではなくTi
Cl4 などのハロゲン系を用いることにより、これらの
CやHを低減することは可能であるが、その場合にはガ
スからの塩素の混入が避けられず、やはりリーク源を膜
中に取り込むこととなる。
【0006】また、スパッタ法により上記の不純物を含
有しない堆積も可能であるが、この場合、プラズマ中に
浸されることによる絶縁膜或いはチャネル中へのダメー
ジの導入、さらにプラズマに用いられるガス(多くの場
合Arなどの不活性ガス)の混入の問題が出てくる。T
25 の堆積でも、一般にTa(OC255 等の
MOCVDガスが用いられるために、CやHが膜中に混
入し、高い温度での酸化雰囲気中の熱処理が必要にな
り、0.1μm世代で要求されるプロセスの低温化に逆
行することになる。また、Ta25 の場合には、60
0℃以上で熱処理を受けるとSiと接しているところで
還元されてSiO2 ができ、ゲート絶縁膜の実質の比誘
電率が減少するという問題も生じる。
【0007】一方、ゲート部の信頼性の問題はゲート絶
縁膜中の不純物のみではない。ゲート絶縁膜形成後、ゲ
ート電極形成までウェハはクリーンルームエアーの中に
放置されることになるが、クリーンルームエアーには壁
の塗装材や接着材等から有機物が発散されている。典型
的な物質はエチルベンゼン,トルエン,DBP(ジブチ
ルフタレート)やDOP(ジオクチルフタレート)であ
り、これが基板表面に吸着し、その上に多結晶Si等の
電極を形成するとゲート電極の信頼性が劣化すること
が、近年問題としてクローズアップされてきている。
【0008】図12はその一例として、ゲート絶縁膜/
ゲート多結晶Si間の有機物強制汚染によるTDDBの
劣化を示すものである。強制汚染の後で特に処理を施さ
ないときには、酸素プラズマでの有機物の除去を行った
ものよりも低い注入電荷量でゲート絶縁破壊が起こって
いることが分かる。一方で、この酸素プラズマ処理を行
えばよいのかというと、まずプラズマ処理によるダメー
ジが基板に入り欠陥を誘起する問題が起こる。また、処
理後に再びエアーから有機物が付いてしまう問題も残
る。
【0009】その他の有機物の除去技術として、酸化性
雰囲気での熱処理があげられるが、やはりプロセスの低
温化に逆行するし、酸化膜厚が不必要に厚くなったり、
もともとの金属酸化膜が変質してしまう問題を含んでい
る。このため、簡便なしかも素子への影響の少ない真空
中の有機物除去方法が求められている。
【0010】ゲート絶縁膜を多層にするという構造も提
案されている。しかし、この構造での問題点は、各絶縁
物の堆積が特に不連続で行われる場合に、絶縁物間に有
機物などの不純物が付着し、トラップセンターとなって
しまうことである。
【0011】図13はその構造を示すものであり、90
1はSi基板、902,903はゲート絶縁膜、904
はゲート電極、905は有機物である。Si基板901
上に第1の絶縁膜902を形成した後、第2の絶縁膜9
03を形成するために一旦ウェハを装置外クリーンルー
ム内に搬出すると、上記のようにエアーから有機物90
5が付着することになる。これがトラップセンターとな
り、いわゆるプール・フレンケル(Pool-Frenkel)伝導
というモードで絶縁膜のリークの原因となる。
【0012】
【発明が解決しようとする課題】このように、0.1μ
m世代のMISトランジスタの高誘電体ゲート絶縁膜及
びゲート電極形成においては、以下の3つの問題があ
る。 (1) 高誘電体膜を有機ソースを用いて成膜する場合に、
膜中に炭素や水素などの不純物が混入するのを避けられ
ず、それがリークの発生源になる。
【0013】(2) ゲート絶縁膜形成後、ゲート電極形成
までウェハはクリーンルームエアーの中に放置されるこ
とになるが、クリーンルームエアーには壁の塗装材や接
着材等から有機物が発散されている。典型的な物質はエ
チルベンゼン,トルエン,DBP(ジブチルフタレー
ト)やDOP(ジオクチルフタレート)であり、これが
基板表面に吸着し、その上に多結晶Si等の電極を形成
するとゲート電極の信頼性が劣化する。
【0014】(3) ゲート絶縁膜を多層にするという構造
で各絶縁物の堆積が特に不連続で行われる場合に、絶縁
物間に有機物などの不純物が付着し、トラップセンター
となってしまい、膜のリーク電流が上昇する。
【0015】また、上述したMISトランジスタの高誘
電体ゲート絶縁膜及びゲート電極形成に限らず、その他
の工程においても簡便な真空中での有機物除去の方法が
求められている。
【0016】本発明は、上記の事情を考慮して成された
もので、その目的とするところは、被処理物表面の不純
物を効果的に除去することができ、不純物の混入や付着
によるリークの発生等を抑制できる半導体装置の製造方
法を提供することにある。
【0017】
【課題を解決するための手段】(構成)上記課題を解決
するために本発明は、次のような構成を採用している。
即ち本発明は、半導体基板の主表面にガスの分解を利用
してゲート絶縁膜を形成した後、このゲート絶縁膜上に
ゲート電極を形成する半導体装置の製造方法において、
ゲート絶縁膜の材料として光触媒反応を示す物質を用
い、該ゲート絶縁膜を形成する際に基板表面に光を照射
することを特徴とする。
【0018】また本発明は、半導体基板の主表面にガス
の分解を利用してゲート絶縁膜を形成した後、このゲー
ト絶縁膜上にゲート電極を形成する半導体装置の製造方
法において、ゲート絶縁膜の材料として光触媒反応を示
す物質を用い、ゲート電極を形成する直前にゲート絶縁
膜に光を照射し、該光照射工程の後でゲート電極を形成
するまでに基板を大気に晒さないことを特徴とする。
【0019】また本発明は、半導体基板の主表面にゲー
ト絶縁膜を形成した後、このゲート絶縁膜上にゲート電
極を形成する半導体装置の製造方法において、ゲート絶
縁膜を形成する工程として、半導体基板の主表面に光触
媒反応を示す物質からなる第1のゲート絶縁膜を形成
し、次いで第1のゲート絶縁膜に光を照射し、該光照射
工程の後に基板を大気に晒すことなく、第1のゲート絶
縁膜上に第2のゲート絶縁膜を形成することを特徴とす
る。
【0020】また本発明は、半導体基板の主表面にゲー
ト絶縁膜を形成した後、このゲート絶縁膜上にゲート電
極を形成する半導体装置の製造方法において、ゲート絶
縁膜を形成する前の前工程として、半導体基板の主表面
に光触媒反応を示す薄膜を形成し、次いでこの薄膜を通
して、或いは該薄膜を凝集させた後に基板の主表面に光
を照射し、光触媒反応を起こして有機物を分解させるこ
とを特徴とする。
【0021】また本発明は、半導体装置の製造方法にお
いて、半導体基板の主表面上にゲート絶縁膜を介してゲ
ート電極を形成した後、基板の主表面にソース/ドレイ
ンとなる拡散層を形成し、次いで基板及びゲート電極上
に層間絶縁膜を形成し、次いで層間絶縁膜にコンタクト
孔を形成し、次いで層間絶縁膜上及びコンタクト孔内に
光触媒反応を示す薄膜を形成し、次いで薄膜を通して、
或いは該薄膜を凝集させた後に基板の主表面に光を照射
し、光触媒反応を起こして有機物を分解させ、しかるの
ち層間絶縁膜上及びコンタクト孔内に導体膜を形成する
ことを特徴とする。
【0022】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 光触媒反応を示す物質がチタン(Ti),セレン
(Se),亜鉛(Zn),タングステン(W),又は鉄
(Fe)の酸化物であること。 (2) 基板表面に照射する光として、紫外光を用いるこ
と。 (3) 生成された装置において、光触媒反応を示す物質か
らなるゲート絶縁膜、又はそれと他の物質との境界にお
ける炭素,塩素,或いは不活性ガスの含有利用が1014
cm-2以下であること。
【0023】(4) 清浄表面を必要とする工程の前処理に
おいて、処理液中に光触媒を示す物質を混入させてその
表面に光が当たるように照射しながら半導体基板をその
中で処理すること。
【0024】(作用)光触媒作用を有する金属酸化物質
は絶縁物としてはTiO2 、導電性を持つものとしては
SnO2 ,WO3 ,Fe23 等が知られているが、い
ずれも表面に光を受けることにより、酸化反応を促進す
る触媒として作用する。例えば、TiO2 をエタノール
を含有する溶液中に入れ光を照射すると、以下の反応が
起こりアセトアルデヒドに変化することが知られてい
る。
【0025】 C25 OH+ (1/2)O2 → CH3 CHO+H2 O …(1) これ以外にも多くの有機物が、この光触媒反応によりC
2 やH2 Oへと分解されることが知られている。
【0026】従ってこの作用を用いれば、TiO2 のよ
うな高誘電体絶縁物を有機ソースCVD法により、例え
ばTi(OC254 とO2 の混合ガスから生成しよ
うとした場合、TiO2 中に通常残留してくるCやHを
以下のような反応により除去することが可能である。
【0027】 Ti(OC254 +8O2 → TiO2 +8CO2 +2H2 O+8H2 …(2) また、TiCl4 のような無機ソースの場合にも TiCl4 +O2 → TiO2 +2Cl2 …(3) のような反応を促進することにより、不純物である塩素
の膜中への混入を抑制することができる。
【0028】また、TiO2 堆積後、クリーンルームエ
アー中に取り出すことによる有機物も、ゲート電極材料
或いは第2の絶縁膜堆積装置中に搬送後真空中でTiO
2 表面へ光照射を施すことにより同様の反応により除去
可能で、そのまま連続でゲート電極材料や第2の絶縁膜
を堆積すれば、TiO2 /ゲート電極材料やTiO2
第2の絶縁膜間に有機物が残留し信頼性の劣化の問題や
リーク電流の上昇の問題を引き起こすことはない。
【0029】また、同様の有機物の分解作用は光触媒物
質の上面に付いたもののみにしか適用できないわけでは
ない。有機物が付いた基板表面に光触媒作用を持つ金属
酸化物(この場合には伝導性を有する有しないはどちら
でも良い)を堆積、不活性ガス等の雰囲気で熱処理を行
い上記金属酸化物を凝集させた後、光をその表面に照射
し、さらにこの金属酸化物を除去する工程を行えばよ
い。この工程の後に、酸化,窒化,金属酸化膜堆積,コ
ンタクト金属堆積等を行うことにより、有機物の無い清
浄な基板表面にそれぞれの膜を形成することが可能であ
る。特に、上記の効果をより促進するためには、真空搬
送前の表面をできるだけ清浄にしておくことが肝心であ
る。そのために、前処理としてウェハを処理する液中に
光触媒物質を粉末或いは塊、又は板状その他の形で混入
してやり、その表面に光が当たるように照射しながら処
理することも本発明方法の特徴である。
【0030】
【発明の実施の形態】以下、図面を用いて本発明の実施
形態を詳細に説明する。 (第1の実施形態)図1〜図3は、本発明の第1の実施
形態に係わるMOSトランジスタの製造工程を示す断面
図である。
【0031】まず、図1(a)に示すように、Si基板
101にSTI(Shallow Trench Isolation)用の溝を
約0.4μmの深さに掘った後、SiO2 膜102をC
VD法により全面に堆積し、続いてCMP(Chemical M
echanical Polish)により全面を平坦化することにより
素子分離構造を完成させる。次いで、図1(b)に示す
ように、ゲート絶縁膜となるTiO 2 膜103をTPT
(Tetra-iso-propyl-titanate )(Ti(OC37
4 )と酸素の混合ガスの380℃での反応により全面に
20nmの厚さに堆積する。TiO2 の堆積はコールド
ウォールタイプのMOCVD装置で行い、TPTはAr
ガスによるバブリングにより搬送する。搬送ガスライン
はTPTの再付着を避けるために50℃以上に常に加熱
しておく。
【0032】TPTを含むArガスは5sccm導入され、
酸素は全圧が1Torrになるように導入する。その際に、
堆積装置の窓を通してウェハ全面に波長300nmの近
紫外光が照射されるように、例えば200WのXeラン
プを動作させる。ランプは堆積ガスを流す前から動作さ
せ、堆積が終了するまで照射を続ける。こうすることに
より、有機ソースガスからのCやHの混入を排除するこ
とができ、組成が完全にTiO2 となる膜を堆積するこ
とができる。
【0033】堆積の原材料ガスは上の組み合わせに限ら
れることはなく、TET(Tetra-Ethyl-titanate)(T
i(CO254やTTIP(Titanium-tetrakis-iso
propoxide)と酸素の混合ガスを用いてもよい。また、
TTIPの場合には酸素を混合しなくても、TiO2
形成することが可能である。また、有機ソースではなく
TiCl4 のような無機ソースからの堆積であってもよ
い。但しこの場合には、反応温度を少し高く、例えば6
00℃程度に設定することが望ましい。またその後、同
じ真空中で酸素雰囲気で500〜700℃,30分の熱
処理を施して膜の密度を高める処理を行ってもよい。照
射する光は特に近紫外光に限定されないが、波長は10
0〜600nm程度が望ましい。また、その成分が入っ
ていれば単色光である必要もない。また、原料ガスは高
周波などを印加することにより反応性を高めておいても
よい。
【0034】さらに連続で、図1(c)に示すように、
ゲート電極となる多結晶Si膜104を300nm堆積
し、nチャネルMOSトランジスタ領域にはP(リン)
を、pチャネルMOSトランジスタ領域にはB(ボロ
ン)をそれぞれイオン注入し、800℃,30分の窒素
中雰囲気での熱処理により活性化する。
【0035】次いで、図1(d)に示すように、ゲート
多結晶Si膜104をRIEにより加工し、ゲート電極
を形成する。この際、多結晶Si膜104が完全に除去
された後、塩素を含有する雰囲気でRIEを行うことに
より、TiO2 膜103は簡単に除去でき、図2(e)
のようになる。
【0036】次いで、図2(f)に示すように、ゲート
電極104をマスクにしてソース/ドレインとなる部分
にAs或いはBF2 のイオン注入を行い、800℃,3
0secのAr中熱処理を施すことにより低抵抗の拡散
層105を形成する。続いて、図2(g)に示すよう
に、CVD法により層間絶縁膜としてのSiO2 膜10
6を500nmの厚さ形成する。
【0037】次いで、図3(h)に示すように、SiO
2 膜106にコンタクト孔107を形成した後、図3
(i)に示すように、Al膜109等の金属で配線部を
形成することにより、装置形成を完了する。
【0038】このようにして作成されたMOSトランジ
スタは、ゲート酸化膜103として高誘電体材料である
TiO2 を用いているので、SiO2 と同じゲート容量
を得るのにゲート酸化膜103を20倍程度厚くしても
良い。このため、0.1μmのスケールまで素子を形成
しても、トンネリング現象によるゲート/基板間のリー
クを抑えることができる。そしてこの場合、TiO2
の生成時に光を照射し光触媒反応を起こさせているの
で、有機ソースガスからのCやH等の不純物が膜中に混
入するのを防止でき、リーク電流の増大を未然に防止す
ることができる。
【0039】なお、本実施形態では、STIを素子分離
構造として用いているが、酸化工程を用いた素子分離
(例えばLOCOS)を用いてもよいのは勿論のことで
ある。また、ゲート電極として多結晶Siを用いている
が、TiO2 と反応しない金属、例えばW,Mo,P
T,TiN,TiSi2 等を用いてもよい。さらに、リ
ンを拡散した多結晶Siを用いてもよい。ソース・ドレ
インの形成にはイオン注入を用いる例を上では記述した
が、SiやSiGeのエピ成長堆積とそこからの不純物
拡散を用いて形成してもよい。さらに、ソース/ドレイ
ン上にシリサイドを自己整合的に形成してもよい。
【0040】配線はAlの1層の形を示したが、もちろ
んCu等の低抵抗材料を用いることは可能だし、それら
を2層或いはそれ以上多層にして配線するとことは本発
明の範囲を逸脱しない。また、コンタクト部にW膜10
8等の埋め込みを行ってもよい。また、TiO2のゲー
ト電極下以外の部分での除去は、上記の方法以外に熱濃
硫酸やアルカリ溶液を用いた処理において行うこともで
きる。
【0041】(第2の実施形態)次に、前記図1を用い
て本発明の第2の実施形態を説明する。Si基板101
にSTI用の溝を約0.4μmの深さに掘った後、Si
2 膜102をCVD法により全面に堆積し、続いてC
MPにより全面を平坦化することにより、図1(a)の
ように素子分離構造を完成させる。その後、ゲート絶縁
膜となるTiO2 膜103をTPTと酸素の混合ガスの
380℃での反応により全面に20nmの厚さ堆積する
までは第1の実施形態と同様である。もちろんTiO2
の堆積時には、堆積装置の窓を通してウェハ全面に波長
300nmの近紫外光が照射されるように、例えば20
0WのXeランプを動作させる。
【0042】次いで、ゲート電極、例えば多結晶Siの
堆積のための装置への移動のためにクリーンルームエア
ー内を搬送し、掲記の装置内に搬入する。さらに、真空
中において電極材料の堆積前に装置のXeランプからの
近紫外光、波長300nmを1分間照射する。この過程
によりクリーンルームエアー内を搬送時に付着した有機
物は分解されTiO2 表面は清浄なものとなる。照射す
る光は特に近紫外光に限定されないが、波長は100〜
600nm程度が望ましい。また、その成分が入ってい
れば単色光である必要もない。照射時間は当然その表面
の汚染度に依存するものであるが、長くても数分程度で
清浄化できる光の強度と真空度が望ましい。照射中の基
板温度は室温或いはそれ以上であることが望ましい。
【0043】次いで、ゲート電極となる多結晶Si膜1
04を300nm堆積し、nチャネルMOSトランジス
タ領域にはP(リン)を、pチャネルMOSトランジス
タ領域にはB(ボロン)をそれぞれイオン注入し、80
0℃,30分の窒素中雰囲気での熱処理により活性化す
る。
【0044】次いで、ゲート多結晶SiをRIEにより
加工し、図1(d)の構造を形成する。この際、多結晶
Siが完全に除去された後、塩素を含有する雰囲気でR
IEを行うことにより、TiO2 膜103は簡単に除去
でき、図2(e)のようになる。その後、ゲート電極を
マスクにしてソース/ドレインとなる部分にAs或いは
BF2のイオン注入を行い、800℃,Ar30sec
の熱処理を施すことにより低抵抗の拡散層105を形成
し、さらにCVD法によりSiO2 膜106を500n
mの厚さ形成し、その膜にコンタクト孔107を形成し
た後、Al等108の金属で配線部を形成し、図3
(i)のように装置形成を完了する。
【0045】このようにして作成されたMOSトランジ
スタは、第1の実施形態と同様の効果が得られるのは勿
論のこと、ゲート酸化膜形成後からゲート電極形成前ま
でに酸化膜表面に被着した有機物を除去することがで
き、トラップセンターの発生を無くしてゲート電極の信
頼性をより一層向上させることができる。
【0046】なお、本実施形態においても、先の第1の
実施形態で説明した各種の変形が可能であるのは勿論の
ことである。 (第3の実施形態)図4〜図6は、本発明の第3の実施
形態に係わるMOSトランジスタの製造工程を示す断面
図である。
【0047】まず、図4(a)に示すように、Si基板
301にSTI用の溝を約0.4μmの深さに掘った
後、SiO2 膜302をCVD法により全面に堆積し、
続いてCMPにより全面を平坦化することにより、素子
分離構造を完成させる。
【0048】次いで、図4(b)に示すように、第1の
ゲート絶縁膜となるTiO2 膜303をTPTと酸素の
混合ガスの380℃での反応により全面に15nmの厚
さ堆積するまでは、第1の実施形態と同様である。もち
ろんTiO2 の堆積時には、堆積装置の窓を通してウェ
ハ全面に波長300nmの近紫外光が照射されるよう
に、例えば300WのXeランプを動作させる。
【0049】次いで、第2のゲート絶縁膜、例えばSi
2 を堆積する装置への移動のためにクリーンルームエ
アー内を搬送し、上記の装置内に搬入する。さらに、真
空中において電極材料の堆積前に装置のXeランプから
の近紫外光、波長300nmを1分間照射する。この過
程によりクリーンルームエアー内を搬送時に付着した有
機物は分解され、TiO2 表面は清浄なものとなる。照
射する光は特に近紫外光に検定されないが、波長は10
0〜600nm程度が望ましい。また、その成分が入っ
ていれば単色光である必要もない。照射時間は当然その
表面の汚染度に依存するものであるが、長くても数分程
度で清浄化できる光の強度と真空度が望ましい。照射中
の基板温度は室温或いはそれ以上であることが望まし
い。
【0050】次いで、図4(c)に示すように、第2の
ゲート絶縁膜となるSiO2 膜304をジシランと酸素
の混合ガス中500℃で0.6nmの厚さに堆積する。
さらに連続で、図4(d)に示すように、ジシランの熱
分解により多結晶Si膜305を全面に300nmの厚
さに堆積する。そして、nチャネルMOSトランジスタ
領域にはP(リン)を、pチャネルMOSトランジスタ
領域にはB(ボロン)をそれぞれイオン注入し、800
℃,30分の窒素中雰囲気での熱処理により活性化す
る。
【0051】次いで、図5(e)に示すように、ゲート
多結晶Si膜305をRIEにより加工し、ゲート電極
を形成する。この際、多結晶Si膜305が完全に除去
された後、CF4 を含む雰囲気、続いて塩素を含有する
雰囲気でRIEを行うことにより、SiO2 /TiO2
膜の積層膜は簡単に除去でき、図5(f)のようにな
る。その後、図5(g)に示すように、ゲート電極30
5をマスクにしてソース/ドレインとなる部分にAs或
いはBF2 のイオン注入を行い、800℃,Ar30s
ecの熱処理を施すことにより、低抵抗の拡散層306
を形成する。
【0052】次いで、図6(h)に示すように、CVD
法により層間絶縁膜としてのSiO2 膜307を500
nmの厚さ形成し、続いて図6(i)に示すように、S
iO2 膜307にコンタクト孔308を形成する。その
後、図6(j)に示すように、コンタクト部にW膜30
9等の埋め込みを行い、さらにAl膜310等の金属で
配線部を形成することにより、装置形成を完了する。
【0053】このようにして作成されたMOSトランジ
スタにおいては、先の第1の実施形態と同様の効果が得
られるのは勿論のこと、ゲート絶縁膜を多層にした構造
であっても、絶縁膜303,304間に有機物の不純物
が付着してトラップセンターとなるのを防止でき、リー
クの増大を未然に防止することができる。
【0054】なお、本実施形態においても、先の第1の
実施形態で説明した各種の変形が可能であるのは勿論の
ことである。また、本実施形態では第2のゲート絶縁膜
としてSiO2 を用いたがSiNや他の金属酸化膜、例
えばTa25 ,ZrO2,Y23 等を堆積すること
も可能だし、BSTO,PZTなどの強誘電体を堆積す
ることも可能である。また、TiO2 の下に別の第3の
ゲート絶縁膜がある場合についても本発明の範囲から逸
脱しない。
【0055】(第4の実施形態)図7及び図8は、本発
明の第4の実施形態に係わるMOSトランジスタの製造
工程を示す断面図である。
【0056】まず、図7(a)に示すように、Si基板
401にSTI用の溝を約0.4μmの深さに掘った
後、SiO2 膜402をCVD法により全面に堆積し、
続いてCMPにより全面を平坦化することにより、素子
分離構造を完成させる。その後、図7(b)に示すよう
に、TiO2 膜403をTPTと酸素の混合ガスの38
0℃での反応により全面に5nmの厚さ堆積するまで
は、第1の実施形態と同様である。このTiO2 の堆積
時には必ずしも光照射を行う必要はない。
【0057】次いで、図7(c)に示すように、例えば
900℃,Ar中の熱処理60分により、この薄いTi
2 膜403を凝集させる。この後、同一真空中におい
てウェハ表面に光照射を行う。Xeランプからの近紫外
光、波長300nmを1分間照射する。この過程により
TiO2 堆積前に基板上に残存していた有機物は分解さ
れ表面は清浄なものとなる。
【0058】照射する光は特に近紫外光に限定されない
が、波長は100〜600nm程度が望ましい。また、
その成分が入っていれば単色光である必要もない。照射
時間は当然その表面の汚染度に依存するものであるが、
長くても数分程度で清浄化できる光の強度と真空度が望
ましい。その反応を促進するために、ウェハを200℃
から300℃程度に加熱することも時間の短縮に効果が
ある。有機物の表面拡散が促進され、単位時間にTiO
2 /Si界面に接する有機物量が増加するためである。
【0059】次いで、図8(d)に示すように、塩素を
含むガスのプラズマ処理によりTiO2 403を一旦除
去し、続いて図8(e)に示すように、その上でゲート
絶縁膜となる第2の絶縁膜、例えばTiO2 膜404を
30nmの厚さに堆積する。この際には、堆積装置の窓
を通してウェハ全面に波長300nmの近紫外光が照射
されるように、例えば200WのXeランプを動作させ
る。さらに連続で、図8(f)に示すように、ジシラン
の熱分解により多結晶Si膜406を全面に300nm
の厚さに堆積する。
【0060】これ以降は、第1の実施形態と同様の工程
を進めることにより、清浄なゲート絶縁膜構造を持つト
ランジスタを形成することができる。本実施形態におい
ても、先の第1の実施形態で説明したような各種の変形
が可能であるのは勿論のことである。また、本実施形態
では、ゲート絶縁膜としてTiO2 を用いているが当然
それに限定されるものではなく、Ta25 ,ZrO
2 ,Y23等の金属酸化膜を用いることが可能だし、
SiO2 やSiN、さらにはBSTOやPZT等の強誘
導体を用いることもできる。また、有機物除去のための
光触媒物質としてTiO2 を用いているが、本実施形態
では絶縁性を求められることがないのでSnO2 やWO
3 ,ZnO或いはFe23 等を代用することも可能で
ある。当然各物質により凝集の始まる温度は変化してく
るので、それに合わせて図7(c)に示す工程の温度は
変化させる必要はある。
【0061】また、ゲート絶縁膜の構造は単層である必
要はなく、第3の実施形態と同様に多層構造をとること
も本実施形態の範囲内である。また、本実施形態ではT
iO2 等の光触媒を示す物質を一旦凝集させることを述
べているが、光が十分光触媒を示す物質/Siの界面に
届く膜厚、或いは光の強度、波長のよっては必ずしもそ
の工程は必要ないし、同界面の有機物が十分除去される
条件下では光触媒を示す物質を一旦除去することも必要
ない。
【0062】(第5の実施形態)図9は、本発明の第5
の実施形態に係わる半導体装置の製造工程を示す断面図
である。この実施形態では、Si基板上にCVD−Si
2 等を通してコンタクトを形成するプロセスを示して
いる。但し、本図においてはゲート部等の本実施形態を
説明するために特に必要のない部分は省略している。
【0063】まず、図9(a)に示すように、Si基板
501上にソース/ドレイン等の拡散層502を形成し
た後、CVDの酸化膜503を全面に300nmの厚さ
に堆積する。続いて、フォトレジスト工程を用いてその
酸化膜中にコンタクト孔504をRIE等の工程を用い
て形成する。
【0064】次いで、図9(b)に示すように、全面に
TiO2 膜505をTPTと酸素の混合ガスの380℃
での反応により全面に5nmの厚さ堆積する。このTi
2の堆積時には必ずしも光照射を行う必要はない。
【0065】次いで、図9(c)に示すように、例えば
900℃,Ar中の熱処理60分によりこの薄いTiO
2 膜505を凝集させる。この後、同一真空中において
ウェハ表面に光照射を行う。Xeランプからの近紫外
光、波長300nmを1分間照射する。この過程により
TiO2 堆積前に基板上に残存していた有機物は分解さ
れ、表面は清浄なものとなる。
【0066】照射する光は特に近紫外光に検定されない
が、波長は100〜600nm程度が望ましい。また、
その成分が入っていれば単色光である必要もない。照射
時間は当然その表面の汚染度に依存するものであるが、
長くても数分程度で清浄化できる光の強度と真空度が望
ましい。この反応を促進するために、ウェハを200〜
300℃程度に加熱することも時間の短縮に効果があ
る。有機物の表面拡散が促進され、単位時間にTiO2
/Si界面に接する有機物量が増加するためである。
【0067】次いで、塩素を含むガスのプラズマ処理に
よりTiO2 膜505を一旦除去した後、図9(d)に
示すように、コンタクトの埋め込み用のW膜506を3
00nmの厚さにSi上にのみ選択的に堆積する。続い
て、配線材となるAl膜507を全面に600nmの厚
さに堆積し、フォトレジスト工程を用いてパターニング
することで素子の配線を完成する。
【0068】本実施形態では、配線はAlの1層の形を
示したが、もちろんCu等の低抵抗材料を用いることは
可能だし、それらを2層或いはそれ以上多層にして配線
することは本発明の範囲を逸脱しない。本実施形態にお
ける有機物除去のための光触媒物質としてTiO2 を用
いているが、本実施形態では絶縁性を求められることが
ないので、SnO2 やWO3 ,ZnO或いはFe23
等を代用することも可能である。当然各物質により凝集
の始まる温度は変化してくるので、それに合わせて図9
(c)に示す工程の温度は変化させる必要はある。
【0069】また、導電性の物質を有機物除去の材料と
して用いる場合には、AlやWの形成前に除去する工程
を省略することも可能である。また、本実施形態ではT
iO2 等の光触媒を示す物質を一旦凝集させることを述
べているが、光が十分光触媒を示す物質/Siの界面に
届く膜厚、或いは光の強度、波長のよっては必ずしもそ
の工程は必要ないし、十分有機物を除去した後光触媒を
示す物質を除去するか、或いはそのまま配線材を堆積し
てもよい。
【0070】(第6の実施形態)図10は、本発明の第
6の実施形態を説明するための断面図である。本実施形
態では、ゲート絶縁膜形成前の処理を例にして述べる。
【0071】まず、ウェハは硫酸と過酸化水素水の混合
液中で10分間処理される。次いで、図10に示すよう
に、弗素樹脂製のビーカー601の中に希HF溶液(例
えば1%濃度)602中で、先の混合液処理により形成
されたウェハ603表面上の酸化膜を除去するが、この
際に液中に直径1cm程度のTiO2 のグレイン605
を100個程度混入させておき、さらに300nmの波
長の光を照射しながら処理を3分行う。こうすることに
より、希HF溶液602から付着してくる有機物を低減
することができる。また、この後で純水で置換する場合
にはその液中にもTiO2 のグレインを混入させる。
【0072】TiO2 の形態は上記のようなグレインに
限定されるものではなく板状のものメッシュ、微粒子い
ずれでも可能である。処理温度も室温から80℃程度ま
で上げてもよい。TiO2 をSnO2 やWO3 ,ZnO
或いはFe23 等を代用することも可能である。照射
する光は特に近紫外光に限定されないが、波長は100
〜600nm程度が望ましい。また、その成分が入って
いれば単色光である必要も無い。
【0073】本実施形態の表面処理は、ゲート絶縁膜形
成前の処理に限定されるものではなく、コンタクト前処
理、Al堆積前処理、CVD膜堆積前処理等、液中での
処理の最終段の工程で用いることができる。但し、例え
ばTiO2 は熱濃硫酸やアルカリに溶解するという性質
を持つため、そのような溶液の処理には用いることはで
きない。その場合には、先に述べた他の材料を用いるこ
とで代用できる。
【0074】なお、本発明は上述した各実施形態に限定
されるものではない。第1〜第6の実施形態では、Ti
2 堆積時にウェハ全面に光照射を行っているが、必ず
しも全面に照射する必要はなく、例えば膜の絶縁性が要
求される部分のみ照射してもよい。また、本発明は必ず
しもMOSトランジスタの製造に限らず、基板表面の不
純物汚染や酸化膜表面の不純物汚染が問題となる各種の
半導体装置の製造に適用することが可能である。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。
【0075】
【発明の効果】以上詳述したように本発明によれば、
0.1μm世代のMISトランジスタの高誘電体ゲート
絶縁膜及びゲート電極形成において生じる問題を簡便な
方法で解決することができる。従って、(1) 高誘電体膜
を有機ソースを用いて成膜する場合でも、膜中に炭素や
水素などの不純物が混入してそれがリークの発生源にな
るのを防止できる、(2) 基板表面に付着した有機物等を
除去することができ、その上に形成する多結晶Si等か
らなるゲート電極の信頼性の向上をはかり得る、(3) ゲ
ート絶縁膜を多層にするという構造であっても、絶縁物
間に有機物などの不純物が付着しトラップセンターとな
るのを防止でき、リーク電流の低減をはかることができ
る、等の効果が得られる。
【0076】また、上の事象だけにとらわれることはな
く、簡便な方法で真空中での有機物汚染を除去すること
ができ、各種の半導体装置の製造方法に適用することが
できる。
【図面の簡単な説明】
【図1】第1の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
【図2】第1の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
【図3】第1の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
【図4】第3の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
【図5】第3の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
【図6】第3の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
【図7】第4の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
【図8】第4の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
【図9】第5の実施形態に係わるMOSトランジスタの
製造工程を示す断面図。
【図10】第6の実施形態に係わる半導体装置の製造方
法を説明するための断面図。
【図11】TiO2 膜(厚さ56nm)のリーク特性を
示す図。
【図12】ゲート絶縁膜/ゲート多結晶Si間の有機物
汚染によるTDDBの劣化を示す図。
【図13】多層絶縁膜構造における界面有機物汚染を示
す図。
【符号の説明】
101,301,401,501,603…Si基板 102,302,402…素子分離領域 103,303,403…光触媒性を有する絶縁膜 104,305,405…ゲート電極 105,306,502…ソース/ドレイン拡散層 106,307,503…CVD酸化膜 107,308,504…コンタクト孔 108,309,506…W埋め込み層 109,310,507…Al配線 110,505,605…光触媒性を有する物質 304…SiO2 膜 601…ビーカー 602…希HF溶液 604…ウェハキャリア

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の主表面に光を照射しながら、
    光触媒反応を示す物質からなるゲート絶縁膜をガスの分
    解を利用して形成する工程と、前記ゲート絶縁膜上にゲ
    ート電極を形成する工程とを含むことを特徴とする半導
    体装置の製造方法。
  2. 【請求項2】半導体基板の主表面に光触媒反応を示す物
    質からなるゲート絶縁膜を形成する工程と、前記ゲート
    絶縁膜に光を照射する工程と、該光照射工程の後に前記
    基板を大気に晒すことなく、前記ゲート絶縁膜上にゲー
    ト電極を形成する工程とを含むことを特徴とする半導体
    装置の製造方法。
  3. 【請求項3】半導体基板の主表面に光触媒反応を示す物
    質からなる第1のゲート絶縁膜を形成する工程と、第1
    のゲート絶縁膜に光を照射する工程と、該光照射工程の
    後に前記基板を大気に晒すことなく、前記ゲート絶縁膜
    上に第2のゲート絶縁膜を形成する工程と、第2のゲー
    ト絶縁膜上にゲート電極を形成する工程とを含むことを
    特徴とする半導体装置の製造方法。
  4. 【請求項4】半導体基板の主表面に光触媒反応を示す薄
    膜を形成する工程と、前記薄膜を通して、或いは該薄膜
    を凝集させた後に前記基板の主表面に光を照射し、光触
    媒反応を起こして有機物を分解する工程と、前記基板の
    主表面上にゲート絶縁膜を形成する工程とを含むことを
    特徴とする半導体装置の製造方法。
  5. 【請求項5】半導体基板の主表面上にゲート絶縁膜を介
    してゲート電極を形成する工程と、前記基板の主表面に
    ソース/ドレインとなる拡散層を形成する工程、前記基
    板及びゲート電極上に層間絶縁膜を形成する工程と、前
    記層間絶縁膜にコンタクト孔を形成する工程と、前記層
    間絶縁膜上及びコンタクト孔内に光触媒反応を示す薄膜
    を形成する工程と、前記薄膜を通して、或いは該薄膜を
    凝集させた後に前記基板の主表面に光を照射し、光触媒
    反応を起こして有機物を分解する工程と、前記層間絶縁
    膜上及びコンタクト孔内に導体膜を形成する工程とを含
    むことを特徴とする半導体装置の製造方法。
  6. 【請求項6】半導体基板の表面を清浄化するための前処
    理工程として、前記基板を浸漬した処理液中に光触媒反
    応を示す物質を混入させ、基板表面に光が当たるように
    照射しながら基板を処理液中で処理することを特徴とす
    る半導体装置の製造方法。
  7. 【請求項7】前記光触媒反応を示す物質として、チタン
    (Ti),セレン(Se),亜鉛(Zn),タングステ
    ン(W),又は鉄(Fe)の酸化物を用いることを特徴
    とする請求項1〜4のいずれかに記載の半導体装置の製
    造方法。
JP12743898A 1998-05-11 1998-05-11 半導体装置の製造方法 Pending JPH11330460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12743898A JPH11330460A (ja) 1998-05-11 1998-05-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12743898A JPH11330460A (ja) 1998-05-11 1998-05-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11330460A true JPH11330460A (ja) 1999-11-30

Family

ID=14959959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12743898A Pending JPH11330460A (ja) 1998-05-11 1998-05-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11330460A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237401A (ja) * 1999-12-22 2001-08-31 Hynix Semiconductor Inc 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法
JP2004311585A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
US7655993B2 (en) 2001-11-15 2010-02-02 Renesas Technology Corporation Method for manufacturing semiconductor integrated circuit device
JP2020532879A (ja) * 2017-09-05 2020-11-12 ザ サーティーンス リサーチ インスティチュート オブ チャイナ エレクトロニクス テクノロジー グループ コーポレーション ダイヤモンドベース電界効果トランジスタの製造方法及び電界効果トランジスタ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237401A (ja) * 1999-12-22 2001-08-31 Hynix Semiconductor Inc 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法
US7655993B2 (en) 2001-11-15 2010-02-02 Renesas Technology Corporation Method for manufacturing semiconductor integrated circuit device
JP2004311585A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
USRE43229E1 (en) 2003-04-03 2012-03-06 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device, including multiple heat treatment
USRE43521E1 (en) 2003-04-03 2012-07-17 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device, including multiple heat treatment
JP2020532879A (ja) * 2017-09-05 2020-11-12 ザ サーティーンス リサーチ インスティチュート オブ チャイナ エレクトロニクス テクノロジー グループ コーポレーション ダイヤモンドベース電界効果トランジスタの製造方法及び電界効果トランジスタ

Similar Documents

Publication Publication Date Title
US4557036A (en) Semiconductor device and process for manufacturing the same
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
TWI414041B (zh) Semiconductor device manufacturing method
JP3456391B2 (ja) 半導体装置の製造方法
JP3974547B2 (ja) 半導体装置および半導体装置の製造方法
JP3015717B2 (ja) 半導体装置の製造方法および半導体装置
US5512502A (en) Manufacturing method for semiconductor integrated circuit device
US6656804B2 (en) Semiconductor device and production method thereof
CN1107344C (zh) 利用有选择的外延生长方法的半导体器件制造方法
WO2002059956A1 (en) Method of producing electronic device material
WO2003083925A1 (fr) Procede de formation d'un film isolant
TW200301957A (en) Manufacturing method for semiconductor integrated circuit device
JP3509510B2 (ja) 半導体装置およびその製造方法
JP3297291B2 (ja) 半導体装置の製造方法
US6727187B2 (en) Fabrication method for semiconductor device
JP2002359371A (ja) 半導体装置とその製造方法
US6521529B1 (en) HDP treatment for reduced nickel silicide bridging
JPH11330460A (ja) 半導体装置の製造方法
JPH1012609A (ja) 半導体装置及びその製造方法
JPH08255770A (ja) 半導体装置の製造方法
JP4476984B2 (ja) 半導体装置の作製方法
JP3917282B2 (ja) 半導体基板表面の絶縁膜の形成方法
TW200425353A (en) Semiconductor device manufacturing method and film forming method
JPH08130216A (ja) 半導体装置およびその製造方法
JPH09139370A (ja) 半導体装置作製方法及び薄膜半導体装置作製方法