JPH11330529A - 半導体受光装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】波長１μｍ帯の光を受光し、増倍する半導体受
光装置の製造方法に関し、１０Ｇｂ／ｓの程度の高速
で、かつ大容量の光通信システムに対応可能で、しかも
高度な技術を要さずに高い歩留りをもって製造可能な半
導体受光装置の製造方法を提供する。 【構成】一導電型の化合物半導体基板１１上に、光を吸
収して電子・正孔対を発生する一導電型の化合物半導体
からなる光吸収層１２を堆積する工程と、光吸収層１２
上に、光吸収層１２よりも高い濃度の不純物をドープし
た一導電型の化合物半導体からなる電界降下層１４を堆
積する工程と、電界降下層１４の上に、光により発生し
た電子或いは正孔（キャリア）をアバランシェ効果によ
り増倍する、電界降下層１４よりも低い濃度の不純物を
ドープした反対導電型の化合物半導体からなる増倍層１
５を堆積する工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体受光装置及
びその製造方法に関し、より詳しくは、波長１μｍ帯の
光を受光し、増倍するＡＰＤ（Avalanche Photo Diode
）及びその製造方法に関する。

【０００２】

【従来の技術】近年、波長１．３，１．５５μｍのいわ
ゆる１μｍ帯の光を使用した光通信技術は今日の高度情
報化社会を支える重要な基盤技術となっている。この技
術の発展に不可欠な光素子は発振器としての高性能レー
ザと、受信機としての高感度で、高速応答可能な受光素
子である。

【０００３】このうち、受光素子としてのＡＰＤは、素
子自体に増幅機能があり、高感度で、高速応答可能な受
信器として期待され、次世代の１０Ｇｂ／ｓの大容量光
通信システムまで適用可能な素子であると考えられてい
る。１μｍ帯のＡＰＤは、ＩｎＰに格子整合するInGaAs
或いはInGaAsP を光吸収層とし、InP を増倍領域とする
構造が用いられる。増倍領域中にｐｎ接合を形成し、逆
バイアスを印加することでアバランシェ増倍に必要な高
電界を実現している。

【０００４】研究開発当初は、InGaAs層中にｐｎ接合を
設け、光吸収層及び増倍領域ともにInGaAsとする構造も
提案されたが、InGaAsでは良好な増倍特性を達成できな
かった。そのため、現在では、InP/InGaAs(P) が積層さ
れたヘテロ構造を有するＡＰＤのみが生き残っている。
この構造の高性能化のポイントは、 光吸収層で増倍を生じず、かつ光吸収層で発生したキ
ャリアを高速で走行させるためヘテロ接合界面での電界
値Ｅｈを狭い範囲に設定すること、即ち、増倍を生じさ
せないような上限とキャリアを高速走行させるための下
限の間に電界値を設定すること、 増倍領域内で良好な増倍特性を実現するためにｐｎ接
合近傍の電界値を所定の値に精密に制御すること の２点を両立させることにある。

【０００５】そして、この２点を両立させるとともに、
製造技術上、制御範囲内で安定して作成しうることが重
要となる。今までに提案された構造で、上記した及び
を両立させることが可能なＡＰＤの構造及びこの構造
における逆バイアス印加時の電界分布を図６に示す。図
６の左の図に示すように、ｎ型不純物濃度２×１０¹⁸／
ｃｍ³ を含有するｎ ⁺ −ＩｎＰからなる化合物半導体基
板１上に、ｎ型不純物濃度３×１０¹⁵／ｃｍ ³ を含有す
る、膜厚（ｄ）１μｍのInGaAs膜からなる光吸収層２
と、ＩｎＰからなる増倍領域４〜６とが積層されてい
る。

【０００６】さらに、光吸収層２と増倍領域４〜６の電
界降下層４との間には、ヘテロ障壁を緩和するため、ｎ
型不純物濃度３×１０¹⁵／ｃｍ³ を含有する、膜厚０．
２μｍのInGaAsP からなる組成傾斜層３が介在してい
る。増倍領域４〜６は３層の化合物半導体層で構成さ
れ、組成傾斜層３に近い側からｎ型不純物濃度７×１０
¹⁷／ｃｍ³ を含有する、膜厚５０ｎｍのｎ⁺ −ＩｎＰか
らなる電界降下層４と、ｎ型不純物濃度３×１０¹⁵／ｃ
ｍ³ を含有する、膜厚２００ｎｍのｎ⁺ −ＩｎＰからな
る増倍層５と、ｐ型不純物濃度１×１０¹⁸／ｃｍ³ を含
有する、膜厚１．３μｍのｐ⁺ −ＩｎＰからなるコンタ
クト層６となっている。

【０００７】コンタクト層６は、ｎ^- −ＩｎＰ層に高濃
度のｐ型不純物を拡散することにより増倍層５に接して
形成され、増倍層５との間でｐｎ接合を形成する。さら
に、コンタクト層６は電極を接続するための高濃度層と
して機能する。この構造における逆バイアス印加時の電
界分布を図６の右の図に示す。最大電界値Ｅmax は増倍
層５の厚さで決まる。また、ヘテロ電界値Ｅh は、Ｅma
x から電界降下層４のｎ型不純物濃度及び膜厚で決まる
電界降下量を引いた値となる。ヘテロ電界値Ｅh の許容
範囲は０．５±０．１×１０⁵ Ｖ／ｃｍである。増倍層
５の膜厚を２００ｎｍとしたとき、最大電界値Ｅmax は
５．７×１０⁵ Ｖ／ｃｍとなる。

【０００８】

【発明が解決しようとする課題】ところで、この構造で
は、不純物の拡散によりｐｎ接合を形成しているので、
ｐｎ接合の位置が変動し易く、増倍層５の厚さを設計値
通りに再現性よく制御することは難しいという問題があ
る。即ち、ｐｎ接合位置がヘテロ界面に近づくと増倍層
５が薄くなり、最大電界値Ｅmax は増加する。逆に、ｐ
ｎ接合位置がヘテロ界面から遠くなると増倍層５の膜厚
が厚くなって最大電界値Ｅmax が減少する。

【０００９】前記したように、ｐｎ接合は、通常、ｐ型
不純物の拡散により形成されるので、キャリア濃度の低
い増倍層５に接してｐ型不純物濃度の高いコンタクト層
６を形成する場合、そのｐｎ接合位置を制御可能な範囲
は±０．１〜０．０５μｍ以上と相当大きい。これは、
拡散のプロセス自体が表面状態の影響を受けて変動しや
すいことに加えて、ｐ型不純物が結晶中を動きやすいた
めｐ型不純物の分布が急峻にならず、緩やかに変化する
領域があり、しかもその分布が変動することが原因であ
る。

【００１０】その結果、増倍層５の膜厚の範囲は０．２
±０．１〜０．０５μｍとなり、それに伴うＥmax の変
動はＥh の変動の許容範囲±０．１×１０⁵ Ｖ／ｃｍを
越えてしまう。このため、高い歩留りで、１０Ｇｂ／ｓ
の大容量光通信システムに適用可能な高性能ＡＰＤが製
造できないという問題がある。本発明は、係る従来例の
問題点に鑑みて創作されたものであり、１０Ｇｂ／ｓの
程度の高速で、かつ大容量の光通信システムに対応可能
で、しかも高度な技術を要さずに高い歩留りをもって製
造可能な半導体受光装置及びその製造方法の提供を目的
とするものである。

【００１１】

【課題を解決するための手段】上記課題を解決するた
め、請求項１に係る発明は、半導体受光装置の製造方法
に係り、一導電型の化合物半導体基板上に、光を吸収し
て電子・正孔対を発生する一導電型の化合物半導体から
なる光吸収層を堆積する工程と、前記光吸収層上に、前
記光吸収層よりも高い濃度の不純物をドープした一導電
型の化合物半導体からなる電界降下層を堆積する工程
と、前記電界降下層の上に、前記光により発生した電子
或いは正孔（キャリア）をアバランシェ効果により増倍
する、前記電界降下層よりも低い濃度の不純物をドープ
した反対導電型の化合物半導体からなる増倍層を堆積す
る工程とを有することを特徴としている。

【００１２】請求項２に係る発明は、請求項１に記載の
半導体受光装置の製造方法に係り、前記一導電型はｎ型
であり、前の反対導電型はｐ型であることを特徴として
いる。請求項３に係る発明は、請求項１又は請求項２に
記載の半導体受光装置の製造方法に係り、前記光吸収層
の材料はＩｎＰとほぼ格子整合するInGaAs或いはInGaAs
P であり、前記電界降下層及び前記増倍層の材料はＩｎ
Ｐであることを特徴としている。

【００１３】請求項４に係る発明は、半導体受光装置に
係り、一導電型の化合物半導体基板上に形成された、光
を吸収して電子・正孔対を発生する一導電型の化合物半
導体からなる光吸収層と、前記光吸収層上に形成され
た、前記光吸収層よりも高い濃度の不純物をドープした
一導電型の化合物半導体からなる電界降下層と、前記電
界降下層の上に形成された、前記光により発生した電子
或いは正孔（キャリア）をアバランシェ効果により増倍
する、前記電界降下層よりも低い濃度の不純物をドープ
した反対導電型の化合物半導体からなる増倍層とを有す
ることを特徴としている。

【００１４】請求項５に係る発明は、請求項４に記載の
半導体受光装置に係り、前記光吸収層と前記電界降下層
との間に、それらの禁制帯幅の差から生じるヘテロ障壁
を緩和する、前記電界降下層よりも低い導電率を有する
一導電型の化合物半導体からなる組成傾斜層が形成され
てなることを特徴としている。請求項６に係る発明は、
請求項４又は請求項５に記載の半導体受光装置の製造方
法に係り、前記増倍層上に、前記増倍層よりも高い導電
率を有する反対導電型の化合物半導体からなるコンタク
ト層が形成されてなることを特徴としている。

【００１５】本発明によれば、一導電型の電界降下層と
反対導電型の増倍層との界面に形成されるｐｎ接合を挟
む両側の層のうち、電界降下層は不純物濃度が高く、増
倍層は不純物濃度が低い。例えば、電界降下層をｎ型と
し、増倍層をｐ型とした場合、ｎ型不純物よりもｐ型不
純物の方が一般に動きやすい。従って、後の加熱処理等
によりｐｎ接合界面を通してｐ型側からｎ型側にｐ型不
純物が拡散しても、従来と異なり、高濃度の電界降下層
の先端面を後退させるほどにはならない。

【００１６】また、イオン注入や成膜中にドーピングす
る方法を用いればｐ型層のｐ型不純物濃度を精度良く調
整することは比較的容易である。このため、不純物濃度
が低い反対導電型の増倍層の厚さを十分に厚くとってお
けば、増倍層の不純物濃度により最大電界値が決まるよ
うにすることができる。さらに、低濃度の反対導電型で
ある増倍層と接して高濃度の反対導電型であるコンタク
ト層を形成する場合、同一の導電型層同士が接すること
になるため、異なる導電型層同士が接する場合と比べ
て、増倍層とコンタクト層の間の濃度差はより小さくな
る。このため、低濃度の増倍層の厚さの変動をより少な
くすることができる。

【００１７】これにより、最大電界値の再現性の良い積
層構造を形成することが可能となり、歩留りの向上に寄
与する。また、ヘテロ電界値Ｅh は、最大電界値と、電
界降下層の不純物濃度及び厚さとにより決まる。電界降
下層の不純物濃度及び厚さは比較的再現性良く形成する
ことができるため、最大電界値を再現性良く形成できれ
ばヘテロ電界値Ｅh も再現性良く形成することができ
る。

【００１８】さらに、反対導電型のコンタクト層及び増
倍層は一導電型の電界降下層上に部分的に形成され、コ
ンタクト層及び増倍層の周囲であって電界降下層上に、
増倍層と同じか又はそれよりも低い導電率を有する反対
導電型の化合物半導体からなる第１のガードリング層が
コンタクト層及び増倍層と接するように形成されてい
る。

【００１９】即ち、電界降下層と増倍層との界面に形成
されたｐｎ接合の周辺部に、電界降下層と第１のガード
リング層との界面に形成されるｐｎ接合が配置すること
になる。ところで、電界降下層と増倍層との界面に形成
されたｐｎ接合を露出させた場合、露出面が外部から影
響を受けて耐圧が低下する恐れがあるが、本発明では、
増倍層に係るｐｎ接合が第１のガードリング層に係るｐ
ｎ接合により保護されており、かつ第１のガードリング
層の膜厚方向の厚さは増倍層の厚さより厚く、しかも増
倍層と同じか又はそれよりも小さい導電率を有してい
る。

【００２０】従って、第１のガードリング層に係るｐｎ
接合の耐圧は増倍層に係るｐｎ接合の耐圧よりも高くな
る。その耐圧差を十分にとっておけば、第１のガードリ
ング層に係るｐｎ接合が露出し、このため第１のガード
リング層に係るｐｎ接合の耐圧が多少低下しても、素子
全体としては増倍層の厚さにより物理的に決まる耐圧を
有するようになる。

【００２１】また、反対導電型の第１のガードリング層
の外側周辺部に第１のガードリング層と同じか又はそれ
よりも低い導電率を有する一導電型の第２のガードリン
グ層が形成されている。即ち、電界降下層と第１のガー
ドリング層との界面に形成されるｐｎ接合は電界降下層
と同じ一導電型の第２のガードリング層により覆われる
ことになる。

【００２２】この場合、第１のガードリング層と第２の
ガードリング層の界面に形成されるｐｎ接合が素子表面
に露出するが、外部の雰囲気の影響を受けやすい電界降
下層と第１のガードリング層とに係るｐｎ接合の方が外
部雰囲気から遮断されているため、第２のガードリング
層がない場合と比べてさらに耐圧の向上を図ることがで
きる。

【００２３】

【実施の形態】次に、図面を参照しながら本発明の実施
の形態について説明する。 （第１の実施の形態）図１の左の図は、本発明の第１の
実施の形態に係る半導体受光装置の構成を示す断面図で
ある。また、図１の右の図は逆バイアス印加時の電界分
布を示すグラフである。

【００２４】図１の左の図に示すように、ｎ⁺ −ＩｎＰ
からなる化合物半導体基板１１上に、ＩｎＰとほぼ格子
整合する、濃度３×１０¹⁵／ｃｍ³ のｎ型不純物を含有
する、膜厚（ｄ）１μｍのInGaAs或いはInGaAsP からな
る光吸収層１２と、濃度３×１０¹⁵／ｃｍ³ のｎ型不純
物を含有する、膜厚２００ｎｍのInGaAsP からなる組成
傾斜層１３と、濃度７×１０¹⁷／ｃｍ³ のｎ型不純物を
含有する、膜厚５０ｎｍのＩｎＰからなる電界降下層１
４と、濃度６×１０¹⁶／ｃｍ³ のｐ型不純物を含有す
る、膜厚１．５μｍのＩｎＰからなる増倍層１５とがこ
の順に積層されている。さらに、増倍層１５上には絶縁
膜１６と絶縁膜１６の開口部１７を通して増倍層１５と
接触する、負の電圧を印加する電極１８が形成されてい
る。また化合物半導体基板１側には正の電圧を印加する
電極１９が形成されている。

【００２５】なお、組成傾斜層１３は組成を光吸収層１
２から電界降下層１４まで連続的に変化させ、これによ
りヘテロ障壁を緩和している。次に、上記構造の作成方
法について説明する。即ち、光吸収層１２から増倍層１
５まで有機金属気相成長法（ＭＯＶＰＥ法）を用いて連
続的に堆積する。ｎ型不純物及びｐ型不純物としてそれ
ぞれシリコン（Ｓｉ）及びカドミウム（Ｃｄ）を用い、
ともに結晶成長中に濃度制御しながらこれらの層１２〜
１５中にドーピングする。

【００２６】各層の不純物濃度や膜厚等の条件は、最大
電界値Ｅmax が５．７×１０⁵ Ｖ／ｃｍとなり、ヘテロ
電界値Ｅh が０．５×１０⁵ Ｖ／ｃｍとなるように設定
している。これらの電界値は１０Ｇｂ／ｓに対応できる
ものとなっている。実際に、ＭＯＶＰＥ法によるｐ型不
純物及びｎ型不純物のドーピングでは、濃度制御の再現
性、均一性は±３％の範囲内にあることを確認した。

【００２７】さらに、ｐｎ接合を挟む両側の層のうち、
ｎ型側は不純物濃度が高い電界降下層１４であるが、ｐ
型側は不純物濃度が低い増倍層１５となっている。この
ため、従来と異なり、ｐｎ接合界面を通してｐ型側から
ｎ型側にｐ型不純物が拡散しても、高濃度の電界降下層
１４の先端面を後退させるほどにはならない。従って、
以下に説明するように、電界分布が１０Ｇｂ／ｓに対応
できる設計範囲に入るように制御することは十分に可能
である。

【００２８】即ち、電界分布の変動はアバランシェ降伏
の電圧Ｖｂの変動を通して観測することが可能で、電界
分布の変動±０．１×１０⁵ Ｖ／ｃｍに対して計算上は
Ｖｂは３０．４±２Ｖとなる。実際に、直径２インチの
ウエハ１０枚に対して素子間分離のためメサ構造を形成
し、Ｖｂの再現性、均一性を評価したところ、Ｖｂ＝３
０．２±３Ｖの範囲内に入ることを確認し、ウエハ歩留
りとして約７０％の高い値を得た。これに対して、図７
の左の図に示す従来の構造ではウエハ歩留りは約１０％
であり、この発明の構造により大幅に歩留りを改善する
ことができた。

【００２９】なお、第１の実施の形態に示す構造では、
１０Ｇｂ／ｓに対応可能な電界分布を安定して制御でき
ることを確認することができたが、実際に１０Ｇｂ／ｓ
に対応させることができるものではない。なぜならば、
この構造では空乏層がｐ−ＩｎＰからなる増倍層１５中
に約０．８μｍ伸びるため、キャリアの走行距離が長く
なるからである。

【００３０】実際に１０Ｇｂ／ｓに対応させる構造とす
るには増倍層１５の厚さを薄くする工夫が必要となる。
その態様を次の第２の実施の形態を用いて説明する。 （第２の実施の形態）図２の左の図は、本発明の第２の
実施の形態に係る半導体受光装置の構成を示す断面図で
ある。図２の右の図は、左の図の構造における逆バイア
ス印加時の電界分布を示す図である。

【００３１】第１の実施の形態と異なるところは、ｐ−
ＩｎＰからなる増倍層２１に接して、より濃度の高いｐ
型不純物濃度２×１０¹⁸／ｃｍ³ を含有し、膜厚１．２
μｍのｐ⁺ −ＩｎＰからなるコンタクト層２２を設けて
いることである。さらに、増倍層２１の厚さを０．３μ
ｍと薄くすることでキャリアの走行距離を短くし、高速
応答に対応できる構造となっている。なお、コンタクト
層２２は電極形成時の低抵抗化にも寄与する。なお、図
２中、図１と同じ符号で示すものは図１と同じものを示
す。

【００３２】各層１１〜１４，２１，２２は第１の実施
の形態と同じようにＭＯＶＰＥ法により堆積している。
第１の実施の形態の図１の構造では低増倍時の遮断周波
数ｆｃが７ＧＨｚであったのに対し、この第２の実施の
形態ではｆｃ＝９ＧＨｚが得られた。ｐ⁺ −ＩｎＰから
なるコンタクト層２２を形成し、ｐ−ＩｎＰからなる増
倍層２１の厚さを薄くした効果が十分に現れているとい
える。

【００３３】（第３の実施の形態）第１及び第２の実施
の形態では、ガードリングについては特に言及しなかっ
たが、実際に素子を作成する場合、ガードリングが必要
となる。ガードリングを設けることにより、信頼性に優
れ、かつ受光部での均一な増倍を実現することができ
る。

【００３４】図３は、本発明の第３の実施の形態に係る
半導体受光装置の構成図である。第３の実施の形態にお
いては、図３に示すように、第１及び第２の実施の形態
と異なり、ガードリング層２１ｂを有する。この場合、
化合物半導体基板１１上に形成された層のうち、ｎ⁺ −
ＩｎＰからなる電界降下層１４までの層構成は第１及び
第２の実施の形態と同じである。

【００３５】図３に示すように、増倍層１５まで図１と
同様の積層構造を形成したあと、受光部となる領域の増
倍層２１ａ内に高濃度のｐ型不純物２×１０¹⁸／ｃｍ³
を含有するＩｎＰからなるコンタクト層２２ａを選択的
に形成した。コンタクト層２２ａは、受光径φが３０μ
ｍであり、厚さが１．２μｍである。増倍層２１ａは、
第２の実施の形態と同じであり、ｐ型不純物濃度６×１
０¹⁶／ｃｍ³ を含み、膜厚（ｄ）０．３μｍを有する。

【００３６】次に、図３の構造を作成する方法について
説明する。まず、第１の実施の形態の図１と同じよう
に、化合物半導体基板１１上に化合物半導体層１１〜１
５を形成する。次いで、受光部となる領域の増倍層２１
ａ内に高濃度のｐ型不純物２×１０¹⁸／ｃｍ³ を選択的
に拡散してｐ⁺ 型のコンタクト層２２ａを形成する。コ
ンタクト層２２ａを形成するための拡散の制御性は良い
とはいえないが、Ｅmax は増倍層のｐ型不純物濃度で決
まるため、コンタクト層２２ａを形成するための拡散の
影響を受けることはない。

【００３７】その後、素子間分離のため、コンタクト層
２２ａの外側であってガードリング層２１ｂとなる部分
を残して増倍層１５をエッチングし、メサ構造を形成す
る。これにより、コンタクト層２２ａ及び増倍層２１ａ
の周囲であって電界降下層１４上に、増倍層２１ａと同
じか又はそれよりも低い導電率を有するｐ型のＩｎＰか
らなるガードリング層２１ｂがコンタクト層２２ａ及び
増倍層２１ａと接するように形成される。

【００３８】即ち、電界降下層１４と増倍層２１ａとの
界面に形成されたｐｎ接合の周辺部に、電界降下層１４
とガードリング層２１ｂとの界面に形成されるｐｎ接合
が配置することになる。ところで、電界降下層１４と増
倍層２１ａとの界面に形成されたｐｎ接合を露出させた
場合、露出面が外部から影響を受けて耐圧が低下する恐
れがあるが、この実施の形態では、増倍層２１ａに係る
ｐｎ接合がガードリング層２１ｂに係るｐｎ接合により
保護されており、かつガードリング層２１ｂの膜厚方向
の厚さは増倍層２１ａの厚さより厚く、しかも増倍層２
１ａと同じか又はそれよりも小さい導電率を有してい
る。

【００３９】従って、ガードリング層２１ｂに係るｐｎ
接合の耐圧は増倍層２１ａに係るｐｎ接合の耐圧よりも
高くなる。その耐圧差を十分にとっておけば、ガードリ
ング層２１ｂに係るｐｎ接合が露出し、このためガード
リング層２１ｂに係るｐｎ接合の耐圧が多少低下して
も、素子全体としては増倍層２１ａの厚さにより物理的
に決まる耐圧を有するようになる。

【００４０】上記の構造によれば、実際に、受光部の増
倍層２１ａに係るｐｎ接合の耐圧Ｖｂは２１．５Ｖにな
る。一方、その周りを取り囲むように形成されたガード
リング層２１ｂに係るｐｎ接合の耐圧Ｖｂは３０．４Ｖ
になる。その結果、耐圧差として８．９Ｖが得られ、良
好なガードリング構造が実現できる。 （第４の実施の形態）増倍特性は最大電界値Ｅmax で規
定されるため、第３の実施の形態と比べて増倍率が１０
を越えるような高い増倍特性を得るためには増倍層のｐ
型不純物濃度を上げて最大電界値Ｅmax を増加させる必
要がある。

【００４１】１０Ｇｂ／ｓのシステムに対応する素子を
安定して作成するには設計上の余裕度も必要となり、可
能ならば増倍層のｐ型不純物濃度を１×１０¹⁷／ｃｍ³
とすることが望ましい。このため、ｐ型不純物濃度が増
倍層よりも低いガードリング層が必要となる。図４は、
本発明の第４の実施の形態に係る半導体受光装置の構成
図である。光吸収層１２から電界降下層１４までの層構
成及び半導体材料は、第１乃至第３の実施の形態と同じ
である。

【００４２】第３の実施の形態の図３において、単純に
増倍層２１ａのｐ型不純物濃度を１×１０¹⁷／ｃｍ³ と
すると、受光領域のＶｂが２０．２Ｖ、ガードリング部
のＶｂが２２．６Ｖとなり、耐圧差が２．４Ｖしかとれ
なくなる。ヘテロ電界値Ｅhを所定の範囲内とするため
電界降下層１４のｎ型不純物濃度を７．５×１０¹⁷／ｃ
ｍ³ に変える必要がある。

【００４３】図４の構造は、増倍層２１ｃのｐ型不純物
濃度を高くしても十分な耐圧差がとれるように工夫され
たものである。受光部の層構造は、電界降下層１４に接
して、ｐ型不純物濃度１×１０¹⁷／ｃｍ³ を含み、膜厚
０．３μｍのｐ−ＩｎＰからなる増倍層２１ｃと、増倍
層２１ｃに接してｐ型不純物濃度２×１０¹⁸／ｃｍ³ を
含む、膜厚１．２μｍのｐ⁺ −ＩｎＰからなるコンタク
ト層２２ｂとが形成されている。

【００４４】それに対して、ガードリング部の層構造
は、ｐ型不純物濃度６×１０¹⁶／ｃｍ ³ を含み、膜厚
１．５μｍのｐ−ＩｎＰ膜からなる。第３の実施の形態
の構造と同じである。この場合、受光部のＶｂ＝２０．
２Ｖに対してガードリング部のＶｂ＝３０．４Ｖであ
り、耐圧差として１０．２Ｖが得られる。従って、耐圧
差に余裕をもたせたガードリング構造を実現できる。

【００４５】次に、この積層構造を作成する方法につい
て以下に説明する。結晶成長工程を２つの連続工程に分
ける。即ち、１回目の成長で、化合物半導体基板１１上
に増倍層２１ｃとなるｐ−ＩｎＰ膜まで積層する。その
後、ｐ−ＩｎＰ膜をメサエッチし、受光部のみにｐ−Ｉ
ｎＰ膜を残し、増倍層２１ｃを形成する。

【００４６】２回目の成長で、全面に、増倍層２１ｃの
ｐ型不純物濃度よりも低く、かつ第３の実施の形態のガ
ードリング層２１ｂと同じｐ型不純物濃度を含むｐ−Ｉ
ｎＰ膜を作成する。次いで、第３の実施の形態と同じよ
うにして、受光部のｐ−ＩｎＰ膜内に選択的にｐ型不純
物を拡散し、ｐ⁺ 型のコンタクト層２２ｂを形成する。

【００４７】その後、第３の実施の形態と同じようにし
て、素子間分離のため、コンタクト層２２ｂ外のガード
リング層２１ｄをメサエッチングする。その後、絶縁膜
１６を形成したのち、受光領域を除いてコンタクトホー
ル１７を形成する。続いて、受光領域を除いてコンタク
トホール１７を通してコンタクト層２２ｂ及びガードリ
ング層２１ｄと接触する電極１８を形成する。続いて、
基板１１側に電極１９を形成する。以上により、半導体
受光装置が完成する。

【００４８】（第５の実施の形態）第３及び第４の実施
の形態では、素子間分離のためにメサエッチング、及び
そのメサの段差の部分を保護するパシベーションが必要
となり、工程が増える。工程の簡略化の観点からはメサ
加工を施さないプレーナ構造とすることが望ましい。

【００４９】図５に示す構造は、図３に示す第３の実施
の形態と同じ層構造を有するものをプレーナ型としたも
のである。ＩｎＰからなる電界降下層１４までの層構成
は、第４の実施の形態と同じであり、図５中、図３と同
じ符号で示すものは、図４と同じものを示す。第５の実
施の形態の構造を作成する場合、増倍層となるｐ−Ｉｎ
Ｐ膜を成長中にｐ型不純物をドーピングするのではな
く、電界降下層のｎ⁺ −ＩｎＰに接して第２のガードリ
ング層２１ｇとなる１．５μｍ厚さのｎ^- −ＩｎＰ膜を
形成し、その後、ｎ^- −ＩｎＰ膜中にｐ型不純物をイオ
ン注入法で選択的に導入してｐ−ＩｎＰからなる増倍層
２１ｅ及びｐ^- −ＩｎＰからなる第１のガードリング層
２１ｆを形成する。

【００５０】上記において増倍層２１ｅを形成するため
にイオン注入する場合、１．５μｍ程度の深さまでｐ型
不純物濃度６×１０¹⁶／ｃｍ³ とすべく、注入するｐ型
不純物としては原子半径の小さなベリリウム（Ｂｅ）を
用い、ドーズ量５×１０¹³／ｃｍ² ，加速エネルギ１４
０ｋｅＶの注入条件によりイオン注入した後、７００
℃、２０分の熱処理を行う。

【００５１】コンタクト層２２ｃは熱拡散法によりＣｄ
を選択的に拡散することで作成する。なお、増倍層２１
ｅ及びコンタクト層２２ｃの形成は選択的にこれら領域
を作成できる方法であれば何でもよく、例えば両方とも
イオン注入により作成してもよい。

【００５２】以上のように、第５の実施の形態によれ
ば、ｐ型の第１のガードリング層２１ｆの外側周辺部に
第１のガードリング層２１ｆと同じか又はそれよりも低
い導電率を有するｎ型の第２のガードリング層２１ｇを
形成している。即ち、電界降下層１４と第１のガードリ
ング層２１ｆとの界面に形成されるｐｎ接合は電界降下
層１４と同じｎ型の第２のガードリング層２１ｇにより
覆われることになる。

【００５３】この場合、第１のガードリング層２１ｆと
第２のガードリング層２１ｇの界面に形成されるｐｎ接
合が素子表面に露出するが、外部の雰囲気の影響を受け
やすい電界降下層１４と第１のガードリング層２１ｆと
に係るｐｎ接合の方が外部雰囲気から遮断されているた
め、第２のガードリング層２１ｇがない場合と比べてさ
らに耐圧の向上を図ることができる。

【００５４】（第６の実施の形態）図６は、第４の実施
の形態の図４をプレーナ型としたものである。この構造
でも第５の実施の形態と同じく、電界降下層１４に接し
て、低濃度のｎ型不純物を含み、膜厚１．５μｍのｎ^-
−ＩｎＰを堆積し、その後増倍層２１ｈと第１のガード
リング層２１ｉを選択的にイオン注入して形成する。

【００５５】第１のガードリング層２１ｉに関しては、
イオン注入条件は第５の実施の形態と同様である。一
方、増倍層２１ｈのｐ型不純物濃度１×１０¹⁷／ｃｍ³
を実現するために、ドーズ量のみ８×１０¹³／ｃｍ² と
増加させてある。イオン注入後、増倍層２１ｈが残るよ
うにして受光部のみにＣｄを拡散し、高濃度のｐ型不純
物を含有するコンタクト層２２ｄを形成する。

【００５６】なお、増倍層２１ｈ及びコンタクト層２２
ｄの形成は選択的にこれら領域を作成できる方法であれ
ば何でもよく、例えばすべてイオン注入により作成して
もよい。以上のような第６の実施の形態においても、プ
レーナ構造としているため、第４の実施の形態の作用効
果の他に、第５の実施の形態と同様な作用効果を有す
る。

【００５７】

【発明の効果】以上のように、本発明の半導体受光装置
によれば、濃度の高い一導電型の電界降下層に接して濃
度の低い反対導電型の増倍層を形成することにより、ｐ
ｎ接合位置が電界降下層の厚さで決定され、しかも主と
して増倍層のキャリア濃度を調整することで精密に最大
電界値Ｅmax を制御できる。

【００５８】このため、１０Ｇｂ／ｓまでの大容量高速
通信システムに対応できる半導体受光装置を高い歩留り
で作成できる。また、受光部の増倍領域の周りを反対導
電型のガードリング層で囲み、又はさらに反対導電型の
ガードリング層の周囲を一導電型のガードリング層で囲
むことで、より信頼性の高い半導体受光装置を得ること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る半導体受光装
置の製造方法について示す断面図である。

【図２】本発明の第２の実施の形態に係る半導体受光装
置の製造方法について示す断面図である。

【図３】本発明の第３の実施の形態に係る半導体受光装
置の製造方法について示す断面図である。

【図４】本発明の第４の実施の形態に係る半導体受光装
置の製造方法について示す断面図である。

【図５】本発明の第５の実施の形態に係る半導体受光装
置の製造方法について示す断面図である。

【図６】本発明の第６の実施の形態に係る半導体受光装
置の製造方法について示す断面図である。

【図７】従来例に係る半導体受光装置について示す断面
図である。

【符号の説明】

１１ 化合物半導体基板、 １２ 光吸収層、 １３ 組成傾斜層、 １４ 電界降下層、 １５，２１，２１ａ，２１ｃ，２１ｅ，２１ｈ 増倍
層、 １６ 絶縁膜、 １７ コンタクトホール、 １８，１９ 電極、 ２１ｂ，２１ｄ ガードリング、 ２１ｆ，２１ｉ 第１のガードリング、 ２１ｇ，２１ｊ 第２のガードリング、 ２２，２２ａ〜２２ｄ コンタクト層。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 一導電型の化合物半導体基板上に、光を
   吸収して電子・正孔対を発生する一導電型の化合物半導
   体からなる光吸収層を堆積する工程と、 前記光吸収層上に、前記光吸収層よりも高い濃度の不純
   物をドープした一導電型の化合物半導体からなる電界降
   下層を堆積する工程と、 前記電界降下層の上に、前記光により発生した電子或い
   は正孔（キャリア）をアバランシェ効果により増倍す
   る、前記電界降下層よりも低い濃度の不純物をドープし
   た反対導電型の化合物半導体からなる増倍層を堆積する
   工程とを有することを特徴とする半導体受光装置の製造
   方法。
2. 【請求項２】 前記一導電型はｎ型であり、前の反対導
   電型はｐ型であることを特徴とする請求項１記載の半導
   体受光装置の製造方法。
3. 【請求項３】 前記光吸収層の材料はＩｎＰとほぼ格子
   整合するInGaAs或いはInGaAsP であり、前記電界降下層
   及び前記増倍層の材料はＩｎＰであることを特徴とする
   請求項１又は請求項２に記載の半導体受光装置の製造方
   法。
4. 【請求項４】 一導電型の化合物半導体基板上に形成さ
   れた、光を吸収して電子・正孔対を発生する一導電型の
   化合物半導体からなる光吸収層と、 前記光吸収層上に形成された、前記光吸収層よりも高い
   濃度の不純物をドープした一導電型の化合物半導体から
   なる電界降下層と、 前記電界降下層の上に形成された、前記光により発生し
   た電子或いは正孔（キャリア）をアバランシェ効果によ
   り増倍する、前記電界降下層よりも低い濃度の不純物を
   ドープした反対導電型の化合物半導体からなる増倍層と
   を有することを特徴とする半導体受光装置。
5. 【請求項５】 前記光吸収層と前記電界降下層との間
   に、それらの禁制帯幅の差から生じるヘテロ障壁を緩和
   する、前記電界降下層よりも低い導電率を有する一導電
   型の化合物半導体からなる組成傾斜層が形成されてなる
   ことを特徴とする請求項４記載の半導体受光装置。
6. 【請求項６】 前記増倍層上に、前記増倍層よりも高い
   導電率を有する反対導電型の化合物半導体からなるコン
   タクト層が形成されてなることを特徴とする請求項４又
   は請求項５に記載の半導体受光装置。