JPH11330678A - 半田接合方法及び回路基板並びにその回路基板を用いた電子装置 - Google Patents
半田接合方法及び回路基板並びにその回路基板を用いた電子装置Info
- Publication number
- JPH11330678A JPH11330678A JP10127244A JP12724498A JPH11330678A JP H11330678 A JPH11330678 A JP H11330678A JP 10127244 A JP10127244 A JP 10127244A JP 12724498 A JP12724498 A JP 12724498A JP H11330678 A JPH11330678 A JP H11330678A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrode
- circuit board
- film
- solder material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 絶縁抵抗の低下を防止し、またα線によるソ
フトエラーを防止することができる半田接合方法及び回
路基板並びにその回路基板を用いた電子装置を提供す
る。 【解決手段】 Ｂｉを含むＳｎ又はＳｂを含むＳｎより
成る予備半田層３０が上面に形成された第１の電極２８
と、Ａｇを含むＳｎより成る半田バンプ１８が上面に形
成された第２の電極１６とを半田接合する。
フトエラーを防止することができる半田接合方法及び回
路基板並びにその回路基板を用いた電子装置を提供す
る。 【解決手段】 Ｂｉを含むＳｎ又はＳｂを含むＳｎより
成る予備半田層３０が上面に形成された第１の電極２８
と、Ａｇを含むＳｎより成る半田バンプ１８が上面に形
成された第２の電極１６とを半田接合する。
Description
【０００１】
【発明の属する技術分野】本発明は、半田接合方法に係
り、特に絶縁耐圧の低下を防止し、またα線によるソフ
トエラーを防止することができる半田接合方法に関す
る。また、本発明は、回路基板及びその回路基板を用い
た電子装置に係り、特に絶縁抵抗の低下を防止し、また
α線によるソフトエラーを防止することができる回路基
板及びそれを用いた電子装置に関する。
り、特に絶縁耐圧の低下を防止し、またα線によるソフ
トエラーを防止することができる半田接合方法に関す
る。また、本発明は、回路基板及びその回路基板を用い
た電子装置に係り、特に絶縁抵抗の低下を防止し、また
α線によるソフトエラーを防止することができる回路基
板及びそれを用いた電子装置に関する。
【０００２】
【従来の技術】近年、半導体装置の高速動作の観点か
ら、配線長を短縮する技術が求められている。そこで注
目されているのが、フリップチップ接合（Flip Chip Bo
nding）技術、即ち、半導体チップ上に形成された半田
バンプを、電極が形成された回路基板上に載置し、熱を
加えることにより半田バンプを溶解して接続する技術で
ある。
ら、配線長を短縮する技術が求められている。そこで注
目されているのが、フリップチップ接合（Flip Chip Bo
nding）技術、即ち、半導体チップ上に形成された半田
バンプを、電極が形成された回路基板上に載置し、熱を
加えることにより半田バンプを溶解して接続する技術で
ある。
【０００３】従来のフリップチップ接合について、図３
を用いて説明する。まず、所定の素子が形成された半導
体基板１１０上に、Ｔｉ膜１１２及びＮｉ膜１１４より
成る電極１１６を形成し、電極１１６上に半田バンプ１
１８を形成する。一方、ガラスエポキシ基板１２０上
に、Ｃｒ膜１２２、Ｃｕ膜１２４、Ｎｉ膜１２６、及び
Ａｕ膜１２７よりなる電極１２８を形成する。
を用いて説明する。まず、所定の素子が形成された半導
体基板１１０上に、Ｔｉ膜１１２及びＮｉ膜１１４より
成る電極１１６を形成し、電極１１６上に半田バンプ１
１８を形成する。一方、ガラスエポキシ基板１２０上
に、Ｃｒ膜１２２、Ｃｕ膜１２４、Ｎｉ膜１２６、及び
Ａｕ膜１２７よりなる電極１２８を形成する。
【０００４】この後、半導体基板１１０側の半田バンプ
１１８をガラスエポキシ基板１２０側の電極１２８と位
置合わせし、加熱することにより接合する。このよう
に、フリップチップ接合を用いれば、リード線を用いて
接続する必要がないため、配線長を短縮することができ
る。従来、フリップチップ接合には、Ｐｂ−Ｓｎ系の半
田材料が広く用いられてきた。しかし、Ｐｂ−Ｓｎ系の
半田材料に含まれるＰｂ（鉛）は同位体が存在し、それ
ら同位体はＵ（ウラン）やＴｈ（トリウム）の崩壊系列
中の中間生成物又は最終生成物である。Ｕ（ウラン）や
Ｔｈ（トリウム）は、Ｈｅ原子を放出するα崩壊を伴う
ため、半田材料からα線が生じることとなる。そして、
このα線が半導体素子の動作に影響を与え、いわゆるソ
フトエラーが生じてしまうことがあった。
１１８をガラスエポキシ基板１２０側の電極１２８と位
置合わせし、加熱することにより接合する。このよう
に、フリップチップ接合を用いれば、リード線を用いて
接続する必要がないため、配線長を短縮することができ
る。従来、フリップチップ接合には、Ｐｂ−Ｓｎ系の半
田材料が広く用いられてきた。しかし、Ｐｂ−Ｓｎ系の
半田材料に含まれるＰｂ（鉛）は同位体が存在し、それ
ら同位体はＵ（ウラン）やＴｈ（トリウム）の崩壊系列
中の中間生成物又は最終生成物である。Ｕ（ウラン）や
Ｔｈ（トリウム）は、Ｈｅ原子を放出するα崩壊を伴う
ため、半田材料からα線が生じることとなる。そして、
このα線が半導体素子の動作に影響を与え、いわゆるソ
フトエラーが生じてしまうことがあった。
【０００５】また、Ｐｂが土壌に流出した場合、酸性雨
によりＰｂが溶解され、環境に悪影響を及ぼす場合があ
り、環境問題の面からもＰｂを主成分としない半田材料
を用いることが求められていた。そこで、Ｐｂ−Ｓｎ系
の半田材料に代わる半田材料として、例えばＳｎ（ス
ズ）にＡｇ（銀）を添加した半田材料が用いられ始めて
いる。
によりＰｂが溶解され、環境に悪影響を及ぼす場合があ
り、環境問題の面からもＰｂを主成分としない半田材料
を用いることが求められていた。そこで、Ｐｂ−Ｓｎ系
の半田材料に代わる半田材料として、例えばＳｎ（ス
ズ）にＡｇ（銀）を添加した半田材料が用いられ始めて
いる。
【０００６】
【発明が解決しようとする課題】しかしながら、フリッ
プチップ接合は半田を用いた接合であるので、フラック
スが用いられる。半田接合で用いられたフラックスはそ
の後の洗浄処理によって除去されるが、フリップチップ
接合が行われた場合には構造上フラックスを洗浄しにく
いため、フラックスが完全に除去しきれないことがあ
る。
プチップ接合は半田を用いた接合であるので、フラック
スが用いられる。半田接合で用いられたフラックスはそ
の後の洗浄処理によって除去されるが、フリップチップ
接合が行われた場合には構造上フラックスを洗浄しにく
いため、フラックスが完全に除去しきれないことがあ
る。
【０００７】フラックスにはＣｌイオン等が含まれてい
るため、フラックスの残渣からＣｌイオン等が移動し、
いわゆるイオンマイグレーションが生じてしまう。イオ
ンマイグレーションが生じると、Ｃｌイオン等のハロゲ
ンイオンが半田材料のＳｎやＡｇと再結晶し、これによ
り樹枝状の結晶、即ちデンドライト（dendrite）結晶が
生じてしまう。
るため、フラックスの残渣からＣｌイオン等が移動し、
いわゆるイオンマイグレーションが生じてしまう。イオ
ンマイグレーションが生じると、Ｃｌイオン等のハロゲ
ンイオンが半田材料のＳｎやＡｇと再結晶し、これによ
り樹枝状の結晶、即ちデンドライト（dendrite）結晶が
生じてしまう。
【０００８】従来のＰｂ−５％Ｓｎ等のＰｂを主成分と
する半田材料ではＳｎの含有率が少ないためデンドライ
ト結晶は成長しにくかったが、Ｓｎを主成分とするＳｎ
−Ａｇ系の半田材料を用いた場合にはデンドライト結晶
が大きく成長してしまう。そして、デンドライト結晶が
大きく成長して隣接する電極近傍まで達すると、絶縁抵
抗の低下を招いてしまう。特に配線間隔が狭い微細化さ
れた半導体装置等をフリップチップ接合した場合には、
デンドライト結晶の成長による絶縁抵抗の低下は顕著で
あった。
する半田材料ではＳｎの含有率が少ないためデンドライ
ト結晶は成長しにくかったが、Ｓｎを主成分とするＳｎ
−Ａｇ系の半田材料を用いた場合にはデンドライト結晶
が大きく成長してしまう。そして、デンドライト結晶が
大きく成長して隣接する電極近傍まで達すると、絶縁抵
抗の低下を招いてしまう。特に配線間隔が狭い微細化さ
れた半導体装置等をフリップチップ接合した場合には、
デンドライト結晶の成長による絶縁抵抗の低下は顕著で
あった。
【０００９】本発明の目的は、絶縁抵抗の低下を防止
し、またα線によるソフトエラーを防止することができ
る半田接合方法及び回路基板並びにその回路基板を用い
た電子装置を提供することにある。
し、またα線によるソフトエラーを防止することができ
る半田接合方法及び回路基板並びにその回路基板を用い
た電子装置を提供することにある。
【００１０】
【課題を解決するための手段】上記目的は、Ｂｉを含む
Ｓｎ又はＳｂを含むＳｎより成る予備半田層が上面に形
成された第１の電極と、Ａｇを含むＳｎより成る半田バ
ンプが上面に形成された第２の電極とを半田接合するこ
とを特徴とする半田接合方法により達成される。これに
より、Ｓｎを主成分とする半田材料を用いた半田接合を
行う場合であっても、フラックスの残渣に含まれるＣｌ
イオン等のハロゲンイオンを予備半田層に含まれたＢｉ
又はＳｂにより捕捉することができるので、デンドライ
ト結晶の成長を防止することができ、これにより絶縁抵
抗の低下を防止することができる。また、Ａｇを含むＳ
ｎより成る半田材料、すなわち放出されるα線量が少な
い半田材料を用いて半田接合を行うので、半田材料から
放出されるα線量を少なくすることができ、これにより
α線による半導体装置のソフトエラーを防止することが
できる。
Ｓｎ又はＳｂを含むＳｎより成る予備半田層が上面に形
成された第１の電極と、Ａｇを含むＳｎより成る半田バ
ンプが上面に形成された第２の電極とを半田接合するこ
とを特徴とする半田接合方法により達成される。これに
より、Ｓｎを主成分とする半田材料を用いた半田接合を
行う場合であっても、フラックスの残渣に含まれるＣｌ
イオン等のハロゲンイオンを予備半田層に含まれたＢｉ
又はＳｂにより捕捉することができるので、デンドライ
ト結晶の成長を防止することができ、これにより絶縁抵
抗の低下を防止することができる。また、Ａｇを含むＳ
ｎより成る半田材料、すなわち放出されるα線量が少な
い半田材料を用いて半田接合を行うので、半田材料から
放出されるα線量を少なくすることができ、これにより
α線による半導体装置のソフトエラーを防止することが
できる。
【００１１】また、上記の半田接合方法において、前記
半田バンプのＰｂの含有率は１ｐｐｍ以下であることが
望ましい。これにより、Ｐｂの含有率が少ない半田材
料、すなわち放出されるα線量が少ない半田材料を用い
て半田接合を行うので、半田材料から放出されるα線量
を少なくすることができ、これによりα線による半導体
装置のソフトエラーを防止することができる。
半田バンプのＰｂの含有率は１ｐｐｍ以下であることが
望ましい。これにより、Ｐｂの含有率が少ない半田材
料、すなわち放出されるα線量が少ない半田材料を用い
て半田接合を行うので、半田材料から放出されるα線量
を少なくすることができ、これによりα線による半導体
装置のソフトエラーを防止することができる。
【００１２】また、上記の半田接合方法において、前記
半田バンプのα線量は０．０１ｃｐｈ／ｃｍ2以下であ
ることが望ましい。これにより、α線量が少ない半田材
料を用いて半田接合を行うので、半田材料から放出され
るα線量を少なくすることができ、これによりα線によ
る半導体装置のソフトエラーを防止することができる。
半田バンプのα線量は０．０１ｃｐｈ／ｃｍ2以下であ
ることが望ましい。これにより、α線量が少ない半田材
料を用いて半田接合を行うので、半田材料から放出され
るα線量を少なくすることができ、これによりα線によ
る半導体装置のソフトエラーを防止することができる。
【００１３】また、上記目的は、第１の電極と、前記第
１の電極上に形成された、Ｂｉを含むＳｎ又はＳｂを含
むＳｎより成る予備半田層とを有することを特徴とする
回路基板により達成される。これにより、Ｓｎを主成分
とする半田材料を用いた半田接合を行う場合であって
も、フラックスの残渣に含まれるＣｌイオン等のハロゲ
ンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕
捉することができるので、デンドライト結晶の成長を防
止することができ、これにより絶縁抵抗の低下を防止す
ることができる。
１の電極上に形成された、Ｂｉを含むＳｎ又はＳｂを含
むＳｎより成る予備半田層とを有することを特徴とする
回路基板により達成される。これにより、Ｓｎを主成分
とする半田材料を用いた半田接合を行う場合であって
も、フラックスの残渣に含まれるＣｌイオン等のハロゲ
ンイオンを予備半田層に含まれたＢｉ又はＳｂにより捕
捉することができるので、デンドライト結晶の成長を防
止することができ、これにより絶縁抵抗の低下を防止す
ることができる。
【００１４】また、上記目的は、上記の回路基板と、半
導体基板と、前記半導体基板上に形成された第２の電極
と、前記第２の電極上に形成された、Ａｇを含むＳｎよ
り成る半田バンプとを有する半導体装置とを有し、前記
第１の電極と前記第２の電極とが半田接合されているこ
とを特徴とする電子装置により達成される。これによ
り、Ｓｎを主成分とする半田材料を用いた半田接合を行
う場合であっても、フラックスの残渣に含まれるＣｌイ
オン等のハロゲンイオンを予備半田層に含まれたＢｉ又
はＳｂにより捕捉することができるので、デンドライト
結晶の成長を防止することができ、これにより絶縁抵抗
の低下を防止することができる。また、Ａｇを含むＳｎ
より成る半田材料、すなわち放出されるα線量が少ない
半田材料を用いて半田接合を行うので、半田材料から放
出されるα線量を少なくすることができ、これによりα
線による半導体装置のソフトエラーを防止することがで
きる。
導体基板と、前記半導体基板上に形成された第２の電極
と、前記第２の電極上に形成された、Ａｇを含むＳｎよ
り成る半田バンプとを有する半導体装置とを有し、前記
第１の電極と前記第２の電極とが半田接合されているこ
とを特徴とする電子装置により達成される。これによ
り、Ｓｎを主成分とする半田材料を用いた半田接合を行
う場合であっても、フラックスの残渣に含まれるＣｌイ
オン等のハロゲンイオンを予備半田層に含まれたＢｉ又
はＳｂにより捕捉することができるので、デンドライト
結晶の成長を防止することができ、これにより絶縁抵抗
の低下を防止することができる。また、Ａｇを含むＳｎ
より成る半田材料、すなわち放出されるα線量が少ない
半田材料を用いて半田接合を行うので、半田材料から放
出されるα線量を少なくすることができ、これによりα
線による半導体装置のソフトエラーを防止することがで
きる。
【００１５】
【発明の実施の形態】本発明の一実施形態による半田接
合方法を図１を用いて説明する。図１は、本実施形態に
よる半田接合方法を示す断面図である。まず、所定の半
導体素子が形成された半導体基板１０を用意する。次
に、半導体基板１０上に、スパッタ法により膜厚１００
ｎｍのＴｉ膜１２を形成する。この後、Ｔｉ膜１２を電
極の形状にパターニングする。電極の形状は例えば直径
７０乃至１００μｍとし、電極１４と隣接する電極（図
示せず）との間のピッチは例えば１５０乃至２１０μｍ
とする。
合方法を図１を用いて説明する。図１は、本実施形態に
よる半田接合方法を示す断面図である。まず、所定の半
導体素子が形成された半導体基板１０を用意する。次
に、半導体基板１０上に、スパッタ法により膜厚１００
ｎｍのＴｉ膜１２を形成する。この後、Ｔｉ膜１２を電
極の形状にパターニングする。電極の形状は例えば直径
７０乃至１００μｍとし、電極１４と隣接する電極（図
示せず）との間のピッチは例えば１５０乃至２１０μｍ
とする。
【００１６】次に、無電解メッキ法又は電解メッキ法に
より、Ｔｉ膜１２上に、膜厚４μｍのＮｉ膜１４を形成
する。こうしてＴｉ膜１２及びＮｉ膜１４より成る電極
１６が形成されることとなる。なお、Ｎｉ膜１４は、後
工程で電極１６上に形成する半田バンプ１８が電極１６
内に拡散するのを防止するためのバリアメタルとして機
能するものである。
より、Ｔｉ膜１２上に、膜厚４μｍのＮｉ膜１４を形成
する。こうしてＴｉ膜１２及びＮｉ膜１４より成る電極
１６が形成されることとなる。なお、Ｎｉ膜１４は、後
工程で電極１６上に形成する半田バンプ１８が電極１６
内に拡散するのを防止するためのバリアメタルとして機
能するものである。
【００１７】次に、電極１６上に、Ｓｎ−Ａｇ系の半田
材料より成る半田バンプ１８を形成する。半田バンプ１
８の形成方法としては、例えばＤＰ（Dimple Plate）法
を用いることができる。なお、Ｓｎ−Ａｇ系の半田材料
中のＰｂの濃度は１ｐｐｍ以下であることが望ましい。
また、Ｓｎ−Ａｇ系の半田材料から放出されるα線量
は、０．０１ｃｐｈ／ｃｍ2以下であることが望まし
い。
材料より成る半田バンプ１８を形成する。半田バンプ１
８の形成方法としては、例えばＤＰ（Dimple Plate）法
を用いることができる。なお、Ｓｎ−Ａｇ系の半田材料
中のＰｂの濃度は１ｐｐｍ以下であることが望ましい。
また、Ｓｎ−Ａｇ系の半田材料から放出されるα線量
は、０．０１ｃｐｈ／ｃｍ2以下であることが望まし
い。
【００１８】こうして、半導体基板１０の電極１６上に
半田バンプ１８が形成された半導体装置１９が形成され
ることとなる。一方、ガラスエポキシ基板２０上に、Ｃ
ｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６を順に形成す
る。この後、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６
をパターニングすることにより、Ｃｒ膜２２、Ｃｕ膜２
４、及びＮｉ膜２６より成る電極２８を形成する。
半田バンプ１８が形成された半導体装置１９が形成され
ることとなる。一方、ガラスエポキシ基板２０上に、Ｃ
ｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６を順に形成す
る。この後、Ｃｒ膜２２、Ｃｕ膜２４、及びＮｉ膜２６
をパターニングすることにより、Ｃｒ膜２２、Ｃｕ膜２
４、及びＮｉ膜２６より成る電極２８を形成する。
【００１９】次に、電極２８上に、膜厚５０乃至１００
μｍの予備半田層３０を形成する。予備半田層３０は、
例えば、２５μｍ以下の粉末に分級したＳｎ−Ｂｉ系の
半田材料にフラックスを混合して半田ペーストを作製
し、この半田ペーストを用いたスクリーン印刷により形
成することができる。半田材料としては、例えばＳｎ−
５７％Ｂｉを用いることができる。
μｍの予備半田層３０を形成する。予備半田層３０は、
例えば、２５μｍ以下の粉末に分級したＳｎ−Ｂｉ系の
半田材料にフラックスを混合して半田ペーストを作製
し、この半田ペーストを用いたスクリーン印刷により形
成することができる。半田材料としては、例えばＳｎ−
５７％Ｂｉを用いることができる。
【００２０】予備半田層３０としてＳｎ−Ｂｉ系の半田
材料を用いるのは、Ｓｎ−Ｂｉ系の半田材料を用いるこ
とにより下記のような効果が得られるためである。即
ち、ガラスエポキシ基板２０側の電極２８と半導体基板
１０側の半田バンプ１８とを接合すると、ガラスエポキ
シ基板２０側の電極２８上に形成されたＳｎ−Ｂｉ系の
予備半田層３０内のＢｉが、半導体基板１０側の電極１
６上に形成されたＳｎ−Ａｇ系の半田バンプ１８内に拡
散し、Ｓｎ−Ａｇ−Ｂｉ系の半田合金を生ずる。Ｂｉは
フラックスの残渣等に含まれるＣｌイオン等のハロゲン
イオンを捕捉する能力が高いため、半田バンプ１８のＳ
ｎやＡｇにＣｌイオン等が反応するのが防止され、これ
によりデンドライト結晶の発生が防止される。また、半
田バンプ１８からＳｎイオンやＡｇイオンが溶出したと
しても、ＣｌイオンがＳｎイオンやＡｇイオンと反応す
るのではなく、ＢｉがＳｎイオンやＡｇイオンに反応す
る。ＢｉがＳｎイオンやＡｇイオンと反応することによ
り生じる結晶はＳｎやＡｇの結晶よりも小さく、また、
その結晶は樹枝状には成長しないので、絶縁抵抗の低下
が防止される。
材料を用いるのは、Ｓｎ−Ｂｉ系の半田材料を用いるこ
とにより下記のような効果が得られるためである。即
ち、ガラスエポキシ基板２０側の電極２８と半導体基板
１０側の半田バンプ１８とを接合すると、ガラスエポキ
シ基板２０側の電極２８上に形成されたＳｎ−Ｂｉ系の
予備半田層３０内のＢｉが、半導体基板１０側の電極１
６上に形成されたＳｎ−Ａｇ系の半田バンプ１８内に拡
散し、Ｓｎ−Ａｇ−Ｂｉ系の半田合金を生ずる。Ｂｉは
フラックスの残渣等に含まれるＣｌイオン等のハロゲン
イオンを捕捉する能力が高いため、半田バンプ１８のＳ
ｎやＡｇにＣｌイオン等が反応するのが防止され、これ
によりデンドライト結晶の発生が防止される。また、半
田バンプ１８からＳｎイオンやＡｇイオンが溶出したと
しても、ＣｌイオンがＳｎイオンやＡｇイオンと反応す
るのではなく、ＢｉがＳｎイオンやＡｇイオンに反応す
る。ＢｉがＳｎイオンやＡｇイオンと反応することによ
り生じる結晶はＳｎやＡｇの結晶よりも小さく、また、
その結晶は樹枝状には成長しないので、絶縁抵抗の低下
が防止される。
【００２１】なお、予備半田層３０の膜厚を５０乃至１
００μｍとするのは、下記の理由によるものである。即
ち、半導体装置３０の膜厚が５０乃至１００μｍ程度で
あれば、予備半田層３０内のＢｉが半田バンプ１８内に
拡散し、ガラスエポキシ基板２０側の電極２８近傍でＢ
ｉの濃度が極端に高くなってしまうことはないが、予備
半田層３０の膜厚が厚すぎると、予備半田層３０の半田
材料が半田バンプ１８内に拡散しきらない。半田バンプ
１８の融点は例えば２００℃と比較的高いのに対し、予
備半田層３０として用いるＳｎ−５７％Ｂｉは融点が１
３９℃と低いため、予備半田層３０の材料が半田バンプ
１８内に十分に拡散しきらなかった場合には、ガラスエ
ポキシ基板２０側の電極２８近傍において融点が低い領
域が生じてしまうこととなる。また、Ｂｉが多く含まれ
る半田は柔軟性が低いため、ガラスエポキシ基板２０側
の電極２８近傍の半田において柔軟性の低い領域が生じ
ることとなり、クラックの発生要因となってしまうこと
もある。そこで、本実施形態では、予備半田層３０の半
田材料が半田バンプ１８内に十分に拡散しうるよう、予
備半田層３０の膜厚を５０乃至１００μｍとした。
００μｍとするのは、下記の理由によるものである。即
ち、半導体装置３０の膜厚が５０乃至１００μｍ程度で
あれば、予備半田層３０内のＢｉが半田バンプ１８内に
拡散し、ガラスエポキシ基板２０側の電極２８近傍でＢ
ｉの濃度が極端に高くなってしまうことはないが、予備
半田層３０の膜厚が厚すぎると、予備半田層３０の半田
材料が半田バンプ１８内に拡散しきらない。半田バンプ
１８の融点は例えば２００℃と比較的高いのに対し、予
備半田層３０として用いるＳｎ−５７％Ｂｉは融点が１
３９℃と低いため、予備半田層３０の材料が半田バンプ
１８内に十分に拡散しきらなかった場合には、ガラスエ
ポキシ基板２０側の電極２８近傍において融点が低い領
域が生じてしまうこととなる。また、Ｂｉが多く含まれ
る半田は柔軟性が低いため、ガラスエポキシ基板２０側
の電極２８近傍の半田において柔軟性の低い領域が生じ
ることとなり、クラックの発生要因となってしまうこと
もある。そこで、本実施形態では、予備半田層３０の半
田材料が半田バンプ１８内に十分に拡散しうるよう、予
備半田層３０の膜厚を５０乃至１００μｍとした。
【００２２】こうして、電極２８上に予備半田層３０が
形成された回路基板３２が形成されることとなる。次
に、半導体装置１９と回路基板３２との位置合わせを行
い、酸素濃度が１０ｐｐｍ以下の窒素雰囲気中のリフロ
ー炉内でフリップチップ接合を行う。このようにして回
路基板３２上に半導体装置１９が実装され、電子装置が
製造されることとなる。
形成された回路基板３２が形成されることとなる。次
に、半導体装置１９と回路基板３２との位置合わせを行
い、酸素濃度が１０ｐｐｍ以下の窒素雰囲気中のリフロ
ー炉内でフリップチップ接合を行う。このようにして回
路基板３２上に半導体装置１９が実装され、電子装置が
製造されることとなる。
【００２３】（ＴＨＢ試験結果）上記のような半田接合
方法を用いて製造した電子装置について、ＴＨＢ（Ther
mal Humidity Bias）試験を１０００時間行い、絶縁抵
抗を測定した。ＴＨＢ試験の条件は、温度１２１℃、湿
度８５％ＲＨ、圧力１．７ａｔｍ、印加電圧５Ｖとし
た。半田バンプ１８の材料としてはＳｎ−１０％Ａｇ、
Ｓｎ−５％Ａｇ、Ｓｎ−３．５％Ａｇ、又はＳｎ−３％
Ａｇを用い、予備半田層３０として膜厚５０μｍのＳｎ
−５７％Ｂｉ、又は膜厚１００μｍのＳｎ−５７％Ｂｉ
を用い、それぞれの組み合わせについてＴＨＢ試験を行
った。その結果を表１に示す。
方法を用いて製造した電子装置について、ＴＨＢ（Ther
mal Humidity Bias）試験を１０００時間行い、絶縁抵
抗を測定した。ＴＨＢ試験の条件は、温度１２１℃、湿
度８５％ＲＨ、圧力１．７ａｔｍ、印加電圧５Ｖとし
た。半田バンプ１８の材料としてはＳｎ−１０％Ａｇ、
Ｓｎ−５％Ａｇ、Ｓｎ−３．５％Ａｇ、又はＳｎ−３％
Ａｇを用い、予備半田層３０として膜厚５０μｍのＳｎ
−５７％Ｂｉ、又は膜厚１００μｍのＳｎ−５７％Ｂｉ
を用い、それぞれの組み合わせについてＴＨＢ試験を行
った。その結果を表１に示す。
【００２４】
【表１】
【００２５】表１の実施例１乃至８に示すように、ＴＨ
Ｂ試験前の絶縁抵抗はいずれも１０ 10Ω以上、ＴＨＢ試
験後の絶縁抵抗はいずれも１０10Ω以上であり、良好な
絶縁抵抗を得ることができた。一方、図３に示す従来の
半田接合方法を用いて製造した電子装置についても、２
つの比較例、即ち比較例１及び比較例２によりＴＨＢ試
験を行った。ＴＨＢ試験の条件は上記と同様とし、半田
バンプ１１８の材料としてはＳｎ−３．５％Ａｇを用い
た。
Ｂ試験前の絶縁抵抗はいずれも１０ 10Ω以上、ＴＨＢ試
験後の絶縁抵抗はいずれも１０10Ω以上であり、良好な
絶縁抵抗を得ることができた。一方、図３に示す従来の
半田接合方法を用いて製造した電子装置についても、２
つの比較例、即ち比較例１及び比較例２によりＴＨＢ試
験を行った。ＴＨＢ試験の条件は上記と同様とし、半田
バンプ１１８の材料としてはＳｎ−３．５％Ａｇを用い
た。
【００２６】その結果、表１に示すように、比較例１に
ついては、ＴＨＢ試験前の絶縁抵抗は１０9〜１０10Ω
であり、ＴＨＢ試験後の絶縁抵抗は１０8〜１０9Ωであ
った。また、比較例２についてはＴＨＢ試験前の絶縁抵
抗は１０7〜１０8Ω、ＴＨＢ試験後の絶縁抵抗は１０7
〜１０8Ωであった。即ち、従来の半田接合方法を用い
た場合には、比較例１及び比較例２のいずれもがＴＨＢ
試験後に１０10Ω以上の良好な絶縁抵抗を得ることはで
きなかった。
ついては、ＴＨＢ試験前の絶縁抵抗は１０9〜１０10Ω
であり、ＴＨＢ試験後の絶縁抵抗は１０8〜１０9Ωであ
った。また、比較例２についてはＴＨＢ試験前の絶縁抵
抗は１０7〜１０8Ω、ＴＨＢ試験後の絶縁抵抗は１０7
〜１０8Ωであった。即ち、従来の半田接合方法を用い
た場合には、比較例１及び比較例２のいずれもがＴＨＢ
試験後に１０10Ω以上の良好な絶縁抵抗を得ることはで
きなかった。
【００２７】このように、本実施形態によれば、Ｓｎを
主成分とする半田材料を用いたフリップチップ接合を行
う場合であっても、フラックスの残渣に含まれるＣｌイ
オン等のハロゲンイオンを予備半田層に含まれたＢｉに
より捕捉することができるので、デンドライト結晶の成
長を防止することができ、これにより絶縁抵抗の低下を
防止することができる。
主成分とする半田材料を用いたフリップチップ接合を行
う場合であっても、フラックスの残渣に含まれるＣｌイ
オン等のハロゲンイオンを予備半田層に含まれたＢｉに
より捕捉することができるので、デンドライト結晶の成
長を防止することができ、これにより絶縁抵抗の低下を
防止することができる。
【００２８】また、Ｐｂの含有率の少ない半田材料、即
ち放出されるα線量が少ない半田材料を用いて接合する
ので、半田材料から放出されるα線量は少なくすること
ができ、これによりα線による半導体装置のソフトエラ
ーを防止することができる。 ［他の実施形態］本発明の他の実施形態による半田接合
方法を図２を用いて説明する。図２は、本実施形態によ
る半田接合方法を示す断面図である。図１に示す一実施
形態による半田接合方法と同一の構成要素には、同一の
符号を付して説明を省略または簡潔にする。
ち放出されるα線量が少ない半田材料を用いて接合する
ので、半田材料から放出されるα線量は少なくすること
ができ、これによりα線による半導体装置のソフトエラ
ーを防止することができる。 ［他の実施形態］本発明の他の実施形態による半田接合
方法を図２を用いて説明する。図２は、本実施形態によ
る半田接合方法を示す断面図である。図１に示す一実施
形態による半田接合方法と同一の構成要素には、同一の
符号を付して説明を省略または簡潔にする。
【００２９】本実施形態による半田接合方法は、予備半
田層３０ａとしてＳｎ−Ｓｂ系の半田材料を用いている
点の他は、第１実施形態による半田接合方法と同様であ
る。予備半田層３０ａの材料としては、例えばＳｎ−５
％Ｓｂを用いることができる。本実施形態による半田接
合方法で予備半田層３０ａとしてＳｎ−Ｓｂ系の半田材
料を用いているのは、予備半田層３０ａに含まれるＳｂ
が第１実施形態による予備半田層に含まれるＢｉと同様
の効果を奏するためである。
田層３０ａとしてＳｎ−Ｓｂ系の半田材料を用いている
点の他は、第１実施形態による半田接合方法と同様であ
る。予備半田層３０ａの材料としては、例えばＳｎ−５
％Ｓｂを用いることができる。本実施形態による半田接
合方法で予備半田層３０ａとしてＳｎ−Ｓｂ系の半田材
料を用いているのは、予備半田層３０ａに含まれるＳｂ
が第１実施形態による予備半田層に含まれるＢｉと同様
の効果を奏するためである。
【００３０】（ＴＨＢ試験結果）また、このようにして
接合した電子装置について、第１実施形態と同様にして
ＴＨＢ試験を行った。なお、予備半田層３０ａの材料と
しては、膜厚５０μｍ又は膜厚１００μｍのＳｎ−５％
Ｓｂを用いた。その結果を表２に示す。
接合した電子装置について、第１実施形態と同様にして
ＴＨＢ試験を行った。なお、予備半田層３０ａの材料と
しては、膜厚５０μｍ又は膜厚１００μｍのＳｎ−５％
Ｓｂを用いた。その結果を表２に示す。
【００３１】
【表２】
【００３２】表２の実施例９乃至実施例１６に示すよう
に、ＴＨＢ試験前及びＴＨＢ試験後の絶縁抵抗はいずれ
も１０10Ω以上であり、良好な絶縁抵抗が得られた。こ
のように、本実施形態によれば、Ｓｎを主成分とする半
田材料を用いたフリップチップ接合を行う場合であって
も、フラックスの残渣に含まれるＣｌイオン等のハロゲ
ンイオンを予備半田層に含まれたＰｂにより捕捉するこ
とができるので、デンドライト結晶の成長を防止するこ
とができ、これにより絶縁抵抗の低下を防止することが
できる。
に、ＴＨＢ試験前及びＴＨＢ試験後の絶縁抵抗はいずれ
も１０10Ω以上であり、良好な絶縁抵抗が得られた。こ
のように、本実施形態によれば、Ｓｎを主成分とする半
田材料を用いたフリップチップ接合を行う場合であって
も、フラックスの残渣に含まれるＣｌイオン等のハロゲ
ンイオンを予備半田層に含まれたＰｂにより捕捉するこ
とができるので、デンドライト結晶の成長を防止するこ
とができ、これにより絶縁抵抗の低下を防止することが
できる。
【００３３】また、Ｐｂの含有率の少ない半田材料、即
ち放出されるα線量が少ない半田材料を用いて接合する
ので、半田材料から放出されるα線量は少なくすること
ができ、これによりα線による半導体装置のソフトエラ
ーを防止することができる。 ［変形実施形態］本発明は上記実施形態に限らず種々の
変形が可能である。
ち放出されるα線量が少ない半田材料を用いて接合する
ので、半田材料から放出されるα線量は少なくすること
ができ、これによりα線による半導体装置のソフトエラ
ーを防止することができる。 ［変形実施形態］本発明は上記実施形態に限らず種々の
変形が可能である。
【００３４】例えば、一実施形態では、半田材料として
Ｓｎ−５７％Ｂｉを用いたが、Ｂｉの含有率は５７％に
限定されるものではない。例えば、半田材料として、Ｂ
ｉの含有率が４０〜６０ｗｔ％のＳｎ−Ｂｉ系の半田材
料を適宜用いてもよい。また、他の実施形態では、半田
材料としてＳｎ−５％Ｓｂを用いたが、Ｓｂの含有率は
５％に限定されるものではない。例えば、半田材料とし
て、Ｓｂの含有率が０．１〜１０ｗｔ％のＳｎ−Ｓｂ系
の半田材料を適宜用いてもよい。
Ｓｎ−５７％Ｂｉを用いたが、Ｂｉの含有率は５７％に
限定されるものではない。例えば、半田材料として、Ｂ
ｉの含有率が４０〜６０ｗｔ％のＳｎ−Ｂｉ系の半田材
料を適宜用いてもよい。また、他の実施形態では、半田
材料としてＳｎ−５％Ｓｂを用いたが、Ｓｂの含有率は
５％に限定されるものではない。例えば、半田材料とし
て、Ｓｂの含有率が０．１〜１０ｗｔ％のＳｎ−Ｓｂ系
の半田材料を適宜用いてもよい。
【００３５】また、上記実施形態では、半導体装置を回
路基板上に搭載して電子装置を製造する場合を例に説明
したが、複数の半導体装置を１つの回路基板上に搭載す
ることにより構成されるマルチチップモジュール（ＭＣ
Ｍ、Multi Chip Module）を製造する場合などにも適用
することができる。また、上記実施形態では、回路基板
上に半導体装置を搭載することにより電子装置を製造す
る場合を例に説明したが、回路基板上に半導体チップを
搭載することにより半導体パッケージを製造する場合に
も適用することができる。
路基板上に搭載して電子装置を製造する場合を例に説明
したが、複数の半導体装置を１つの回路基板上に搭載す
ることにより構成されるマルチチップモジュール（ＭＣ
Ｍ、Multi Chip Module）を製造する場合などにも適用
することができる。また、上記実施形態では、回路基板
上に半導体装置を搭載することにより電子装置を製造す
る場合を例に説明したが、回路基板上に半導体チップを
搭載することにより半導体パッケージを製造する場合に
も適用することができる。
【００３６】
【発明の効果】以上の通り、本発明によれば、Ｓｎを主
成分とする半田材料を用いた半田接合を行う場合であっ
ても、フラックスの残渣に含まれるＣｌイオン等のハロ
ゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより
捕捉することができるので、デンドライト結晶の成長を
防止することができ、これにより絶縁抵抗の低下を防止
することができる。
成分とする半田材料を用いた半田接合を行う場合であっ
ても、フラックスの残渣に含まれるＣｌイオン等のハロ
ゲンイオンを予備半田層に含まれたＢｉ又はＳｂにより
捕捉することができるので、デンドライト結晶の成長を
防止することができ、これにより絶縁抵抗の低下を防止
することができる。
【００３７】また、本発明によれば、Ａｇを含むＳｎよ
り成る半田材料、すなわち放出されるα線量が少ない半
田材料を用いて半田接合を行うので、半田材料から放出
されるα線量を少なくすることができ、これによりα線
による半導体装置のソフトエラーを防止することができ
る。
り成る半田材料、すなわち放出されるα線量が少ない半
田材料を用いて半田接合を行うので、半田材料から放出
されるα線量を少なくすることができ、これによりα線
による半導体装置のソフトエラーを防止することができ
る。
【図１】本発明の一実施形態による半田接合方法を示す
断面図である。
断面図である。
【図２】本発明の他の実施形態による半田接合方法を示
す断面図である。
す断面図である。
【図３】従来の半田接合方法を示す断面図である。
１０…半導体基板 １２…Ｔｉ膜 １４…Ｎｉ膜 １６…電極 １８…半田バンプ １９…半導体装置 ２０…ガラスエポキシ基板 ２２…Ｃｒ膜 ２４…Ｃｕ膜 ２６…Ｎｉ膜 ２８…電極 ３０…予備半田層 ３０ａ…予備半田層 ３２…回路基板 １１０…半導体基板 １１２…Ｔｉ膜 １１４…Ｎｉ膜 １１６…電極 １１８…半田バンプ １１９…半導体装置 １２０…ガラスエポキシ基板 １２２…Ｃｒ膜 １２４…Ｃｕ膜 １２６…Ｎｉ膜 １２７…Ａｕ膜 １２８…電極 １３２…回路基板
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/36 Ｈ０１Ｌ 21/92 ６０３Ａ
Claims (5)
- 【請求項１】 Ｂｉを含むＳｎ又はＳｂを含むＳｎより
成る予備半田層が上面に形成された第１の電極と、Ａｇ
を含むＳｎより成る半田バンプが上面に形成された第２
の電極とを半田接合することを特徴とする半田接合方
法。 - 【請求項２】 請求項１記載の半田接合方法において、 前記半田バンプのＰｂの含有率は１ｐｐｍ以下であるこ
とを特徴とする半田接合方法。 - 【請求項３】 請求項１又は２記載の半田接合方法にお
いて、 前記半田バンプのα線量は０．０１ｃｐｈ／ｃｍ2以下
であることを特徴とする半田接合方法。 - 【請求項４】 第１の電極と、 前記第１の電極上に形成された、Ｂｉを含むＳｎ又はＳ
ｂを含むＳｎより成る予備半田層とを有することを特徴
とする回路基板。 - 【請求項５】 請求項４記載の回路基板と、 半導体基板と、前記半導体基板上に形成された第２の電
極と、前記第２の電極上に形成された、Ａｇを含むＳｎ
より成る半田バンプとを有する半導体装置とを有し、 前記第１の電極と前記第２の電極とが半田接合されてい
ることを特徴とする電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12724498A JP3672733B2 (ja) | 1998-05-11 | 1998-05-11 | 半田接合方法及び電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12724498A JP3672733B2 (ja) | 1998-05-11 | 1998-05-11 | 半田接合方法及び電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330678A true JPH11330678A (ja) | 1999-11-30 |
| JP3672733B2 JP3672733B2 (ja) | 2005-07-20 |
Family
ID=14955276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12724498A Expired - Fee Related JP3672733B2 (ja) | 1998-05-11 | 1998-05-11 | 半田接合方法及び電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3672733B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790978B1 (ko) | 2006-01-24 | 2008-01-02 | 삼성전자주식회사 | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 |
| US8338287B2 (en) | 2010-03-24 | 2012-12-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP2014045222A (ja) * | 2013-12-09 | 2014-03-13 | Fujitsu Ltd | 電子装置 |
| WO2014115798A1 (ja) * | 2013-01-28 | 2014-07-31 | 株式会社村田製作所 | はんだバンプの形成方法およびはんだバンプ |
| WO2014207897A1 (ja) * | 2013-06-28 | 2014-12-31 | 千住金属工業株式会社 | はんだ材料及びはんだ継手 |
| US10711358B2 (en) | 2014-02-20 | 2020-07-14 | Jx Nippon Mining & Metals Corporation | Method of producing low alpha-ray emitting bismuth, and low alpha-ray emitting bismuth |
-
1998
- 1998-05-11 JP JP12724498A patent/JP3672733B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790978B1 (ko) | 2006-01-24 | 2008-01-02 | 삼성전자주식회사 | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 |
| US8338287B2 (en) | 2010-03-24 | 2012-12-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| WO2014115798A1 (ja) * | 2013-01-28 | 2014-07-31 | 株式会社村田製作所 | はんだバンプの形成方法およびはんだバンプ |
| JPWO2014115798A1 (ja) * | 2013-01-28 | 2017-01-26 | 株式会社村田製作所 | はんだバンプの形成方法およびはんだバンプ |
| US10090268B2 (en) | 2013-01-28 | 2018-10-02 | Murata Manufacturing Co., Ltd. | Method of forming solder bump, and solder bump |
| WO2014207897A1 (ja) * | 2013-06-28 | 2014-12-31 | 千住金属工業株式会社 | はんだ材料及びはんだ継手 |
| TWI623370B (zh) * | 2013-06-28 | 2018-05-11 | 千住金屬工業股份有限公司 | Solder material and solder joint |
| JP2014045222A (ja) * | 2013-12-09 | 2014-03-13 | Fujitsu Ltd | 電子装置 |
| US10711358B2 (en) | 2014-02-20 | 2020-07-14 | Jx Nippon Mining & Metals Corporation | Method of producing low alpha-ray emitting bismuth, and low alpha-ray emitting bismuth |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3672733B2 (ja) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4237325B2 (ja) | 半導体素子およびその製造方法 | |
| CN101208174B (zh) | 无铅焊料合金 | |
| JPH11274380A (ja) | モジュ―ル・アセンブリ及びリワ―クのための相互接続構造及びプロセス | |
| JP3866503B2 (ja) | 半導体装置 | |
| JP4130508B2 (ja) | 半田接合方法及び電子装置の製造方法 | |
| JP4397530B2 (ja) | 低アルファ放出性はんだバンプ | |
| JP2002261104A (ja) | 半導体装置および電子機器 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JP5169354B2 (ja) | 接合材料及びそれを用いた接合方法 | |
| JP3682758B2 (ja) | 半導体装置及びその製造方法 | |
| JP3672733B2 (ja) | 半田接合方法及び電子装置 | |
| JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
| JP2004207494A (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
| JP2003290974A (ja) | 電子回路装置の接合構造及びそれに用いる電子部品 | |
| JP2002076605A (ja) | 半導体モジュール及び半導体装置を接続した回路基板 | |
| JP2000101014A (ja) | 半導体装置 | |
| JP2000332403A (ja) | 電子部品の実装構造及び電子部品の実装方法 | |
| JP4888096B2 (ja) | 半導体装置、回路配線基板及び半導体装置の製造方法 | |
| JP2001358458A (ja) | Ｐｂフリーはんだ接続を有する電子機器 | |
| JP4071049B2 (ja) | 鉛フリー半田ペースト | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP3594442B2 (ja) | 半導体装置 | |
| JP3596445B2 (ja) | 半田接合方法ならびに実装構造 | |
| JPH11307585A (ja) | 半導体装置 | |
| JP2001102402A (ja) | 電子回路、半導体素子及び半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |