JPH11330690A - Board mounting method, board mounting structure, semiconductor device, and mounting board - Google Patents

Board mounting method, board mounting structure, semiconductor device, and mounting board

Info

Publication number
JPH11330690A
JPH11330690A JP10132437A JP13243798A JPH11330690A JP H11330690 A JPH11330690 A JP H11330690A JP 10132437 A JP10132437 A JP 10132437A JP 13243798 A JP13243798 A JP 13243798A JP H11330690 A JPH11330690 A JP H11330690A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
mounting
bad
bad lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10132437A
Other languages
Japanese (ja)
Other versions
JP3895465B2 (en
Inventor
Yasufumi Uchida
康文 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP13243798A priority Critical patent/JP3895465B2/en
Publication of JPH11330690A publication Critical patent/JPH11330690A/en
Application granted granted Critical
Publication of JP3895465B2 publication Critical patent/JP3895465B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 平行に配置された二つの基板の複数の端子同
士をすべて確実に接続できる基板の実装方法及び実装構
造を提供する。 【解決手段】 最外周に半田ボール12、半田ボールよ
りも内側の領域に先端部分が互い違いに開いた電気伝導
率の良い金属より成る板状部材から構成されたバッドリ
ード10を基板の裏面側にアレイ状に配置した半導体装
置20を、半田ボール用電極パッド32とバッドリード
用電極パッド34とを備えた実装基板に載置したのち、
均一な負荷を与えてバッドリード10を撓ませた状態で
リフロー処理する。
(57) [Summary] [PROBLEMS] To provide a mounting method and a mounting structure of a substrate capable of reliably connecting all of a plurality of terminals of two substrates arranged in parallel. SOLUTION: A bad lead 10 composed of a plate-like member made of a metal having good electric conductivity and having a tip portion alternately opened in a region inside the solder ball 12 at an outermost periphery and an area inside the solder ball is provided on the back side of the substrate. After the semiconductor devices 20 arranged in an array are placed on a mounting substrate having solder ball electrode pads 32 and bad lead electrode pads 34,
The reflow process is performed in a state where the bad lead 10 is bent by applying a uniform load.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板の実装方法、
基板の実装構造、半導体装置及び実装基板に関するもの
である。
TECHNICAL FIELD The present invention relates to a method for mounting a substrate,
The present invention relates to a mounting structure of a substrate, a semiconductor device, and a mounting substrate.

【0002】[0002]

【従来の技術】図20及び図21に示すように、従来の
BGA(Ball Grid Arrey)構造の半導
体装置40は、基板表面から基板裏面にわたって設けら
れた複数の配線19(図23参照)を有する基板14
と、個々の配線19(図23参照)と基板表面側で金線
18などにより電気的に接続された半導体素子16と、
半導体素子16と金線18及び金線18の接続箇所など
を外部環境から保護する樹脂などにより形成されたパッ
ケージ13と、基板14の裏面側に基板14の四辺に沿
ってアレイ状に設けられ基板裏面側の配線19(図18
参照)と電気的に接続する複数の半田ボール12とから
構成されている。
2. Description of the Related Art As shown in FIGS. 20 and 21, a conventional semiconductor device 40 having a BGA (Ball Grid Array) structure has a plurality of wirings 19 (see FIG. 23) provided from the front surface to the rear surface of the substrate. Substrate 14
A semiconductor element 16 electrically connected to each wiring 19 (see FIG. 23) by a gold wire 18 or the like on the substrate surface side;
A package 13 formed of a resin or the like that protects the semiconductor element 16 and the gold wire 18 and a connection point of the gold wire 18 from the external environment, and a substrate provided on the back side of the substrate 14 along four sides of the substrate 14 in an array. The wiring 19 on the back side (FIG. 18)
And a plurality of solder balls 12 electrically connected to each other.

【0003】図23に示すように、配線19は、基板1
4の主材である樹脂材15に形成されたスルーホール2
2内とこのスルーホール22内の配線と接続するように
基板表面にパタンニングされた金などの導電性材料によ
り構成され、基板表面側の金線18との接合箇所と基板
裏面側の半田ボール12との接触領域以外の部分はソル
ダレジスト17により被覆されている。
[0003] As shown in FIG.
4 through hole 2 formed in resin material 15 as the main material
2 and a conductive material such as gold patterned on the surface of the substrate so as to be connected to the wiring in the through hole 22. The part other than the contact area with the solder resist 12 is covered with the solder resist 17.

【0004】また、上述したような構成の半導体装置4
0が実装される実装基板60には、図24に示すよう
に、半田ボール12と対応する箇所に夫々半田ボール用
電極パッド32が設けられ、個々の半田ボール用電極パ
ッド32には他の電子部品と電気的に接続するための配
線36がそれぞれ形成されている。
[0004] Further, the semiconductor device 4 having the above-described configuration is used.
24, the solder ball electrode pads 32 are provided at locations corresponding to the solder balls 12, respectively, as shown in FIG. Wirings 36 for electrically connecting to components are formed.

【0005】半導体装置40の実装基板60への実装
は、実装基板30の半田ボール用電極パッド32上に半
導体装置40の半田ボール12が載置されるように半導
体装置40を位置合わせして実装基板60上に搭載した
後、リフロー処理することにより半田ボール12を溶融
して行われている。
The semiconductor device 40 is mounted on the mounting substrate 60 by positioning the semiconductor device 40 so that the solder balls 12 of the semiconductor device 40 are mounted on the solder ball electrode pads 32 of the mounting substrate 30. After mounting on the substrate 60, the solder balls 12 are melted by performing a reflow process.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
たようなBGA構造の半導体装置において、基板の裏面
側に設けられた複数の半田ボールの基板裏面からの高さ
にはバラツキがある。そのため、実装基板上に半導体装
置を載置したときに半導体基板が斜めになったり、一部
の半田ボールと電極パッドとが精度よく接続されずに接
続不良となってしまう。
However, in the above-described semiconductor device having the BGA structure, the height of a plurality of solder balls provided on the back surface of the substrate from the back surface of the substrate varies. Therefore, when the semiconductor device is mounted on the mounting substrate, the semiconductor substrate is inclined, or some of the solder balls and the electrode pads are not accurately connected, resulting in poor connection.

【0007】また、すべての半田ボールを全く同じ高さ
にすることは難しく、基板裏面からの高さのバラツキを
無くすことはできないので、得られた製品全部に対し良
好に接続されているかどうかの検査を行わなければなら
ず、手間がかかるという難点がある。
Also, it is difficult to make all the solder balls exactly the same height, and it is not possible to eliminate the variation in height from the back surface of the substrate. The inspection has to be performed, which is troublesome.

【0008】さらに、半田ボールの接続状態を確認する
際に、接続箇所が隠れてしまうために半田ボールと電極
パッドとが良好に接続しているかどうかを検査するのは
困難である。特に、半導体装置の中央に近い位置の半田
ボールは側面側から確認するのが難しく、殆ど確認でき
ないという問題がある。そのため、接続不良箇所が存在
しても見過ごしてしまう恐れが大きく、不良品を出荷し
てしまうという問題がある。
Furthermore, when checking the connection state of the solder ball, it is difficult to check whether the solder ball and the electrode pad are well connected because the connection portion is hidden. In particular, there is a problem that it is difficult to confirm the solder ball near the center of the semiconductor device from the side surface side, and it is hardly possible to confirm it. For this reason, even if there is a defective connection portion, there is a large possibility that the defective connection portion will be overlooked, and there is a problem that a defective product is shipped.

【0009】また、半導体装置や実装基板に形成する配
線はそれぞれ他の半田ボールや電極パッド等と接触しな
いように設けなければならず、また、半田ボールや電極
パッド自体の寸法の縮小にも限界があるため、配線密度
向上及び実装の高密度化の妨げとなっている。
Further, the wiring formed on the semiconductor device or the mounting substrate must be provided so as not to come into contact with other solder balls or electrode pads, and the size of the solder balls and the electrode pads themselves is limited. This hinders an improvement in wiring density and an increase in mounting density.

【0010】以上のことから本発明は、例えば、半導体
装置の基板と実装基板、プリント配線基板とプリント配
線基板などのように、平行に配置された二つの基板の複
数の端子同士をすべて確実に接続できる基板の実装方法
を提供することを第1の目的とする。また、半導体装置
を実装基板に精度よく接続できる基板の実装方法を提供
することを第2の目的とする。
In view of the above, the present invention ensures that a plurality of terminals of two boards arranged in parallel, such as a board and a mounting board of a semiconductor device, and a printed wiring board and a printed wiring board, are securely connected to each other. A first object is to provide a method for mounting a board that can be connected. It is a second object of the present invention to provide a method for mounting a substrate which can accurately connect a semiconductor device to a mounting substrate.

【0011】さらに、例えば、半導体装置の基板と実装
基板、プリント配線基板とプリント配線基板などのよう
に、平行に配置された二つの基板の端子同士の接続が確
実な実装構造を提供することを第3の目的とする。
Furthermore, it is an object of the present invention to provide a mounting structure in which terminals of two substrates arranged in parallel, such as a substrate and a mounting substrate of a semiconductor device, and a printed wiring substrate and a printed wiring substrate, are surely connected to each other. This is the third purpose.

【0012】また、実装基板に対する接続精度が高い半
導体装置を提供することを第4の目的とする。さらに、
半導体装置を高い接続精度で実装できる実装基板を提供
することを第5の目的とする。
It is a fourth object of the present invention to provide a semiconductor device having high connection accuracy to a mounting substrate. further,
A fifth object is to provide a mounting board on which a semiconductor device can be mounted with high connection accuracy.

【0013】[0013]

【課題を解決するための手段】上記第1の目的を達成す
るために、請求項1の発明の基板の実装方法は、一方の
基板に弾性を備えた突状端子を設け、他方の基板の端子
に前記弾性を備えた突状端子をたわませた状態で固定す
ることを特徴としている。
According to a first aspect of the present invention, there is provided a method of mounting a board, comprising: providing one of the boards with a projecting terminal having elasticity; The present invention is characterized in that the terminal having the elasticity is bent and fixed to the terminal.

【0014】すなわち、基板と基板とを電気的に接続す
る端子として弾性の突状端子を用いているため、基板と
基板とを電気的に接続してその状態で固定する際に、他
の突状端子よりも高さの高い突状端子はその分だけ余分
に撓んで他の突状端子の高さと同じ高さとなるので、突
状端子の基板表面からの高さが全て同じでなくとも全て
の突状端子を確実に接続できる。したがって、二つの基
板の複数の端子同士をすべて確実に接続することが可能
である。
That is, since the elastic projecting terminal is used as a terminal for electrically connecting the substrate to the substrate, when the substrate and the substrate are electrically connected and fixed in that state, other projecting terminals are used. The protruding terminals that are taller than the protruding terminals are bent excessively by that amount and become the same height as the other protruding terminals. Can be reliably connected. Therefore, it is possible to reliably connect all of the plurality of terminals of the two substrates.

【0015】また、上記第1の目的を達成するために、
請求項2の発明は、請求項1に記載の基板の実装方法に
おいて、前記一方の基板及び前記他方の基板の少なくと
も一方に半田バンプを更に設け、前記突状端子を撓ませ
た状態でリフローすることにより前記半田バンプを溶融
して前記一方の基板と前記他方の基板とを固定すること
を特徴としている。
Further, in order to achieve the first object,
According to a second aspect of the present invention, in the method for mounting a substrate according to the first aspect, a solder bump is further provided on at least one of the one substrate and the other substrate, and the reflow is performed with the protruding terminals bent. Thus, the solder bump is melted to fix the one substrate and the other substrate.

【0016】すなわち、請求項2の発明では、二つの基
板を半田により固定するため、固定のための特別な設備
が不要である。また半田端子の位置を確認しやすい位置
とすれば、半田の接続状態を容易に確認できる。
That is, according to the second aspect of the present invention, since the two substrates are fixed by soldering, no special equipment for fixing is required. In addition, if the position of the solder terminal is set to be easily confirmed, the connection state of the solder can be easily confirmed.

【0017】上記第1の目的を達成するために、請求項
3の発明は、請求項1に記載の基板の実装方法におい
て、前記一方の基板と前記他方の基板とを前記突状端子
が撓む距離に保持する固定治具により固定することを特
徴としている。
According to a third aspect of the present invention, in the method of mounting a substrate according to the first aspect, the protruding terminal flexes the one substrate and the other substrate. It is characterized in that it is fixed by a fixing jig which is held within a certain distance.

【0018】すなわち、基板間の位置の固定を固定治具
により行うため、基板間の距離の調整が比較的容易に行
える。したがって、どのような寸法の突状端子であって
も、また、どのような厚さの基板であっても常に適度な
距離に基板間を保持できるので、確実に端子を撓ませた
状態で基板同士を固定でき、高精度な接続を実現でき
る。
That is, since the position between the substrates is fixed by the fixing jig, the distance between the substrates can be adjusted relatively easily. Therefore, no matter what the size of the protruding terminal, or the thickness of the substrate, the substrate can always be held at an appropriate distance between the substrates. They can be fixed to each other, and highly accurate connection can be realized.

【0019】さらに、基板と基板とを固定するための半
田が不要となるので、基板が半田を溶融するためのリフ
ロー処理によって基板が変形またはパッケージが破損す
るなどのリフロー処理に起因する問題を防ぐことができ
る。
Furthermore, since solder for fixing the substrate to the substrate is not required, problems caused by reflow processing such as deformation of the substrate or breakage of the package due to reflow processing for melting the solder of the substrate are prevented. be able to.

【0020】上記第2の目的を達成するために、請求項
4の発明は、請求項1〜3のいずれかに記載の基板の実
装方法において、前記突状端子を撓ませた状態で前記一
方の基板と前記他方の基板とを固定治具により固定する
ことを特徴としている。これにより、半導体装置を高い
精度で実装基板に実装できるので接続不良に起因する不
良品の発生を抑えることができる。
According to a fourth aspect of the present invention, there is provided a method of mounting a substrate according to any one of the first to third aspects, wherein the one of the first and second terminals is bent in a state where the protruding terminals are bent. This substrate and the other substrate are fixed by a fixing jig. As a result, the semiconductor device can be mounted on the mounting board with high accuracy, and thus the occurrence of defective products due to poor connection can be suppressed.

【0021】さらに、上記第3の目的を達成するため
に、請求項5の発明の基板の実装構造は、略平行に配置
された二つの基板の一方に固定され、かつ、弾性を備え
た複数の突状端子と、前記突状端子が他方の基板の端子
に接触し、かつ、撓んだ状態で前記一方の基板と前記他
方の基板とを固定する固定手段と、を備えている。
Further, in order to achieve the third object, the mounting structure of the substrate according to the fifth aspect of the present invention is characterized in that the substrate mounting structure is fixed to one of two substrates arranged substantially in parallel and has a plurality of elastic members. And a fixing means for fixing the one substrate and the other substrate in a state in which the protruding terminal contacts the terminal of the other substrate and is bent.

【0022】請求項5の発明における固定手段は、突状
端子を撓ませた状態で一方の基板と他方の基板とを固定
する物であればよい。そのような固定手段として、例え
ば、一方の基板と他方の基板との両方に接合して一方の
基板と他方の基板との配置を固定する半田や、一方の基
板と他方の基板とを挟持して一方の基板と他方の基板と
の配置を固定するクランプ機構などの固定治具等が挙げ
られる。
The fixing means according to the fifth aspect of the present invention may be any fixing means which fixes one substrate and the other substrate in a state where the protruding terminals are bent. As such a fixing means, for example, solder which is bonded to both the one substrate and the other substrate to fix the arrangement of the one substrate and the other substrate, or sandwiches the one substrate and the other substrate And a fixing jig such as a clamp mechanism for fixing the arrangement of one substrate and the other substrate.

【0023】前者の半田を用いる場合では、基板と基板
とを固定するために特別な設備が不要であるので、製造
設備にかかるコストを抑えられるという利点がある。後
者の固定治具等を用いる場合では、基板間における突状
端子の撓み状態を最適に維持できる。また、基板間にお
ける突状端子の撓み状態が最適になるように調整するこ
ともできるので、基板同士の電気的接続の精度が向上し
たものとなるという利点がある。
In the case of using the former solder, no special equipment is required for fixing the substrates to each other, so that there is an advantage that the cost for manufacturing equipment can be reduced. In the case of using the latter fixing jig or the like, the bent state of the protruding terminal between the substrates can be optimally maintained. Further, since the bending state of the protruding terminals between the substrates can be adjusted so as to be optimal, there is an advantage that the accuracy of the electrical connection between the substrates is improved.

【0024】上記第4の目的を達成するために、請求項
6の発明は、請求項5に記載の基板の実装構造におい
て、前記二つの基板は半導体装置の基板と実装基板であ
ることを特徴としている。これにより、半導体装置を搭
載した製品に半導体装置の実装に起因する接続不良を低
減できる。
In order to achieve the fourth object, a sixth aspect of the present invention is the substrate mounting structure according to the fifth aspect, wherein the two substrates are a substrate of a semiconductor device and a mounting substrate. And As a result, it is possible to reduce a connection failure caused by mounting the semiconductor device on a product on which the semiconductor device is mounted.

【0025】また、上記第5の目的を達成するために、
請求項7の発明の半導体装置は、半導体装置の基板に形
成された回路の電極部と接続され、かつ、弾性を有する
突状端子を複数備えている。
In order to achieve the fifth object,
A semiconductor device according to a seventh aspect of the present invention includes a plurality of elastic projecting terminals that are connected to electrode portions of a circuit formed on a substrate of the semiconductor device.

【0026】すなわち、半導体装置の外部端子である突
状端子がそれぞれ接続対象となる他の部材の端子の位置
に合わせて個別に撓むため、全ての端子を良好に接続さ
せることが可能である。すなわち、半導体装置に設けら
れた複数の突状端子の高さが全て精度よく同じでなくと
もそれぞれの突状端子がそれぞれ対応する接続対象まで
の距離に合わせて撓むので高精度の接続が実現できる。
That is, since the protruding terminals, which are external terminals of the semiconductor device, are individually bent in accordance with the positions of the terminals of the other members to be connected, all the terminals can be connected well. . That is, even if the heights of the plurality of protruding terminals provided on the semiconductor device are not all the same with high accuracy, each protruding terminal bends in accordance with the distance to the corresponding connection target, thereby realizing high-precision connection. it can.

【0027】上記第6の目的を達成するために、請求項
8の発明の実装基板は、実装基板に形成された回路の電
極部と接続され、かつ、弾性を有する突状端子を複数備
えている。
According to a sixth aspect of the present invention, a mounting board according to the present invention is provided with a plurality of elastic projecting terminals which are connected to electrode portions of a circuit formed on the mounting board. I have.

【0028】これにより、半導体装置の外部端子である
突状端子がそれぞれ接続対象となる他の部材の端子の位
置に合わせて個別に撓むため、全ての端子を良好に接続
させることが可能である。すなわち、実装基板に設けら
れた複数の突状端子の高さが全て精度よく同じでなくと
もそれぞれの突状端子がそれぞれ対応する接続対象の端
子の位置に合わせて撓むので高精度の接続が実現でき
る。
Thus, since the protruding terminals, which are external terminals of the semiconductor device, are individually bent in accordance with the positions of the terminals of the other members to be connected, all the terminals can be connected well. is there. That is, even if the heights of the plurality of projecting terminals provided on the mounting substrate are not all the same with high accuracy, each projecting terminal bends in accordance with the position of the corresponding connection target terminal, so that high-precision connection is achieved. realizable.

【0029】[0029]

【発明の実施の形態】以下、本発明の実施の形態を図1
〜図19を参照して説明する。
FIG. 1 is a block diagram showing an embodiment of the present invention.
19 will be described with reference to FIG.

【0030】(第1の実施形態)図1〜図6を参照して
第1の実施形態を説明する。まず、図1及び図2に示す
ように、第1の実施形態では半導体装置の外部端子とし
て突状端子であるバッドリード10を設けている。この
半導体装置20は、表面から裏面に繋がる各々独立した
複数の配線19(図3参照)が設けられた基板14と、
基板14に設けられたダイパッド上に接着剤25(図3
参照)により固定され、かつ、図示しない自身の電極部
が金線18により基板14の個々の配線19(図3参
照)に各々ボンディングされた半導体素子16と、半導
体素子16と金線18とを外部環境から保護する樹脂な
どにより形成されたパッケージ13と、基板14の配線
19(図3参照)と基板14の裏面側で接続する第1の
外部端子である半田ボール12と、基板14の配線と基
板の裏面側で接続する第2の外部端子であるバッドリー
ド10と、を備えている。
(First Embodiment) A first embodiment will be described with reference to FIGS. First, as shown in FIGS. 1 and 2, in the first embodiment, a bad lead 10 which is a protruding terminal is provided as an external terminal of a semiconductor device. The semiconductor device 20 includes a substrate 14 provided with a plurality of independent wirings 19 (see FIG. 3) connected from the front surface to the back surface.
The adhesive 25 (FIG. 3) is formed on the die pad provided on the substrate 14.
(See FIG. 3), and its own electrode portion (not shown) is bonded to individual wirings 19 (see FIG. 3) of the substrate 14 by gold wires 18, respectively. A package 13 formed of a resin or the like protected from an external environment; a solder ball 12 as a first external terminal connected to a wiring 19 (see FIG. 3) of the substrate 14 on the back surface side of the substrate 14; And a bad lead 10 which is a second external terminal connected on the back side of the substrate.

【0031】半田ボール12とバッドリード10は、図
2に示すように、半導体装置20の基板の裏面側にアレ
イ状に配置されている。半田ボール12は最外周のみに
設けられており、半導体装置20と実装基板30とを電
気的に接続すると共に、半導体装置20を実装基板30
(図5及び図6参照)に固定する固定手段として働く。
バッドリード10は、半田ボールよりも内側の領域に設
けられており、図4に示すように、先端部分が互い違い
に開いた電気伝導率のよい金属より成る板状部材から構
成され、半導体装置20と実装基板30(図5及び図6
参照)とを電気的に接続する。
As shown in FIG. 2, the solder balls 12 and the bad leads 10 are arranged in an array on the back side of the substrate of the semiconductor device 20. The solder balls 12 are provided only on the outermost periphery, and electrically connect the semiconductor device 20 to the mounting board 30 and connect the semiconductor device 20 to the mounting board 30.
(See FIGS. 5 and 6).
The bad lead 10 is provided in a region inside the solder ball, and as shown in FIG. 4, is formed of a plate-like member made of a metal having good electric conductivity and having alternately opened distal ends. And the mounting board 30 (FIGS. 5 and 6)
(See Reference).

【0032】図3に示すように、バッドリード10は、
基板14に設けられたバッドリード固定穴14aに挿入
されて半導体装置20に固定されている。バッドリード
固定穴14aは、基板14の表面層のソルダレジスト1
7とソルダレジスト17の下層の配線19とを貫通して
基板14の主材である樹脂材15にまで達する深さに形
成されている。したがって、バッドリード固定穴14a
にバッドリード10が挿入されると、バッドリード10
の側部が配線19と接触するのでバッドリード10と配
線19とが電気的に接続されることとなる。
As shown in FIG. 3, the bad lead 10 is
It is inserted into a bad lead fixing hole 14 a provided in the substrate 14 and fixed to the semiconductor device 20. The bad lead fixing hole 14a is formed in the solder resist 1 on the surface layer of the substrate 14.
7 is formed to a depth reaching the resin material 15 which is the main material of the substrate 14, penetrating through the wiring 7 in the lower layer of the solder resist 17. Therefore, the bad lead fixing hole 14a
When the bad lead 10 is inserted into the
Is in contact with the wiring 19, so that the bad lead 10 and the wiring 19 are electrically connected.

【0033】また、バッドリード10がバッドリード固
定穴14aに挿入されたときの基板表面からの高さk
は、前述した半田ボール12の基板表面からの高さhよ
りも若干高くされている。また、バッドリード10は、
半田ボール12よりも占める空間が小さいため、外部端
子として半田ボール12を配置する場合よりも多く配置
できる。したがって、従来よりも多数の配線を設けるこ
とができ、高密度配線が可能である。
The height k from the substrate surface when the bad lead 10 is inserted into the bad lead fixing hole 14a.
Is slightly higher than the height h of the solder ball 12 from the substrate surface described above. In addition, the bad lead 10
Since the space occupied by the solder balls 12 is smaller, more solder balls 12 can be arranged as external terminals. Therefore, a larger number of wirings can be provided than in the conventional art, and high-density wiring is possible.

【0034】基板14に設けられた配線19は、基板1
4の主材である樹脂材15に形成されたスルーホール2
2内に埋め込まれた金や銅などの導電性材料と、スルー
ホール22内の導電性材料と接続するように基板14の
表面及び裏面にパタンニングされた金や銅などの導電性
材料とにより構成され、基板表面側の金線18とのボン
ディング箇所以外は全てソルダレジスト17により被覆
されている。
The wiring 19 provided on the substrate 14
4 through hole 2 formed in resin material 15 as the main material
A conductive material such as gold or copper embedded in the substrate 2 and a conductive material such as gold or copper patterned on the front and back surfaces of the substrate 14 so as to be connected to the conductive material in the through hole 22. The entire surface of the substrate is covered with the solder resist 17 except for a bonding position with the gold wire 18 on the surface of the substrate.

【0035】図5に示すように、第1の実施形態におけ
る実装基板30には、半田ボール12と接続する領域に
は従来と同様な円形状の半田ボール用電極パッド32が
設けられており、バッドリード10と接続する領域には
バッドリード10の先端部が完全に開いたときよりも若
干大きい寸法の矩形状のバッドリード用電極パッド34
が設けられている。バッドリード用電極パッド34は、
半田ボール用電極パッド32よりも寸法がかなり小さい
ため、配線36の間隔jを従来よりも狭めて高密度配線
を実現することが可能である。
As shown in FIG. 5, on the mounting board 30 in the first embodiment, a circular solder ball electrode pad 32 similar to the conventional one is provided in a region connected to the solder ball 12. In a region to be connected to the bad lead 10, a rectangular bad lead electrode pad 34 having a size slightly larger than that when the leading end of the bad lead 10 is completely opened.
Is provided. Bad lead electrode pad 34
Since the dimensions are much smaller than the solder ball electrode pads 32, it is possible to realize a high-density wiring by narrowing the distance j between the wirings 36 as compared with the related art.

【0036】上記構成の半導体装置20を上記構成の実
装基板30に実装する方法を、図6を参照して以下に説
明する。
A method of mounting the semiconductor device 20 having the above configuration on the mounting board 30 having the above configuration will be described below with reference to FIG.

【0037】まず、図6(a)に示すように、半導体装
置20の半田ボール12が実装基板30に設けられた半
田ボール用電極パッド32の上方位置に配置されると共
に、半導体装置20のバッドリード10が実装基板30
に設けられたバッドリード用電極パッド34の上方位置
に配置されるように位置合わせする。
First, as shown in FIG. 6A, the solder balls 12 of the semiconductor device 20 are arranged above the solder ball electrode pads 32 provided on the mounting substrate 30, and The lead 10 is mounted on the mounting substrate 30
Are positioned above the bad lead electrode pads 34 provided at the positions.

【0038】次に、半導体装置20を降下させて実装基
板30上に載置する。このとき、図6(b)に示すよう
に、半導体装置20はバッドリード用電極パッド34と
接触した第2の外部端子であるバッドリード10により
支持され、第1の外部端子である半田ボール12は半田
ボール用電極パッド32に接触せずに宙に浮いた状態と
なっている。
Next, the semiconductor device 20 is lowered and mounted on the mounting substrate 30. At this time, as shown in FIG. 6B, the semiconductor device 20 is supported by the pad lead 10 which is the second external terminal in contact with the electrode pad 34 for the pad lead, and the solder ball 12 which is the first external terminal. Are floating in the air without contacting the solder ball electrode pads 32.

【0039】さらに、図6(c)に示すように、半田ボ
ール12と半田ボール用電極パッド32とが接触するま
で実装基板30上に載置した半導体装置20上に平板状
の重り50を置き均一な負荷を与える。このとき、バッ
ドリード10はバッドリード用電極パッド34に押しつ
けられるため、先端が撓んで基板表面からの高さk(図
3参照)が半田ボール12の基板表面からの高さh(図
3参照)と同じとなる。したがって、バッドリード10
の基板表面からの高さkに多少のバラツキがあっても全
てのバッドリード10が実装基板のバッドリード用電極
パッド34に押しつけられて半田ボール12の基板表面
からの高さhと同じとなるまで先端が撓むため、全ての
バッドリード10が確実にバッドリード用電極パッド3
4と接触することとなる。
Further, as shown in FIG. 6C, a flat weight 50 is placed on the semiconductor device 20 placed on the mounting substrate 30 until the solder balls 12 and the solder ball electrode pads 32 contact each other. Apply a uniform load. At this time, since the bad lead 10 is pressed against the bad lead electrode pad 34, the tip bends and the height k (see FIG. 3) from the substrate surface becomes the height h (see FIG. 3) of the solder ball 12 from the substrate surface. ). Therefore, bad lead 10
Even if there is some variation in the height k from the substrate surface, all the bad leads 10 are pressed against the bad lead electrode pads 34 of the mounting substrate and become the same as the height h of the solder balls 12 from the substrate surface. The tip bends until all the pads 10 are securely connected to the pad pads 3
4 will be in contact.

【0040】半田ボール12と半田ボール用電極パッド
32とが接触するまで実装基板30上に載置した半導体
装置20に対して均一な負荷を与えた状態でリフロー処
理を施す。これにより、図6(d)に示すように、半田
ボール12は溶融して半田ボール用電極パッド32に接
合し、半導体装置20を実装基板30上に固定する。こ
のとき、バッドリード10は実装基板30のバッドリー
ド用電極パッド34に先端が撓んで接触した状態で固定
される。したがって、半導体装置20の全ての外部端子
10,12と実装基板30の電極32,34との電気的
接続を確実に行える。
The semiconductor device 20 mounted on the mounting substrate 30 is subjected to a reflow process under a uniform load until the solder balls 12 and the solder ball electrode pads 32 come into contact with each other. Thereby, as shown in FIG. 6D, the solder ball 12 is melted and joined to the solder ball electrode pad 32, and the semiconductor device 20 is fixed on the mounting board 30. At this time, the bad lead 10 is fixed to the bad lead electrode pad 34 of the mounting substrate 30 in a state where the tip is bent and in contact with the pad. Therefore, electrical connection between all the external terminals 10 and 12 of the semiconductor device 20 and the electrodes 32 and 34 of the mounting board 30 can be reliably performed.

【0041】(第2の実施形態)図7〜図10を参照し
て第2の実施形態を説明する。まず、図7(a)及び図
7(b)に示すように、第2の実施形態では、実装基板
31の電極として平板状のパッドからなる半田ボール用
電極パッド32とバッドリード10とを設ける構成とし
ている。
(Second Embodiment) A second embodiment will be described with reference to FIGS. First, as shown in FIGS. 7A and 7B, in the second embodiment, a solder ball electrode pad 32 composed of a flat pad and a pad lead 10 are provided as electrodes of a mounting board 31. It has a configuration.

【0042】半田ボール用電極パッド32とバッドリー
ド10とは、実装基板31の表面側にアレイ状に配置さ
れている。半田ボール用電極パッド32は最外周のみに
設けられている。バッドリード10は、半田ボールより
も内側の領域に設けられており、上述の第1の実施形態
の図4において説明したように、先端部分が互い違いに
開いた電気伝導率のよい金属より成る板状部材から構成
され、半導体装置20と実装基板30(図10参照)と
を電気的に接続する。
The solder ball electrode pads 32 and the bad leads 10 are arranged in an array on the surface side of the mounting board 31. The solder ball electrode pad 32 is provided only on the outermost periphery. The bad lead 10 is provided in a region inside the solder ball, and as described with reference to FIG. 4 of the above-described first embodiment, a plate made of a metal having good electric conductivity and having alternately opened distal ends. The semiconductor device 20 is electrically connected to the mounting substrate 30 (see FIG. 10).

【0043】図7(b)に示すように、バッドリード1
0は、実装基板31に設けられたバッドリード固定穴3
1aに挿入されて実装基板31に固定されている。バッ
ドリード固定穴31aは、実装基板31の表面の配線3
6と電気的に接続されているため、バッドリード固定穴
31aに挿入されたバッドリード10は実装基板31の
配線36と電気的に接続されることとなる。
As shown in FIG. 7B, the bad lead 1
0 is a bad lead fixing hole 3 provided on the mounting board 31.
1a is fixed to the mounting board 31. Bad lead fixing hole 31a is provided with wiring 3 on the surface of mounting substrate 31.
6, the bad lead 10 inserted into the bad lead fixing hole 31a is electrically connected to the wiring 36 of the mounting board 31.

【0044】また、バッドリード10がバッドリード固
定穴31aに挿入されたときの実装基板表面からの高さ
kは、後述する半田ボール12の半導体装置21の基板
表面からの高さhよりも若干高くされている。また、バ
ッドリード10は、半田ボール用電極パッド32よりも
占める空間が小さいため、配線36の電極として半田ボ
ール用電極パッド32を配置する場合よりも多く配置で
きる。したがって、従来よりも多数の配線36を設ける
ことができ、実装基板31の配線36の高密度化が可能
である。
The height k from the surface of the mounting substrate when the bad lead 10 is inserted into the bad lead fixing hole 31a is slightly smaller than the height h of the solder ball 12 described later from the surface of the semiconductor device 21 to the substrate. Have been higher. Further, since the space occupied by the bad lead 10 is smaller than that of the solder ball electrode pad 32, the pad lead 10 can be arranged more than the case where the solder ball electrode pad 32 is arranged as the electrode of the wiring 36. Therefore, a larger number of wirings 36 can be provided than in the related art, and the density of the wirings 36 on the mounting board 31 can be increased.

【0045】第2の実施形態における半導体装置21
は、図8及び図9に示すように、外部端子としてアレイ
状に配置された半田ボール12とバッドリード用電極パ
ッド34とを備えている。半田ボール12は最外周のみ
に設けられており、半導体装置21と実装基板31とを
電気的に接続すると共に、半導体装置21を実装基板3
1(図7参照)に固定する固定手段として働く。バッド
リード用電極パッド34は、半田ボール12の内側位置
の前述した実装基板31に設けられたバッドリード10
と対応する位置に設けられ、半導体装置21と実装基板
31とを電気的に接続する。なお、その他の構成は上述
した第1の実施例と同様であるので同じ符号を付して説
明を省略する。
The semiconductor device 21 according to the second embodiment
As shown in FIGS. 8 and 9, the semiconductor device includes solder balls 12 and pad electrodes 34 for bad leads arranged in an array as external terminals. The solder ball 12 is provided only on the outermost periphery, and electrically connects the semiconductor device 21 to the mounting board 31 and connects the semiconductor device 21 to the mounting board 3.
1 (see FIG. 7). The bad lead electrode pad 34 is provided on the above-described mounting board 31 at a position inside the solder ball 12.
And electrically connects the semiconductor device 21 and the mounting board 31 to each other. Since the other configuration is the same as that of the first embodiment, the same reference numerals are given and the description is omitted.

【0046】上記構成の実装基板31に上記構成の半導
体装置21を実装する方法を、図10を参照して以下に
説明する。
A method for mounting the semiconductor device 21 having the above configuration on the mounting board 31 having the above configuration will be described below with reference to FIG.

【0047】まず、図10(a)に示すように、半導体
装置21の半田ボール12が実装基板31に設けられた
半田ボール用電極パッド32の上方位置に配置されると
共に、実装基板31のバッドリード10が半導体装置2
1に設けられたバッドリード用電極パッド34の上方位
置に配置されるように位置合わせする。
First, as shown in FIG. 10A, the solder balls 12 of the semiconductor device 21 are arranged above the solder ball electrode pads 32 provided on the mounting board 31, and the pads of the mounting board 31 The lead 10 is a semiconductor device 2
Positioning is performed so as to be arranged above the pad electrode for bad lead 34 provided in 1.

【0048】次に、半導体装置21を降下させて実装基
板31上に載置する。このとき、図10(b)に示すよ
うに、半導体装置21は実装基板31に設けられたバッ
ドリード10により支持され、半田ボール12は実装基
板31の半田ボール用電極パッド32に接触せずに宙に
浮いた状態となっている。
Next, the semiconductor device 21 is lowered and mounted on the mounting board 31. At this time, as shown in FIG. 10B, the semiconductor device 21 is supported by the bad leads 10 provided on the mounting substrate 31, and the solder balls 12 do not contact the solder ball electrode pads 32 of the mounting substrate 31. It is floating in the air.

【0049】さらに、図10(c)に示すように、半田
ボール12と半田ボール用電極パッド32とが接触する
まで実装基板31上に載置した半導体装置21上に平板
状の重り50を置き均一な負荷を与える。このとき、バ
ッドリード10はバッドリード用電極パッド34に押し
つけられるため、先端が撓んで基板表面からの高さk
(図7参照)が半田ボール12の基板表面からの高さh
(図8参照)と同じとなる。したがって、バッドリード
10の基板表面からの高さkに多少のバラツキがあって
も全てのバッドリード10が実装基板のバッドリード用
電極パッド34に押しつけられて半田ボール12の基板
表面からの高さhと同じとなるまで先端が撓むため、全
てのバッドリード10が確実にバッドリード用電極パッ
ド34と接触することとなる。
Further, as shown in FIG. 10C, a flat weight 50 is placed on the semiconductor device 21 placed on the mounting substrate 31 until the solder balls 12 and the solder ball electrode pads 32 come into contact with each other. Apply a uniform load. At this time, since the bad lead 10 is pressed against the bad lead electrode pad 34, the tip is bent and the height k from the substrate surface is increased.
(See FIG. 7) is the height h of the solder ball 12 from the substrate surface.
(See FIG. 8). Therefore, even if there is some variation in the height k of the pad 10 from the surface of the board, all the pads 10 are pressed against the electrode pads 34 for the pad of the mounting board and the height of the solder ball 12 from the surface of the board is reduced. Since the tip bends until it becomes the same as h, all the bad leads 10 surely come into contact with the bad lead electrode pads 34.

【0050】半田ボール12と半田ボール用電極パッド
32とが接触するまで実装基板31上に載置した半導体
装置21に対して均一な負荷を与えた状態でリフロー処
理を施す。これにより、図10(d)に示すように、半
田ボール12は溶融して半田ボール用電極パッド32に
接合し、半導体装置20を実装基板31上に固定する。
このとき、バッドリード10は半導体装置21のバッド
リード用電極パッド34に先端が撓んで接触した状態で
固定される。
The semiconductor device 21 mounted on the mounting substrate 31 is subjected to a reflow process under a uniform load until the solder balls 12 and the solder ball electrode pads 32 come into contact with each other. As a result, as shown in FIG. 10D, the solder balls 12 are melted and joined to the solder ball electrode pads 32, and the semiconductor device 20 is fixed on the mounting board 31.
At this time, the bad lead 10 is fixed to the bad lead electrode pad 34 of the semiconductor device 21 in a state where the tip is bent and in contact therewith.

【0051】したがって、半導体装置21の全ての半田
ボール12とバッドリード用電極パッド34とを、実装
基板31の半田ボール用電極パッド32とバッドリード
10との電気的接続を確実に行える。
Therefore, all the solder balls 12 of the semiconductor device 21 and the electrode pads for bad leads 34 can be electrically connected to the electrode pads 32 for solder balls of the mounting substrate 31 and the bad leads 10 reliably.

【0052】また、以上説明した第1の実施形態と第2
の実施形態では、接合状態の検査をしにくい位置の外部
端子を全てバッドリード10とし接合状態の検査をしや
すい位置に半田ボールを設ける構成としているため、接
合状態の検査の際に、接続不良箇所を見過ごす恐れが少
なく、不良品を出荷してしまうことを極力避けることが
できる。
Further, the first embodiment described above and the second embodiment
In the embodiment of the present invention, all the external terminals at positions where it is difficult to inspect the bonding state are formed as the bad leads 10, and the solder balls are provided at positions where the inspection of the bonding state is easy. There is little risk of overlooking the location, and shipping of defective products can be minimized.

【0053】なお、以上説明した第1の実施形態と第2
の実施形態では、半田ボールを最外周全てに設ける場合
を挙げたが、最外周全てに半田ボールを設ける必要はな
く、半導体装置が実装基板に固定される最低限の数の半
田ボールを最外周に部分的に設けるようにすることもで
きる。
The first embodiment described above and the second embodiment
In the embodiment, the case where the solder balls are provided on the entire outermost periphery is described. However, it is not necessary to provide the solder balls on the entire outermost periphery. May be partially provided.

【0054】さらに、本発明では、上記第1の実施形態
と第2の実施形態において半導体装置を実装基板に固定
するとともに、電気的接続を果たすための端子として用
いた半田ボールを半導体装置を実装基板に固定するだけ
の端子(固定手段)とすることもできる。
Further, in the present invention, the semiconductor device is fixed to the mounting substrate in the first and second embodiments, and the solder ball used as a terminal for making an electrical connection is mounted on the semiconductor device. Terminals (fixing means) that are merely fixed to the substrate may be used.

【0055】(第3の実施形態)図11〜図15を参照
して第3の実施形態を説明する。まず、図11及び図1
2に示すように、第3の実施形態では、半導体装置23
の全ての外部端子として先端部分が互い違いに開いた電
気伝導率のよい金属より成る板状部材から構成されたバ
ッドリード10を備えるものとしている。
(Third Embodiment) A third embodiment will be described with reference to FIGS. First, FIG. 11 and FIG.
As shown in FIG. 2, in the third embodiment, the semiconductor device 23
All of the external terminals are provided with a bad lead 10 made of a plate-like member made of a metal having good electric conductivity and having alternately opened distal end portions.

【0056】バッドリード10は、図12に示すよう
に、半導体装置23の基板の裏面側にアレイ状に配置さ
れている。また、図13に示すように、バッドリード1
0は、半導体装置23の基板14に設けられたバッドリ
ード固定穴14aに挿入されて半導体装置23に固定さ
れている。バッドリード固定穴14aは、半導体装置2
3の基板14に設けられた配線19と電気的に接続され
ているため、バッドリード固定穴14aに挿入されたバ
ッドリード10は半導体装置23の基板14に設けられ
た配線19と電気的に接続されることとなる。
The bad leads 10 are arranged in an array on the back side of the substrate of the semiconductor device 23, as shown in FIG. In addition, as shown in FIG.
0 is fixed to the semiconductor device 23 by being inserted into a bad lead fixing hole 14 a provided in the substrate 14 of the semiconductor device 23. The bad lead fixing hole 14a is
3 is electrically connected to the wiring 19 provided on the substrate 14 of the semiconductor device 23. Therefore, the bad lead 10 inserted into the bad lead fixing hole 14a is electrically connected to the wiring 19 provided on the substrate 14 of the semiconductor device 23. Will be done.

【0057】また、第3の実施形態における実装基板3
3は、図14に示すように、バッドリード10の先端部
が完全に開いたときよりも若干大きい寸法の矩形状のバ
ッドリード用電極パッド34が設けられている。バッド
リード用電極パッド34は、半田ボール用電極パッド3
2よりも寸法がかなり小さいため、配線36の間隔jを
従来よりも狭めて高密度配線を実現することが可能であ
る。
Further, the mounting substrate 3 in the third embodiment
In FIG. 3, as shown in FIG. 14, a rectangular lead electrode pad 34 having a size slightly larger than that when the tip of the bad lead 10 is completely opened is provided. The electrode pad 34 for the bad lead is the electrode pad 3 for the solder ball.
Since the dimension is much smaller than 2, the interval j between the wirings 36 can be made narrower than in the related art to realize high-density wiring.

【0058】なお、その他の構成は上述した第1の実施
形態及び第2の実施形態と同様であるので同様の符号を
付して説明は省略する。
The other structure is the same as that of the above-described first and second embodiments, so that the same reference numerals are given and the description is omitted.

【0059】上記構成の半導体装置23を上記構成の実
装基板33に実装する方法を、図15を参照して以下に
説明する。
A method of mounting the semiconductor device 23 having the above configuration on the mounting board 33 having the above configuration will be described below with reference to FIG.

【0060】まず、図15(a)に示すように、半導体
装置23の全てのバッドリード10が実装基板33に設
けられたバッドリード用電極パッド34の上方位置に配
置されるように位置合わせする。
First, as shown in FIG. 15A, alignment is performed such that all the bad leads 10 of the semiconductor device 23 are arranged above the bad lead electrode pads 34 provided on the mounting substrate 33. .

【0061】次に、半導体装置23を降下させて実装基
板33上に載置する。このとき、図15(b)に示すよ
うに、半導体装置23は、実装基板33のバッドリード
用電極パッド34と接触するバッドリード10により支
持され、バッドリード用電極パッド34と接触するバッ
ドリード10よりも若干長さの短いバッドリード10は
宙に浮いた状態となっている。
Next, the semiconductor device 23 is lowered and mounted on the mounting board 33. At this time, as shown in FIG. 15B, the semiconductor device 23 is supported by the bad lead 10 in contact with the bad lead electrode pad 34 of the mounting board 33, and the bad lead 10 in contact with the bad lead electrode pad 34 is provided. The bad lead 10, which is slightly shorter in length, is floating.

【0062】さらに、図15(c)に示すように、全て
のバッドリード10がバッドリード用電極パッド34と
接触するまで半導体装置23上に平板状の重り50を置
き均一な負荷を与える。このとき、バッドリード10は
バッドリード用電極パッド34に押しつけられるため、
先端が撓んで全てのバッドリード10の基板表面からの
高さが等しくなる。したがって、バッドリード10の基
板表面からの高さに多少のバラツキがあっても全てのバ
ッドリード10が実装基板のバッドリード用電極パッド
34に押しつけられて確実にバッドリード用電極パッド
34と接触することとなる。
Further, as shown in FIG. 15C, a flat weight 50 is placed on the semiconductor device 23 until all the bad leads 10 are in contact with the bad lead electrode pads 34, and a uniform load is applied. At this time, since the bad lead 10 is pressed against the bad lead electrode pad 34,
The tips bend and the heights of all the bad leads 10 from the substrate surface become equal. Therefore, even if there is some variation in the height of the bad lead 10 from the surface of the board, all the bad leads 10 are pressed against the bad lead electrode pads 34 of the mounting board and surely come into contact with the bad lead electrode pads 34. It will be.

【0063】その後、図15(d)に示すように、微小
なクランプ52a、52bによって実装基板33と半導
体装置23との配置を固定してから重り50を取り除
き、半導体装置の実装を終了する。このとき、バッドリ
ード10は、反力で元の寸法に戻ろうとするがクランプ
により押さえつけられて、先端が撓んだ状態のままで固
定される。したがって、半導体装置23の全てのバッド
リード10を実装基板33のバッドリード用電極パッド
34との電気的接続を確実に行える。
Thereafter, as shown in FIG. 15D, the arrangement of the mounting substrate 33 and the semiconductor device 23 is fixed by the minute clamps 52a and 52b, and then the weight 50 is removed, and the mounting of the semiconductor device is completed. At this time, the bad lead 10 tries to return to the original size by the reaction force, but is pressed down by the clamp, and is fixed with the tip bent. Accordingly, electrical connection of all the bad leads 10 of the semiconductor device 23 to the bad lead electrode pads 34 of the mounting board 33 can be reliably performed.

【0064】なお、半導体装置23と実装基板33との
配置を固定するクランプとして、図15に示した構成の
他にアジャスタ機構を有するもの等他の構成のものも用
いることができる。
As a clamp for fixing the arrangement of the semiconductor device 23 and the mounting substrate 33, other than the configuration shown in FIG. 15, one having an adjuster mechanism or another configuration may be used.

【0065】(第4の実施形態)図16〜図18を参照
して第4の実施形態を説明する。まず、図16に示すよ
うに、第4の実施形態では、実装基板35の全ての電極
として先端部分が互い違いに開いた電気伝導率のよい金
属より成る板状部材から構成されたバッドリード10を
設ける構成としている。
(Fourth Embodiment) A fourth embodiment will be described with reference to FIGS. First, as shown in FIG. 16, in the fourth embodiment, as all the electrodes of the mounting substrate 35, the bad lead 10 made of a plate-shaped member made of a metal having good electric conductivity and having alternately opened tip portions is used. It is configured to be provided.

【0066】バッドリード10は、図16(a)に示す
ように、実装基板35の表面側にアレイ状に配置されて
いる。また、図16(b)に示すように、バッドリード
10は、実装基板35に設けられたバッドリード固定穴
35aに挿入されて実装基板35に固定されている。バ
ッドリード固定穴35aは、実装基板35に設けられた
配線36と電気的に接続されているため、バッドリード
固定穴35aに挿入されたバッドリード10は実装基板
35に設けられた配線36と電気的に接続されることと
なる。
The bad leads 10 are arranged in an array on the front side of the mounting board 35 as shown in FIG. As shown in FIG. 16B, the bad lead 10 is inserted into a bad lead fixing hole 35 a provided in the mounting board 35 and fixed to the mounting board 35. Since the bad lead fixing hole 35a is electrically connected to the wiring 36 provided on the mounting substrate 35, the bad lead 10 inserted into the bad lead fixing hole 35a is electrically connected to the wiring 36 provided on the mounting substrate 35. Will be connected.

【0067】また、第4の実施形態における半導体装置
24には、図17及び図18に示すように、半導体装置
24の全ての外部端子としてバッドリード10の先端部
が完全に開いたときよりも若干大きい寸法の矩形状のバ
ッドリード用電極パッド34が設けられている。なお、
その他の構成は上述した第1の実施形態及び第2の実施
形態と同様であるので同様の符号を付して説明は省略す
る。
Further, as shown in FIGS. 17 and 18, the semiconductor device 24 according to the fourth embodiment has all the external terminals of the semiconductor device 24 as compared with when the tip of the pad lead 10 is completely opened. A rectangular pad electrode pad 34 having a slightly larger dimension is provided. In addition,
Other configurations are the same as those of the first embodiment and the second embodiment described above, and thus the same reference numerals are given and the description is omitted.

【0068】すなわち、第4の実施形態は、前述した第
3の実施形態の応用例であり、第3の実施形態では、半
導体装置23を実装基板33上に載置したときに、半導
体装置23に設けられたバッドリード10によって半導
体装置23を支持するのに対し、第4の実施形態では半
導体装置24を実装基板34上に載置したときに、実装
基板34に設けられたバッドリード10によって半導体
装置23を支持する構造である。その他の構成は第3の
実施形態と同様であるので説明は省略する。また、実装
方法についても前述した第3の実施形態と同様となるの
で説明は省略する。
That is, the fourth embodiment is an application example of the above-described third embodiment. In the third embodiment, when the semiconductor device 23 is mounted on the mounting board 33, In the fourth embodiment, when the semiconductor device 24 is mounted on the mounting board 34, the bad lead 10 provided on the mounting board 34 This is a structure that supports the semiconductor device 23. The other configuration is the same as that of the third embodiment, and the description is omitted. Also, the mounting method is the same as that of the above-described third embodiment, and the description is omitted.

【0069】なお、上記第3の実施形態と第4の実施形
態では、実装基板33、34に半導体装置23、24を
クランプによって固定するため、半田ボール12の溶融
のためのリフロー時に実装基板が変形する恐れを無くす
ことができる。したがって、例えば、基板上に形成され
ているパッケージに部分的に応力が掛かってクラックが
生じ、半導体素子が露出したり、パッケージに封止され
た金線が変形したり、最悪の場合断線するなどの基板の
変形に起因して生じる問題を防止できる。
In the third and fourth embodiments, since the semiconductor devices 23 and 24 are fixed to the mounting boards 33 and 34 by clamps, the mounting boards are not reflowed for melting the solder balls 12. The possibility of deformation can be eliminated. Therefore, for example, a package formed on a substrate is partially stressed and cracks are generated, the semiconductor element is exposed, the gold wire sealed in the package is deformed, and in the worst case, the wire is broken. Can be prevented from occurring due to the deformation of the substrate.

【0070】また、特に、上記第3の実施形態と第4の
実施形態では、半導体装置23、24と実装基板33、
34との電気的な接続は接触によって行うため、リワー
クが容易であるという利点もある。もちろん、第1の実
施形態と第2の実施形態も従来に比較すればリワークが
容易である。
In the third and fourth embodiments, in particular, the semiconductor devices 23 and 24 and the mounting substrate 33
Since the electrical connection with 34 is made by contact, there is also an advantage that rework is easy. Of course, the rework is easier in the first embodiment and the second embodiment as compared with the related art.

【0071】上記第1の実施形態から第4の実施形態に
おいて、突状端子として先端に弾性を有するバッドリー
ド10を先端部分が互い違いに開いた電気伝導率のよい
金属より成る板状部材形状より構成しているが、本発明
ではこの様な構成に限らず、例えば、図19(a)や図
19(b)に示した構成とすることもできる。
In the first to fourth embodiments, the pad leads 10 having elasticity at the tips are formed as the protruding terminals by using a plate-like member made of a metal having good electrical conductivity and having alternately opened tips. Although it is configured, the present invention is not limited to such a configuration, and for example, the configuration shown in FIGS. 19A and 19B can also be used.

【0072】さらに、上記第1の実施形態から第4の実
施形態において突状端子として挙げたバッドリード10
は、先端のみに弾性を有する構成であるが、例えば、導
電性材料からなるバネ部材などのように、突状端子全体
に弾性を有する構成としてもよい。
Further, the bad lead 10 which is used as the protruding terminal in the first to fourth embodiments is used.
Is a configuration having elasticity only at the tip, but may be a configuration having elasticity over the entire protruding terminal, such as a spring member made of a conductive material.

【0073】また、上記第1の実施形態から第4の実施
形態においては、半導体装置を実装基板に載置した後に
重りによって半導体装置に負荷を与えてバッドリード1
0の撓みを確実にしているが、半導体装置がバッドリー
ド10を充分に撓ませる重量を備えている場合は、重り
による負荷を与えなくてもよい。
In the first to fourth embodiments, a load is applied to the semiconductor device by weight after placing the semiconductor device on the mounting board, and the bad lead 1
Although the flexure of zero is ensured, when the semiconductor device has a weight sufficient to flex the bad lead 10, it is not necessary to apply a load due to the weight.

【0074】なお、上記第1の実施形態から第4の実施
形態において、バッドリード10の表面や、バッドリー
ド用電極34の表面に自然酸化膜などが形成されていて
も、半導体装置を実装するときにバッドリード10の先
端がバッドリード用電極34に押圧されて撓み表面の自
然酸化膜をこすりとるので導通性を向上できるという利
点もある。
In the first to fourth embodiments, even if a natural oxide film or the like is formed on the surface of the bad lead 10 or the surface of the bad lead electrode 34, the semiconductor device is mounted. Sometimes, the tip of the bad lead 10 is pressed by the bad lead electrode 34 to scrape the natural oxide film on the bent surface, so that there is an advantage that the conductivity can be improved.

【0075】なお、上記第1の実施形態から第4の実施
形態では、半導体装置を実装基板に実装する場合を挙げ
たが、半導体装置や他の電子部品などが実装された実装
基板をプリント配線板など他の基板に接続する場合にも
本発明を適用することができる。
In the first to fourth embodiments, the case where the semiconductor device is mounted on the mounting board has been described. However, the mounting board on which the semiconductor device and other electronic components are mounted is printed wiring. The present invention can be applied to a case where the present invention is connected to another substrate such as a plate.

【0076】[0076]

【発明の効果】以上説明したように、請求項1〜3の発
明によれば、平行に配置された二つの基板の複数の端子
同士をすべて確実に接続できる、という効果を達成す
る。また、請求項4の発明によれば、半導体装置を実装
基板に精度よく接続できる、という効果を達成する。
As described above, according to the first to third aspects of the present invention, it is possible to achieve an effect that all the terminals of the two substrates arranged in parallel can be reliably connected to each other. According to the fourth aspect of the present invention, the effect that the semiconductor device can be accurately connected to the mounting substrate is achieved.

【0077】さらに、請求項5の発明によれば、平行に
配置された二つの基板の端子同士の接続が確実な実装構
造を提供できる、という効果を達成する。また、請求項
6の発明によれば、実装基板に精度よく接続された半導
体装置の実装構造を提供できる、という効果を達成す
る。
Further, according to the fifth aspect of the present invention, it is possible to provide a mounting structure in which the terminals of the two substrates arranged in parallel can be reliably connected to each other. Further, according to the invention of claim 6, it is possible to provide an effect that it is possible to provide a mounting structure of a semiconductor device accurately connected to a mounting substrate.

【0078】請求項7の発明によれば、実装基板に対す
る接続精度が高い半導体装置を提供できる、という効果
を達成する。また、請求項8の発明によれば、半導体装
置を高い接続精度で実装できる実装基板を提供できる、
という効果を達成する。
According to the seventh aspect of the invention, it is possible to provide an effect that a semiconductor device having a high connection accuracy to a mounting substrate can be provided. According to the invention of claim 8, a mounting substrate on which the semiconductor device can be mounted with high connection accuracy can be provided.
Achieve the effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態における半導体装置の
概略を示す横断面図である。
FIG. 1 is a cross-sectional view schematically showing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態における半導体装置の
概略を示す下面図である。
FIG. 2 is a bottom view schematically showing the semiconductor device according to the first embodiment of the present invention.

【図3】図1で示した半導体装置の概略構造を示す部分
断面図である。
FIG. 3 is a partial sectional view showing a schematic structure of the semiconductor device shown in FIG. 1;

【図4】第1の実施形態の半導体装置に設けたバッドリ
ードの概略構成を示す斜視図である。
FIG. 4 is a perspective view showing a schematic configuration of a bad lead provided in the semiconductor device of the first embodiment.

【図5】本発明の第1の実施形態における実装基板の概
略を示す部分上面図である。
FIG. 5 is a partial top view schematically showing a mounting board according to the first embodiment of the present invention.

【図6】図1に示した半導体装置を図5に示した実装基
板に実装方法を示す工程図である。
6 is a process chart showing a method of mounting the semiconductor device shown in FIG. 1 on the mounting board shown in FIG. 5;

【図7】(a)は、本発明の第2の実施形態における実
装基板の概略を示す部分上面図であり、(b)は、図7
(a)におけるA−A線図である。
FIG. 7A is a partial top view schematically showing a mounting board according to a second embodiment of the present invention, and FIG.
It is an AA diagram in (a).

【図8】本発明の第2の実施形態における半導体装置の
概略構造を示す部分断面図である。
FIG. 8 is a partial cross-sectional view illustrating a schematic structure of a semiconductor device according to a second embodiment of the present invention.

【図9】本発明の第2の実施形態における半導体装置の
概略を示す下面図である。
FIG. 9 is a bottom view schematically showing a semiconductor device according to a second embodiment of the present invention.

【図10】図8に示した半導体装置を図7に示した実装
基板に実装方法を示す工程図である。
10 is a process chart showing a method of mounting the semiconductor device shown in FIG. 8 on the mounting board shown in FIG. 7;

【図11】本発明の第3の実施形態における半導体装置
の概略を示す横断面図である。
FIG. 11 is a cross-sectional view schematically showing a semiconductor device according to a third embodiment of the present invention.

【図12】本発明の第3の実施形態における半導体装置
の概略を示す下面図である。
FIG. 12 is a bottom view schematically showing a semiconductor device according to a third embodiment of the present invention.

【図13】図11で示した半導体装置の概略構造を示す
部分断面図である。
FIG. 13 is a partial cross-sectional view showing a schematic structure of the semiconductor device shown in FIG. 11;

【図14】本発明の第3の実施形態における実装基板の
概略を示す部分上面図である。
FIG. 14 is a partial top view schematically showing a mounting board according to a third embodiment of the present invention.

【図15】図11に示した半導体装置を図14に示した
実装基板に実装方法を示す工程図である。
15 is a process chart showing a method of mounting the semiconductor device shown in FIG. 11 on the mounting board shown in FIG. 14;

【図16】(a)は、本発明の第4の実施形態における
実装基板の概略を示す部分上面図であり、(b)は、図
16(a)におけるB−B線図である。
FIG. 16A is a partial top view schematically showing a mounting board according to a fourth embodiment of the present invention, and FIG. 16B is a BB diagram in FIG. 16A.

【図17】本発明の第4の実施形態における半導体装置
の概略構造を示す部分断面図である。
FIG. 17 is a partial cross-sectional view illustrating a schematic structure of a semiconductor device according to a fourth embodiment of the present invention.

【図18】本発明の第4の実施形態における半導体装置
の概略を示す下面図である。
FIG. 18 is a bottom view schematically showing a semiconductor device according to a fourth embodiment of the present invention.

【図19】(a)は、バッドリード10の第2の構成例
を示す斜視図であり、(b)は、バッドリード10の第
3の構成例を示す斜視図である。
19A is a perspective view showing a second configuration example of the bad lead 10, and FIG. 19B is a perspective view showing a third configuration example of the bad lead 10. FIG.

【図20】従来の半導体装置の概略を示す横断面図であ
る。
FIG. 20 is a cross sectional view schematically showing a conventional semiconductor device.

【図21】従来の半導体装置の概略を示す下面図であ
る。
FIG. 21 is a bottom view schematically showing a conventional semiconductor device.

【図22】図20で示した従来の半導体装置の概略構造
を示す部分断面図である。
FIG. 22 is a partial cross-sectional view showing a schematic structure of the conventional semiconductor device shown in FIG.

【図23】従来の実装基板の概略を示す部分上面図であ
る。
FIG. 23 is a partial top view schematically showing a conventional mounting board.

【符号の説明】[Explanation of symbols]

10 バッドリード 12 半田ボール 13 パッケージ 14 基板 14a バッドリード固定穴 15 樹脂材 16 半導体素子 17 ソルダレジスト 18 金線 19,36 配線 20 半導体装置 22 スルーホール 25 接着剤 30 実装基板 32 半田ボール用電極パッド 34 バッドリード用電極パッド DESCRIPTION OF SYMBOLS 10 Bad lead 12 Solder ball 13 Package 14 Substrate 14a Bad lead fixing hole 15 Resin material 16 Semiconductor element 17 Solder resist 18 Gold wire 19, 36 Wiring 20 Semiconductor device 22 Through hole 25 Adhesive 30 Mounting substrate 32 Solder ball electrode pad 34 Electrode pad for bad lead

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 一方の基板に弾性を備えた突状端子を設
け、他方の基板の端子に前記弾性を備えた突状端子をた
わませた状態で固定する基板の実装方法。
1. A method of mounting a substrate, comprising: providing a resilient projecting terminal on one substrate, and fixing the resilient projecting terminal to a terminal of the other substrate in a bent state.
【請求項2】 前記一方の基板及び前記他方の基板の少
なくとも一方に半田バンプを更に設け、 前記突状端子を撓ませた状態でリフローすることにより
前記半田バンプを溶融して前記一方の基板と前記他方の
基板とを固定することを特徴とする請求項1に記載の基
板の実装方法。
2. A solder bump is further provided on at least one of the one substrate and the other substrate, and the solder bump is melted by reflowing in a state in which the protruding terminal is bent so that the solder bump is melted. The method according to claim 1, wherein the other substrate is fixed.
【請求項3】 前記突状端子を撓ませた状態で前記一方
の基板と前記他方の基板とを固定治具により固定するこ
とを特徴とする請求項1に記載の基板の実装方法。
3. The method according to claim 1, wherein the one substrate and the other substrate are fixed by a fixing jig in a state where the protruding terminals are bent.
【請求項4】 前記一方の基板は半導体装置の基板及び
実装基板のいずれか一方であり、前記他方の基板は半導
体装置の基板及び実装基板のいずれか他方であることを
特徴とする請求項1〜3のいずれかに記載の基板の実装
方法。
4. The semiconductor device according to claim 1, wherein the one substrate is one of a substrate and a mounting substrate of the semiconductor device, and the other substrate is one of the substrate and the mounting substrate of the semiconductor device. 4. The method for mounting a substrate according to any one of items 3 to 3.
【請求項5】 略平行に配置された二つの基板の一方に
固定され、かつ、弾性を備えた複数の突状端子と、 前記突状端子が他方の基板の端子に接触し、かつ、撓ん
だ状態で前記一方の基板と前記他方の基板とを固定する
固定手段と、を備えた基板の実装構造。
5. A plurality of projecting terminals fixed to one of two substrates arranged substantially in parallel and having elasticity, wherein the projecting terminals contact terminals of the other substrate and are bent. And a fixing means for fixing the one substrate and the other substrate in a bent state.
【請求項6】 前記二つの基板は半導体装置の基板と実
装基板であることを特徴とする請求項5に記載の基板の
実装構造。
6. The mounting structure according to claim 5, wherein said two substrates are a substrate of a semiconductor device and a mounting substrate.
【請求項7】 半導体装置の基板に形成された回路の電
極部と接続され、かつ、弾性を有する突状端子を複数備
えた半導体装置。
7. A semiconductor device having a plurality of elastic projecting terminals connected to electrode portions of a circuit formed on a substrate of the semiconductor device.
【請求項8】 実装基板に形成された回路の電極部と接
続され、かつ、弾性を有する突状端子を複数備えた実装
基板。
8. A mounting board provided with a plurality of elastic protruding terminals connected to an electrode portion of a circuit formed on the mounting board.
JP13243798A 1998-05-14 1998-05-14 Board mounting method, board mounting structure Expired - Fee Related JP3895465B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13243798A JP3895465B2 (en) 1998-05-14 1998-05-14 Board mounting method, board mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13243798A JP3895465B2 (en) 1998-05-14 1998-05-14 Board mounting method, board mounting structure

Publications (2)

Publication Number Publication Date
JPH11330690A true JPH11330690A (en) 1999-11-30
JP3895465B2 JP3895465B2 (en) 2007-03-22

Family

ID=15081356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13243798A Expired - Fee Related JP3895465B2 (en) 1998-05-14 1998-05-14 Board mounting method, board mounting structure

Country Status (1)

Country Link
JP (1) JP3895465B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141058A (en) * 2006-12-04 2008-06-19 Hitachi Ltd Electronic equipment
US7977229B2 (en) 2000-04-28 2011-07-12 Oki Semiconductor Co., Ltd. Method for fabricating resin-molded semiconductor device having posts with bumps
CN114902389A (en) * 2020-07-09 2022-08-12 富士电机株式会社 Semiconductor device and method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977229B2 (en) 2000-04-28 2011-07-12 Oki Semiconductor Co., Ltd. Method for fabricating resin-molded semiconductor device having posts with bumps
JP2008141058A (en) * 2006-12-04 2008-06-19 Hitachi Ltd Electronic equipment
CN114902389A (en) * 2020-07-09 2022-08-12 富士电机株式会社 Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3895465B2 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
US6731123B2 (en) Probe device
JP3718039B2 (en) Semiconductor device and electronic device using the same
US5280193A (en) Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate
JP5500870B2 (en) Substrate with connection terminal and socket for electronic parts
US6946860B2 (en) Modularized probe head
CN101359000B (en) Electrical signal connector
US6652290B2 (en) Connecting devices and method for interconnecting circuit components
JPH10223826A (en) Semiconductor device mounting structure and mounting method
JP2003133518A (en) Semiconductor module
WO2013061486A1 (en) Contact probe and inspection socket provided with same
JP5197741B2 (en) Connector and circuit board for interconnecting surface mount devices
JP2009294187A (en) Component for testing device of electronic component, and test method
JPH11507769A (en) Flexible leads used in tape ball grid array circuits
JP2991155B2 (en) Electronic components and their mounting structures
EP1989932A2 (en) System and method of using a compliant lead interposer
JPH08191128A (en) Electronic equipment
JPH0558657B2 (en)
JP3895465B2 (en) Board mounting method, board mounting structure
US20060240686A1 (en) IC socket
JPH10111316A (en) Semiconductor inspection apparatus and semiconductor inspection method
KR100548803B1 (en) Probe Pin Block on Probe Card
EP0616367A1 (en) Lead structure and lead connecting method for semiconductor device
KR20210150392A (en) Inspection Jigs and Inspection Devices
JPH06268141A (en) Electronic circuit device mounting method
JP2001156098A (en) Support jig for semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees