JPH11331491A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH11331491A JPH11331491A JP10135412A JP13541298A JPH11331491A JP H11331491 A JPH11331491 A JP H11331491A JP 10135412 A JP10135412 A JP 10135412A JP 13541298 A JP13541298 A JP 13541298A JP H11331491 A JPH11331491 A JP H11331491A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- photoelectric conversion
- charge storage
- row
- readout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/156—CCD or CID colour image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/152—One-dimensional array CCD image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】 各色の受光センサの出力がすべて高いＳ／Ｎ
を実現できる固体撮像装置を提供することを課題とす
る。 【解決手段】 感応する光の色が互いに異なる複数の第
１と第２の光電変換素子を含み、該第１と第２の光電変
換素子が交互に隣接して配列した光電変換素子列（１
０）と、第１及び第２の光電変換素子により光電変換し
て得られた電荷を蓄積する第１及び第２の電荷蓄積部列
（２０，３０）と、第１及び第２の電荷蓄積部に蓄積さ
れた電荷を読みだす第１及び第２の電荷読み出し手段
（ＴＧ）と、読み出された電荷を順次外部へ転送する第
１及び第２の転送手段（４０，５０）と、第１及び第２
の電荷蓄積部の電荷を排出する第１及び第２の電荷排出
手段（ＣＬＤ）とを有する。
を実現できる固体撮像装置を提供することを課題とす
る。 【解決手段】 感応する光の色が互いに異なる複数の第
１と第２の光電変換素子を含み、該第１と第２の光電変
換素子が交互に隣接して配列した光電変換素子列（１
０）と、第１及び第２の光電変換素子により光電変換し
て得られた電荷を蓄積する第１及び第２の電荷蓄積部列
（２０，３０）と、第１及び第２の電荷蓄積部に蓄積さ
れた電荷を読みだす第１及び第２の電荷読み出し手段
（ＴＧ）と、読み出された電荷を順次外部へ転送する第
１及び第２の転送手段（４０，５０）と、第１及び第２
の電荷蓄積部の電荷を排出する第１及び第２の電荷排出
手段（ＣＬＤ）とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、光学情報を電気信
号に変換する固体撮像装置の分野に関わり、特にイメー
ジスキャナに用いることができる固体撮像装置に関す
る。
号に変換する固体撮像装置の分野に関わり、特にイメー
ジスキャナに用いることができる固体撮像装置に関す
る。
【０００２】
【従来の技術】従来、カラー画像のイメージ情報を電気
信号として取り込むことのできるラインセンサとして、
Ｇ−ｃｈ（グリーンチャネル）用と、Ｒ／Ｂ−ｃｈ（レ
ッド／ブルーチャネル）用との二本のラインを組み合わ
せた構成を有するラインセンサが知られている。このタ
イプのラインセンサはＧ−ｃｈのラインで主に輝度信号
を得て、Ｒ／Ｂ−ｃｈのラインで主に色信号を得るよう
になっている。色信号は輝度信号に比べ解像度が低くて
も構わないため、Ｒ／Ｂ−ｃｈのＲ（赤）画素とＢ
（青）画素はＧ−ｃｈのＧ（緑）画素の半分の数しか備
えてない。従って、Ｒ信号とＢ信号に共通のＲ／Ｂ−ｃ
ｈでは、画素（受光センサ）は、Ｒ画素とＢ画素とが交
互に隣接して配列し、Ｇ−ｃｈでは、Ｇ画素が一列に配
列している。
信号として取り込むことのできるラインセンサとして、
Ｇ−ｃｈ（グリーンチャネル）用と、Ｒ／Ｂ−ｃｈ（レ
ッド／ブルーチャネル）用との二本のラインを組み合わ
せた構成を有するラインセンサが知られている。このタ
イプのラインセンサはＧ−ｃｈのラインで主に輝度信号
を得て、Ｒ／Ｂ−ｃｈのラインで主に色信号を得るよう
になっている。色信号は輝度信号に比べ解像度が低くて
も構わないため、Ｒ／Ｂ−ｃｈのＲ（赤）画素とＢ
（青）画素はＧ−ｃｈのＧ（緑）画素の半分の数しか備
えてない。従って、Ｒ信号とＢ信号に共通のＲ／Ｂ−ｃ
ｈでは、画素（受光センサ）は、Ｒ画素とＢ画素とが交
互に隣接して配列し、Ｇ−ｃｈでは、Ｇ画素が一列に配
列している。
【０００３】このＲ／Ｂ−ｃｈの受光センサは基本的に
受光部の上のカラーフィルタの色を赤と青で交互に変え
ているだけで、カラーフィルタの下のラインセンサはＧ
−ｃｈと同様な１本のラインセンサの構造を有する。
受光部の上のカラーフィルタの色を赤と青で交互に変え
ているだけで、カラーフィルタの下のラインセンサはＧ
−ｃｈと同様な１本のラインセンサの構造を有する。
【０００４】
【発明が解決しようとする課題】このＧ−ｃｈとＲ／Ｂ
−ｃｈの二本構成の従来のタイプのカラーラインセンサ
では、Ｒ／Ｂ−ｃｈのラインセンサがＲ画素とＢ画素の
電荷信号に対して共通の回路構成を使用しているため
に、Ｒ画素のセンサとＢ画素のセンサに対して同じ電荷
蓄積時間すなわち積分時間を設定せざるを得なかった。
−ｃｈの二本構成の従来のタイプのカラーラインセンサ
では、Ｒ／Ｂ−ｃｈのラインセンサがＲ画素とＢ画素の
電荷信号に対して共通の回路構成を使用しているため
に、Ｒ画素のセンサとＢ画素のセンサに対して同じ電荷
蓄積時間すなわち積分時間を設定せざるを得なかった。
【０００５】このため、Ｒ（赤）側あるいはＢ（青）側
に偏った色の被写体に対しては、双方の色に最適な積分
時間を設定することができず、一方のセンサすなわち、
Ｒ−ｃｈあるいはＢ−ｃｈの出力は常にＳ／Ｎが他方の
チャネルよりも低い状態で使用せざるを得なかった。
に偏った色の被写体に対しては、双方の色に最適な積分
時間を設定することができず、一方のセンサすなわち、
Ｒ−ｃｈあるいはＢ−ｃｈの出力は常にＳ／Ｎが他方の
チャネルよりも低い状態で使用せざるを得なかった。
【０００６】本発明の目的の一つは、Ｇ−ｃｈとＲ／Ｂ
−ｃｈの二本構成のカラーラインセンサにおいて、Ｇ−
ｃｈ、Ｒ−ｃｈ、Ｂ−ｃｈのすべてのチャネルの受光セ
ンサの積分時間を独立に制御可能にし、各センサの出力
がすべて高いＳ／Ｎを実現できる固体撮像装置を提供す
ることである。
−ｃｈの二本構成のカラーラインセンサにおいて、Ｇ−
ｃｈ、Ｒ−ｃｈ、Ｂ−ｃｈのすべてのチャネルの受光セ
ンサの積分時間を独立に制御可能にし、各センサの出力
がすべて高いＳ／Ｎを実現できる固体撮像装置を提供す
ることである。
【０００７】
【課題を解決するための手段】本発明の固体撮像装置
は、感応する光の色が互いに異なる複数の第１と第２の
光電変換素子を含み、該第１と第２の光電変換素子が交
互に隣接して配列した光電変換素子列と、前記複数の第
１の光電変換素子の各々に隣接して、該第１の光電変換
素子により光電変換して得られた電荷を蓄積する第１の
電荷蓄積部列と、前記第１の電荷蓄積部列に隣接して配
置され、前記第１の電荷蓄積部に蓄積された電荷を読み
だす第１の電荷読み出し手段と、前記第１の電荷読み出
し手段に隣接して配置され、読み出された電荷を順次外
部へ転送する第１転送手段と、前記第１の電荷蓄積部列
と異なる位置に配置され、前記複数の第２の光電変換素
子の各々に隣接して、前記第２の光電変換素子により光
電変換して得られた電荷を蓄積する第２の電荷蓄積部列
と、前記第２の電荷蓄積部列に隣接して配置され、前記
第２の電荷蓄積部列に蓄積された電荷を読みだす第２の
電荷読み出し手段と、前記第２の電荷読み出し手段に隣
接して配置され、読み出された電荷を順次外部へ転送す
る第２転送手段と、前記第１の電荷蓄積部列の各電荷蓄
積部に隣接して、前記第１の電荷蓄積部の電荷を排出す
る第１の電荷排出手段と、前記第２の電荷蓄積部列の各
電荷蓄積部に隣接して、前記第２の電荷蓄積部の電荷を
排出する第２の電荷排出手段とを有する。
は、感応する光の色が互いに異なる複数の第１と第２の
光電変換素子を含み、該第１と第２の光電変換素子が交
互に隣接して配列した光電変換素子列と、前記複数の第
１の光電変換素子の各々に隣接して、該第１の光電変換
素子により光電変換して得られた電荷を蓄積する第１の
電荷蓄積部列と、前記第１の電荷蓄積部列に隣接して配
置され、前記第１の電荷蓄積部に蓄積された電荷を読み
だす第１の電荷読み出し手段と、前記第１の電荷読み出
し手段に隣接して配置され、読み出された電荷を順次外
部へ転送する第１転送手段と、前記第１の電荷蓄積部列
と異なる位置に配置され、前記複数の第２の光電変換素
子の各々に隣接して、前記第２の光電変換素子により光
電変換して得られた電荷を蓄積する第２の電荷蓄積部列
と、前記第２の電荷蓄積部列に隣接して配置され、前記
第２の電荷蓄積部列に蓄積された電荷を読みだす第２の
電荷読み出し手段と、前記第２の電荷読み出し手段に隣
接して配置され、読み出された電荷を順次外部へ転送す
る第２転送手段と、前記第１の電荷蓄積部列の各電荷蓄
積部に隣接して、前記第１の電荷蓄積部の電荷を排出す
る第１の電荷排出手段と、前記第２の電荷蓄積部列の各
電荷蓄積部に隣接して、前記第２の電荷蓄積部の電荷を
排出する第２の電荷排出手段とを有する。
【０００８】色信号用の第１と第２の光電変換素子を含
む光電変換素子列に、光電変換素子の蓄積電荷の排出を
制御する第１と第２の電荷排出手段を第１と第２の光電
変換素子毎に個別に設けたために、電荷蓄積時間すなわ
ち積分時間を第１の光電変換素子と第２の光電変換素子
とで個別に制御することができる。
む光電変換素子列に、光電変換素子の蓄積電荷の排出を
制御する第１と第２の電荷排出手段を第１と第２の光電
変換素子毎に個別に設けたために、電荷蓄積時間すなわ
ち積分時間を第１の光電変換素子と第２の光電変換素子
とで個別に制御することができる。
【０００９】
【発明の実施の形態】図１に本発明の実施例によるカラ
ーラインセンサ（固体撮像装置）のＲ／Ｂ−ｃｈの固体
撮像素子（以下、ＣＣＤという）の平面図を、図２にＧ
−ｃｈのＣＣＤの平面図をそれぞれ示す。図１のＲ／Ｂ
−ｃｈにおいて、中心付近の四角い素子が多数横方向に
配列したものは、複数のフォトダイオード素子（受光セ
ンサ（画素））が配列したフォトダイオード部１０であ
る。フォトダイオード部１０の各フォトダイオード（長
方形）の受光面上には赤と青のカラーフィルタ（図示せ
ず。）が交互に配置される。例えば、フォトダイオード
部１０の偶数番目の画素は赤の光に感応し、奇数番目の
画素は青の光に感応するように構成されている。Ｒ／Ｂ
−ｃｈＣＣＤは図１に示すように２線振り分け方式とな
っている。
ーラインセンサ（固体撮像装置）のＲ／Ｂ−ｃｈの固体
撮像素子（以下、ＣＣＤという）の平面図を、図２にＧ
−ｃｈのＣＣＤの平面図をそれぞれ示す。図１のＲ／Ｂ
−ｃｈにおいて、中心付近の四角い素子が多数横方向に
配列したものは、複数のフォトダイオード素子（受光セ
ンサ（画素））が配列したフォトダイオード部１０であ
る。フォトダイオード部１０の各フォトダイオード（長
方形）の受光面上には赤と青のカラーフィルタ（図示せ
ず。）が交互に配置される。例えば、フォトダイオード
部１０の偶数番目の画素は赤の光に感応し、奇数番目の
画素は青の光に感応するように構成されている。Ｒ／Ｂ
−ｃｈＣＣＤは図１に示すように２線振り分け方式とな
っている。
【００１０】さらに、図１のフォトダイオード部１０の
上側と下側に隣接して電荷蓄積部２０及び３０が配列さ
れている。上側の電荷蓄積部２０はＲ画素の電荷を蓄積
し、下側の電荷蓄積部３０はＢ画素の電荷を蓄積する。
上側の電荷蓄積部２０のさらに上側に転送レジスタ部４
０が、下側の電荷蓄積部３０のさらに下側に転送レジス
タ部５０が配列する。上側の転送レジスタ部４０は、Ｒ
画素の信号電荷を転送して出力段６０に出力する。下側
の転送レジスタ部５０は、Ｂ画素の信号電荷を転送して
出力段７０に出力する。
上側と下側に隣接して電荷蓄積部２０及び３０が配列さ
れている。上側の電荷蓄積部２０はＲ画素の電荷を蓄積
し、下側の電荷蓄積部３０はＢ画素の電荷を蓄積する。
上側の電荷蓄積部２０のさらに上側に転送レジスタ部４
０が、下側の電荷蓄積部３０のさらに下側に転送レジス
タ部５０が配列する。上側の転送レジスタ部４０は、Ｒ
画素の信号電荷を転送して出力段６０に出力する。下側
の転送レジスタ部５０は、Ｂ画素の信号電荷を転送して
出力段７０に出力する。
【００１１】電荷蓄積部２０と電荷蓄積部３０は、フォ
トダイオード部１０を中心にして互いに実質的に対称な
位置関係で配置されている。転送レジスタ部４０と転送
レジスタ部５０は、フォトダイオード部１０を中心にし
て互いに実質的に対称な位置関係で配置されている。
トダイオード部１０を中心にして互いに実質的に対称な
位置関係で配置されている。転送レジスタ部４０と転送
レジスタ部５０は、フォトダイオード部１０を中心にし
て互いに実質的に対称な位置関係で配置されている。
【００１２】ここで、「実質的に対称」とは、フォトダ
イオード部１０中の１個のフォトダイオード分だけ互い
に水平方向にずれているものも含む。すなわち、電荷蓄
積部２０と電荷蓄積部３０は、１つの電荷蓄積領域分だ
け互いに水平方向にずれ、転送レジスタ部４０と転送レ
ジスタ部５０は、１つの転送レジスタ領域分だけ水平方
向にずれているものも、それぞれ実質的対称に含まれ
る。
イオード部１０中の１個のフォトダイオード分だけ互い
に水平方向にずれているものも含む。すなわち、電荷蓄
積部２０と電荷蓄積部３０は、１つの電荷蓄積領域分だ
け互いに水平方向にずれ、転送レジスタ部４０と転送レ
ジスタ部５０は、１つの転送レジスタ領域分だけ水平方
向にずれているものも、それぞれ実質的対称に含まれ
る。
【００１３】図２のＧ−ｃｈＣＣＤにおいて、中心付近
の小さな同じ形状の四角い素子が多数横方向に配列した
ものは、複数のフォトダイオード素子（受光センサ（画
素））が配列したフォトダイオード部８０である。フォ
トダイオード部８０の各フォトダイオード（長方形）の
受光面上にはすべて緑のカラーフィルタ（図示せず。）
が配置される。
の小さな同じ形状の四角い素子が多数横方向に配列した
ものは、複数のフォトダイオード素子（受光センサ（画
素））が配列したフォトダイオード部８０である。フォ
トダイオード部８０の各フォトダイオード（長方形）の
受光面上にはすべて緑のカラーフィルタ（図示せず。）
が配置される。
【００１４】さらに、図２のフォトダイオード部８０の
上側と下側に隣接して電荷蓄積部９０及び１００が配列
されている。上側の電荷蓄積部９０は例えば偶数番目の
Ｇ画素の電荷を蓄積し、下側の電荷蓄積部１００は奇数
番目のＧ画素の電荷を蓄積する。上側の電荷蓄積部９０
のさらに上側に転送レジスタ部１１０が、下側の電荷蓄
積部１００のさらに下側に転送レジスタ部１２０が配列
される。上側の転送レジスタ部１１０は、偶数番目のＧ
画素の信号電荷を転送し、下側の転送レジスタ部１２０
は、奇数番目のＧ画素の信号電荷を転送する。上下の転
送レジスタ部１１０と１２０に振り分けて転送された信
号電荷は共通の出力部１３０で合流して出力される。
上側と下側に隣接して電荷蓄積部９０及び１００が配列
されている。上側の電荷蓄積部９０は例えば偶数番目の
Ｇ画素の電荷を蓄積し、下側の電荷蓄積部１００は奇数
番目のＧ画素の電荷を蓄積する。上側の電荷蓄積部９０
のさらに上側に転送レジスタ部１１０が、下側の電荷蓄
積部１００のさらに下側に転送レジスタ部１２０が配列
される。上側の転送レジスタ部１１０は、偶数番目のＧ
画素の信号電荷を転送し、下側の転送レジスタ部１２０
は、奇数番目のＧ画素の信号電荷を転送する。上下の転
送レジスタ部１１０と１２０に振り分けて転送された信
号電荷は共通の出力部１３０で合流して出力される。
【００１５】図１のＲ／Ｂ−ｃｈＣＣＤと図２のＧ−ｃ
ｈＣＣＤとの２本のラインセンサを並べて配置すれば、
Ｒ，Ｇ，Ｂの各画素の出力は３系統に分離されて個別の
出力として得られることになる。
ｈＣＣＤとの２本のラインセンサを並べて配置すれば、
Ｒ，Ｇ，Ｂの各画素の出力は３系統に分離されて個別の
出力として得られることになる。
【００１６】図３に図１のＲ／Ｂ−ｃｈＣＣＤの部分拡
大平面図を示す。フォトダイオード部１０にはＲ画素の
フォトダイオードＰＤ＿ＲとＢ画素のフォトダイオード
ＰＤ＿Ｂとが交互に隣接して配列している。なお、図３
では判りやすく見せるために、４個の画素のみしか図示
してない。各フォトダイオードは入射した光量に応じた
電荷を発生する。
大平面図を示す。フォトダイオード部１０にはＲ画素の
フォトダイオードＰＤ＿ＲとＢ画素のフォトダイオード
ＰＤ＿Ｂとが交互に隣接して配列している。なお、図３
では判りやすく見せるために、４個の画素のみしか図示
してない。各フォトダイオードは入射した光量に応じた
電荷を発生する。
【００１７】フォトダイオードＰＤ＿ＲとＰＤ＿Ｂで発
生した電荷は、それぞれ上と下のゲートＢＧが開くと電
荷蓄積部２０と３０の蓄積領域ＳＴ＿ＲとＳＴ＿Ｂに流
入する。すなわち、Ｒ画素の電荷が蓄積領域ＳＴ＿Ｒに
蓄積され、Ｂ画素の電荷が蓄積領域ＳＴ＿Ｂに蓄積され
る。
生した電荷は、それぞれ上と下のゲートＢＧが開くと電
荷蓄積部２０と３０の蓄積領域ＳＴ＿ＲとＳＴ＿Ｂに流
入する。すなわち、Ｒ画素の電荷が蓄積領域ＳＴ＿Ｒに
蓄積され、Ｂ画素の電荷が蓄積領域ＳＴ＿Ｂに蓄積され
る。
【００１８】電荷蓄積部２０と３０の蓄積領域ＳＴ＿Ｒ
とＳＴ＿Ｂの各々には、不要な電荷の排出の制御を行う
ための排出ゲートＣＬＧ＿ＲとＣＬＧ＿Ｂとが設けられ
ている。排出ゲートＣＬＧ＿ＲとＣＬＧ＿Ｂにはそれぞ
れ電荷を排出するためのドレインＣＬＤが接続される。
とＳＴ＿Ｂの各々には、不要な電荷の排出の制御を行う
ための排出ゲートＣＬＧ＿ＲとＣＬＧ＿Ｂとが設けられ
ている。排出ゲートＣＬＧ＿ＲとＣＬＧ＿Ｂにはそれぞ
れ電荷を排出するためのドレインＣＬＤが接続される。
【００１９】さらに、電荷蓄積領域ＳＴ＿ＲとＳＴ＿Ｂ
のそれぞれには、蓄積した信号電荷を電荷転送レジスタ
４０と５０に移送するためのゲートＴＧが配置されてい
る。Ｒの転送レジスタ４０にはＲの信号電荷を転送する
ための電極φ１，φ２が交互に配置され、Ｂの転送レジ
スタ５０にはＢの信号電荷を転送するための電極φ１，
φ２が交互に配置されている。
のそれぞれには、蓄積した信号電荷を電荷転送レジスタ
４０と５０に移送するためのゲートＴＧが配置されてい
る。Ｒの転送レジスタ４０にはＲの信号電荷を転送する
ための電極φ１，φ２が交互に配置され、Ｂの転送レジ
スタ５０にはＢの信号電荷を転送するための電極φ１，
φ２が交互に配置されている。
【００２０】図４はこの実施例の動作を説明するための
各部の信号波形図である。図５（Ａ）は図１の一つの画
素における断面図である。ｐ- 型シリコン領域２０１上
に、フォトダイオードＰＤ、ゲートＢＧ、蓄積領域Ｓ
Ｔ、ゲートＴＧ及び電極φ１が形成される。
各部の信号波形図である。図５（Ａ）は図１の一つの画
素における断面図である。ｐ- 型シリコン領域２０１上
に、フォトダイオードＰＤ、ゲートＢＧ、蓄積領域Ｓ
Ｔ、ゲートＴＧ及び電極φ１が形成される。
【００２１】シリコン基板は、ｐ- 型領域２０１の他、
ｐ型領域２０２、ｎ型領域２０３、ｎ- 型領域２０４、
ｎ- 型領域２０５、及びｐ型領域２０６を有する。シリ
コン基板上には、第１の絶縁膜（例えばＳｉＯ2 膜）を
介して、所定パターンの第１のポリシリコン層２０８及
び２１０を形成する。そして、第１のポリシリコン層２
０８及び２１０を覆うように第２の絶縁膜を形成し、そ
の上に所定パターンの第２のポリシリコン層２０７及び
２０９を形成する。
ｐ型領域２０２、ｎ型領域２０３、ｎ- 型領域２０４、
ｎ- 型領域２０５、及びｐ型領域２０６を有する。シリ
コン基板上には、第１の絶縁膜（例えばＳｉＯ2 膜）を
介して、所定パターンの第１のポリシリコン層２０８及
び２１０を形成する。そして、第１のポリシリコン層２
０８及び２１０を覆うように第２の絶縁膜を形成し、そ
の上に所定パターンの第２のポリシリコン層２０７及び
２０９を形成する。
【００２２】フォトダイオードＰＤは、シリコン基板表
面のｎ型領域２０３、その下のｎ-型領域２０４、及び
その下のｐ- 型領域２０１を有し、基板表面に光が照射
されると、電荷を生成する。ｐ型領域２０２は、フォト
ダイオードＰＤからの電荷流出を防ぐ。
面のｎ型領域２０３、その下のｎ-型領域２０４、及び
その下のｐ- 型領域２０１を有し、基板表面に光が照射
されると、電荷を生成する。ｐ型領域２０２は、フォト
ダイオードＰＤからの電荷流出を防ぐ。
【００２３】ゲートＢＧは、ｐ- 型領域２０１上に絶縁
膜（例えばＳｉＯ2 膜）を介して第２のポリシリコン層
（導電層）２０７を有する。第２のポリシリコン層２０
７に正電位を印加すると、ゲートＢＧ下のポテンシャル
がフォトダイオードＰＤのポテンシャルより低下し、フ
ォトダイオードで発生した電荷が蓄積部ＳＴに流入す
る。
膜（例えばＳｉＯ2 膜）を介して第２のポリシリコン層
（導電層）２０７を有する。第２のポリシリコン層２０
７に正電位を印加すると、ゲートＢＧ下のポテンシャル
がフォトダイオードＰＤのポテンシャルより低下し、フ
ォトダイオードで発生した電荷が蓄積部ＳＴに流入す
る。
【００２４】蓄積部ＳＴは、ｐ- 型領域２０１上に絶縁
膜を介して第１のポリシリコン層（導電層）２０８を有
し、第１のポリシリコン層２０８に正電位を印加するこ
とにより、ｐ- 型領域２０１表面層に電荷蓄積領域を形
成する。クリアゲートＣＬＧ（図３）を開くと、蓄積部
ＳＴに蓄積されている電荷はドレインＣＬＤ（図３）に
排出される。
膜を介して第１のポリシリコン層（導電層）２０８を有
し、第１のポリシリコン層２０８に正電位を印加するこ
とにより、ｐ- 型領域２０１表面層に電荷蓄積領域を形
成する。クリアゲートＣＬＧ（図３）を開くと、蓄積部
ＳＴに蓄積されている電荷はドレインＣＬＤ（図３）に
排出される。
【００２５】ゲートＴＧは、ｐ- 型領域２０１上に絶縁
膜を介して第２のポリシリコン層（導電層）２０９を有
する。第２のポリシリコン層２０９に正電位を印加する
と、ゲートＴＧが開き、蓄積部ＳＴに蓄積された電荷が
転送電極φ１の下のｎ- 型領域２０５に移送される。
膜を介して第２のポリシリコン層（導電層）２０９を有
する。第２のポリシリコン層２０９に正電位を印加する
と、ゲートＴＧが開き、蓄積部ＳＴに蓄積された電荷が
転送電極φ１の下のｎ- 型領域２０５に移送される。
【００２６】図の奥行き方向に、転送電極φ１及びφ２
（図３）が交互に並んでいる。転送電極φ１及びφ２に
２相クロックを印加することにより、転送電極φ１の下
の電荷を図の奥行き方向に転送することができる。ｐ型
領域２０６は、転送電極φ１の下の電荷流出を防ぐ。
（図３）が交互に並んでいる。転送電極φ１及びφ２に
２相クロックを印加することにより、転送電極φ１の下
の電荷を図の奥行き方向に転送することができる。ｐ型
領域２０６は、転送電極φ１の下の電荷流出を防ぐ。
【００２７】図５（Ｂ）は電荷が発生してないときの図
５（Ａ）の位置に対応したポテンシャル図であり、図５
（Ｃ）〜（Ｆ）は動作時の図５（Ａ）の各部の位置に対
応したポテンシャル図である。ここで図４と図５を参照
して本実施例の動作について説明する。なお、動作はＲ
画素とＢ画素とでまったく同じであるので、ここでは特
にどの色の画素とは特定しないが、Ｒ画素とＢ画素の両
方であることを断っておく。従って、以下の説明では各
領域を示す記号の後に付けるサフィックスＲとＢは省略
する。
５（Ａ）の位置に対応したポテンシャル図であり、図５
（Ｃ）〜（Ｆ）は動作時の図５（Ａ）の各部の位置に対
応したポテンシャル図である。ここで図４と図５を参照
して本実施例の動作について説明する。なお、動作はＲ
画素とＢ画素とでまったく同じであるので、ここでは特
にどの色の画素とは特定しないが、Ｒ画素とＢ画素の両
方であることを断っておく。従って、以下の説明では各
領域を示す記号の後に付けるサフィックスＲとＢは省略
する。
【００２８】最初に排出ゲートＣＬＧにハイレベル（図
４のＨＩ）の電圧が印加されている状態では、電荷蓄積
部ＳＴとドレインＣＬＤとの間にチャネルが形成される
ため、ゲートがオン状態であり、フォトダイオードＰＤ
から電荷蓄積部ＳＴに流入した電荷は全てドレインＣＬ
Ｄへと流出して電荷蓄積部ＳＴには電荷が蓄積せず、空
の状態を維持する。すなわち、電荷蓄積部ＳＴでの積分
動作は行われない。これは図５（Ｃ）のポテンシャル状
態に対応する。
４のＨＩ）の電圧が印加されている状態では、電荷蓄積
部ＳＴとドレインＣＬＤとの間にチャネルが形成される
ため、ゲートがオン状態であり、フォトダイオードＰＤ
から電荷蓄積部ＳＴに流入した電荷は全てドレインＣＬ
Ｄへと流出して電荷蓄積部ＳＴには電荷が蓄積せず、空
の状態を維持する。すなわち、電荷蓄積部ＳＴでの積分
動作は行われない。これは図５（Ｃ）のポテンシャル状
態に対応する。
【００２９】次に、排出ゲートＣＬＧにローレベル（図
４のＬＯ）の電圧を印加すると、電荷蓄積部ＳＴとドレ
インＣＬＤとの間のチャネルが遮断されるため、排出ゲ
ートがオフ状態となり、フォトダイオードＰＤから電荷
蓄積部ＳＴに流入した電荷は全て電荷蓄積部ＳＴで蓄積
される。従って、図４のＣＬＧの信号がＨＩからＬＯへ
立ち下がる時点が積分開始（電荷蓄積開始）時刻とな
る。これは図５（Ｄ）に対応する。
４のＬＯ）の電圧を印加すると、電荷蓄積部ＳＴとドレ
インＣＬＤとの間のチャネルが遮断されるため、排出ゲ
ートがオフ状態となり、フォトダイオードＰＤから電荷
蓄積部ＳＴに流入した電荷は全て電荷蓄積部ＳＴで蓄積
される。従って、図４のＣＬＧの信号がＨＩからＬＯへ
立ち下がる時点が積分開始（電荷蓄積開始）時刻とな
る。これは図５（Ｄ）に対応する。
【００３０】さらに、所定の時間経過後に電極φ１にハ
イレベル信号を印加してそれを保持した状態で、ゲート
ＴＧにハイレベル信号を印加すると、ゲートＴＧがオン
状態となって電荷蓄積部ＳＴに蓄積されていた信号電荷
が転送レジスタ（４０、５０）の電極下に移送される。
これは図５（Ｅ）に対応する。
イレベル信号を印加してそれを保持した状態で、ゲート
ＴＧにハイレベル信号を印加すると、ゲートＴＧがオン
状態となって電荷蓄積部ＳＴに蓄積されていた信号電荷
が転送レジスタ（４０、５０）の電極下に移送される。
これは図５（Ｅ）に対応する。
【００３１】移送ゲートＴＧに印加する電圧をローレベ
ルにすると、ゲートはオフ状態となって電荷蓄積部ＳＴ
と転送レジスタ間の信号電荷通路は遮断される。これは
図５（Ｆ）に対応する。
ルにすると、ゲートはオフ状態となって電荷蓄積部ＳＴ
と転送レジスタ間の信号電荷通路は遮断される。これは
図５（Ｆ）に対応する。
【００３２】以上の結果、排出ゲートＣＬＧの電圧をロ
ーレベルにした時点から移送ゲートＴＧをローレベルに
するまでの間すなわち、図４の波形図の矢印の期間（Ｒ
画素では期間ＴＲ、Ｂ画素では期間ＴＢ）でフォトダイ
オードＰＤで発生した信号電荷が移送されることにな
る。信号電荷が転送レジスタへ移送された後は、信号電
荷はφ１とφ２の電極に与えられる転送パルス（図４の
短い周期のパルス）によって順次出力部に読みだされ
る。
ーレベルにした時点から移送ゲートＴＧをローレベルに
するまでの間すなわち、図４の波形図の矢印の期間（Ｒ
画素では期間ＴＲ、Ｂ画素では期間ＴＢ）でフォトダイ
オードＰＤで発生した信号電荷が移送されることにな
る。信号電荷が転送レジスタへ移送された後は、信号電
荷はφ１とφ２の電極に与えられる転送パルス（図４の
短い周期のパルス）によって順次出力部に読みだされ
る。
【００３３】本実施例では、Ｒ／Ｂ−ｃｈのＣＣＤで
は、Ｒ側の排出ゲートＣＬＧ＿Ｒはすべてフォトダイオ
ードＰＤの上側に、またＢ側の排出ゲートＣＬＧ＿Ｂは
すべてフォトダイオードＰＤの下側に配置される。図１
の全体平面図で明らかなように、Ｒ側の排出ゲートＣＬ
Ｇ＿ＲとＢ側の排出ゲートＣＬＧ＿Ｂはメタル配線を介
して個別の制御信号で制御されるので、Ｒ側の排出ゲー
トＣＬＧ＿ＲとＢ側の排出ゲートＣＬＧ＿Ｂの印加電圧
の立ち下がりタイミングを個別に制御して、Ｒ画素とＢ
画素の電荷の蓄積時間すなわち積分時間を独立に制御す
ることができ、Ｒ画素とＢ画素でそれぞれ最適な積分時
間を設定することが可能となる。
は、Ｒ側の排出ゲートＣＬＧ＿Ｒはすべてフォトダイオ
ードＰＤの上側に、またＢ側の排出ゲートＣＬＧ＿Ｂは
すべてフォトダイオードＰＤの下側に配置される。図１
の全体平面図で明らかなように、Ｒ側の排出ゲートＣＬ
Ｇ＿ＲとＢ側の排出ゲートＣＬＧ＿Ｂはメタル配線を介
して個別の制御信号で制御されるので、Ｒ側の排出ゲー
トＣＬＧ＿ＲとＢ側の排出ゲートＣＬＧ＿Ｂの印加電圧
の立ち下がりタイミングを個別に制御して、Ｒ画素とＢ
画素の電荷の蓄積時間すなわち積分時間を独立に制御す
ることができ、Ｒ画素とＢ画素でそれぞれ最適な積分時
間を設定することが可能となる。
【００３４】なお、図示はしてないが、Ｇ−ｃｈのＣＣ
Ｄ（図２）に対しては、上下に振り分けた各排出ゲート
ＣＬＧに共通の制御信号を印加するので、偶数番目の画
素と奇数番目の画素で同じ積分時間となる。
Ｄ（図２）に対しては、上下に振り分けた各排出ゲート
ＣＬＧに共通の制御信号を印加するので、偶数番目の画
素と奇数番目の画素で同じ積分時間となる。
【００３５】以上の実施例の説明から明らかなように、
Ｒ（赤）とＢ（青）の画素が交互に配列する構成のＲ／
Ｂ−ｃｈのＣＣＤを２線振り分け構成としてチャネルを
分離し、さらにフォトダイオードＰＤと転送レジスタ
（４０、５０）との間にそれぞれ個別に制御できる電荷
排出手段（ＧＬＧ＿Ｒ、ＧＬＧ＿Ｂ）を設けたことで、
ＲとＢの画素の両方のチャネルに対する積分時間が互い
に独立して制御できるようになった。
Ｒ（赤）とＢ（青）の画素が交互に配列する構成のＲ／
Ｂ−ｃｈのＣＣＤを２線振り分け構成としてチャネルを
分離し、さらにフォトダイオードＰＤと転送レジスタ
（４０、５０）との間にそれぞれ個別に制御できる電荷
排出手段（ＧＬＧ＿Ｒ、ＧＬＧ＿Ｂ）を設けたことで、
ＲとＢの画素の両方のチャネルに対する積分時間が互い
に独立して制御できるようになった。
【００３６】次に、本発明の第２の実施例によるカラー
ラインセンサを図７〜図９を参照して説明する。図６は
第２の実施例のカラーラインセンサのＲ／Ｂ−ｃｈのラ
インの部分拡大図であり、図７は動作波形図、図８
（Ａ）は１画素分の断面図、図８（Ｂ）は図８（Ａ）の
位置に対応するポテンシャル図で、図９は動作時のポテ
ンシャル図である。図８（Ａ）において、領域２０１〜
２０６は、図５（Ａ）のものと同じ導電型シリコン領域
を示す。
ラインセンサを図７〜図９を参照して説明する。図６は
第２の実施例のカラーラインセンサのＲ／Ｂ−ｃｈのラ
インの部分拡大図であり、図７は動作波形図、図８
（Ａ）は１画素分の断面図、図８（Ｂ）は図８（Ａ）の
位置に対応するポテンシャル図で、図９は動作時のポテ
ンシャル図である。図８（Ａ）において、領域２０１〜
２０６は、図５（Ａ）のものと同じ導電型シリコン領域
を示す。
【００３７】この実施例においてもＲ／Ｂ−ｃｈのライ
ンを第１の実施例と同様に２線振り分け構成とし、Ｒ画
素の信号電荷を上側の転送レジスタ４５に、Ｂ画素の信
号電荷を下側の転送レジスタ５５に移送する。なお、以
下の説明においてＲ画素とＢ画素のチャネルの動作は同
じであるので、サフィックスＲとＢは省略する。
ンを第１の実施例と同様に２線振り分け構成とし、Ｒ画
素の信号電荷を上側の転送レジスタ４５に、Ｂ画素の信
号電荷を下側の転送レジスタ５５に移送する。なお、以
下の説明においてＲ画素とＢ画素のチャネルの動作は同
じであるので、サフィックスＲとＢは省略する。
【００３８】図６において、太い実線が第１のポリシリ
コン層の転送電極Ｐ１で、太い破線で描いてあるのが第
１のポリシリコン層上に絶縁膜（図示せず。）を介して
形成された第２のポリシリコン層の転送電極Ｐ２であ
る。第１のポリシリコン層を実線で示し、第２のポリシ
リコン層を破線で示す。
コン層の転送電極Ｐ１で、太い破線で描いてあるのが第
１のポリシリコン層上に絶縁膜（図示せず。）を介して
形成された第２のポリシリコン層の転送電極Ｐ２であ
る。第１のポリシリコン層を実線で示し、第２のポリシ
リコン層を破線で示す。
【００３９】フォトダイオード部１５に隣接して第２の
ポリシリコン層の電位で制御される排出ゲートＣＬＧが
あり、それに隣接して電荷を排出するドレインＣＬＤが
配置される。排出ゲートＣＬＧは、ｐ- 型領域２０１上
に絶縁膜を介して第２のポリシリコン層を有する。
ポリシリコン層の電位で制御される排出ゲートＣＬＧが
あり、それに隣接して電荷を排出するドレインＣＬＤが
配置される。排出ゲートＣＬＧは、ｐ- 型領域２０１上
に絶縁膜を介して第２のポリシリコン層を有する。
【００４０】さらに、フォトダイオード部１５に隣接し
て第１ポリシリコン層で形成された電極部ＳＴが配置さ
れる。さらに、電極部ＳＴに隣接して移送ゲートである
転送電極ＴＧが配置されている。ここで、電極部ＳＴの
電極上には第２ポリシリコン層で形成された隣接画素の
ための排出ゲートＣＬＧの電極が配置されているが、そ
の下に第１のポリシリコン層の電極部ＳＴが配置されて
いるために、この隣接画素のための排出ゲートＣＬＧに
印加された電圧の影響は無視できる。
て第１ポリシリコン層で形成された電極部ＳＴが配置さ
れる。さらに、電極部ＳＴに隣接して移送ゲートである
転送電極ＴＧが配置されている。ここで、電極部ＳＴの
電極上には第２ポリシリコン層で形成された隣接画素の
ための排出ゲートＣＬＧの電極が配置されているが、そ
の下に第１のポリシリコン層の電極部ＳＴが配置されて
いるために、この隣接画素のための排出ゲートＣＬＧに
印加された電圧の影響は無視できる。
【００４１】従って、図８（Ａ）の断面図と図８（Ｂ）
のポテンシャル図に示すように電極部ＳＴの下のチャネ
ルポテンシャルは排出ゲートＣＬＧの電位によらず、電
極部ＳＴ部に印加した電位のみで決まることになる。
のポテンシャル図に示すように電極部ＳＴの下のチャネ
ルポテンシャルは排出ゲートＣＬＧの電位によらず、電
極部ＳＴ部に印加した電位のみで決まることになる。
【００４２】Ｒ画素のフォトダイオードＰＤ＿Ｒは、下
に位置する排出ドレインＣＬＤ＿ＲにゲートＣＬＧを介
して不要の電荷を排出し、上に位置する蓄積部ＳＴ＿Ｒ
に必要な電荷を蓄積する。
に位置する排出ドレインＣＬＤ＿ＲにゲートＣＬＧを介
して不要の電荷を排出し、上に位置する蓄積部ＳＴ＿Ｒ
に必要な電荷を蓄積する。
【００４３】Ｂ画素のフォトダイオードＰＤ＿Ｂは、上
に位置する排出ドレインＣＬＤ＿ＢにゲートＣＬＧを介
して不要の電荷を排出し、下に位置する蓄積部ＳＴ＿Ｂ
に必要な電荷を蓄積する。
に位置する排出ドレインＣＬＤ＿ＢにゲートＣＬＧを介
して不要の電荷を排出し、下に位置する蓄積部ＳＴ＿Ｂ
に必要な電荷を蓄積する。
【００４４】排出ドレインＣＬＤ＿Ｂを形成する第２ポ
リシリコン層は蓄積部ＳＴ＿Ｒを形成する第１ポリシリ
コン層の上部に絶縁膜を介して延在し、排出ドレインＣ
ＬＤ＿Ｒを形成する第２ポリシリコン層は蓄積部ＳＴ＿
Ｂを形成する第１ポリシリコン層の上部に絶縁膜を介し
て延在する。
リシリコン層は蓄積部ＳＴ＿Ｒを形成する第１ポリシリ
コン層の上部に絶縁膜を介して延在し、排出ドレインＣ
ＬＤ＿Ｒを形成する第２ポリシリコン層は蓄積部ＳＴ＿
Ｂを形成する第１ポリシリコン層の上部に絶縁膜を介し
て延在する。
【００４５】さらに、図７の波形図と図９の動作ポテン
シャル図を参照して動作をさらに説明する。排出ゲート
ＣＬＧにハイレベル信号（図７の５Ｖ）の電圧が印加さ
れている状態では、フォトダイオードＰＤとドレインＣ
ＬＤとの間にチャネルが形成されるため、ゲートがオン
状態であり、フォトダイオードＰＤから電極部ＳＴに流
入した電荷は全てドレインＣＬＤへと流出して電荷が蓄
積せず、空の状態を維持する。すなわち、積分動作は行
われない。これは図９（Ｂ）のポテンシャル状態に対応
する。図９（Ｂ）〜（Ｆ）は、図９（Ａ）の構成に対応
するポテンシャル図である。図９（Ａ）は、図８（Ａ）
の構成と同じである。
シャル図を参照して動作をさらに説明する。排出ゲート
ＣＬＧにハイレベル信号（図７の５Ｖ）の電圧が印加さ
れている状態では、フォトダイオードＰＤとドレインＣ
ＬＤとの間にチャネルが形成されるため、ゲートがオン
状態であり、フォトダイオードＰＤから電極部ＳＴに流
入した電荷は全てドレインＣＬＤへと流出して電荷が蓄
積せず、空の状態を維持する。すなわち、積分動作は行
われない。これは図９（Ｂ）のポテンシャル状態に対応
する。図９（Ｂ）〜（Ｆ）は、図９（Ａ）の構成に対応
するポテンシャル図である。図９（Ａ）は、図８（Ａ）
の構成と同じである。
【００４６】次に、排出ゲートＣＬＧにローレベル（図
７のＬＯ）の電圧を印加すると、排出ゲートＣＬＧ下に
形成されたチャネルが遮断されるため、排出ゲートがオ
フ状態となり、フォトダイオードＰＤに発生した電荷は
全てフォトダイオードに蓄積される。これは図９（Ｃ）
の積分開始（電荷蓄積開始）状態に対応する。
７のＬＯ）の電圧を印加すると、排出ゲートＣＬＧ下に
形成されたチャネルが遮断されるため、排出ゲートがオ
フ状態となり、フォトダイオードＰＤに発生した電荷は
全てフォトダイオードに蓄積される。これは図９（Ｃ）
の積分開始（電荷蓄積開始）状態に対応する。
【００４７】次に電荷を移送する際には転送クロックφ
１をハイレベルに保持した状態で、電極ＳＴと、ゲート
ＴＧにハイレベル信号を印加すると、フォトダイオード
ＰＤに蓄積されていた信号電荷が転送レジスタ４５、５
５に転送される。これは図９（Ｄ）〜（Ｆ）に対応す
る。信号電荷が転送レジスタへ移送された後は、信号電
荷はφ１とφ２の電極に与えられる転送パルス（図７の
短い周期のパルス）によって順次出力部に読みだされ
る。
１をハイレベルに保持した状態で、電極ＳＴと、ゲート
ＴＧにハイレベル信号を印加すると、フォトダイオード
ＰＤに蓄積されていた信号電荷が転送レジスタ４５、５
５に転送される。これは図９（Ｄ）〜（Ｆ）に対応す
る。信号電荷が転送レジスタへ移送された後は、信号電
荷はφ１とφ２の電極に与えられる転送パルス（図７の
短い周期のパルス）によって順次出力部に読みだされ
る。
【００４８】以上説明した実施例によれば、Ｇ−ｃｈと
Ｒ／Ｂ−ｃｈのＣＣＤをいずれも２線振り分け方式の構
造とすることにより、Ｒ／Ｂ−ｃｈのＲ画素チャネルと
Ｂ画チャネルとが２列のＣＣＤに分離でき、各チャネル
で独立して積分時間を制御することが可能となる。つま
り、Ｇ画素、Ｒ画素、Ｂ画素のそれぞれに積分時間を独
立して最適に制御できる。
Ｒ／Ｂ−ｃｈのＣＣＤをいずれも２線振り分け方式の構
造とすることにより、Ｒ／Ｂ−ｃｈのＲ画素チャネルと
Ｂ画チャネルとが２列のＣＣＤに分離でき、各チャネル
で独立して積分時間を制御することが可能となる。つま
り、Ｇ画素、Ｒ画素、Ｂ画素のそれぞれに積分時間を独
立して最適に制御できる。
【００４９】なお、本発明は以上説明した実施例のもの
に限るものではなく、実施例の開示にもとづき様々な変
更や改良が当業者であれば可能であることは自明であろ
う。
に限るものではなく、実施例の開示にもとづき様々な変
更や改良が当業者であれば可能であることは自明であろ
う。
【００５０】
【発明の効果】本発明によれば、色信号用の第１と第２
の光電変換素子を含む光電変換素子列に、光電変換素子
の蓄積電荷の排出を制御する第１と第２の電荷排出手段
を第１と第２の光電変換素子毎に個別に設けたために、
電荷蓄積時間すなわち積分時間を第１の光電反感素子と
第２の光電変換素子とで個別の制御することができる。
そのために、各色信号の積分時間を最適に個別設定して
Ｓ／Ｎを向上した固体撮像装置を得ることができる。
の光電変換素子を含む光電変換素子列に、光電変換素子
の蓄積電荷の排出を制御する第１と第２の電荷排出手段
を第１と第２の光電変換素子毎に個別に設けたために、
電荷蓄積時間すなわち積分時間を第１の光電反感素子と
第２の光電変換素子とで個別の制御することができる。
そのために、各色信号の積分時間を最適に個別設定して
Ｓ／Ｎを向上した固体撮像装置を得ることができる。
【図１】本発明の実施例によるカラーラインセンサのＲ
／Ｂ−ｃｈの平面図である。
／Ｂ−ｃｈの平面図である。
【図２】本発明の実施例によるカラーラインセンサのＧ
−ｃｈの平面図である。
−ｃｈの平面図である。
【図３】図１の実施例のＲ／Ｂ−ｃｈの部分拡大平面図
である。
である。
【図４】図１の実施例の動作を説明する信号波形図であ
る。
る。
【図５】図１の実施例の１画素分の断面図と、それに対
応したポテンシャル図である。
応したポテンシャル図である。
【図６】本発明の第２の実施例によるカラーラインセン
サのＲ／Ｂ−ｃｈの平面図である。
サのＲ／Ｂ−ｃｈの平面図である。
【図７】図６の実施例の動作を説明する信号波形図であ
る。
る。
【図８】図６の実施例の１画素分の断面図と、それに対
応したポテンシャル図である。
応したポテンシャル図である。
【図９】図６の実施例の動作を説明するためのポテンシ
ャル図である。
ャル図である。
１０、１５ フォトダイオード部 ２０、３０ 電荷蓄積部 ４０、５０、４５、５５ 転送レジスタ部 ＰＤ フォトダイオード ＢＧ ゲート ＣＬＧ 排出ゲート ＣＬＤ ドレイン ＴＧ 移送ゲート φ１、φ２ 電極
Claims (4)
- 【請求項１】 感応する光の色が互いに異なる複数の第
１と第２の光電変換素子を含み、該第１と第２の光電変
換素子が交互に隣接して配列した光電変換素子列と、 前記複数の第１の光電変換素子の各々に隣接して、該第
１の光電変換素子により光電変換して得られた電荷を蓄
積する第１の電荷蓄積部列と、 前記第１の電荷蓄積部列に隣接して配置され、前記第１
の電荷蓄積部に蓄積された電荷を読みだす第１の電荷読
み出し手段と、 前記第１の電荷読み出し手段に隣接して配置され、読み
出された電荷を順次外部へ転送する第１転送手段と、 前記第１の電荷蓄積部列と異なる位置に配置され、前記
複数の第２の光電変換素子の各々に隣接して、前記第２
の光電変換素子により光電変換して得られた電荷を蓄積
する第２の電荷蓄積部列と、 前記第２の電荷蓄積部列に隣接して配置され、前記第２
の電荷蓄積部列に蓄積された電荷を読みだす第２の電荷
読み出し手段と、 前記第２の電荷読み出し手段に隣接して配置され、読み
出された電荷を順次外部へ転送する第２転送手段と、 前記第１の電荷蓄積部列の各電荷蓄積部に隣接して、前
記第１の電荷蓄積部の電荷を排出する第１の電荷排出手
段と、 前記第２の電荷蓄積部列の各電荷蓄積部に隣接して、前
記第２の電荷蓄積部の電荷を排出する第２の電荷排出手
段とを有することを特徴とする固体撮像装置。 - 【請求項２】 前記第１の電荷蓄積部列と前記第２の電
荷蓄積部列とは、前記光電変換素子列を中心にして互い
に実質的に対称な位置関係で配置されていることを特徴
とする請求項１記載の固体撮像装置。 - 【請求項３】 前記第１の電荷排出手段と、前記第２の
電荷排出手段の排出動作タイミングが個別に制御可能で
あることを特徴とする請求項１又は２記載の固体撮像装
置。 - 【請求項４】 感応する光の色が互いに異なり、光電変
換して電荷を生成する複数の第１と第２の光電変換素子
を含み、該第１と第２の光電変換素子が交互に隣接して
配列した光電変換素子列と、 前記複数の第１の光電変換素子の各々に隣接して、第１
の電極部材と絶縁膜と電荷蓄積半導体領域との積層構造
を有し、該第１の光電変換素子により光電変換して得ら
れた電荷を蓄積する第１の電荷蓄積部列と、 前記第１の電荷蓄積部列に隣接して配置され、前記第１
の電荷蓄積部に蓄積された電荷を読みだす第１の電荷読
み出し手段と、 前記第１の電荷読み出し手段に隣接して配置され、読み
出された電荷を順次外部へ転送する第１転送手段と、 前記第１の光電変換素子に隣接して設けられ、前記第１
の電極部材とは別の第２の電極部材と絶縁膜と半導体領
域との積層構造を有し、該第１の光電変換素子により生
成される電荷を排出することができる第１の電荷排出制
御手段と、 前記光電変換素子列に対して前記第１の電荷蓄積部列と
反対側に前記第２の光電変換素子に隣接して配置され、
第１の電極部材と絶縁膜と電荷蓄積半導体領域との積層
構造を有する第２の電荷蓄積部列と、 前記第１の電荷蓄積部列に隣接して配置され、該第１の
電荷蓄積部列に蓄積された電荷を読みだす第２の電荷読
み出し手段と、 前記第２の電荷読み出し手段に隣接して配置され、読み
だされた電荷を順次転送して出力する第２転送手段と、 前記光電変換素子列に対して前記第２の電荷蓄積部と反
対側に、前記第２の光電変換素子と隣接して配置され、
第２の電極部材と絶縁膜と半導体領域との積層構造を有
し、該第２の光電変換素子により生成される電荷を排出
することができる第２の電荷排出制御手段とを有し、 前記第２の電荷排出制御手段を形成する第２の電極部材
は前記第１の電荷蓄積手段を形成する第１の電極部材の
上部に絶縁膜を介して延在し、 前記第１の電荷排出制御手段を形成する第２の電極部材
は前記第２の電荷蓄積手段を形成する第１の電極部材の
上部に絶縁膜を介して延在するように配置された固体撮
像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13541298A JP3970425B2 (ja) | 1998-05-18 | 1998-05-18 | 固体撮像装置 |
| US09/311,291 US6552747B1 (en) | 1998-05-18 | 1999-05-14 | Solid state image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13541298A JP3970425B2 (ja) | 1998-05-18 | 1998-05-18 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11331491A true JPH11331491A (ja) | 1999-11-30 |
| JP3970425B2 JP3970425B2 (ja) | 2007-09-05 |
Family
ID=15151132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13541298A Expired - Fee Related JP3970425B2 (ja) | 1998-05-18 | 1998-05-18 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6552747B1 (ja) |
| JP (1) | JP3970425B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770860B1 (en) * | 2000-02-14 | 2004-08-03 | Dalsa, Inc. | Dual line integrating line scan sensor |
| US7880785B2 (en) * | 2004-07-21 | 2011-02-01 | Aptina Imaging Corporation | Rod and cone response sensor |
| US8194297B2 (en) * | 2007-08-07 | 2012-06-05 | Canon Kabushiki Kaisha | Method for controlling linear sensor, and image reading apparatus |
| US8587706B2 (en) | 2008-01-30 | 2013-11-19 | Gentex Corporation | Imaging device |
| US8629927B2 (en) | 2008-04-09 | 2014-01-14 | Gentex Corporation | Imaging device |
| EP2815393B1 (en) | 2012-02-14 | 2023-04-05 | Gentex Corporation | High dynamic range imager system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8824340D0 (en) * | 1988-10-18 | 1988-11-23 | Xerox Corp | Colour detection/recognition apparatus |
| JPH08223356A (ja) * | 1994-12-13 | 1996-08-30 | Fuji Xerox Co Ltd | カラーリニアイメージセンサ及び画像処理装置 |
| US6166831A (en) * | 1997-12-15 | 2000-12-26 | Analog Devices, Inc. | Spatially offset, row interpolated image sensor |
| JPH11205532A (ja) * | 1998-01-14 | 1999-07-30 | Toshiba Corp | 固体撮像装置 |
-
1998
- 1998-05-18 JP JP13541298A patent/JP3970425B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-14 US US09/311,291 patent/US6552747B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6552747B1 (en) | 2003-04-22 |
| JP3970425B2 (ja) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8582009B2 (en) | Solid-state image sensor and image sensing apparatus | |
| JP3249819B2 (ja) | イメージセンサ | |
| US7440019B2 (en) | Solid-state image pick-up device | |
| US7218347B2 (en) | Photoelectric conversion element and solid-state image sensing device using the same | |
| EP1870937A1 (en) | Layout of control lines within an active pixel sensor | |
| JP4171137B2 (ja) | 固体撮像装置及びその制御方法 | |
| US6573935B1 (en) | Two-dimensional solid state image pickup device | |
| JPH11205532A (ja) | 固体撮像装置 | |
| JPH11331491A (ja) | 固体撮像装置 | |
| US7034876B2 (en) | Solid-state image pickup device and method for driving the same | |
| JP4514912B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| JPH07235655A (ja) | 固体撮像装置 | |
| JP2001053267A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JP2008258498A (ja) | 固体撮像装置 | |
| JPH01125074A (ja) | 固体撮像装置 | |
| US7212240B1 (en) | Imager with a row of photodiodes or pinned photo diodes | |
| JP4251313B2 (ja) | 固体撮像装置 | |
| US20060164532A1 (en) | Solid state imaging apparatus and driving method for the solid stateimaging apparatus | |
| JPH0150156B2 (ja) | ||
| JPH09307816A (ja) | Ｃｃｄ | |
| JP2699895B2 (ja) | イメージセンサの駆動方法 | |
| US7405758B2 (en) | Image pickup device and driving method therefor | |
| JPH05244340A (ja) | 固体撮像素子 | |
| JP3367852B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060512 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |