JPH11332244A

JPH11332244A - 電源回路

Info

Publication number: JPH11332244A
Application number: JP12930898A
Authority: JP
Inventors: Katsuhiko Shimizu; 克彦清水
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1998-05-12
Filing date: 1998-05-12
Publication date: 1999-11-30
Anticipated expiration: 2018-05-12
Also published as: JP3615052B2

Abstract

(57)【要約】【課題】入力される交流電源系統の如何に係らず、定常
時の損失をほぼ一定化し得る電源回路を提供する。【解決手段】１００Ｖ交流電源の入力時に倍電圧整流回
路を構成し、２００Ｖ交流電源の入力時にブリッジ整流
回路を構成し、２種の交流電源を略同一値の直流電圧Ｖ
０に変換して出力する。遅延回路５の第１のダイオード
５１は、第３のコンデンサ５３を一方向に充電する回路
ＩＣ１を構成する。第２のダイオード５２は、第１のダ
イオード５１とは異なる交流電源６の位相で、第３のコ
ンデンサ５３に蓄積された電荷を第４のコンデンサ５４
に移す回路ＩＣ２を構成する。切替駆動回路４は、第４
のコンデンサ５４の端子電圧Ｖｃが予め定められた電圧
に上昇したとき、切替回路３をオンにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＡＣ１００
ＶとＡＣ２００Ｖの交流入力に対し、前者に対しては倍
電圧整流、後者には全波整流になるように切替え、電圧
値の異なる２種の交流電源系に対して、略同一値の直流
出力を得るようにした電源回路に関する。

【０００２】

【従来の技術】この種の電源回路において、倍電圧整流
回路及び全波整流回路の切替に当たっては、切替スイッ
チを手動で操作することが可能であるが、切り替え忘れ
や誤操作、及び、それに伴う危険を回避する手段とし
て、商用電源の相違に応じて、全波整流及び倍電圧整流
に自動的に切り替える回路構成が主流になっている。特
開昭６２ー１７８１７３号公報、特開昭６０ー２７９１
６号公報及び特開平３ー１４５９２６号公報等は、その
ような自動切替技術を開示している。自動切替を行なう
には、交流入力電圧を検出し、その検出信号に基づい
て、トライアック等の三端子スイッチ素子でなる切替回
路を制御する。

【０００３】この種の電源装置では、接続される２種類
の交流電源系に対して、略同一値の直流出力電圧を得る
ことに主眼がおかれ、入力電流の大小については、あま
り論じられたことがない。

【０００４】ところが、この種の電源装置では、電圧値
の異なる２種の交流電源系が選択的に接続され、接続さ
れる交流電源の電圧値の高低に反比例して、入力電流が
変化する。このため、低い電圧値を持つ交流電源系が接
続された場合、電源装置の交流入力側において、通常、
ラインに直列に挿入される突入電流制限素子により、定
常時の損失が大きくなり、効率が低下する。しかも、突
入電流制限素子としては、低い電圧値を持つ交流電源系
に対応できる大容量のものを使用しなければならない。

【０００５】突入電流制限素子の抵抗値を低下させれ
ば、定常時の損失を低減させることができる。しかし、
この場合には、突入電流が大きくなってしまう。

【０００６】即ち、突入電流を抑制するため、突入電流
制限素子の抵抗値を高くすると、定常時の損失が増え、
定常時損失を低下させようとして、突入電流制限素子の
抵抗値を低下させると突入電流が増える結果となり、突
入電流を増加させずに、定常時損失を低減させること
は、容易ではない。

【０００７】この問題解決を狙った先行技術文献として
は、実開昭６２ー４８９３号公報をあげることができ
る。この先行技術では、倍電圧整流及び全波整流の別に
応じて、異なる抵抗値を持つ突入電流制限抵抗が選択さ
れるようになっている。

【０００８】しかしながら、この先行技術によっても、
電圧値の異なる２種の交流電源系において、突入電流制
限素子における定常時の損失の差はかなりある。例えば
１００Ｗの電源装置において、ＡＣ１００Ｖ入力時とＡ
Ｃ２００Ｖ入力時とにおいて、突入電流値が突入電流が
２０Ａとなるように、各々の突入電流正弦抵抗値を選択
した場合を想定すると、ＡＣ１００Ｖ交流電源系の場合
の定常時損失は、ＡＣ２００Ｖ交流電源系に比較して、
２倍になる。

【０００９】突入電流抑制方法として、特開昭６０ー１
２１９２４号公報には、突入電流制限抵抗と並列に接続
された短絡手段の短絡動作を、平滑コンデンサが充分に
充電されるまで、遅延させる技術が開示されている。し
かし、この構成の場合は、突入電流制限抵抗と並列に短
絡手段を接続しなければならない。

【００１０】

【発明が解決しようとする課題】そこで、本発明の課題
は、入力される交流電源系統の如何に係らず、突入電流
を増加させずに、定常時の損失をほぼ一定化し得る電源
回路を提供することである。

【００１１】

【課題を解決するための手段】上述した課題解決のた
め、本発明に係る電源回路は、ダイオードブリッジ回路
と、コンデンサ回路と、切換回路と、突入電流制限回路
と、遅延回路と、切替駆動回路とを含み、電圧値の異な
る２種の交流電源が選択的に入力され、前記２種の交流
電源を略同一値の直流電圧に変換して出力する。

【００１２】前記ダイオードブリッジ回路は、交流入力
端及び整流出力端を有する。前記コンデンサ回路は、少
なくとも、第１のコンデンサ及び第２のコンデンサを含
み、前記第１のコンデンサ及び前記第２のコンデンサ
は、前記ダイオードブリッジ回路の整流出力端間におい
て互いに直列に接続されている。

【００１３】前記切換回路は、一方の交流電源の入力時
に閉路されて前記ダイオードブリッジ回路による倍電圧
整流回路を構成し、他方の交流電源の入力時には開路さ
れて前記ダイオードブリッジ回路による全波整流回路が
構成されるように、前記ダイオードブリッジ回路の交流
入力端の１つと、前記第１のコンデンサ及び第２のコン
デンサの接続点との間に接続されている。

【００１４】前記突入電流制限回路は、入力電流ライン
に対する突入電流制限抵抗値が、前記倍電圧整流回路及
び全波整流回路の別に応じて変化する。

【００１５】前記遅延回路は、第１のダイオードと、第
２のダイオードと、第３のコンデンサと、第４のコンデ
ンサとを含む。前記第１のダイオードは、前記交流電源
のある位相において前記第３のコンデンサを一方向に充
電する回路を構成する。前記第２のダイオードは、前記
第１のダイオードとは異なる前記交流電源位相で、前記
第３のコンデンサ及び前記第４のコンデンサの直列回路
を構成し、前記第３のコンデンサに蓄積された電荷に応
じて前記第４のコンデンサを充電する回路を構成する。

【００１６】前記切替駆動回路は、前記第４のコンデン
サの端子電圧が予め定められた動作電圧に上昇したと
き、前記切替回路をオンにする。

【００１７】上記構成において、交流電源が、例えばＡ
Ｃ１００ＶとＡＣ２００Ｖとの間で選択される場合を想
定する。ＡＣ２００Ｖが選択されたとき、切換回路が開
路される。すると、ＡＣ２００Ｖの交流入力は、全波整
流回路で全波整流され、その整流出力が第１のコンデン
サ及び第２のコンデンサにより平滑化され、直流ライン
間にＡＣ２００Ｖに対応した直流電圧が得られる。

【００１８】交流電源としてＡＣ１００Ｖが選択された
場合は、切換回路が閉じられる。すると、一の半サイク
ル時には、全波整流回路を構成するダイオードの１つを
通してＡＣ１００Ｖが整流され、その整流出力が第１の
コンデンサによって平滑化される。このとき、第１のコ
ンデンサの端子電圧はＡＣ１００Ｖに対応した直流電圧
となる。

【００１９】一方、他の半サイクル時には、全波整流回
路を構成する他のダイオードを通してＡＣ１００Ｖが整
流され、その整流出力が第２のコンデンサによって平滑
化される。このとき、第２のコンデンサの端子電圧はＡ
Ｃ１００Ｖに対応した直流電圧となる。直流ライン間に
は、正サイクル時の端子電圧と負サイクル時の端子電圧
を重ね合せた倍電圧直流電圧が得られる。

【００２０】突入電流制限回路は、入力電流ラインに対
する突入電流制限抵抗値が、倍電圧整流回路及び全波整
流回路の別に応じて変化する。具体的には、突入電流制
限抵抗値は、ＡＣ１００Ｖ交流電源系が接続され、倍電
圧整流回路が構成される場合の方が、ＡＣ２００Ｖ交流
電源系が接続され、全波整流回路が構成される場合より
も低くなる。これにより、ＡＣ１００Ｖ交流電源系が接
続されたときの損失を減少させ、効率を向上させること
ができる。

【００２１】本発明に係る電源回路は、更に、遅延回路
及び切替駆動回路を含んでいる。遅延回路において、第
１のダイオードは、交流電源のある位相において、第３
のコンデンサを一方向に充電する回路を構成する。これ
により、第３のコンデンサが充電される。第２のダイオ
ードは、第１のダイオードとは異なる交流電源位相で、
第３のコンデンサ及び第４のコンデンサの直列回路を構
成し、第３のコンデンサに蓄積された電荷に応じて第４
のコンデンサを充電する回路を構成する。この回路作用
により、電源投入後、第４のコンデンサの端子電圧が上
昇していく。

【００２２】切替駆動回路は、第４のコンデンサの端子
電圧が予め定められた電圧に上昇したとき、切替回路を
オンにする。これにより、全波整流回路から倍電圧整流
回路に自動的に切り替えられることになる。切替駆動回
路を動作させる第４のコンデンサの端子電圧は、上述し
たように、電源投入後、次第に上昇していく。従って、
切替駆動回路により切替回路がオンになるタイミング
は、電源投入時から少し遅れる。この遅れ時間の間、全
波整流回路が維持され、第１のコンデンサ及び第２のコ
ンデンサが充電される。

【００２３】このため、切替回路がオンとなって、全波
整流回路から倍電圧整流回路に切り替わった時点では、
第１のコンデンサ及び第２のコンデンサの充電が進んで
おり、従って、切替回路がオンした時の突入電流が低下
する。

【００２４】本発明は、上述した回路作用によって、突
入電流を抑制するのであって、突入電流制限抵抗値を増
大させて突入電流を抑制するものではない。突入電流制
限抵抗値を小さくしても、突入電流は無視できる程度の
僅かな増加に抑制できる。従って、ＡＣ１００Ｖ交流電
源のための突入電流制限抵抗値を小さくして定常時損失
を低下させ、ＡＣ１００Ｖ及びＡＣ２００Ｖの交流電源
の両定常時損失をほぼ一致させることができる。

【００２５】本発明に係る電源回路は、例えばスイッチ
ング電源のようにそれ自体独立した形態を取る電源のみ
ならず、各種電子機器の電源部等のように独立した形態
を取らない電源等にも、広く適用し得る。

【００２６】

【発明の実施の形態】図１は本発明に係る電源回路の電
気回路接続図である。本発明に係る電源回路は、ダイオ
ードブリッジ回路１と、コンデンサ回路２と、切換回路
３と、切替駆動回路４と、補助電源回路５とを含み、電
圧値の異なる２種の交流電源６、例えばＡＣ１００Ｖ及
びＡＣ２００Ｖが選択的に入力され、これらの２種の交
流電源６を略同一値の直流電圧Ｖ０に変換して出力す
る。この直流電圧Ｖ０が負荷７に供給される。負荷７の
代表例はスイッチング電源である。スイッチング電源に
は、それ自体が独立した電源のみならず、各種電子機器
の電源部等のように独立した形態を取らない電源等も含
まれる。

【００２７】ダイオードブリッジ回路１は、交流入力端
ａ、ｂ及び整流出力端ｃ、ｄを有する。コンデンサ回路
２は、少なくとも第１のコンデンサ２１及び第２のコン
デンサ２２を含み、第１のコンデンサ２１及び第２のコ
ンデンサ２２は、ダイオードブリッジ回路１の整流出力
端ｃーｄ間において直列に接続されている。

【００２８】切換回路３は、一方の交流電源６の入力時
に閉路されてダイオードブリッジ回路１による倍電圧整
流回路を構成し、他方の交流電源６の入力時に開路され
てダイオードブリッジ回路１による全波整流回路が構成
されるように、ダイオードブリッジ回路１の交流入力端
ｂと、第１のコンデンサ２１及び第２のコンデンサ２２
の接続点ｅとの間に接続されている。図示された切替回
路３は、トライアック等の双方向性三端子スイッチ素子
で構成され、双方向性三端子スイッチ素子のゲートに切
替駆動回路４からのトリガ信号が供給される回路構成と
なっている。

【００２９】上記構成において、交流電源６が、例えば
ＡＣ１００ＶとＡＣ２００Ｖとの間で選択される場合に
おいて、ＡＣ２００Ｖが選択されたとき、切替駆動回路
４から供給されるゲートトリガ信号により、切換回路３
が開路される。すると、ＡＣ２００Ｖの交流入力は、ダ
イオードブリッジ回路１で全波整流され、その整流出力
が第１のコンデンサ２１及び第２のコンデンサ２２によ
り平滑化され、直流ライン間にＡＣ２００Ｖに対応した
直流電圧Ｖ０が得られる。

【００３０】交流電源６としてＡＣ１００Ｖが選択され
た場合は、切換回路３が閉じられる。すると、正サイク
ル時には、ダイオードブリッジ回路１を構成するダイオ
ードの１つを通してＡＣ１００Ｖが整流され、その整流
出力が第１のコンデンサ２１によって平滑化される。こ
のとき、第１のコンデンサ２１の端子電圧はＡＣ１００
Ｖに対応した直流電圧となる。一方、負サイクル時に
は、ダイオードブリッジ回路１を構成する他のダイオー
ドを通してＡＣ１００Ｖが整流され、その整流出力が第
２のコンデンサ２２によって平滑化される。このとき、
第２のコンデンサ２２の端子電圧はＡＣ１００Ｖに対応
した直流電圧となる。よって、直流ライン間には、正サ
イクル時の端子電圧と負サイクル時の端子電圧を重ね合
せた倍電圧直流電圧Ｖ０が得られる。

【００３１】抵抗Ｒ１及びＲ２は突入電流制限回路を構
成する。突入電流制限回路は、入力電流ラインに対する
突入電流制限抵抗値が、倍電圧整流回路及び全波整流回
路の別に応じて変化する。具体的には、ＡＣ１００Ｖの
交流電源６が接続された場合、切替回路３がオンとな
り、倍電圧整流回路が構成されるので、突入電流制限抵
抗値は、抵抗Ｒ１となる。

【００３２】ＡＣ２００Ｖの交流電源６が接続された場
合、切替回路３がオフとなリ、ダイオードブリッジ回路
１が全波整流回路として動作するので、突入電流制限抵
抗値は、抵抗Ｒ１と抵抗Ｒ２との和（Ｒ１＋Ｒ２）とな
る。即ち、突入電流制限抵抗値は、ＡＣ１００Ｖの交流
電源６が接続された場合の方が、ＡＣ２００Ｖの交流電
源６が接続された場合よりも低くなる。これにより、Ａ
Ｃ１００Ｖの交流電源６が接続されたときの損失を減少
させ、効率を向上させることができる。

【００３３】本発明に係る電源回路は、更に、遅延回路
５及び切替駆動回路４を含んでいる。実施例に示す遅延
回路５において、第１のダイオード５１は、図２に示す
ように、交流電源６のある位相において、第３のコンデ
ンサ５３を一方向に充電する回路ＩＣ１を構成する。こ
れにより、第３のコンデンサ５３が充電される。

【００３４】第２のダイオード５２は、第１のダイオー
ド５１とは異なる交流電源６の位相で、第３のコンデン
サ５３及び第４のコンデンサ５４の直列回路を構成し、
第３のコンデンサ５３に蓄積された電荷に応じて、第４
のコンデンサ５４を充電する回路ＩＣ２を構成する。こ
の回路作用により、電源投入後、交流電源６の交流サイ
クルによって、第４のコンデンサ５４の端子電圧Ｖｃが
上昇していく。

【００３５】図４は交流電源６の位相と、第１及び第２
のダイオード５１、５２による第３及び第４のコンデン
サ５３、５４の充電タイミングとの関係を示す図であ
る。図において、参照符号ＩＣ１は第３のコンデンサ５
３に流れる電流、参照符号ＩＣ２は第３のコンデンサ５
３及び第４のコンデンサ５４に流れる電流を示してい
る。参照符号Ｖａｃは交流電源６の波形である。横軸は
交流電源６の位相を示す。

【００３６】図示するように、第１のダイオード５１を
通して、第３のコンデンサ５３に充電電流ＩＣ１が流れ
るのは、交流電源６から供給される交流電圧Ｖａｃが下
降する位相、即ち、ｄ（Ｖａｃ）／ｄｔ＜０の範囲であ
る。

【００３７】また、第２のダイオード５２が導通し、第
３のコンデンサ５３に蓄積された電荷に応じて、第４の
コンデンサ５４を充電する回路ＩＣ２が構成され、電流
ＩＣ２が流れるるのは、交流電圧Ｖａｃが上昇する位
相、即ち、ｄ（Ｖａｃ）／ｄｔ＞０の範囲である。

【００３８】切替駆動回路４は、第４のコンデンサ５４
の端子電圧Ｖｃが予め定められた電圧に上昇したとき、
切替回路３をオンにする。これにより、全波整流回路か
ら倍電圧整流回路に自動的に切り替えられることにな
る。切替駆動回路４を動作させる第４のコンデンサ５４
の端子電圧Ｖｃは、上述したように、電源投入後、次第
に上昇していく。従って、切替駆動回路４により切替回
路３がオンになるタイミングは、電源投入時から少し遅
れる。この遅れ時間の間、全波整流回路が維持され、第
１のコンデンサ２１及び第２のコンデンサ２２が充電さ
れる。

【００３９】このため、切替回路３がオンとなって、全
波整流回路から倍電圧整流回路に切り替わった時点で
は、第１のコンデンサ２１及び第２のコンデンサ２２の
充電が進んでおり、従って、切替回路３がオンした時の
突入電流が低下する。

【００４０】本発明では、上述した回路作用によって、
突入電流を抑制するのであって、突入電流制限抵抗値Ｒ
１を増大させて突入電流を抑制するものではない。突入
電流制限抵抗値Ｒ１を小さくしても、突入電流は無視で
きる程度の僅かな増加に留まる。従って、突入電流を増
加させずに、ＡＣ１００Ｖの交流電源６のための突入電
流制限抵抗値Ｒ１を小さくして定常時損失を低下させ、
ＡＣ１００Ｖの交流電源６を接続した時の定常時損失
を、ＡＣ２００Ｖの交流電源６を接続した時の定常時損
失とほぼ一致させることができる。

【００４１】図１に示す実施例は、更に、入力電圧検出
回路８を含んでいる。入力電圧検出回路８は、ＡＣ１０
０Ｖ及びＡＣ２００Ｖの交流電源６のうち、交流電圧値
の高いＡＣ２００Ｖの交流電源６が入力されたとき、第
４のコンデンサ５４の端子電圧Ｖｃが、切替駆動回路４
の動作電圧に到達するのを阻止する。図示された実施例
では、切替駆動回路４の入力側において、第４のコンデ
ンサ５４に並列に接続されたスイッチ素子９を有してい
る。入力電圧検出回路８は、ＡＣ２００Ｖの交流電源６
が入力されたとき、スイッチ素子９をオンさせる。これ
により、第４のコンデンサ５４の端子電圧Ｖｃが、切替
駆動回路４の動作電圧に到達するのが阻止される。従っ
て、ＡＣ２００Ｖの交流電源６が入力されたときは、切
替回路３はオフの状態に保たれ、ダイオードブリッジ回
路１による全波整流回路が構成される。

【００４２】図５は本発明に係る電源回路の別の実施例
を示す電気回路図である。図１に示された実施例の構成
部分と同一の構成部分については、同一の参照符号を付
してある。この実施例においても、補助電源回路５は、
第１のダイオード５１と、第２のダイオード５２と、第
３のコンデンサ５３と、第４のコンデンサ５４とを含
む。第１のダイオード５１は、図６に示すように、交流
電源６のある位相において、交流電源６により第３のコ
ンデンサ５３を充電する回路ＩＣ１を構成する。これに
より、第３のコンデンサ５３が充電される。第１のダイ
オード５１を通して、第３のコンデンサ５３が充電され
る交流電源６の位相は、交流電源６から供給される交流
電圧Ｖａｃが上昇する位相、即ち、ｄ（Ｖａｃ）／ｄｔ
＞０の範囲である。

【００４３】第２のダイオード５２は、図７に示すよう
に、第１のダイオード５１とは異なる交流電源６の位相
で、第３のコンデンサ５３及び第４のコンデンサ５４の
直列回路を構成し、第３のコンデンサ５３に蓄積された
電荷に応じて第４のコンデンサ５４を充電する回路ＩＣ
２を構成する。この回路作用により、電源投入後、第４
のコンデンサ５４の端子電圧Ｖｃが上昇していく。この
回路作用を生じる交流電源６の位相は、交流電圧Ｖａｃ
が低下する位相、即ち、ｄ（Ｖａｃ）／ｄｔ＜０の範囲
である。

【００４４】切替駆動回路４は、第４のコンデンサ５４
の端子電圧Ｖｃが予め定められた電圧に上昇したとき、
切替回路３をオンにする。これにより、全波整流回路か
ら倍電圧整流回路に自動的に切り替えられることにな
る。切替駆動回路４を動作させる第４のコンデンサ５４
の端子電圧Ｖｃは、上述したように、電源投入後、次第
に上昇していく。従って、切替駆動回路４により切替回
路３がオンになるタイミングは、電源投入時から少し遅
れる。この遅れ時間の間、全波整流回路が維持され、第
１のコンデンサ２１及び第２のコンデンサ２２が充電さ
れる。

【００４５】このため、切替回路３がオンとなって、全
波整流回路から倍電圧整流回路に切り替わった時点で
は、第１のコンデンサ２１及び第２のコンデンサ２２の
充電が進んでおり、従って、切替回路３がオンした時の
突入電流が低下する。

【００４６】この実施例の場合も、上述した回路作用に
よって、突入電流を抑制するのであって、突入電流制限
抵抗値Ｒ１を増大させて突入電流を抑制するものではな
い。突入電流制限抵抗値を小さくしても、突入電流は無
視できる程度の僅かな増加に留まる。従って、突入電流
を増加させずに、ＡＣ１００Ｖの交流電源６のための突
入電流制限抵抗値Ｒ１を小さくして定常時損失を低下さ
せ、ＡＣ１００Ｖの交流電源６を接続した時の定常時損
失を、ＡＣ２００Ｖの交流電源６を接続した時の定常時
損失とほぼ一致させることができる。

【００４７】図８は本発明に係る電源回路の具体的な回
路例を示している。図において、図１〜図６に示された
構成部分と同一の構成部分については、同一の参照符号
を付してある。実施例において、切替駆動回路４は、コ
ンデンサ４１、抵抗４２、双方向性スイッチ素子（ダイ
アック）４３及び抵抗４４を含んでいる。コンデンサ４
１の一端は第４のコンデンサ５４の一端に接続され、他
端は抵抗４２の一端に接続されている。抵抗４２の他端
は、双方向性スイッチ素子４３の第１の電極に接続さ
れ、双方向性スイッチ素子４３の第２の電極は、切替回
路３を構成する双方向性三端子スイッチ素子のゲートに
接続されている。抵抗４４は、コンデンサ４１と抵抗４
２の接続点と、第４のコンデンサ５４の他端との間に接
続されている。

【００４８】ＡＣ１００Ｖの交流電源６が供給されてい
る場合において、第４のコンデンサ５４の端子電圧Ｖｃ
が予め定められた電圧に上昇すると、切替回路３を構成
する双方向性三端子スイッチ素子がオンになる。これに
より、全波整流回路から倍電圧整流回路に自動的に切り
替えられることになる。切替駆動回路４を動作させる第
４のコンデンサ５４の端子電圧Ｖｃは、上述したよう
に、電源投入後、次第に上昇していく。従って、切替駆
動回路４により切替回路３がオンになるタイミングは、
電源投入時から少し遅れる。この遅れ時間の間、全波整
流回路が維持され、第１のコンデンサ２１及び第２のコ
ンデンサ２２が充電される。

【００４９】このため、切替回路３がオンとなって、全
波整流回路から倍電圧整流回路に切り替わった時点で
は、第１のコンデンサ２１及び第２のコンデンサ２２の
充電が進んでおり、従って、切替回路３がオンした時の
突入電流が低下する。結局、入力される交流電源系統の
如何に係らず、定常時の損失をほぼ一定化し得ることに
なる。

【００５０】入力電圧検出回路８は、抵抗８１と、ツェ
ナーダイオード８２と、トランジスタ８３と、抵抗８４
とを含む。抵抗８１及びツェナーダイオード８２は直列
に接続され、直列接続回路の両端が、電源ラインとトラ
ンジスタ８３のベースとに接続されている。トランジス
タ８３のコレクタは、抵抗８４を介して、スイッチ素子
９に導かれている。

【００５１】スイッチ素子９はトランジスタでなり、そ
のエミッタが第４のコンデンサ５４の一端に接続され、
コレクタが、入力電圧検出回路８を構成するトランジス
タ８３のベースに接続されている。スイッチ素子９を構
成するトランジスタのベースには、抵抗８４を通して、
入力電圧検出回路８を構成するトランジスタ８３のコレ
クタ出力が供給される。

【００５２】上述した入力電圧検出回路８において、Ａ
Ｃ２００Ｖの交流電源６が入力されたとき、ツェナーダ
イオード８２が導通し、それによってトランジスタ８３
がオンになる。トランジスタ８３がオンになると、続い
て、スイッチ素子９を構成するトランジスタがオンにな
る。スイッチ素子９を構成するトランジスタがオンにな
ると、トランジスタ８３がオン状態に保持される。これ
ら２つのトランジスタ８３、９によって、第４のコンデ
ンサ５４が短絡される。このため、第４のコンデンサ５
４の端子電圧Ｖｃが、ほぼゼロに保たれることになり、
切替回路３がオフの状態に保たれ、ダイオードブリッジ
回路１による全波整流回路が構成される。

【００５３】図９は本発明に係る電源回路の具体的な回
路例を示している。図において、図８に示された構成部
分と同一の構成部分については、同一の参照符号を付し
てある。実施例において、切替回路３は双方向性三端子
スイッチ素子によって構成されている。双方向性三端子
スイッチ素子の第１の電極は、突入電流制限用抵抗Ｒ２
に接続されている。双方向性三端子スイッチ素子の第２
の電極は、第１のコンデンサ２１及び第２のコンデナの
接続点ｅに接続されている。

【００５４】ＡＣ１００Ｖの交流電源６が入力されてい
て、切替回路３がオンになり、倍電圧整流回路が構成さ
れている場合、抵抗Ｒ１による突入電流制限作用が得ら
れる。ＡＣ２００Ｖの交流電源６が入力されていて、切
替回路３がオフになり、全波整流回路が構成されている
場合、抵抗（Ｒ１＋Ｒ２）による突入電流制限作用が得
られる。

【００５５】切替駆動回路４は、ツェナーダイオード４
５、抵抗４６及び発光ダイオード４７の直列回路と、双
方向性フォトスイッチ素子４８とを含んでいる。ツェナ
ーダイオード４５、抵抗４６及び発光ダイオード４７の
直列回路は第４のコンデンサ５４の両端に接続されてい
る。双方向性フォトスイッチ素子４８は発光ダイオード
４７によって駆動される。双方向性フォトスイッチ素子
４８は第１の電極が切替回路３を構成する双方向性スイ
ッチ素子のゲートに接続され、第２の電極が、切替回路
３を構成する双方向性三端子スイッチ素子の第２の電極
に接続されている。勿論、発光ダイオード４７と双方向
性スイッチ素子４８とが一体となったフォトトライアッ
クを用いてもよい。

【００５６】ＡＣ１００Ｖの交流電源６が供給されてい
る場合において、第４のコンデンサ５４の端子電圧Ｖｃ
が予め定められた電圧に上昇すると、切替回路３を構成
するツェナーダイオード４５が導通し、発光ダイオード
４７が発光する。発光ダイオード４７が発光すると、双
方向性フォトスイッチ素子４８が導通し、切替回路３を
構成する双方向性三端子スイッチ素子がオンになる。こ
れにより、全波整流回路から倍電圧整流回路に自動的に
切り替えられることになる。切替駆動回路４を動作させ
る第４のコンデンサ５４の端子電圧Ｖｃは、上述したよ
うに、電源投入後、次第に上昇していく。従って、切替
駆動回路４により切替回路３がオンになるタイミング
は、電源投入時から少し遅れる。この遅れ時間の間、全
波整流回路が維持され、第１のコンデンサ２１及び第２
のコンデンサ２２が充電される。

【００５７】このため、切替回路３がオンとなって、全
波整流回路から倍電圧整流回路に切り替わった時点で
は、第１のコンデンサ２１及び第２のコンデンサ２２の
充電が進んでおり、従って、突入電流が抑制される。結
局、入力される交流電源系統の如何に係らず、定常時の
損失をほぼ一定化し得ることになる。

【００５８】

【発明の効果】以上述べたように、本発明によれば、入
力される交流電源系統の如何に係らず、定常時の損失を
ほぼ一定化し得る電源回路を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る電源回路の電気回路図である。

【図２】図１に示した電源回路の動作を説明する電気回
路図である。

【図３】図１に示した電源回路の別の動作を説明する電
気回路図である。

【図４】交流電源の位相と、第１及び第２のダイオード
による第３及び第４のコンデンサの充電タイミングとの
関係を示す図である。

【図５】本発明に係る電源回路の別の実施例を示す電気
回路図である。

【図６】図５に示した電源回路の動作を説明する電気回
路図である。

【図７】図５に示した電源回路の別の動作を説明する電
気回路図である。

【図８】本発明に係る電源回路の別の実施例を示す電気
回路図である。

【図９】本発明に係る電源回路の更に別の実施例を示す
電気回路図である。

【符号の説明】

１ダイオードブリッジ回路２コンデンサ回路２１第１のコンデンサ２２第２のコンデンサ３切替回路４制御回路５遅延回路５１第１のダイオード５２第２のダイオード５３第３のコンデンサ５４第４のコンデンサ４切替駆動回路８入力電圧検出回路

Claims

【特許請求の範囲】

【請求項１】ダイオードブリッジ回路と、コンデンサ
回路と、切換回路と、突入電流制限回路と、遅延回路
と、切替駆動回路とを含み、電圧値の異なる２種の交流
電源が選択的に入力され、前記２種の交流電源を略同一
値の直流電圧に変換して出力する電源回路であって、前記ダイオードブリッジ回路は、交流入力端及び整流出
力端を有しており、前記コンデンサ回路は、少なくとも、第１のコンデンサ
及び第２のコンデンサを含み、前記第１のコンデンサ及
び前記第２のコンデンサは、前記ダイオードブリッジ回
路の整流出力端間において互いに直列に接続されてお
り、前記切換回路は、一方の交流電源の入力時に閉路されて
前記ダイオードブリッジ回路による倍電圧整流回路を構
成し、他方の交流電源の入力時に開路されて前記ダイオ
ードブリッジ回路による全波整流回路が構成されるよう
に、前記ダイオードブリッジ回路の交流入力端の１つ
と、前記第１のコンデンサ及び第２のコンデンサの接続
点との間に接続されており、前記突入電流制限回路は、前記倍電圧整流回路及び全波
整流回路の別に応じて、入力電流ラインに対する突入電
流制限抵抗値が変化し、前記遅延回路は、第１のダイオードと、第２のダイオー
ドと、第３のコンデンサと、第４のコンデンサとを含
み、前記第１のダイオードは、前記交流電源のある位相で、
前記第３のコンデンサを一方向に充電する回路を構成
し、前記第２のダイオードは、前記第１のダイオードとは異
なる前記交流電源位相において、前記第３のコンデンサ
及び前記第４のコンデンサの直列回路を構成し、前記第
３のコンデンサに蓄積された電荷に応じて前記第４のコ
ンデンサを充電する回路を構成し、前記切替駆動回路は、前記第４のコンデンサの端子電圧
が予め定められた電圧に上昇したとき、前記切替回路を
オンにする電源回路。
【請求項２】請求項１に記載された電源回路であっ
て、更に、入力電圧検出回路を含み、前記入力電圧検出回路
は、前記２種の交流電源のうち、交流電圧値の高い交流
電源が入力されたとき、前記第４のコンデンサの端子電
圧が、前記切替駆動回路の動作電圧に到達するのを阻止
する電源回路。
【請求項３】請求項１または２の何れかに記載された
電源回路であって、前記切替駆動回路は、双方向性スイッチ素子を含む電源
回路。