JPH11337945A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH11337945A JPH11337945A JP14633098A JP14633098A JPH11337945A JP H11337945 A JPH11337945 A JP H11337945A JP 14633098 A JP14633098 A JP 14633098A JP 14633098 A JP14633098 A JP 14633098A JP H11337945 A JPH11337945 A JP H11337945A
- Authority
- JP
- Japan
- Prior art keywords
- common electrode
- liquid crystal
- electrode
- orientation control
- auxiliary conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 広視野角液晶表示装置の輝度のばらつきを
防ぐ。 【解決手段】液晶の配向を分割するために共通電極中に
電極膜層の不在領域として形成された配向制御窓34が互
いに近接し、共通電極の線幅が狭くなった細線領域に、
補助導電線35を設ける。共通電極の配線抵抗が下げられ
るので、信号の遅延による輝度のばらつきが防がれる。
防ぐ。 【解決手段】液晶の配向を分割するために共通電極中に
電極膜層の不在領域として形成された配向制御窓34が互
いに近接し、共通電極の線幅が狭くなった細線領域に、
補助導電線35を設ける。共通電極の配線抵抗が下げられ
るので、信号の遅延による輝度のばらつきが防がれる。
Description
【０００１】
【発明の属する技術分野】本発明は、広視野角の液晶表
示装置（ＬＣＤ）に関する。
示装置（ＬＣＤ）に関する。
【０００２】
【従来の技術】近年、ＬＣＤ、有機エレクトロルミネッ
センス（ＥＬ）ディスプレイ、プラズマディスプレイ
等、のフラットパネルディスプレイの開発が盛んに行わ
れ、実用化が進められている。中でも、ＬＣＤは薄型、
低消費電力などの点で優れており、既にＯＡ機器、ＡＶ
機器の分野で主流となっている。特に、各画素に画素情
報の書き換えタイミングを制御するスイッチング素子と
してＴＦＴを配したアクティブマトリクス型ＬＣＤは、
大画面、高精細の動画表示が可能となるため、各種テレ
ビジョン、パーソナルコンピュータ、更には、携帯コン
ピュータ、デジタルスチルカメラ、ビデオカメラ等のモ
ニターに多く用いられている。
センス（ＥＬ）ディスプレイ、プラズマディスプレイ
等、のフラットパネルディスプレイの開発が盛んに行わ
れ、実用化が進められている。中でも、ＬＣＤは薄型、
低消費電力などの点で優れており、既にＯＡ機器、ＡＶ
機器の分野で主流となっている。特に、各画素に画素情
報の書き換えタイミングを制御するスイッチング素子と
してＴＦＴを配したアクティブマトリクス型ＬＣＤは、
大画面、高精細の動画表示が可能となるため、各種テレ
ビジョン、パーソナルコンピュータ、更には、携帯コン
ピュータ、デジタルスチルカメラ、ビデオカメラ等のモ
ニターに多く用いられている。
【０００３】ＴＦＴは絶縁性基板上に金属層とともに半
導体層を所定の形状に形成することにより得られる電界
効果型トランジスタ（ＦＥＴ：field effect transisto
r）である。アクティブマトリクス型ＬＣＤにおいて
は、ＴＦＴは、液晶を挟んだ一対の基板間に形成され
た、液晶を駆動するための各キャパシタンスに接続され
ている。
導体層を所定の形状に形成することにより得られる電界
効果型トランジスタ（ＦＥＴ：field effect transisto
r）である。アクティブマトリクス型ＬＣＤにおいて
は、ＴＦＴは、液晶を挟んだ一対の基板間に形成され
た、液晶を駆動するための各キャパシタンスに接続され
ている。
【０００４】図３はＬＣＤの一部拡大平面図、図４はそ
のＣ−Ｃ線に沿った断面図である。基板（５０）上に、
Ｃｒ、Ｔｉ、Ｔａ等のゲート電極（５１）及びゲートラ
イン（５２）が形成され、これを覆ってゲート絶縁膜
（５３）が形成されている。ゲート絶縁膜（５３）上に
は、ｐ−Ｓｉ膜（５４）が、ゲート電極（５１）の上方
を通過するように、島状に形成されている。ｐ−Ｓｉ膜
（５４）は、ゲート電極（５１）の直上領域がノンドー
プのチャンネル領域（ＣＨ）とされ、チャンネル領域
（ＣＨ）の両側は、燐等のＮ型不純物が低濃度にドーピ
ングされた低濃度領域（ＬＤ：lightly doped）（Ｌ
Ｄ）、更にその外側は、同じ不純物が高濃度にドーピン
グされたソース領域（ＮＳ）及びドレイン領域（ＮＤ）
となっており、ＬＤＤ構造とされている。
のＣ−Ｃ線に沿った断面図である。基板（５０）上に、
Ｃｒ、Ｔｉ、Ｔａ等のゲート電極（５１）及びゲートラ
イン（５２）が形成され、これを覆ってゲート絶縁膜
（５３）が形成されている。ゲート絶縁膜（５３）上に
は、ｐ−Ｓｉ膜（５４）が、ゲート電極（５１）の上方
を通過するように、島状に形成されている。ｐ−Ｓｉ膜
（５４）は、ゲート電極（５１）の直上領域がノンドー
プのチャンネル領域（ＣＨ）とされ、チャンネル領域
（ＣＨ）の両側は、燐等のＮ型不純物が低濃度にドーピ
ングされた低濃度領域（ＬＤ：lightly doped）（Ｌ
Ｄ）、更にその外側は、同じ不純物が高濃度にドーピン
グされたソース領域（ＮＳ）及びドレイン領域（ＮＤ）
となっており、ＬＤＤ構造とされている。
【０００５】チャンネル領域（ＣＨ）の上には、低濃度
領域（ＬＤ）を形成する際に、イオン注入時のマスクと
して用いられた注入ストッパー（５５）が残されてい
る。ｐ−Ｓｉ膜（５４）を覆って層間絶縁膜（５６）が
形成され、層間絶縁膜（５６）上にはドレイン電極（５
７）、ソース電極（５８）、及び、ドレインライン（５
９）が形成されている。ドレイン電極（５７）とソース
電極（５８）は、各々、層間絶縁膜（５６）に開口され
たコンタクトホールを介して、ｐ−Ｓｉ膜（５４）のド
レイン領域（ＮＤ）及びソース領域（ＮＳ）に接続され
ている。これらドレイン電極（５７）およびソース電極
（５８）を覆って、ＳＯＧ、ＢＰＳＧ、アクリル樹脂等
の平坦化絶縁膜（６１）が形成され、この平坦化絶縁膜
（６１）上にはＩＴＯ（indium tin oxide）、あるい
は、Ａｌからなる画素電極（６０）が形成され、平坦化
絶縁膜（６１）に開口されたコンタクトホールを介して
ソース電極（５８）に接続されている。この上には、ポ
リイミド等の垂直配向膜（８５）が形成されている。以
上、ＴＦＴ基板が構成されている。このＴＦＴ基板（５
０）に対向する位置には基板（７０）が配置され、基板
（７０）上には、フィルムレジストからなるＲ、Ｇ、Ｂ
のカラーフィルター（７１）が形成され、各々の画素電
極（６０）に対応する位置に設けられている。カラーフ
ィルター（７１）の間隙には、不透光性のブラックマト
リクス（７２）が設けられている。これらカラーフィル
ター（７１）及びブラックマトリクス（７２）の層上に
は、ＩＴＯの共通電極（７３）が形成されている。共通
電極（７３）中には、ＩＴＯの不在により形成された配
向制御窓（７４）が設けられている。配向制御窓（７
４）は、図３に示されているように、画素の中央部を縦
断するとともに、両端から斜め方向に二股に分かれ、画
素の角部へ向かった形状とされている。共通電極（７
３）上には、基板（５０）側と同じ垂直配向膜（８６）
が設けられている。以上、対向基板が構成されている。
領域（ＬＤ）を形成する際に、イオン注入時のマスクと
して用いられた注入ストッパー（５５）が残されてい
る。ｐ−Ｓｉ膜（５４）を覆って層間絶縁膜（５６）が
形成され、層間絶縁膜（５６）上にはドレイン電極（５
７）、ソース電極（５８）、及び、ドレインライン（５
９）が形成されている。ドレイン電極（５７）とソース
電極（５８）は、各々、層間絶縁膜（５６）に開口され
たコンタクトホールを介して、ｐ−Ｓｉ膜（５４）のド
レイン領域（ＮＤ）及びソース領域（ＮＳ）に接続され
ている。これらドレイン電極（５７）およびソース電極
（５８）を覆って、ＳＯＧ、ＢＰＳＧ、アクリル樹脂等
の平坦化絶縁膜（６１）が形成され、この平坦化絶縁膜
（６１）上にはＩＴＯ（indium tin oxide）、あるい
は、Ａｌからなる画素電極（６０）が形成され、平坦化
絶縁膜（６１）に開口されたコンタクトホールを介して
ソース電極（５８）に接続されている。この上には、ポ
リイミド等の垂直配向膜（８５）が形成されている。以
上、ＴＦＴ基板が構成されている。このＴＦＴ基板（５
０）に対向する位置には基板（７０）が配置され、基板
（７０）上には、フィルムレジストからなるＲ、Ｇ、Ｂ
のカラーフィルター（７１）が形成され、各々の画素電
極（６０）に対応する位置に設けられている。カラーフ
ィルター（７１）の間隙には、不透光性のブラックマト
リクス（７２）が設けられている。これらカラーフィル
ター（７１）及びブラックマトリクス（７２）の層上に
は、ＩＴＯの共通電極（７３）が形成されている。共通
電極（７３）中には、ＩＴＯの不在により形成された配
向制御窓（７４）が設けられている。配向制御窓（７
４）は、図３に示されているように、画素の中央部を縦
断するとともに、両端から斜め方向に二股に分かれ、画
素の角部へ向かった形状とされている。共通電極（７
３）上には、基板（５０）側と同じ垂直配向膜（８６）
が設けられている。以上、対向基板が構成されている。
【０００６】これらＴＦＴ基板（５０）と対向基板（７
０）の間には、負の誘電率異方性を有する液晶（８０）
が装填されている。
０）の間には、負の誘電率異方性を有する液晶（８０）
が装填されている。
【０００７】このＬＣＤは、画素電極（６０）の下地に
平坦化絶縁膜（６１）を設けるとともに、共通電極（７
３）中に、ＩＴＯ膜の不在領域として形成された配向制
御窓（７４）が設けた点に特徴がある。配向制御窓（７
４）の近傍は、電圧印加時にも電圧無印加時と同様、無
電界あるいは液晶が駆動する閾値以下の弱電界となって
おり、この領域において、液晶分子（８１）は、常時、
初期の垂直配向状態に固定される。
平坦化絶縁膜（６１）を設けるとともに、共通電極（７
３）中に、ＩＴＯ膜の不在領域として形成された配向制
御窓（７４）が設けた点に特徴がある。配向制御窓（７
４）の近傍は、電圧印加時にも電圧無印加時と同様、無
電界あるいは液晶が駆動する閾値以下の弱電界となって
おり、この領域において、液晶分子（８１）は、常時、
初期の垂直配向状態に固定される。
【０００８】一方、画素電極（６０）のエッジ部では、
電圧印加時に、対向する共通電極（７３）へ向かって斜
めに傾斜した電界（８２）が形成されている。負の誘電
率異方性を有する液晶分子（８１）は、傾斜した電界
（８２）に抗するように、斜め電界（８２）が傾斜した
方角とは、反対の方角へ傾斜するように仕向けられ、所
望の配向に制御される。このように、画素電極（６０）
の４辺に関して、内側へ向かって傾いた液晶の配向の境
界は、配向制御窓（７４）上で固定され、配向制御窓
（７４）を境に配向が割れたいわゆる画素分割が行わ
れ、広視野角化が実現される。また、平坦化絶縁膜（６
１）は、画素電極（６０）を平坦化して、その上の垂直
配向膜（８５）と液晶（８０）との接触界面を平坦化す
ることにより、液晶の配向が乱れるのを防ぎ、斜め方向
電界（８２）による配向の制御性を向上している。
電圧印加時に、対向する共通電極（７３）へ向かって斜
めに傾斜した電界（８２）が形成されている。負の誘電
率異方性を有する液晶分子（８１）は、傾斜した電界
（８２）に抗するように、斜め電界（８２）が傾斜した
方角とは、反対の方角へ傾斜するように仕向けられ、所
望の配向に制御される。このように、画素電極（６０）
の４辺に関して、内側へ向かって傾いた液晶の配向の境
界は、配向制御窓（７４）上で固定され、配向制御窓
（７４）を境に配向が割れたいわゆる画素分割が行わ
れ、広視野角化が実現される。また、平坦化絶縁膜（６
１）は、画素電極（６０）を平坦化して、その上の垂直
配向膜（８５）と液晶（８０）との接触界面を平坦化す
ることにより、液晶の配向が乱れるのを防ぎ、斜め方向
電界（８２）による配向の制御性を向上している。
【０００９】
【発明が解決しようとする課題】このように図４及び図
５に示すＬＣＤは、広視野角化を実現するものである
が、共通電極（７３）に配向制御窓（７４）を設けるた
め、共通電極（７３）がパターニングされている。共通
電極（７３）を構成するＩＴＯは、Ｃｒ、Ａｌ等、他の
不透光性メタルに比して、抵抗が高い。それでも、共通
電極（７３）に配向制御窓（７４）を設けない場合は、
ＩＴＯが基板（７０）に全面的に設けられるので、時定
数が大幅に上昇することが無く表示に悪影響は出ない。
これに対して、図４及び図５に示すように、共通電極
（７３）に配向制御窓（７４）を設けた場合、その分、
ＩＴＯの線幅が狭まるので配線抵抗が増大する。特に、
図４から分かるように、配向制御窓（７４）の四支の各
先端部が、隣接の画素における配向制御窓（７４）の先
端部と近接する部分では、ＩＴＯの線幅が最も狭くなる
ので、配線抵抗が増大して時定数が上昇し、配向制御窓
（７４）を挟んだ両側の領域間で電位差が生じる。この
ため、共通電極（７３）の入力端から遠い画素では、入
力端に近い画素よりも共通電極（７３）に印加された信
号電圧の遅延が大きく、この結果、液晶（８０）に印加
される電圧が、異なってしまい、輝度がばらつくという
問題を招く。
５に示すＬＣＤは、広視野角化を実現するものである
が、共通電極（７３）に配向制御窓（７４）を設けるた
め、共通電極（７３）がパターニングされている。共通
電極（７３）を構成するＩＴＯは、Ｃｒ、Ａｌ等、他の
不透光性メタルに比して、抵抗が高い。それでも、共通
電極（７３）に配向制御窓（７４）を設けない場合は、
ＩＴＯが基板（７０）に全面的に設けられるので、時定
数が大幅に上昇することが無く表示に悪影響は出ない。
これに対して、図４及び図５に示すように、共通電極
（７３）に配向制御窓（７４）を設けた場合、その分、
ＩＴＯの線幅が狭まるので配線抵抗が増大する。特に、
図４から分かるように、配向制御窓（７４）の四支の各
先端部が、隣接の画素における配向制御窓（７４）の先
端部と近接する部分では、ＩＴＯの線幅が最も狭くなる
ので、配線抵抗が増大して時定数が上昇し、配向制御窓
（７４）を挟んだ両側の領域間で電位差が生じる。この
ため、共通電極（７３）の入力端から遠い画素では、入
力端に近い画素よりも共通電極（７３）に印加された信
号電圧の遅延が大きく、この結果、液晶（８０）に印加
される電圧が、異なってしまい、輝度がばらつくという
問題を招く。
【００１０】
【課題を解決するための手段】本発明はこの課題を解決
するために成され、第１の基板上に設けられた複数の画
素電極と、第２の基板上に設けられた共通電極と、前記
第１の基板と第２の基板の間に設けられた液晶とを有す
る液晶表示装置において、前記画素電極に対向する前記
共通電極中には、電極膜層の不在領域として形成された
配向制御窓が設けられ、かつ、前記配向制御窓が互いに
近接した領域にのみ、前記共通電極に重ねて、補助導電
線が設けられている構成である。
するために成され、第１の基板上に設けられた複数の画
素電極と、第２の基板上に設けられた共通電極と、前記
第１の基板と第２の基板の間に設けられた液晶とを有す
る液晶表示装置において、前記画素電極に対向する前記
共通電極中には、電極膜層の不在領域として形成された
配向制御窓が設けられ、かつ、前記配向制御窓が互いに
近接した領域にのみ、前記共通電極に重ねて、補助導電
線が設けられている構成である。
【００１１】これにより、共通電極の抵抗が配向制御窓
によって大きくなることが抑えられるので、共通電極の
配線抵抗が上昇することによって信号が遅延して、輝度
がばらつきが防がれる。
によって大きくなることが抑えられるので、共通電極の
配線抵抗が上昇することによって信号が遅延して、輝度
がばらつきが防がれる。
【００１２】
【発明の実施の形態】図１は、本発明の実施の形態にか
かるＬＣＤの一部拡大平面図であり、図２はそのＡ−Ａ
線に沿った断面図、図３はＢ−Ｂ線に沿った断面図であ
る。基板（１０）上に、Ｃｒ、Ｔｉ、Ｔａ等のゲート電
極（１１）、及び、同一行につきゲート電極（１１）を
相互につなぐゲートライン（１２）が形成され、これを
覆ってゲート絶縁膜（１３）が形成されている。ゲート
絶縁膜（１３）上には、ｐ−Ｓｉ膜（１４）が、ゲート
電極（１１）の上方を通過するように、島状に形成され
ている。ｐ−Ｓｉ膜（１４）は、ゲート電極（１１）の
直上領域がノンドープのチャンネル領域（ＣＨ）とさ
れ、チャンネル領域（ＣＨ）の両側は、燐等のＮ型不純
物が低濃度にドーピングされた低濃度領域（ＬＤ）、更
にその外側は、同じ不純物が高濃度にドーピングされた
ソース領域（ＮＳ）及びドレイン領域（ＮＤ）となって
おり、ＬＤＤ構造とされている。
かるＬＣＤの一部拡大平面図であり、図２はそのＡ−Ａ
線に沿った断面図、図３はＢ−Ｂ線に沿った断面図であ
る。基板（１０）上に、Ｃｒ、Ｔｉ、Ｔａ等のゲート電
極（１１）、及び、同一行につきゲート電極（１１）を
相互につなぐゲートライン（１２）が形成され、これを
覆ってゲート絶縁膜（１３）が形成されている。ゲート
絶縁膜（１３）上には、ｐ−Ｓｉ膜（１４）が、ゲート
電極（１１）の上方を通過するように、島状に形成され
ている。ｐ−Ｓｉ膜（１４）は、ゲート電極（１１）の
直上領域がノンドープのチャンネル領域（ＣＨ）とさ
れ、チャンネル領域（ＣＨ）の両側は、燐等のＮ型不純
物が低濃度にドーピングされた低濃度領域（ＬＤ）、更
にその外側は、同じ不純物が高濃度にドーピングされた
ソース領域（ＮＳ）及びドレイン領域（ＮＤ）となって
おり、ＬＤＤ構造とされている。
【００１３】チャンネル領域（ＣＨ）の上には、低濃度
領域（ＬＤ）を形成する際に、イオン注入時のマスクと
して用いられた注入ストッパー（１５）が残されてい
る。ｐ−Ｓｉ膜（１４）を覆って、シリコン酸化膜とシ
リコン窒化膜の積層膜からなる層間絶縁膜（１６）が形
成され、層間絶縁膜（１６）上にはドレイン電極（１
７）、ソース電極（１８）、及び、同一行につきドレイ
ン電極（１７）を相互につなぐドレインライン（１９）
が形成されている。ドレイン電極（１７）とソース電極
（１８）は、各々層間絶縁膜（１６）に開口されたコン
タクトホールを介して、ｐ−Ｓｉ膜（１４）のドレイン
領域（ＮＤ）及びソース領域（ＮＳ）に接続されてい
る。これらドレイン電極（１７）およびソース電極（１
８）及びドレインライン（１９）を覆って、ＳＯＧ、Ｂ
ＰＳＧ、アクリル樹脂等の平坦化絶縁膜（２１）が形成
され、この平坦化絶縁膜（２１）上にはＩＴＯ（indium
tin oxide）、あるいは、Ａｌからなる画素電極（２
０）が形成されている。画素電極（２０）は、平坦化絶
縁膜（２１）に開口されたコンタクトホールを介してソ
ース電極（１８）に接続されている。画素電極（２０）
の上には、ポリイミド等の垂直配向膜（４５）が形成さ
れている。
領域（ＬＤ）を形成する際に、イオン注入時のマスクと
して用いられた注入ストッパー（１５）が残されてい
る。ｐ−Ｓｉ膜（１４）を覆って、シリコン酸化膜とシ
リコン窒化膜の積層膜からなる層間絶縁膜（１６）が形
成され、層間絶縁膜（１６）上にはドレイン電極（１
７）、ソース電極（１８）、及び、同一行につきドレイ
ン電極（１７）を相互につなぐドレインライン（１９）
が形成されている。ドレイン電極（１７）とソース電極
（１８）は、各々層間絶縁膜（１６）に開口されたコン
タクトホールを介して、ｐ−Ｓｉ膜（１４）のドレイン
領域（ＮＤ）及びソース領域（ＮＳ）に接続されてい
る。これらドレイン電極（１７）およびソース電極（１
８）及びドレインライン（１９）を覆って、ＳＯＧ、Ｂ
ＰＳＧ、アクリル樹脂等の平坦化絶縁膜（２１）が形成
され、この平坦化絶縁膜（２１）上にはＩＴＯ（indium
tin oxide）、あるいは、Ａｌからなる画素電極（２
０）が形成されている。画素電極（２０）は、平坦化絶
縁膜（２１）に開口されたコンタクトホールを介してソ
ース電極（１８）に接続されている。画素電極（２０）
の上には、ポリイミド等の垂直配向膜（４５）が形成さ
れている。
【００１４】このＴＦＴ基板（１０）に対向する位置に
は、間に液晶層（４０）を挟んで対向基板となる基板
（３０）が配置されている。基板（３０）上には、フィ
ルムレジストからなるＲ、Ｇ、Ｂのカラーフィルター
（３１）が形成され、各々の画素電極（２０）に対応す
る位置に設けられている。カラーフィルター（３１）の
間には、遮光性のフィルムレジストからなるブラックマ
トリクス（３２）が設けられている。これらカラーフィ
ルター（３１）及びブラックマトリクス（３２）の層上
にはＩＴＯ等の共通電極（３３）が形成されている。共
通電極（３３）中には、ＩＴＯの不在により形成された
配向制御窓（３４）が設けられている。配向制御窓（３
４）は、図１に示されているように、画素の中央部を縦
断するとともに、そこより４５°程度の角度をもって二
股に分かれ、画素の角部へ向かった形状とされている。
共通電極（３３）上には、一部の領域に、Ａｌ、Ｃｒ、
Ｍｏ、Ｔａ等の低抵抗膜からなる本発明の補助導電線
（３５）が設けられている。これら共通電極（３３）及
び補助導電線（３５）の上には、基板（１０）側と同じ
垂直配向膜（４６）が設けられている。
は、間に液晶層（４０）を挟んで対向基板となる基板
（３０）が配置されている。基板（３０）上には、フィ
ルムレジストからなるＲ、Ｇ、Ｂのカラーフィルター
（３１）が形成され、各々の画素電極（２０）に対応す
る位置に設けられている。カラーフィルター（３１）の
間には、遮光性のフィルムレジストからなるブラックマ
トリクス（３２）が設けられている。これらカラーフィ
ルター（３１）及びブラックマトリクス（３２）の層上
にはＩＴＯ等の共通電極（３３）が形成されている。共
通電極（３３）中には、ＩＴＯの不在により形成された
配向制御窓（３４）が設けられている。配向制御窓（３
４）は、図１に示されているように、画素の中央部を縦
断するとともに、そこより４５°程度の角度をもって二
股に分かれ、画素の角部へ向かった形状とされている。
共通電極（３３）上には、一部の領域に、Ａｌ、Ｃｒ、
Ｍｏ、Ｔａ等の低抵抗膜からなる本発明の補助導電線
（３５）が設けられている。これら共通電極（３３）及
び補助導電線（３５）の上には、基板（１０）側と同じ
垂直配向膜（４６）が設けられている。
【００１５】本発明の補助導電線（３５）は、図１に示
すように、各画素における配向制御窓（３４）の先端が
互いに接近し、共通電極（３３）であるＩＴＯの線幅が
狭くなった細線領域に設けられている。図１に示すよう
な、配向制御窓（３４）のパターン形状では、４つの画
素が接近する領域において、４つの配向制御窓（３４）
の先端部が集まることにより形成された十字形状のＩＴ
Ｏ線上に重なるようにして十字形状の補助導電線（３
５）が形成されている。補助導電線（３５）は、ＩＴＯ
の細線領域をわたるように設けられているので、配線抵
抗の上昇が抑えられて時定数の上昇が防がれる。この結
果、配向制御窓（３４）の両側の領域で電位差が生じる
ことが無され、従って、共通電極（３３）の全域で電圧
が均一にされるので、全画素において、液晶（４０）へ
印加される電圧が等しくなり、輝度のばらつきが防がれ
る。
すように、各画素における配向制御窓（３４）の先端が
互いに接近し、共通電極（３３）であるＩＴＯの線幅が
狭くなった細線領域に設けられている。図１に示すよう
な、配向制御窓（３４）のパターン形状では、４つの画
素が接近する領域において、４つの配向制御窓（３４）
の先端部が集まることにより形成された十字形状のＩＴ
Ｏ線上に重なるようにして十字形状の補助導電線（３
５）が形成されている。補助導電線（３５）は、ＩＴＯ
の細線領域をわたるように設けられているので、配線抵
抗の上昇が抑えられて時定数の上昇が防がれる。この結
果、配向制御窓（３４）の両側の領域で電位差が生じる
ことが無され、従って、共通電極（３３）の全域で電圧
が均一にされるので、全画素において、液晶（４０）へ
印加される電圧が等しくなり、輝度のばらつきが防がれ
る。
【００１６】低抵抗の補助導電線（３５）は、Ａｌ、Ｃ
ｒ、Ｍｏ、Ｔａ等の不透光性材料からなるが、共通電極
（３３）の細線領域をわたるようにして最小限に設ける
ことで、有効表示領域を縮小することが防がれる。ま
た、補助導電線（３５）は、図３に示すように共通電極
（３３）の上層にあってもよいが、下層に設けることも
できる。
ｒ、Ｍｏ、Ｔａ等の不透光性材料からなるが、共通電極
（３３）の細線領域をわたるようにして最小限に設ける
ことで、有効表示領域を縮小することが防がれる。ま
た、補助導電線（３５）は、図３に示すように共通電極
（３３）の上層にあってもよいが、下層に設けることも
できる。
【００１７】更に、補助導電線（３５）は、共通電極
（３５）と同様にＩＴＯ膜、あるいは、共通電極（３
５）のＩＴＯ膜の膜厚を厚くすることによって形成する
こともできる。
（３５）と同様にＩＴＯ膜、あるいは、共通電極（３
５）のＩＴＯ膜の膜厚を厚くすることによって形成する
こともできる。
【００１８】
【発明の効果】以上の説明から明らかな如く、本発明
で、共通電極中に、電極膜層の不在により形成された配
向制御窓を有する液晶表示装置において、配向制御窓が
互いに近接して共通電極の線幅が狭くなった領域に、補
助導電線を形成して抵抗を下げることにより、共通電極
の配線抵抗の増大が防がれ、共通電極に印加される信号
電圧の遅延が防がれ、全域にわたって電圧が一定にされ
るので、輝度が均一にされる。また、共通電極の配線抵
抗を高めることができるので、共通電極の膜厚を可能な
限り薄くすることにより、透過率を上昇し、明るい表示
画面を得ることができる。
で、共通電極中に、電極膜層の不在により形成された配
向制御窓を有する液晶表示装置において、配向制御窓が
互いに近接して共通電極の線幅が狭くなった領域に、補
助導電線を形成して抵抗を下げることにより、共通電極
の配線抵抗の増大が防がれ、共通電極に印加される信号
電圧の遅延が防がれ、全域にわたって電圧が一定にされ
るので、輝度が均一にされる。また、共通電極の配線抵
抗を高めることができるので、共通電極の膜厚を可能な
限り薄くすることにより、透過率を上昇し、明るい表示
画面を得ることができる。
【図１】本発明の実施の形態かかる液晶表示装置の一部
拡大平面図である。
拡大平面図である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】図１のＢ−Ｂ線に沿った断面図である。
【図４】従来の液晶表示装置の一部拡大平面図である。
【図５】図４のＣ−Ｃ線に沿った断面図である。
１０，３０ 基板 １１ ゲート電極 １２ ゲートライン １４ ｐ−Ｓｉ膜 １７ ドレイン電極 １８ ソース電極 １９ ドレインライン ２０ 画素電極 ３３ 共通電極 ３４ 配向制御電極 ３５ 補助導電線
Claims (3)
- 【請求項１】 第１の基板上に設けられた複数の画素電
極と、第２の基板上に設けられた共通電極と、前記第１
の基板と第２の基板の間に設けられた液晶とを有する液
晶表示装置において、 前記画素電極に対向する前記共通電極中には、電極膜層
の不在領域として形成された配向制御窓が設けられ、か
つ、前記配向制御窓が互いに近接した領域にのみ、前記
共通電極に重ねて、補助導電線が設けられていることを
特徴とする液晶表示装置。 - 【請求項２】 前記補助導電線は、前記共通電極の構成
膜よりも低抵抗の膜からなることを特徴とする請求項１
記載の液晶表示装置。 - 【請求項３】 前記補助導電線は、前記共通電極の構成
膜と同じ膜からなるなることを特徴とする請求項１記載
の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14633098A JP4049446B2 (ja) | 1998-05-27 | 1998-05-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14633098A JP4049446B2 (ja) | 1998-05-27 | 1998-05-27 | 液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11337945A true JPH11337945A (ja) | 1999-12-10 |
| JPH11337945A5 JPH11337945A5 (ja) | 2005-10-06 |
| JP4049446B2 JP4049446B2 (ja) | 2008-02-20 |
Family
ID=15405254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14633098A Expired - Lifetime JP4049446B2 (ja) | 1998-05-27 | 1998-05-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4049446B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546542B1 (ko) * | 1999-03-15 | 2006-01-26 | 산요덴키가부시키가이샤 | 수직 배향형 액정 표시 장치 |
| CN115685628A (zh) * | 2021-09-27 | 2023-02-03 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
-
1998
- 1998-05-27 JP JP14633098A patent/JP4049446B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546542B1 (ko) * | 1999-03-15 | 2006-01-26 | 산요덴키가부시키가이샤 | 수직 배향형 액정 표시 장치 |
| CN115685628A (zh) * | 2021-09-27 | 2023-02-03 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
| CN115685628B (zh) * | 2021-09-27 | 2024-10-25 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4049446B2 (ja) | 2008-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6252248B1 (en) | Thin film transistor and display | |
| JP4130490B2 (ja) | 液晶表示装置 | |
| US9329444B2 (en) | Liquid crystal display device | |
| CN101419371A (zh) | 液晶显示装置 | |
| JPH03288824A (ja) | アクティブマトリクス表示装置 | |
| JPH11149076A (ja) | 液晶表示装置 | |
| US8730442B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4307582B2 (ja) | 液晶表示装置 | |
| TWI401512B (zh) | 陣列基板及其製造方法與具有該陣列基板之液晶顯示裝置 | |
| US7440040B2 (en) | Liquid crystal display device with storage electrode extension | |
| US7663723B2 (en) | In-plane switching mode liquid crystal display device and fabrication method thereof | |
| KR101109978B1 (ko) | 고개구율 액정표시소자 | |
| JP4049422B2 (ja) | 液晶表示装置の製造方法 | |
| WO2010103676A1 (ja) | アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器 | |
| JP4213356B2 (ja) | 液晶表示装置 | |
| JPH10268357A (ja) | 液晶表示装置 | |
| US9703152B2 (en) | Liquid crystal display device | |
| JP4049446B2 (ja) | 液晶表示装置 | |
| JP3548063B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2002297058A (ja) | アクティブマトリクス型表示装置 | |
| US20050146663A1 (en) | Vertically aligned mode liquid crystal display | |
| JP3124025B2 (ja) | 液晶表示装置 | |
| KR101107697B1 (ko) | 박막 트랜지스터 및 이를 구비한 액정표시장치 | |
| JP2000039606A (ja) | 液晶表示装置 | |
| JP5507738B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20000208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050526 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071127 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |