JPH11338687A - プログラム書換システム - Google Patents

Abstract

(57)【要約】 【課題】 ホストシステムや他の拡張ユニットの動作に
影響を与えることなく、拡張ユニットのプログラムが容
易に書き換えられるようにすること。 【解決手段】 ホストシステム１０からバスインターフ
ェイス２４を介してＣＰＵ２０を動作停止状態とし、そ
の間に不揮発性メモリであるフラッシュＲＯＭ２２に対
して直接アクセスを行って、そのフラッシュＲＯＭ２２
に格納されているプログラム内容を書き換えることによ
り、ホストシステムや他の拡張ユニットの動作に影響を
与えることなく、メモリの内容を容易に書き換えること
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラム書換シ
ステムに係り、さらに詳しくは、ホストシステムに対し
て拡張バスを介して接続された拡張ユニット内のメモリ
に格納されたプログラム内容を書き換えるプログラム書
換システムに関する。

【０００２】

【従来の技術】従来より、パーソナルコンピュータ（以
下、パソコンと略称する）やワークステーション等から
なるホストシステムに対して、拡張バスを介して任意の
拡張ユニットを接続することにより、ホストシステムに
対して拡張すべき機能を実現していた。

【０００３】例えば、図９は、ホストシステムに複数の
拡張ユニットを接続した従来のシステム構成図を示した
もので、同図において、ホストシステム１００は、デー
タや電源等を供給する拡張バス１０２を介して、複数の
拡張ユニット１０４、１０６が接続されており、各拡張
ユニットはホストシステム１００に拡張すべき機能を実
現している。

【０００４】図９に示される拡張ユニット１０６内に
は、拡張バス規格に基づいて動作するバスインターフェ
イス１１６を持っており、拡張バス１０２を介してホス
トシステム１００との間で通信を行うものである。そし
て、その他の構成としては、拡張ユニット１０６の動作
の中心となって制御を行うＣＰＵ１１０と、そのＣＰＵ
１１０に供給するプログラムを格納する不揮発性メモリ
などからなるＲＯＭ１１２、ＣＰＵ１１０のワークメモ
リとして利用するＲＡＭ１１４などにより構成されてい
る。

【０００５】拡張ユニット１０６におけるプログラム
（ファームウェア）は、ユニット内のＲＯＭ１１２に格
納されるのが一般的であるが、このプログラム内容の誤
り、機能変更、バージョンアップなどによってプログラ
ム内容を変更させる必要が発生することがある。このた
め、拡張ユニット１０６内のＲＯＭ１１２には、フラッ
シュＥＥＰＲＯＭなどの書換え可能な不揮発性メモリを
使用することが行われている。

【０００６】また、図１０は、ホストシステムが拡張バ
スを介して接続されている拡張ユニット内部のＲＯＭの
メモリ内容を書換える場合に使用するシステム構成図を
示したもので、同図において、拡張ユニット１３０に設
けられたＲＯＭ書込み用コネクタ１３４を介してＲＯＭ
１１２にデータ書込むためのＲＯＭ書込み用外部装置１
３２が接続されていて、ＲＯＭ１１２のデータの書換え
が行われる。ＲＯＭ１１２は、ＲＯＭ書込み用コネクタ
１３４を介して電源、アドレス信号、データ信号及び書
込み信号等をＲＯＭ書込み用外部装置１３２から得るこ
とができる。

【０００７】そして、ＲＯＭ１１２のデータを書換える
場合は、信号の衝突を避けるために、ＣＰＵ１１０のＲ
ＯＭ１１２に対するアクセスを禁止しなければならない
が、ＲＯＭ１１２がＣＰＵ１１０に直接接続されている
ような単純な回路の場合、ＲＯＭ１１２のバスをフロー
トするため、拡張ユニット１１６の電源を落とす方法が
とられている。すなわち、拡張ユニット１１６への電源
がホストシステム１００から供給されている図１０に示
すようなシステムでは、拡張ユニット１１６の電源を落
とすためにホストシステム１００の電源も落さなければ
ならず、システム全体が機能を停止してしまう。

【０００８】このように、システム全体の電源を切断し
た場合は、拡張ユニット１０４はホストシステム１００
からの電源供給を失ってしまい、内部の全ての回路が動
作を停止する。しかし、拡張ユニット１３０において、
ＲＯＭ書込み用外部装置１３２から供給される電源は、
拡張ユニットの電源に電流が流れ込まない回路構成とな
っているため、ＲＯＭ１１２のみに供給されるが、拡張
ユニット１３０内部の他の回路は動作させない。

【０００９】そして、ＲＯＭ書込み用外部装置１３２が
使用するアドレスバスやデータバスは、ＣＰＵ１１０が
使用するものと共用であるが、ＲＯＭ書込み用外部装置
１３２とＲＯＭ１１２以外の回路は電源が切断されてい
るため、ＲＯＭ書込み用外部装置１３２以外の回路は信
号を出力しない。これによって、信号の衝突を回避しつ
つＲＯＭ１１２のメモリ内容の書換えが行われていた。

【００１０】さらに、ホストシステム及び拡張ユニット
の電源を落とさずに、ホストシステムに接続した状態で
プログラムの書換えを行う方法としては、例えば、特開
平８−１９４６２１号公報に示されるようなダウンロー
ド装置がある。

【００１１】図１１は、この特開平８−１９４６２１号
公報で開示されたダウンロード装置のブロック図を示し
たものである。図１１において、ＣＰＵ１４０は、シス
テムの中枢的な機能を果たす回路装置であり、バス１５
４を通じて各種装置が相互に接続されている。ＲＯＭ１
４８は、システム起動用のプログラムや各種固定的なデ
ータを格納するメモリである。バンクメモリ回路１５０
は、その記憶領域全体が図１２に示されるように、バン
ク１とバンク２の２つの領域に区分けされており、これ
らのアドレス配置がバンク切替回路１５２によって相互
に入れ替え可能なメモリを構成している。

【００１２】このバンクメモリ回路１５０の２つのメモ
リ領域は、それぞれプログラムメモリ（ファーム領域１
６８）及びワークメモリ（ワーク領域１６６）として使
用される。バンク切替回路１５２は、ＣＰＵ１４０の出
力ポートから出力される所定のバンクセレクト信号に応
じて、バンクメモリ回路１５０におけるバンク１とバン
ク２のアドレス配置を入れ替えるようになっている。

【００１３】上位インターフェイス部１４２は、ダウン
ロードを行うプログラムの供給源である図示しない上位
装置との間でインターフェイスを行う回路装置である。
フラッシュＥＥＰＲＯＭ１４６は、書込みが可能な不揮
発性メモリであって、不図示の上位装置からダウンロー
ドされたプログラムを保存するものである。また、バン
クメモリ回路１５０とフラッシュＥＥＰＲＯＭ１４６
は、ローカルバス１５６によって結ばれており、転送制
御回路１４４によってＣＰＵ１４０の動作に影響するこ
となくバンクメモリ回路１５０に格納されたプログラム
をフラッシュＥＥＰＲＯＭ１４６に転送するものであ
る。

【００１４】図１２は、上記した特開平８−１９４６２
１号公報に開示されているダウンロード装置におけるア
ドレス空間の配置を示したものである。このアドレス空
間には、図１１のＲＯＭ１４８とバンクメモリ回路１５
０とが割り当てられ、バンクメモリがワーク領域１６６
とファーム領域１６８とに分けられている。ワーク領域
１６６は、ファームウェアを実行する上で必要なデータ
を一時的に格納する領域であり、ファーム領域１６８
は、実行時にＣＰＵ１４０の参照するファームウェアを
格納するための領域である。

【００１５】バンクメモリ回路１５０は、バンク切替回
路１５２によってバンク１とバンク２のアドレス配置を
入れ替えることにより、ワーク領域１６６とファーム領
域１６８の内容を瞬時に入れ替えることができる。

【００１６】そして、ＣＰＵ１４０は、上位装置からダ
ウンロードされるファームウェアをその時点でワーク領
域１６６に配置されているバンクに格納する。データの
ダウンロードが全て完了した後、ＣＰＵ１４０は転送制
御回路１４４を起動してワーク領域１６６に格納されて
いるファームウェアをフラッシュＥＥＰＲＯＭ１４６に
複写する。このデータ転送はローカルバス１５６を通じ
て行なわれるため、ＣＰＵ１４０はファーム領域１６８
のプログラムを実行して他の処理を実行する。転送制御
回路１４４によるデータ転送が終了した場合、ＣＰＵ１
４０はバンク切替回路１５２にセレクト信号を出力して
バンクメモリの切替を行う。これにより、ワーク領域１
６６とファーム領域１６８の内容が入れ替わって、ＣＰ
Ｕ１４０は更新後のファームウェアに基づいて処理が進
められる。

【００１７】また、この種のプログラム書換システムに
関する従来例としては、例えば、特開平９−２１８７８
１号公報、あるいは特開平９−２１８７８８号公報など
に開示されたものがある。

【００１８】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のプログラム書換システムにあっては、図１０
に示すような、拡張バス１０２に接続された拡張ユニッ
ト１３０のＲＯＭ１１２の内容を書き換える場合、ホス
トシステム１００から供給される電源を落として、別に
用意したＲＯＭ書込み用外部装置１３２により書込みを
行う必要があるため、ホストシステム１００の動作や、
拡張バス１０２に接続されている他の全ての拡張ユニッ
トの動作を停止しなければならず、システム全体がダウ
ンするとともに、ＲＯＭ書込み用外部装置１３２が別途
必要になるという問題があった。

【００１９】また、図１１に示すように、ホストシステ
ムの電源及び拡張ユニットの電源を落とさずにメモリに
格納されたプログラム内容を書き換える方式では、プロ
グラムを書き換えている間、ＣＰＵ１４０が実行するプ
ログラムを格納しておくメモリ領域を別に用意する必要
がある。従って、本来のプログラムメモリと、一時的に
プログラムを格納するワークメモリとを切り替える機構
と、複数のメモリと、ワークメモリの内容をフラッシュ
ＥＥＰＲＯＭ１４６に転送する転送制御回路１４４とが
必要になり、システム構成が複雑になるという問題があ
った。

【００２０】また、図１１に示した従来技術の場合に
は、プログラムを上位システムからダウンロードする際
に、ＣＰＵ１４０が本来の作業を中断してダウンロード
作業を行う必要があり、メモリ容量もプログラムの格納
に必要な容量の２倍以上が必要になる上、起動用ＲＯＭ
を書き換える必要が生じても書換えることができないと
いう問題があった。

【００２１】さらに、上記した特開平９−２１８７８１
号公報、あるいは特開平９−２１８７８８号公報などで
は、ロードされたプログラムを一旦別の記憶部に格納し
たり、予備のメモリに書込むものであったため、余分な
記憶領域やメモリを別に用意しなくてはならないという
問題があった。

【００２２】本発明は、上記に鑑みてなされたもので、
ホストシステムの動作や拡張バスに接続された他の拡張
ユニットの動作に影響を与えることなく、拡張ユニット
のプログラム内容を容易に書き換えることが可能であっ
て、ホストシステムや拡張ユニットの停止時間を短縮す
ることができるプログラム書換システムを得ることを目
的とする。

【００２３】

【課題を解決するための手段】上記目的を達成するため
に、この発明に係るプログラム書換システムにあって
は、ホストシステムに対して拡張バスを介して接続され
る拡張ユニット内に格納されたプログラムの書き換えを
行うプログラム書換システムにおいて、前記拡張ユニッ
トには、該拡張ユニット内を制御するＣＰＵと、前記Ｃ
ＰＵで実行されるプログラムを格納する書き換え可能な
不揮発性メモリと、前記ホストシステムから前記不揮発
性メモリにアクセスするとともに、前記ホストシステム
から前記ＣＰＵへリセット出力が可能なインターフェイ
ス回路と、を有し、前記ホストシステムが前記ＣＰＵを
動作停止状態としている間に前記不揮発性メモリに直接
アクセスして、前記不揮発性メモリに格納されたプログ
ラム内容を書き換えるものである。

【００２４】これによれば、ホストシステムがプログラ
ムの書き換えを行う拡張ユニットのＣＰＵを動作停止状
態として、その間に不揮発性メモリに直接アクセスし
て、その不揮発性メモリに格納されているプログラム内
容を書き換えるようにしたため、ホストシステムや拡張
バスに接続された他の拡張ユニットの動作に影響を与え
ることなく、拡張ユニットのプログラム内容を容易に書
き換えることが可能となり、ホストシステムや拡張ユニ
ットを停止させる時間も短縮することができる。

【００２５】つぎの発明に係るプログラム書換システム
にあっては、前記発明におけるインターフェイス回路
は、割込み信号によって前記ホストシステムへの割込み
を発生させる信号処理回路と、前記ホストシステムから
の要求に基づいて前記ＣＰＵを動作停止状態とするリセ
ットシーケンス回路と、前記リセットシーケンス回路か
らのセレクト信号により前記不揮発性メモリに接続され
るバスを前記ホストシステムあるいは前記ＣＰＵのうち
一方に切り替えるバスセレクタと、を有し、前記ホスト
システムは前記リセットシーケンス回路により前記ＣＰ
Ｕを動作停止状態とし、前記バスセレクタにより前記不
揮発性メモリに接続されたバスをホストシステムに接続
して、前記不揮発性メモリに格納されているプログラム
内容を書き換えるものである。

【００２６】これによれば、前記ホストシステムは、リ
セットシーケンス回路によってＣＰＵを動作停止状態と
し、バスセレクタによって不揮発性メモリに接続された
バスをホストシステムに接続して、不揮発性メモリに格
納されているプログラム内容を書き換えるようにしたた
め、ホストシステムや他の拡張ユニットの動作に影響を
与えることなく、不揮発性メモリの内容を容易に書き換
えることができ、ホストシステムや拡張ユニットを停止
させる時間を短縮することができる。

【００２７】つぎの発明に係るプログラム書換システム
にあっては、ホストシステムに対して拡張バスを介して
接続される拡張ユニット内に格納されたプログラムの書
き換えを行うプログラム書換システムにおいて、前記拡
張ユニットには、該拡張ユニット内を制御するＣＰＵ
と、前記ＣＰＵで実行されるプログラムを格納する書き
換え可能な不揮発性メモリと、前記ユニット本体の動作
時に前記不揮発性メモリに格納されたプログラム内容を
転送して実行する実行用メモリと、前記ホストシステム
から前記不揮発性メモリにアクセスするとともに、前記
ホストシステムから前記ＣＰＵへリセット出力が可能な
インターフェイス回路と、を有し、前記ホストシステム
が前記不揮発性メモリに直接アクセスして、前記不揮発
性メモリに格納されているプログラム内容を書き換える
ものである。

【００２８】これによれば、ホストシステムが不揮発性
メモリに直接アクセスして、前記不揮発性メモリに格納
されているプログラム内容を書き換えるようにしたた
め、ホストシステム、拡張バスに接続された他の拡張ユ
ニット及びプログラムの書き換えを行っている拡張ユニ
ットの動作に影響を与えることなく、拡張ユニットのプ
ログラム内容を容易に書き換えることが可能となり、ホ
ストシステムや拡張ユニットを停止させる時間も短縮す
ることができる。

【００２９】つぎの発明に係るプログラム書換システム
にあっては、前記発明におけるインターフェイス回路
は、割込み信号によって前記ホストシステムへの割込み
を発生させる信号処理回路と、前記ホストシステムから
の要求に基づいて前記ＣＰＵを動作停止状態とするリセ
ットシーケンス回路と、前記不揮発性メモリに接続され
るバスを前記ホストシステムあるいは前記ＣＰＵのうち
一方に切り替えるバスセレクタと、前記バスセレクタの
切替制御を行うバス切替制御回路と、を有し、前記不揮
発性メモリに格納されたプログラムを実行用メモリに転
送終了後、前記バス切替制御回路によりバスセレクタを
切換えて前記不揮発性メモリに接続されたバスをホスト
システムに接続して、前記不揮発性メモリに格納されて
いるプログラム内容を書き換えるものである。

【００３０】これによれば、ホストシステム、他の拡張
ユニット及びプログラムの書き換えを行っている拡張ユ
ニットの動作に影響を与えることなく、不揮発性メモリ
の内容を容易に書き換えることができ、ホストシステム
や拡張ユニットを停止させる時間を短縮することができ
る。

【００３１】

【発明の実施の形態】以下、この発明に係るプログラム
書換システムの実施の形態を図面に基づいて詳細に説明
する。

【００３２】実施の形態１．図１は、本実施の形態１に
おける拡張ユニットのプログラム書換システムを説明す
る図であり、ホストシステムに複数の拡張ユニットが接
続されたシステム全体の構成図を示したものである。本
実施の形態１では、図１における拡張ユニット１６の構
成に特徴があるが、それ以外のホストシステム１０、拡
張バス１２及び他の拡張ユニット１４については従来例
（図９に示した対応する構成）と同様であるため、説明
を省略する。

【００３３】拡張ユニット１６は、フラッシュＲＯＭ２
２に格納されたプログラムをＣＰＵ２０が実行すること
によって動作するユニットであって、ＣＰＵ２０からフ
ラッシュＲＯＭ２２を見た場合、リード・オンリー・メ
モリ（ＲＯＭ）として見ることができる。バスインター
フェイス２４は、ホストシステム１０と拡張ユニットと
のインターフェイス機能を果たす回路であり、拡張バス
１２を介してホストシステム１０との間で通信を行うこ
とができる。また、バスインターフェイス２４は、ホス
トシステム１０の要求によってＣＰＵ２０をリセットす
る機能を持っている。

【００３４】図２は、図１のバスインターフェイス２４
内の詳細な回路構成を説明する図である。図２におい
て、バスインターフェイス２４は、拡張バス信号処理回
路３０、バスセレクタ３２、リセットシーケンス回路３
４、Ｉ／Ｏポート３６、３８などにより構成されてい
る。拡張バス信号処理回路３０は、フラッシュＲＯＭ２
２とＩ／Ｏポート３６をホストシステム１０のアドレス
空間上にマップし、割込み信号４２によってホストシス
テム１０への割込みを発生させる信号処理回路である。
バスセレクタ３２は、フラッシュＲＯＭ２２に接続する
バス４０を、ホストシステム１０、あるいはＣＰＵ２０
のうち一方に切り替える動作を行うものである。

【００３５】リセットシーケンス回路３４は、ホストシ
ステム１０からの要求があるとＣＰＵ２０のリセット処
理を行うシーケンス回路であり、ＣＰＵのリセット要求
通知用のＩ／Ｏポート３６、ＣＰＵのリセット許可通知
用のＩ／Ｏポート３８、ホストシステム１０に対するＲ
ＯＭ書込み許可割込み４２、ＣＰＵに対するリセット通
知割込み４４をそれぞれ用いて、ＣＰＵ２０のリセット
処理と、ＲＯＭ２２のプログラムの書換えタイミングと
を調整するようにする。また、４８は後述するバスセレ
クト信号である。

【００３６】図３は、本実施の形態１のフラッシュＲＯ
Ｍ２２におけるプログラム書換え処理の流れを説明する
フローチャートである。まず、ホストシステム１０で
は、拡張ユニット１６のフラッシュＲＯＭ２２の書換え
処理が開始されると、ＣＰＵ２０の動作を停止させて、
フラッシュＲＯＭ２２のバス４０をホストシステム側に
切り換えるため、Ｉ／Ｏポート３６をセットして、バス
インターフェイス２４に対してＣＰＵ２０へのリセット
を要求する（ステップＳ１００）。

【００３７】バスインターフェイス２４では、ＣＰＵ２
０のリセット要求を受けると（ステップＳ２００）、リ
セットシーケンス回路３４がＣＰＵ２０への割り込みを
発生し（ステップＳ２０２）、ＣＰＵ２０へリセット通
知を行う（ステップＳ２０２）。ＣＰＵ２０は、リセッ
ト通知割込みを検出すると（ステップＳ３００）、現在
実行中の処理を中断して、リセットがかかってもデータ
の不整合が起きない状態とし（ステップＳ３０２）、Ｉ
／Ｏポート３８をセットして、バスインターフェイス２
４に対してリセット許可を通知する（ステップＳ３０
４）。

【００３８】バスインターフェイス２４のリセットシー
ケンス回路３４では、Ｉ／Ｏポート３８へのアクセスに
よりリセット許可を検出すると（ステップＳ２０４）、
ＣＰＵ２０に対してリセット（動作停止）を発生させる
とともに（ステップＳ３１０）、バスセレクト信号４８
によってバスセレクタ３２を制御して、フラッシュＲＯ
Ｍ２２のバス４０の接続をＣＰＵ２０側からホストシス
テム１０側に切り替える（ステップＳ２０６）。また、
バスインターフェイス２４のリセットシーケンス回路３
４では、ホストシステム１０に対する割込みを発生させ
て、ＲＯＭの書換え許可を通知し（ステップＳ２０
８）、ＣＰＵ２０のリセットを完了する（ステップＳ２
１０）。

【００３９】これに対して、ホストシステム１０では、
フラッシュＲＯＭ２２の書換え許可が検出されると割り
込み処理を行い（ステップＳ１１０）、フラッシュＲＯ
Ｍ２２に対してアクセスを行って、ライト、リード、コ
ンペア等の処理を行ってＲＯＭ２２に格納されているプ
ログラム内容を書き換える（ステップＳ１１２）。ＲＯ
Ｍ２２のプログラム内容の書換えが終了すると、ホスト
システム１０は、Ｉ／Ｏポート３６をリセットして、Ｃ
ＰＵ２０へリセット解除を要求し（ステップＳ１１
４）、ＲＯＭの書換え処理を終了する（ステップＳ１１
６）。

【００４０】バスインターフェイス２４において、ＣＰ
Ｕ２０へのリセット解除要求を受けると（ステップＳ２
２０）、リセットシーケンス回路３４は、バスセレクト
信号４８によりバスセレクタ３２を制御して、フラッシ
ュＲＯＭ２２へのバス４０の接続をホストシステム１０
側からＣＰＵ２０側へ切替えると同時に、ＣＰＵ２０の
リセットを解除し（ステップＳ２２２）、ＣＰＵ２０の
リセット解除を完了する（ステップＳ２２４）。

【００４１】このようにして、リセットが解除されたＣ
ＰＵ２０では、更新されたプログラム内容のフラッシュ
ＲＯＭ２２を参照して、初期プログラムの読込み（ＩＰ
Ｌ：イニシャル・プログラム・ローダ）から動作を開始
する（ステップＳ３２０）。

【００４２】図４は、図１に示した本実施の形態１の構
成と図１１に示した従来例の構成とを比較したものであ
る。図４中の点線で示した転送制御回路、ＲＯＭ、バン
クメモリ回路及びバンク切替回路などは、従来例のシス
テムには必要であったが、本実施の形態１では必要のな
い回路であるため、構成が簡素化され、簡単なソフトウ
ェアでプログラムの書き換え動作を行うことができる。

【００４３】以上述べたように、本実施の形態１によれ
ば、拡張ユニットのプログラムを書き換える際に、電源
等を落す必要がないので、ホストシステムの動作や拡張
バスに接続された他の拡張ユニットの動作に影響を与え
ることなく実行することができる。

【００４４】また、拡張ユニットにおけるプログラムの
書き換えは、簡単なソフトウェアとハードウェアとによ
り、拡張ユニットのプログラムを書換えることができ
る。さらに、システムを停止させる時間も、プログラム
を書換えるメモリアクセスの時間のみとなり、拡張ユニ
ットの停止時間を短縮することができる。

【００４５】実施の形態２．図５は、本実施の形態２に
おける拡張ユニットのプログラム書換システムを説明す
る図であり、ホストシステムに複数の拡張ユニットが接
続されたシステム全体の構成図を示したものである。本
実施の形態２では、図５における拡張ユニット５０の構
成に特徴があるが、それ以外のホストシステム１０、拡
張バス１２及び他の拡張ユニット１４については従来例
と同様であるため、説明を省略する。

【００４６】図５に示されるように、拡張ユニット５０
は、ＣＰＵ２０、ＲＡＭ５２、ＲＯＭ２２、バスインタ
ーフェイス５４などから構成されていて、ＣＰＵ２０が
ＲＡＭ５２の内容を参照して動作を行うユニットであ
る。ＲＯＭ２２は、ＣＰＵ２０が実行するプログラムを
格納するフラッシュＲＯＭであって、ＣＰＵ２０がイニ
シャル時にこのプログラムをＲＡＭ５２に転送して実行
する。プログラムの転送後は、ＣＰＵ２０からフラッシ
ュＲＯＭ２２へアクセスが行われないので、ホストシス
テム１０がフラッシュＲＯＭ２２に対して自由にアクセ
スすることができる。

【００４７】バスインターフェイス５４は、ホストシス
テム１０と拡張ユニット５０とのインターフェイス機能
を果たす回路であって、拡張バス１２を介してホストシ
ステム１０とＣＰＵ２０との間で通信が行われる。ま
た、バスインターフェイス５４は、ホストシステム１０
からの要求によって、ＣＰＵ２０をリセットする機能を
有している。

【００４８】図６は、図５のバスインターフェイス５４
内の詳細な回路構成を説明する図である。図６におい
て、バスインターフェイス５４は、上記実施の形態１の
場合と同じ拡張バス信号処理回路３０、バスセレクタ３
２、リセットシーケンス回路３４、Ｉ／Ｏポート３６、
３８に加えて、リセットシーケンス回路３４と関係な
く、ＲＯＭ２２に接続されるバス４０の切替えを行うバ
ス切替制御回路５６、ＣＰＵ２０がフラッシュＲＯＭ２
２のプログラム内容の実行用メモリであるＲＡＭ５２へ
の転送終了を通知するＩ／Ｏポート６０、ホストシステ
ム１０がＲＯＭ２２への書込み許可を確認するＩ／Ｏポ
ート５８などにより構成されている。なお、図６では、
実施の形態１と同一構成部分に同じ符号を付して、構成
説明を省略する。

【００４９】図７は、本実施の形態２のフラッシュＲＯ
Ｍ２２におけるプログラム書換え処理の流れを説明する
フローチャートである。まず、電源投入時には、フラッ
シュＲＯＭ２２へのバス４０がＣＰＵ２０側に切り替わ
っており、ＣＰＵ２０では、イニシャル処理がなされる
（ステップＳ６００）。すなわち、ＣＰＵ２０は、フラ
ッシュＲＯＭ２２のプログラム内容を、実行用メモリで
あるＲＡＭ１０４に転送する（ステップＳ６０２）。そ
して、ＣＰＵ２０は、プログラム内容をＲＡＭ５２へ転
送した後、転送が終了したことをＩ／Ｏポート６０をセ
ットすることによってバスインターフェイス５４へ通知
し（ステップＳ６０６）、プログラムが実行される（ス
テップＳ６１０）。

【００５０】上記したプログラム転送終了通知がバスイ
ンターフェイス５４になされると（ステップＳ５０
０）、バスインターフェイス５４のバス切替制御回路５
６では、バスセレクト信号６２によりフラッシュＲＯＭ
２２へのバス４０がホストシステム１０側に有効となる
ように切り替え（ステップＳ５０２）、Ｉ／Ｏポート５
８をセットすることにより、ホストシステム１０側にＲ
ＯＭの書換えの許可を通知して（ステップＳ５０４）、
フラッシュＲＯＭ２２へのバス４０の切替えが終了する
（ステップＳ５０６）。

【００５１】また、ホストシステム１０側において、フ
ラッシュＲＯＭ２２を書換える必要がある場合、ホスト
システム１０は、バスインターフェイス５４のバス切替
制御回路５６のＩ／Ｏポート５８にアクセスして、フラ
ッシュＲＯＭ２２の書換えが許可されているか否かを確
認する（ステップＳ４００）。書換えが許可されていな
い場合は、書換えの許可があるまで確認を繰り返して待
機する。ＲＯＭの書換えが許可されている場合は、ホス
トシステム１０がフラッシュＲＯＭ２２に対して、ライ
ト、リード、コンペア等によりアクセスを発生して、フ
ラッシュＲＯＭ２２の内容を書換える（ステップＳ４０
２）。その間、ＣＰＵ２０はＲＯＭ２２の書換え作業の
影響を全く受けること無く、ＲＡＭ５２のプログラムを
参照しながら動作を継続することができる。

【００５２】ホストシステム１０は、フラッシュＲＯＭ
２２の書き換えを行なった後、Ｉ／Ｏポート３６をセッ
トして、バスインターフェイス５４に対してＣＰＵ２０
へのリセットを要求し（ステップＳ４０４）、ＲＯＭの
書換え処理を終了する（ステップＳ４０６）。バスイン
ターフェイス５４では、このＣＰＵ２０へのリセット要
求があると、ＣＰＵ２０に対して割り込みを発生させ、
ＣＰＵ２０へリセット通知が行われる（ステップＳ５１
２）。

【００５３】ＣＰＵ２０において、リセット通知割込み
が検出されると（ステップＳ６２０）、現在実行中の処
理を中断して（ステップＳ６２２）、リセットがかかっ
たとしてもデータの不整合が起きない状態としてから、
Ｉ／Ｏポート３８をセットして、バスインターフェイス
５４に対してリセット許可を通知する（ステップＳ６２
４）。

【００５４】バスインターフェイス５４では、Ｉ／Ｏポ
ート３８にアクセスして、リセット許可の有無を確認
し、リセット許可が無い場合は、リセット許可があるま
で待機する（ステップＳ５１４）。ここで、ＣＰＵ２０
からリセット許可があると、リセットシーケンス回路３
４に対してリセット許可が通知される。リセットシーケ
ンス回路３４において、リセット許可が検出されるとＣ
ＰＵ２０に対してリセットの発生・解除を行って（ステ
ップＳ５１６）、ＣＰＵ２０のリセット処理が完了する
（ステップＳ５１８）。リセットによってＣＰＵ２０の
動作は、一時的に停止するが、すぐに解除されて、更新
されたフラッシュＲＯＭ２２の内容がＲＡＭ５２に転送
し直され、書き換えられたプログラムに基づいて動作が
開始される。

【００５５】また、上記した実施の形態１と同様に、Ｃ
ＰＵ２０をリセットして動作停止状態として（ステップ
Ｓ６３０）、フラッシュＲＯＭ２２の内容を書換えるこ
とももちろん可能である。

【００５６】図８は、図５に示した本実施の形態２の構
成と図１１に示した従来例の構成とを比較したものであ
る。図５中の点線で示した転送制御回路、ＲＯＭ、バン
クメモリ回路及びバンク切替回路などは、従来例のシス
テムでは必要であったが、本実施の形態１では必要のな
い回路であるため、構成が簡素化され、簡単なソフトウ
ェアでプログラムの書き換え動作を行うことができる。

【００５７】以上述べたように、本実施の形態２によれ
ば、拡張ユニットのプログラムを書き換える際に、電源
等を落す必要がないので、ホストシステムの動作やホス
トシステムの拡張バスに接続されている他の拡張ユニッ
トの動作にも影響を与えることがなくなった。

【００５８】また、拡張ユニットにおけるプログラムの
書き換えは、簡単なソフトウェアとハードウェアにて拡
張ユニットのプログラムを書換えることができる。さら
に、プログラムの内容を更新した内容で動作させる場合
についても、リセットを発生する数ミリ秒のみ拡張ユニ
ットを停止させるのみであり、停止時間を更に短縮する
ことができる。

【００５９】

【発明の効果】以上説明したように、この発明に係るプ
ログラム書換システムによれば、ホストシステムや拡張
バスに接続された他の拡張ユニットの動作に影響を与え
ることなく、拡張ユニットのプログラム内容を容易に書
き換えることが可能となり、ホストシステムや拡張ユニ
ットを停止させる時間を短縮することができる。

【００６０】つぎの発明に係るプログラム書換システム
によれば、ホストシステムや他の拡張ユニットの動作に
影響を与えることなく、不揮発性メモリの内容を容易に
書き換えることができ、ホストシステムや拡張ユニット
を停止させる時間を短縮することができる。

【００６１】つぎの発明に係るプログラム書換システム
によれば、ホストシステム、拡張バスに接続された他の
拡張ユニット及びプログラムの書き換えを行っている拡
張ユニットの動作に影響を与えることなく、拡張ユニッ
トのプログラム内容を容易に書き換えることが可能とな
り、ホストシステムや拡張ユニットを停止させる時間を
短縮することができる。

【００６２】つぎの発明に係るプログラム書換システム
によれば、ホストシステム、他の拡張ユニット及びプロ
グラムの書き換えを行っている拡張ユニットの動作に影
響を与えることなく、不揮発性メモリの内容を容易に書
き換えることができ、ホストシステムや拡張ユニットを
停止させる時間を短縮することができる。

【図面の簡単な説明】

【図１】 本実施の形態１における拡張ユニットのプロ
グラム書換システムを説明する図である。

【図２】 図１のバスインターフェイス内の詳細な回路
構成を説明する図である。

【図３】 本実施の形態１におけるフラッシュＲＯＭの
プログラム書換え処理の流れを説明するフローチャート
である。

【図４】 図１に示した本実施の形態１の構成と図１１
に示した従来例の構成とを比較したものである。

【図５】 本実施の形態２における拡張ユニットのプロ
グラム書換システムを説明する図である。

【図６】 図５のバスインターフェイス内の詳細な回路
構成を説明する図である。

【図７】 本実施の形態２におけるフラッシュＲＯＭの
プログラム書換え処理の流れを説明するフローチャート
である。

【図８】 図５に示した本実施の形態２の構成と図１１
に示した従来例の構成とを比較したものである。

【図９】 ホストシステムに複数の拡張ユニットを接続
した従来のシステム構成図である。

【図１０】 拡張ユニットに外部装置を接続して拡張ユ
ニット内部のＲＯＭのメモリ内容を書換える場合のシス
テム構成図である。

【図１１】 従来例のダウンロード装置の構成を説明す
るブロック図である。

【図１２】 図１１のダウンロード装置におけるアドレ
ス空間の配置を示す図である。

【符号の説明】

１０ ホストシステム、１２ 拡張バス、１４，１６
拡張ユニット、２０ＣＰＵ、２２ ＲＯＭ（フラッシュ
ＲＯＭ）、２４ バスインターフェイス、３０ 拡張バ
ス信号処理回路、３２ バスセレクタ、３４ リセット
シーケンス回路、３６，３８ Ｉ／Ｏポート、４０ バ
ス、５０ 拡張ユニット、５２ ＲＡＭ、５４ バスイ
ンターフェイス、５６ バス切替制御回路、５８，６０
Ｉ／Ｏポート。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ホストシステムに対して拡張バスを介し
   て接続される拡張ユニット内に格納されたプログラムの
   書き換えを行うプログラム書換システムにおいて、 前記拡張ユニットには、 該拡張ユニット内を制御するＣＰＵと、 前記ＣＰＵで実行されるプログラムを格納する書き換え
   可能な不揮発性メモリと、 前記ホストシステムから前記不揮発性メモリにアクセス
   するとともに、前記ホストシステムから前記ＣＰＵへリ
   セット出力が可能なインターフェイス回路と、 を有し、 前記ホストシステムが前記ＣＰＵを動作停止状態として
   いる間に前記不揮発性メモリに直接アクセスして、前記
   不揮発性メモリに格納されたプログラム内容を書き換え
   ることを特徴とするプログラム書換システム。
2. 【請求項２】 前記インターフェイス回路は、割込み信
   号によって前記ホストシステムへの割込みを発生させる
   信号処理回路と、前記ホストシステムからの要求に基づ
   いて前記ＣＰＵを動作停止状態とするリセットシーケン
   ス回路と、前記リセットシーケンス回路からのセレクト
   信号により前記不揮発性メモリに接続されるバスを前記
   ホストシステムあるいは前記ＣＰＵのうち一方に切り替
   えるバスセレクタと、 を有し、 前記ホストシステムは、前記リセットシーケンス回路に
   より前記ＣＰＵを動作停止状態とし、前記バスセレクタ
   により前記不揮発性メモリに接続されたバスをホストシ
   ステムに接続して、前記不揮発性メモリに格納されてい
   るプログラム内容を書き換えることを特徴とする請求項
   １に記載のプログラム書換システム。
3. 【請求項３】 ホストシステムに対して拡張バスを介し
   て接続される拡張ユニット内に格納されたプログラムの
   書き換えを行うプログラム書換システムにおいて、 前記拡張ユニットには、 該拡張ユニット内を制御するＣＰＵと、 前記ＣＰＵで実行されるプログラムを格納する書き換え
   可能な不揮発性メモリと、 前記ユニット本体の動作時に前記不揮発性メモリに格納
   されたプログラム内容を転送して実行する実行用メモリ
   と、 前記ホストシステムから前記不揮発性メモリにアクセス
   するとともに、前記ホストシステムから前記ＣＰＵへリ
   セット出力が可能なインターフェイス回路と、 を有し、 前記ホストシステムが前記不揮発性メモリに直接アクセ
   スして、前記不揮発性メモリに格納されているプログラ
   ム内容を書き換えることを特徴とするプログラム書換シ
   ステム。
4. 【請求項４】 前記インターフェイス回路は、割込み信
   号によって前記ホストシステムへの割込みを発生させる
   信号処理回路と、前記ホストシステムからの要求に基づ
   いて前記ＣＰＵを動作停止状態とするリセットシーケン
   ス回路と、前記不揮発性メモリに接続されるバスを前記
   ホストシステムあるいは前記ＣＰＵのうち一方に切り替
   えるバスセレクタと、前記バスセレクタの切替制御を行
   うバス切替制御回路と、 を有し、 前記不揮発性メモリに格納されたプログラムを実行用メ
   モリに転送終了後、前記バス切替制御回路によりバスセ
   レクタを切換えて前記不揮発性メモリに接続されたバス
   をホストシステムに接続して、前記不揮発性メモリに格
   納されているプログラム内容を書き換えることを特徴と
   する請求項３に記載のプログラム書換システム。