JPH11339628A

JPH11339628A - 漏電遮断器

Info

Publication number: JPH11339628A
Application number: JP14470498A
Authority: JP
Inventors: Kazuyuki Sato; 和志佐藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-05-26
Filing date: 1998-05-26
Publication date: 1999-12-10
Anticipated expiration: 2018-05-26
Also published as: JP3540604B2

Abstract

(57)【要約】【課題】電源負荷の関係が逆接続になったとき、引外
し用電磁装置の焼損防止スイツチを、電磁装置４あるい
は引外し機構などの位置に関係しないように設置して漏
電遮断器の小形化をはかる。【解決手段】交流電路１に発生した地絡電流が所定の
レベルを超えた場合に出力を発生する漏電検出回路６
と、この漏電検出回路６の出力を所定時間幅の出力信号
にするワンショット回路７と、このワンショット回路７
の時間幅出力信号によりスイッチング素子５を介して作
動する電磁装置４と、この電磁装置４の作動により上記
交流電路１を遮断する遮断手段とを設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、交流電路の漏電
または地絡時に、その交流電路を遮断する漏電遮断器に
関し、特に、漏電遮断器に対する電源・負荷の接続方向
を逆に接続した場合の電磁装置の焼損事故防止手段を備
えた漏電遮断器に関するものである。

【０００２】

【従来の技術】図９は、従来の焼損防止スイツチ付漏電
遮断器のブロック回路図である。図において、１は交流
電路、２はこの交流電路１を開閉する開閉接点、３は交
流電路１を１次巻線とする零相変流器、４は開閉接点２
を引外し機構（図示せず）により開離して交流電路１の
負荷を電源から遮断する電磁装置、５は電磁装置４と直
列に接続されたスイッチング素子であり例えばサイリス
タである。開閉接点２、電磁装置４及び引外し機構は遮
断手段を構成している。６は零相変流器３に接続され交
流電路１の漏電の有無を判別する漏電検出回路である。
この漏電検出回路６は、零相変流器３の出力が所定のレ
ベルを超えると共に、超えた時間が所定の時間幅に達し
た場合に出力信号を発し、スイッチング素子５を作動さ
せ電磁装置４介して開閉接点２を開離する。１１は電磁
装置４または引外し機構に連動する焼損防止スイツチ、
１２は交流電路１の主回路電源、１３は負荷である。

【０００３】この種の漏電遮断器は、通常、交流電路１
の開閉接点２の側に電源が接続され、零相変流器３の側
に負荷が接続されるが、不用意な接続あるいは回路構築
上やむをえず電源側と負荷側を逆に接続して使用する場
合がある。即ち、図９に示すように接続されることがあ
る。このように、電源側と負荷側が逆接続の漏電遮断器
では、漏電遮断時には開閉接点２が開離されても電源電
圧が漏電検出回路６および電磁装置４に印加され続け、
電磁装置４が焼損するおそれがある。従って、漏電検出
回路６および電磁装置４を一括して断路するように焼損
防止スイツチ１１を設けている。

【０００４】

【発明が解決しようとする課題】上記のように、従来の
漏電遮断器においては、電磁装置４または引外し機構に
連動して焼損防止スイツチ１１がオフ動作するように構
成される。このために焼損防止スイツチ１１を電磁装置
４または引外し機構に近接して設置する必要があるが、
漏電遮断器の小形化に伴い焼損防止スイツチ１１のアク
チェータ等を含めて漏電遮断器内部への設置場所の確保
が困難になっている。また、交流電路１から焼損防止ス
イツチ１１への配線、焼損防止スイツチ１１から漏電検
出回路６が搭載されているプリント回路基板への接続線
の配線を要する。従って、この配線、及び、焼損防止ス
イツチ１１は、漏電遮断器が適用される交流電路１の電
圧（例えば８０Ｖから４８０Ｖ）に耐える絶縁をしなけ
ればならない。

【０００５】そして、通常の使用においても電磁装置４
を８０Ｖで作動可能にすると、４８０Ｖでは動作電流が
過剰となり、最小使用電圧時に比べて最高使用電圧時の
電力は約３６倍（４８０／８０の２乗）にもなる。この
ため、低い電圧での動作を確保する為には大きな電流を
流す必要があるものの、電磁装置４の発熱が大きく焼損
しやすい状態となる。

【０００６】この発明は、上述のような問題点を解決す
るためになされたものであり、電磁装置４あるいは引外
し機構などの位置に関係しない焼損防止スイツチにする
ことにより漏電遮断器の小形化をはかると共に、電源電
圧の大きさに影響されずに電磁装置が作動し、逆接続に
なったとしても発熱による焼損の問題が生じない漏電遮
断器を得ることを目的としている。

【０００７】

【課題を解決するための手段】この発明に係る漏電遮断
器は、交流電路の地絡電流を検出する零相変流器と、こ
の零相変流器に接続され交流電路に発生した地絡電流が
所定のレベルを超えたとき出力を発生する漏電検出回路
と、この漏電検出回路の出力を所定時間幅の出力信号に
変換する変換回路と、この変換回路の時間幅出力信号に
よりスイッチング素子を介して作動する電磁装置と、こ
の電磁装置の作動により上記交流電路を遮断する遮断手
段とを備えたものである。

【０００８】また、変換回路は、出力時間幅の設定をコ
ンデンサの充放電による積分回路と比較器とを有するワ
ンショットマルチバイブレータで構成すると共に、イン
ピーダンス素子を介して交流電路の電圧に対応した電荷
を上記コンデンサへ入力させて、上記交流電路の電圧と
上記ワンショットマルチバイブレータの出力時間幅との
間に負の相関関係を持たせたものである。

【０００９】また、インピーダンス素子を非線形素子と
したものである。

【００１０】そして、スイッチング素子をＭＯＳＦＥＴ
のトランジスタとしたものである。

【００１１】

【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１の漏電遮断器のブロック回路図、図２は実
施の形態１の漏電遮断器の動作波形図である。図におい
て、１は交流電路、２は開閉接点、３は零相変流器、４
は引外し用の電磁装置、５はスイッチング素子、６は漏
電検出回路、１２は交流電路１の主回路電源、１３は負
荷である。これらは、前記従来装置の説明と同様のもの
である。上記の回路において、漏電検出回路６は以下の
ように構成されている。即ち、６ａは零相変流器３の出
力レベルを判別する第１の比較器、６ｂは第１の比較器
６ａの出力信号の出力時間幅を判別する信号幅判別器、
６ｃは信号幅判別器６ｂに接続され、一定の電流で充放
電させることにより時間幅の判別を行なうために設けら
れたコンデンサ、６ｄは信号幅判別器６ｂと接続され前
記コンデンサ６ｃの電圧が所定の電圧に達した場合、つ
まり零相変流器３の出力レベルが所定のレベルを超えた
時間が所定の時間幅に達した場合に出力信号を発する第
２の比較器である。６ｅはこの第２の比較器６ｄの出力
の回数をカウントするカウンターである。

【００１２】７はワンショットマルチバイブレータ（以
下ワンショット回路という）であり以下のように構成さ
れている。即ち、７ａはコンデンサ、７ｂは定電流を発
生する定電流源である。漏電検出回路６の出力信号は定
電流源７ｂに送られ、定電流源７ｂは定電流を発生さ
せ、コンデンサ７ａを一定速度で充電する。７ｃはＮＯ
Ｔ回路であり、漏電検出回路６の出力信号を反転して、
この反転信号は放電素子７ｄをオフさせる。７ｅは第３
の比較器であり、コンデンサ７ａの電圧が所定の電圧Ｖ
ｔｈ３に達すると出力を反転させる。７ｆはＡＮＤ回路
であり、第３の比較器７ｅの出力と漏電検出回路６の元
出力とのＡＮＤ信号を出力する。また第３の比較器７ｅ
の出力は回路全体を初期状態に戻すリセット回路７ｇに
も送られる。なお、漏電検出回路６の出力が無い時は、
ＮＯＴ回路７ｃを介して放電素子７ｄがオンされ、前記
コンデンサ７ａを放電させている。８は漏電検出回路６
およびワンショット回路７の駆動電源回路である。ワン
ショット回路７および駆動電源回路８は漏電検出回路６
と一緒にプリント基板に搭載されている。

【００１３】次に上記構成の漏電遮断器の動作を図２を
参照して説明する。先ず、交流電路１に発生した地絡電
流は零相変流器３により検出され、その出力は図２
（ａ）の波形に示すようになる。零相変流器３の出力が
絶対値で基準値＋Ｖｔｈ１、基準値−Ｖｔｈ１を超えた
場合、図２（ｂ）に示すように第１の比較器６ａが出力
される。信号幅判別器６ｂは比較器６ａの出力信号を受
けると図２（ｃ）に示すようにコンデンサ６ｃを定電流
で充電させ、このコンデンサ６ｃの電圧は第２の比較器
６ｄにより基準値Ｖｔｈ２を閾値として、基準値Ｖｔｈ
２を超えた部分を図２（ｄ）のごとき波形の出力を発生
する。この第２の比較器６ｄの出力はカウンター６ｅに
よりカウントされ所定のカウント数（本図においては３
カウント）に達した場合に出力信号が出力される。な
お、カウンター６ｅの出力信号は通常ラッチされ、電源
が消滅しない限り保持される。カウンター６ｅの出力信
号は第３の比較器７ｅと共にＡＮＤ回路７ｆに入力さ
れ、このＡＮＤ回路７ｆの出力がスイッチング素子５の
ゲートに入力され、スイッチング素子５がオンし電磁装
置４が駆動、開閉接点２が引外しされて交流電路１が断
路される。

【００１４】上記構成において、漏電遮断器に電源と負
荷が通常の方向に接続されている場合は、主回路電源１
２の電源電圧は地絡電流と共に、開閉接点２により遮断
されるため、電磁装置４への印加電源は消滅し、電磁装
置４の電流も遮断と同時に消滅される。しかし、図示の
ように、負荷と電源が漏電遮断器に逆接続されている場
合は、開閉接点２が交流電路１を断路した後も主回路電
源が接続されたままとなっているので、スイッチング素
子５がオフされるまで電磁装置４に電流が流れる。この
電磁装置４に流れる電流をワンショット回路７により一
定時間後に通電を停止するようにしている。

【００１５】即ち、ワンショット回路７において、漏電
検出回路６からの出力が存在している間は図２（ｇ）に
示すようにコンデンサ７ａは逐次充電され、コンデンサ
７ａの電圧が所定の電圧Ｖｔｈ３に達した時点で、第３
の比較器７ｅの出力は図２（ｈ）に示すようにＬレベル
となり、ＡＮＤ回路７ｆの出力がオフして、スイッチン
グ素子５もオフされ電磁装置４への通電が停止する。つ
まり、電磁装置４に通電される時間は、コンデンサ７ａ
の充電速度と所定の電圧Ｖｔｈ３で決定される一定時間
（図中のＴｏｕｔ）となり、これらを適切な値に設定す
ることにより、電磁装置４の通電時間が制限され、結果
的に電磁装置４の焼損を防止することが可能となる。

【００１６】このように、漏電検出回路６に従属させて
ワンショット回路７を用いて電子回路内の処理で電磁装
置４の通電時間を制限するようにすることで、従来装置
の焼損防止スイツチ１１及びその配線が不要となり、交
流電路１の主回路電源１２に対する絶縁を考慮する必要
がなくなり、また焼損防止スイツチ１１の設置スペース
が不要となる。

【００１７】実施の形態２．図３はこの発明の実施の形
態２の漏電遮断器のブロック回路図、図４は実施の形態
２の漏電遮断器の交流電路の電圧と動作時間の関係を示
すグラフである。図において、１は交流電路、２は開閉
接点、３は零相変流器、４は引外し用の電磁装置、５は
スイッチング素子、６は漏電検出回路、７はワンショッ
ト回路、８は駆動電源回路、１２は交流電路１の主回路
電源、１３は負荷である。これらは、上記実施の形態２
の装置と同様のものである。９はインピーダンス素子で
ある。インピーダンス素子９は電流を制限する抵抗９ａ
と電流の逆流を防止するするダイオード９ｂを直列に接
続して、交流電路１の一線とワンショット回路７のコン
デンサ７ａの電流入力側の間へ挿入接続されている。

【００１８】インピーダンス素子９により、交流電路１
の電圧に比例した電流がダイオード９ｂで整流されてコ
ンデンサ７ａへ供給される。しかし、漏電検出回路６の
出力信号がないときは、放電素子７ｄがオンされてお
り、コンデンサ７ａは電荷の蓄積はされない。交流電路
１の地絡電流発生により漏電検出回路６の出力信号がワ
ンショット回路７へ入力されると、放電素子７ｄがオフ
となり、定電流源７ｂはコンデンサ７ａへ一定電流の供
給を開始する。これにより、コンデンサ７ａへは定電流
源７ｂとインピーダンス素子９の双方からの電荷蓄積が
なされる。インピーダンス素子９からの電荷は交流電路
１の電圧に比例しているので、コンデンサ７ａの電圧上
昇時間は交流電路１の電圧に反比例して短くなる。従っ
て、図４に示すようにワンショット回路７からスイッチ
ング素子５を導通にする時間も交流電路１の電圧に反比
例して短くなる。電源電圧に応じたワンショット回路７
の出力時間幅は、コンデンサ７ａの容量、抵抗９ａの値
を適宜に選択することで比較的自由に設定することが可
能である。

【００１９】以上のように、交流電路１からインピーダ
ンス素子９を介してワンショット回路７のコンデンサ７
ａに電流を流れ込むようにすることにより、交流電路１
の電圧が高い時はＴｏｕｔを短く、逆に交流電路１の電
圧が低い時はＴｏｕｔを長くすることができる。これに
より電磁装置４の電力消費が大きく、焼損のおそれのあ
る高電圧での使用時には、通電時間を短くして、逆に電
圧が低く電磁装置４の動作が不安定になりやすい低電圧
での使用時には電磁装置４の通電時間を長くして確実に
動作させることが可能となる。

【００２０】実施の形態３．図５はこの発明の実施の形
態３の漏電遮断器の回路ブロック図、図６は実施の形態
３の漏電遮断器の交流電路の電圧と動作時間の関係を示
すグラフである。図において、１は交流電路、２は開閉
接点、３は零相変流器、４は引外し用の電磁装置、５は
スイッチング素子、６は漏電検出回路、７はワンショッ
ト回路、８は駆動電源回路、１２は交流電路１の主回路
電源、１３は負荷である。これらは、上記実施の形態２
の装置と同様のものである。９はインピーダンス素子で
あり、実施の形態２におけるインピーダンス素子９に相
当するものである。このインピーダンス素子９は、抵抗
９ａと電流の逆流を防止するするダイオード９ｂとツェ
ナーダイオード９ｃと定電流素子９ｄとを全て直列に接
続したものである。

【００２１】このように、インピーダンス素子９にツェ
ナーダイオード９ｃを付加することで、ツェナー電圧と
交流電路１の電圧の関係において、駆動電源回路８の抵
抗および抵抗９ａ等により分圧された電圧がツェナーダ
イオード９ｃにかかる。この電圧がツェナーダイオード
９ｃのツェナー電圧を下回る範囲は、ワンショット回路
７のコンデンサ７ａへの電流の流入は無くなり、交流電
路の電圧と動作時間幅の関係は図６に示すように変位点
Ａを持つ非直線となる。この変位点はツェナーダイオー
ド９ｃのツェナー電圧により自由に変更することができ
る。また、定電流素子９ｄはツェナーダイオード９ｃの
ツェナー電圧より高いところでコンデンサ７ａへの流入
電流を一定にして、図６に示す変位点Ｂを設けワンショ
ット回路７の極端な動作時間幅の短縮をなくする。これ
は機械的に動作する電磁装置４の最低動作時間より通電
時間が短くなると遮断動作不能となることを防止する。

【００２２】実施の形態４．図７はこの発明の実施の形
態４の漏電遮断器の回路ブロック図、図８は実施の形態
４の漏電遮断器の動作波形図である。図において、１は
交流電路、２は開閉接点、３は零相変流器、４は引外し
用の電磁装置、６は漏電検出回路、７はワンショット回
路、８は駆動電源回路、９はインピーダンス素子、１２
は交流電路１の主回路電源、１３は負荷である。これら
は、上記実施の形態２の装置と同様のものである。１５
はスイッチング素子としてのＭＯＳ形電界効果トランジ
スタ（以下ＭＯＳＦＥＴという）である。従来から漏電
遮断器内のスイッチング素子にはサイリスタが多く使用
されていたが、サイリスタをスイッチング素子に使用し
た場合、直流または全波整流した電源から電磁装置４を
駆動させると、一旦動作した後ラッチ状態となり、電源
を消滅させない限りオフできないといった不具合が生じ
る。そのため、電源負荷の逆接続を前提とした漏電遮断
器では、ゲート信号を停止させてサイリスタをオフでき
るように電磁装置４を半波整流の電源で駆動させてい
た。

【００２３】この実施の形態では、図７に示すようにス
イッチング素子にＭＯＳＦＥＴを用い電磁装置４を全波
整流した電源で駆動させている。ＭＯＳＦＥＴをはじめ
とするトランジスタはゲート信号またはベース信号を停
止した時点でオフすることができるため、全波整流の電
源で電磁装置４を駆動させることが可能となる。このこ
とは従来、サイリスタの場合半波整流で電磁装置４を駆
動する場合、オン時の位相を考慮すると最低商用周波数
の１周期以上の導通を確保する必要から、前述の出力時
間Ｔｏｕｔを極端に短くすることができなかったが、全
波整流で駆動させた場合は商用周波数の半周期以上の導
通を確保すればよく、電源電圧の大きさに応じて変化す
る出力時間Ｔｏｕｔの変化幅を大きくすることが可能と
なり、漏電遮断器そのものの遮断動作時間を高速化させ
ることが可能となる。

【００２４】なお、図７の例ではインピーダンス素子９
の一端を全波整流後の正極側に接続しているが、電源電
圧に連動した電圧が発生している箇所であれば必ずしも
交流電路１に接続する必要はない。また図７の例では、
コンデンサ７ａの電荷が電源側に逆流することが無い、
つまりコンデンサ７ａの電位の方が全波整流後の正極側
より低いので逆流防止用のダイオード９ｂは不要であ
る。

【００２５】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【００２６】逆接続における引外し用電磁装置の焼損防
止スイツチとして、プリント基板にワンショットマルチ
バイブレータを設置するように構成したので、焼損防止
スイツチが電磁装置あるいは引外し装置に近接する問
題、及び、焼損防止スイツチのための配線の問題が解消
される。従って漏電遮断器の小形化も容易になる。

【００２７】ワンショットマルチバイブレータにインピ
ーダンス素子を付加したものは、交流電路が高電圧のと
き、電磁装置に対する通電時間を短くして焼損防止を的
確にする。

【００２８】インピーダンス素子に非線形素子を付加し
たものは、交流電路の電圧が高くなったとしても、電磁
装置に対する極端な通電時間の短縮を抑制し、遮断不能
になることを抑止する。

【００２９】スイッチング素子にＭＯＳＦＥＴを用いて
電磁装置を全波整流で駆動させるものは、電源電圧の大
きさに応じて変化する出力時間の変化幅を大きくするこ
とが可能となり、漏電遮断器そのものの遮断動作時間を
高速化させることが可能となる。

【図面の簡単な説明】

【図１】この発明の実施の形態１を示す漏電遮断器の
ブロック回路図である。

【図２】この発明の実施の形態１の漏電遮断器の動作
波形図である。

【図３】この発明の実施の形態２を示す漏電遮断器の
回路ブロック図である。

【図４】実施の形態２の漏電遮断器の交流電路の電圧
と動作時間の関係をすグラフである。

【図５】この発明の実施の形態３を示す漏電遮断器の
回路ブロック図である。

【図６】実施の形態３の漏電遮断器の交流電路の電圧
と動作時間の関係を示すグラフである。

【図７】この発明の実施の形態４を示す漏電遮断器の
回路ブロック図である。

【図８】実施の形態４の漏電遮断器の動作波形図であ
る。

【図９】従来の漏電遮断器のブロック回路図である。

【符号の説明】

１交流電路、２開閉接点、３零相変流器、４電
磁装置、５スイッチング素子、６漏電検出回路、７
ワンショットマルチバイブレータ、７ａコンデン
サ、７ｂ定電流源、７ｃＮＯＴ回路、７ｄ放電素
子、７ｅ第３の比較器、７ｆＡＮＤ回路、８駆動
電源回路、９インピーダンス素子、９ａ抵抗、９ｂ
ダイオード、９ｃツェナーダイオード、９ｄ定電
流素子、１２主回路電源、１３負荷、１５ＭＯＳ
形ＦＥＴ。

Claims

【特許請求の範囲】

【請求項１】交流電路の地絡電流を検出する零相変流
器と、この零相変流器に接続され上記交流電路に発生し
た地絡電流が所定のレベルを超えたとき出力を発生する
漏電検出回路と、この漏電検出回路の出力を所定時間幅
の出力信号に変換する変換回路と、この変換回路の時間
幅出力信号によりスイッチング素子を介して作動する電
磁装置と、この電磁装置の作動により上記交流電路を遮
断する遮断手段とを備えたことを特徴とする漏電遮断
器。
【請求項２】変換回路は、出力時間幅の設定をコンデ
ンサの充放電による積分回路と比較器とを有するワンシ
ョットマルチバイブレータで構成すると共に、インピー
ダンス素子を介して交流電路の電圧に対応した電荷を上
記コンデンサへ入力させて、上記交流電路の電圧と上記
ワンショットマルチバイブレータの出力時間幅との間に
負の相関関係を持たせたことを特徴とする請求項１記載
の漏電遮断器。
【請求項３】インピーダンス素子を非線形素子とした
ことを特徴とする請求項２に記載の漏電遮断器。
【請求項４】スイッチング素子がＭＯＳ形電界効果ト
ランジスタであることを特徴とする請求項１項乃至請求
項３のいずれか一項記載の漏電遮断器。