JPH11340213A - 試料の表面加工方法 - Google Patents

試料の表面加工方法

Info

Publication number
JPH11340213A
JPH11340213A JP11065670A JP6567099A JPH11340213A JP H11340213 A JPH11340213 A JP H11340213A JP 11065670 A JP11065670 A JP 11065670A JP 6567099 A JP6567099 A JP 6567099A JP H11340213 A JPH11340213 A JP H11340213A
Authority
JP
Japan
Prior art keywords
gas
sample
processing method
plasma
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11065670A
Other languages
English (en)
Inventor
Tetsuo Ono
哲郎 小野
Takafumi Tokunaga
尚文 徳永
Tadashi Umezawa
唯史 梅澤
Motohiko Kikkai
元彦 吉開
Tatsumi Mizutani
巽 水谷
Tokuo Kure
得男 久礼
Masayuki Kojima
雅之 児島
Takashi Sato
孝 佐藤
Yasushi Goto
康 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Techno Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Techno Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Techno Engineering Co Ltd
Priority to JP11065670A priority Critical patent/JPH11340213A/ja
Publication of JPH11340213A publication Critical patent/JPH11340213A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】半導体素子の微細化の要求に応えるために、加
工寸法が1μm以下好ましくは0.5μm以下の素子を
加工できる、試料の表面処理方法を提供する。また、エ
ッチング表面に凹凸が生じることなく平坦な面でエッチ
ングを行い、下地の酸化膜を抜くことなく多層膜のエッ
チングを行うことのできる表面加工方法を提供する。 【解決手段】基板上に堆積させた高融点の金属あるいは
少なくとも高融点の金属と半導体からなる多層膜の試料
を、真空容器内の試料台に配置し、前記真空容器内にプ
ラズマを発生させさせるとともに、前記試料台に高周波
バイアス電圧を印加し、前記試料台に印加する高周波電
力を周期的にオン、オフしてプラズマ処理する。前記高
周波電圧をオン、オフする一周期に占めるオン期間の割
合は、5%から60%の範囲とするのが望ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子の表面処
理方法にかかわり、特にプラズマを用いて半導体表面の
エッチングを行なう表面処理方法に関する。
【0002】
【従来の技術】従来、半導体素子の表面を処理する手段
として、半導体素子をプラズマ中でエッチングする装置
が知られている。ここでは、ECR(電子サイクロトロ
ン共鳴)方式と呼ばれる装置を例に、従来技術を説明す
る。この方式では、外部より磁場を印加した真空容器中
でマイクロ波によりプラズマを発生する。磁場により電
子はサイクロトロン運動し、この周波数とマイクロ波の
周波数を共鳴させることで効率良くプラズマを発生でき
る。半導体素子等の試料に入射するイオンを加速するた
めに、試料には高周波電圧が印加される。プラズマとな
るガスには塩素やフッ素などのハロゲンガスが用いられ
る。
【0003】このような従来の装置において、主に加工
の高精度化をはかる目的で、特開平6−151360号
公報(対応米国特許5、352、324号明細書)に記
載された発明が知られている。この発明では、試料に印
加する高周波電圧をオンオフと間欠的に制御することに
より、エッチングしたい物質であるシリコン(Si)と
下地酸化膜との選択比を高くでき、かつアスペクト比依
存性を低減できる。また、特開平8−339989号公
報(対応米国特許5、614、060号明細書)には、
金属のエッチングにおいて断続的なRFバイアスパワー
のショートパルスを重ね合せることにより、エッチ残り
を低減できることが記載されている。
【0004】また、特開昭62−154734号公報に
は、デポジションとエッチングを生起するガスを導入
し、所定電位より高いDCバイアスと低いDCバイアス
とを交互に印加することにより、傾斜部を加工する方法
が述べられている。
【0005】また、特開昭60−50923号公報(対
応米国特許4、579、623号明細書)には、エッチ
ングガスの導入量を周期的に変化させるとともに高周波
電圧の印加時間を変えて、表面処理特性を向上させる方
法が記載されている。また、特許公報平4−69415
号(対応米国特許4、808、258号明細書)には、
試料に印加する高周波電圧を変調して、エッチング特性
を向上する方法が述べられている。
【0006】さらにまた、米国特許4、585、516
号明細書には、3電極型のエッチング装置において、そ
のうち2つの電極に接続された高周波電源の少なくとも
1つの電源の高周波電圧を変調させることで、エッチン
グ速度のウエハ面内における均一性を向上する方法が述
べられている。
【0007】
【発明が解決しようとする課題】近年の半導体素子の高
速化と低消費電力化に伴い、LSI(Large Scale Integlat
ed circuit)の電極や配線部分などの導体部分はますま
す低抵抗化が必要になっている。この解決策の一つに、
従来多結晶シリコンが用いられていたMOS(MetalOxide S
emiconductor)素子のゲート電極をタングステンなどの
金属で形成する方法がある。現在の技術では酸化膜の上
に直接金属膜を形成することが困難なので、酸化膜上に
多結晶シリコン膜を形成してその上に金属膜を形成する
構造が有力視されている。さらに、多結晶シリコン膜と
金属膜の間には相互の拡散を抑えるためにたとえば窒化
チタンなどのバリア膜が必要となる。バリア膜がないと
膜生成後の加熱工程により多結晶シリコンと金属が拡散
により混合してしまい抵抗値が上がってしまう。
【0008】以上のような多層構造の膜をエッチングす
るには従来にない問題点が発生する。問題点は多結晶シ
リコンと金属のエッチング反応の違いに起因する。たと
えば金属と多結晶シリコンでは温度の最適値が異なるた
めに、試料温度はある中間的な値に設定される。このた
めに、金属あるいはバリア膜が多結晶シリコンの上に不
均一に残り、エッチング表面に凹凸が生じるなどの問題
が生じる。
【0009】また、近年の半導体素子の高速化及び低消
費電力化に伴い、CMOS (Complementary Metal Oxide Se
miconductor)は、pMOS側のゲート電極である多結晶シリ
コンをp型にnMOS側をn型にドープする、デュアルゲー
ト構造となる。
【0010】この様に、導電性の異なるゲート電極が混
在する膜をエッチングするには従来にない問題点が発生
する。例えば、リソグラフィ工程を増加してp型ゲート
とn型ゲートを個別にエッチングすると製造コストが上
昇するため、p型ゲートとn型ゲートを同時にエッチン
グする必要がある。しかし、p型ゲートとn型ゲートを
同時にエッチングすると、n型多結晶シリコンのエッチ
ング速度が大きいためn側で下地のゲート酸化膜が早く
露出し、n側の酸化膜が薄く、あるいは抜けが生じる。
またn型でサイドエッチが入り易い。
【0011】さらに、近年の半導体素子では、その微細
化に伴い加工の高精度化がこれまで以上に要求されてい
るが、その課題の一つに微細なパタンを形成するための
マスクの問題がある。マスク材には有機物であるレジス
トが主に用いらている。しかし、レジストは通常その厚
さが1μm程度ある。このため、レジスト自体がかなり
アスペクトの高い溝となり、狭い溝の加工をより困難に
している。レジストを薄くすると、下地の加工が終了す
る前にレジストが無くなってしまう問題が生じる。この
対策として、マスク材にハードマスクと呼ばれる酸化膜
などの無機物を用いる方法がある。酸化膜はレジストに
比べて5倍以上の耐性があるため、その厚さを5分の1
以下にできる。これにより、レジストの使用時に比べ被
エッチング材とマスクとの選択比は大きくなり改善され
る。しかしながら、薄いハードマスクを用いた加工で
は、被エッチング材である下地物質とハードマスクとの
選択比をさらに向上させることが新たな課題となる。
【0012】一方、半導体素子の微細化に伴い、配線や
電極に相当するラインとスペースの加工寸法は1μm以
下、好ましくは0.5μm以下の領域に入っている。この
よう微細パタンの加工では、ラインが次第に太くなり、
パタンが設計寸法に加工できない問題が顕著になる。さ
らに微細な溝内と比較的広い部分でのエッチング速度の
差に加えて、形状の差、いわいる形状マイクロローディ
ングが顕著になり、加工の障害となる。
【0013】さらに、前記したMOSトランジスタのゲ
ート酸化膜の厚さは、256M以降のメモリ素子では6
nm以下になる。このような素子では、異方性と下地酸
化膜の選択比が、トレードオフの関係になり、加工をよ
り困難にする。
【0014】上記従来技術の多くは、素子の最小加工寸
法が1μm以上の時代に発明されたもので、これらの技
術では、より微細な素子の加工への対応が困難になって
きている。このような微細素子の加工では、プラズマの
物理量とエッチング特性の関係の解析に基づく、緻密な
プロセス条件の組立が必要であり、現在多くのメーカー
がここに多くの労力を費やしている。構築されたプロセ
スは質的に異なる新素子の加工をも可能にする。
【0015】本発明の第1の目的は、これらの課題を解
決するもので、金属と多結晶シリコンから成る多層膜の
エッチング加工において、エッチング表面に凹凸が生じ
ることなく平坦な面でエッチングを行い、下地の酸化膜
を抜くことなく多層膜のエッチングを行うことのできる
表面加工方法を提供することにある。
【0016】本発明の第2の目的は、これらの課題を解
決するもので、導電性の異なるゲート電極が混在する場
合の同時エッチングにおいて、下地のゲート酸化膜を抜
くことなく加工形状差を最小に抑えることができる表面
加工方法を提供することにある。
【0017】本発明の第3の目的は、半導体などの表面
処理において、被エッチング物質とマスク材との選択比
を高くすることのできる表面処理方法を提供することに
ある。
【0018】本発明の第4の目的は、半導体素子の微細
化の要求に応えるために、加工寸法が1μm以下好まし
くは0.5μm以下の素子を加工できる、半導体素子の
表面処理方法および装置を提供することである。
【0019】
【課題を解決するための手段】上記各目的を達成するた
めに、本発明は、基板上に堆積させた高融点の金属ある
いは少なくとも高融点の金属と半導体からなる多層膜の
試料を、真空容器内の試料台に配置し、前記真空容器内
にプラズマを発生させさせるとともに、前記試料台に高
周波バイアス電圧を印加し、前記試料台に印加する高周
波電力を周期的にオン、オフしてプラズマ処理すること
を特徴とする。
【0020】本発明の他の特徴は、前記高周波電圧をオ
ン、オフする一周期に占めるオン期間の割合を5%から
60%の範囲とすることにある。
【0021】本発明の他の特徴は、半導体基板上に堆積
された少なくとも導電性の異なる多結晶シリコンが混在
する試料を、該試料に印加する高周波電力を周期的にオ
ン、オフしてプラズマ処理することにある。
【0022】本発明の他の特徴は、被加工物上に主成分
として炭素を含まないマスク材料の層を形成した試料
を、真空容器内の試料台に配置し、前記真空容器内にプ
ラズマを発生させさせるとともに、前記試料台に高周波
バイアス電圧を印加し、前記試料台に印加する高周波電
力を周期的にオン、オフしてプラズマ処理することにあ
る。
【0023】本発明では、微細パタンの加工において、
試料に印加する高周波電圧を繰返しオンオフ制御して、
かつ電圧の振幅を十分高く設定した。一般的にはエッチ
ング時にウエハに入射するイオンのエネルギーを高くす
ると、側壁への付着よりもエッチングが優勢になるため
に、ラインの太りは改善される。しかし、イオンのエネ
ルギーを高く設定すると酸化膜のエッチング速度が大き
くなり、下地の酸化膜が薄いゲート電極の加工などには
適さなくなる。そこで、高周波電圧にオフ期間を設けて
高エネルギーイオンの数を減らすことで、選択比の低下
を防いだ。
【0024】これにより、加工寸法が1μm以下好まし
くは0.5μm以下の微細加工ができる、半導体素子の
表面処理方法および装置を提供することができる。
【0025】また、本発明によれば、金属と多結晶シリ
コンから成る多層膜のエッチングにおいて、試料に印加
する高周波電圧を周期的にオン−オフすることで、エッ
チング面が平滑になる。これにより下地の下地の酸化膜
を抜くことなく素子の表面加工ができ、金属と多結晶シ
リコンから成る多層膜のゲート抵抗が小さい高速デバイ
スの作成が可能になる。
【0026】また、本発明によれば、導電性が異なる試
料のプラズマ処理、例えばp型とn型が混在する膜のエ
ッチング処理において、試料に印加する高周波電圧を周
期的にオン−オフし、オンの場合のイオンエネルギーを
高くすることで、下地のゲート酸化膜を抜くことなく加
工形状差を最小に抑えることができる表面加工方法を提
供することができる。
【0027】また、本発明によれば、半導体などの表面
処理において、例えば、TiN/Al/TiNあるいは
W/poly Siなどの半導体素子の配線あるいはゲ
ート材料等の被エッチング物質と、酸化膜あるいは窒化
膜などのマスク材との選択比を高くすることができる。
【0028】
【発明の実施の形態】以下、本発明の実施例を図により
説明する。最初に、図1〜図3により、本発明の実施例
を説明する。図1は、本発明を適用したプラズマエッチ
ング装置の全体構成図である。マグネトロン101か
ら、自動整合器106と導波管102と導入窓103を
介して、真空容器104内にマイクロ波が導入される。
一方、真空容器104には、ガス導入手段100を介し
てハロゲンなどのエッチングガスが導入され、マイクロ
波の導入に伴いこのガスのプラズマが発生する。導入窓
103の材質は、石英、セラミックなどマイクロ波(電
磁波)を透過する物質である。
【0029】真空容器104の回りには、電磁石105
が設置されている。電磁石105による磁場強度は、マ
イクロ波の周波数と共鳴を起こすように設定されてい
る。たとえば、周波数が2.45GHzならば、磁場強
度は875Gaussである。この磁場強度で、プラズ
マ中の電子のサイクロトロン運動が電磁波の周波数と共
鳴するために、効率よくマイクロ波のエネルギーがプラ
ズマに供給され、高密度のプラズマができる。なお、マ
イクロ波の周波数は2.45GHzに限定されるもので
はなく、100Hz〜1GHzでも良く、この場合は周
波数に応じて磁場強度も変わる。
【0030】試料107は、試料台108の上に設置さ
れる。試料に入射するイオンを加速するために、高周波
電源であるrf(radio frequency)バイアス電源109
が、ハイパスフィルター111を介して試料台108に
接続されている。試料台の表面には、セラミックあるい
はポリマ膜のような絶縁膜110が設けられている。ま
た、ローパスフィルター113を介して直流電源112
を接続し、試料台108に電圧を印加することで、試料
を試料台に静電力により保持する。
【0031】図2に、図1の装置によるエッチング処理
時の、真空容器104内のガス供給、マグネトロン10
1、rfバイアス電源109の動作を示す。(a) に示す
ようにガスが供給され、エッチング開始と同時に、ガス
圧は一定に保たれ、(b) に示すように、マイクロ波電力
も連続的に供給される。一方、(c) に示すように、試料
に印加されるrfバイアスは、周期的にオンオフされ
る。rfバイアスのオンオフによりイオンの加速の有り
無し期間を設けることで、試料の表面処理の期間におい
て、高エネルギーイオン区間と、低エネルギーイオン区
間が生ずる。そして、(d) に示すように、低エネルギ
ーイオン区間では、エッチングは進行せず、むしろガス
あるいはプラズマ中の残留反応生成物の堆積が生じる。
【0032】次に、rfバイアスの周波数と、そのオン
オフの繰返し周波数と、エッチング特性の関係を述べ
る。図3はrfバイアスの波形を示し、(a)は、本実施
例のエッチング条件に対応するものであり、rfバイア
ス周波数が100KHzで、オンオフ周波数(変調周波
数)が100Hzの場合の波形である。(b)は、日本
の公開特許公報平6−151360号(対応USP
5、352、324号明細書)で知られているように、
rfバイアス周波数が1KHzで、オンオフ周波数(変
調周波数)が1Hzの場合の波形である。
【0033】以下、本発明の具体的な実施例について、
従来例と比較しながら説明する。
【0034】〔実施例1〕最初に、ポリシリコンメタル
ゲートのエッチングの例について述べる。
【0035】図4は、図1の装置を用いて従来方法でエ
ッチング加工した試料の断面形状の時間変化を表す。ま
た、図5は、本実施例のエッチング条件で加工した試料
の断面形状の時間変化を表す。
【0036】図4(a)及び 図5(a)に示すように、初期
状態の試料のには、シリコン基板306上に堆積した酸
化膜305、多結晶シリコン304、窒化タングステン
303、タングステン302の多層膜で、最上層に所望
のパタンに加工されたマスク301が形成されている。
ここで、エッチングに使用したガスは、塩素30ccと
酸素15cc、圧力0.2Paで、マイクロ波の電力5
00W、試料温度70℃である。
【0037】図4に示す従来例は、連続した高周波電圧
(電力140W)を試料に印加しなからエッチングを行
った場合の、試料の断面を示しものである。
【0038】図5は、本発明の条件すなわち、高周波電
力を1kHzの周波数でオン−オフを繰り返して印加し
た場合の試料の断面を示しものである。この例では、連
続700Wの電力を、オンの期間が1周期に占める割合
(以後デューティー比と呼ぶ)が20%になるようにし
て印加した。すなわち、正味の電力は700Wの20%
で、140Wになる。
【0039】高周波電圧を連続的に印加した従来方式の
場合は、図4(b)に示すように、エッチング面に凹凸
307が生じ、このためタングステン302あるいは窒
化タングステン303のエッチングが終わっても、ある
部分ではタングステンあるいは窒化タングステンのエッ
チ残り308が生じる(図4c、b)。多結晶シリコン
304のエッチ速度は、タングステンあるいは窒化タン
グステンのエッチ速度よりも大きいために、エッチ残り
308がマスクとなり、多結晶シリコン304のエッチ
ング面の凹凸はさらに大きくなる。そのため、図4(e)
のように、酸化膜305に達しても一部に多結晶シリコ
ン304のエッチ残り309が生じる。このエッチ残り
をとるためにさらにエッチングを行うと、図4(f)のよ
うに酸化膜305を貫通した酸化膜抜け310が生じて
しまう。このような状態は素子の不良となるので、改善
が必要となる。
【0040】本発明は、このような問題点を解決するた
めのものである。図5に、本発明の方法すなわち高周波
電力をオンとオフの繰り返しで印加したしたときのエッ
チング断面を示す。図5(aの)構造は図3(a)の構造と同
じである。本発明の方法によれば、図5(b)〜(d)のよう
に、タングステンのエッチング面401、多結晶シリコ
ン304のエッチング面402が平滑である。また、最
終的にも図5(e)のように、エッチ残り無く、かつ酸化
膜305のエッチング面403も平坦にエッチングする
ことができる。
【0041】次に、以上のような結果となる原因を説明
する。タングステンのエッチングでは、塩化タングステ
ンの蒸気圧が低いために、塩素ガスだけではエッチ速度
が小さくなる。塩化タングステンに酸素が加わった化合
物(化学式WxClyOz 但しx,y,zは自然数である。)は蒸
気圧が高いために、塩素と酸素の混合ガスを用いるとタ
ングステンのエッチ速度は増加する。プラズマエッチン
グではイオンの入射した表面の温度が局所的に増加して
エッチング反応が促進される。したがって、エッチング
が表面内で均一に進行するためには、タングステン表面
に均一に塩素と酸素が吸着した状態にイオンが入射する
必要がある。窒化タングステンのエッチングもタングス
テンとほぼ同じ機構で、エッチ速度もほぼ同じになる。
【0042】複数の種類の分子を均一に吸着させるため
には、図2に示すように、イオンによるエッチングに休
止期間を設ければよい。これにより、図6(a)に示すよ
うに、休止期間すなわち、試料に印加する高周波電圧の
オフ期間に、タングステン11の表面に均一に塩素12
と酸素13を吸着させる。その後、高周波電圧をオンし
てイオン104を加速して表面に入射させる(図6
(b))。すると、タングステン101表面から、均一に
反応生成物105が蒸発して、エッチングが均一に進む
(図6(c))。
【0043】一方、連続的に高周波電圧を印加すると、
タングステンあるいは窒化タングステンに加速されたイ
オンが連続的に入射するために、酸素と塩素が吸着した
部分ではエッチング速度が速くなり、吸着が不十分な箇
所ではエッチ速度が遅くなる。従って、面内でエッチ速
度の不均一が生じて、エッチング面に凹凸ができてしま
う。
【0044】窒化タングステンのエッチングが終わると
下地多結晶シリコンのエッチングが始まるが、このガス
では、多結晶シリコンのエッチ速度がタングステンのエ
ッチ速度より大きいために、タングステンのエッチ残り
がある部分とない部分の凹凸の差はますます増大して、
エッチ残りが生じる。
【0045】以上の理由に加えて、高周波電圧をオン−
オフすると、加速イオンの入射頻度が減るために、エッ
チング速度が低下して、連続バイアスと同じエッチ速度
を得るためにはイオンのエネルギーを高することが必要
となる。イオンのエネルギーを高くすることもエッチン
グ面を平滑にする効果があるので、たとえ酸素のような
タングステンのエッチングを促進するガスが含まれてい
なくてもある程度の効果が得られる。
【0046】また、エッチングされる試料の構造は、図
5において多結晶シリコン304と窒化タングステン3
03が無い、すなわち、タングステン302等の高融点
金属の単層膜の場合でも、同様の効果がある。
【0047】次に、本発明による望ましいエッチングの
条件について述べる。まず、塩素に混合する酸素の量
は、5%から70%が適量である。試料の温度は、高い
ほどタングステンのエッチ速度が大きくなり50℃以上
が望ましい。試料に印加する電圧のオン−オフのデュー
ティー比は5%から60%がよい。これ以下では電力を
稼ぐことが難しくなり、したがってエッチ速度が小さく
なる。また、これ以上では連続バイアスと比較した効果
が小さくなる。オン−オフの繰り返し周波数は100H
z以上10KHz以下がよい。
【0048】例えば日本の特開昭63−174320号
公報に述べれられているような、従来方式による数Hz
以下の繰り返し周波数では、エッチング溝の側壁にその
周波数に応じた凹凸が生じてしまう。また、周波数が高
すぎると電気回路の構成が難しくなる。また、試料に印
加する高周波電圧については、イオンエネルギーの目安
となる電圧の振幅値を500V以上に設定すると効果が
ある。
【0049】また、タングステンなどをエッチングする
ガスとしては、この他に、SF6,CF4などフッ素原
子を含むガスがある。このガス系でも、高周波電圧をオ
ン,オフ制御することで、タングステンを平滑にエッチ
ングできる。さらに、これらのガスに酸素を添加する
と、酸素がタングステンのエッチングを促進するので効
果がより大きくなる。フッ素原子を含むガスを使用する
と、試料温度が低くてもエッチング速度は比較的大きく
なるが、フッ素による多結晶シリコン部のエッチング溝
の側壁のエッチングが進行するので、試料の温度は20
℃以下にする必要がある。
【0050】加工する金属に対してはタングステンを例
に取り説明したが、他には、モリブデン,ニッケル,コ
バルト,チタンなどの高温熱処理に耐えられる高融点金
属が挙げられる。さらに、拡散を防ぐバリア膜として
は、これらの金属の窒化物の組み合わせがある。これら
の材料の加工でも、本発明を適用して高周波電圧をオン
−オフ制御してイオンのエネルギーを高く設定する、さ
らには酸素のような金属のエッチングを促進するガスを
添加することで平滑なエッチング面を得ることができ
る。
【0051】また、これらの材料を所望のパタンに加工
するために使用するマスクの材質は、通常の有機ホトレ
ジストでもよいがレジストに含まれる炭素が酸化膜のエ
ッチングを促進して選択比が下がるので、酸化シリコン
あるいは窒化シリコンのような無機物の膜の方が、下地
の酸化膜に対する多結晶シリコンのエッチ速度比が大き
くなる。
【0052】本実施例の試料のように、高融点金属膜と
半導体膜とを積層した試料では、膜種に応じてプラズマ
処理時の試料の温度を変えることは有効である。例え
ば、高融点金属膜は高温で処理し、半導体膜は低温また
は常温で処理する。これにより、被エッチング膜とエッ
チャントとの反応が最適化され、処理速度の向上が図ら
れるとともに、高周波電力のオン,オフ制御と組み合わ
せることにより、さらに高精度の表面加工を処理速度を
上げて処理することができる。
【0053】〔実施例2〕次に、先に述べた実施例の効
果をより大きくするために、エッチングを複数のステッ
プに分けて行う実施例を述べる。この実施例は、エッチ
ング中のプラズマからの発光強度あるいはエッチング時
間を基準として、膜種類の切り替わる時点でエッチング
条件を変えて、最適なエッチング形状を得る方法であ
る。
【0054】図5に示す構造の試料を例に取ると、タン
グステン302と窒化タングステン303のエッチング
が終了した時点で、多結晶シリコン304を酸化膜30
5に対して高選択でエッチングできる条件に切り替え
る。すなわち、多結晶シリコン304のエッチングには
タングステンのエッチング時ほどのイオンエネルギーは
必要ないので、試料に印加する高周波電圧を下げる。ま
た、酸素はタングステンのエッチングを促進するが多結
晶シリコンのエッチングを抑制するので、酸素添加量が
少ないステップに切り替えるなどする。ステップを切り
替えるタイミングは、タングステン原子の発光強度をモ
ニタしたり、あらかじめタングステンと窒化タングステ
ンのエッチングが終了する時間を測定しておき、その時
間に基づいて切り替えてもよい。
【0055】ステップの切り替えは、多結晶シリコン3
04のエッチングが終了した時点で酸化膜305に対し
て選択比が高くなるような条件に切り替えてもよい。こ
のためには、試料に印加する高周波電力を下げる、酸素
添加量を上げる、あるいはHBrガスを添加するなどの
方法がある。ステップの切り替えはシリコンの発光強度
の変化をモニタすればよい。
【0056】さらに、上記2つの切り替えを同時に用い
ればより高精度なエッチングが可能になる。この場合に
は、タングステンの発光とシリコンの発光の2つの異な
る波長の光を同時にモニタして、それぞれの物質のエッ
チングの終点をモニタしステップを3段で切り替える。
【0057】また、エッチング面の凹凸を抑えるには、
タングステンと窒化タングステンのエッチ速度に比べて
多結晶シリコンのエッチ速度を十分遅くすることでも達
成できる。すなわち、窒化タングステンのエッチングが
部分的に終了しても、多結晶シリコン膜でエッチングが
止まっていれば、金属面の凹凸が緩和できる。酸素は、
多結晶シリコンのエッチ速度を抑える働きもあるため
に、酸素の比率をより多くすることで、この効果を発揮
できる。この場合も、高周波電圧をオン−オフすること
で、オフ期間に多結晶シリコン表面に均一に酸素が吸着
するので、エッチング面を平滑にできる。この方法で
は、多結晶シリコンのエッチング速度が非常に小さくな
るので、金属層とバリア層のエッチングが終了した時点
で、多結晶シリコンが酸化膜に対して高選択でエッチン
グできる条件に切り替えて、高精度のエッチングが達成
できる。
【0058】以上のように、本発明によれば、金属と多
結晶シリコンから成る多層膜のエッチングにおいて、試
料に印加する高周波電圧を周期的にオン−オフすること
で、エッチング面が平滑になり、これにより下地の酸化
膜の抜けがない素子の加工ができるという効果がある。
これにより、金属と多結晶シリコンから成る多層膜のゲ
ート抵抗が小さい高速デバイスの作成が可能になる。
【0059】〔実施例3〕次に、本発明をデュアルゲー
トのエッチングに適用した例について、従来方法と比較
しながら述べる。
【0060】図7(a)および図8(a)は、図1の装置を用
いて加工した試料の初期断面図である。試料のシリコン
基板306上に、酸化膜305、n型多結晶シリコン3
02、p型多結晶シリコン303、最上層に所望のパタ
ンに加工されたマスク301が形成されている。エッチ
ングに使用したガスは塩素55ccと酸素4cc、圧力
0.4Paで、マイクロ波電力は400Wである。
【0061】図7は、従来方法である高周波電圧(電力
35W)を連続的に印加した場合のエッチング形状の時
間変化を表す。p型とn型ではエッチング速度の差によ
り、エッチ深さの差306が発生する。このために、図
7(c)のように先にn型多結晶シリコン302の加工が
終了する。p型ではエッチ残りがあるため、更にエッチ
ングを続けると図3(d)の様にp型多結晶シリコン30
3の加工完了時には、n側に酸化膜抜け310が発生す
る。またn型多結晶シリコンにサイドエッチ312が発
生する。この状態では素子不良となるので、改善が必要
となる。
【0062】一方、図8は、本発明による高周波電力を
1kHzの周波数でオン−オフを繰り返して印加した場合
のエッチング形状の時間変化を表す。連続175Wの電
力をオンの期間が1周期に占める割合(以後デューティ
ー比と呼ぶ)が20%になるように印加した。すなわ
ち、正味の電力は175Wの20%で35Wになる。図
8(b)〜(c)のようにn型とp型多結晶シリコン302,
303のエッチングが同じ速度で進む。図8(c)のよう
に酸化膜が露出し始めると、エッチングガスを臭化水素
100ccと酸素9ccにし、高周波電圧を連続印加に
切り替えた。臭化水素は多結晶シリコン302,303
と酸化膜305との加工速度比が大きいため、最終的に
図8(d)のように、エッチ残り無くかつ酸化膜のエッチ
ング面410も平坦にすることができる。
【0063】以上のような結果となる原因を説明する。
プラズマエッチングでは正電荷であるイオンの入射した
表面の温度が局所的に増加してエッチング反応が促進さ
れる。n型多結晶シリコンはp型よりも多くの電子が含
まれるため、同じイオンエネルギーで多結晶シリコンに
入射してもn型とp型多結晶シリコン表面付近でイオン
エネルギーの差が生じる。高いイオンエネルギーで入射
させると多結晶シリコンに含まれる電子の影響を少なく
し、エッチング反応の違いを抑えることができるが、下
地酸化膜にてエッチングを止めることが難しくなる。高
いイオンエンルギーを使用するには、図2に示すように
イオンによるエッチングに休止期間を設ければよい。こ
れにより、図6で述べたように、休止期間すなわち、試
料に印加する高周波電圧試料に印加する高周波電圧のオ
フ期間は、p型とn型多結晶シリコンの両方の表面11
に均一に塩素12と酸素13を吸着させる。その後、高
周波電圧をオンして高いエネルギーのイオン14を加速
して表面に入射させると、多結晶シリコンの表面11か
ら、均一に反応生成物15が蒸発して、エッチングが均
一に進む。
【0064】次に、本実施例のエッチングの条件につい
て述べる。まず、塩素に混合する酸素の量は5%から7
0%が適量である。試料に印加する電圧のオン−オフの
デューティー比は5%から60%がよい。これ以下では
電力を稼ぐことが難しくなり、したがってエッチ速度が
小さくなる。また、これ以上では連続バイアスと比較し
た効果が小さくなる。オン−オフの繰り返し周波数は1
00Hz以上10KHz以下がよい。
【0065】これらの材料を所望のパタンに加工するた
めに使用するマスクの材質は、通常の有機ホトレジスト
でもよいが、レジストに含まれる炭素が酸化膜のエッチ
ングを促進して選択比が下がるので、酸化シリコンある
いは窒化シリコンのような無機物の膜の方が、下地の酸
化膜に対する多結晶シリコンのエッチ速度比が大きくな
る。
【0066】〔実施例4〕図9は、本発明を適用して処
理した他の試料の、エッチング形状の時間変化を表す断
面図である。試料の初期状態は図9(a)に示すように、
シリコン基板306上に堆積した酸化膜305、n型多
結晶シリコン302、p型多結晶シリコン303、窒化
タングステン501、タングステン502の多層膜で最
上層に所望のパタンに加工されたマスク301が形成さ
れている。この構造ではゲート電極の抵抗を下げるため
に金属であるタングステンを用い、窒化タングステンは
タングステンと多結晶シリコンとの相互の拡散を抑える
バリア層として働く。
【0067】タングステンと窒化タングステン膜は、塩
素38ccと酸素12cc、圧力0.2Pa、マイクロ
波電力500Wで高周波電圧(電力140W)を連続印
加してエッチングを行った。図9(b)のように多結晶シ
リコン膜302,303が露出し始めると、高周波電圧
を1kHzの周波数、デューティー比40%のオン−オフ
印加に切り替えた。次に図9(c)のように酸化膜305
が露出し始めると、エッチングガスを塩素から臭化水素
100ccと酸素9ccにし、高周波電圧を連続印加に
切り替えた。臭化水素は多結晶シリコンと酸化膜305
との加工速度比が大きいため、最終的に図9(d)のよう
に、エッチ残り無くかつ酸化膜のエッチング面503も
平坦にすることができる。
【0068】多結晶シリコンはp型とn型の他に真性半
導体(i型)とn型,i型とp型の組み合わせでも同様
に加工できる。また、金属層に関してはモリブデン,ニ
ッケル,コバルト,チタンが、バリア層にはこれらの金
属の窒化膜の組み合わせがあるが同様に加工できる。
【0069】以上のように、本発明によれば、p型とn
型が混在する膜のエッチングにおいて、試料に印加する
高周波電圧を周期的にオン−オフし、オンの場合のイオ
ンエネルギーを高くすることで、加工差なくp型とn型
ゲートを同時にエッチングできるという効果がある。こ
れにより、デュアルゲート構造のCMOS素子の作成が可能
になる。
【0070】〔実施例5〕次に、アルミなどの金属のメ
タルエッチングに本発明を適用した結果を述べる。試料
構造は、図10に示すように、基板Si601上に酸化膜
(602)300nm、TiN(603)100nm、Al(6
04)400nm、 TiN(605)75nmを堆積させて最
上層にはレジストマスク(606)1μmが付いてい
る。ラインとスペースの寸法は0.4μmである。エッチ
ングガスは塩素(80sccm)とBCl3(20sccm)の混合
で、圧力を1Paとした。マイクロ波電源101の出力を
700Wとし、電極温度は40℃とした。高周波電圧電
源109の周波数は800KHzとし、オンオフの繰返し
周波数は2kHzとした。
【0071】図10(a)は従来の連続バイアス方式で
電力を70Wの場合、図10(b)は本発明のオンオフ
バイアス方式でピーク電力350Wでデューティー比2
0%の場合のエッチング形状を示す。この試料では形状
マイクロローディングが大きく、連続バイアス時の広い
スペースに面した側壁607の垂直性が特に悪くなる
が、オンオフバイアスにすることで抑制される。
【0072】〔実施例6〕次に、ハードマスクを用い
て、本発明の方法により半導体素子の配線に使われるア
ルミニウムのエッチングを行った結果を図11、図12
で述べる。エッチングのガスにはCl2(80scc
m)+BCl3(20sccm)を用い、圧力を1Pa
とした。マイクロ波電源11の出力を700Wとした。
バイアス電源10の出力は60Wで、周波数は400k
Hzと800KHzの2つを試験した。オンオフの繰り
返し周波数は2KHzとした。図11は、オンオフの1
周期にしめるオンの割合(以後デューティー比と呼ぶ)
に対するAlと酸化膜のエッチング速度の関係、図12
は、Alと酸化膜の選択比の関係を示している。デュー
ティー比100%は従来例の連続バイアスである。デュ
ーティー比を小さくした場合は、ピーク電力とデューテ
ィー比の積が60Wとなるようピーク電力を調整してい
る。
【0073】バイアスの周波数が400kHz、800
kHzともに、オンオフ制御してかつデューティー比を
小さくすると、図11に示すように酸化膜のエッチング
速度が低下し、図12に示すようにAl対酸化膜の選択
比が上昇する。すなわち、マスク材に酸化膜を用いてか
つバイアスをオンオフ制御すると、マスクとAlの選択
比を上げることができる。デューティー比は50%以下
から効果が顕著になる。
【0074】本発明の他の実施例として、オンオフ制御
してかつ、ガスとしてCl2(80sccm)+BCl
3(20sccm)にCH4(4%)+Arを200s
ccm加えて圧力を2Paにしたところ、Alと酸化膜
の選択比はさらに20から50%上昇した。CH4のよ
うに炭素を含むガスは、堆積性がありバイアスオフ期間
に酸化膜上に堆積物が付着し易くなり、より効果が上が
ると考える。図13に、堆積性ガスを添加した条件で、
ハードマスク試料をエッチングした断面形状を示す。
【0075】図13の試料構造は、酸化膜のハードマス
ク701(100nm)の下にTiN膜702(80n
m),Al膜703(500nm),TiN膜704
(100nm),酸化膜705,Si基板706の順で
構成される多層膜試料である。エッチング条件はガスと
してCl2(80sccm)+BCl3(20scc
m)にCH4(4%)+Arを200sccm加えて圧
力を2Paで、マイクロ波800Wである。
【0076】バイアス電力は、図13(a)が本発明の
方式すなわちバイアス250Wでデューティー比20
%、図13(b)が従来の連続バイアス方式で50Wで
ある。エッチング時間はプラズマの発光波形で判定し
て、下層のTiN膜704がエッチング終了してから3
0%のオーバエッチングをしている。オンオフバイアス
でエッチングした場合は、図13(a)に示すように、
ハードマスク701が10nm残った。一方、連続バイ
アスでエッチングした場合は、図13(b)に示すよう
に、ハードマスクは完全にエッチングされて無くなって
しまいTiN膜702がエッチングされていた。以上の
ように、ハードマスクを用いたメタルエッチングでは、
バイアスをオンオフ制御することでメタルとハードマス
クの選択比を上げることができる。
【0077】〔実施例7〕次に、本発明を、ハードマス
クを用いた半導体素子のゲート加工に適用した例を、図
14で述べる。ゲート加工はメタルの加工よりも膜厚が
薄いために、レジストとの選択比はメタルほど大きな課
題ではない。しかし、加工寸法が小さくなり、かつ従来
のタングステンシリサイド(WSi)とpoly Si
の多層膜に代り、より抵抗の低いWとpoly Siの
多層膜になると、Wのエッチング速度が小さいためにハ
ードマスクを用いてもやはり、マスクと下地との選択比
が課題となる。
【0078】図14に窒化膜(Si3N4)をハードマ
スク801(200nm)としたW膜802(100n
m)/poly Si膜803(100nm)/SiO
2膜804(4nm)/Si基板805をエッチングし
た結果を示す。エッチングガスは塩素(38sccm)
+酸素(12sccm)で圧力0.2Paである。マイ
クロ波電力500Wである。このガス系では酸素が堆積
性のガスになる。バイアス電力は、図14(a)は、オ
ンオフバイアスでピーク電力が500Wでデューティー
比が30%、図14(b)は、連続バイアスで150W
である。
【0079】発光で判定したエッチング終了後のマスク
の残厚tは、図14(a)のオンオフバイアスの場合、
t1=120nmであったのに対して、図14(b)の
連続バイアスの場合、t2=80nmとなり、本発明の
ほうがマスクと下地多層膜との選択比が高いことがわが
った。
【0080】この構造では、WのかわりにMo,Crな
どの高融点金属が用いられる。また、金属とpoly
Siの間に、金属の窒化物などのバリア層が設けられる
こともある。
【0081】〔実施例8〕次に、ガスその他の実施例を
述べる。メタルエッチングにおける堆積ガスとしてはメ
タン,エタン,プロパンなど炭化水素ガスが効果があ
る。またArと希釈せずに用いても効果は変らないが、
Arと希釈することで爆発性が低くなり安全性が増す。
またCH4のArとの希釈率は4%に限らないが、この
ガスは入手が容易な利点がある。さらに、炭素を含む堆
積性ガスにはCF4,CH2F2,CHF3,C4F8
などがある。また、窒素ガスあるいはNH3などの窒素
を含むガスでも同様な効果がある。
【0082】ゲートエッチングでの堆積性ガスは、酸素
以外にCO,CO2など酸素を含むガスがある。
【0083】ハロゲンガスは塩素のほかにF2,HB
r,HIあるいは塩素を含むこれらのハロゲンガスの混
合でも効果は同じである。堆積性ガスの混合率は実験的
に0.5%から50%が良く、それ以下では効果が無
く、それ以上だとメタルのエッチング速度の低下が大き
い。
【0084】素子のマスクは、酸化膜と窒化膜の多層膜
あるいはレジストとハードマスクの多層膜でもかまわな
い。またハードマスクとしては、アルミナなど炭素を主
成分として含まない無機物が用いられる。
【0085】以上、本実施例のように、プラズマを用い
た表面処理方法において、被エッチング物質のマスク材
として酸化膜、窒化膜を用い、プラズマ中のイオンを加
速するためのバイアス電源を繰返しオンオフ制御するこ
とにより、薄いマスクを用いてもさらに選択比を向上さ
せることができる。
【0086】さらに、エッチングガスに堆積性ガスを混
合することにより、ハロゲンガスはエッチングを進行さ
せ、堆積性ガスはエッチングを阻害する働きがある。バ
イアス電源にオフ期間を設けると、バイアス電源がオフ
すなわち加速イオンが試料表面に入射しない期間では堆
積性ガスの働きのみが顕著になり、特に酸化膜あるいは
窒化膜などエッチング速度が遅い物質のエッチング速度
を低減させ、選択比が高くなる。
【0087】〔実施例9〕図15は、本発明を適用する
別の装置構造である。この装置ではrf電力の容量結合
によりプラズマを発生させる。真空容器901内には2
枚の電極902,905が平行に配置してある。電極に
はそれぞれrf電源903と高周波電源906が接続し
てある。試料904は試料台を兼ねる電極905の上に
置かれる。ガスは試料と対向した電極902に開いた穴
から導入管908を通して容器内に入れられる。プラズ
マ907は2枚の電極の間で発生する。
【0088】この装置でも、本発明の方法で試料を加工
することにより、マスクと被加工物質との選択比を上げ
ることができる。また、前述の実施例に挙げられた種々
の試料の処理においても、同様の効果を得ることができ
る。
【0089】〔実施例10〕図16は、本発明を適用す
る別の装置構造である。この装置では、数百kHzから
数十MHzのいわゆるラジオ波帯(以後rfと呼ぶ)の
周波数で誘導結合によりプラズマを発生させる。真空容
器913はアルミナや石英などの電磁波を透過する物質
でつくられている。その回りに、プラズマ920を発生
させるための電磁コイル912が巻いてある。コイルに
はrf電源914が接続されている。真空容器911内
には試料台918があり、その上に試料917が置か
れ、高周波電源919が接続されている。真空容器91
1には上蓋915がついているが、これは一体型でもか
まわない。この装置でも、本発明の方法によりマスクと
被加工物質との選択比を上げることができる。
【0090】以上のように本発明により、TiN/Al
/TiNあるいはW/poly Siなどの半導体素子
の配線あるいはゲート材料を酸化膜あるいは窒化膜など
のハードマスクに対して高い選択比でエッチングでき
る。また、前述の実施例に挙げられた種々の試料の処理
においても、同様の効果を得ることができる。
【0091】なお、本実施例ではバイアスのオンオフ制
御において、バイアス電源109のオフ期間は、図2
(c)に示すように出力を零にしているが、必ずしも零
である必要はない。すなわち、加速イオンが試料表面に
入射しない期間をオフ期間とするものであって、イオン
が試料表面に入射してエッチング作用を生じさせないよ
うな、オン時に比べて充分に小さい出力のものであれ
ば、バイアス電圧が印加されていてもよい。したがっ
て、オンオフ制御のオフには小さい出力も含まれる。
【0092】
【発明の効果】以上述べたように、本発明によれば、金
属あるいは金属と多結晶シリコンから成る多層膜のエッ
チング加工において、試料に印加する高周波電圧を周期
的にオン−オフすることで、エッチング面が平滑にな
り、エッチング表面に凹凸が生じることなく平坦な面で
エッチングを行い、下地の酸化膜を抜くことなく多層膜
のエッチングを行うことのできる表面加工方法を提供す
ることができる。
【0093】また、導電性の異なるゲート電極が混在す
る場合の同時エッチングにおいて、下地のゲート酸化膜
を抜くことなく加工形状差を最小に抑えることができる
表面加工方法を提供することができる。
【0094】さらに、半導体などの表面処理において、
被エッチング物質とマスク材との選択比を高くすること
のできる表面処理方法を提供することができる。
【0095】また、半導体素子の微細化の要求に応え
て、加工寸法が1μm以下好ましくは0.5μm以下の
素子を加工できる、半導体素子の表面処理方法および装
置を提供することができる。
【図面の簡単な説明】
【図1】本発明を実施するのに適した、プラズマエッチ
ング装置の要部縦断面図である。
【図2】図1の装置によるエッチング処理時の、真空容
器内のガス供給、マグネトロン、rfバイアス電源の各
動作を示す図である。
【図3】本発明のrfバイアスの波形の説明図である。
【図4】従来の方法によりポリシリコンメタルゲートを
エッチング処理した、半導体試料の各処理過程の断面図
である。
【図5】本発明の一実施例による方法でポリシリコンメ
タルゲートをエッチング処理した、半導体試料の各処理
過程の断面図である。
【図6】本発明のオンオフバイアス方式の作用効果を説
明する図である。
【図7】従来の方法によりデュアルゲートをエッチング
処理した、半導体試料の各処理過程の断面図である。
【図8】本発明の一実施例による方法でデュアルゲート
をエッチング処理した、半導体試料の各処理過程の断面
図である。
【図9】本発明を適用して処理した他の試料の、エッチ
ング形状の時間変化を表す断面図である。
【図10】本発明をメタルエツチングに適用した結果を
示す、試料構造図である。
【図11】本発明の方法により半導体素子の配線に使わ
れるアルミニウムのエッチングを行った場合の、デュー
ティー比に対するAlと酸化膜のエッチング速度の関係
を示す図である。
【図12】本発明の方法により半導体素子の配線に使わ
れるアルミニウムのエッチングを行った場合の、Alと
酸化膜の選択比の関係を示す図である。
【図13】ハードマスクを用いた試料をエッチングした
断面形状を示す図である。
【図14】半導体素子のゲート加工をした断面形状を示
す図である。
【図15】本発明を適用する別の装置の構造例を示す図
である。
【図16】本発明を適用する別の装置の構造例を示す図
である。
【符号の説明】
100…ガス導入手段、101…マグネトロン、102
…導波管、104…真空容器、105…電磁石、107
…試料、108…試料台、109…rfバイアス電源、
110…絶縁膜、111…ハイパスフィルター、112
…直流電源、301…マスク、302…タングステン、
303…窒化タングステン、304…多結晶シリコン、
305…酸化膜、306…シリコン基板,、307…凹
凸、308,309…エッチ残り、310…酸化膜抜け
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梅澤 唯史 東京都青梅市今井町2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 吉開 元彦 山口県下松市大字東豊井794番地 日立テ クノエンジニアリング株式会社笠戸事業所 内 (72)発明者 水谷 巽 山口県下松市大字東豊井794番地 株式会 社日立製作所笠戸工場内 (72)発明者 久礼 得男 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 児島 雅之 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 (72)発明者 佐藤 孝 山口県下松市大字東豊井794番地 日立テ クノエンジニアリング株式会社笠戸事業所 内 (72)発明者 後藤 康 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

Claims (33)

    【特許請求の範囲】
  1. 【請求項1】基板上に堆積させた高融点の金属あるいは
    少なくとも高融点の金属と半導体からなる多層膜の試料
    を、真空容器内の試料台に配置し、前記真空容器内にプ
    ラズマを発生させさせるとともに、前記試料台に高周波
    バイアス電圧を印加し、前記試料台に印加する高周波電
    力を周期的にオン、オフしてプラズマ処理することを特
    徴とする表面加工方法。
  2. 【請求項2】請求項1記載の表面加工方法において、前
    記プラズマは少なくともハロゲン原子を含むガスと金属
    の加工速度を促進する作用を持つガスとを含むガスによ
    り発生させ、該プラズマにより前記試料を処理すること
    を特徴とする表面加工方法。
  3. 【請求項3】請求項2記載の表面加工方法において、前
    記プラズマは少なくとも塩素原子を含むガスと酸素原子
    を含むガスとの混合ガスにより発生させ、該プラズマに
    より前記試料を処理することを特徴とする表面加工方
    法。
  4. 【請求項4】請求項3記載の表面加工方法において、前
    記処理される試料の温度を50℃以上に保つことを特徴
    とする表面加工方法。
  5. 【請求項5】請求項1記載の表面加工方法において、前
    記プラズマは少なくともフッ素原子を含むガスと酸素原
    子を含むガスとの混合ガスにより発生させ、該プラズマ
    により前記試料をプラズマ処理することを特徴とする表
    面加工方法。
  6. 【請求項6】請求項5記載の表面加工方法において、前
    記処理される試料の温度を20℃以下に保つことを特徴
    とする表面加工方法。
  7. 【請求項7】請求項1から6の何れかに記載の表面加工
    方法において、前記処理される試料の多層膜は少なくと
    もタングステン膜の金属と多結晶シリコン膜の半導体と
    を積層して成ることを特徴とする表面加工方法。
  8. 【請求項8】請求項7記載の表面加工方法において、前
    記タングステン膜と多結晶シリコン膜との間に窒化タン
    グステンあるいは窒化チタン膜を有することを特徴とす
    る表面加工方法。
  9. 【請求項9】請求項1から8の何れかに記載の表面加工
    方法において、前記金属膜の上には炭素を主成分として
    含まないマスク材が設けられていることを特徴とする表
    面加工方法。
  10. 【請求項10】請求項1から9の何れかに記載の表面加
    工方法において、前記加工の過程を複数のステップに分
    けて、少なくとも最後のステップで試料に印加する高周
    波電力の正味の電力を下げることを特徴とする表面加工
    方法。
  11. 【請求項11】請求項1から10の何れかに記載の表面
    加工方法において、前記高周波電圧をオン、オフする繰
    り返し周波数を100Hzから10kHzの範囲とすること
    を特徴とする表面加工方法。
  12. 【請求項12】請求項1から11の何れかに記載の表面
    加工方法において、前記高周波電圧をオン、オフする一
    周期に占めるオン期間の割合を5%から60%の範囲と
    することを特徴とする表面加工方法。
  13. 【請求項13】基板上に堆積させた少なくとも導電性の
    異なる多結晶シリコンが混在する試料を、真空容器内の
    試料台に配置し、前記真空容器内にプラズマを発生させ
    るとともに、前記試料台に高周波バイアス電圧を印加
    し、前記試料台に印加する高周波電力を周期的にオン、
    オフしてプラズマ処理することを特徴とする表面加工方
    法。
  14. 【請求項14】請求項13記載の表面加工方法におい
    て、前記プラズマは少なくともハロゲン原子を含むガス
    により発生させ、該プラズマにより前記試料を処理する
    ことを特徴とする表面加工方法。
  15. 【請求項15】請求項14記載の表面加工方法におい
    て、前記プラズマは少なくとも塩素原子を含むガスと酸
    素原子を含むガスとの混合ガスにより発生させ、該プラ
    ズマにより前記試料を処理することを特徴とする表面加
    工方法。
  16. 【請求項16】請求項13から15の何れかに記載の表
    面加工方法において、前記多結晶シリコン膜の上には、
    炭素を主成分として含まないマスク材が設けられている
    ことを特徴とする表面加工方法。
  17. 【請求項17】請求項13から16の何れかに記載の表
    面加工方法において、前記加工の過程を複数のステップ
    に分けて、かつそれらのステップの加工を、終了させる
    下地物質との加工速度比の小さい前半と、比較的大きい
    後半の2つのステップに分け、少なくとも前半のステッ
    プのーつで、高周波電圧をオンとオフの期間に分けたこ
    とを特徴とする表面加工方法。
  18. 【請求項18】請求項17において、前記加工を終了さ
    せる下地物質との加工速度比の大きい後半のステップ
    に、臭化水素ガスを用いることを特徴とする表面加工方
    法。
  19. 【請求項19】請求項13から18の何れかに記載の表
    面加工方法において、前記高周波電圧をオン、オフする
    繰り返し周波数を100Hzから10kHzの範囲とするこ
    とを特徴とする表面加工方法。
  20. 【請求項20】請求項13から18の何れかに記載の表
    面加工方法において、前記高周波電圧をオン、オフする
    一周期に占めるオン期間の割合を、5%から60%の範
    囲とすることを特徴とする表面加工方法。
  21. 【請求項21】被加工物上に主成分として炭素を含まな
    いマスク材料の層を形成した試料を、真空容器内の試料
    台に配置し、前記真空容器内にプラズマを発生させさせ
    るとともに、前記試料台に高周波バイアス電圧を印加
    し、前記試料台に印加する高周波電力を周期的にオン、
    オフしてプラズマ処理することを特徴とする表面加工方
    法。
  22. 【請求項22】請求項21記載の表面処理方法におい
    て、前記被加工物は半導体ウエハ上に堆積された金属、
    半導体、絶縁体でそのマスク材が窒化シリコンあるいは
    酸化シリコンあるいはこれらの多層膜であることを特徴
    とする表面処理方法。
  23. 【請求項23】請求項21または22記載の表面処理方
    法において、前記プラズマは、ハロゲンガスと堆積性ガ
    スの混合からなることを特徴とする表面処理方法。
  24. 【請求項24】請求項23記載の表面処理方法におい
    て、前記ハロゲンガスは、塩素とBClの混合ガスで
    あり、前記堆積性のガスはメタン、エタン、プロパンな
    どの炭化水素であることを特徴とする表面処理方法。
  25. 【請求項25】請求項23記載の表面処理方法におい
    て、前記ハロゲンガスは塩素とBClの混合ガスであ
    り、前記堆積性のガスはメタン、エタン、プロパンなど
    の炭化水素をアルゴンなどの希ガスで希釈したガスであ
    ることを特徴とする表面処理方法。
  26. 【請求項26】請求項23記載の表面処理方法におい
    て、前記ハロゲンに混合する堆積性ガスは、窒素ガスあ
    るいは窒素原子を含むガスであることを特徴とする表面
    処理方法。
  27. 【請求項27】請求項23記載の表面処理方法におい
    て、前記ハロゲンガスは塩素あるいはHBrあるいはこ
    れらの混合ガスであり、堆積性ガスは、酸素ガスあるい
    は酸素原子を含むガスであることを特徴とする表面処理
    方法。
  28. 【請求項28】請求項23記載の表面処理方法におい
    て、前記ハロゲンガスはフッ素ガスあるいはフッ素原子
    を含むガスであることを特徴とする表面処理方法。
  29. 【請求項29】請求項21ないし28の何れかに記載の
    表面処理方法において、前記試料に印加するバイアス電
    源の周波数は200KHzから20MHzの高周波であるこ
    とを特徴とする表面処理方法。
  30. 【請求項30】請求項21ないし29の何れかに記載の
    表面処理方法において、前記試料に印加するバイアス電
    源を間欠的にする方法は、バイアスのオン−オフの1周
    期に占めるオンの割合が5%から60%の範囲としたこ
    とを特徴とする表面処理方法。
  31. 【請求項31】請求項21ないし30の何れかに記載の
    表面処理方法において、前記ハロゲンに混合する堆積性
    ガスの混合率は、0.5%から50%の範囲であること
    を特徴とする表面処理方法。
  32. 【請求項32】試料が配置された真空容器内にプラズマ
    を発生させ、前記試料にバイアス電圧を印加しながら該
    プラズマにより試料をエッチングする表面加工方法にお
    いて、前記試料台に印加するバイアスを周期的にオンと
    オフに制御し、かつ前記エッチングに用いるガスの中に
    堆積性のガスを混合したことを特徴とする表面処理方
    法。
  33. 【請求項33】請求項32記載の表面処理方法におい
    て、前記エッチング用のガスにメタンまたは酸素の堆積
    性ガスを混合したことを特徴とする表面処理方法。
JP11065670A 1998-03-12 1999-03-11 試料の表面加工方法 Pending JPH11340213A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11065670A JPH11340213A (ja) 1998-03-12 1999-03-11 試料の表面加工方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-60809 1998-03-12
JP6080998 1998-03-12
JP11065670A JPH11340213A (ja) 1998-03-12 1999-03-11 試料の表面加工方法

Publications (1)

Publication Number Publication Date
JPH11340213A true JPH11340213A (ja) 1999-12-10

Family

ID=26401860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11065670A Pending JPH11340213A (ja) 1998-03-12 1999-03-11 試料の表面加工方法

Country Status (1)

Country Link
JP (1) JPH11340213A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351903A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体製造方法および半導体装置
US6888094B2 (en) 2002-04-26 2005-05-03 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
WO2008044633A1 (fr) * 2006-10-06 2008-04-17 Tokyo Electron Limited Dispositif et procédé de gravure au plasma
JP2010027727A (ja) * 2008-07-16 2010-02-04 Hitachi High-Technologies Corp 半導体加工方法
JP2010278122A (ja) * 2009-05-27 2010-12-09 Samco Inc 誘導結合プラズマ処理装置
JP2011211225A (ja) * 2003-03-03 2011-10-20 Lam Research Corp デュアルドープゲートの用途におけるプロフィル制御とn/pローディングを改善する方法
JP2014192245A (ja) * 2013-03-26 2014-10-06 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2018026501A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10727278B2 (en) 2018-03-19 2020-07-28 Toshiba Memory Corporation Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
WO2023209812A1 (ja) * 2022-04-26 2023-11-02 株式会社日立ハイテク プラズマ処理方法
WO2023214521A1 (ja) * 2022-05-02 2023-11-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351903A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体製造方法および半導体装置
US6888094B2 (en) 2002-04-26 2005-05-03 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US7611993B2 (en) 2002-04-26 2009-11-03 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
JP2011211225A (ja) * 2003-03-03 2011-10-20 Lam Research Corp デュアルドープゲートの用途におけるプロフィル制御とn/pローディングを改善する方法
US10861678B2 (en) 2006-10-06 2020-12-08 Tokyo Electron Limited Plasma etching apparatus and method
WO2008044633A1 (fr) * 2006-10-06 2008-04-17 Tokyo Electron Limited Dispositif et procédé de gravure au plasma
US8852385B2 (en) 2006-10-06 2014-10-07 Tokyo Electron Limited Plasma etching apparatus and method
US10229815B2 (en) 2006-10-06 2019-03-12 Tokyo Electron Limited Plasma etching apparatus and method
JP2010027727A (ja) * 2008-07-16 2010-02-04 Hitachi High-Technologies Corp 半導体加工方法
JP2010278122A (ja) * 2009-05-27 2010-12-09 Samco Inc 誘導結合プラズマ処理装置
JP2014192245A (ja) * 2013-03-26 2014-10-06 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2018026501A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10727278B2 (en) 2018-03-19 2020-07-28 Toshiba Memory Corporation Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
WO2023209812A1 (ja) * 2022-04-26 2023-11-02 株式会社日立ハイテク プラズマ処理方法
JPWO2023209812A1 (ja) * 2022-04-26 2023-11-02
KR20230153993A (ko) * 2022-04-26 2023-11-07 주식회사 히타치하이테크 플라스마 처리 방법
US12451364B2 (en) 2022-04-26 2025-10-21 Hitachi High-Tech Corporation Plasma processing method
WO2023214521A1 (ja) * 2022-05-02 2023-11-09 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Similar Documents

Publication Publication Date Title
TW417174B (en) Plasma processing method
JP2918892B2 (ja) プラズマエッチング処理方法
KR100528685B1 (ko) 시료의 표면 가공방법
US5259923A (en) Dry etching method
US8809199B2 (en) Method of etching features in silicon nitride films
JP3283477B2 (ja) ドライエッチング方法および半導体装置の製造方法
US20130029494A1 (en) Plasma etching method, method for producing semiconductor device, and plasma etching device
US8129282B2 (en) Plasma etching method and computer-readable storage medium
JP3336975B2 (ja) 基板処理方法
JP2988455B2 (ja) プラズマエッチング方法
TWI323487B (en) Plasma etching method
JP3277394B2 (ja) 半導体装置の製造方法
JPH11340213A (ja) 試料の表面加工方法
JPH11154672A (ja) プラズマ処理方法
CN113597662B (zh) 等离子体处理方法
JP2000340549A (ja) エッチング方法及びそれを用いた半導体装置の製造方法
JP3865692B2 (ja) 半導体集積回路装置の製造方法
JP4577328B2 (ja) 半導体装置の製造方法
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
JP4061691B2 (ja) 表面加工方法
Ono et al. Highly selective etching of poly-Si by time modulation bias
JP2000124191A (ja) 表面加工方法
WO2022185491A1 (ja) 半導体装置製造方法およびプラズマ処理方法
KR100519675B1 (ko) 유도 결합 플라즈마 장치를 사용하여 높은 포토레지스트선택비를 구현할 수 있는 식각 방법
JP3883247B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090120